Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP3298342B2 - Misconnection prevention method - Google Patents
[go: Go Back, main page]

JP3298342B2 - Misconnection prevention method - Google Patents

Misconnection prevention method

Info

Publication number
JP3298342B2
JP3298342B2 JP32678294A JP32678294A JP3298342B2 JP 3298342 B2 JP3298342 B2 JP 3298342B2 JP 32678294 A JP32678294 A JP 32678294A JP 32678294 A JP32678294 A JP 32678294A JP 3298342 B2 JP3298342 B2 JP 3298342B2
Authority
JP
Japan
Prior art keywords
signal
connector
connection
connection means
external
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP32678294A
Other languages
Japanese (ja)
Other versions
JPH08185930A (en
Inventor
則雄 元井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nissan Motor Co Ltd
Original Assignee
Nissan Motor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nissan Motor Co Ltd filed Critical Nissan Motor Co Ltd
Priority to JP32678294A priority Critical patent/JP3298342B2/en
Publication of JPH08185930A publication Critical patent/JPH08185930A/en
Application granted granted Critical
Publication of JP3298342B2 publication Critical patent/JP3298342B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Details Of Connecting Devices For Male And Female Coupling (AREA)
  • Manufacturing Of Electrical Connectors (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、外部からの信号の仕様
に合わせて信号の割り付けを容易に行う誤接続防止方法
に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to the specification of an external signal.
The present invention relates to an erroneous connection prevention method for easily allocating signals in accordance with the above .

【0002】[0002]

【従来の技術】従来、コネクタを互いに接続する場合に
は、誤接続を防止するために基板上のコネクタ番号と外
部コネクタ番号を確認しながら行っていた。
2. Description of the Related Art Conventionally, when connectors are connected to each other, a connector number and an external connector number on a board are checked while preventing incorrect connection.

【0003】しかし、例えば図8に図示するように同数
のピンを備えている第1コネクタ15および第2コネク
タ17を有する基板11があり、複数個のこの基板11
がラック19に挿入されている場合には、外部コネクタ
13の挿し間違いもしくは外部コネクタ13を挿入する
作業時間が増加していた。
However, for example, as shown in FIG. 8, there is a substrate 11 having a first connector 15 and a second connector 17 having the same number of pins, and a plurality of such substrates 11 are provided.
Is inserted into the rack 19, the wrong insertion of the external connector 13 or the operation time for inserting the external connector 13 is increased.

【0004】また、前述の基板の設計時においては、特
にパラレル入出力基板はコネクタのピン数が非常に多
く、同一コネクタに仕様の異なった出力信号が割り付け
られているために1個づつチェックしながら配ピンを行
う必要があり設計時間が増加していた
In designing the above-mentioned boards, especially, the parallel input / output board has a very large number of connector pins, and the output signals having different specifications are assigned to the same connector. However, it was necessary to perform pin assignment while the design time was increasing .

【0005】[0005]

【発明が解決しようとする課題】そこで、本発明の目的
は、かかる問題点であるコネクタの挿し間違いおよび挿
入する作業時間を低減し、さらには信号配ピンの設計時
間を短縮することができる誤接続防止方法の提供を目的
とする。
[SUMMARY OF THE INVENTION Therefore, an object of the present invention reduces the working time of inserting errors and insertion of the connector is such a problem, erroneous can further shorten the design time of the signal distribution pins The purpose is to provide a connection prevention method .

【0006】[0006]

【課題を解決するための手段】上述の目的を達成するた
めの本発明は、以下の手段による。
The present invention for attaining the above-mentioned object is based on the following means.

【0007】請求項1の発明は、外部からの信号を入出
力する第1接続手段と当該第1接続手段と接続されて信
号を入出力する第2接続手段との誤接続を防止するため
の誤接続防止方法において、前記第1接続手段からの信
号が前記第2接続手段に入力された場合には、当該入力
された信号の仕様をあらかじめ設定されている信号の仕
様に分類し、前記第1接続手段と前記第2接続手段とが
接続された場合には、その接続が誤接続であるかまたは
正規な接続であるかを表示させるための信号の割り付け
箇所を決定し、当該決定された割り付け個所以外の箇所
に、前記分類された信号を、前記第2信号伝達手段内の
信号の仕様に合わせた信号の配列に変更して自動的に割
り付けることを特徴とする
According to the first aspect of the present invention, an external signal is input / output.
And the first connection means connected to the first connection means
To prevent erroneous connection with the second connection means for inputting and outputting signals
In the erroneous connection prevention method, the communication from the first connection means is performed.
If a signal is input to the second connection means,
The specified signal specifications to the preset signal specifications.
And the first connection means and the second connection means
If connected, the connection is incorrect or
Assignment of signal to display whether connection is legitimate
Location is determined and locations other than the determined allocation location
And transmitting the classified signal to the second signal transmitting means.
Change the signal arrangement to match the signal specifications and automatically assign
It is characterized by being attached .

【0008】[0008]

【0009】[0009]

【0010】[0010]

【0011】[0011]

【作用】請求項1記載の発明では、外部から異なる配列
の信号が入力された場合にそれらの信号をあらかじめ設
定されている信号に分類し、この分類した信号を、誤接
続か否かを表示させる信号のために割り付けた個所以外
の個所に、信号の仕様に合わせた信号の配列に変更して
自動的に割り付けるので、設計効率が向上して設計時間
が短縮できる。
According to the first aspect of the present invention, a sequence different from the outside
When signals are input, these signals are set in advance.
Signals are classified as specified, and the classified signals are
Other than the location assigned for the signal indicating whether or not to continue
Change the signal arrangement to match the signal specifications
Automatically assigns, improving design efficiency and design time
Can be shortened.

【0012】[0012]

【0013】[0013]

【0014】[0014]

【0015】[0015]

【0016】[0016]

【実施例】以下、添付した図面を使用して本発明の誤接
続防止装置および誤接続防止方法を説明する。
BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a block diagram showing the configuration of an erroneous connection prevention apparatus and an erroneous connection prevention method according to the present invention.

【0017】図1は、本装置の一実施例の構成を説明す
るブロック図であり、本装置には外部からの信号を入出
力する第1接続手段である外部コネクタ1およびこの外
部コネクタ1と接続される基板コネクタ2がある。
FIG. 1 is a block diagram for explaining the configuration of one embodiment of the present apparatus. The present apparatus has an external connector 1 as first connection means for inputting / outputting an external signal and an external connector 1 There is a board connector 2 to be connected.

【0018】外部コネクタ1には、信号を双方向に伝達
させる第1信号伝達手段である外部側ピン4があり、こ
の外部側ピン4および図2に図示される誤接続または正
規に接続される場合に外部に表示を行う表示手段である
LED3を外部と電気的に絶縁しLED3の表示が見え
るようにした穴8を形成したケース7がある。
The external connector 1 has an external pin 4 which is a first signal transmitting means for transmitting a signal in both directions, and the external pin 4 is erroneously or normally connected as shown in FIG. In some cases, there is a case 7 in which a hole 8 is formed to electrically insulate the LED 3, which is a display means for performing display outside, from the outside so that the display of the LED 3 can be seen.

【0019】また、基板コネクタ2には、外部コネクタ
1からの信号を双方向に伝達させる第2信号伝達手段で
ある基板側ピン5およびこの基板側ピン5からの信号の
配列を変更する配列変更手段であるプログラマブル・ロ
ジック・デバイス(以下、PLDと記載する。)6があ
る。
The board connector 2 has a board-side pin 5 serving as a second signal transmitting means for transmitting a signal from the external connector 1 in two directions, and an array change for changing an array of signals from the board-side pin 5. There is a programmable logic device (hereinafter referred to as PLD) 6 as a means.

【0020】以上のような本装置は、次のように動作す
る。
The above-described apparatus operates as follows.

【0021】制御装置内の表示用電源によりLED3に
電流が供給されており、外部コネクタ1が基板コネクタ
2に接続される場合、LED3に供給されている電流
は、基板側ピン5の第3ピンに接続されるフォトカプラ
11がオンされると、LED3を流れてLED3を点灯
させる。また、外部信号は、外部側ピン4および外部側
ピン4と接続される基板側ピン5を介してフォトカプラ
11に伝達される。この伝達された信号は、フォトカプ
ラ11によって絶縁されて基板内電源に置き換えられた
信号となる。そして、この置き換えられた信号は、PL
D6によって基板内の信号の仕様に合わせた信号の配列
に変更される。
When a current is supplied to the LED 3 by the display power supply in the control device and the external connector 1 is connected to the board connector 2, the current supplied to the LED 3 is changed to the third pin 5 of the board side pin 5. When the photocoupler 11 connected to is turned on, it flows through the LED 3 to turn on the LED 3. The external signal is supplied to the external side pin 4 and the external side.
The light is transmitted to the photocoupler 11 via the board-side pin 5 connected to the pin 4 . The transmitted signal is a signal that is insulated by the photocoupler 11 and is replaced by an in-substrate power supply. And this replaced signal is PL
By D6, the signal arrangement is changed to a signal arrangement conforming to the specification of the signal in the board.

【0022】ここで、PLD6は、一般に市販されてい
るものであり、専用ツールでロジック回路を構成した後
にヒューズマップに変換して、このヒューズマップをP
LD6に書き込むことにより構成したロジック回路とし
て動作する。
Here, the PLD 6 is generally available on the market. After forming a logic circuit with a dedicated tool, the PLD 6 is converted into a fuse map.
It operates as a logic circuit configured by writing to LD6.

【0023】本方法は、図3および図4のフローチャー
トのように演算に用いるパラメータをI=m=n=p=
1として初期化し(S1)、基板番号Iおよびコネクタ
番号mの入力された順番で図5に図示する表のように信
号の名称および電圧などの出力仕様を信号毎に分類す
る。例えば、第1コネクタ15に存在しない出力仕様が
あれば第2コネクタ17に同様の処理を繰り返す。すな
わち、図5のブレーキ解放などの出力仕様はH3であ
り、第1コネクタ15の出力にH3の仕様が存在しない
場合には第2コネクタ17に処理が移行する(S2)。
コモンピンを除くピン番号nに確認LED信号を割り付
ける(S3)。そして、ピン番号n以外の割り付け可能
なピンに分類した仕様に合わせて順番に図6に図示する
表のようにPLDのプログラムに適した信号名を割り付
けて(S4)、コネクタ単位で決定した割り付けを基に
基板上の接続を決めて、例えば図7に図示するようなP
LDのプログラムを作成する(S5)。次のピンおよび
コネクタに処理を移行するためにm=m+1,n=n+
1,p=p+1を演算し(S6)、ピン番号nのピンが
使用されていないピンもしくは接地されているピンの場
合には(S7)、n=n+1として次のピンの処理に移
行する演算を行う(S8)。基板上のコネクタ数pが最
大値の場合には(S9)、基板上のコネクタ数p=1と
する(S10)。基板番号Iが最大値でない場合には
(S11)、I=I+1として次の基板に処理を移行し
(S12)、基板番号Iが最大値の場合には(S1
1)、処理を終了する。
In this method, the parameters used for the calculation are I = m = n = p =
Initialized as 1 (S1), the output specifications such as signal names and voltages are classified for each signal in the order of input of the board number I and the connector number m as shown in the table shown in FIG. For example, if there is an output specification that does not exist in the first connector 15, the same processing is repeated for the second connector 17. That is, the output specification of the brake release and the like in FIG. 5 is H3, and when the output of the first connector 15 does not have the specification of H3, the process shifts to the second connector 17 (S2).
The confirmation LED signal is assigned to the pin number n excluding the common pin (S3). Then, signal names suitable for the PLD program are sequentially allocated as shown in the table of FIG. 6 in accordance with the specification of the pins that can be allocated other than the pin number n (S4), and the allocation is determined for each connector. The connection on the substrate is determined on the basis of
An LD program is created (S5). M = m + 1, n = n + to shift processing to the next pin and connector
1, p = p + 1 is calculated (S6). If the pin with the pin number n is unused or grounded (S7), the operation proceeds to the processing of the next pin with n = n + 1. Is performed (S8). When the number of connectors p on the board is the maximum value (S9), the number of connectors p on the board is set to p = 1 (S10). If the substrate number I is not the maximum value (S11), the processing is shifted to the next substrate with I = I + 1 (S12), and if the substrate number I is the maximum value (S1).
1), end the process.

【0024】以上のように本装置は、適当なコネクタを
互いに正規に接続した場合のみLEDが点灯する。した
がって、本装置は、誤接続したときにはLEDが点灯し
ないのでコネクタの挿し間違いおよび挿入する作業時間
を低減することができる。また、本方法は、信号の出力
仕様に合わせてピンの配置表を作成して、このピンの配
置表をPLDのプログラムに用いるので、信号の配ピン
の設計時間を短縮することができる。
As described above, in this apparatus, the LED is turned on only when the appropriate connectors are properly connected to each other. Therefore, in the present apparatus, the LED does not light up when the connection is incorrectly made, so that it is possible to reduce the mistaken insertion of the connector and the work time for the insertion. Further, according to the present method, a pin arrangement table is created in accordance with the signal output specification, and this pin arrangement table is used for the PLD program. Therefore, the design time of signal pin arrangement can be reduced.

【0025】[0025]

【発明の効果】以上、述べたように本発明の誤接続防止
装置および誤接続防止方法は、次の効果がある。
As described above, the erroneous connection prevention device and the erroneous connection prevention method of the present invention have the following effects.

【0026】本発明の誤接続防止方法は、外部からの信
号を、その信号の出力仕様に合わせて分類し、この分類
した信号を、誤接続か否かを表示させる信号のために割
り付けた個所以外の個所に、信号の仕様に合わせた信号
の配列に変更して自動的に割り付けるので、配ピンに係
る設計時間を短縮することができる。
The method for preventing erroneous connection according to the present invention employs an external communication method.
Signals according to the output specifications of the signal.
Signal is assigned for a signal to indicate whether or not there is a misconnection.
Signals that match the signal specifications
The layout is automatically changed and assigned.
Design time can be shortened.

【0027】[0027]

【0028】[0028]

【0029】[0029]

【図面の簡単な説明】[Brief description of the drawings]

【図1】 本発明の一実施例の誤接続防止装置の構成を
説明するブロック図である。
FIG. 1 is a block diagram illustrating a configuration of an erroneous connection prevention device according to an embodiment of the present invention.

【図2】 本発明の一実施例の誤接続防止装置の外部コ
ネクタの外形図である。
FIG. 2 is an external view of an external connector of the incorrect connection prevention device according to one embodiment of the present invention.

【図3】 本発明の一実施例の誤接続防止方法を説明す
るためのフローチャートである。
FIG. 3 is a flowchart illustrating a method for preventing an erroneous connection according to an embodiment of the present invention;

【図4】 本発明の一実施例の誤接続防止方法を説明す
るためのフローチャートである。
FIG. 4 is a flowchart illustrating a method for preventing an erroneous connection according to an embodiment of the present invention.

【図5】 本発明の一実施例の誤接続防止方法の出力仕
様に応じた分類を説明するための図面である。
FIG. 5 is a diagram illustrating a classification according to an output specification of an erroneous connection prevention method according to an embodiment of the present invention.

【図6】 本発明の一実施例の誤接続防止方法の信号の
割り付けを説明するための図面である。
FIG. 6 is a diagram for explaining signal assignment in the erroneous connection prevention method according to one embodiment of the present invention;

【図7】 本発明の一実施例の誤接続防止方法のPLD
のプログラムの例を説明するための図面である。
FIG. 7 is a PLD of an erroneous connection prevention method according to an embodiment of the present invention;
3 is a diagram for describing an example of the program of FIG.

【図8】 従来のコネクタの接続を説明するための外形
図である。
FIG. 8 is an external view for explaining connection of a conventional connector.

【符号の説明】[Explanation of symbols]

1…外部コネクタ、2…基板コネクタ、3…LED、4
…外部側ピン、5…基板側ピン、6…PLD、7…ケー
ス、8…穴。
DESCRIPTION OF SYMBOLS 1 ... External connector, 2 ... Board connector, 3 ... LED, 4
... external pins, 5 ... board pins, 6 ... PLD, 7 ... case, 8 ... holes.

フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H01R 13/64 H01R 43/00 Continuation of the front page (58) Field surveyed (Int. Cl. 7 , DB name) H01R 13/64 H01R 43/00

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 外部からの信号を入出力する第1接続手
段と当該第1接続手段と接続されて信号を入出力する第
2接続手段との誤接続を防止するための誤接続防止方法
において、 前記第1接続手段からの信号が前記第2接続手段に入力
された場合には、当該入力された信号の仕様をあらかじ
め設定されている信号の仕様に分類し、 前記第1接続手段と前記第2接続手段とが接続された場
合には、その接続が誤接続であるかまたは正規な接続で
あるかを表示させるための信号の割り付け箇所を決定
し、 当該決定された割り付け個所以外の箇所に、前記分類さ
れた信号を、前記第2信号伝達手段内の信号の仕様に合
わせた信号の配列に変更して自動的に割り付けることを
特徴とする誤接続防止方法。
1. A first connection terminal for inputting / outputting an external signal.
A stage connected to the stage and the first connection means for inputting / outputting a signal;
2 Misconnection prevention method for preventing misconnection with connection means
, A signal from the first connection means is input to the second connection means
If this is the case, the specifications of the input signal
If the first connection means and the second connection means are connected,
If the connection is incorrect or legitimate,
Determine where to assign signals to indicate if there is
In addition, the classification
The received signal in accordance with the specifications of the signal in the second signal transmitting means.
Change to the assigned signal arrangement and automatically assign
Characteristic misconnection prevention method.
JP32678294A 1994-12-28 1994-12-28 Misconnection prevention method Expired - Fee Related JP3298342B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP32678294A JP3298342B2 (en) 1994-12-28 1994-12-28 Misconnection prevention method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP32678294A JP3298342B2 (en) 1994-12-28 1994-12-28 Misconnection prevention method

Publications (2)

Publication Number Publication Date
JPH08185930A JPH08185930A (en) 1996-07-16
JP3298342B2 true JP3298342B2 (en) 2002-07-02

Family

ID=18191648

Family Applications (1)

Application Number Title Priority Date Filing Date
JP32678294A Expired - Fee Related JP3298342B2 (en) 1994-12-28 1994-12-28 Misconnection prevention method

Country Status (1)

Country Link
JP (1) JP3298342B2 (en)

Also Published As

Publication number Publication date
JPH08185930A (en) 1996-07-16

Similar Documents

Publication Publication Date Title
US4468612A (en) Arrangement for indicating when different types of electrical components are interconnected
US3675083A (en) Universal bus arrangement for data processing systems
US6438625B1 (en) System and method for automatically identifying slots in a backplane
US8339804B2 (en) Programmable routing module
EP0436891B1 (en) Electronic keying of multi-board systems
AU592399B2 (en) Feeding or matching circuit
US7208968B2 (en) Test system for testing integrated chips and an adapter element for a test system
US6181146B1 (en) Burn-in board
US3631300A (en) Circuit distribution board with wire receiving channel
US6344975B1 (en) Modular backplane
JP3298342B2 (en) Misconnection prevention method
GB2323216A (en) Control board
US3327374A (en) Electronic pin locator and wire wrap tool
JP3458962B2 (en) Electric circuit device
US7730251B2 (en) Support identification device
JP3065007B2 (en) Bias test furnace for semiconductor devices
JPH04194672A (en) Apparatus for detecting erroneous connection of printed circuit board
CN121844573A (en) Systems and methods for providing automatic switching of electrical signals between two different devices.
JP2004235575A (en) Split substrate
CN118473040A (en) Adapter for coupling battery management device
KR20160044832A (en) Sensor module for a vehicle and method for assigning sensor id using the system
KR20010074296A (en) Editable pcb function test system and method
JPH04181799A (en) Power supply device for electronic apparatus
JPH07183629A (en) Universal board
JPH10105287A (en) Connection system for extension board

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090419

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090419

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100419

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees