JP3299657B2 - ガリウム酸化物薄膜 - Google Patents
ガリウム酸化物薄膜Info
- Publication number
- JP3299657B2 JP3299657B2 JP06371295A JP6371295A JP3299657B2 JP 3299657 B2 JP3299657 B2 JP 3299657B2 JP 06371295 A JP06371295 A JP 06371295A JP 6371295 A JP6371295 A JP 6371295A JP 3299657 B2 JP3299657 B2 JP 3299657B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- substrate
- temperature
- deposited
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
- C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
- C23C14/08—Oxides
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/01—Manufacture or treatment
- H10D64/011—Manufacture or treatment of electrodes ohmically coupled to a semiconductor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/01—Manufacture or treatment
- H10D64/013—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator
- H10D64/01358—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being a Group III-V material
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
- H10P14/63—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
- H10P14/6326—Deposition processes
- H10P14/6328—Deposition from the gas or vapour phase
- H10P14/6329—Deposition from the gas or vapour phase using physical ablation of a target, e.g. physical vapour deposition or pulsed laser deposition
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
- H10P14/63—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
- H10P14/6326—Deposition processes
- H10P14/6328—Deposition from the gas or vapour phase
- H10P14/6332—Deposition from the gas or vapour phase using thermal evaporation
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
- H10P14/69—Inorganic materials
- H10P14/692—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses
- H10P14/6938—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses the material containing at least one metal element, e.g. metal oxides, metal oxynitrides or metal oxycarbides
- H10P14/6939—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses the material containing at least one metal element, e.g. metal oxides, metal oxynitrides or metal oxycarbides characterised by the metal
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
- H10W20/45—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their insulating parts
- H10W20/48—Insulating materials thereof
Landscapes
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Engineering & Computer Science (AREA)
- Materials Engineering (AREA)
- Mechanical Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Formation Of Insulating Films (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
- Physical Vapour Deposition (AREA)
- Semiconductor Lasers (AREA)
- Inorganic Insulating Materials (AREA)
Description
【０００１】
【産業上の利用分野】本発明はガリウム酸化物薄膜に係
る。
る。
【０００２】
【従来の技術】誘電体薄膜は、電子及び光電子デバイス
の所望の動作を実現する上で、重要な役割を果す。半導
体表面を汚染及び酸化から保護するために、高密度で、
きっちりと堆積させた薄膜が、必要である。低界面準位
密度といった誘電体／半導体界面における特定の性質を
与える誘電体薄膜が、金属／絶縁体／半導体構造及びレ
ーザファセット又は発光デバイス被覆に、必要である。
の所望の動作を実現する上で、重要な役割を果す。半導
体表面を汚染及び酸化から保護するために、高密度で、
きっちりと堆積させた薄膜が、必要である。低界面準位
密度といった誘電体／半導体界面における特定の性質を
与える誘電体薄膜が、金属／絶縁体／半導体構造及びレ
ーザファセット又は発光デバイス被覆に、必要である。
【０００３】電子及び光電子III-Ｖ又はII-VI 半導体デ
バイスの場合、そのような表面薄膜に、各種の材料が提
案されてきており、その中にはAl2O3 、SiOx、SiNx、Zr
O2及びガリウム酸化物が含まれる。Al2O3 、SiOx、SiNx
及びZrO2薄膜は、誘電的性質をもって作製され、表面保
護用の封入層となってきた。禁制帯中央の界面準位は、
裸のGaAs試料上に堆積させた時、１０13cm-2eV-1の範囲
で、乾式又は液体表面不活性化技術により、あらかじめ
処理したGaAs試料上に堆積させた時、約１０12cm-2eV-1
に低減できる。誘電体特性を有するガリウム酸化物薄膜
は、まだ報告されていない。Ｈ2 及びＮ2 プラズマによ
り、あらかじめ処理したGaAs表面とともに、真空システ
ム中で酸素ラジオ周波数プラズマで堆積させたガリウム
酸化物薄膜は、１０11cm-2eV-1以下の禁制帯中央の界面
準位をもつ誘電体／GaAs界面を作る。
バイスの場合、そのような表面薄膜に、各種の材料が提
案されてきており、その中にはAl2O3 、SiOx、SiNx、Zr
O2及びガリウム酸化物が含まれる。Al2O3 、SiOx、SiNx
及びZrO2薄膜は、誘電的性質をもって作製され、表面保
護用の封入層となってきた。禁制帯中央の界面準位は、
裸のGaAs試料上に堆積させた時、１０13cm-2eV-1の範囲
で、乾式又は液体表面不活性化技術により、あらかじめ
処理したGaAs試料上に堆積させた時、約１０12cm-2eV-1
に低減できる。誘電体特性を有するガリウム酸化物薄膜
は、まだ報告されていない。Ｈ2 及びＮ2 プラズマによ
り、あらかじめ処理したGaAs表面とともに、真空システ
ム中で酸素ラジオ周波数プラズマで堆積させたガリウム
酸化物薄膜は、１０11cm-2eV-1以下の禁制帯中央の界面
準位をもつ誘電体／GaAs界面を作る。
【０００４】従って、半導電性、絶縁性及び金属性基
板、特にIII-Ｖ半導体基板上に、誘電体特性を有する化
学量論的組成の、ガリウム酸化物薄膜を実現すること
が、本発明の目的である。
板、特にIII-Ｖ半導体基板上に、誘電体特性を有する化
学量論的組成の、ガリウム酸化物薄膜を実現すること
が、本発明の目的である。
【０００５】
【本発明の要約】本発明は、半導電性、絶縁性又は金属
基板の少くとも一部分上に、誘電体特性を有する化学量
論的組成のガリウム酸化物薄膜（Ga2O3)薄膜を、作製す
る方法である。本方法は前記各種基板上に、誘電特性を
有する一様で、均質で、高密度のGa2O3 薄膜を堆積させ
るために、単結晶で、高純度のGd3Ga5O1 2 複合化合物
を、電子ビーム蒸着する方法を含む、半導電性基板に
は、III-Ｖ及びII-IV 化合物半導体が含まれる。
基板の少くとも一部分上に、誘電体特性を有する化学量
論的組成のガリウム酸化物薄膜（Ga2O3)薄膜を、作製す
る方法である。本方法は前記各種基板上に、誘電特性を
有する一様で、均質で、高密度のGa2O3 薄膜を堆積させ
るために、単結晶で、高純度のGd3Ga5O1 2 複合化合物
を、電子ビーム蒸着する方法を含む、半導電性基板に
は、III-Ｖ及びII-IV 化合物半導体が含まれる。
【０００６】
【本発明の詳細な記述】図１には、半導電性、絶縁性又
は金属性基板１１及び基板の少くとも一部の上に形成さ
れた誘電特性を有するGa2O3 薄膜１２を含む構造１０
が、描かれている。例を示すというためだけであるが、
このGa2O3 薄膜は反射防止膜、表面保護層、表面不活性
層及び金属／絶縁体／半導体構造又は金属／絶縁体／金
属構造中の絶縁体として、使用できる。誘電特性を有す
る一様で、均質かつ高密度なGa2O3薄膜は、特定の原材
料２０を用いて、図２に示された装置を使用し、電子ビ
ーム蒸着により、４０Åないし４０００Åの厚さに、堆
積させた。
は金属性基板１１及び基板の少くとも一部の上に形成さ
れた誘電特性を有するGa2O3 薄膜１２を含む構造１０
が、描かれている。例を示すというためだけであるが、
このGa2O3 薄膜は反射防止膜、表面保護層、表面不活性
層及び金属／絶縁体／半導体構造又は金属／絶縁体／金
属構造中の絶縁体として、使用できる。誘電特性を有す
る一様で、均質かつ高密度なGa2O3薄膜は、特定の原材
料２０を用いて、図２に示された装置を使用し、電子ビ
ーム蒸着により、４０Åないし４０００Åの厚さに、堆
積させた。
【０００７】電子ビーム蒸着は、良く知られたプロセス
で、詳細に述べる必要はない。たとえば、米国特許第
４，７４９，２５５号を参照のこと。
で、詳細に述べる必要はない。たとえば、米国特許第
４，７４９，２５５号を参照のこと。
【０００８】原材料は、相対的にイオン性のGa2O3 のよ
うな酸化物と、より共有性の酸化物Ga2O3 の化学的組合
せである高純度単結晶Gd3Ga5O1 2 から、作成した。より
イオン性の酸化物は、周期律表のランタニドを含むIIＡ
列の元素を含んで、形成されたものである。Gd3Ga5O1 2
原材料は、真空蒸着容器２２中に含まれた標準的又は高
級なるつぼ２１内に入れた。また、容器内には、フィラ
メント２３のよな電子源、酸素リークバルブ２４、ホル
ダ又は支持２５上に置かれた少くとも１つの半導電性、
絶縁性又は金属性基板１１が含まれる。基板には、マス
クを形成してもよく、フォトレジストにより、パターン
形成してもよい。電子ビーム２６は前記複合化合物Gd3G
a5O1 2 を加熱し、Gd3Ga5O1 2 の燃焼により、ゆっくり放
出するターゲット材料として、Ga2O3 を蒸発させるた
め、原材料２０に向ける。堆積は毎秒０．２ないし４．
０オングストローム、好ましくは毎秒０．５ないし１．
５オングストローム、より好ましくは毎秒０．５Åの速
度に保った。堆積はGd3Ga5O1 2 の温度を１９００Ｋない
し２１００Ｋに保つような速度に、保たれた。高純度単
結晶複合化合物Gd3Ga5O12 のこの温度は、ターゲット材
料をゆっくり放出させ、従ってスパッタリングを除き、
堆積するターゲット材料の高純度を保つ。Ga2O3 のよう
な転移前酸化物は、４０００Ｋ以上の沸点をもち、約２
０００Ｋの温度では、蒸発しない。
うな酸化物と、より共有性の酸化物Ga2O3 の化学的組合
せである高純度単結晶Gd3Ga5O1 2 から、作成した。より
イオン性の酸化物は、周期律表のランタニドを含むIIＡ
列の元素を含んで、形成されたものである。Gd3Ga5O1 2
原材料は、真空蒸着容器２２中に含まれた標準的又は高
級なるつぼ２１内に入れた。また、容器内には、フィラ
メント２３のよな電子源、酸素リークバルブ２４、ホル
ダ又は支持２５上に置かれた少くとも１つの半導電性、
絶縁性又は金属性基板１１が含まれる。基板には、マス
クを形成してもよく、フォトレジストにより、パターン
形成してもよい。電子ビーム２６は前記複合化合物Gd3G
a5O1 2 を加熱し、Gd3Ga5O1 2 の燃焼により、ゆっくり放
出するターゲット材料として、Ga2O3 を蒸発させるた
め、原材料２０に向ける。堆積は毎秒０．２ないし４．
０オングストローム、好ましくは毎秒０．５ないし１．
５オングストローム、より好ましくは毎秒０．５Åの速
度に保った。堆積はGd3Ga5O1 2 の温度を１９００Ｋない
し２１００Ｋに保つような速度に、保たれた。高純度単
結晶複合化合物Gd3Ga5O12 のこの温度は、ターゲット材
料をゆっくり放出させ、従ってスパッタリングを除き、
堆積するターゲット材料の高純度を保つ。Ga2O3 のよう
な転移前酸化物は、４０００Ｋ以上の沸点をもち、約２
０００Ｋの温度では、蒸発しない。
【０００９】基板１１は堆積中、４０℃ないし３７０℃
の基板温度Ｔs に保たれた。蒸着容器内のバックグラン
ド圧力は、１×１０-1 0Torr 又はそれ以上に保たれた。
更に、蒸着容器内の酸素分圧は、１×１０-6Torrの過剰
の酸素を含まない実験上の限界と、酸素リークバルブ２
４を用いて、２×１０-4Torrの酸素分圧の間で、変え
た。
の基板温度Ｔs に保たれた。蒸着容器内のバックグラン
ド圧力は、１×１０-1 0Torr 又はそれ以上に保たれた。
更に、蒸着容器内の酸素分圧は、１×１０-6Torrの過剰
の酸素を含まない実験上の限界と、酸素リークバルブ２
４を用いて、２×１０-4Torrの酸素分圧の間で、変え
た。
【００１０】堆積中Ｔs ＝１２５℃に保たれたGaAs基板
上に、蒸着容器内のＯ2 分圧２×１０-4Torrで堆積させ
た９５５Å厚のGa2O3 薄膜を、オージェ深さプロフィル
によって調べた。分析は４keＶのArイオンを用いて行わ
れ、Ga及びＯの感度因子は、加圧したGa2O3 粉末に対し
て、補正した。名目上のエッチ速度は毎分６５Åであっ
た。図３に示されるように、測定はオージェ分光の限界
内で、薄膜は化学量論的で、均一であることを示してい
る。堆積中４０℃ないし１５０℃の範囲の基板温度で、
蒸着容器内のＯ2 分圧２×１０-4Torrで堆積させた薄膜
を、ラザフォード後方散乱（ＲＢＳ）測定したところ、
６０％の酸素と４０％のガリウムを含むこれら薄膜が、
完全に化学量論的であることが、確認された。前記作製
方法により堆積させたGa2O3 薄膜中の主な不純物と考え
られるガドリニウムを、選択イオン質量分光及びＲＢＳ
測定により、調べた。Gd含有量は、約０．１％であっ
た。
上に、蒸着容器内のＯ2 分圧２×１０-4Torrで堆積させ
た９５５Å厚のGa2O3 薄膜を、オージェ深さプロフィル
によって調べた。分析は４keＶのArイオンを用いて行わ
れ、Ga及びＯの感度因子は、加圧したGa2O3 粉末に対し
て、補正した。名目上のエッチ速度は毎分６５Åであっ
た。図３に示されるように、測定はオージェ分光の限界
内で、薄膜は化学量論的で、均一であることを示してい
る。堆積中４０℃ないし１５０℃の範囲の基板温度で、
蒸着容器内のＯ2 分圧２×１０-4Torrで堆積させた薄膜
を、ラザフォード後方散乱（ＲＢＳ）測定したところ、
６０％の酸素と４０％のガリウムを含むこれら薄膜が、
完全に化学量論的であることが、確認された。前記作製
方法により堆積させたGa2O3 薄膜中の主な不純物と考え
られるガドリニウムを、選択イオン質量分光及びＲＢＳ
測定により、調べた。Gd含有量は、約０．１％であっ
た。
【００１１】直径２インチのウエハ上に、上述の手順で
形成したGa2O3 薄膜の屈折率及び厚さの分布も調べた。
薄膜は、堆積中４０℃に保たれたSi基板上に、１−２×
１０-6Torrのバックグランド圧で、蒸着容器内に過剰の
酸素を含まずに、堆積させた。図４に示されるように、
屈折率及び厚さの平均値の相対標準偏差は、非常に小さ
く、それぞれ０．０４％及び０．５％であった。同様の
高い均一な特性が、堆積中４０℃ないし１５０℃の温度
に保たれたSi及びGaAs基板上に、蒸着容器内のＯ2 分圧
２×１０-4Torrで堆積させたGa2O3 薄膜について、測定
された。
形成したGa2O3 薄膜の屈折率及び厚さの分布も調べた。
薄膜は、堆積中４０℃に保たれたSi基板上に、１−２×
１０-6Torrのバックグランド圧で、蒸着容器内に過剰の
酸素を含まずに、堆積させた。図４に示されるように、
屈折率及び厚さの平均値の相対標準偏差は、非常に小さ
く、それぞれ０．０４％及び０．５％であった。同様の
高い均一な特性が、堆積中４０℃ないし１５０℃の温度
に保たれたSi及びGaAs基板上に、蒸着容器内のＯ2 分圧
２×１０-4Torrで堆積させたGa2O3 薄膜について、測定
された。
【００１２】堆積中４０℃ないし３７０℃の基板温度で
堆積させた形成したままのGa2O3 薄膜のエッチ速度を、
過剰の酸素を含まない実験上の限界及び蒸着容器内の酸
素分圧２×１０-4Torrの場合について、調べた。３００
Ｋにおいて、１０％ＨＦ中で測定されたエッチ速度は、
毎分４３０ないし１３６０Åで、このことは高密度で、
密着して堆積した薄膜であることを、示した。比較のた
め、３００Ｋの基板温度で堆積させたＰＥＣＶＤSiO
2は、３００Ｋにおいて１０％ＨＦ中で毎分２０００Å
の速度で、エッチングされた。
堆積させた形成したままのGa2O3 薄膜のエッチ速度を、
過剰の酸素を含まない実験上の限界及び蒸着容器内の酸
素分圧２×１０-4Torrの場合について、調べた。３００
Ｋにおいて、１０％ＨＦ中で測定されたエッチ速度は、
毎分４３０ないし１３６０Åで、このことは高密度で、
密着して堆積した薄膜であることを、示した。比較のた
め、３００Ｋの基板温度で堆積させたＰＥＣＶＤSiO
2は、３００Ｋにおいて１０％ＨＦ中で毎分２０００Å
の速度で、エッチングされた。
【００１３】作製の前記方法により堆積させた成長させ
たままのGa2O3 薄膜の誘電特性を調べるために、金属／
絶縁体／金属（Au／Ti／Ga2O3 ／TiW ／ｎ+ Si基板）及
び金属／絶縁体／半導体（Au／Ti／Ga2O3 ／ｎ+ GaAs）
構造を作製した。異なる直径（５０，１００，２００，
５００μｍ）を有するTi／Auドットを、シャドーマスク
を通して蒸着することにより、Ga2O3 最上部上に、作製
した。蒸着容器内に過剰な酸素を含まない実験上の限界
の場合について、５０℃以下の基板温度で堆積させたGa
2O3 薄膜に対して、誘電特性を得た。１５０℃以下の基
板温度において、蒸着容器内のＯ2 分圧２×１０-4Torr
の実験上の限界で堆積させたGa2O3 薄膜についても、誘
電特性を得た。高基板温度におけるdc降伏電界（図５）
及び固有抵抗率（図６）のようなGa2O3 薄膜の特性の劣
化は、堆積中に酸素が失われるためである可能性があ
る。
たままのGa2O3 薄膜の誘電特性を調べるために、金属／
絶縁体／金属（Au／Ti／Ga2O3 ／TiW ／ｎ+ Si基板）及
び金属／絶縁体／半導体（Au／Ti／Ga2O3 ／ｎ+ GaAs）
構造を作製した。異なる直径（５０，１００，２００，
５００μｍ）を有するTi／Auドットを、シャドーマスク
を通して蒸着することにより、Ga2O3 最上部上に、作製
した。蒸着容器内に過剰な酸素を含まない実験上の限界
の場合について、５０℃以下の基板温度で堆積させたGa
2O3 薄膜に対して、誘電特性を得た。１５０℃以下の基
板温度において、蒸着容器内のＯ2 分圧２×１０-4Torr
の実験上の限界で堆積させたGa2O3 薄膜についても、誘
電特性を得た。高基板温度におけるdc降伏電界（図５）
及び固有抵抗率（図６）のようなGa2O3 薄膜の特性の劣
化は、堆積中に酸素が失われるためである可能性があ
る。
【００１４】図５は５００Åないし４０００Åの厚さを
有し、蒸着容器内のバックグランド圧力が１−２×１０
-6Torr（曲線５１）の過剰の酸素を含まない場合及び２
×１０-4Torrの酸素圧（曲線５２）の場合に、堆積させ
たGa2O3 薄膜について、３００Ｋで測定した堆積中の基
板温度に対するdc降伏電界をプロットしたものである。
薄膜の厚さで規格化した破壊的な降伏が起る電圧は、降
伏電界Ｅm として、定義されている。最善の結果は、基
板温度Ｔs ＝４０℃で、堆積中１−２×１０-6Torrのバ
ックグランド圧力（過剰の酸素は含まない）で堆積させ
た試料で得られ、Ｅm ＝２．１±０．１ＭＶ／cmであっ
た。５００Åより厚い薄膜については、降伏電圧を酸化
物厚で、正確に補正した。より厚い薄膜については、わ
ずかに大きなＥm の値が得られた。
有し、蒸着容器内のバックグランド圧力が１−２×１０
-6Torr（曲線５１）の過剰の酸素を含まない場合及び２
×１０-4Torrの酸素圧（曲線５２）の場合に、堆積させ
たGa2O3 薄膜について、３００Ｋで測定した堆積中の基
板温度に対するdc降伏電界をプロットしたものである。
薄膜の厚さで規格化した破壊的な降伏が起る電圧は、降
伏電界Ｅm として、定義されている。最善の結果は、基
板温度Ｔs ＝４０℃で、堆積中１−２×１０-6Torrのバ
ックグランド圧力（過剰の酸素は含まない）で堆積させ
た試料で得られ、Ｅm ＝２．１±０．１ＭＶ／cmであっ
た。５００Åより厚い薄膜については、降伏電圧を酸化
物厚で、正確に補正した。より厚い薄膜については、わ
ずかに大きなＥm の値が得られた。
【００１５】図６は蒸着容器内が過剰の酸素を含まない
１−２×１０-6Torrのバックグランド圧力（曲線６１）
及び２×１０-4Torrの酸素が存在して（曲線６２）堆積
させたGa2O3 薄膜について、３００Ｋで測定した堆積中
の基板温度に対する固有抵抗率を、プロットしたもので
ある。固有抵抗率ρは、堆積中の蒸着容器内の基板温度
及び酸素分圧のような堆積条件に、強く依存し、過剰の
酸素を含まず堆積させた場合には、特に基板温度に依存
する。ρ＝（６±３）×１０13Ωcmという最善の結果
は、やはり４０℃の基板温度で、堆積中１−２×１０-6
のバックグランド圧力で、過剰の酸素を含まずに堆積さ
せた場合に、得られた。しかし、堆積中１−２×１０-6
Torrのバックグランド圧力で、過剰の酸素を含まずに、
基板温度を４０℃から１２５℃に上昇させると、ρ＝
（２±１）×１０9 Ωcmに、急激に減少する。
１−２×１０-6Torrのバックグランド圧力（曲線６１）
及び２×１０-4Torrの酸素が存在して（曲線６２）堆積
させたGa2O3 薄膜について、３００Ｋで測定した堆積中
の基板温度に対する固有抵抗率を、プロットしたもので
ある。固有抵抗率ρは、堆積中の蒸着容器内の基板温度
及び酸素分圧のような堆積条件に、強く依存し、過剰の
酸素を含まず堆積させた場合には、特に基板温度に依存
する。ρ＝（６±３）×１０13Ωcmという最善の結果
は、やはり４０℃の基板温度で、堆積中１−２×１０-6
のバックグランド圧力で、過剰の酸素を含まずに堆積さ
せた場合に、得られた。しかし、堆積中１−２×１０-6
Torrのバックグランド圧力で、過剰の酸素を含まずに、
基板温度を４０℃から１２５℃に上昇させると、ρ＝
（２±１）×１０9 Ωcmに、急激に減少する。
【００１６】図７は基板温度４０℃で、蒸着容器内のバ
ックグランド圧力１−２×１０-6Torrで過剰な酸素を含
まず堆積させた８６４Åの厚さのGa2O3 薄膜について、
３００Ｋで測定したAu／Ti／Ga2O3 ／GaAs金属／絶縁体
／半導体構造の、
ックグランド圧力１−２×１０-6Torrで過剰な酸素を含
まず堆積させた８６４Åの厚さのGa2O3 薄膜について、
３００Ｋで測定したAu／Ti／Ga2O3 ／GaAs金属／絶縁体
／半導体構造の、
【外１】 対電流特性を、プロットしたものである。電極の極性に
は、ほとんど依存しない電流輸送の２つの異なる領域
が、明らかに認められる。低電界におけるオーム性Ｉ−
Ｖ特性は、酸化物中の１つの孤立した準位から、別の準
位への、熱的に励起された電子のホッピングによる。図
８に示されるように、高電界における電流は、捕獲され
た電子の、伝導帯中への熱的励起により増加した電界に
よって支配されている。（内部ショットキー放出又はフ
レンケル−プール効果）
は、ほとんど依存しない電流輸送の２つの異なる領域
が、明らかに認められる。低電界におけるオーム性Ｉ−
Ｖ特性は、酸化物中の１つの孤立した準位から、別の準
位への、熱的に励起された電子のホッピングによる。図
８に示されるように、高電界における電流は、捕獲され
た電子の、伝導帯中への熱的励起により増加した電界に
よって支配されている。（内部ショットキー放出又はフ
レンケル−プール効果）
【００１７】ｊ∝Ｅexp｛−ｑ｛｛φ1−〔ｑＥ／πεo
εd〕0.5｝／kT｝｝ ここで、Ｅは電界、ｑは電子の電荷、φ1 は障壁高さ、
εo は真空での誘電定数、εd は動的な誘電定数、Ｔは
Ｋ単位での温度、ｋはボルツマン定数である。フレンケ
ル−プール放出は、ε∞＝３．６１ないしεs ＝９．９
３の間の動的誘電定数εd を有する絶縁層中の、バルク
効果である。図７中の高電界特性から、動的誘電定数ε
d として、４がわかった。これは支配的な輸送機構とし
て、フレンケル−プール放出を仮定することと、一致す
る。他方、支配的な輸送機構として、金属／絶縁体又は
絶縁体／半導体界面を横切るショットキー放出を仮定す
ると、εd ＜１という異常な動的誘電定数が導かれる。
従って、他の誘電体と同様、低電界及び高電界の両方に
おける電流輸送機構は、制御された電極よりは、バルク
であることがわかった。
εd〕0.5｝／kT｝｝ ここで、Ｅは電界、ｑは電子の電荷、φ1 は障壁高さ、
εo は真空での誘電定数、εd は動的な誘電定数、Ｔは
Ｋ単位での温度、ｋはボルツマン定数である。フレンケ
ル−プール放出は、ε∞＝３．６１ないしεs ＝９．９
３の間の動的誘電定数εd を有する絶縁層中の、バルク
効果である。図７中の高電界特性から、動的誘電定数ε
d として、４がわかった。これは支配的な輸送機構とし
て、フレンケル−プール放出を仮定することと、一致す
る。他方、支配的な輸送機構として、金属／絶縁体又は
絶縁体／半導体界面を横切るショットキー放出を仮定す
ると、εd ＜１という異常な動的誘電定数が導かれる。
従って、他の誘電体と同様、低電界及び高電界の両方に
おける電流輸送機構は、制御された電極よりは、バルク
であることがわかった。
【００１８】構造にバイアスを印加しない容量測定を、
４０℃の基板温度及び堆積中のバックグランド圧力が１
−２×１０-6Torrで、蒸着容器内に過剰の酸素を含まず
堆積させたGa2O3 薄膜及び基板温度１２５℃で、堆積中
の蒸着容器内の酸素分圧２×１０-4Torrで堆積させたGa
2O3 薄膜を有する前記金属／絶縁体／金属（ｎ+ Si基板
／TiW ／Ga2O3 ／Ti／Au）構造に対して、行った。容量
は１００Hzないし１MHz の範囲の測定で、周波数には依
存しないことがわかり、酸化膜厚で正確に補正した。静
電的誘電定数εs は、それぞれ９．９±０．４及び１
０．２±０．６と、決められた。これらの結果は、単結
晶Ga2O3 平板のεs ＝１０．２±０．３と、ほぼ一致し
た。
４０℃の基板温度及び堆積中のバックグランド圧力が１
−２×１０-6Torrで、蒸着容器内に過剰の酸素を含まず
堆積させたGa2O3 薄膜及び基板温度１２５℃で、堆積中
の蒸着容器内の酸素分圧２×１０-4Torrで堆積させたGa
2O3 薄膜を有する前記金属／絶縁体／金属（ｎ+ Si基板
／TiW ／Ga2O3 ／Ti／Au）構造に対して、行った。容量
は１００Hzないし１MHz の範囲の測定で、周波数には依
存しないことがわかり、酸化膜厚で正確に補正した。静
電的誘電定数εs は、それぞれ９．９±０．４及び１
０．２±０．６と、決められた。これらの結果は、単結
晶Ga2O3 平板のεs ＝１０．２±０．３と、ほぼ一致し
た。
【００１９】当業者には、つけ加えられる利点及び修正
が、容易にわかるであろう。従って、本発明はその広義
の視点において、ここで示し、述べた具体的な詳細、デ
バイス例、実施例には限定されない。付随する特許請求
の範囲及びそれらと等価なものによって規定される一般
的な本発明の概念の精神又は視野から離れることなく、
各種の修正ができるであろう。
が、容易にわかるであろう。従って、本発明はその広義
の視点において、ここで示し、述べた具体的な詳細、デ
バイス例、実施例には限定されない。付随する特許請求
の範囲及びそれらと等価なものによって規定される一般
的な本発明の概念の精神又は視野から離れることなく、
各種の修正ができるであろう。
【図１】本発明の特徴に従うデバイスの、概略側面図で
ある。
ある。
【図２】本発明の別の特徴に従い、本発明を実施するた
めに用いられる電子ビーム蒸着装置の概略側面図であ
る。
めに用いられる電子ビーム蒸着装置の概略側面図であ
る。
【図３】真空容器内で、堆積中１２５℃、２×１０-4To
rrのＯ2 分圧に保たれたGaAs基板上に堆積させた９５５
Å厚のGa2O3 層のオージェ深さ分布をプロットした図で
ある。
rrのＯ2 分圧に保たれたGaAs基板上に堆積させた９５５
Å厚のGa2O3 層のオージェ深さ分布をプロットした図で
ある。
【図４】２インチウエハ上のGa2O3 薄膜の屈折率及び厚
さの分布を示す図である。
さの分布を示す図である。
【図５】蒸着容器内のバックグランド圧力１−２×１０
-6Torrで過剰の酸素なし（曲線５１）及び２×１０-4To
rrの酸素圧で（曲線５２）堆積させたGa2O3 薄膜につい
て、３００Ｋにおいて測定した基板堆積温度対dc降伏電
界をプロットした図である。
-6Torrで過剰の酸素なし（曲線５１）及び２×１０-4To
rrの酸素圧で（曲線５２）堆積させたGa2O3 薄膜につい
て、３００Ｋにおいて測定した基板堆積温度対dc降伏電
界をプロットした図である。
【図６】蒸着容器内で、バックグランド圧力１−２×１
０-6Torrで過剰の酸素を含まない（曲線６１）及び２×
１０-4Torrの酸素が依存して（曲線６２）堆積させたGa
2O3 薄膜についての、３００Ｋで測定した基板堆積温度
対特性抵抗率をプロットした図である。
０-6Torrで過剰の酸素を含まない（曲線６１）及び２×
１０-4Torrの酸素が依存して（曲線６２）堆積させたGa
2O3 薄膜についての、３００Ｋで測定した基板堆積温度
対特性抵抗率をプロットした図である。
【図７】蒸着容器内で、基板温度４０℃、バックグラン
ド圧力１−２×１０-6Torr、過剰の酸素なしで堆積させ
た８６４Å厚のGa2O3 薄膜について、３００Ｋで測定し
たAu／Ti／Ga2O3 ／GaAs金属／絶縁体／半導体構造の
ド圧力１−２×１０-6Torr、過剰の酸素なしで堆積させ
た８６４Å厚のGa2O3 薄膜について、３００Ｋで測定し
たAu／Ti／Ga2O3 ／GaAs金属／絶縁体／半導体構造の
【外２】 対電流特性をプロットした図である。
【図８】金属／絶縁体／半導体構造のGa2O3 層中に捕獲
された電子からのフレンケル−プール放出を示す図であ
る。
された電子からのフレンケル−プール放出を示す図であ
る。
１０ 構造 １１ 基板 １２ Ga2O3 薄膜 ２０ 原材料 ２１ るつぼ ２２ 真空蒸着容器 ２３ フィラメント ２４ 酸素リークバルブ ２５ ホルダ又は支持 ２６ 電子ビーム ５１，５２，６１，６２ 曲線
───────────────────────────────────────────────────── フロントページの続き (72)発明者 マシアス パスラック アメリカ合衆国 07974 ニュージャー シィ，ニュープロヴィデンス，コロンバ ス アヴェニュー 22 (72)発明者 アードマン フレデリック シュバート アメリカ合衆国 07974 ニュージャー シィ，ニュープロヴィデンス，ウッドラ ンド ロード 70 (72)発明者 ジョージ ジョン ヅィドヅィック アメリカ合衆国 07832 ニュージャー シィ，コロンビア，パイン ツリー レ ーン 17 (56)参考文献 Ｊｏｕｒｎａｌ ｏｆ Ｔｈｅ Ａｍ ｅｒｉｃａｎ Ｃｅｒａｍｉｃ Ｓｏｃ ｉｅｔｙ，72［８］（1989），ｐ．1376 −1381 Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ Ｌ ｅｔｔｅｒｓ，64［20］，ｐ．2715− 2717 Ｊｏｕｒｎａｌ ｏｆ Ａｐｐｌｉｅ ｄ Ｐｈｙｓｉｃｓ，77［２］，ｐ. 686−693 Ｔｈｉｎ Ｓｏｌｉｄ Ｆｉｌｍｓ, 190，ｐ．93−102 Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ Ｌ ｅｔｔｅｒｓ，54［４］，ｐ．332−334 (58)調査した分野(Int.Cl.7，ＤＢ名) H01S 5/028 C23C 14/08 H01L 21/316 H01L 21/203 ＪＩＣＳＴファイル（ＪＯＩＳ)
Claims (17)
- 【請求項１】 表面が少くとも部分的に、接触材料領域
で被覆されるように、粒子ビーム堆積プロセスにより、
基板の表面の少くとも一部分上に、ターゲット材料を堆
積させることを含み、前記基板は半導体、絶縁体及び金
属基板から選択される基板及びガリウム酸化物の薄膜を
含む構造の作製プロセスにおいて、 前記材料領域は、４０℃ないし３７０℃の範囲の基板温
度及び１×１０-1 0 Torr又はそれ以上のバックグランド
圧力において、高純度単結晶Gd3Ga5O1 2 原料を用いて、
電子ビーム蒸着により堆積させたGa2O3 の薄膜を含むこ
とを特徴とするプロセス。 - 【請求項２】 前記Ga2O3 薄膜は、５０℃以下の温度及
び１×１０-6Torrのバックグランド圧力で、堆積容器中
に、Ｏ2 を追加することなく、前記表面上に堆積させ、
誘電特性を有する請求項１記載のプロセス。 - 【請求項３】 前記温度は約４０℃である請求項２記載
のプロセス。 - 【請求項４】 １５０℃以下の温度に保たれ、２×１０
-4Torrの酸素分圧に、酸素を導入して、前記表面上に誘
電特性を有するように、前記Ga2O3 薄膜を堆積させる請
求項１記載のプロセス。 - 【請求項５】 前記温度は約１２５℃である請求項４記
載のプロセス。 - 【請求項６】 前記薄膜は半導体材料、金属層、前記薄
膜及び別の金属層を含む構造の一部として堆積させる請
求項１記載のプロセス。 - 【請求項７】 前記薄膜は半導体、前記薄膜及び金属層
を含む構造の一部として、堆積させる請求項１記載のプ
ロセス。 - 【請求項８】 基板及び基板の表面上の誘電体薄膜を含
む構造の作製プロセスにおいて、 前記基板を４０ないし３７０℃の範囲の温度の堆積容器
中に保つ工程、 堆積容器中に、ある圧力を保つ工程、及び高純度単結晶
Gd3Ga5O1 2 原料から、電子ビーム蒸着により、前記基板
上にGa2O3 薄膜を堆積させる工程が含まれるプロセス。 - 【請求項９】 前記Ga2O3 薄膜は、５０℃以下の温度に
おいて、１×１０-6Torrの圧力で、堆積容器中にＯ2 を
加えることなく、前記表面上に堆積させる請求項８記載
のプロセス。 - 【請求項１０】 前記温度は約４０℃である請求項９記
載のプロセス。 - 【請求項１１】 前記Ga2O3 薄膜は、１５０℃以下の温
度に保たれた前記表面上に、２×１０-4Torrの酸素分圧
に、酸素を導入して堆積させる請求項８記載のプロセ
ス。 - 【請求項１２】 前記温度は約１２５℃である請求項１
１記載のプロセス。 - 【請求項１３】 前記基板は半導体、絶縁性及び金属材
料から選択される請求項８記載のプロセス。 - 【請求項１４】 前記基板はIII-Ｖ及びII-VI 化合物半
導体から選択された半導体材料から成る半導体基板であ
る請求項８記載のプロセス。 - 【請求項１５】 前記半導体はGaAsから成る請求項１４
記載のプロセス。 - 【請求項１６】 基板はTi、Pt、Au、Ni、Cr及びそれら
の合金から選択された金属である請求項８記載のプロセ
ス。 - 【請求項１７】 前記基板は酸化物、窒化物及びフッ化
物から選択された絶縁体である請求項８記載のプロセ
ス。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/217,296 US5451548A (en) | 1994-03-23 | 1994-03-23 | Electron beam deposition of gallium oxide thin films using a single high purity crystal source |
| US217296 | 1994-03-23 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07268609A JPH07268609A (ja) | 1995-10-17 |
| JP3299657B2 true JP3299657B2 (ja) | 2002-07-08 |
Family
ID=22810461
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP06371295A Expired - Lifetime JP3299657B2 (ja) | 1994-03-23 | 1995-03-23 | ガリウム酸化物薄膜 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US5451548A (ja) |
| EP (1) | EP0674344A3 (ja) |
| JP (1) | JP3299657B2 (ja) |
| KR (1) | KR950034587A (ja) |
| CA (1) | CA2136581C (ja) |
| TW (1) | TW266330B (ja) |
Families Citing this family (36)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5962883A (en) * | 1994-03-23 | 1999-10-05 | Lucent Technologies Inc. | Article comprising an oxide layer on a GaAs-based semiconductor body |
| US5912498A (en) * | 1997-10-10 | 1999-06-15 | Lucent Technologies Inc. | Article comprising an oxide layer on GAN |
| US5550089A (en) * | 1994-03-23 | 1996-08-27 | Lucent Technologies Inc. | Gallium oxide coatings for optoelectronic devices using electron beam evaporation of a high purity single crystal Gd3 Ga5 O12 source. |
| DE4428155C2 (de) * | 1994-08-09 | 1996-12-19 | Siemens Ag | Verfahren zur Herstellung eines Gassensors |
| US5597768A (en) * | 1996-03-21 | 1997-01-28 | Motorola, Inc. | Method of forming a Ga2 O3 dielectric layer |
| US5665658A (en) * | 1996-03-21 | 1997-09-09 | Motorola | Method of forming a dielectric layer structure |
| US5903037A (en) * | 1997-02-24 | 1999-05-11 | Lucent Technologies Inc. | GaAs-based MOSFET, and method of making same |
| US6030453A (en) * | 1997-03-04 | 2000-02-29 | Motorola, Inc. | III-V epitaxial wafer production |
| US5904553A (en) * | 1997-08-25 | 1999-05-18 | Motorola, Inc. | Fabrication method for a gate quality oxide-compound semiconductor structure |
| US6025281A (en) * | 1997-12-18 | 2000-02-15 | Motorola, Inc. | Passivation of oxide-compound semiconductor interfaces |
| US5945718A (en) * | 1998-02-12 | 1999-08-31 | Motorola Inc. | Self-aligned metal-oxide-compound semiconductor device and method of fabrication |
| US6159834A (en) * | 1998-02-12 | 2000-12-12 | Motorola, Inc. | Method of forming a gate quality oxide-compound semiconductor structure |
| US6094295A (en) * | 1998-02-12 | 2000-07-25 | Motorola, Inc. | Ultraviolet transmitting oxide with metallic oxide phase and method of fabrication |
| US6495407B1 (en) | 1998-09-18 | 2002-12-17 | Agere Systems Inc. | Method of making an article comprising an oxide layer on a GaAs-based semiconductor body |
| SG85604A1 (en) * | 1998-11-06 | 2002-01-15 | Inst Materials Research & Eng | Method of selective post-growth tuning of an optical bandgap of a semi-conductor heterostructure and products produced thereof |
| US6521961B1 (en) | 2000-04-28 | 2003-02-18 | Motorola, Inc. | Semiconductor device using a barrier layer between the gate electrode and substrate and method therefor |
| US6670651B1 (en) | 2000-05-04 | 2003-12-30 | Osemi, Inc. | Metal sulfide-oxide semiconductor transistor devices |
| US6936900B1 (en) | 2000-05-04 | 2005-08-30 | Osemi, Inc. | Integrated transistor devices |
| US6451711B1 (en) * | 2000-05-04 | 2002-09-17 | Osemi, Incorporated | Epitaxial wafer apparatus |
| US6445015B1 (en) | 2000-05-04 | 2002-09-03 | Osemi, Incorporated | Metal sulfide semiconductor transistor devices |
| US7442654B2 (en) * | 2002-01-18 | 2008-10-28 | Freescale Semiconductor, Inc. | Method of forming an oxide layer on a compound semiconductor structure |
| US6933244B2 (en) * | 2002-01-22 | 2005-08-23 | Massachusetts Institute Of Technology | Method of fabrication for III-V semiconductor surface passivation |
| ATE393839T1 (de) * | 2002-04-15 | 2008-05-15 | Schott Ag | Verfahren zur gehäusebildung bei elektronischen bauteilen so wie so hermetisch verkapselte elektronische bauteile |
| US6989556B2 (en) * | 2002-06-06 | 2006-01-24 | Osemi, Inc. | Metal oxide compound semiconductor integrated transistor devices with a gate insulator structure |
| US7187045B2 (en) * | 2002-07-16 | 2007-03-06 | Osemi, Inc. | Junction field effect metal oxide compound semiconductor integrated transistor devices |
| JP3763021B2 (ja) * | 2003-05-26 | 2006-04-05 | 学校法人関西学院 | 電子ビーム微細加工方法 |
| WO2005048318A2 (en) * | 2003-11-17 | 2005-05-26 | Osemi, Inc. | Nitride metal oxide semiconductor integrated transistor devices |
| US20080282983A1 (en) * | 2003-12-09 | 2008-11-20 | Braddock Iv Walter David | High Temperature Vacuum Evaporation Apparatus |
| US7223441B2 (en) * | 2004-03-10 | 2007-05-29 | Pilkington North America, Inc. | Method for depositing gallium oxide coatings on flat glass |
| JP2007134445A (ja) * | 2005-11-09 | 2007-05-31 | Nichia Chem Ind Ltd | 窒化物半導体レーザ素子 |
| US7483212B2 (en) * | 2006-10-11 | 2009-01-27 | Rensselaer Polytechnic Institute | Optical thin film, semiconductor light emitting device having the same and methods of fabricating the same |
| JP3950473B2 (ja) * | 2006-11-06 | 2007-08-01 | シャープ株式会社 | 化合物半導体レーザ |
| US20080157073A1 (en) * | 2006-12-29 | 2008-07-03 | Walter David Braddock | Integrated Transistor Devices |
| DE102008020793A1 (de) | 2008-04-22 | 2009-11-05 | Forschungsverbund Berlin E.V. | Halbleiterbauelement, Vorprodukt und Verfahren zur Herstellung |
| KR101881729B1 (ko) | 2010-04-16 | 2018-07-27 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 성막 방법 및 반도체 장치를 제작하기 위한 방법 |
| WO2011158704A1 (en) * | 2010-06-18 | 2011-12-22 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CA920285A (en) * | 1970-11-30 | 1973-01-30 | L. Hartman Robert | Extending the operating life of light emitting p-n junction devices |
| US4617192A (en) * | 1982-12-21 | 1986-10-14 | At&T Bell Laboratories | Process for making optical INP devices |
| US4749255A (en) * | 1985-12-09 | 1988-06-07 | American Telephone And Telegraph Company, At&T Bell Laboratories | Coating for optical devices |
| DE4321301A1 (de) * | 1992-07-06 | 1994-01-13 | Zeiss Carl Fa | Dünne Schicht aus Galliumoxid und Herstellverfahren dafür |
-
1994
- 1994-03-23 US US08/217,296 patent/US5451548A/en not_active Expired - Lifetime
- 1994-11-22 TW TW083110877A patent/TW266330B/zh not_active IP Right Cessation
- 1994-11-24 CA CA002136581A patent/CA2136581C/en not_active Expired - Fee Related
-
1995
- 1995-03-10 KR KR1019950004863A patent/KR950034587A/ko not_active Withdrawn
- 1995-03-16 EP EP95301750A patent/EP0674344A3/en not_active Withdrawn
- 1995-03-23 JP JP06371295A patent/JP3299657B2/ja not_active Expired - Lifetime
Non-Patent Citations (5)
| Title |
|---|
| Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ Ｌｅｔｔｅｒｓ，５４［４］，ｐ．３３２−３３４ |
| Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ Ｌｅｔｔｅｒｓ，６４［２０］，ｐ．２７１５−２７１７ |
| Ｊｏｕｒｎａｌ ｏｆ Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ，７７［２］，ｐ．６８６−６９３ |
| Ｊｏｕｒｎａｌ ｏｆ Ｔｈｅ Ａｍｅｒｉｃａｎ Ｃｅｒａｍｉｃ Ｓｏｃｉｅｔｙ，７２［８］（１９８９），ｐ．１３７６−１３８１ |
| Ｔｈｉｎ Ｓｏｌｉｄ Ｆｉｌｍｓ，１９０，ｐ．９３−１０２ |
Also Published As
| Publication number | Publication date |
|---|---|
| US5451548A (en) | 1995-09-19 |
| CA2136581C (en) | 1998-08-04 |
| EP0674344A3 (en) | 1996-10-16 |
| JPH07268609A (ja) | 1995-10-17 |
| KR950034587A (ko) | 1995-12-28 |
| EP0674344A2 (en) | 1995-09-27 |
| TW266330B (ja) | 1995-12-21 |
| CA2136581A1 (en) | 1995-09-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3299657B2 (ja) | ガリウム酸化物薄膜 | |
| US4416952A (en) | Oxynitride film and its manufacturing method | |
| Passlack et al. | Dielectric properties of electron‐beam deposited Ga2O3 films | |
| US6404027B1 (en) | High dielectric constant gate oxides for silicon-based devices | |
| US5821171A (en) | Article comprising a gallium layer on a GaAs-based semiconductor, and method of making the article | |
| CA1283490C (en) | Method for passivating a compound semiconductor surface and device having improved semiconductor- insulator interface | |
| US6541079B1 (en) | Engineered high dielectric constant oxide and oxynitride heterostructure gate dielectrics by an atomic beam deposition technique | |
| US5849163A (en) | Process for formation of epitaxial film | |
| Cho et al. | Structural transition of crystalline Y2O3 film on Si (111) with substrate temperature | |
| Bath et al. | Plasma enhanced chemical vapor deposition and characterization of boron nitride gate insulators on InP | |
| CA1209949A (en) | Method of producing articles by vapor deposition of multiconstituent material | |
| Zembutsu et al. | The growth of c-axis-oriented GaN films by DC-biased reactive sputtering | |
| FR2542500A1 (fr) | Procede de fabrication d'un dispositif semiconducteur du type comprenant au moins une couche de silicium deposee sur un substrat isolant | |
| Bhat et al. | Reactive ion beam deposition of aluminum nitride thin films | |
| EP0100251A1 (fr) | Procédé de réduction de composé en couche sur un substrat, et son application à la fabrication de structure semiconductrice à effet de champ | |
| KR100372750B1 (ko) | 표면 및 결합특성이 향상된 질화알루미늄(ａｉｎ) 박막의 제조방법 | |
| Patil et al. | Characterization of silicon films deposited in presence of nitrogen plasma | |
| Oh et al. | Etch characteristics of CeO 2 thin films as a buffer layer for the application of ferroelectric random access memory | |
| JPH06330305A (ja) | スパッタ成膜方法 | |
| Thomas et al. | Lattice defects and surface properties of clean germanium | |
| Santinelli et al. | Ion beam enhanced deposition of AINxOy alloys on InP | |
| Tolomasov | 123. Commercial ellipsometer and investigation of the kinetics of oxide films on silicon.(USSR) | |
| Takagi et al. | Low Temperature Oxide and Nitride Film Depositions by Simultaneous Use of Ionized Cluster Beam Source and Microwave Ion Source | |
| JPS61235558A (ja) | スパツタリング装置 | |
| Tsai et al. | Effect of thermal annealing on structural and electrical properties of the Pd‐a‐Si: H interfaces |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020313 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080419 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090419 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100419 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110419 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110419 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120419 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130419 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130419 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140419 Year of fee payment: 12 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |