JP3309155B2

JP3309155B2 - Ｔｆｔアレイ

Info

Publication number: JP3309155B2
Application number: JP5066698A
Authority: JP
Inventors: 幸雄遠藤
Original assignee: 株式会社アドバンスト・ディスプレイ
Priority date: 1998-03-03
Filing date: 1998-03-03
Publication date: 2002-07-29
Anticipated expiration: 2018-03-03
Also published as: JPH11251598A

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は薄膜トランジスタ
（thin film transistor、以下、単にＴＦＴという）を
スイッチング素子に用いたアクティブマトリックス型の
液晶表示装置（liquid crystal display、以下、単にＬ
ＣＤという）に用いられるＴＦＴアレイに関する。

【０００２】

【従来の技術および発明が解決しようとする課題】液晶
を用いた電気光学素子はディスプレイへの応用が盛んに
なされている。一般に、液晶を用いた電気光学素子は、
それぞれの上面および下面に電極を備えた２枚の基板の
間に液晶からなる液晶層が狭持され、さらに２枚の基板
の上下に偏光板が設置され、透過型のものでは背面にバ
ックライトが設置された構造を有している。上下の基板
の電極を有する表面はいわゆる配向処理がなされ、液晶
分子の向きを平均的に表わしたダイレクタが所望の初期
状態に制御される。

【０００３】液晶には複屈折性があり、バックライトよ
り偏光板を通して入射された光は複屈折により楕円偏光
に変化し、反対側の偏光板に入射される。この状態で、
上下の電極間に電圧を印加すると、ダイレクタの配列状
態が変化して、液晶層の複屈折率が変化し、反対側の偏
光板に入射される楕円偏光状態が変化し、したがって、
電気光学素子を透過する光強度およびスペクトルが変化
するという電気光学効果が得られる。この電気光学効果
は、用いる液晶相の種類（ネマチック相、スネクチック
相、コレステリック相など）、初期配向状態、偏光板の
偏光軸の向き、液晶層の厚さ、あるいは光が透過する経
路に配置されるカラーフィルタや各種干渉フィルムによ
って異なるが、公知の文献などによって詳細に報告され
ている。一般にはネマチック相を用いてＴＮ（twisted
nematic）、ＳＴＮ（super twisted nematic）と呼ばれ
る構造のものが用いられる。

【０００４】液晶を用いたディスプレイ用電気光学素子
には、単純マトリックス型液晶表示装置とＴＦＴをスイ
ッチング素子として用いるＴＦＴ−ＬＣＤがある。携帯
性、表示品位の点でＣＲＴや単純マトリックス型液晶表
示装置より優れた特徴を持つＴＦＴ−ＬＣＤがノート型
パソコンなどに広く実用化されている。単純マトリック
ス型液晶表示装置の場合もＴＦＴ−ＬＣＤの場合でも上
下の電極基板の間に液晶層が挟持されている。一方の電
極基板上にカラーフィルタを設けることでカラー表示が
行われる。また、このような構成の外側にはそれぞれ偏
光板が設けられ、さらに一方の側にはバックライトが設
けられている。単純マトリックス型液晶表示装置ではガ
ラス基板などの透明絶縁性基板上にストライプ状の透明
電極が形成された電極基板を上下に用いて、上下の電極
基板間でストライプ状の電極パターンがほぼ直交するよ
うに設置し、上下の電極ストライプの交差部に挟持され
た液晶層に所望の電圧を印加することで、電極ストライ
プの交差部を１画素とする画素アレイを用いて表示が得
られる。単純マトリックス型液晶表示装置ではこのよう
な構成を有するので、特定の画素と横方向あるいは縦方
向の画素と上下の電極のどちらかが共通電極となってお
り、ある画素に印加する表示信号電位が他の画素にも影
響を及ぼすために発生するクロストークが生じ易かった
り、また、このクロストークの少ない駆動を行うために
は各画素に充分な印加電圧を印加できないためにコント
ラストが低いという問題がある。これに対して、ＴＦＴ
−ＬＣＤでは、ガラス基板などの絶縁性透明基板上に画
素電極にＴＦＴに接続された画素を１画素として、画素
をアレイ状に形成したＴＦＴアレイ基板と絶縁性共通電
極上に共通電極が形成された対向基板を上下の電極基板
に用い、画素電極と共通電極の間に挟持された液晶層に
所望の電圧を印加することで、画素電極を１画素とする
画素アレイを用いて表示が得られる。カラーフィルター
は一般には共通電極が形成された対向基板上に設けられ
る。各画素の液晶層に印加される電圧は、各画素電極に
設けられたＴＦＴを選択的にスイッチングすることで独
立に行うために、クロストークは発生し難く、また充分
なコントラストをえることが可能である。

【０００５】しかしながら、ＴＦＴ−ＬＣＤでは各画素
に設けられたＴＦＴを選択走査するゲート配線と、画素
電極に書き込む信号電位を与えるソース配線がほぼ直交
状態で作成され、これら配線材料に一般的に光を透過し
ない金属薄膜をパターニングしたものが用いられること
と、各画素電極周囲の液晶層には所望の電圧が印加され
なかったりするために発生するダイレクタの配列が乱れ
た状態である、いわゆるドメイン部からの光漏れを対向
基板に設けられたブラックマトリックスにより遮光する
必要があり、これらによってＴＦＴ−ＬＣＤ表面のうち
電気光学効果が利用できる領域の割合い、いわゆる開発
率が小さくなり、バックライトの光利用効率が低いとい
う問題がある。

【０００６】この問題に対して開口率を大きくできるＴ
ＦＴアレイが特開平７−２３０１０４号公報あるいは特
開平５−１９６９６３号公報に開示されている。

【０００７】特開平７−２３０１０４号公報に開示され
たＴＦＴアレイによれば、ＴＦＴアレイ基板内で画素電
極の周囲で画素電極と対向して補助容量を形成する遮光
性の電極をソース配線の下まで延在されることによっ
て、画素電極をソース配線近くまで形成することが可能
であり、これによって開口率を大きくすることができ
る。しかしながら、この構成ではソース配線と補助容量
を形成する電極間の対向面積が大きく、したがって、ソ
ース配線の配線容量が大きくなる。このために、表示領
域の外側に設置されるソース信号源の駆動ＩＣの負荷容
量が著しく大きくなり、通常の駆動ＩＣを用いた場合に
はソース信号波形が歪むために表示品位が悪化するとい
う問題がある。また、ソース信号の歪みが起こらないよ
うにするためには、駆動ＩＣを大きな負荷容量まで充分
に駆動可能とするために、消費電力の大きな駆動ＩＣが
必要になるという問題がある。またこの構成では、画素
電極とソース配線間に形成される浮遊容量も大きくなる
ので、ソース信号が表示データに依存して電位が変化す
る際に、画素電極とソース配線間との浮遊容量によるカ
ップリングで画素電位が変化するので、ソース配線方向
にクロストークが発生するという問題がある。

【０００８】特開平５−１９６９６３号公報に開示され
たＴＦＴアレイによれば、ＴＦＴアレイ基板内で画素電
極の周囲に画素電極と対向して補助容量を形成する遮光
性の電極を配置したので、画素電極周囲に発生するドメ
インの遮光が可能であり、対向電極上に配置されるブラ
ックマトリックスを小さくすることが可能であり、これ
によって開口率を大きくすることができる。しかしなが
ら、この構成では、ソース配線やゲート配線と画素電極
周囲に設けられた遮光性の補助容量電極との間から漏れ
る光は対向電極上に配置されるブラックマトリックスに
よって遮光しなければならない。とくに、表示装置を斜
めから見た場合でも、この部分からの光漏れがないよう
にするためには、対向電極上に配置されるブラックマト
リックスを大きくする必要があり、開口率が小さくなる
という問題があった。

【０００９】

【課題を解決するための手段】本発明の請求項１にかか
わるＴＦＴアレイは、ＴＦＴが電気的に接続された画素
電極を有する表示画素が第１の絶縁性基板上にアレイ状
に形成され、かつ各前記ＴＦＴを線順次的に走査するゲ
ート配線と画素電極に書き込む信号電位を与えるソース
配線とが直交状態でマトリックス状に形成されてなるＴ
ＦＴアレイ基板において、前記画素電極の周囲に前記画
素電極との間に絶縁膜を挟持して設けられた遮光性を有
する補助容量電極が前記画素電極の周囲より延在して形
成されており、かつ前記補助容量電極の前記画素電極の
周囲より外側に延在された部分とソース配線下部から延
在されたａ−Ｓｉ膜が重なりを有し、かつ前記ａ−Ｓｉ
膜は前記画素電極を形成する透明電極層と前記ＴＦＴの
パッシベーション膜に用いる絶縁膜層で分離されてお
り、かつ前記ａ−Ｓｉ膜は遮光性を有する補助容量電極
膜と前記ＴＦＴのゲート絶縁膜が延在された膜で分離さ
れていることを特徴としている。

【００１０】本発明の請求項２にかかわるＴＦＴアレイ
は、前記補助容量電極が、ゲート配線とは電気的に独立
に形成され、かつ前記補助容量電極が絶縁膜を挟持して
補助容量を形成する画素電極と異なる画素電極に接続さ
れたＴＦＴを線順次的に走査選択するゲート配線の近く
に形成されていることが、ゲート配線と補助容量電極に
独立に信号を入力出来るので、信号の歪みを小さくする
ことができ、表示品位の高い電気光学素子が得られるの
で好ましい。

【００１１】本発明の請求項３にかかわるＴＦＴアレイ
は、前記補助容量電極の前記画素電極の周囲より外側に
延在された部分とゲート配線との間に前記ＴＦＴの形成
された領域から延在されたａ−Ｓｉ膜が重なりを有して
いることが、ゲート配線と補助容量電極の間からの光の
漏れを低減出来るので好ましい。

【００１２】本発明の請求項４にかかわるＴＦＴアレイ
は、前記補助容量電極が、前記ゲート配線のうち、画素
電極に接続されたＴＦＴを走査選択するゲート配線より
も一走査期間前もしくは一走査期間後に走査選択される
ゲート配線の一部であることが、ソース配線が絶縁膜を
介して交差する配線数を少なく出来るので好ましい。

【００１３】本発明の請求項５にかかわるＴＦＴアレイ
は、前記補助容量電極とａ−Ｓｉ膜との重なり幅が前記
ゲート絶縁膜厚以上であることが補助容量電極とａ−Ｓ
ｉ膜との重なり部からの斜め方向の光漏れを低減出来る
ので好ましい。

【００１４】本発明の請求項６にかかわるＴＦＴアレイ
は、前記ａ−Ｓｉ膜厚が１２０ｎｍ以上３００ｎｍ以下
であることが、良好なＴＦＴ特性が得られてかつ光漏れ
を防止出来るので好ましい。

【００１５】本発明の請求項７にかかわるＴＦＴアレイ
は、前記画素電極と前記補助容量電極に前記ゲート絶縁
膜を介して重ねられたａ−Ｓｉ膜との間隔が前記ＴＦＴ
のパッシベーションに用いられる絶縁膜厚以上であるこ
とが画素電極とａ−Ｓｉ膜部分を介したソース配線ある
いはゲート配線との間に形成される容量を小さくするこ
とができるので好ましい。

【００１６】

【発明の実施の形態】以下、添付図を参照しながら、本
発明の実施の形態にかかわるＴＦＴアレイについて詳細
に説明する。

【００１７】実施の形態１図１、図２および図３はそれぞれ、本発明の実施の形態
１にかかわるＴＦＴアレイの平面説明図および断面説明
図であり、図２は図１のＡ−Ａ線断面図であり、図３は
図１のＢ−Ｂ線断面図である。

【００１８】図１、図２および図３において、１はゲー
ト電極およびゲート配線で（以下、ゲート電極および配
線という）あり、２は補助容量電極および補助容量配線
（以下、補助容量電極および配線という）であり、３は
半導体能動膜およびオーミックコンタクト膜であり、４
はソース電極およびソース配線（以下、ソース電極およ
び配線という）であり、５はドレイン電極であり、６は
画素コンタクトであり、７は画素電極であり、８は半導
体能動膜であり、９はオーミックコンタクト膜であり、
１０はゲート絶縁膜であり、１１はパッシベーション膜
であり、１２はカラーフィルター色材層であり、１３は
カラーフィルター基板上の透明電極（以下、単に透明電
極という）であり、１４はカラーフィルター基板上のブ
ラックマトリックス（以下、単にブラックマトリックス
という）であり、１５は斜め光であり、１６はゲート電
極であり、１７はソース電極であり、１８は画素コンタ
クトである。

【００１９】つぎに、本実施の形態１にかかわるＴＦＴ
の製法を以下に詳細に述べる。

【００２０】まず絶縁性基板として硝子基板を洗浄して
表面を清浄化する。絶縁性基板の厚さは任意で良いが、
電気光学素子の厚さを薄くするために、０．７ｍｍ厚ま
たは０．５ｍｍ厚程度のものが好ましい。絶縁性基板が
薄すぎた場合には各種の成膜やプロセスの熱履歴によっ
て基板の歪みが生じるためにパターニング精度が悪くな
るなどの不具合を生じるので、絶縁性基板の厚さは使用
するプロセスを考慮して選択する必要がある。また、絶
縁性基板が硝子などの脆性破壊材料からなる場合、基板
の端面は面取りを実施しておくことが、端面からのチッ
ピングによる異物の混入を防止する上で好ましい。ま
た、絶縁性基板の一部に切り欠きを設けて基板の向きが
特定できるようにすることが、各プロセスでの基板処理
の方向が特定できることでプロセス管理がしやすくなる
ことより好ましい。

【００２１】つぎに、スパッタリングなどの方法で第一
の金属薄膜を成膜する。第一の金属薄膜としては、例え
ばＣｒ、Ｍｏ、Ｔａ、Ｔｉ、Ａｌ、Ｃｕやこれらに他の
物質を微量に添加した合金などからなる１００ｎｍから
５００ｎｍ程度の膜厚の薄膜を用いることができる。第
一の金属薄膜上には後述の工程でドライエッチングによ
りコンタクトホールが形成され、導電性薄膜が形成され
るので、表面酸化が生じ難い金属薄膜や酸化されても導
電性を有する金属薄膜を第一の金属薄膜に用いることが
好ましく、少なくとも表面がＣｒ、Ｔｉ、Ｔａ、Ｍｏで
あることが好ましい。また、第一の金属薄膜として、異
種の金属薄膜を積層した金属薄膜や薄厚方向に組成の異
なる金属薄膜を用いることもできる。

【００２２】つぎに、第一のフォトリソ工程で第一の金
属薄膜をゲート電極および配線１、ゲート電極１６、補
助容量電極および配線２の形状にパターニングする。フ
ォトリソ工程はＴＦＴアレイ基板を洗浄後、感光性レジ
ストを塗布・乾燥した後に、所定のパターンが形成され
たマスクパターンを通して露光し、現像することで写真
製版的にＴＦＴアレイ基板上にマスクパターンを転写し
たレジストを形成し、感光性レジストを加熱硬化させた
後にエッチングを行い、感光性レジストを剥離すること
で行われる。第一の金属薄膜のエッチングは、公知のエ
ッチャント（たとえば、第１の金属薄膜がクロムからな
る場合には、第２硝酸セリウムアンモンおよび硝酸が混
合されてなるエッチング液）を用いてウエットエッチン
グで行う。また、第一の金属薄膜のエッチングはパター
ンエッジがテーパー形状となるようにエッチングするこ
とが他の配線との段差での短絡を防止する上で好まし
い。また、この工程でゲート電極および配線１、ゲート
電極１６、補助容量電極および配線２を形成することを
示したが、その他にＴＦＴアレイ基板を製造する上で必
要な各種のマーク類や配線が形成させる。

【００２３】つぎに、プラズマＣＶＤにより第一の絶縁
膜、半導体能動膜、オーミックコンタクト膜を連続で成
膜する。ゲート絶縁膜１０となる第一の絶縁膜としては
ＳｉＮ_x膜、ＳｉＯ_y膜、Ｓ_iＯ_zＮ_w膜（なお、ｘ、ｙ、
ｚ、ｗはそれぞれ正数である）やこれらの積層膜が用い
られる。第一の絶縁膜の膜厚は３００ｎｍから６００ｎ
ｍ程度とする。膜厚が薄い場合にはゲート配線とソース
配線の交差部で短絡を生じ易く、第一の金属薄膜の厚さ
程度以上とすることが好ましい。膜厚が厚い場合にはＴ
ＦＴのＯＮ電流が小さくなり、表示特性が悪化すること
からなるべく薄くすることが好ましい。半導体能動膜は
アモルファスシリコン（ａ−Ｓｉ）膜、ポリシリコン
（ｐ−Ｓｉ）膜が用いられる。半導体能動膜の膜厚は１
００ｎｍから３００ｎｍ程度とする。膜厚が薄い場合に
は後述するオーミックコンタクト膜のドライエッチ時の
消失が発生し、厚い場合にはＴＦＴのＯＮ電流が小さく
なることより、オーミックコンタクト膜のドライエッチ
時のエッチング深さ制御性と必要とするＴＦＴのＯＮ電
流より膜厚を選択する。半導体能動膜としてａ−Ｓｉ膜
を用いる場合にはゲート絶縁膜のａ−Ｓｉ膜との界面は
ＳｉＮ_x膜またはＳｉＯ_wＮ_z膜とすることがＴＦＴのＶ
ｔｈの制御性および信頼性上好ましい。半導体能動膜と
してｐ−Ｓｉ膜を用いる場合にはゲート絶縁膜のｐ−Ｓ
ｉ膜との界面はＳｉＯ_x膜またはＳｉＯ_zＮ_w膜とするこ
とがＴＦＴのＶｔｈの制御性および信頼性上好ましい。
また、半導体能動膜としてａ−Ｓｉ膜を用いる場合には
ゲート絶縁膜との界面付近を成膜レートの小さい条件で
成膜し、上層部を成膜レートの大きい条件で成膜するこ
とが短い成膜時間で移動度の大きいＴＦＴ特性が得られ
ることと、ＴＦＴのオフ時のリーク電流を小さくできる
ことより好ましい。オーミックコンタクト膜としては、
ａ−Ｓｉやｐ−Ｓｉに燐を微量にドーピングしたｎ⁺ａ
−Ｓｉ膜、ｎ⁺ｐ−Ｓｉ膜が用いられる。オーミックコ
ンタクト膜の膜厚は２０ｎｍから７０ｎｍ程度とするこ
とができる。これらのＳｉＮ_x膜、ＳｉＯ_y膜、ＳｉＯ_z
Ｎ_w膜、ａ−Ｓｉ膜、ｐ−Ｓｉ膜、ｎ⁺ａ−Ｓｉ膜、ｎ⁺
ｐ−Ｓｉ膜は公知のガス（たとえば、ＳｉＨ₄、ＮＨ₃、
Ｈ₂、ＮＯ₂、ＰＨ₃、およびＮ₂ならびにこれらの混合ガ
ス）を用いて成膜することが可能である。

【００２４】つぎに、第二のフォトリソ工程で半導体能
動膜膜およびオーミックコンタクト膜を表示画素のＴＦ
Ｔが形成される部分（以下、ＴＦＴ部という）およびソ
ース配線が形成される部分にソース電極および配線４よ
りも大きく、かつ、補助容量電極および配線２と重なる
パターンで半導体能動膜およびオーミックコンタクト膜
３の形状にパターニングする。半導体能動膜膜およびオ
ーミックコンタクト膜のエッチングは、公知のガス（た
とえば、ＳＦ₆とＯ₂との混合ガスまたはＣＦ₄とＯ₂との
混合ガス）でトドライエッチングにより行う。

【００２５】つぎに、スパッタリングなどの方法で第二
の金属薄膜を成膜する。第二の金属薄膜としては、例え
ばＣｒ、Ｍｏ、Ｔａ、Ｔｉ、Ａｌ、Ｃｕやこれに他の物
質を微量に添加した合金などからなる１００ｎｍから５
００ｎｍ程度の膜厚の薄膜を用いることができる。第二
の金属薄膜上には後述の工程でドライエッチングにより
コンタクトホールが形成され、導電性薄膜が形成される
ので、表面酸化が生じ難い金属薄膜や酸化されても導電
性を有する金属薄膜を第一の金属薄膜に用いることが好
ましく、少なくとも表面がＣｒ、Ｔｉ、Ｔａ、Ｍｏであ
ることが好ましい。また、第二の金属薄膜はオーミック
コンタクト膜と良好なコンタクト特性が得られることか
ら、少なくともオーミックコンタクト膜との界面がＣ
ｒ、Ｔｉ、Ｔａ、Ｍｏであることが好ましい。また、第
二の金属薄膜として、異種の金属薄膜を積層した金属薄
膜や膜厚方向に組成の異なる金属薄膜を用いることもで
きる。

【００２６】つぎに、第三のフォトリソ工程で第二の金
属薄膜をソース電極および配線４、１７、ドレイン電極
５の形状にパターニングおよび、オーミックコンタクト
膜の内、ソース配線よりはみ出した部分をエッチング除
去して、画素部のＴＦＴのチャネルを形成する。第二の
金属膜のエッチングは、公知のエッチャント（たとえ
ば、第２の金属薄膜がクロムからなる場合には、第２硝
酸セリウムアンモンおよび硝酸が混合されてなるエッチ
ング液）を用いてウエットエッチングで行う。また、第
二の金属膜のエッチングはパターンエッジがテーパー形
状となるようにエッチングすることが、上部の導電性薄
膜からなる電極パターンの断線を防止する上で好まし
い。オーミックコンタクト膜のエッチングは公知のガス
（たとえば、ＳＦ₆とＯ₂との混合ガスまたはＣＦ₄とＯ₂
との混合ガス）でドライエッチングにより行う。オーミ
ックコンタクト膜のエッチングでは、少なくともオーミ
ックコンタクト膜が除去され、下層の半導体能動膜が消
失しない深さでエッチングが抑制される。下層の半導体
能動膜はなるべく厚く残すことが移動度の大きいＴＦＴ
が得られる上で好ましい。

【００２７】つぎに、プラズマＣＶＤなどにより第二の
絶縁膜を成膜する。第二の絶縁膜としてはＳｉＮ_x膜、
ＳｉＯ_y膜、ＳｉＯ_zＮ_w膜が用いられる。第二の絶縁膜
の膜厚は２００ｎｍ程度以上あればよく、厚すぎた場合
には後述するコンタクトホールのドライエッチング時に
感光性レジストがなくなってしまうという不具合が発生
するので、コンタクトホールのドライエッチ時のレジス
トと第二の絶縁膜との選択性により膜厚を選択する。ま
た、厚すぎた場合にはコンタクトホール上に形成される
導電性薄膜による電極が段差切れを生じるので、導電性
薄膜のステップカバレッジ性より膜厚の上限が決められ
る。生産性、導電性薄膜のステップカバレッジ、レジス
トと第二の絶縁膜のコンタクトホールのドライエッチン
グでの選択性より２００ｎｍから６００ｎｍ程度とする
ことが好ましい。

【００２８】つぎに、第四のフォトリソ工程で第二の絶
縁膜および第一の絶縁膜を画素コンタクト６、１８の形
状のパターニングする。第二の絶縁膜および第一の絶縁
膜のエッチングは、公知のガス（たとえば、ＳＦ₆とＯ₂
との混合ガスまたはＣＦ₄とＯ₂との混合ガス）でドライ
エッチングにより行う。また、この工程で画素コンタク
ト６、１８を形成することを示したが、その他に例えば
対向基板とＴＦＴアレイ基板間を導電性粒子を含む樹脂
を用いて電気的に接続するためのトランスファー端子部
のコンタクトホールなどＴＦＴアレイ基板を製造する上
で必要な各種のコンタクトホールが形成される。

【００２９】つぎに、スパッタリングなどの方法で導電
性薄膜を成膜する。導電性薄膜しては、電気光学素子を
透過型で構成する場合には透明導電膜であるＩＴＯ、Ｓ
ｎＯ₂などを用いることができ、特に化学的安定性より
ＩＴＯが好ましい。また、電気光学素子を反射型で構成
する場合には導電性薄膜はシート抵抗５００Ω／□程度
以下のシート抵抗が得られ、液晶材料と反応して液晶材
料の劣化を引き起こさないものであれば、どのようなも
のでも用いることが可能である。導電性薄膜の膜厚は透
過型の電気光学素子では５０ｎｍから２００ｎｍ程度と
することができ、反射型の電気光学素子の場合では５０
ｎｍから５００ｎｍ程度とすることができる。透過型の
電気光学素子での透明導電性薄膜の厚さは対向基板を含
めて光が透過する際の干渉による色付きが起きないよう
に５０ｎｍから２００ｎｍ程度より選択する。

【００３０】つぎに、第五のフォトリソ工程で導電性薄
膜を画素電極７の形状にパターニングする。導電性薄膜
のエッチングは使用する材料によって公知のウエットエ
ッチング等によって行う。導電性薄膜がＩＴＯの場合、
公知のウエットエッチングまたは公知のガス組成でドラ
イエッチングによりエッチングが可能である。

【００３１】以上の工程により第１図に示したＴＦＴア
レイ基板が５工程のフォトリソ工程で製造される。

【００３２】ついで、公知の技術でＴＦＴアレイ基板と
対向基板を組み合わせて、間に液晶を封入した液晶パネ
ルを形成する。以下に簡単に液晶パネルの製造方法を示
す。

【００３３】まず、公知の技術でＴＦＴアレイ基板と対
向基板の表面の液晶配向制御膜を形成する。配向制御膜
として例えばポリイミド膜を塗布乾燥後に、表面を布を
用いてラビング処理された膜などを用いることが出来
る。配向制御膜の厚さは一分子程度の極薄膜から１００
ｎｍ程度とする。配向制御膜の厚さが厚い場合には、Ｔ
ＦＴアレイ基板の画素電極と対向基板の共通電極間に印
加される実効電圧の内、液晶に印加される実効電圧が小
さくなるので、プロセス上可能な範囲で薄膜化すること
が好ましい。また、配向制御膜はラビング等により液晶
のダイレクターを基板面内方向に配向するだけではな
く、いわゆるプレチルト角として基板に対して３°から
１５°程度の傾きを持って配向するように形成される。
プレチルト角は小さすぎると、ＴＦＴアレイ基板上の画
素電極の周囲とソース配線、ゲート配線、補助容量配線
間に発生する電界によって、液晶の配向が不連続となる
ディスクリネーションを伴っていわゆるドメインを発生
し、このドメインが光の透過部分に発生した場合にコン
トラストの低下等の表示特性の悪化が生じることから、
使用する液晶のドメインの発生し易さに応じて適切な角
度に制御される。このプレチルト角の制御は、使用する
配向制御膜材料とラビング等の配向処理の強度等条件に
よって制御することが出来る。また、プレチルト角が大
きい場合、安定して配向を制御することが難しくなる傾
向があり、上述の範囲で制御することが好ましい。ま
た、配向制御膜は表示信号によるｄＶｇｄの差によっ
て、ＴＦＴアレイ基板と対向基板の共通電極間に発生す
るＤＣ電位によるポーリングや液晶中の不純物の吸着が
生じ難い材料とすることが、表示の焼き付きが発生しに
くくする上で好ましい。これらは、公知の技術として配
向制御膜を薄膜化したり、配向制御膜の面方向の抵抗を
低下させるなどで得られることが知られている。また配
向制御膜材料の基板への塗布は転写、スピンナーなどに
よって行うことができる。

【００３４】つぎに、ＴＦＴアレイ基板または対向基板
の少なくともどちらか一方の基板上に、ＴＦＴアレイ基
板と対向基板を所定の間隙で貼り合わせるためにスペー
サーを散布する。スペーサーには例えばポリスチレン粒
子、ＳｉＯ₂粒子などを用いることが出来る。スペーサ
ーの材質はＴＦＴアレイ基板と対向基板を所定の間隙で
貼り合わせる際に、硬度が高かったり形状が鋭角であっ
たりした場合、ＴＦＴアレイ基板上のＴＦＴや配線に損
傷を与えるので、これらを考慮して選択される。また、
スペーサーの散布密度は、高すぎるとスペーサー周囲の
液晶の配向状態を乱すことからコントラストの低下が生
じたり、低温で液晶体積が小さくなった場合に表示部に
気泡を発生させることがある。また、スペーサーの散布
密度は、小さすぎるとＴＦＴアレイ基板と対向基板間の
間隙が表示部で面内で分布を生じることで輝度ムラが発
生する。これらより、使用するスペーサーの硬度に応じ
てスペーサーの散布密度は選択される。スペーサーの散
布は、揮発性溶媒中にスペーサーを散布させた溶液を散
布塗布することで行うことができる。

【００３５】つぎに、ＴＦＴアレイ基板または対向基板
のどちらか一方の基板上に、表示部の周囲に、例えばエ
ポキシ樹脂からなるシール材をシール形状に形成する。
シール材にも前述のスペーサーを均一に分散させて含ま
せることで、ＴＦＴアレイ基板と対向基板との間隙を精
密に制御する。なお、シール材中に含ませるスペーサ
と、基板面内に散布されるシール材とは異なる材料、粒
径のものを用いることが出来る。また、シール形状には
ＴＦＴアレイ基板と対向基板間の間隙に液晶を後述の真
空注入で導入するために、少なくとも一箇所に液晶の注
入口となる切り欠きを設けておく必要がある。液晶を公
知の技術で真空注入以外の方法で導入する場合には、シ
ール形状の切り欠きは不要である。シール形状の形成に
はスクリーン印刷やシリンジによる描画などを使用する
ことができる。

【００３６】つぎに、ＴＦＴアレイ基板または対向基板
の少なくともどちらか一方の基板上に、ＴＦＴアレイ基
板に形成された対向基板の共通電極への共通電極電位を
導入する電極端子であるトランスファー電極位置に導電
性を有するトランスファー材料を塗布する。トランスフ
ァー材料には、例えばエポキシ樹脂に導電性粒子を分散
させた材料を使用することが出来る。トランスファー材
料の塗布にはスクリーン印刷やシリンジによる描画など
を使用することが出来る。また、トランスファー電極は
少なくとも１箇所は必要であるが、大型の電気光学素子
では、共通電極電位の信号源から対向基板の共通電極に
対するインピーダンスを小さくすることが均一な表示を
得る上で好ましいため、表示部の４隅に形成したり、ゲ
ート側引出し配線およびソース側引出し配線を避けて、
表示部の周囲に複数形成することが好ましい。

【００３７】つぎに、ＴＦＴアレイ基板と対向基板を貼
り合わせる。この際にシール材やトランスファー材を加
圧および加熱して硬化させる前に、所定の精度でＴＦＴ
アレイ基板と対向基板を重ね合わせた後に、ＵＶ硬化性
の樹脂を重ね合わせた両基板の端面に塗布したり、表示
部以外にシリンジ等で塗布した後に所定の精度でＴＦＴ
アレイ基板と対向基板を重ね合わせた後にＵＶ硬化材を
ＵＶ照射硬化させて、所定の精度が保たれるようにする
ことが好ましい。このように処理された後に、シール材
やトランスファー材をＴＦＴアレイ基板と対向素板間を
加圧した状態で加熱硬化させる。

【００３８】つぎに、重ね合わされたＴＦＴアレイ基板
と対向基板の内、電気光学素子として不要な部分を切断
して、ＴＣＰの接続端子部を表面に出したり、液晶の注
入口を形成して空セルとする。

【００３９】つぎに、空セルを真空中に導入して、空セ
ル内を真空にした後に注入口を液晶を浸した状態で大気
開放して液晶を空セル内に注入する。この際に、空セル
が置かれた雰囲気を真空にする速度が早すぎると、空セ
ル内に残った空気により空セルが膨らんで、シールパン
クが生じることがあるので、適切な速度で真空とするこ
とが好ましい。また、注入口に液晶を浸した後に急速に
空セルの置かれた雰囲気を大気に開放した場合、空セル
に大気圧がかかり、スペーサーが変形したり、スペーサ
ーによって基板面が損傷することがあるので、適切な速
度で大気開放することが好ましい。

【００４０】つぎに、注入口にエポキシ樹脂やＵＶ硬化
樹脂などからなる封止材を塗布して硬化させることで液
晶パネルを形成する。この際に、封止材を塗布する前に
液晶が注入された状態のセルを加圧してＴＦＴアレイ基
板と対向基板間の間隙が一定になるようにすることもで
きる。

【００４１】つぎに、封止されたセルの上下に所定の角
度に偏光軸を定めて偏光板を貼る。また、電気光学素子
の視野角依存性を改善できる公知のフィルムを偏光板に
積層すること、あるいはこのようなフィルムが積層され
た偏光板を用いることが出来る。電気光学素子としてＴ
Ｎ型液晶を用いる場合には、上下の基板で液晶のダイレ
クターが直交するように配向処理されるが、偏光板の偏
光軸は近接する基板表面のダイレクター方向に並行ある
いは直交する方向とする。コントラストの高い表示を得
るためには、液晶に電圧が印加された状態で光が透過し
ないように、上下の偏光軸が直交する配置とすることが
好ましい。

【００４２】ついで、液晶パネルのＴＣＰの出力端子接
続部に異方性導電膜（ＡＣＦ）を用いてＴＣＰを接着す
る。ＡＣＦとしては熱硬化型あるいは熱疎性型の樹脂中
に導電性粒子を分散させたものが用いられる。

【００４３】つぎに、公知の技術でＴＣＰを駆動回路基
板と例えばＡＣＦや半田によって接続し、さらに、その
他必要な制御回路基板、外部信号とのコネクタ、バック
ライトシステム、筺体を取り付けることで電気光学素子
が製造される。

【００４４】本実施の形態１では、ソース配線と画素電
極の周囲にレイアウトされたＣｓ電極との間隙部にａ−
Ｓｉ膜を残存させたので図２に示した斜め光１５はａ−
Ｓｉ膜で吸収されて減衰するので、斜め方向から見た場
合の光漏れが少なく出来るので、斜め方向から見た表示
品位を向上させることができる。図８にａ−Ｓｉ膜の光
吸収係数の波長依存性を示した。

【００４５】本実施の形態１では、上述の工程で製造さ
れるのでソース配線と画素電極とａ−Ｓｉ膜はそれぞれ
絶縁膜で分離しているので、ａ−Ｓｉ膜をソース配線と
画素電極の周囲にレイアウトされたＣｓ電極との間隙部
に残存させてもソース配線と画素電極またはソース配線
とＣｓ電極との間が電気的に短絡することが無い。

【００４６】補助容量電極とａ−Ｓｉ膜との重なり幅は
ゲート絶縁膜厚以上であることが補助容量電極とａ−Ｓ
ｉ膜の重なり部からの斜め方向の光漏れを低減出来るの
で好ましい。

【００４７】ａ−Ｓｉ膜厚が１２０ｎｍ以上３００ｎｍ
以下であることが、良好なＴＦＴ特性が得られてかつ光
漏れを防止出来るので好ましい。

【００４８】画素電極と補助容量電極にゲート絶縁膜を
介して重ねられたａ−Ｓｉ膜との間隔は薄膜トランジス
タのパッシベーションに用いられる絶縁膜以上であるこ
とが画素電極とａ−Ｓｉ膜部分を介したソース配線ある
いはゲート配線との間に形成される容量を小さくするこ
とが出来るので好ましい。

【００４９】実施の形態２図４および図５はそれぞれ、本発明の実施の形態２にか
かわる薄膜トランジスタアレイの平面説明図および断面
説明図であり、図５は図４のＤ−Ｄ線断面図であり、図
４のＣ−Ｃ線断面図は図２と同様である。図４および図
５において、１９は画素コンタクトであり、その他の符
号は図１〜３と共通である。

【００５０】実施の形態１では図３に示したようにゲー
ト電極１６と補助容量電極および配線２との間隙に半導
体能動膜８であるａ−Ｓｉ膜を残存させていないのに対
して、本実施の形態２では図５に示したようにゲート電
極１６と補助容量電極および配線２との間隙の領域の上
層に半導体能動膜８であるａ−Ｓｉ膜を残存させたの
で、上下の斜め方向から見た場合でも斜め光がａ−Ｓｉ
膜によって吸収されて減衰するので表示品位を高くする
ことが出来る。

【００５１】実施の形態３図６および図７はそれぞれ、本発明の実施の形態３にか
かわる薄膜トランジスタアレイの平面説明図および断面
説明図であり図７は図６のＦ−Ｆ線断面図であり、図６
のＥ−Ｅ線断面図は図２と同様である。図６および図７
に示した各要素に付した符号は図１〜５と共通である。

【００５２】実施の形態１および２で補助容量電極をゲ
ート電極および配線と電気的に独立に形成したのに対し
て、本実施の形態３ではゲート電極および配線１６を延
在させた電極を補助容量電極としたので、画素の開口率
を高く出来るので、より明るい表示が得られる。

【００５３】

【発明の効果】本発明の請求項１〜２にかかわるＴＦＴ
アレイによれば、信号の歪みを小さくすることができ、
表示品位の高い電気光学素子が得られる。

【００５４】また、本発明の請求項３にかかわるＴＦＴ
アレイによれば、ゲート配線と補助容量電極の間からの
光の漏れを低減できる。

【００５５】また、本発明の請求項４にかかわるＴＦＴ
アレイによれば、ソース配線が絶縁膜を介して交差する
配線数を少なくできる。

【００５６】また、本発明の請求項５にかかわるＴＦＴ
アレイによれば、補助容量電極とａ−Ｓｉ膜との重なり
部からの斜め方向の光漏れを低減できる。

【００５７】また、本発明の請求項６にかかわるＴＦＴ
アレイによれば、良好なＴＦＴ特性が得られ、かつ光漏
れを防止できる。

【００５８】また、本発明の請求項７にかかわるＴＦＴ
アレイによれば、画素電極とａ−Ｓｉ膜部分を介したソ
ース配線あるいはゲート配線との間に形成される容量を
小さくすることができる。

【図面の簡単な説明】

【図１】本発明の実施の形態１にかかわるＴＦＴアレイ
の表示画素の表面図である。

【図２】図１のＴＦＴアレイの表示画素のａ−ａ線断面
説明図である。

【図３】図１のＴＦＴアレイの表示画素のｂ−ｂ線断面
説明図である。

【図４】本発明の実施の形態２にかかわるＴＦＴアレイ
の表示画素の平面説明図である。

【図５】図４のＴＦＴアレイの表示画素の主要部の断面
説明図である。

【図６】本発明の実施の形態３にかかわるＴＦＴアレイ
の表示画素の平面説明図である。

【図７】図６のＴＦＴアレイの表示画素の主要部の断面
説明図である。

【図８】ａ−Ｓｉ膜の吸収係数の波長依存性を示す説明
図である。

【符号の説明】

１ゲート電極および配線２補助容量電極および配線３半導体能動膜およびオーミックコンタクト膜４ソース電極および配線５ドレイン電極６、１８、１９画素コンタクト７画素電極８半導体能動膜９オーミックコンタクト膜１０ゲート絶縁膜１１パッシベーション膜１２カラーフィルター色材１３透明電極１４ブラックマトリックス１５斜め光１６ゲート電極１７ソース電極

Claims

(57)【特許請求の範囲】

【請求項１】ＴＦＴが電気的に接続された画素電極を
有する表示画素が第１の絶縁性基板上にアレイ状に形成
され、かつ各前記ＴＦＴを線順次的に走査するゲート配
線と画素電極に書き込む信号電位を与えるソース配線と
が直交状態でマトリックス状に形成されてなるＴＦＴア
レイ基板において、前記画素電極の周囲に前記画素電極
との間に絶縁膜を挟持して設けられた遮光性を有する補
助容量電極が前記画素電極の周囲より延在して形成され
ており、かつ前記補助容量電極の前記画素電極の周囲よ
り外側に延在された部分とソース配線下部から延在され
たａ−Ｓｉ膜が重なりを有し、かつ前記ａ−Ｓｉ膜は前
記画素電極を形成する透明電極層と前記ＴＦＴのパッシ
ベーション膜に用いる絶縁膜層で分離されており、かつ
前記ａ−Ｓｉ膜は遮光性を有する補助容量電極膜と前記
ＴＦＴのゲート絶縁膜が延在された膜で分離されている
ことを特徴とするＴＦＴアレイ。
【請求項２】前記補助容量電極が、ゲート配線とは電
気的に独立に形成され、かつ前記補助容量電極が絶縁膜
を挟持して補助容量を形成する画素電極と異なる画素電
極に接続されたＴＦＴを線順次的に走査選択するゲート
配線の近くに形成された請求項１記載のＴＦＴアレイ。
【請求項３】前記補助容量電極の前記画素電極の周囲
より外側に延在された部分とゲート配線との間に前記Ｔ
ＦＴの形成された領域から延在されたａ−Ｓｉ膜が重な
りを有している請求項２記載のＴＦＴアレイ。
【請求項４】前記補助容量電極が、前記ゲート配線の
うち、画素電極に接続されたＴＦＴを走査選択するゲー
ト配線よりも一走査期間前もしくは一走査期間後に走査
選択されるゲート配線の一部である請求項１記載のＴＦ
Ｔアレイ。
【請求項５】前記補助容量電極とａ−Ｓｉ膜との重な
り幅が前記ゲート絶縁膜厚以上である請求項２、３また
は４記載のＴＦＴアレイ。
【請求項６】前記ａ−Ｓｉ膜厚が１２０ｎｍ以上３０
０ｎｍ以下である請求項５記載のＴＦＴアレイ。
【請求項７】前記画素電極と前記補助容量電極に前記
ゲート絶縁膜を介して重ねられたａ−Ｓｉ膜との間隔が
前記ＴＦＴのパッシベーションに用いられる絶縁膜厚以
上である請求項５記載のＴＦＴアレイ。