JP3310397B2 - Method for manufacturing semiconductor device - Google Patents
Method for manufacturing semiconductor deviceInfo
- Publication number
- JP3310397B2 JP3310397B2 JP16782793A JP16782793A JP3310397B2 JP 3310397 B2 JP3310397 B2 JP 3310397B2 JP 16782793 A JP16782793 A JP 16782793A JP 16782793 A JP16782793 A JP 16782793A JP 3310397 B2 JP3310397 B2 JP 3310397B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- refractory metal
- underlayer
- contact hole
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 37
- 239000004065 semiconductor Substances 0.000 title claims description 14
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 239000010410 layer Substances 0.000 claims description 84
- 239000003870 refractory metal Substances 0.000 claims description 29
- 230000007547 defect Effects 0.000 claims description 19
- 150000002736 metal compounds Chemical class 0.000 claims description 17
- 238000005530 etching Methods 0.000 claims description 15
- 229910000838 Al alloy Inorganic materials 0.000 claims description 13
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 9
- 229910052710 silicon Inorganic materials 0.000 claims description 9
- 239000010703 silicon Substances 0.000 claims description 9
- 239000000758 substrate Substances 0.000 claims description 9
- 238000010438 heat treatment Methods 0.000 claims description 8
- 230000015572 biosynthetic process Effects 0.000 claims description 6
- 230000002950 deficient Effects 0.000 claims description 6
- 150000004767 nitrides Chemical class 0.000 claims description 6
- 229910021332 silicide Inorganic materials 0.000 claims description 5
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 5
- 238000001039 wet etching Methods 0.000 claims description 4
- 229910021529 ammonia Inorganic materials 0.000 claims description 2
- QGZKDVFQNNGYKY-UHFFFAOYSA-N ammonia Natural products N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 claims description 2
- -1 ammonia peroxide Chemical class 0.000 claims description 2
- 238000000151 deposition Methods 0.000 claims description 2
- 238000001312 dry etching Methods 0.000 claims description 2
- 239000002344 surface layer Substances 0.000 claims description 2
- 239000000126 substance Substances 0.000 claims 1
- 238000002844 melting Methods 0.000 description 17
- 230000008018 melting Effects 0.000 description 17
- 229910052751 metal Inorganic materials 0.000 description 13
- 239000002184 metal Substances 0.000 description 13
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 9
- 229910045601 alloy Inorganic materials 0.000 description 6
- 239000000956 alloy Substances 0.000 description 6
- 238000004544 sputter deposition Methods 0.000 description 6
- 229910018182 Al—Cu Inorganic materials 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 230000000052 comparative effect Effects 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- 239000010936 titanium Substances 0.000 description 3
- 229910018125 Al-Si Inorganic materials 0.000 description 2
- 229910018520 Al—Si Inorganic materials 0.000 description 2
- 238000004151 rapid thermal annealing Methods 0.000 description 2
- 238000011084 recovery Methods 0.000 description 2
- 229910018580 Al—Zr Inorganic materials 0.000 description 1
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 238000002441 X-ray diffraction Methods 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 239000012298 atmosphere Substances 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000001186 cumulative effect Effects 0.000 description 1
- 229910052735 hafnium Inorganic materials 0.000 description 1
- 238000007733 ion plating Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 229910021334 nickel silicide Inorganic materials 0.000 description 1
- RUFLMLWJRZAWLJ-UHFFFAOYSA-N nickel silicide Chemical compound [Ni]=[Si]=[Ni] RUFLMLWJRZAWLJ-UHFFFAOYSA-N 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 238000005546 reactive sputtering Methods 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- 238000010998 test method Methods 0.000 description 1
- 229910021341 titanium silicide Inorganic materials 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 1
- 229910021342 tungsten silicide Inorganic materials 0.000 description 1
- 229910052726 zirconium Inorganic materials 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【０００１】[0001]
【産業上の利用分野】本発明は半導体装置の製造方法に
関し、高い配向性を有するＡｌ層を形成することがで
き、エレクトロマイグレーション耐性に優れた配線層を
有する半導体装置の製造方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device, and more particularly to a method for manufacturing a semiconductor device having a wiring layer capable of forming an Al layer having high orientation and having excellent electromigration resistance.
【０００２】[0002]
【従来の技術】従来、半導体装置の配線にはＡｌあるい
はＡｌ合金からなる配線層が用いられている。そのＡｌ
あるいはＡｌ合金からなる配線層の形成にはＰＶＤ法が
用いられている。しかし、近年、半導体装置の微細化お
よび多層化が進み、コンタクトホール等の微細孔によっ
て段差部が形成されている絶縁層等の下地層の上に、Ｐ
ＶＤ法によってＡｌまたはＡｌ合金を堆積して配線層を
形成する際に、十分な段差被覆を得ることが困難である
問題があった。2. Description of the Related Art Conventionally, a wiring layer made of Al or an Al alloy has been used for wiring of a semiconductor device. The Al
Alternatively, a PVD method is used for forming a wiring layer made of an Al alloy. However, in recent years, semiconductor devices have been miniaturized and multilayered.
When Al or an Al alloy is deposited by the VD method to form a wiring layer, there is a problem that it is difficult to obtain a sufficient step coverage.
【０００３】そこで、この問題を解決するため、コンタ
クトホール等の微細孔にＣＶＤ法によってＷを埋め込む
方法が検討されている。この方法においては、下地層上
の全体にＷを堆積させた後、エッチングによってコンタ
クトホール以外の部分に堆積したＷを選択的に取り除く
手法が用いられている。In order to solve this problem, a method of embedding W in a fine hole such as a contact hole by a CVD method has been studied. In this method, a method is used in which W is deposited on the entire underlayer, and then the W deposited on portions other than the contact holes is selectively removed by etching.
【０００４】[0004]
【発明が解決しようとする課題】しかしながら、この方
法では、エッチングによって下地層がダメージを受け
る。そのため、当該下地層の上に形成するＡｌあるいは
Ａｌ合金からなる配線層の配向性が低下し、エレクトロ
マイグレーション耐性が劣化する問題点がある。However, in this method, the underlying layer is damaged by the etching. Therefore, there is a problem that the orientation of the wiring layer formed of Al or an Al alloy formed on the base layer is reduced, and the electromigration resistance is deteriorated.
【０００５】そこで本発明の目的は、このような問題を
解決し、高い配向性をもつＡｌあるいはＡｌ合金からな
る層を形成でき、エレクトロマイグレーション耐性に優
れる配線層を有する半導体装置を得ることができる方法
を提供することにある。Therefore, an object of the present invention is to solve such a problem, to form a layer made of Al or an Al alloy having high orientation, and to obtain a semiconductor device having a wiring layer excellent in electromigration resistance. It is to provide a method.
【０００６】[0006]
【課題を解決するための手段】前記課題を解決するため
に、本発明は、シリコン基板上の絶縁膜にコンタクト孔
を開口する第１工程、該絶縁膜の上およびコンタクト孔
内壁に高融点金属ナイトライドからなる下地層を形成す
る第２工程、前記下地層の上に高融点金属または高融点
金属化合物層を堆積する第３工程、コンタクト孔の内部
以外の領域の前記高融点金属または高融点金属化合物層
を選択的にエッチングして除去する第４工程、該エッチ
ングによって前記下地層の表層に生じた欠陥層を除去す
る第５工程、熱処理によって前記下地層内の欠陥を回復
させる第６工程、ならびにＡｌまたはＡｌ合金層を形成
する第７工程を有する半導体装置の製造方法を提供する
ものである。ここで、前記第２工程は、前記高融点金属
ナイトライドからなる下地層形成の前に、高融点金属か
らなる第１下地層の形成を行い、前記第５工程におい
て、前記下地層内の欠陥を回復させるとともに、前記第
１下地層の高融点金属とシリコン基板とを反応させてシ
リサイド化させるのが好ましい。 また、前記下地層の表
層に生じた欠陥層を除去する工程は、Ｃｌ 2 を用いたケ
ミカルドライエッチング、もしくは、アンモニア過水を
用いるウェットエッチングであるのが好ましい。 According to the present invention, there is provided a first step of forming a contact hole in an insulating film on a silicon substrate, and a step of forming a high melting point metal on the insulating film and on the inner wall of the contact hole. Form an underlayer consisting of nitride
That the second step, a third step of depositing a refractory metal or refractory metal compound layer on the underlying layer, selectively etching the refractory metal or refractory metal compound layer in a region other than the contact hole the fourth step of to remove, fifth step of removing the defective layer generated in the surface layer of the underlying layer by the etching, the recovery of the defects in the underlying layer by a heat treatment
It is intended to provide a method of manufacturing a semiconductor device having a sixth step of forming a semiconductor device and a seventh step of forming an Al or Al alloy layer. Here, the second step is performed by using the high melting point metal.
Before forming the nitride underlayer,
A first underlayer is formed, and the fifth step is performed.
To recover defects in the underlayer,
1 Reacting the refractory metal of the underlayer with the silicon substrate
Preferably, it is resided. In addition, the surface of the underlayer
The step of removing the defective layer generated in the layer is performed by using a case using Cl 2.
Michal dry etching or ammonia peroxide
Preferably, the wet etching is used.
【０００７】以下、本発明の半導体装置の製造方法（以
下、「本発明の方法」という）の主要工程を順を追って
示す図１〜図５に基づいて、本発明の方法について説明
する。Hereinafter, the method of the present invention will be described with reference to FIGS.
【０００８】本発明の方法は、まず、前工程として、図
１に示すとおり、シリコン基板１上の絶縁膜２の所定の
箇所にコンタクト孔３を開口する第１工程と、該絶縁膜
２の上およびコンタクト孔３の内壁４に高融点金属から
なる第１下地層５を形成し、さらに第１下地層５の上に
高融点金属ナイトライドからなる第２下地層６を形成す
る第２工程とを行う方法である。In the method of the present invention, first, as shown in FIG. 1, a first step of opening a contact hole 3 at a predetermined position of an insulating film 2 on a silicon substrate 1 as shown in FIG. A second step of forming a first underlayer 5 made of a high-melting-point metal on the top and the inner wall 4 of the contact hole 3 and forming a second underlayer 6 made of a high-melting-point metal nitride on the first underlayer 5 And how to do it.
【０００９】第１工程において、形成される絶縁膜およ
びその膜厚、さらにその絶縁膜の形成方法、ならびにコ
ンタクト孔の開口径およびその開口方法等については、
特に制限されず、ホトリソグラフィ技術等に応じて適宜
選択される。In the first step, the insulating film to be formed, its thickness, the method of forming the insulating film, the opening diameter of the contact hole, the opening method thereof, and the like are described below.
There is no particular limitation, and it is appropriately selected according to the photolithography technique or the like.
【００１０】次に、第２工程において、絶縁膜２の上表
面、コンタクト孔３の内壁４および底部７に形成される
第１下地層５を構成する高融点金属は、特に制限され
ず、Ｔｉ、Ｈｆ、Ｚｒ等を適宜選択すればよい。また、
第１下地層の厚さは、通常、３００〜１５００Å程度で
ある。Next, in the second step, the refractory metal constituting the first underlayer 5 formed on the upper surface of the insulating film 2, the inner wall 4 and the bottom 7 of the contact hole 3 is not particularly limited, and Ti , Hf, Zr, and the like may be appropriately selected. Also,
The thickness of the first underlayer is usually about 300 to 1500 °.
【００１１】第１下地層の形成は、常法にしたがって行
えばよく、例えば、スパッタリング法、ＣＶＤ法、イオ
ンプレーティング法等の方法にしたがって行うことがで
きる。The formation of the first underlayer may be carried out according to a conventional method, for example, a method such as a sputtering method, a CVD method, or an ion plating method.
【００１２】さらに、第１下地層５の上に形成される第
２下地層６を構成する高融点金属ナイトライドは、特に
制限されず、ＴｉＮ、ＨｆＮ、ＺｒＮ等を適宜選択すれ
ばよい。また、第２下地層の厚さは、通常、５００〜１
５００Å程度である。Further, the refractory metal nitride constituting the second underlayer 6 formed on the first underlayer 5 is not particularly limited, and TiN, HfN, ZrN or the like may be appropriately selected. The thickness of the second underlayer is usually 500 to 1
It is about 500 °.
【００１３】第２下地層の形成は、常法にしたがって行
えばよく、例えば、反応性スパッタリング法、スパッタ
リング法、ＣＶＤ法等の方法にしたがって行うことがで
きる。The formation of the second underlayer may be carried out according to a conventional method, for example, a reactive sputtering method, a sputtering method, a CVD method or the like.
【００１４】次に、本発明の方法においては、図２に示
すとおり、第２下地層６の上に高融点金属または高融点
金属化合物層８を形成する第３工程を行う。この高融点
金属または高融点金属化合物層は、コンタクト孔３内を
埋め尽くし、第２下地層６の全表面を被覆するように形
成される。この高融点金属または高融点金属化合物層を
構成する高融点金属または高融点金属化合物は、特に制
限されず、例えば、Ｗ、Ｍｏ、Ｔａ、ニッケルシリサイ
ド、タングステンシリサイド、チタンシリサイド、チタ
ンナイトライド等を適宜選択すればよい。また、高融点
金属または高融点金属化合物層の厚さは、通常、例え
ば、０．８μｍ径コンタクト孔で５０００〜１００００
Å程度である。Next, in the method of the present invention, as shown in FIG. 2, a third step of forming a high melting point metal or a high melting point metal compound layer 8 on the second underlayer 6 is performed. The refractory metal or refractory metal compound layer is formed so as to fill the inside of the contact hole 3 and cover the entire surface of the second underlayer 6. The high melting point metal or the high melting point metal compound constituting the high melting point metal or the high melting point metal compound layer is not particularly limited. For example, W, Mo, Ta, nickel silicide, tungsten silicide, titanium silicide, titanium nitride, etc. What is necessary is just to select suitably. The thickness of the high-melting-point metal or high-melting-point metal compound layer is usually, for example, 5,000 to 10,000 with a 0.8 μm diameter contact hole.
About Å.
【００１５】この高融点金属または高融点金属化合物層
の形成は、特に制限されず、例えば、高融点金属として
Ｗを使用する場合、ＷＦ6 、ＳｉＨ4 、Ｈ2 を用いるＣ
ＶＤ法等の方法にしたがって行うことができる。The formation of the refractory metal or the refractory metal compound layer is not particularly limited. For example, when W is used as the refractory metal, C using WF 6 , SiH 4 or H 2 is used.
It can be performed according to a method such as the VD method.
【００１６】次いで、本発明の方法においては、コンタ
クト孔３の内部以外の領域の高融点金属または高融点金
属化合物層８を選択的にエッチングして除去する第４工
程を行い、図３に示すとおり、高融点金属または高融点
金属化合物層８がコンタクト孔３内のみに残るようにす
る。このとき、エッチングによって第２下地層６の表層
に欠陥層９が生成し、さらに第２下地層６内には欠陥１
０が生起される。Next, in the method of the present invention, a fourth step of selectively etching and removing the high melting point metal or high melting point metal compound layer 8 in a region other than the inside of the contact hole 3 is performed, as shown in FIG. As described above, the refractory metal or refractory metal compound layer 8 is left only in the contact hole 3. At this time, a defect layer 9 is generated on the surface of the second underlayer 6 by etching, and a defect 1 is formed in the second underlayer 6.
0 is raised.
【００１７】この第４工程において、高融点金属または
高融点金属化合物層のエッチングは、反応性イオンエッ
チング、ウエットエッチング、イオンシリング、逆スパ
ッタリング等の方法にしたがって行うことができる。ま
た、エッチングは、エッチングガスをＳＦ6 、圧力５０
ｍＴｏｒｒ、ＲＦ出力５０Ｗにて行うことができる。In the fourth step, the etching of the high melting point metal or the high melting point metal compound layer can be performed according to a method such as reactive ion etching, wet etching, ion sealing, and reverse sputtering. For etching, the etching gas is SF 6 and the pressure is 50.
mTorr, RF output 50W.
【００１８】また、エッチング量は、第２下地層の上部
の高融点金属または高融点金属化合物層が除去され、第
２下地層表面が表れるように適宜選択される。The amount of etching is appropriately selected so that the high melting point metal or the high melting point metal compound layer on the second underlayer is removed and the surface of the second underlayer is exposed.
【００１９】次に、第４工程におけるエッチングによっ
て第２下地層６の表層に生成された欠陥層９を除去する
第５工程を行う。この欠陥層の除去は、例えば、第２下
地層６を厚さ３００Å以下程度除去されるように行えば
よい。この欠陥層の除去は、例えば、Ｃｌ2 ／Ａｒの混
合ガス、Ｈ2 、Ａｒ等のガスを用いるエッチング、アン
モニア過水等を用いるウエットエッチング等によって行
うことができる。Ｃｌ 2 ／Ａｒの混合ガスを用いる場合
には、Ｃｌ2 ／Ａｒのガス流量比を１／５〜１／５０
（ｓｃｃｍ）とするのが好ましい。Next, by the etching in the fourth step,
To remove the defective layer 9 generated on the surface of the second underlayer 6
The fifth step is performed. The removal of the defective layer is performed, for example, by the second lower layer.
If the formation 6 is removed so that the thickness is about 300 mm or less,
Good. The removal of this defect layer is performed, for example, by using Cl 2Two/ Ar mixture
Joint gas, HTwo, Etching using a gas such as Ar,
Performed by wet etching using Monia
I can. Cl TwoWhen using a mixed gas of / Ar
Contains ClTwo/ Ar gas flow ratio of 1/5 to 1/50
(Sccm).
【００２０】さらに、本発明の方法においては、熱処理
によって第２下地層６内の欠陥１０を回復させるととも
に、第１下地層５の高融点金属とシリコン基板１とを反
応させてシリサイド化させる第６工程を行い、図４に示
すとおり、コンタクト孔３の底部７に高融点金属シリサ
イド層１１を形成させる。Further, according to the method of the present invention, the defects 10 in the second underlayer 6 are recovered by heat treatment, and the refractory metal of the first underlayer 5 is reacted with the silicon substrate 1 to form a silicide. Six steps are performed to form a refractory metal silicide layer 11 at the bottom 7 of the contact hole 3 as shown in FIG.
【００２１】第６工程における熱処理は、Ｎ2 等の不活
性雰囲気下、６５０〜８００℃程度に３０〜６０秒間加
熱処理することにより行うことができる。この熱処理
は、例えばラピッドサーマルアニーリングで行うことが
できる。The heat treatment in the sixth step can be performed by heating at about 650 to 800 ° C. for 30 to 60 seconds in an inert atmosphere such as N 2 . This heat treatment can be performed by, for example, rapid thermal annealing.
【００２２】最後に、本発明の方法においては、第７工
程として、図５に示すとおり、第２下地層６および高融
点金属または高融点金属化合物層８の上にＡｌまたはＡ
ｌ合金層１２を形成して配線層を形成する。形成される
ＡｌまたはＡｌ合金層の厚さ、幅等は適宜選択される。
Ａｌ合金層としては、例えば、Ａｌ−Ｃｕ、Ａｌ−Ｓｉ
−Ｃｕ、Ａｌ−Ｓｉ、Ａｌ−Ｈｆ、Ａｌ−Ｚｒ等のＡｌ
合金からなるものが挙げられる。このＡｌまたはＡｌ合
金層の形成方法は、特に制限されず、常法にしたがって
行うことができる。例えば、スパッタリング法、ＣＶＤ
法等の方法にしたがって行うことができる。Finally, in the method of the present invention, as the seventh step, as shown in FIG. 5, Al or A is formed on the second underlayer 6 and the refractory metal or refractory metal compound layer 8.
An alloy layer 12 is formed to form a wiring layer. The thickness, width, and the like of the formed Al or Al alloy layer are appropriately selected.
As the Al alloy layer, for example, Al-Cu, Al-Si
-Al such as Cu, Al-Si, Al-Hf, Al-Zr
An alloy may be used. The method for forming the Al or Al alloy layer is not particularly limited, and can be performed according to a conventional method. For example, sputtering, CVD
It can be performed according to a method such as a method.
【００２３】以上の第１〜第７の工程によってＡｌまた
はＡｌ合金層を形成された半導体装置は、後段の工程に
おいて所要の処理を施されて完成される。The semiconductor device on which the Al or Al alloy layer has been formed by the above-described first to seventh steps is completed by performing necessary processing in the subsequent steps.
【００２４】[0024]
【作用】本発明の方法によれば、高融点金属または高融
点金属化合物層のエッチングの際に第２下地層に生じた
表面の欠陥層を化学的エッチングにより除去し、また熱
処理により第２下地層内部の欠陥の回復を行うことがで
きる。この結果、第２下地層の欠陥層および内部欠陥は
十分に取り除かれ、その上に形成するＡｌ層またはＡｌ
合金層の（１１１）配向性は向上し、高いエレクトロマ
イグレーション耐性を有する配線を得ることが可能であ
る、と考えられる。According to the method of the present invention, a defect layer on the surface formed in the second underlayer during the etching of the high melting point metal or high melting point metal compound layer is removed by chemical etching, and the second lower layer is formed by heat treatment. Recovery of defects inside the stratum can be performed. As a result, the defect layer and the internal defect of the second underlayer are sufficiently removed, and the Al layer or Al layer formed thereon is removed.
It is considered that the (111) orientation of the alloy layer is improved and a wiring having high electromigration resistance can be obtained.
【００２５】[0025]
【実施例】以下、本発明の実施例を挙げ、本発明につい
てより具体的に説明する。The present invention will be described more specifically below with reference to working examples of the present invention.
【００２６】（実施例１）前記図１〜５に示す工程にし
たがって、半導体装置を作成した。まず、シリコン基板
上に形成された絶縁膜に、フォトレジストパターンを形
成し、反応性イオンエッチング法により所定の箇所にコ
ンタクトホールを開口した。その後、スパッタリング法
によって絶縁膜の上面およびコンタクトホールの内壁お
よび底部に、膜厚１０００ÅのＴｉ層を形成し、さらに
その上に原料混合ガス（Ａｒ／Ｎ2 ＝１／８（ｓｃｃ
ｍ））を用いて反応性スパッタリング法によって膜厚１
０００ÅのＴｉＮ層を形成した。Example 1 A semiconductor device was manufactured according to the steps shown in FIGS. First, a photoresist pattern was formed on an insulating film formed on a silicon substrate, and a contact hole was opened at a predetermined location by a reactive ion etching method. Thereafter, the inner wall and bottom of the upper surface and the contact hole of the insulating film by sputtering, to form a Ti layer having a thickness of 1000 Å, further raw material mixed gas thereon (Ar / N 2 = 1/ 8 (scc
m)) and a film thickness of 1
A TiN layer having a thickness of 2,000 mm was formed.
【００２７】次に、得られたＴｉＮ層４の全面にＣＶＤ
法により膜厚１００００ÅのＷ膜を形成し、コンタクト
ホール内にＷを埋め込んだ。Ｗ膜の形成は、ＷＦ6 、Ｓ
ｉＨ 4 、Ｈ2 を用いた。Next, the entire surface of the obtained TiN layer 4 is subjected to CVD.
A W film having a thickness of 10,000 ° is formed by the
W was buried in the hall. The W film is formed by WF6, S
iH Four, HTwoWas used.
【００２８】その後、Ｗ膜を反応性イオンエッチングで
選択的に取り除き、コンタクトホール内部にのみＷを残
した。このとき、ＴｉＮ層の表層に欠陥層が生じた。Thereafter, the W film was selectively removed by reactive ion etching, leaving W only inside the contact hole. At this time, a defect layer occurred on the surface of the TiN layer.
【００２９】次いで、約５０〜１００Åの厚さのＴｉＮ
層を、Ｃｌ2 を用いたケミカルドライエッチング（Ｃｌ
2 ／Ａｒ＝５／９０（ｓｃｃｍ）、圧力５０ｍＴｏｒ
ｒ、ＲＦパワー１５０Ｗ）で除去して、ＴｉＮ層の表層
に生じた欠陥層を除去した。Next, a TiN film having a thickness of about 50 to 100 ° is formed.
The layer is chemically dry-etched using Cl 2 (Cl 2
2 / Ar = 5/90 (sccm), pressure 50 mTorr
r, RF power of 150 W) to remove a defective layer formed on the surface of the TiN layer.
【００３０】さらに、Ｎ2 雰囲気下、８５０℃で３０秒
間、ラピッドサーマルアニーリングを行って、ＴｉＮ層
内部の欠陥を回復させるとともに、Ｔｉ層をシリコン基
板と反応させてシリサイド化させＴｉシリサイド層を形
成させた。Further, rapid thermal annealing is performed at 850 ° C. for 30 seconds in an N 2 atmosphere to recover defects inside the TiN layer, and at the same time, the Ti layer reacts with the silicon substrate to be silicided to form a Ti silicide layer. I let it.
【００３１】最後に、得られたＴｉＮ層上にスパッタリ
ング法によってＡｌ−Ｃｕ（０．５wt％）合金層を形成
した。このようにして形成されたＡｌ−Ｃｕ合金層の配
向強度は向上し、配線寿命は約２倍以上延びた。Finally, an Al—Cu (0.5 wt%) alloy layer was formed on the obtained TiN layer by a sputtering method. The orientation strength of the Al—Cu alloy layer thus formed was improved, and the wiring life was extended about twice or more.
【００３２】（比較例１）Ｗ膜の形成および除去、なら
びにＴｉＮ層の一部除去を行わない以外は、実施例１と
同様にして、Ａｌ−Ｃｕ合金層を形成した。このＡｌ−
Ｃｕ合金層の配向強度はＸ線回折によるロッキングカー
ブ、また配線寿命を定電流加速試験（試験条件：１７０
℃、４Ｅ６Ａ／ｃｍ2 、配線形状：Ａｌ−Ｃｕ１．２μ
ｍ×０．８μｍ、長さ６ｍｍ）によって評価した。Comparative Example 1 An Al—Cu alloy layer was formed in the same manner as in Example 1 except that the formation and removal of the W film and the partial removal of the TiN layer were not performed. This Al-
The orientation strength of the Cu alloy layer was measured by a rocking curve by X-ray diffraction, and the wiring life was measured by a constant current acceleration test (test condition: 170
° C, 4E6A / cm 2 , Wiring shape: Al-Cu 1.2μ
m × 0.8 μm, length 6 mm).
【００３３】図６に前記試験法により測定した結果を、
横軸に故障時間、縦軸に累積故障率をとってプロットし
た。○はダメージ未除去のサンプル、●は本発明法によ
りダメージを除去したサンプルで試験を行った結果であ
る。本発明の実施例は比較例に対しては約７．４倍の寿
命があることがわかる。FIG. 6 shows the results measured by the above test method.
The abscissa plots the failure time and the ordinate plots the cumulative failure rate. ○ indicates the result of a test performed on a sample from which no damage was removed, and ● indicates the result of a test performed on a sample from which damage was removed by the method of the present invention. It can be seen that the working example of the present invention has a life that is about 7.4 times that of the comparative example.
【００３４】[0034]
【発明の効果】本発明の方法によれば、下地層に生じた
ダメージ層表面をエッチングにより除去でき、かつ熱処
理によって下地層内部に生じた欠陥を除去することもで
きる。そのため、本発明の方法によれば、高融点金属上
に配向性の良いＡｌ層を形成することができ、エレクト
ロマイグレーション耐性に優れた配線を得ることができ
る。According to the method of the present invention, the surface of a damaged layer generated in an underlayer can be removed by etching, and defects generated in the underlayer by heat treatment can also be removed. Therefore, according to the method of the present invention, an Al layer having good orientation can be formed on the high melting point metal, and a wiring having excellent electromigration resistance can be obtained.
【図１】 本発明の方法の第１工程および第２工程を説
明する図である。FIG. 1 is a diagram illustrating a first step and a second step of the method of the present invention.
【図２】 本発明の方法の第３工程を説明する図であ
る。FIG. 2 is a diagram illustrating a third step of the method of the present invention.
【図３】 本発明の第４工程を説明する図である。FIG. 3 is a view illustrating a fourth step of the present invention.
【図４】 本発明の第５工程および第６工程を説明する
図である。FIG. 4 is a diagram illustrating a fifth step and a sixth step of the present invention.
【図５】 本発明の方法の第７工程を説明する図であ
る。FIG. 5 is a diagram illustrating a seventh step of the method of the present invention.
【図６】 本発明の方法に係る実施例および比較例の結
果を示す図である。FIG. 6 is a diagram showing the results of Examples and Comparative Examples according to the method of the present invention.
１ シリコン基板 ２ 絶縁膜 ３ コンタクト孔 ４ コンタクト孔３の内壁 ５ 第１下地層 ６ 第２下地層 ７ 底部 ８ 高融点金属または高融点金属化合物層 ９ 欠陥層 １０ 欠陥 １１ 高融点金属シリサイド層 １２ ＡｌまたはＡｌ合金層 DESCRIPTION OF SYMBOLS 1 Silicon substrate 2 Insulating film 3 Contact hole 4 Inner wall of contact hole 3 5 First underlayer 6 Second underlayer 7 Bottom 8 Refractory metal or refractory metal compound layer 9 Defect layer 10 Defect 11 Refractory metal silicide layer 12 Al Or Al alloy layer
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/3205 H01L 21/321 H01L 21/3213 H01L 21/768 ──────────────────────────────────────────────────続 き Continued on the front page (58) Fields surveyed (Int. Cl. 7 , DB name) H01L 21/3205 H01L 21/321 H01L 21/3213 H01L 21/768
Claims (4)
開口する第１工程、該絶縁膜の上およびコンタクト孔内
壁に高融点金属ナイトライドからなる下地層を形成する
第２工程、前記下地層の上に高融点金属または高融点金
属化合物層を堆積する第３工程、コンタクト孔の内部以
外の領域の前記高融点金属または高融点金属化合物層を
選択的にエッチングして除去する第４工程、該エッチン
グによって前記下地層の表層に生じた欠陥層を除去する
第５工程、熱処理によって前記下地層内の欠陥を回復さ
せる第６工程、ならびにＡｌまたはＡｌ合金層を形成す
る第７工程を有する半導体装置の製造方法。A first step of forming a contact hole in an insulating film on a silicon substrate; and a second step of forming a base layer made of a refractory metal nitride on the insulating film and on the inner wall of the contact hole. selectively etched and removed the third step, the refractory metal or refractory metal compound layer inside the other region of the contact hole of depositing a refractory metal or refractory metal compound layer on the underlying layer fourth step, fifth step, of recovering a defect in the underlying layer by a heat treatment for removing the defective layer generated in the surface layer of the underlying layer by the etching
A method of manufacturing a semiconductor device, comprising: a sixth step of forming an Al or Al alloy layer; and a seventh step of forming an Al or Al alloy layer.
イドからなる下地層形成の前に、高融点金属からなる第
１下地層の形成を行い、前記第６工程において、前記下
地層内の欠陥を回復させるとともに、前記第１下地層の
高融点金属とシリコン基板とを反応させてシリサイド化
させることを特徴とする請求項１に記載の半導体装置の
製造方法。Wherein said second step, before the underlying layer formed consisting of the refractory metal nitride, perform formation of the first underlayer made of a refractory metal, in the sixth step, the underlying layer 2. The method of manufacturing a semiconductor device according to claim 1, further comprising recovering the defects described above and reacting the refractory metal of the first underlayer with a silicon substrate to form a silicide.
る工程は、ＣｌIs performed using Cl 2 Two を用いたケミカルドライエッチングでWith chemical dry etching
あることを特徴とする請求項１または２に記載の半導体The semiconductor according to claim 1 or 2, wherein
装置の製造方法。Device manufacturing method.
る工程は、アンモニア過水を用いるウェットエッチングProcess is wet etching using ammonia peroxide
であることを特徴とする請求項１または２に記載の半導The semiconductor according to claim 1 or 2, wherein
体装置の製造方法。Manufacturing method of body device.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16782793A JP3310397B2 (en) | 1993-07-07 | 1993-07-07 | Method for manufacturing semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16782793A JP3310397B2 (en) | 1993-07-07 | 1993-07-07 | Method for manufacturing semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0729851A JPH0729851A (en) | 1995-01-31 |
| JP3310397B2 true JP3310397B2 (en) | 2002-08-05 |
Family
ID=15856836
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16782793A Expired - Fee Related JP3310397B2 (en) | 1993-07-07 | 1993-07-07 | Method for manufacturing semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3310397B2 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2739829B2 (en) * | 1994-12-28 | 1998-04-15 | 日本電気株式会社 | Method for manufacturing semiconductor device |
| KR100325302B1 (en) * | 1999-06-16 | 2002-02-21 | 김영환 | Method for Manufacturing of Semiconductor Device |
-
1993
- 1993-07-07 JP JP16782793A patent/JP3310397B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0729851A (en) | 1995-01-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0179822B1 (en) | Interconnections structure of semiconductor device and method for manufacturing thereof | |
| US5920794A (en) | Electromigration resistant metallization process microcircuit interconnections with RF-reactively sputtered titanium tungsten and gold | |
| JP3179212B2 (en) | Method for manufacturing semiconductor device | |
| US6277722B1 (en) | Method for forming poly metal gate | |
| JPH0837165A (en) | Metal CVD process with post-deposition removal of alloy produced by CVD process | |
| JP3310397B2 (en) | Method for manufacturing semiconductor device | |
| JPH06283613A (en) | Method for forming metallic contact of semiconductor element | |
| US6847085B2 (en) | High aspect ratio contact surfaces having reduced contaminants | |
| US6255173B1 (en) | Method of forming gate electrode with titanium polycide structure | |
| JP4646346B2 (en) | Manufacturing method of electronic device | |
| JPH1041389A (en) | Method for manufacturing semiconductor device | |
| JP3168400B2 (en) | Semiconductor device and method of manufacturing semiconductor device | |
| JPS61263130A (en) | Manufacture of semiconductor device | |
| JPH05129226A (en) | Manufacture of semiconductor device | |
| JPH01270333A (en) | Manufacture of semiconductor device | |
| JPH079893B2 (en) | Method for manufacturing semiconductor device | |
| JPH1022379A (en) | Method for manufacturing semiconductor device | |
| JPH0774243A (en) | Method for manufacturing semiconductor device | |
| JPH08288255A (en) | Method for manufacturing semiconductor device | |
| JPH05129227A (en) | Method for manufacturing semiconductor device | |
| JPH06204346A (en) | Method for manufacturing semiconductor device | |
| JPH07297280A (en) | Manufacture of semiconductor device | |
| JPH0629409A (en) | Manufacture of semiconductor device | |
| JP2000277522A (en) | Semiconductor device and manufacture thereof | |
| JPH0629240A (en) | Semiconductor device and manufacturing method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020430 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080524 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090524 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100524 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110524 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |