JP3313607B2 - Signal waveform generator - Google Patents
Signal waveform generatorInfo
- Publication number
- JP3313607B2 JP3313607B2 JP06931397A JP6931397A JP3313607B2 JP 3313607 B2 JP3313607 B2 JP 3313607B2 JP 06931397 A JP06931397 A JP 06931397A JP 6931397 A JP6931397 A JP 6931397A JP 3313607 B2 JP3313607 B2 JP 3313607B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output
- operational amplifier
- output terminal
- input terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、パーソナルハンデ
ィホンシステム（いわゆる、ＰＨＳ）のようなディジタ
ル通信に用いられるベースバンド信号の信号波形発生器
に関するものである。The present invention relates to a personal handyphone system (so-called, PHS) relates signal waveform generator of the baseband signal used in digital communication, such as.
【０００２】[0002]
【従来の技術】第１の従来例の信号波形発生器につい
て、以下に説明する。図３は第１の従来例の信号波形発
生器の構成を示すブロック図である。図３において、１
はＤ／Ａ変換器、２は第１のスイッチ、３は第２のスイ
ッチ、４は第３のスイッチ、５は第１のサンプルホール
ド回路、６は第２のサンプルホールド回路、７は第３の
サンプルホールド回路、８は第１のローパスフィルタ、
９は第２のローパスフィルタ、１０は第１の出力部、１
１は第２の出力部、１２は基準電圧源である。2. Description of the Related Art A first conventional signal waveform generator will be described below. FIG. 3 is a block diagram showing a configuration of a first conventional example of a signal waveform generator. In FIG. 3, 1
Is a D / A converter, 2 is a first switch, 3 is a second switch, 4 is a third switch, 5 is a first sample and hold circuit, 6 is a second sample and hold circuit, and 7 is a third sample and hold circuit. 8 is a first low-pass filter,
9 is a second low-pass filter, 10 is a first output unit, 1
1 is a second output unit, and 12 is a reference voltage source.
【０００３】１３Ａ〜１３Ｈはそれぞれ抵抗、１５Ａ〜
１５Ｄはそれぞれオペアンプである。１９Ａはオペアン
プ１５Ｂおよび抵抗１３Ｃ，１３Ｄで構成された差動反
転増幅器、１９Ｂはオペアンプ１５Ｄおよび抵抗１３
Ｇ，１３Ｈで構成される差動反転増幅器、２０Ａはオペ
アンプ１５Ａおよび抵抗１３Ａ，１３Ｂで構成されたソ
ースホロワ回路、２０Ｂはオペアンプ１５Ｃおよび抵抗
１３Ｅ，１３Ｆで構成されたソースホロワ回路２０Ｂで
ある。[0003] 13A to 13H are resistors, 15A to
15D is an operational amplifier. 19A is a differential inverting amplifier constituted by an operational amplifier 15B and resistors 13C and 13D, and 19B is an operational amplifier 15D and a resistor 13D.
G and 13H, a differential inverting amplifier 20A, a source follower circuit composed of an operational amplifier 15A and resistors 13A and 13B, and 20B a source follower circuit 20B composed of an operational amplifier 15C and resistors 13E and 13F.
【０００４】第１の従来例の信号波形発生器では、図３
に示すように、オフセット電圧を加えたベースバンド信
号のディジタルデータをＤ／Ａ変換器１の入力端に供給
し、Ｄ／Ａ変換器１の分岐した２つの出力端の一方に第
１のスイッチ２を介して第１のサンプルホールド回路５
の入力端を接続し、第１のサンプルホールド回路５の出
力端に第３のスイッチ４を介して第２のサンプルホール
ド回路６の入力端を接続し、第２のサンプルホールド回
路６の出力端に第１のローパスフィルタ８の入力端を接
続し、第１のローパスフィルタ８の出力端を第１の出力
部１０に接続している。In the first prior art signal waveform generator, FIG.
As shown in (1), digital data of a baseband signal to which an offset voltage is added is supplied to an input terminal of the D / A converter 1, and a first switch is connected to one of two branched output terminals of the D / A converter 1. 2 through a first sample and hold circuit 5
Is connected to the output terminal of the first sample-and-hold circuit 5 via the third switch 4 to the input terminal of the second sample-and-hold circuit 6, and the output terminal of the second sample-and-hold circuit 6 Is connected to the input terminal of the first low-pass filter 8, and the output terminal of the first low-pass filter 8 is connected to the first output unit 10.
【０００５】また、Ｄ／Ａ変換器１の分岐した２つの出
力端の他方に第２のスイッチ３を介して第３のサンプル
ホールド回路７の入力端を接続し、第３のサンプルホー
ルド回路７の出力端に第２のローパスフィルタ９の入力
端を接続し、第２のローパスフィルタ９の出力端を第２
の出力部１１に接続している。第１の出力部１０はソー
スホロワ回路２０Ａと差動反転増幅器１９Ａを縦続接続
した構成であり、同様に第２の出力部１１はソースホロ
ワ回路２０Ｂと差動反転増幅器１９Ｂを縦続接続した構
成である。差動反転増幅器１９Ａ，１９Ｂを構成するオ
ペアンプ１５Ｂ，１５Ｄの非反転入力端には基準電圧源
１２から出力される基準電圧が直接印加され、ソースホ
ロワ回路２０Ａ，２０Ｂを構成するオペアンプ１５Ａ，
１５Ｃの非反転入力端には抵抗１３Ｂ，１３Ｆを介して
基準電圧源１２から出力される基準電圧が印加される。An input terminal of a third sample and hold circuit 7 is connected to the other of the two output terminals of the D / A converter 1 via a second switch 3 so that the third sample and hold circuit 7 Is connected to the input terminal of the second low-pass filter 9 and the output terminal of the second low-pass filter 9 is connected to the second terminal.
Are connected to the output unit 11 of the first embodiment. The first output section 10 has a configuration in which a source follower circuit 20A and a differential inverting amplifier 19A are cascaded, and the second output section 11 has a configuration in which a source follower circuit 20B and a differential inverting amplifier 19B are cascaded. The reference voltage output from the reference voltage source 12 is directly applied to the non-inverting input terminals of the operational amplifiers 15B and 15D constituting the differential inverting amplifiers 19A and 19B, and the operational amplifiers 15A and 15B constituting the source follower circuits 20A and 20B.
The reference voltage output from the reference voltage source 12 is applied to the non-inverting input terminal 15C via the resistors 13B and 13F.
【０００６】また、オペアンプ１５Ａ，１５Ｃの非反転
入力端には抵抗１３Ａ，１３Ｅを介して第１および第２
のローパスフィルタ８，９の出力電圧がそれぞれ印加さ
れる。また、オペアンプ１５Ａ，１５Ｃの反転入力端に
はオペアンプ１５Ａ，１５Ｃの出力電圧がそのまま印加
される。また、オペアンプ１５Ａ，１５Ｃの出力電圧
は、抵抗１３Ｃ，１３Ｇを介してオペアンプ１５Ｂ，１
５Ｄの反転入力端に印加され、オペアンプ１５Ｂ，１５
Ｄの出力電圧は抵抗１３Ｄ，１３Ｈを介してオペアンプ
１５Ｂ，１５Ｄの反転入力端に印加される。The first and second operational amplifiers 15A and 15C have non-inverting input terminals via resistors 13A and 13E.
The output voltages of the low-pass filters 8 and 9 are respectively applied. The output voltages of the operational amplifiers 15A and 15C are directly applied to the inverting input terminals of the operational amplifiers 15A and 15C. The output voltages of the operational amplifiers 15A and 15C are connected to the operational amplifiers 15B and 15C via the resistors 13C and 13G.
5D is applied to the inverting input terminal of 5D, and the operational amplifiers 15B, 15
The output voltage of D is applied to the inverting input terminals of the operational amplifiers 15B and 15D via the resistors 13D and 13H.
【０００７】以上のように構成された第１の従来例の信
号波形発生器について、以下その動作を説明する。同相
成分信号と直交成分信号とに時分割で分けられたベース
バンド信号のディジタルデータには、後段の直交変調器
が最適になるようにオフセットデータが加えられてい
て、このディジタルデータはＤ／Ａ変換器１によりアナ
ログ信号に変換される。The operation of the first conventional signal waveform generator configured as described above will be described below. Offset data is added to digital data of a baseband signal that is time-divided into an in-phase component signal and a quadrature component signal so that a subsequent quadrature modulator is optimized. The signal is converted into an analog signal by the converter 1.
【０００８】アナログ信号に変換されたベースバンド信
号とオフセットは、時分割の周期に同期したタイミング
で第１のスイッチ２と第３のスイッチ４とを交互に開閉
するとともに、第１のスイッチ２と第２のスイッチ３と
を交互に開閉すると、第１のサンプルホールド回路５と
第２のサンプルホールド回路６とにより同相成分信号と
して、また第３のサンプルホールド回路７により直交成
分信号として、両信号のタイミングを同期させて取り出
すことができる。The baseband signal and the offset converted into the analog signal alternately open and close the first switch 2 and the third switch 4 at a timing synchronized with the time-division cycle. When the second switch 3 is alternately opened and closed, the first sample and hold circuit 5 and the second sample and hold circuit 6 generate an in-phase component signal, and the third sample and hold circuit 7 outputs a quadrature component signal. At the same time.
【０００９】同相成分信号と直交成分信号に分けて取り
出されたベースバンド信号、すなわち第２のサンプルホ
ールド回路６の出力信号と第３のサンプルホールド回路
７の出力信号は、第１のローパスフィルタ８と第２のロ
ーパスフィルタ９とによりそれぞれ波形整形され、ベー
スバンド信号のシグナルグラウンド電圧と正確に一致し
た基準電圧が基準電圧源１２から印加された第１の出力
部１０と第２の出力部１１とをそれぞれ通り、同相成分
信号Ｉと直交成分信号Ｑ、および同相成分信号の反転信
号ＮＩと直交成分信号の反転信号ＮＱとして直交変調器
（図示せず）に供給される。A baseband signal separated and extracted into an in-phase component signal and a quadrature component signal, that is, an output signal of the second sample and hold circuit 6 and an output signal of the third sample and hold circuit 7 are supplied to a first low-pass filter 8. The first output unit 10 and the second output unit 11 each of which is shaped by the waveform of the first and second low-pass filters 9 and applied with a reference voltage that exactly matches the signal ground voltage of the baseband signal from a reference voltage source 12. To the quadrature modulator (not shown) as the in-phase component signal I and the quadrature component signal Q, and the inverted signal NI of the in-phase component signal and the inverted signal NQ of the quadrature component signal.
【００１０】ここで、ベースバンド信号のシグナルグラ
ウンド電圧について説明する。ベースバンド信号はゼロ
を基準として、正と負の値をとる。この基準がベースバ
ンド信号のシグナルグラウンド電圧である。例えば、電
源電圧が＋ＶDD〜０（Ｖ）の範囲で動作する回路であれ
ば、＋ＶDD／２をシグナルグラウンド電圧に設定する。
オペアンプでベースバンド信号を増幅する場合に、オペ
アンプに入力する基準電圧をベースバンド信号のシグナ
ルグラウンドと一致させておかなければ、増幅した信号
が歪んでしまうからである。Here, the signal ground voltage of the baseband signal will be described. The baseband signal has positive and negative values based on zero. This criterion is the signal ground voltage of the baseband signal. For example, in the case of a circuit that operates in a power supply voltage range of + V DD to 0 (V), + V DD / 2 is set to the signal ground voltage.
This is because when the baseband signal is amplified by the operational amplifier, the amplified signal is distorted unless the reference voltage input to the operational amplifier is made to match the signal ground of the baseband signal.
【００１１】つぎに、特願平７−１３６３８８号に記載
されている第２の従来例の信号波形発生器について、図
４を参照しながら説明する。図４は第２の従来例の信号
波形発生器の一部の構成を示すブロック図である。図４
において、１はＤ／Ａ変換器、１６はオフセット調整回
路、１７は加算器である。Next, a second conventional signal waveform generator described in Japanese Patent Application No. 7-136388 will be described with reference to FIG. FIG. 4 is a block diagram showing a partial configuration of a signal waveform generator according to a second conventional example. FIG.
, 1 is a D / A converter, 16 is an offset adjustment circuit, and 17 is an adder.
【００１２】第２の従来例の信号波形発生器は、ベース
バンド信号のディジタルデータをＤ／Ａ変換器１の入力
端に供給し、Ｄ／Ａ変換器１の出力端を加算器の一方の
入力端に接続し、オフセット調整回路１６の出力端を加
算器１７の他方の入力端に接続している。加算器１７の
出力端は、図示はしないが、２つに分岐され、２つに分
岐した出力端の一方は、図３のＤ／Ａ変換器１の出力端
に代わって、図３の第１のスイッチ２に接続され、２つ
に分岐した出力端の他方は図３のＤ／Ａ変換器１の出力
端に代わって、図３の第２のスイッチ３に接続されるこ
とになる。第１および第２のスイッチ２，３の後段の回
路は図１と同様である。A second prior art signal waveform generator supplies digital data of a baseband signal to an input terminal of a D / A converter 1, and connects an output terminal of the D / A converter 1 to one of adders. The output terminal of the offset adjusting circuit 16 is connected to the other input terminal of the adder 17. Although not shown, the output terminal of the adder 17 is branched into two, and one of the two branched output terminals is replaced with the output terminal of the D / A converter 1 in FIG. 3 is connected to the second switch 3 of FIG. 3 in place of the output terminal of the D / A converter 1 of FIG. The circuits subsequent to the first and second switches 2 and 3 are the same as those in FIG.
【００１３】以上のような構成を有する第２の従来例の
信号波形発生器について、以下その動作を説明する。同
相成分信号と直交成分信号に時分割で分けられたベース
バンド信号のディジタルデータは、Ｄ／Ａ変換器１によ
りアナログ信号に変換される。そして、アナログ信号に
変換されたベースバンド信号に対して、オフセット調整
回路１６の出力電圧を加算器１７でアナログ的に加算す
ることで、オフセット調整を行い、直交変調動作が最適
化されるようにしている。加算器１７の後段の動作は図
３の信号波形発生器と同様である。The operation of the second conventional signal waveform generator having the above configuration will be described below. The digital data of the baseband signal that is time-divided into an in-phase component signal and a quadrature component signal is converted into an analog signal by the D / A converter 1. Then, the adder 17 adds the output voltage of the offset adjustment circuit 16 to the baseband signal converted into the analog signal in an analog manner, thereby performing offset adjustment so that the quadrature modulation operation is optimized. ing. The operation of the subsequent stage of the adder 17 is the same as that of the signal waveform generator of FIG.
【００１４】[0014]
【発明が解決しようとする課題】しかしながら、上記の
第１の従来例の信号波形発生器では、Ｄ／Ａ変換器１の
入力にベースバンド信号だけでなくオフセットデータを
含む。このため、ＰＨＳでは本来９ビット精度であるベ
ースバンド信号にオフセットデータが加わるため、例え
ば１０ビットの信号となる。その結果、Ｄ／Ａ変換器１
としては、セル数が２倍となった１０ビットの変換精度
のものが必要となり、Ｄ／Ａ変換器１を集積回路化する
場合に、Ｄ／Ａ変換器１の面積が大きくなり、またその
ため消費電力も大きくなるという問題があったさらに、
ベースバンド信号の同相成分信号Ｉと直交成分信号Ｑ、
および同相成分信号の反転信号ＮＩと直交成分信号の反
転信号ＮＱを直交変調器（図示せず）に供給するために
は、第１および第２の出力部１０，１１に基準電圧とし
て正確にベースバンド信号のシグナルグラウンド電圧と
一致した電圧を与えなければならない。そしてこのため
には、基準電圧源１２として高精度の電圧源を使用する
必要がある。However, in the signal waveform generator of the first conventional example, the input of the D / A converter 1 includes not only the baseband signal but also the offset data. For this reason, in the PHS, since the offset data is added to the baseband signal which is originally 9-bit accurate, the signal becomes, for example, a 10-bit signal. As a result, the D / A converter 1
As a result, a 10-bit conversion accuracy with twice the number of cells is required. When the D / A converter 1 is integrated, the area of the D / A converter 1 becomes large. There was a problem that power consumption also increased.
An in-phase component signal I and a quadrature component signal Q of a baseband signal,
In order to supply the inverted signal NI of the in-phase component signal and the inverted signal NQ of the quadrature component signal to a quadrature modulator (not shown), the first and second output units 10 and 11 need to accurately set a base voltage as a reference voltage. A voltage that matches the signal ground voltage of the band signal must be applied. For this purpose, it is necessary to use a highly accurate voltage source as the reference voltage source 12.
【００１５】また、第２の従来例の信号波形発生器で
は、Ｄ／Ａ変換後にアナログ的にオフセット電圧を与え
るので、Ｄ／Ａ変換器１の入力にオフセット成分を含ま
せなくてもよくなり、Ｄ／Ａ変換器１の面積と消費電力
を第１の従来例に比べて小さくすることができる。しか
し、第１および第２の出力部１０，１１に対して基準電
圧源の基準電圧を直接入力しているため、基準電圧とし
てベースバンド信号のシグナルグラウンド電圧と正確に
一致した電圧を入力しなければならない点は第１の従来
例と同じである。In the signal waveform generator of the second conventional example, since the offset voltage is applied in an analog manner after the D / A conversion, the input of the D / A converter 1 does not need to include an offset component. , The area and power consumption of the D / A converter 1 can be reduced as compared with the first conventional example. However, since the reference voltage of the reference voltage source is directly input to the first and second output units 10 and 11, a voltage that exactly matches the signal ground voltage of the baseband signal must be input as the reference voltage. This is the same as the first conventional example.
【００１６】本発明は、上記問題点を解決するもので、
Ｄ／Ａ変換器の面積と消費電力を削減でき、しかも高精
度の基準電圧源を必要としない信号波形発生器を提供す
ることを目的とする。The present invention solves the above problems,
It can reduce the area and power consumption of the D / A converter, moreover an object to provide the required and such prestige No. waveform generator a highly accurate reference voltage source.
【００１７】[0017]
【課題を解決するための手段】この目的を達成するため
に、本発明の信号波形発生器は、基準電圧源の出力電圧
とシグナルグラウンド電圧との誤差をオフセット調整回
路で調整するとともに、このオフセット調整回路で直交
変調回路の変調動作が最適となるようにオフセット電圧
を与えるように構成したことを特徴とする。本発明の構
成によると、オフセット調整回路にてＤ／Ａ変換器の後
段でベースバンド信号にオフセット電圧を与えることが
でき、Ｄ／Ａ変換器への入力にはオフセットデータを含
ませなくてもよいので、Ｄ／Ａ変換器の変換精度を低く
することができ、集積回路化する場合のＤ／Ａ変換器の
面積と消費電力を削減することができる。また、基準電
圧をオフセット調整回路で調整することが可能なことか
ら、基準電圧源として高精度のものを必要としなくな
る。 In order to achieve this object, a signal waveform generator according to the present invention comprises an output voltage of a reference voltage source.
Error between signal and signal ground voltage
Road, and this offset adjustment circuit
Offset voltage so that the modulation operation of the modulation circuit is optimal
Is provided. Structure of the present invention
According to the configuration, after the D / A converter in the offset adjustment circuit
Can apply an offset voltage to the baseband signal
Yes, the input to the D / A converter contains offset data.
The conversion accuracy of the D / A converter is low.
It is possible to use a D / A converter for an integrated circuit.
The area and power consumption can be reduced. In addition, the reference
The pressure can be adjusted by the offset adjustment circuit
This eliminates the need for a high-precision reference voltage source.
You.
【００１８】[0018]
【００１９】[0019]
【発明の実施の形態】本発明の請求項１記載の信号波形
発生器は、ベースバンド信号の一方および他方の成分信
号のディジタルデータを時分割で入力するＤ／Ａ変換器
と、Ｄ／Ａ変換器の２つに分岐した出力端の一方に一端
を接続した第１のスイッチと、Ｄ／Ａ変換器の２つに分
岐した出力端の他方に一端を接続した第２のスイッチ
と、第１のスイッチの他端に入力端を接続した第１のサ
ンプルホールド回路と、第１のサンプルホールド回路の
出力端に一端を接続した第３のスイッチと、第３のスイ
ッチの他端に入力端を接続した第２のサンプルホールド
回路と、第２のサンプルホールド回路の出力端に入力端
を接続した第１のローパスフィルタと、第２のスイッチ
の他端に入力端を接続した第３のサンプルホールド回路
と、第３のサンプルホールド回路の出力端に入力端を接
続した第２のローパスフィルタと、ベースバンド信号の
シグナルグラウンド電圧に相当する基準電圧を発生する
基準電圧源と、基準電圧源から発生する基準電圧をシグ
ナルグラウンド電圧に一致させるために基準電圧とシグ
ナルグラウンド電圧との誤差を補正するとともにベース
バンド信号を直交変調する直交変調器の変調動作を最適
にするために基準電圧に所定のオフセット電圧を加えた
電圧を出力するオフセット調整回路と、第１のローパス
フィルタの出力端に一方の入力端を接続するとともにオ
フセット調整回路の出力端に他方の入力端を接続して第
１のローパスフィルタの出力信号とオフセット調整回路
の出力電圧とを加算して出力する第１の加算器と、第２
のローパスフィルタの出力端に一方の入力端を接続する
とともにオフセット調整回路の出力端に他方の入力端を
接続して第２のローパスフィルタの出力信号とオフセッ
ト調整回路の出力電圧とを加算して出力する第２の加算
器とを備えている。そして、第１のスイッチと第２およ
び第３のスイッチとをベースバンド信号の一方および他
方の成分信号の時分割の周期で交互にオンオフさせるこ
とにより、第１の加算器の出力信号をベースバンド信号
の一方の成分信号とし、第２の加算器の出力信号をベー
スバンド信号の他方の成分信号としている。 Waveform generator according to claim 1 of the embodiment of the present invention, one and the other component signal of the baseband signal
D / A converter that inputs digital data of a signal in time division
And one end of one of the two output ends of the D / A converter
And a D / A converter.
A second switch having one end connected to the other of the branched output terminals
And a first switch having an input terminal connected to the other end of the first switch.
Sample and hold circuit and the first sample and hold circuit
A third switch having one end connected to the output end; and a third switch.
Sample hold with input terminal connected to the other end of switch
Circuit and an input terminal to an output terminal of the second sample and hold circuit.
A first low-pass filter connected to the second switch and a second switch
Sample-and-hold circuit having an input terminal connected to the other end of the circuit
And the input terminal is connected to the output terminal of the third sample and hold circuit.
Connected second low-pass filter and baseband signal
Generate a reference voltage equivalent to the signal ground voltage
The reference voltage source and the reference voltage generated from the reference voltage source are signaled.
Reference voltage and signal to match the null ground voltage.
Corrects errors with null ground voltage and bases
Optimal modulation operation of quadrature modulator for quadrature modulation of band signal
A predetermined offset voltage to the reference voltage
Offset adjustment circuit for outputting voltage, and first low-pass
Connect one input terminal to the output terminal of the filter and
Connect the other input to the output of the offset adjustment circuit.
1 low-pass filter output signal and offset adjustment circuit
A first adder for adding and outputting the output voltage of
Connect one input terminal to the output terminal of the low-pass filter
And the other input terminal to the output terminal of the offset adjustment circuit.
Connected to the output signal of the second low-pass filter and offset.
Second addition for adding and outputting the output voltage of the gate adjustment circuit
And a container. Then, the first switch and the second and
And a third switch to one and the other of the baseband signal.
Alternately turn on and off in the time-sharing cycle of the other component signal.
, The output signal of the first adder is converted to a baseband signal.
And the output signal of the second adder is
This is the other component signal of the band signal.
【００２０】[0020]
【００２１】上記の構成において、第１の加算器が縦続
接続した第１および第２の差動反転増幅器からなり、第
２の加算器が縦続接続した第３および第４の差動反転増
幅器からなる。In the above arrangement, the first adder comprises first and second differential inverting amplifiers connected in cascade, and the second adder comprises third and fourth differential inverting amplifiers connected in cascade. Become.
【００２２】この場合、第１の差動反転増幅器は、第１
のオペアンプの反転入力端子に第１の入力抵抗を介して
第１のローパスフィルタの出力端を接続し、第１のオペ
アンプの非反転入力端子にオフセット調整回路の出力端
を接続し、第１のオペアンプの出力端と反転入力端との
間に第１の帰還抵抗を接続した構成を有する。また、第
２の差動反転増幅器は、第２のオペアンプの反転入力端
子に第２の入力抵抗を介して第１のオペアンプの出力端
を接続し、第２のオペアンプの非反転入力端子にオフセ
ット調整回路の出力端を接続し、第２のオペアンプの出
力端と反転入力端との間に第２の帰還抵抗を接続した構
成を有する。In this case, the first differential inverting amplifier includes the first differential inverting amplifier.
The output terminal of the first low-pass filter is connected to the inverting input terminal of the operational amplifier via a first input resistor, the output terminal of the offset adjustment circuit is connected to the non-inverting input terminal of the first operational amplifier, It has a configuration in which a first feedback resistor is connected between the output terminal and the inverting input terminal of the operational amplifier. The second differential inverting amplifier has an inverting input terminal of the second operational amplifier connected to an output terminal of the first operational amplifier via a second input resistor, and an offset terminal connected to a non-inverting input terminal of the second operational amplifier. The output terminal of the adjustment circuit is connected, and a second feedback resistor is connected between the output terminal of the second operational amplifier and the inverting input terminal.
【００２３】また、第３の差動反転増幅器は、第３のオ
ペアンプの反転入力端子に第３の入力抵抗を介して第２
のローパスフィルタの出力端を接続し、第３のオペアン
プの非反転入力端子にオフセット調整回路の出力端を接
続し、第３のオペアンプの出力端と反転入力端との間に
第３の帰還抵抗を接続した構成を有する。また、第４の
差動反転増幅器は、第４のオペアンプの反転入力端子に
第４の入力抵抗を介して第３のオペアンプの出力端を接
続し、第４のオペアンプの非反転入力端子にオフセット
調整回路の出力端を接続し、第４のオペアンプの出力端
と反転入力端との間に第４の帰還抵抗を接続した構成を
有する。The third differential inverting amplifier is connected to an inverting input terminal of the third operational amplifier via a third input resistor.
, The output terminal of the offset adjustment circuit is connected to the non-inverting input terminal of the third operational amplifier, and a third feedback resistor is provided between the output terminal of the third operational amplifier and the inverting input terminal. Are connected. The fourth differential inverting amplifier has an inverting input terminal of the fourth operational amplifier connected to an output terminal of the third operational amplifier via a fourth input resistor, and an offset terminal connected to a non-inverting input terminal of the fourth operational amplifier. The output terminal of the adjustment circuit is connected, and a fourth feedback resistor is connected between the output terminal of the fourth operational amplifier and the inverting input terminal.
【００２４】そして、第２のオペアンプの出力端からベ
ースバンド信号の一方の成分信号を取り出し、第１のオ
ペアンプの出力端からベースバンド信号の一方の成分信
号の反転信号を取り出し、第４のオペアンプの出力端か
らベースバンド信号の他方の成分信号を取り出し、第３
のオペアンプの出力端からベースバンド信号の他方の成
分信号の反転信号を取り出すようにしている。Then, one component signal of the baseband signal is extracted from the output terminal of the second operational amplifier, and the inverted signal of one component signal of the baseband signal is extracted from the output terminal of the first operational amplifier. The other component signal of the baseband signal is taken out from the output terminal of
The inverted signal of the other component signal of the baseband signal is taken out from the output terminal of the operational amplifier.
【００２５】この発明の構成によると、オフセット調整
回路を設けたことにより、第１および第２の加算器に与
える電圧をベースバンド信号のシグナルグラウンド電位
と正確に等しくなるように基準電圧源の誤差を補正する
ことができるとともに、ベースバンド信号のオフセット
調整を行うことができる。 また、第１の加算器からベー
スバンド信号の一方の成分およびその反転信号を得るこ
とができ、第２の加算器からベースバンド信号の他方の
成分およびその反転信号を得ることができる。以下、本
発明の実施の形態について、図面を参照しながら説明す
る。 〔第１の実施の形態〕 図１は本発明の第１の実施の形態における信号波形発生
器の構成を示すブロック図である。図１において、１は
ベースバンド信号の一方および他方の成分信号のディジ
タルデータを時分割で入力するＤ／Ａ変換器である。２
はＤ／Ａ変換器１の２つに分岐した出力端の一方に一端
を接続した第１のスイッチである。３はＤ／Ａ変換器１
の２つに分岐した出力端の他方に一端を接続した第２の
スイッチである。５は第１のスイッチ２の他端に入力端
を接続した第１のサンプルホールド回路である。４は第
１のサンプルホールド回路５の出力端に一端を接続した
第３のスイッチである。６は第３のスイッチ４の他端に
入力端を接続した第２のサンプルホールド回路である。
８は第２のサンプルホールド回路６の出力端に入力端を
接続した第１のローパスフィルタである。７は第２のス
イッチ３の他端に入力端を接続した第３のサンプルホー
ルド回路である。９は第３のサンプルホールド回路７の
出力端に入力端を接続した第２のローパスフィルタであ
る。２３はベースバンド信号のシグナルグラウンド電圧
に相当する基準電圧を発生する基準電圧源である。２４
は基準電圧源２３から発生する基準電圧をシグナルグラ
ウンド電圧に一致させるために基準電圧とシグナルグラ
ウンド電圧との誤差を補正するとともにベースバンド信
号を直交変調する直交変調器の変調動作を最適にするた
めに基準電圧に所定のオフセット電圧を加えた電圧を出
力するオフセット調整回路である。３１は第１のローパ
スフィルタ８の出力端に一方の入力端を接続するととも
にオフセット調整回路２４の出力端に他方の入力端を接
続して第１のローパスフィルタ８の出力信号とオフセッ
ト調整回路２４の出力電圧とを加算して出力する第１の
加算器である。３２は第２のローパスフィルタ９の出力
端に一方の入力端を接続するとともにオフセット調整回
路２４の出力端に他方の入力端を接続して第２のローパ
スフィルタ９の出力信号とオフセット調整回路２４の出
力電圧とを加算して出力する第２の加算器である。According to the configuration of the present invention, the offset adjustment
The provision of the circuit gives the first and second adders
Signal ground potential of the baseband signal
Correct the reference voltage source error so that it is exactly equal to
And can offset the baseband signal
Adjustments can be made. Also , one component of the baseband signal and its inverted signal can be obtained from the first adder, and the other component of the baseband signal and its inverted signal can be obtained from the second adder. Hereinafter, embodiments of the present invention will be described with reference to the drawings. First Embodiment FIG. 1 is a block diagram showing a configuration of a signal waveform generator according to a first embodiment of the present invention. In FIG. 1, reference numeral 1 denotes a D / A converter for inputting digital data of one and the other component signals of a baseband signal in a time-division manner. 2
Is a first switch having one end connected to one of two output terminals of the D / A converter 1. 3 is a D / A converter 1
A second switch having one end connected to the other of the two output ends. Reference numeral 5 denotes a first sample and hold circuit having an input terminal connected to the other end of the first switch 2. Reference numeral 4 denotes a third switch having one end connected to the output terminal of the first sample and hold circuit 5. Reference numeral 6 denotes a second sample and hold circuit having an input terminal connected to the other end of the third switch 4.
Reference numeral 8 denotes a first low-pass filter having an input terminal connected to the output terminal of the second sample-hold circuit 6. Reference numeral 7 denotes a third sample and hold circuit in which the input terminal is connected to the other end of the second switch 3. Reference numeral 9 denotes a second low-pass filter having an input terminal connected to the output terminal of the third sample-hold circuit 7. A reference voltage source 23 generates a reference voltage corresponding to the signal ground voltage of the baseband signal. 24
Is to correct the error between the reference voltage and the signal ground voltage in order to match the reference voltage generated from the reference voltage source 23 to the signal ground voltage, and to optimize the modulation operation of the quadrature modulator for quadrature modulating the baseband signal. Is an offset adjustment circuit that outputs a voltage obtained by adding a predetermined offset voltage to a reference voltage. An output terminal 31 of the first low-pass filter 8 has one input terminal connected to the output terminal of the first low-pass filter 8 and an output terminal of the offset adjustment circuit 24 connected to the other input terminal. And a first adder for adding and outputting the output voltage of the first adder. An output terminal 32 of the second low-pass filter 9 has one input terminal connected to the output terminal thereof and an output terminal of the offset adjustment circuit 24 connected to the other input terminal thereof. And a second adder for adding and outputting the output voltage of the second adder.
【００２６】この場合、第１のスイッチ２と第２および
第３のスイッチ３，４とをベースバンド信号の一方およ
び他方の成分信号の時分割の周期で交互にオンオフさせ
ることにより、第１の加算器３１の出力信号をベースバ
ンド信号の同相成分信号とし、第２の加算器３２の出力
信号をベースバンド信号の直交成分信号としている。以
上のような構成の第１の実施の形態の信号波形発生器
は、第１および第２のローパスフィルタ８，９までは従
来例の図３の信号波形発生器と同様であり、以下の点が
従来例とは異なる。すなわち、従来例における出力部１
０，１１に代えて第１および第２の加算器２１，２２を
設け、また基準電圧源２３から出力される基準電圧をオ
フセット調整回路２４で調整し、第１のローパスフィル
タ８の出力信号とオフセット調整回路２４の出力電圧を
第１の加算器２１で加算し、第２のローパスフィルタ９
の出力信号とオフセット調整回路２４の出力電圧を第２
の加算器で加算している。そして、第１の加算器２１に
よる加算結果をベースバンド信号の同相成分信号Ｉとし
て直交変調器（図示せず）へ供給し、第２の加算器２２
による加算結果をベースバンド信号の直交成分信号とし
て直交変調器へ供給するようにしている。In this case, the first switch 2 and the second and third switches 3 and 4 are alternately turned on and off in a time-division cycle of one and the other component signals of the baseband signal, thereby obtaining the first switch. The output signal of the adder 31 is the in-phase component signal of the baseband signal, and the output signal of the second adder 32 is the quadrature component signal of the baseband signal. The signal waveform generator of the first embodiment having the above configuration is the same as the signal waveform generator of FIG. 3 of the conventional example up to the first and second low-pass filters 8 and 9, and the following points are used. Is different from the conventional example. That is, the output unit 1 in the conventional example
First and second adders 21 and 22 are provided in place of 0 and 11, and the reference voltage output from the reference voltage source 23 is adjusted by the offset adjustment circuit 24 so that the output signal of the first low-pass filter 8 The output voltage of the offset adjustment circuit 24 is added by the first adder 21 and the second low-pass filter 9
Output signal of the offset adjustment circuit 24 and the output signal of the
Are added by the adder. Then, the result of the addition by the first adder 21 is supplied to a quadrature modulator (not shown) as the in-phase component signal I of the baseband signal, and the second adder 22
Is supplied to a quadrature modulator as a quadrature component signal of a baseband signal.
【００２７】そして、このような構成の違いにより、オ
フセット調整回路２４にてＤ／Ａ変換器１の後段でベー
スバンド信号にオフセット電圧を与えることができ、Ｄ
／Ａ変換器１への入力にはオフセットデータを含ませな
くてもよいので、Ｄ／Ａ変換器１の変換精度を低くする
ことができ、集積回路化する場合のＤ／Ａ変換器１の面
積と消費電力を削減することができる。また、基準電圧
をオフセット調整回路２４で調整することが可能なこと
から、基準電圧源２３として高精度のものを必要としな
くなる。Due to such a difference in the configuration, the offset adjustment circuit 24 can apply an offset voltage to the baseband signal at a stage subsequent to the D / A converter 1.
Since it is not necessary to include offset data in the input to the / A converter 1, the conversion accuracy of the D / A converter 1 can be reduced, and the D / A converter 1 in the case of being integrated into an integrated circuit. The area and power consumption can be reduced. Further, since the reference voltage can be adjusted by the offset adjustment circuit 24, a highly accurate reference voltage source 23 is not required.
【００２８】ここで、基準電圧の補正とオフセットの調
整の両方を行うためのオフセット調整回路２４の具体的
な回路の一例を図５に示す。図５において、入力へ基準
電圧源からの電圧が入力される。そして、基準電圧の誤
差の補正とオフセット電圧の調整を可変抵抗Ｒｖ１また
は可変抵抗Ｒｖ２で行う。基準電圧源の電圧よりも高い
電圧を出力する場合にはスイッチＳ１をオンにし、低い
電圧を出力する場合にはスイッチＳ２をオンにする。FIG. 5 shows an example of a specific circuit of the offset adjustment circuit 24 for performing both the correction of the reference voltage and the adjustment of the offset. In FIG. 5, a voltage from a reference voltage source is input to an input. Then, the correction of the error of the reference voltage and the adjustment of the offset voltage are performed by the variable resistor Rv1 or the variable resistor Rv2. The switch S1 is turned on when outputting a voltage higher than the voltage of the reference voltage source, and the switch S2 is turned on when outputting a lower voltage.
【００２９】以上のように構成された第１の実施の形態
の信号波形発生器について、その動作を説明する。ま
ず、同相成分信号と直交成分信号に時分割で分けられた
ベースバンド信号のディジタルデータにはオフセットデ
ータは含まれておらず、このディジタルデータがＤ／Ａ
変換器１によりアナログ信号に変換される。アナログ信
号に変換されたベースバンド信号は、時分割の周期に同
期したタイミングで第１のスイッチ２と第３のスイッチ
４とを交互に開閉するとともに、第１のスイッチ２と第
２のスイッチ３とを交互に開閉すると、第１のサンプル
ホールド回路５と第２のサンプルホールド回路６とによ
り同相成分信号として、また第３のサンプルホールド回
路７により直交成分信号として、両信号のタイミングを
同期させて取り出すことができる。The operation of the signal waveform generator of the first embodiment configured as described above will be described. First, offset data is not included in digital data of a baseband signal which is time-divided into an in-phase component signal and a quadrature component signal.
The signal is converted into an analog signal by the converter 1. The baseband signal converted into the analog signal opens and closes the first switch 2 and the third switch 4 alternately at a timing synchronized with the time-division cycle, and the first switch 2 and the second switch 3 Are alternately opened and closed, the first sample and hold circuit 5 and the second sample and hold circuit 6 synchronize the timing of the two signals as an in-phase component signal and the third sample and hold circuit 7 as a quadrature component signal. Can be taken out.
【００３０】分けて取り出されたベースバンド信号の同
相成分信号と直交成分信号、すなわち第２のサンプルホ
ールド回路６と第３のサンプルホールド回路７の出力信
号は、第１のローパスフィルタ８と第２のローパスフィ
ルタ９とによりそれぞれ波形整形される。オフセット調
整回路２４では、基準電圧源２３の基準電圧に対して、
その誤差の補正とオフセット電圧の調整を行うことで、
直交変調器が最適になるように電圧を調整し、この調整
を行った基準電圧を第１および第２の加算器２１，２２
に与えることになる。The in-phase component signal and the quadrature component signal of the baseband signal extracted separately, that is, the output signals of the second sample-hold circuit 6 and the third sample-hold circuit 7 are supplied to the first low-pass filter 8 and the second And the waveform is shaped by the low-pass filter 9. In the offset adjustment circuit 24, the reference voltage of the reference voltage source 23 is
By correcting the error and adjusting the offset voltage,
The voltage is adjusted so that the quadrature modulator is optimized, and the adjusted reference voltage is applied to the first and second adders 21 and 22.
Will be given to.
【００３１】したがって、第１の加算器２１では、第１
のローパスフィルタ８の出力信号とオフセット調整回路
１６の一方の出力端からの出力電圧とを加算し、直交変
調器（図示せず）へ同相成分信号Ｉとして出力する。ま
た、第２の加算器２２では、第２のローパスフィルタ９
の出力信号とオフセット調整回路１６の他方の出力端か
らの出力電圧とを加算し、直交変調器へ直交成分信号Ｑ
として出力することになる。直交変換器へ供給される同
相成分信号Ｉおよび直交成分信号Ｑは、基準電圧がベー
スバンド信号のシグナルグラウンド電圧に正確に一致さ
せるとともに、直交変調に最適な状態にオフセット電圧
が加えられた状態となる。Therefore, in the first adder 21, the first
, And the output voltage from one output terminal of the offset adjustment circuit 16 are added and output as an in-phase component signal I to a quadrature modulator (not shown). In the second adder 22, the second low-pass filter 9
And the output voltage from the other output terminal of the offset adjustment circuit 16 are added to the quadrature modulator to output the quadrature component signal Q
Will be output as The in-phase component signal I and the quadrature component signal Q supplied to the quadrature converter have a reference voltage that exactly matches the signal ground voltage of the baseband signal and a state in which an offset voltage has been added to a state optimal for quadrature modulation. Become.
【００３２】以上のように、この第１の実施の形態によ
れば、Ｄ／Ａ変換器１へ入力するベースバンド信号のデ
ィジタルデータにオフセットデータを含ませないため、
集積回路化する場合のＤ／Ａ変換器１の面積と消費電力
を削減できる。さらに、オフセット調整回路２４によっ
て加算器２１，２２に入力する電圧の調整を行うため、
基準電圧源２３の誤差を補正することもできる。As described above, according to the first embodiment, since the offset data is not included in the digital data of the baseband signal input to the D / A converter 1,
The area and power consumption of the D / A converter 1 in the case of forming an integrated circuit can be reduced. Furthermore, since the voltage input to the adders 21 and 22 is adjusted by the offset adjusting circuit 24,
The error of the reference voltage source 23 can be corrected.
【００３３】〔第２の実施の形態〕図２は本発明の第２
の実施の形態における信号波形発生器の構成を示すブロ
ック図である。図２において、１はＤ／Ａ変換器、２は
第１のスイッチ、３は第２のスイッチ、４は第３のスイ
ッチ、５は第１のサンプルホールド回路、６は第２のサ
ンプルホールド回路、７は第３のサンプルホールド回
路、８は第１のローパスフィルタ、９は第２のローパス
フィルタ、２３は基準電圧源、２４はオフセット調整回
路で、以上は図１の構成と同様である。[Second Embodiment] FIG. 2 shows a second embodiment of the present invention.
FIG. 3 is a block diagram showing a configuration of a signal waveform generator according to the embodiment. In FIG. 2, 1 is a D / A converter, 2 is a first switch, 3 is a second switch, 4 is a third switch, 5 is a first sample and hold circuit, and 6 is a second sample and hold circuit. , 7 are a third sample-and-hold circuit, 8 is a first low-pass filter, 9 is a second low-pass filter, 23 is a reference voltage source, and 24 is an offset adjustment circuit, which is the same as the configuration of FIG.
【００３４】図１の構成と異なるのは、第１および第２
の加算器２１，２２に代えて、第１の加算器３１と第２
の加算器３２を用いた点である。第１の加算器３１は縦
続接続した第１および第２の差動反転増幅器３６Ａ，３
６Ｂからなり、第２の加算器３２は縦続接続した第３お
よび第４の差動反転増幅器３６Ｃ，３６Ｄからなる。こ
の場合、第１の差動反転増幅器３６Ａは、第１のオペア
ンプ３５Ａの反転入力端子に第１の入力抵抗３３Ａを介
して第１のローパスフィルタ８の出力端を接続し、第１
のオペアンプ３５Ａの非反転入力端子にオフセット調整
回路２４の出力端を接続し、第１のオペアンプ３５Ａの
出力端と反転入力端との間に第１の帰還抵抗３３Ｂを接
続した構成を有する。また、第２の差動反転増幅器３６
Ｂは、第２のオペアンプ３５Ｂの反転入力端子に第２の
入力抵抗３３Ｃを介して第１のオペアンプ３５Ａの出力
端を接続し、第２のオペアンプ３５Ｂの非反転入力端子
にオフセット調整回路２４の出力端を接続し、第２のオ
ペアンプ３５Ｂの出力端と反転入力端との間に第２の帰
還抵抗３３Ｄを接続した構成を有する。The difference from the configuration of FIG.
Of the first adder 31 and the second adder
Is that the adder 32 is used. The first adder 31 includes cascaded first and second differential inverting amplifiers 36A, 36A, 3A.
6B, and the second adder 32 includes third and fourth differential inverting amplifiers 36C and 36D connected in cascade. In this case, the first differential inverting amplifier 36A connects the output terminal of the first low-pass filter 8 to the inverting input terminal of the first operational amplifier 35A via the first input resistor 33A.
The output terminal of the offset adjustment circuit 24 is connected to the non-inverting input terminal of the operational amplifier 35A, and the first feedback resistor 33B is connected between the output terminal and the inverting input terminal of the first operational amplifier 35A. Also, the second differential inverting amplifier 36
B connects the output terminal of the first operational amplifier 35A to the inverting input terminal of the second operational amplifier 35B via the second input resistor 33C, and connects the offset adjusting circuit 24 to the non-inverting input terminal of the second operational amplifier 35B. An output terminal is connected, and a second feedback resistor 33D is connected between the output terminal and the inverting input terminal of the second operational amplifier 35B.
【００３５】また、第３の差動反転増幅器３６Ｃは、第
３のオペアンプ３５Ｃの反転入力端子に第３の入力抵抗
３３Ｅを介して第２のローパスフィルタ９の出力端を接
続し、第３のオペアンプ３５Ｃの非反転入力端子にオフ
セット調整回路２４の出力端を接続し、第３のオペアン
プ３５Ｃの出力端と反転入力端との間に第３の帰還抵抗
３３Ｆを接続した構成を有する。また、第４の差動反転
増幅器３６Ｄは、第４のオペアンプ３５Ｄの反転入力端
子に第４の入力抵抗３３Ｇを介して第３のオペアンプ３
５Ｃの出力端を接続し、第４のオペアンプ３５Ｄの非反
転入力端子にオフセット調整回路２４の出力端を接続
し、第４のオペアンプ３５Ｄの出力端と反転入力端との
間に第４の帰還抵抗３３Ｈを接続した構成を有する。The third differential inverting amplifier 36C connects the output terminal of the second low-pass filter 9 to the inverting input terminal of the third operational amplifier 35C via the third input resistor 33E. The output terminal of the offset adjustment circuit 24 is connected to the non-inverting input terminal of the operational amplifier 35C, and the third feedback resistor 33F is connected between the output terminal of the third operational amplifier 35C and the inverting input terminal. The fourth differential inverting amplifier 36D is connected to the inverting input terminal of the fourth operational amplifier 35D via the fourth input resistor 33G.
5C, the output terminal of the offset adjustment circuit 24 is connected to the non-inverting input terminal of the fourth operational amplifier 35D, and the fourth feedback is provided between the output terminal and the inverting input terminal of the fourth operational amplifier 35D. It has a configuration in which a resistor 33H is connected.
【００３６】そして、第２のオペアンプ３５Ｂの出力端
からベースバンド信号の一方の成分信号を取り出し、第
１のオペアンプ３５Ａの出力端からベースバンド信号の
一方の成分信号の反転信号を取り出し、第４のオペアン
プ３５Ｄの出力端からベースバンド信号の他方の成分信
号を取り出し、第３のオペアンプ３５Ｃの出力端からベ
ースバンド信号の他方の成分信号の反転信号を取り出す
ようにしている。Then, one component signal of the baseband signal is extracted from the output terminal of the second operational amplifier 35B, and the inverted signal of one component signal of the baseband signal is extracted from the output terminal of the first operational amplifier 35A. The other component signal of the baseband signal is extracted from the output terminal of the operational amplifier 35D, and the inverted signal of the other component signal of the baseband signal is extracted from the output terminal of the third operational amplifier 35C.
【００３７】上記のように構成された信号波形発生器に
ついて、以下その動作を説明する。まず、同相成分信号
と直交成分信号に時分割で分けられたベースバンド信号
のディジタルデータをＤ／Ａ変換器１によりアナログ信
号に変換する。アナログ信号に変換されたベースバンド
信号の同相成分信号と直交成分信号は、時分割の周期に
同期したタイミングで第１のスイッチ２と第３のスイッ
チ４とを交互に開閉するとともに、第１のスイッチ２と
第２のスイッチ３とを交互に開閉すると、第１のサンプ
ルホールド回路５および第２のサンプルホールド回路６
により同相成分信号として、また第３のサンプルホール
ド回路７により直交成分信号として、両信号のタイミン
グを同期させて取り出すことができる。The operation of the signal waveform generator configured as described above will be described below. First, the D / A converter 1 converts digital data of a baseband signal, which is time-divided into an in-phase component signal and a quadrature component signal, into an analog signal. The in-phase component signal and the quadrature component signal of the baseband signal that have been converted into analog signals alternately open and close the first switch 2 and the third switch 4 at a timing synchronized with the time-division cycle, and perform the first When the switch 2 and the second switch 3 are alternately opened and closed, the first sample and hold circuit 5 and the second sample and hold circuit 6
As a result, the timings of the two signals can be extracted in synchronization with each other as an in-phase component signal and as a quadrature component signal by the third sample and hold circuit 7.
【００３８】分けて取り出されたベースバンド信号の同
相成分信号と直交成分信号はそれぞれ第１のローパスフ
ィルタ８および第２のローパスフィルタ９により波形整
形される。オフセット調整回路２４では、第１の実施の
形態と同様に、基準電圧源２３の出力を基に、直交変調
器が最適になるように調整された出力電圧を発生し、第
１の加算器３１および第２の加算器３２を構成するオペ
アンプ３５Ａ〜３５Ｄの非反転入力端子に入力する。調
整された出力電圧が入力された第１の加算器３１および
第２の加算器３２では、第１の加算器３１の１段目の差
動反転増幅器３６Ａの出力端３７Ａ（すなわち、オペア
ンプ３５Ａの出力端）から同相成分信号の反転信号ＮＩ
が出力され、第１の加算器３１の２段目の差動反転増幅
器３６Ｂの出力端３７Ｂ（すなわち、オペアンプ３５Ｂ
の出力端）から同相成分信号Ｉが出力され、第２の加算
器３２の１段目の差動反転増幅器３６Ｃの出力端３７Ｃ
（すなわち、オペアンプ３５Ｃの出力端）から直交成分
信号の反転信号ＮＱが出力され、第２の加算器３２の２
段目の差動反転増幅器３６Ｄの出力端３７Ｄ（すなわ
ち、オペアンプ３５Ｄの出力端）から直交成分信号Ｑが
出力され、各々直交変調器へ供給される。The in-phase component signal and the quadrature component signal of the baseband signal which are separately extracted are waveform-shaped by a first low-pass filter 8 and a second low-pass filter 9, respectively. The offset adjusting circuit 24 generates an output voltage adjusted so that the quadrature modulator is optimal based on the output of the reference voltage source 23, as in the first embodiment, and outputs the first adder 31. And input to the non-inverting input terminals of the operational amplifiers 35A to 35D constituting the second adder 32. In the first adder 31 and the second adder 32 to which the adjusted output voltage is input, the output terminal 37A of the first-stage differential inverting amplifier 36A of the first adder 31 (that is, the output terminal 37A of the operational amplifier 35A) Output terminal) from the in-phase component signal inverted signal NI
Is output, and the output end 37B of the second-stage differential inverting amplifier 36B of the first adder 31 (that is, the operational amplifier 35B
Output terminal), the in-phase component signal I is output from the output terminal 37C of the first stage differential inverting amplifier 36C of the second adder 32.
(Ie, the output terminal of the operational amplifier 35C) outputs the inverted signal NQ of the quadrature component signal.
The quadrature component signal Q is output from the output terminal 37D of the differential inverting amplifier 36D of the stage (that is, the output terminal of the operational amplifier 35D) and supplied to the quadrature modulator.
【００３９】以上のように、この実施の形態によると、
第１の加算器３１として縦続接続した２つの差動反転増
幅器３６Ａ，３６Ｂを設け、第２の加算器３２として縦
続接続した２つの差動反転増幅器３６Ｃ，３６Ｄを設け
たので、ベースバンド信号の反転出力も取り出すことが
でき、同期ノイズを除き、高精度化をさらに高めること
ができる。As described above, according to this embodiment,
Two cascade-connected differential inverting amplifiers 36A and 36B are provided as the first adder 31, and two cascaded differential inverting amplifiers 36C and 36D are provided as the second adder 32. The inverted output can also be taken out, and the accuracy can be further improved except for the synchronization noise.
【００４０】なお、上記各実施の形態において、ベース
バンド信号は時分割であるとしたが、複数のＤ／Ａ変換
器を使用して、時分割にしなくてもよいことは言うまで
もない。ここで、複数のＤ／Ａ変換器を使用して、ベー
スバンド信号を時分割にしない場合について、図５およ
び図６を参照して説明する。図５は図１の回路に対応す
るものであり、同図において、Ａａはベースバンド信号
の同相成分のディジタルデータを入力する第１のＤ／Ａ
変換器である。Ａｂはベースバンド信号の直交成分のデ
ィジタルデータを入力する第２のＤ／Ａ変換器である。
Ｂａは第１のＤ／Ａ変換器Ａａの出力端に接続した第１
のローパスフィルタで、Ｂｂは第２のＤ／Ａ変換器の出
力端に接続した第２のローパスフィルタである。第１の
ローパスフィルタＢａと第２のローパスフィルタＢｂの
後段は図１の回路と同様である。In each of the above embodiments, the baseband signal is time-division. However, it is needless to say that a plurality of D / A converters need not be used. Here, a case where a plurality of D / A converters are used and a baseband signal is not time-divisionally described will be described with reference to FIGS. FIG. 5 corresponds to the circuit of FIG. 1. In FIG. 5, Aa denotes a first D / A for inputting digital data of an in-phase component of a baseband signal.
It is a converter. Ab is a second D / A converter for inputting digital data of the orthogonal component of the baseband signal.
Ba is a first D / A converter Aa connected to an output terminal of the first D / A converter Aa.
Bb is a second low-pass filter connected to the output terminal of the second D / A converter. Subsequent stages of the first low-pass filter Ba and the second low-pass filter Bb are the same as those in the circuit of FIG.
【００４１】図６は図２の回路に対応するものであり、
第１のＤ／Ａ変換器Ａａと第２のＤ／Ａ変換器Ａｂと第
１のローパスフィルタＢａと第２のローパスフィルタＢ
ｂが設けられる点は図５と同様であり、第１のローパス
フィルタＢａと第２のローパスフィルタＢｂの後段は図
２の回路と同様である。ここで、図５および図６の回路
の動作について説明する。両回路ともに、同期のとれた
ベースバンド信号の同相成分と直交成分のディジタルデ
ータはそれぞれ第１のＤ／Ａ変換器Ａａと第２のＡ／Ｄ
変換器Ａｂに入力されてアナログ信号に変換される。そ
して、アナログ信号に変換された信号は、それぞれ第１
のローパスフィルタＢａと第２のローパスフィルタＢｂ
に入力されて波形整形される。これより後の動作は、図
１および図２に示したものと同じである。FIG. 6 corresponds to the circuit of FIG.
First D / A converter Aa, second D / A converter Ab, first low-pass filter Ba, and second low-pass filter B
The point b is the same as in FIG. 5, and the subsequent stage of the first low-pass filter Ba and the second low-pass filter Bb is the same as the circuit of FIG. Here, the operation of the circuits of FIGS. 5 and 6 will be described. In both circuits, the digital data of the in-phase component and the quadrature component of the synchronized baseband signal are respectively supplied to a first D / A converter Aa and a second A / D converter.
The signal is input to the converter Ab and converted into an analog signal. Then, the signals converted into analog signals are respectively the first signals.
Low-pass filter Ba and second low-pass filter Bb
Is input to and waveform-shaped. The subsequent operation is the same as that shown in FIGS.
【００４２】[0042]
【発明の効果】本発明の信号波形発生器によれば、基準
電圧源の出力電圧とシグナルグラウンド電圧との誤差を
オフセット調整回路で調整するとともに、このオフセッ
ト調整回路で直交変調回路の変調動作が最適となるよう
にオフセット電圧を与えるように構成したので、オフセ
ット調整回路にてＤ／Ａ変換器の後段でベースバンド信
号にオフセット電圧を与えることができ、Ｄ／Ａ変換器
への入力にはオフセットデータを含ませなくてもよいの
で、Ｄ／Ａ変換器の変換精度を低くすることができ、集
積回路化する場合のＤ／Ａ変換器の面積と消費電力を削
減することができる。また、基準電圧をオフセット調整
回路で調整することが可能なことから、基準電圧源とし
て高精度のものを必要としなくなる。その結果、Ｄ／Ａ
変換器の面積と消費電力が小さく、かつ高精度の基準電
圧源を必要としない信号波形発生器を実現できる。 According to the signal waveform generator of the present invention , the reference
Error between the output voltage of the voltage source and the signal ground voltage
Adjust with the offset adjustment circuit and adjust the offset
So that the modulation operation of the quadrature modulation circuit is optimized by the
The offset voltage is applied to the
Baseband signal after the D / A converter
D / A converter
Input does not have to include offset data
The conversion accuracy of the D / A converter can be reduced,
Reduces the area and power consumption of D / A converter when integrated circuit
Can be reduced. Also, offset adjustment of reference voltage
It can be adjusted by the circuit.
The need for high precision is eliminated. As a result, D / A
The converter area and power consumption are small and high accuracy
A signal waveform generator that does not require a pressure source can be realized.
【００４３】[0043]
【図１】本発明の第１の実施の形態における信号波形発
生器の構成を示すブロック図である。FIG. 1 is a block diagram illustrating a configuration of a signal waveform generator according to a first embodiment of the present invention.
【図２】本発明の第２の実施の形態における信号波形発
生器の構成を示すブロック図である。FIG. 2 is a block diagram illustrating a configuration of a signal waveform generator according to a second embodiment of the present invention.
【図３】第１の従来例の信号波形発生器の構成を示すブ
ロック図である。FIG. 3 is a block diagram showing a configuration of a signal waveform generator of a first conventional example.
【図４】第２の従来例の信号波形発生器の一部の構成を
示すブロック図である。FIG. 4 is a block diagram showing a partial configuration of a signal waveform generator of a second conventional example.
【図５】オフセット調整回路の具体例を示す回路図であ
る。FIG. 5 is a circuit diagram showing a specific example of an offset adjustment circuit.
【図６】信号波形発生器の第１の変形例を示す回路図で
ある。FIG. 6 is a circuit diagram showing a first modification of the signal waveform generator.
【図７】信号波形発生器の第２の変形例を示す回路図で
ある。FIG. 7 is a circuit diagram showing a second modified example of the signal waveform generator.
１ Ｄ／Ａ変換器 ２ 第１のスイッチ ３ 第２のスイッチ ４ 第３のスイッチ ５ 第１のサンプルホールド回路 ６ 第２のサンプルホールド回路 ７ 第３のサンプルホールド回路 ８ 第１のローパスフィルタ ９ 第２のローパスフィルタ ２１ 第１の加算器 ２２ 第２の加算器 ２３ 基準電圧源 ２４ オフセット調整回路 ３１ 第１の加算器 ３２ 第２の加算器 ３３Ａ，３３Ｃ，３３Ｅ，３３Ｇ 入力抵抗 ３３Ｂ，３３Ｄ，３３Ｆ，３３Ｈ 帰還抵抗 ３５Ａ〜３５Ｄ オペアンプ ３６Ａ〜３６Ｄ 差動反転増幅器 DESCRIPTION OF SYMBOLS 1 D / A converter 2 1st switch 3 2nd switch 4 3rd switch 5 1st sample hold circuit 6 2nd sample hold circuit 7 3rd sample hold circuit 8 1st low pass filter 9th 2 low-pass filter 21 first adder 22 second adder 23 reference voltage source 24 offset adjusting circuit 31 first adder 32 second adder 33A, 33C, 33E, 33G input resistance 33B, 33D, 33F , 33H Feedback resistor 35A-35D Operational amplifier 36A-36D Differential inverting amplifier
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平６−90264（ＪＰ，Ａ) 特開 平６−237281（ＪＰ，Ａ) 特開 平３−125508（ＪＰ，Ａ) 特開 平４−239245（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H04L 27/00 - 27/38 ────────────────────────────────────────────────── ─── Continuation of the front page (56) References JP-A-6-90264 (JP, A) JP-A-6-237281 (JP, A) JP-A-3-125508 (JP, A) JP-A-4- 239245 (JP, A) (58) Fields investigated (Int. Cl. 7 , DB name) H04L 27/00-27/38
Claims (1)
分信号のディジタルデータを時分割で入力するＤ／Ａ変
換器と、前記Ｄ／Ａ変換器の２つに分岐した出力端の一
方に一端を接続した第１のスイッチと、前記Ｄ／Ａ変換
器の２つに分岐した出力端の他方に一端を接続した第２
のスイッチと、前記第１のスイッチの他端に入力端を接
続した第１のサンプルホールド回路と、前記第１のサン
プルホールド回路の出力端に一端を接続した第３のスイ
ッチと、前記第３のスイッチの他端に入力端を接続した
第２のサンプルホールド回路と、前記第２のサンプルホ
ールド回路の出力端に入力端を接続した第１のローパス
フィルタと、前記第２のスイッチの他端に入力端を接続
した第３のサンプルホールド回路と、前記第３のサンプ
ルホールド回路の出力端に入力端を接続した第２のロー
パスフィルタと、前記ベースバンド信号のシグナルグラ
ウンド電圧に相当する基準電圧を発生する基準電圧源
と、前記基準電圧源から発生する基準電圧を前記シグナ
ルグラウンド電圧に一致させるために前記基準電圧と前
記シグナルグラウンド電圧との誤差を補正するとともに
前記ベースバンド信号を直交変調する直交変調器の変調
動作を最適にするために前記基準電圧に所定のオフセッ
ト電圧を加えた電圧を出力するオフセット調整回路と、
前記第１のローパスフィルタの出力端に一方の入力端を
接続するとともに前記オフセット調整回路の出力端に他
方の入力端を接続して前記第１のローパスフィルタの出
力信号と前記オフセット調整回路の出力電圧とを加算し
て出力する第１の加算器と、前記第２のローパスフィル
タの出力端に一方の入力端を接続するとともに前記オフ
セット調整回路の出力端に他方の入力端を接続して前記
第２のローパスフィルタの出力信号と前記オフセット調
整回路の出力電圧とを加算して出力する第２の加算器と
を備え、 前記第１のスイッチと前記第２および第３のスイッチと
を前記ベースバンド信号の一方および他方の成分信号の
時分割の周期で交互にオンオフさせることにより、前記
第１の加算器の出力信号を前記ベースバンド信号の一方
の成分信号とし、前記第２の加算器の出力信号を前記ベ
ースバンド信号の他方の成分信号とし、 前記第１の加算器が縦続接続した第１および第２の差動
反転増幅器からなり、前記第２の加算器が縦続接続した
第３および第４の差動反転増幅器からなり、 前記第１の差動反転増幅器が、第１のオペアンプの反転
入力端子に第１の入力抵抗を介して前記第１のローパス
フィルタの出力端を接続し、前記第１のオペアンプの非
反転入力端子に前記オフセット調整回路の出力端を接続
し、前記第１のオペアンプの出力端と反転入力端との間
に第１の帰還抵抗を接続した構成を有し、 前記第２の差動反転増幅器が、第２のオペアンプの反転
入力端子に第２の入力抵抗を介して前記第１のオペアン
プの出力端を接続し、前記第２のオペアンプの非反転入
力端子に前記オフセット調整回路の出力端を接続し、前
記第２のオペアンプの出力端と反転入力端との間に第２
の帰還抵抗を接続した構成を有し、 前記第３の差動反転増幅器が、第３のオペアンプの反転
入力端子に第３の入力抵抗を介して前記第２のローパス
フィルタの出力端を接続し、前記第３のオペアンプの非
反転入力端子に前記オフセット調整回路の出力端を接続
し、前記第３のオペアンプの出力端と反転入力端との間
に第３の帰還抵抗を接続した構成を有し、 前記第４の差動反転増幅器が、第４のオペアンプの反転
入力端子に第４の入力抵抗を介して前記第３のオペアン
プの出力端を接続し、前記第４のオペアンプの非反転入
力端子に前記オフセット調整回路の出力端を接続し、前
記第４のオペアンプの出力端と反転入力端との間に第４
の帰還抵抗を接続した構成を有し、 前記第２のオペアンプの出力端からベースバンド信号の
一方の成分信号を取り出し、前記第１のオペアンプの出
力端から前記ベースバンド信号の一方の成分信号の反転
信号を取り出し、前記第４のオペアンプの出力端から前
記ベースバンド信号の他方の成分信号を取り出し、前記
第３のオペアンプの出力端から前記ベースバンド信号の
他方の成分信号の反転信号を取り出すようにした 信号波
形発生器。1. The method of claim 1 , further comprising the steps of:
D / A conversion to input digital data of minute signal in time division
And one of the two output terminals of the D / A converter.
A first switch connected to one end of the first switch and the D / A converter
The second end of which is connected to the other of the two output ends of the
And an input terminal connected to the other end of the first switch.
A first sample and hold circuit connected to the first sample and hold circuit;
A third switch having one end connected to the output end of the pull-hold circuit
Switch and an input terminal connected to the other end of the third switch.
A second sample and hold circuit, and the second sample and hold circuit;
1st low-pass with input terminal connected to output terminal
Connect an input terminal to the filter and the other end of the second switch
A third sample and hold circuit, and the third sump circuit.
The second row whose input terminal is connected to the output terminal of the
A pass filter and a signal graph of the baseband signal.
A reference voltage source that generates a reference voltage equivalent to the ground voltage
And a reference voltage generated from the reference voltage source.
Before the reference voltage to match the ground voltage.
The error with the signal ground voltage
Modulation of a quadrature modulator for quadrature modulating the baseband signal
A predetermined offset to the reference voltage is used to optimize operation.
An offset adjustment circuit that outputs a voltage obtained by adding the
One input terminal is connected to the output terminal of the first low-pass filter.
Connected to the output terminal of the offset adjustment circuit.
Output terminal of the first low-pass filter.
The output signal of the offset adjustment circuit
A first adder for outputting the second low-pass filter;
Connect one input terminal to the output terminal of the
Connect the other input terminal to the output terminal of the set adjustment circuit and
An output signal of the second low-pass filter and the offset adjustment;
A second adder for adding and outputting the output voltage of the rectifying circuit;
The provided, said first switch and said second and third switches
Of one and the other component signals of the baseband signal
By alternately turning on and off in a time-sharing cycle,
The output signal of the first adder is one of the baseband signals
And the output signal of the second adder is
A first differential signal and a second differential signal connected in cascade with the first adder.
An inverting amplifier, wherein the second adder is cascaded
And a third differential inverting amplifier, wherein the first differential inverting amplifier is an inversion of a first operational amplifier.
An input terminal connected to the first low-pass through a first input resistor;
The output terminal of the filter is connected, and the output terminal of the first operational amplifier is
Connect the output terminal of the offset adjustment circuit to the inverting input terminal
Between the output terminal of the first operational amplifier and the inverting input terminal.
And a second feedback amplifier connected to the second operational amplifier.
The first operational amplifier is connected to an input terminal via a second input resistor.
Connected to the non-inverting input of the second operational amplifier.
Connect the output terminal of the offset adjustment circuit to the
The second operational amplifier has a second terminal connected between the output terminal and the inverting input terminal.
And the third differential inverting amplifier is configured to invert the third operational amplifier.
The second low-pass through an input terminal via a third input resistor
The output terminal of the filter is connected, and the output of the third operational amplifier is
Connect the output terminal of the offset adjustment circuit to the inverting input terminal
Between the output terminal of the third operational amplifier and the inverting input terminal.
And a fourth feedback inverting amplifier connected to the fourth operational amplifier.
The third operational amplifier is connected to an input terminal via a fourth input resistor.
The output terminal of the fourth operational amplifier is connected to the non-inverting input terminal of the fourth operational amplifier.
Connect the output terminal of the offset adjustment circuit to the
The fourth operational amplifier has a fourth terminal connected between the output terminal and the inverting input terminal.
Of the baseband signal from the output terminal of the second operational amplifier.
One component signal is extracted, and the output of the first operational amplifier is output.
Invert one component signal of the baseband signal from the input end
The signal is taken out and output from the output terminal of the fourth operational amplifier.
Take out the other component signal of the baseband signal,
From the output terminal of the third operational amplifier, the baseband signal
A signal waveform generator for extracting an inverted signal of the other component signal .
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06931397A JP3313607B2 (en) | 1997-03-24 | 1997-03-24 | Signal waveform generator |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06931397A JP3313607B2 (en) | 1997-03-24 | 1997-03-24 | Signal waveform generator |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10271176A JPH10271176A (en) | 1998-10-09 |
| JP3313607B2 true JP3313607B2 (en) | 2002-08-12 |
Family
ID=13398956
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP06931397A Expired - Fee Related JP3313607B2 (en) | 1997-03-24 | 1997-03-24 | Signal waveform generator |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3313607B2 (en) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106411321B (en) * | 2016-10-10 | 2024-02-06 | 国网安徽省电力公司电力科学研究院 | Optimized analog signal Conditioning circuit and working method thereof |
| CN107666300B (en) * | 2017-11-03 | 2023-08-29 | 国网江苏省电力公司电力科学研究院 | Signal Filter Processing Comparison System Based on Analog-to-Digital Converter |
| CN109270380B (en) * | 2018-10-17 | 2023-11-10 | 中铁第四勘察设计院集团有限公司 | Travelling wave measuring circuit of traction power supply system |
| CN109167659A (en) * | 2018-10-31 | 2019-01-08 | 张剑锋 | One type Lorentz 8+4 type chaotic secret communication circuit |
| CN110109508A (en) * | 2019-06-11 | 2019-08-09 | 宁波新策电子科技有限公司 | Exponential function signal generating circuit |
-
1997
- 1997-03-24 JP JP06931397A patent/JP3313607B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10271176A (en) | 1998-10-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11177822B2 (en) | System and method for background calibration of time interleaved ADC | |
| US6489906B2 (en) | ΔΣ type A/D converter | |
| JP3313607B2 (en) | Signal waveform generator | |
| US5821891A (en) | Second order demodulator for sigma-delta digital to analog converter | |
| US4453130A (en) | Switched-capacitor stage with differential output | |
| EP0726656B1 (en) | Noise cancelling circuit for a sigma-delta D/A converter | |
| KR101058703B1 (en) | Time Division Frequency Correction and DC Offset Rejection Circuit for Continuous-Time Analog Filters | |
| JPH03505661A (en) | Method and apparatus for avoiding false echo cancellation and/or equalization in telecommunications systems | |
| EP0293154A2 (en) | Current generating circuit | |
| JPH06326558A (en) | Inversion delay circuit | |
| JPH02306722A (en) | D/a converter | |
| US20050151679A1 (en) | ADC with digital error correction | |
| US5021681A (en) | Jiter-invariant switched capacitor pulse shaper | |
| US7443233B2 (en) | DC offset cancellation apparatus | |
| JP3910868B2 (en) | Integrated circuit | |
| US5418533A (en) | Method and circuit for conditioning a signal for use in systems having analog-to-digital converter circuits | |
| Perez-Aloe et al. | Programmable time-multiplexed switched-capacitor variable equalizer for arbitrary frequency response realizations | |
| JP3758849B2 (en) | Data converter | |
| US6163285A (en) | Method of direct current offset cancellation | |
| JPH066222A (en) | A/d converter | |
| CA1173522A (en) | Switched capacitor stage with differential output | |
| SU1046954A1 (en) | Stereophonic signal modulator | |
| US20050271119A1 (en) | Suppression of even-numbered harmonic distortion in a non-linear element | |
| JPH04178025A (en) | Signal conversion circuit | |
| KR20230075328A (en) | Dc offset cancellation circuit in op amp |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |