JP3314875B2

JP3314875B2 - マイクロ・パワー型レール間増幅器

Info

Publication number: JP3314875B2
Application number: JP50039997A
Authority: JP
Inventors: バトラー，ジェームズ・アール
Original assignee: アナログ・デバイセス・インコーポレーテッド
Priority date: 1995-06-06
Filing date: 1995-08-31
Publication date: 2002-08-19
Anticipated expiration: 2015-08-31
Also published as: EP0830729B1; WO1996039743A1; EP0830729A4; AU3500395A; EP0830729A1; DE69528606T2; JPH11507773A; DE69528606D1

Description

【発明の詳細な説明】発明の背景発明の分野本発明は、広くは、バイポーラ形の微小電力（micro
−power）レール間増幅器（rail−to−rail amplifie
r）に関し、更に詳しくは、無負荷のアイドル電流に対
して高い比率の負荷電流を搬送する微小電力出力段に関
する。

関連技術の説明バッテリによって給電される増幅器は、入力信号がな
いときや、音声信号の場合のように入力信号が間欠的で
あるときには、「アイドル」状態のままで長い時間周期
を過ごす。これらのアイドル周期の間に消費される電力
は、浪費され、バッテリの寿命を短縮する。

レール間増幅器の出力段は、特定量の信号電力を負荷
に送り、アイドル周期の間には僅かな電力を消費するよ
うに設計されている。増幅器の電力消費の標準的尺度
（measure）は、負荷のない場合のアイドル電流であ
る。現在のバイポーラ形の出力段は、少なくとも100μ
Ａの無負荷アイドル電流を与え、所望の信号利得を運ぶ
のには比較的多数の素子を必要とする。開オープン・ル
ープ・ゲインの場合で100万、閉ループ・ゲインの場合
で１である。アイドル周期の間に散逸する電力量は、バ
ッテリによって給電される装置や通信機器などの応用例
では、余りに多すぎる。更に、素子の数と熱散逸に関す
る要請とにより、集積回路の物理的な寸法が増大し、コ
ストが上昇する。

アナログ・デバイシズ（Analog Devices）社は、「精
密レール間入力及び出力演算増幅器」OP284を製造して
いるが、この増幅器は、入力と出力との両方において、
レール間（rail−to−rail）をスイング（swing）する
能力を有している。OP284は、室温では、増幅器当た
り、約800μという低い供給電流を有する。OP284の出力
段は、定電流源を用いて、十分な信号利得を達成するの
に必要な利得電流を供給し、従って、比較的高い電流レ
ベルでアイドル状態となる。

アナログ・デバイシズ社は、また、「微小電力単一電
源レール間入力及び出力オペアンプ」OP291を製造して
いる。このOP291は、増幅器当たり、300μという低い供
給電流を有し、600μの静止（quiescent）電流を消費す
る。OP291の出力段は、所望の利得を達成するのに、180
xの相対的なエミッタ・サイズを有する出力トランジス
タを用いる。これは、チップ上に多くの空間を必要とす
る。更に、出力段は、多数の素子を必要とする。

発明の概要本発明は、無負荷のアイドル電流に対して高い比率の
出力負荷電流を与え、複雑性の度合いの低いバイポーラ
形の微小電力レール間演算増幅器を提供することを目的
とする。

これは、レール間の入力電圧を二重差動電流（dual d
ifferential currents）に変換する二重差動入力段と、
この差動電流を利得ノードにおけるシングル・エンデッ
ドな駆動電圧に変換する相互インピーダンス段と、駆動
電圧の変化を増幅し出力端子においてレール間の出力電
圧を生じる出力段と、によって達成される。

出力段は、その電流回路がハイ及びローの電圧源の間
の出力端子に直列に接続され反対の導電性を有する第１
及び第２出力トランジスタを含む。利得トランジスタ
は、一定の基準電圧に保たれたベースと、npnのベース
に接続されたエミッタと、利得電流を導通させるコレク
タとを有する。再生（regenerative）電流源が、再生フ
ィードバック・ループにおける利得電流をそのエミッタ
に戻すことにより電流を利得トランジスタに供給し、そ
れにより、電流源は、低い電流でアイドル状態となる
が、はるかに高い電流を供給することができるようにな
る。電圧要素が、低い利得電流ではほぼ対数的に、高い
利得電流ではほぼ線形的に変動する制御電圧を第２の出
力トランジスタのベースに与えることにより、利得電流
に応答し、それによって、その出力電流は、低いレベル
では利得電流にほぼ比例して、高いレベルでは前記利得
電流のほとんど指数関数として変動することになる。

制御トランジスタは、ベースと、コレクタと、前記第
１の出力トランジスタのベースと前記利得トランジスタ
のエミッタとに接続されたエミッタとを有する。この制
御トランジスタは、第１の出力及び利得トランジスタの
ベース・エミッタ電圧を逆の方向に変調することによっ
て、そのベースの駆動電圧に応答し、それによって、そ
の出力電流は不均衡（unbalanced）となり、従って、出
力電圧を調整する出力端子における負荷電流を生じる。
制御トランジスタは、また、フィードバック・ループを
安定化する制御電流を導通させる。

本発明をよりよく理解し、どのようにして本発明が実
現されるかを示すために、以下の説明では、例として、
次の添付の図面を参照する。

図面の簡単な説明図１は、本発明による微小電力レール間演算増幅器の
ブロック図である。

図２は、図１に示された演算増幅器のための出力段の
簡略化された回路図である。

図3a、図3b及び図3cは、全体で、図１の演算増幅器の
好適実施例の回路図である。

発明の詳細な説明図１に示されているように、微小電力レール間演算増
幅器（オペアンプ）10は、レール間の差動入力電圧信号
V_inを二重の差動電流I_low ⁺、I_low ^-及びI_high ⁺、I_high ^-
に変換する相互コンダクタンス入力段12と、差動電流を
利得ノード16におけるシングル・エンデッドな（非平衡
終端された）駆動電圧V_dに変換する相互インピーダンス
段14と、V_dの変化を増幅し出力端子20においてレール間
出力電圧V_oを生じる出力段18とを含む。示されているよ
うに、増幅器10は、5Vのハイの供給電圧V_ccと、グラン
ド電位のローの供給電圧V_eeとを有するシングル・サイ
ド供給増幅器である。外部負荷22は、好ましくは、出力
端子20とV_eeとの間に接続される。入力及び相互インピ
ーダンス段は、適切には、60dBの利得を与え、出力段18
は、適切には、更に60dBの利得を与える。従って、増幅
器10は、開ループとして動作し、１μの差動入力電圧V
_inに応答して、1Vの出力電圧V_oを生じる。

実際には、V_inは、入力段の非反転端子24に与えら
れ、出力端子20は、入力段の反転端子26に接続されて、
出力電圧V_oを強制してV_inに実質的に追従（follow）さ
せる負のフィードバックを与える。およそ０から５μＶ
の間のエラー電圧V_e＝（V_in−V_o）が、入力端子の間に
維持され、それによって、出力電圧V_oは、V_inに追従す
る。この閉ループの構成では、増幅器10は、信号のねじ
れが小さく、それにより、制御された量の信号電力が外
部負荷22に運ばれる広帯域の単位利得増幅器（broadban
d unity gain amplifier）である。

増幅器10は、与える負荷電流がゼロのときに、均衡
（平衡）状態にあると称される。負荷のない条件では、
増幅器10は、負荷電流を与えることはできず、従って、
常に、均衡状態にある。負荷のある条件下では、増幅器
10は、V_o＝V_eeであるときにだけ、均衡状態にある。ア
イドル周期の間には、V_oは、V_eeの近くまで低下する
が、出力段における実際的な制限のために、完全に均衡
な状態にはならない。本発明の好適実施例では、増幅器
10は、最大で約5mAの負荷電流I_Lを負荷22に供給する
が、他方で、僅かに約50μＡの負荷なしのアイドル電流
を流し、それによって、この増幅器は、アイドル周期の
間には、わずかな量の電力を消費する。

入力段12は、好ましくは、１対の差動入力回路28及び
30を含み、これらの回路は、そのトランジスタの導電性
が逆であることを除くと、同じ回路構成（トポロジ）を
有している。入力回路28は、V_inからV_eeまでの入力電圧
に対して動作するが、V_inがハイの供給電圧V_ccからダイ
オード２つ分の範囲になると、動作を停止（シャット・
ダウン）する。同様に、入力回路30は、V_inからV_ccまで
の入力電圧に対して動作するが、V_inがハイの供給電圧V
_eeからダイオード２つ分の範囲になると、動作を停止す
る。入力回路28及び30は、両方で、V_inが、ほぼロー及
びハイの供給電圧V_ee及びV_ccの間で、クリッピング（cl
ipping）なしで、スイングすることを可能にする。両方
の入力回路が、大多数の入力信号の範囲でオンになり、
V_inが供給電圧の一方に近づくときには、２つのうちの
１つがオンになる。また、入力回路は、一度にはただ１
つだけがオンになるように、制御することもできる。

入力回路28及び30は、差動電流I_low ⁺、I_low ^-及びI
_high ⁺、I_high ^-を生じる。負荷のない条件では、増幅器1
0は、出力端子20において、負荷電流を供給せず、均衡
状態にあると称され、従って、これらの電流は、等し
い。負荷のある条件では、差動電流は不均衡であり、負
荷電流I_Lを端子20において供給し、V_oを、実質的にV_in
に維持する。負荷22を駆動するときには、入力回路28及
び30は、逆の方向に動くように差動電流I_low ⁺及びI_high
⁺を調整し、更に、逆の方向に動くように差動電流I_low ^-
及びI_high ^-を調整して端子20において供給される負荷電
流を変調することにより、V_inの、従って、V_eの変化に
応答する。負のフィードバックは、差動電流を、ほぼ負
荷のない場合の値に保持する。

相互インピーダンス段14は、既知の基準電圧に対して
約０から5mVまでの範囲に亘って駆動電圧V_dを低下させ
利得ノード16において駆動電流を生じさせることによ
り、入力段12が生じた差動電流の変化に応答する。入力
回路28と相互インピーダンス段14のハイの側とは、抵抗
R1及びR2を介してV_ccに結合され、差動電流I_low ⁺、I_low
^-を入力回路28に供給し、電流I₁及びI₂を相互インピー
ダンス段に供給する。同様にして、入力回路30と相互イ
ンピーダンス段14のローの側（low side）とは、抵抗R
3及びR4を介してV_eeに結合され、差動電流I_high ⁺、I
_high ^-を入力回路30から引き出し、電流I₃及びI₄を相互
インピーダンス段から引き出す。負荷のない条件では、
電流I₁からI₄は、実質的に同一であり、駆動電圧V_dは、
基準電圧に留まり、それによって、利得ノード16におけ
る駆動電流は、一定のままとなる。負荷のある条件で
は、差動電流は、不均衡であり、それによって、駆動電
圧V_dと、利得ノード16において供給された駆動電流の量
とが、低下する。

相互インピーダンス段14は、抵抗R1及びR2の両端の間
の電圧が、実質的に一定となるように設計されている。
従って、I_low ⁺及びI_low ^-の変化は、I₁及びI₂の等しく逆
の変化を誘導する。相互インピーダンス段14は、I₃を強
制的にI₁と実質的に等しくなるようにし、それにより、
I_low ⁺及びI_high ⁺の変化は、V_inの変化を反映するよう
に、抵抗R3の両端の間の電圧を調整する。

相互インピーダンス段14は、更に、抵抗R4の両端の電
圧が抵抗R3の両端の電圧に追従しようとするように、設
計されている。これにより、電流I₂及びI₄は、V_inの変
化に応答して、反対の方向に移動し、それによって、駆
動電圧V_dを基準電圧に対して変調し、利得ノード16にお
ける駆動電流を調整する。

駆動電圧V_dは、好ましくは、バッファ回路32に与えら
れるが、この回路は、V_dを、抵抗R3の両端の間の公称電
圧と実質的に等しい量だけ、ローの供給電圧V_eeに向か
ってシフトさせる。これは、V_dの値を特定の基準電圧レ
ベルと均衡させ、増幅器のオフセット電圧を低下させる
ためになされる。回路32は、また、駆動電流を出力段18
に直接に供給する必要がないように、相互インピーダン
ス段をバッファする。

出力段18は、負荷電流I_Lを出力端子20において供給し
外部負荷22の両端での出力電圧信号V_oを生じることによ
り、レベル・シフトされ、バッファされた電圧信号に応
答する。この信号は、V_dと称される。出力段18は、再生
電流源を用いて、信号利得を制御するのに用いられる内
部利得電流を与える。再生電流源は、利得電流を、再生
フィードバック・ループに供給し、それにより、利得電
流は、駆動電圧V_dの変化に応答して、約０μＡから約11
0μＡまでの広い範囲に亘って変動し得る。これによ
り、出力段18が、約３μＡの負荷のない条件でアイドル
状態にある間に、高利得出力段を提供するのに必要な大
量の利得電流を供給することが可能になる。負荷のある
条件では、再生電流源は、いくらか高いレベルでアイド
ル状態になるが、その理由は、実際には、出力段18は、
グランドに至るまで全体が駆動されることはあり得ず、
従って、僅かな電流が、負荷を流れるからである。

V_inの変化によって要求されるように利得電流を供給
することによって、出力段18は、性能を犠牲にすること
なく、増幅器によって消費される平均の電力を減少させ
る。好適実施例では、増幅器10は、約50μＡの負荷のな
いアイドル電流の全体を消費するが、僅かに約８μＡだ
けが、出力段によって消費される。最大の負荷電流は、
5mAであり、それにより、負荷のないアイドル電流に対
する負荷電流の比率は、約1000である。更に、再生電流
源は、自己制限的であり、これにより、利得電流が、V_d
の極端な変動に応答して無チェックで増加し増幅器を破
壊することが防止される。再生電流源は、比較的少数の
素子とチップ空間についての、程々の量だけを必要とす
る。

図２は、図１に示された出力段18の回路図である。出
力段18は、V_ccに接続されたエミッタ34を有する10xのpn
p出力トランジスタQ1と、V_eeに接続されたエミッタ36を
有する4xのnpn出力トランジスタQ2とを含む。これらの
コレクタ38及び40は、出力端子20において相互に接続さ
れている。10x及び4xの指定は、標準的な1xのサイズに
対するトランジスタのエミッタのサイズを表し、増幅器
に適切なバイアス条件を提供するように選択される。一
般には、電流は、電源V_ccから、トランジスタQ1及びQ2
を通って負の電源V_eeまで流れる。負荷のない条件で
は、コレクタ電流I_Q1及びI_Q2は等しく、適切には４μＡ
であり、それによって、増幅器10は、出力端子20におい
て、差動電流I_Lをシンク（sink）することもないし、与
えることもない。負荷のある条件では、出力段18は、コ
レクタ電流を不均衡にし、トランジスタQ1及びQ2が共に
負荷22に負荷電流I_Lを供給してV_oがV_inに追従させるこ
とによって、V_inに応答する。また、負荷22がV_eeではな
くV_ccに接続されている場合には、トランジスタQ1及びQ
2は、負荷から、電流をシンクする。

駆動電圧V_dは、V_ccに接続され制御電流I_cを流すコレ
クタ44と出力トランジスタQ2のベース48に接続されたエ
ミッタ46とを有する1xのnpn制御トランジスタQ3のベー
ス42に与えられる。トランジスタQ2及びQ3は、V_dに対す
る基準電圧を、V_eeよりも２つ分のベース・エミッタ電
圧だけ高い値に設定する。制御トランジスタQ3は、トラ
ンジスタQ2のベース48における電圧を調整することによ
って、V_dの変動に応答し、これにより、そのコレクタ電
流I_Q2が変化する。これによって、出力トランジスタの
コレクタ電流が非均衡となり、負荷電流I_Lが調整され
る。トランジスタQ2のベース48における電圧の変化は駆
動電圧V_dの変化と同じであるから、トランジスタQ2だけ
によって提供される利得は、比較的小さい。

1xのnpn利得トランジスタQ4は、V_dの変化を感知する
目的で制御トランジスタQ3のエミッタ46に接続されたエ
ミッタ50を有する。電圧源V_REFは、トランジスタQ4のベ
ース52における電圧を、V_eeよりも２つ分のベース・エ
ミッタ電圧だけ高い値にクランプし、それにより、均衡
時には、V_dとV_REFとは等しく、負荷条件では、V_dはV_REF
よりも低くなる。従って、利得トランジスタQ4と出力ト
ランジスタQ2とは、そのベース・エミッタ電圧を等しい
が逆向きの量だけ調整することにより、V_dの変化に応答
する。トランジスタQ4は、そのコレクタ54を流れる利得
電流I_gを調整することにより、そのベース・エミッタ電
圧の変化に応答する。

再生電流源55は、利得トランジスタQ4のコレクタ54か
らの利得I_gを電流リミッタ（limiter）58にミラー（mir
ror）する電流ミラーCM1を含み、更に電流リミッタ58
は、電流I_supを利得トランジスタQ4のエミッタ50に供給
する。電流ミラーCM1は、1xのpnpトランジスタQ5のベー
ス・エミッタ接合の間に接続されたダイオードD1を含
む。ダイオードD1のベース／コレクタ56は、コレクタ54
に接続され、トランジスタQ5のコレクタ57は、電流リミ
ッタ58に接続される。定電流源IS1は、適切には１μＡ
である電流I_S1を、コレクタ57において信号経路に注入
し、電流リミッタ58に供給される電流I_lim＝（I_g＋
I_S1）の量を増加させる。通常の動作の間には、電流リ
ミッタ58は、電流I_limに、適切には1.5である１よりも
大きな一定のファクタを乗算し、それを、電流I_supとし
て、利得及び制御トランジスタQ4及びQ3のエミッタ50及
び40に供給する。

駆動電圧V_dの低下が大きすぎる場合には、制御トラン
ジスタQ3はオフになり、それによって、再生されたすべ
ての電流は、利得トランジスタQ4に供給される。信号経
路は１よりも大きな利得を有するから、利得電流I_gは、
チェックされないままであるならば、上限なしに増加
し、増幅器を破壊する。従って、電流リミッタ58が、そ
の利得を減少させ結果的にはシャット・ダウンして増幅
器がそれ自身を破壊するのを防止するために、大きな利
得電流に応答する。

電流リミッタ58は、好ましくは、V_eeに結合されたエ
ミッタ59とトランジスタQ5のコレクタ57に接続されたベ
ース60とコレクタ61とを有する1xのnpnトランジスタQ6
を含む電流ピーク回路（current peaking circuit）で
ある。適切には100Ωである抵抗R5が、ベース60とコレ
クタ61との間に接続されている。1.5xのnpnトランジス
タQ7は、V_eeに接続されたエミッタ62と、トランジスタQ
6のコレクタ61に接続されたベース63と、利得トランジ
スタQ4のエミッタ50に戻されているコレクタ64とを有す
る。利得電流I_gが僅かであるときには、抵抗R5の両端の
電圧は非常に低いので、トランジスタQ6及びQ7は、利得
が1.5である電流ミラーのように振る舞い、I_gを、利得
トランジスタQ4に供給する。I_gが増加するときには、ト
ランジスタQ6のベース・エミッタ電圧は、対数的に上昇
し、これにより、トランジスタQ7がI_supを増加させる傾
向がある。しかし、抵抗R5の両端の電圧は、線形的に上
昇し、トランジスタQ6のコレクタ61における電圧を、V
_eeに向けて駆動するが、これは、I_supを減少させる傾向
を有する。従って、電流リミッタ58は、抵抗R5の両端の
電圧がトランジスタQ6のベース・エミッタ電圧よりも速
く上昇する地点で、制限を開始する。これは、トランジ
スタQ7のベース電圧を低下させ、よって、電流I_gが制限
される。

再生フィードバック・ループは、出力段18を安定化さ
せるために満たされなければならない１対の方程式によ
って記述される。制御トランジスタQ3のエミッタ46にお
いて加算される電流は、トランジスタQ2のベース電流を
無視し、トランジスタQ3及びQ4のエミッタ電流が、それ
ぞれのコレクタ電流I_c及びI_gと等しいと仮定して、次の
式を満足する。

I_sup＝I_c＋I_g （１）電流リミッタ58によって供給される電流I_supは、次の
フィードバック方程式によって記述される。

I_sup＝Ｇ（I_g＋I_S1）（２）ここで、Ｇは、電流リミッタ58の利得であり、適切に
は、通常の動作の間は、1.5であり、制限が生じるに従
って、段々に小さくなる。

均衡時には、電流リミッタ58は、好ましくは、３μＡ
の電流（I_sup＝３μＡ）を供給するが、この電流は、I_c
＝２μＡかつI_g＝１μＡとなるように、トランジスタQ3
及びQ4の間で分割される。これらの値は、共に、方程式
１及び２を満たし、従って、増幅器10は、安定である。
負荷条件では、利得トランジスタQ4は、I_gを調整するこ
とによって、そのベース・エミッタ電圧の変化に応答す
る。再生電流源55は、I_gの変化を感知して、I_supを調整
し、必要な利得電流を供給する。制御トランジスタQ3
は、I_cを調整して方程式１及び２がやはり満足されるよ
うにすることにより、再生プロセスによって供給された
任意の過剰の電流を吸収する。

電流が制御された電圧要素65は、電流ミラーCM1とV_cc
との間に接続され、それにより、正の電源から電流ミラ
ーCM1に流れる電流（2I_g）は、電圧要素65を流れる。よ
って、利得電流I_gの２倍が、出力トランジスタQ1のベー
ス66における制御電圧V_cを変調する。制御電圧V_cは、出
力トランジスタQ2のベース48に与えられる電圧と同じ方
向に移動する。従って、トランジスタQ1は、そのコレク
タ電流I_Q1を、コレクタ電流I_Q2の変化とは反対の方向に
調整し、これにより、出力段18は、更に、不均衡とな
り、駆動電流I_Lを増加させる。

電圧要素65は、ダイオードD2を含むが、D2は、ダイオ
ード接続された5xのpnpトランジスタとして実現されて
おり、そのベース／コレクタ67は、出力トランジスタQ1
のベース66と電流ミラーCM1の入力とに接続される。適
切には2.9Kである抵抗R6は、V_ccとD2のエミッタ68との
間に接続される。よって、出力トランジスタQ1のベース
・エミッタ電圧は、抵抗R6と題D2との両端の電圧の和で
あり、これは、利得電流I_gが増加すると、それぞれ、線
形的に及び対数的に増加する。

均衡がとれているときには、抵抗R6とダイオードD2と
の両端の電圧は、それぞれ、およそ、5.8mVと0.7Vとで
ある。従って、ダイオードの電圧が、支配し、抵抗の電
圧は、無視することができる。結果的には、電圧要素65
は、固定された利得量を用いて、出力トランジスタQ1に
I_gをミラーし、そのコレクタ電流I_Q1が利得電流I_gと比
例するようになる。

しかし、利得電流I_gが増加するにつれて、抵抗R6の両
端の電圧降下は、段々に大きくなり、ある時点で、制御
電圧V_cの変化が、ほぼ線形となる。出力トランジスタQ1
は、そのコレクタ電流I_Q1を利得電流I_gのほぼ指数的な
関数として調整することによって、ベース・エミッタ電
圧の線形な変化に応答する。

この効果は、出力トランジスタQ1は、出力トランジス
タQ2がV_dの等しい反対の変化に対してシンクするよりも
はるかに多くの電流を、駆動電圧V_dの与えられた変化に
対して負荷22に供給する。よって、出力段18は、駆動電
圧V_dの変化に非対称的に応答し、負荷に対して電流を供
給しているときに、高い利得を与えるだけである。この
ように、負荷は、好ましくは、ローの電源V_eeに接続さ
れ、出力段18が電流を決してシンクしないようにする。
また、利得の高い出力トランジスタを、電流をシンクす
るのに用いることができるが、その場合には、負荷は、
V_ccに接続される。実際には、非線形の利得でも、この
増幅器が利得の線形性を要求する特別な応用例に用いら
れていない限り、問題ない。更に、負荷のないアイドル
電流の減少の利点が、利得の非線形性という小さな問題
を不問にしている。

図3a、3b及び3cは、全体で、図１に示された増幅器10
の好適実施例の回路図である。好適な入力段12は、この
出願の譲受人であるアナログ・デバイシズ社の製造によ
る演算増幅器OP284及びOP291において用いられているも
のと類似している。入力回路28は、ベース69及び70が非
反転及び反転入力24及び26を与える１対の2xのpnpトラ
ンジスタＱ及びQ9を含む。これらのコレクタ72及び74
は、V_eeに接続される。１対の2xのnpnトランジスタQ10
及びQ11は、ノード80において相互に結合されているベ
ース76及び78と、トランジスタQ8及びQ9のエミッタ86及
び87にそれぞれが接続されているエミッタ82及び84とを
有する。トランジスタQ10及びQ11のコレクタ88及び89
は、抵抗R1及びR2に接続され、それぞれが、入力電流I
_low ⁺及びI_low ^-を導通させる。

１対のダイオードD3及びD4は、ダイオード接続された
1xのnpnトランジスタとして実現されているが、ノード8
0とトランジスタQ10及びQ11のエミッタ82及び84との間
に接続されている。従って、トランジスタQ10及びQ11に
おける電流I_low ⁺及びI_low ^-は、D3及びD4における電流の
２倍である。電流源IS2は、適切には1.5μＡである電流
I_S2をノード80に供給し、トランジスタQ10及びQ11と、
ダイオードD3及びD4とに供給する。

均衡時には、供給電流I_S2は、I_low ⁺及びI_low ^-が1.5μ
Ａを導通するように、差動入力回路28の２つの側面の間
で等しく分割される。入力回路28は、ダイオードD3及び
D4の両端の電圧をそれぞれ低下及び上昇させI_S2の小さ
い部分がダイオードD3を流れ大きな部分がダイオードD4
を流れるようにすることにより、トランジスタQ8のベー
ス69（非反転端子24）におけるV_inの相対的な上昇に応
答する。ダイオード電流の変化は、I_low ⁺及びI_low ^-に反
映される。

入力回路28の幾何学的配置（トポロジ）により、V_in
が、ローの供給電圧V_eeから正の供給電圧V_ccから２つ分
のベース・エミッタ電圧の範囲内までスイングすること
が可能になる。トランジスタQ8及びQ9のベース・コレク
タ電圧は、ゼロ・ボルトによって、効率的に動作する。
従って、V_inは、入力回路28をオフにすることなく、V_ee
を含むことができる。逆に、V_inがV_ccから２つ分のベー
ス・エミッタ電圧の値の範囲内まで上昇する場合には、
これらのトランジスタは、オフに切り換わり始める。

入力段の二重入力回路28及び30は、そのトランジスタ
とダイオードとの導電性が逆であること以外は同一であ
るから、入力回路30の詳細な説明は、省略する。一般的
に、入力回路30は、ベースがそれぞれ非反転及び反転端
子に結合された１対のnpnトランジスタQ12及びQ13を含
む。電流源IS3は、１対のダイオードD5及びD6から基準
電流を流す。これらのダイオードは、pnpトランジスタQ
14及びQ15のベース・エミッタ接合の間に接続され、V_in
の変化に応答して、抵抗R3及びR4をそれぞれ流れるコレ
クタ電流I_high ⁺及びI_high ^-を変調する。

好適な相互インピーダンス段14は、アナログ・デバイ
シズ社の製造によるオペアンプOP284において用いられ
ている折返し形（folded）のカスコード回路である。こ
の折返し形のカスコード回路は、ノード94において相互
に接続されているベース90及び92と、抵抗R1及びR2に接
続され電流I₁及びI₂を流すエミッタ96及び98とを有する
１対の2xのpnpトランジスタQ16及びQ17を含む。電流源I
S4は、適切には0.5μＡであるバイアス電流I_S4を、ノー
ド94から流す。１対の2xのnpnトランジスタQ18及び19
は、ノード104において相互に接続されているベース100
及び102と、抵抗R3及びR4に接続され電流I₃及びI₄を流
すエミッタ106及び108とを有する。トランジスタQ16及
びQ18のコレクタ110及び112は、相互に接続され、同じ
電流I₃＝I₁を導通させる。トランジスタQ17及びQ19のコ
レクタ114及び116は、利得ノード16で接続され、V_inの
変化に応答して、利得ノード16において、電流を一緒に
する。

折返し形カスケード回路は、ノード94の電圧を固定す
ることにより、抵抗R1及びR2の両端での電圧降下を、適
切には50Kである一定の値に維持する。適切には45Kであ
る抵抗R7が、V_ccとダイオードD7のエミッタ118との間に
接続される。ダイオードD7は、ダイオード接続された1.
5xのpnpトランジスタとして実現されるが、そのベース
／コレクタ120は、ノード94に接続される。ダイオードD
7と抵抗R7とは、抵抗R1及びR2の両端の電圧がR7の両端
での電圧とほぼ等しくなるように、バイアスされる。結
果的に、4.5μＡの連続的な電流が、抵抗R1及びR2を流
れる。

折返し形のカスコード回路は、1xのnpnトランジスタQ
20を用いて、トランジスタQ18を制御し、I₃を強制的に
実質的にI₁と同じにする。トランジスタQ20のベース122
は、コレクタ110に接続され、そのコレクタ124は、ノー
ド94に接続され、そのエミッタ126は、ノード104に接続
される。I₃がI₁よりも小さくなる場合には、電流が、Q2
0のベース122の中に駆動される。これにより、Q18のベ
ース100が引き上げられ、I₃を増加させる。逆に、I₃がI
₁よりも大きくなると、Q20へのベース駆動は、減少され
る。これは、Q18のベース100を引き下げ、I₃を減少させ
る。

結果的には、この折返し形カスコード回路は、抵抗R3
を流れる電流I₃を駆動し、この電流が、入力回路30から
の電流I_high ⁺と共に、R3の両端の電圧を設定する。電流
I₃及びI_high ⁺は、R3の両端の電圧がその変化を反映する
ように同じ方向に移動することによって、V_inの変化に
応答する。Q18のベース100における電圧は、従って、Q1
9のベース102における電圧は、R3の両端の電圧と共に上
下に移動して、I₃をI₁と同じに保つ。トランジスタQ19
は、R4の両端の電圧がR3の両端の電圧に追従させるよう
にI₄を調整することによって、そのベース電圧の変動に
応答する。

均衡時には、I₁＝I₂＝３μＡであり、I_high ⁺＝I_high ^-
＝1.5μＡである。折返し形カスコード回路は、I₃を強
制的にI₁と等しくさせるので、I₃もまた、３μＡであ
る。従って、トランジスタQ19は、３μＡのI₃を供給
し、抵抗R3及びR4の両端の電圧は等しくなる。電流I₂及
びI₄は等しいので、利得ノード16における駆動電圧V
_dは、その基準値に留まり、次の段に提供される駆動電
流は、不変である。

負荷のある条件では、増幅器10は、その基準電圧に対
してV_dを低下させ、出力段が負荷電流を供給してV_oをV
_inに維持させる。増幅器10は、I_high ⁺及びI₁、従って、
I₃を増加させ、I₂及びI_high ^-を減少させることにより、
V_inの上方に応答する。これにより、抵抗R3の両端の電
圧が増加し、トランジスタQ19のベース102における電圧
を増加させる。抵抗R3の両端の電圧が上昇するにつれ
て、I_high ^-に起因する抵抗R4の両端の電圧は、低下す
る。従って、トランジスタQ19はI₄を増加させ、抵抗R4
の両端の電圧を引き上げる。これにより、そのコレクタ
116と利得ノード16とにおける電圧を引き下げ、よっ
て、駆動電圧V_dを低下させ、駆動電流を減少させる。増
幅器10は、駆動電圧V_dを上昇させ利得ノード16における
駆動電流を増加させることにより、V_inの低下に応答す
る。

バッファ回路32は、利得ノード16と出力段18における
制御トランジスタQ3のベース42との間に接続される。バ
ッファ回路32の主な目的は、抵抗R3の両端の電圧と等し
い電圧降下を、トランジスタQ19のコレクタ116と制御ト
ランジスタQ3のベース42との間に、均衡して確立させる
ことである。これにより、トランジスタQ18及びQ19のコ
レクタ112及び116での電圧は、ほぼ等しくなり、よっ
て、増幅器のオフセット電圧は低下する。第２の目的
は、利得ノード16を制御トランジスタQ3のベース42から
バッファし、ベース電流の変化が全体として相互インピ
ーダンス段14に与えられないようにすることである。

バッファ回路32は、利得ノード16に接続されたベース
128とコレクタ130と抵抗R8の一端に接続されたエミッタ
132とを有する1xのnpnトランジスタQ21を含む。ダイオ
ードD8は、1xのダイオード接続されたnpnトランジスタ
として実現されているが、制御トランジスタQ3のベース
42に接続されたベース／コレクタ134と、抵抗R8の他端
に接続されたエミッタ136とを有する。トランジスタQ21
とダイオードD8とは、抵抗R8の両端での電圧降下が均衡
時の抵抗R3の両端の電圧とほぼ等しくなるように、バイ
アスされる。

電流ミラーCM2は、トランジスタQ21のコレクタ電流を
ダイオードD8のベース／コレクタ134にミラーして、制
御トランジスタQ3を駆動するベース電流を与える。従っ
て、ΔＩのトランジスタQ3におけるベース電流の変化
は、ΔI/βの利得ノード16における駆動電流の変化を必
要とする。ここで、βは、トランジスタQ21の電流利得
である。電流ミラーCM2は、ダイオード接続された1xのp
npトランジスタとして実現されたダイオードD9と、1xの
pnpトランジスタQ22とを含む。ダイオードD9及びトラン
ジスタQ2のそれぞれのエミッタ138及び140は、抵抗R7に
接続されて、V_ccから供給電流を引き出す。（これはま
た、抵抗R7の両端の電圧を設定するバイアス電流を与え
る。）ダイオードD9のベース／コレクタ142は、トラン
ジスタQ21のコレクタ130とトランジスタQ22のベース144
とに接続される。トランジスタQ22のコレクタ146は、ダ
イオードD8のベース／コレクタ134に接続される。

図２に記載されているように、出力段18は、出力端子
20における負荷電流I_Lを外部負荷に供給してグランドと
5Vとの間のその出力電圧V_oを変調することによって、駆
動信号V_dに応答する。再生電流源55は、必要に応じて利
得電流I_gを供給して、駆動電圧V_dの変化に応答し、所望
の利得を与える。増幅器10がアイドル状態にあるときに
は、入力電圧信号V_inが与えられていないか、又は、信
号が瞬間的に休止（pause）状態にあるので、再生電流
源55は、最小の量だけの利得電流を供給する。これによ
り、性能を犠牲にせずに、増幅器10の電力消費が減少す
る。よって、費用が節約され、増幅器10の寿命が延び、
増幅器ICの物理的な寸法を縮小できる。

増幅器10は、単一バイアス回路148を用いて、基準電
圧レベルを出力段18のトランジスタQ4のベース52に設定
し、電流をバッファ回路32と抵抗R7とに供給し、電流を
ダイオードD7に供給する。これは、アイドル周期の間
に、電流を保存し、増幅器の電力消費を減少させるため
である。

電流源IS5は、適切には２μＡであるバイアス電流I_S5
を供給するが、この電流は、ハイ電圧源V_ccから2xのダ
イオードD10及びD11を流れ、V_eeに至る。ダイオードD10
のベース／コレクタ150はトランジスタQ4のベース52に
接続される。これにより、そのベース電圧を、ローの電
圧源V_eeよりも２つのベース・エミッタ電圧分だけ上に
設定する。ダイオードD11のベース／コレクタ152は、ト
ランジスタQ23及びQ24のベース154及び156にそれぞれ接
続される。エミッタ158及び160は、V_eeに接続される。

トランジスタQ23は、3xのエミッタ面積を有し、従っ
て、３μＡの電流を供給する。この電流は、トランジス
タQ21とダイオードD8との間で等しく分割される。トラ
ンジスタQ24は、1.5xのエミッタ面積を有し、従って1.5
μＡの電流を供給するが、この電流は、ハイの電圧源V
_ccから抵抗R7、ダイオードD7、トランジスタQ20を通
り、そのコレクタ162に至る。

増幅器10は、電流を保存し、従って、バイアス電流を
増幅器の複数の部分において用いるために循環させるこ
とにより、電力消費を減少させる。しかし、維持されて
いる極端な入力によって、増幅器が自己破壊に至ること
もあり得る。これを防止するために、１対のクランプQC
1及びQC2が折返し形カスコード回路に加えられ、電流リ
ミッタQL1が出力段18に追加される。

クランプQC1は、トランジスタQ18のコレクタ112に接
続されたベース164と、V_ccに接続されたコレクタ166
と、トランジスタQ19のコレクタ116に接続されたエミッ
タ168とを有する1xのnpnトランジスタである。通常の動
作では、コレクタ112及び116での電圧は、QC1がオフと
なるように、ほぼ同じである。しかし、Q19のコレクタ
電圧が大きく低下しすぎると、QC1はオンになり、よっ
て、Q19が引き上がられ、その飽和が回避される。

クランプQC2は、ダイオードD8のエミッタ136に接続さ
れたベース170と、V_ccに結合されたコレクタ172と、ト
ランジスタQ24のコレクタ162に接続されたエミッタ174
とを有する1xのnpnトランジスタである。通常の動作で
は、QC2は、オフになっている。しかし、Q17のコレクタ
電圧が大きく引き上げられすぎると、QC2は、飽和する
可能性がある。これにより、クランプQC2のベース170が
引き上がられ、オンになる。よって、トランジスタQ24
によって供給される電流がダイオードD7ではなくクラン
プQC2に与えられる。これにより、入力電圧V_inが低下す
るまで、折返し形カスコード回路が、オフになる。

電流リミッタQL1は、制御トランジスタQ3のコレクタ4
4に接続されたベース176と、V_ccに結合されたエミッタ1
78と、バッファ・トランジスタQ21のコレクタ130に接続
されたコレクタ180とを有する1xのpnpトランジスタQ25
を含む。抵抗R9がトランジスタQ25のベース・エミッタ
接合の間に接続されている。通常の動作では、トランジ
スタQ25は、オフである。しかし、駆動電圧V_dと、従っ
て、制御トランジスタQ3のベース42における電圧とが上
昇しすぎる場合には、トランジスタQ25は、オンにな
り、コレクタ電流をトランジスタQ21に供給する。これ
によって、電流ミラーCM2における電流が減少し、よっ
て、トランジスタQ3へのベース駆動が減少し、そのベー
ス電圧が上昇する。

増幅器10は、４つのコンデンサC1からC4を用いて、そ
の周波数応答を制御する。コンデンサC1は、適切には15
pFであるが、出力端子20と利得ノード16との間に接続さ
れている。C1は、主な補償コンデンサであり、３つの機
能を有する。第１に、C1は、増幅器の出力から制御トラ
ンジスタQ3のベース42に戻る局所的な負のフィードバッ
クを与える。C1はまた、増幅器の周波数の低い及び高い
極をその周波数範囲の外で駆動する極分割（pole split
ting）を与える。最後に、C1は、増幅器にスルー・レー
ト（slew rate）を制御する。コンデンサC2は、トラン
ジスタQ18のコレクタ112からV_eeに接続されている。C2
は、折返し形カスコード回路の高周波相互コンダクタン
スを減少させ、増幅器の帯域幅を制限する。コンデンサ
C3は、利得ノード16とダイオードD8のベース／コレクタ
134との間に接続されている。C3は、Q23のコレクタにお
ける寄生キャパシタンスを補償することにより、増幅器
を安定化させる。コンデンサC4は、利得ノード16と制御
トランジスタQ3のエミッタ46との間に接続されている。
C4は、増幅器が振動するのを防止する。

以上で、本発明の複数の例示的な実施例を示し説明し
たが、当業者であれば、多くの改変や別の実施例を想定
することができよう。例えば、本発明の出力段と共に、
別の入力及び相互インピーダンス段を用いることもでき
る。これらの改変や別の実施例は、次の請求の範囲にお
いて定義された発明の技術的思想及び範囲から逸脱せず
に、考えることができる。

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) H03F 3/30

Claims

(57)【特許請求の範囲】

【請求項１】第１及び第２の供給電圧端子（V_cc、V_ee）
と、外部負荷（22）に接続するための出力端子（20）と、ベース（66、48）と、前記出力端子において接続された
コレクタ（38、40）と、前記第１及び第２の供給電圧端
子にそれぞれ接続されたエミッタ（34、36）とを有して
おり、それによって、前記出力端子において負荷電流
（I_L）を生じる出力電流（I_Q1、I_Q2）を導通させる、反
対の導電性の第１及び第２の出力トランジスタ（Q1、Q
2）と、基準電圧に保持されるベース（52）と、エミッタ（50）
と、所定の範囲に亘って変動する利得電流（I_g）を導通
させるコレクタ（54）とを有する利得トランジスタ（Q
4）と、再生フィードバック経路（CM1、IS1、58）における前記
利得電流をそのエミッタに戻し、それによって、前記電
流源が前記所定の範囲の下端の近くでは負荷なしのアイ
ドル電流を供給し、前記範囲に亘って利得電流を供給す
ることができるようにすることにより、電流を前記利得
トランジスタに供給する再生電流源（55）と、制御電圧を前記第２の出力トランジスタのベースに与
え、それによって、その出力電流が前記利得電流のほぼ
指数的な関数として変動させることにより、前記利得電
流に応答する電圧要素（65）と、ベース（42）と、コレクタ（44）と、前記第１の出力ト
ランジスタのベースと前記利得トランジスタのエミッタ
とに接続されたエミッタ（46）とを有しており、前記フ
ィードバック経路を安定化する制御電流（I_c）を導通
し、前記第１の出力及び利得トランジスタのベース・エ
ミッタ電圧を逆の方向に変調して、前記出力電流は不均
衡となり、従って、前記出力端子において前記負荷電流
を発生することによって、駆動電圧信号（V_d）に応答す
る、制御トランジスタ（Q3）と、を備えていることを特徴とする増幅器出力段。
【請求項２】前記電圧要素は、抵抗（R6）と、前記第２の供給電圧端子と前記第２の出力トランジスタ
のベースとの間で前記抵抗と直列に接続されたダイオー
ドであって、前記利得電流に比例するバイアス電流が、
このダイオードを流れ、前記抵抗の両端の電圧とこのダ
イオードの両端の電圧との和として前記制御電圧を設定
する、ダイオード（D2）と、を備えており、前記電圧要素は、前記範囲の低い部分に
おいては、前記制御電圧をほぼ対数的に変調して前記第
２のトランジスタの出力電流を前記利得電流とほぼ比例
させることにより、利得電流に応答し、前記範囲の高い
部分においては、前記制御電圧をほぼ線形に変調して前
記第２のトランジスタの出力電流を前記利得電流のほぼ
指数的な関数とすることにより、利得電流に応答するこ
とを特徴とする請求項１記載の出力段。
【請求項３】前記再生電流源は、前記利得トランジスタのコレクタに接続され前記利得電
流を第２の側に複写（ミラー）する第１の側と、前記電
圧要素からの前記利得電流のほぼ２倍を流す入力とを有
する電流ミラー（Cm1）と、バイアス電流を、前記電流ミラーの第２の側における利
得電流に加える電流源（IS1）と、前記電流ミラーの第２の側と前記利得トランジスタのエ
ミッタとの間に接続されており、前記再生フィードバッ
ク経路の利得を段々に減少し前記再生電流源によって供
給される利得電流が最大値に制限されるようにすること
によって、利得電流の増加に応答する電流制限回路と、を備えていることを特徴とする請求項１又は請求項２記
載の出力段。
【請求項４】前記電流制限回路は、前記電流ミラーの第２の側に接続されたベースと、コレ
クタと、前記第１の供給電圧端子に接続されたエミッタ
とを有する制限トランジスタ（Q6）と、前記制限トランジスタのコレクタに接続されたベース
と、前記利得トランジスタのエミッタに接続されたコレ
クタと、前記第１の供給電圧端子に接続されたエミッタ
とを有する供給トランジスタ（Q7）と、前記制限トランジスタのベースとコレクタとの間に接続
された制限抵抗であって、前記利得電流が増加すると、
前記供給トランジスタのベースにおける電圧が第１の供
給電圧に向かって駆動され、よって、前記供給トランジ
スタが前記利得及び制御トランジスタに供給される電流
を制限する、制限抵抗（R5）と、を備えていることを特徴とする請求項３記載の出力段。
【請求項５】前記制限及び供給トランジスタは、エミッ
タ面積を有しており、前記供給トランジスタのエミッタ
面積は前記制限トランジスタのエミッタ面積よりも大き
いことを特徴とする請求項４記載の出力段。
【請求項６】前記出力端子と前記制御トランジスタのベ
ースとの間に接続され負のフィードバックを提供して、
この出力段を安定化させるコンデンサ（C1）を更に備え
ていることを特徴とする請求項１、請求項２又は請求項
３記載の出力段。
【請求項７】ベースと、第１及び第２の供給電圧端子
（V_cc、V_ee）にそれぞれ接続されたエミッタと、出力端
子（20）において接続されたコレクタ（38、40）とを有
しており、出力電流を導通させる、反対の導電性の第１
及び第２の出力トランジスタ（Q1、Q2）を備えたバイポ
ーラ形出力段（18）を制御する方法であって、負荷（22）を、前記出力端子と前記第１の供給電圧端子
との間に接続するステップと、駆動電圧信号を、前記第１の出力トランジスタのベース
に印加してその出力電流を調整し、よって、前記出力電
流を不均一とし、前記出力端子において負荷電流（I_L）
を生じさせるステップと、前記駆動電圧信号に応答して利得電流（I_g）を発生する
ステップと、生成フィードバック経路においてフィードバックし、こ
の利得電流が、所定の範囲の亘って、前記範囲の下端に
おいてアイドル状態である間に、変動できるようにする
ことにより、前記利得電流を供給するステップと、前記第２の出力トランジスタのベースにおける制御電圧
（V_c）を、前記利得電流のほぼ線形な関数として変調し
て、その出力電流が前記利得電流のほぼ指数的な関数と
なるようにし、それによって、更に、前記出力電流を不
均一にし前記負荷電流の利得を増加させるステップと、を含むことを特徴とする方法。
【請求項８】前記利得電流を供給するステップは、前記利得電流を、前記再生フィードバック経路に複写
（ミラー）する（CM1）ステップと、電流（I_S1）を前記再生フィードバック経路に注入し、
前記利得電流を増加させるステップと、前記増加した利得電流を戻し（58）、前記利得電流を供
給するステップと、制御電流を調整して、過剰な利得電流を吸収し前記再生
フィードバック経路を安定化させるステップと、を含むことを特徴とする請求項７記載の方法。
【請求項９】前記増加した利得電流を戻すステップは、前記増加した利得電流を所望の利得ファクタによって乗
算するステップであって、前記利得ファクタは、前記所
定の範囲の下端における利得電流のものよりも大きな値
を有する、ステップと、前記利得電流が増加するにつれて前記利得ファクタを段
階的に減少させ、よって、供給される利得電流の量を最
大値よりも小さな値に制限するステップと、を含むことを特徴とする請求項７又は請求項８記載の方
法。
【請求項１０】前記制御電圧を変調するステップは、第１の電圧を前記利得電流の対数関数として調整するス
テップと、第２の電圧を前記利得電流の線形関数として調整するス
テップと、前記第１及び第２の電圧を加算して、前記第２の出力ト
ランジスタのベースにおいて前記制御電圧を与え、前記
制御電圧が、前記範囲の下端では利得電流に対してほぼ
対数的に変化し、前記利得電流が増加すると、より線形
的に段階的に変化するようにするステップと、を含むことを特徴とする請求項７、請求項８又は請求項
９記載の方法。