JP3323950B2 - デジタル画像処理システムでｉｄｃｔを実施する方法及びそのためのｉｄｃｔプロセッサ - Google Patents
デジタル画像処理システムでｉｄｃｔを実施する方法及びそのためのｉｄｃｔプロセッサInfo
- Publication number
- JP3323950B2 JP3323950B2 JP08109193A JP8109193A JP3323950B2 JP 3323950 B2 JP3323950 B2 JP 3323950B2 JP 08109193 A JP08109193 A JP 08109193A JP 8109193 A JP8109193 A JP 8109193A JP 3323950 B2 JP3323950 B2 JP 3323950B2
- Authority
- JP
- Japan
- Prior art keywords
- idct
- kernel
- image
- values
- controller
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/60—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
- G06F17/10—Complex mathematical operations
- G06F17/14—Fourier, Walsh or analogous domain transformations, e.g. Laplace, Hilbert, Karhunen-Loeve, transforms
- G06F17/147—Discrete orthonormal transforms, e.g. discrete cosine transform, discrete sine transform, and variations therefrom, e.g. modified discrete cosine transform, integer transforms approximating the discrete cosine transform
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Data Mining & Analysis (AREA)
- Mathematical Optimization (AREA)
- Mathematical Analysis (AREA)
- Pure & Applied Mathematics (AREA)
- Computational Mathematics (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Databases & Information Systems (AREA)
- Software Systems (AREA)
- Discrete Mathematics (AREA)
- Algebra (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Complex Calculations (AREA)
- Compression Or Coding Systems Of Tv Signals (AREA)
- Processing Or Creating Images (AREA)
- Image Processing (AREA)
- Compression Of Band Width Or Redundancy In Fax (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、デジタル画像処理シス
テムに関するもので、とりわけ、これらのシステムで実
施されるユニタリ変換に関するものである。すなわち、
本発明は、逆離散的余弦変換を極めて速い速度で実施す
ることに関するものである。
テムに関するもので、とりわけ、これらのシステムで実
施されるユニタリ変換に関するものである。すなわち、
本発明は、逆離散的余弦変換を極めて速い速度で実施す
ることに関するものである。
【０００２】
【従来の技術】本出願は、本発明の譲受人であるカリフ
ォルニア州マウンテン・ビューのＳｕｎ Ｍｉｃｒｏｓ
ｙｓｔｅｍｓ，Ｉｎｃ．に譲渡された、Ｍｅｔｈｏｄ
ａｎｄＡｐｐａｒａｔｕｓ ｆｏｒ Ｆａｓｔ Ｉｍｐ
ｌｅｍｅｎｔａｔｉｏｎ ｏｆ Ｉｎｖｅｒｓｅ Ｄｉ
ｓｃｒｅｔｅ Ｃｏｓｉｎｅ Ｔｒａｎｓｆｏｒｍｏｎ
ａ Ｄｉｇｉｔａｌ Ｉｍａｇｅ Ｐｒｏｃｅｓｓｉ
ｎｇ ＳｙｓｔｅｍＵｓｉｎｇ Ｏｐｔｉｍｉｚｅｄ
Ｌｏｏｋｕｐ Ｔａｂｌｅｓと題する、１９９２年３月
１７日に提出された米国特許出願第０７／８５２，９６
９号に関するものである。
ォルニア州マウンテン・ビューのＳｕｎ Ｍｉｃｒｏｓ
ｙｓｔｅｍｓ，Ｉｎｃ．に譲渡された、Ｍｅｔｈｏｄ
ａｎｄＡｐｐａｒａｔｕｓ ｆｏｒ Ｆａｓｔ Ｉｍｐ
ｌｅｍｅｎｔａｔｉｏｎ ｏｆ Ｉｎｖｅｒｓｅ Ｄｉ
ｓｃｒｅｔｅ Ｃｏｓｉｎｅ Ｔｒａｎｓｆｏｒｍｏｎ
ａ Ｄｉｇｉｔａｌ Ｉｍａｇｅ Ｐｒｏｃｅｓｓｉ
ｎｇ ＳｙｓｔｅｍＵｓｉｎｇ Ｏｐｔｉｍｉｚｅｄ
Ｌｏｏｋｕｐ Ｔａｂｌｅｓと題する、１９９２年３月
１７日に提出された米国特許出願第０７／８５２，９６
９号に関するものである。
【０００３】画像処理の際、画像は、一般に、連続した
数学的関数として表される。連続表現は、確定的または
統計的に行われている。確定的表現の場合には、画像の
点特性が考慮され、統計的表現の場合には、画像の平均
特性が指定される。
数学的関数として表される。連続表現は、確定的または
統計的に行われている。確定的表現の場合には、画像の
点特性が考慮され、統計的表現の場合には、画像の平均
特性が指定される。
【０００４】デジタル画像処理システムでは、一般に、
確定的であろうと、統計的であろうと、物理的画像の強
さ、写真濃度、または、他の同様の測定の空間サンプリ
ングによって連続表現が構成される。空間サンプリング
のアナログ結果は、さらに、デジタル・システムの振幅
に比例した離散的結果に量子化される。画像は、量子化
離散的空間サンプリングの結果を「逆転」することによ
って再構成される。
確定的であろうと、統計的であろうと、物理的画像の強
さ、写真濃度、または、他の同様の測定の空間サンプリ
ングによって連続表現が構成される。空間サンプリング
のアナログ結果は、さらに、デジタル・システムの振幅
に比例した離散的結果に量子化される。画像は、量子化
離散的空間サンプリングの結果を「逆転」することによ
って再構成される。
【０００５】さらに、逆転によって画像が再構成される
前に、各種ユニタリ変換を実施することが可能である。
この変換は、画像から明るさのような特徴を抽出し、バ
ンド幅を縮小し、あるいは、次元を減らすために実施さ
れる。一連の画像は、文字どおり数千回もの変換を受け
るので、これらの変換を実施する速度は極めて重要であ
る。例えば、一連の画像を１０フレーム／秒の速度で表
示しなければならず、各画像毎に、３２０×２２４ピク
セルのフレーム・サイズが、２８０の１６×１６ピクセ
ルから成るマクロ・ブロックに分割され、各マクロ・ブ
ロックが、４（８×８）輝度値及び２（８×８）クロミ
ナンス値を有しているとすると、変換される画像データ
に対して、毎秒１６，８００の逆変換（２８０×６×１
０）を実施しなければならない。
前に、各種ユニタリ変換を実施することが可能である。
この変換は、画像から明るさのような特徴を抽出し、バ
ンド幅を縮小し、あるいは、次元を減らすために実施さ
れる。一連の画像は、文字どおり数千回もの変換を受け
るので、これらの変換を実施する速度は極めて重要であ
る。例えば、一連の画像を１０フレーム／秒の速度で表
示しなければならず、各画像毎に、３２０×２２４ピク
セルのフレーム・サイズが、２８０の１６×１６ピクセ
ルから成るマクロ・ブロックに分割され、各マクロ・ブ
ロックが、４（８×８）輝度値及び２（８×８）クロミ
ナンス値を有しているとすると、変換される画像データ
に対して、毎秒１６，８００の逆変換（２８０×６×１
０）を実施しなければならない。
【０００６】離散的余弦変換は、相関関係の強い入力の
相関関係を解除する能力があり、効率のよい実施技法が
発見されたため、広範囲にわたって用いられている。離
散的余弦変換に関する最初期の高速実施技法は、基礎と
なる基本関数の周期性及び再起性を活用した、もともと
高速フーリエ変換のために開発されたアプローチに基づ
くものである。その後、離散的余弦変換の基本行列に関
する各種因数分解を考慮することによって、高速実施技
法が開発された。
相関関係を解除する能力があり、効率のよい実施技法が
発見されたため、広範囲にわたって用いられている。離
散的余弦変換に関する最初期の高速実施技法は、基礎と
なる基本関数の周期性及び再起性を活用した、もともと
高速フーリエ変換のために開発されたアプローチに基づ
くものである。その後、離散的余弦変換の基本行列に関
する各種因数分解を考慮することによって、高速実施技
法が開発された。
【０００７】逆離散的余弦変換と離散的余弦変換の構造
的類似性によって、離散的余弦変換に関する各高速実施
技法は、双対逆離散的余弦変換に対して簡単に適応させ
ることができた。結果として、逆離散的余弦変換の特定
の公式化には全くこだわらず、入力シーケンスに関する
変換領域の説明に特有の統計的特性については、ほとん
ど無視されることになった。
的類似性によって、離散的余弦変換に関する各高速実施
技法は、双対逆離散的余弦変換に対して簡単に適応させ
ることができた。結果として、逆離散的余弦変換の特定
の公式化には全くこだわらず、入力シーケンスに関する
変換領域の説明に特有の統計的特性については、ほとん
ど無視されることになった。
【０００８】画像処理に関するこれ以上の説明について
は、１９７８年のＷｉｌｅｙ Ｉｎｔｅｒｓｃｉｅｎｃ
ｅから刊行されたＷｉｌｌｉａｍ Ｋ．Ｐｒａｔｔによ
るＤｉｇｉｔａｌ Ｉｍａｇｅ Ｐｒｏｃｅｓｓｉｎｇ
参照のこと。離散的余弦変換の高速実施技法に関するこ
れ以上の説明については、１９９０年のＡｃａｄｅｍｉ
ｃ Ｐｒｅｓｓから刊行されたＫ．Ｒ．Ｒａｏ及びＰ．
ＹｉｐによるＤｉｓｃｒｅｔｅ Ｃｏｓｉｎｅ Ｔｒａ
ｎｓｆｏｒｍ：Ａｌｇｏｒｉｔｈｍ，Ａｄｖａｎｔａｇ
ｅｓ，Ａｐｐｌｉｃａｔｉｏｎｓ参照のこと。
は、１９７８年のＷｉｌｅｙ Ｉｎｔｅｒｓｃｉｅｎｃ
ｅから刊行されたＷｉｌｌｉａｍ Ｋ．Ｐｒａｔｔによ
るＤｉｇｉｔａｌ Ｉｍａｇｅ Ｐｒｏｃｅｓｓｉｎｇ
参照のこと。離散的余弦変換の高速実施技法に関するこ
れ以上の説明については、１９９０年のＡｃａｄｅｍｉ
ｃ Ｐｒｅｓｓから刊行されたＫ．Ｒ．Ｒａｏ及びＰ．
ＹｉｐによるＤｉｓｃｒｅｔｅ Ｃｏｓｉｎｅ Ｔｒａ
ｎｓｆｏｒｍ：Ａｌｇｏｒｉｔｈｍ，Ａｄｖａｎｔａｇ
ｅｓ，Ａｐｐｌｉｃａｔｉｏｎｓ参照のこと。
【０００９】
【発明が解決しようとする課題】従って、入力シーケン
スに固有の統計的特性を活用した、逆離散的余弦変換に
関する高速実施技法を開発することが望ましい。特許出
願第０７／８５２，９６９号の関連出願には、ちょうど
それを行う画像処理において逆離散的余弦変換を実施す
るための方法及び装置が開示されている。開示のよう
に、本発明の目的は、画像処理において、より高速度で
逆離散的余弦変換を実施するための方法及び装置を提供
することにある。
スに固有の統計的特性を活用した、逆離散的余弦変換に
関する高速実施技法を開発することが望ましい。特許出
願第０７／８５２，９６９号の関連出願には、ちょうど
それを行う画像処理において逆離散的余弦変換を実施す
るための方法及び装置が開示されている。開示のよう
に、本発明の目的は、画像処理において、より高速度で
逆離散的余弦変換を実施するための方法及び装置を提供
することにある。
【００１０】
【課題を解決するための手段】本発明によれば、デジタ
ル画像処理システムに関する逆離散的余弦変換（ＩＤＣ
Ｔ）を極めて高速度で実施するための方法及び装置が得
られる。逆離散的余弦変換については、入力ベクトルに
一定の係数の線形システム行列を掛けて、出力ベクトル
が得られるようにするものと解説することができる。入
力ベクトルは、一般に、疎である、すなわち、主とし
て、ゼロ値の変換領域係数から構成されている。変換領
域係数は、一般に量子化されるので、計算に用いる前
に、非量子化する必要がある。入力ベクトルの特定の位
置に対応する各システム行列の列ベクトルは、再構成の
核と呼ばれる。
ル画像処理システムに関する逆離散的余弦変換（ＩＤＣ
Ｔ）を極めて高速度で実施するための方法及び装置が得
られる。逆離散的余弦変換については、入力ベクトルに
一定の係数の線形システム行列を掛けて、出力ベクトル
が得られるようにするものと解説することができる。入
力ベクトルは、一般に、疎である、すなわち、主とし
て、ゼロ値の変換領域係数から構成されている。変換領
域係数は、一般に量子化されるので、計算に用いる前
に、非量子化する必要がある。入力ベクトルの特定の位
置に対応する各システム行列の列ベクトルは、再構成の
核と呼ばれる。
【００１１】本発明によれば、デジタル画像処理システ
ムには、逆離散的余弦変換のＮ×Ｎの出力ベクトルを計
算する専用逆離散的余弦変換プロセッサが設けられる。
その現在のところ最も望ましいの場合、専用逆離散的余
弦変換プロセッサは、コントローラ、ランダム・アクセ
ス・メモリのアレイ、及び、累算器のＮ×Ｎアレイから
構成される。
ムには、逆離散的余弦変換のＮ×Ｎの出力ベクトルを計
算する専用逆離散的余弦変換プロセッサが設けられる。
その現在のところ最も望ましいの場合、専用逆離散的余
弦変換プロセッサは、コントローラ、ランダム・アクセ
ス・メモリのアレイ、及び、累算器のＮ×Ｎアレイから
構成される。
【００１２】コントローラは、順マッピング手順を利用
して、Ｎ×Ｎ出力ベクトルの計算を制御する。すなわ
ち、コントローラは、非ゼロの非量子化変換領域係数に
よってスケーリングを施された、各システム行列の列を
順次累算することによって、行列の積及び出力ベクトル
が計算されるようにする。すなわち、コントローラは、
最初にＮ×Ｎアレイをなす累算器をゼロ値に初期設定す
る。初期設定が済むと、コントローラは量子化変換領域
係数がＮ×Ｎ入力ベクトルから選択されるようにする。
量子化変換領域係数が非ゼロの場合、コントローラは、
変換領域係数が非量子化され、そのスケーリングを施し
た再構成の核の多くても（Ｎ2 ＋２Ｎ）／８の固有の核
値が求められるようにする。次に、コントローラは、多
くても（Ｎ2 ＋２Ｎ）／８の固有の核値が、順次、選択
的に、Ｎ×Ｎアレイをなす累算器に累算されるようにす
る。
して、Ｎ×Ｎ出力ベクトルの計算を制御する。すなわ
ち、コントローラは、非ゼロの非量子化変換領域係数に
よってスケーリングを施された、各システム行列の列を
順次累算することによって、行列の積及び出力ベクトル
が計算されるようにする。すなわち、コントローラは、
最初にＮ×Ｎアレイをなす累算器をゼロ値に初期設定す
る。初期設定が済むと、コントローラは量子化変換領域
係数がＮ×Ｎ入力ベクトルから選択されるようにする。
量子化変換領域係数が非ゼロの場合、コントローラは、
変換領域係数が非量子化され、そのスケーリングを施し
た再構成の核の多くても（Ｎ2 ＋２Ｎ）／８の固有の核
値が求められるようにする。次に、コントローラは、多
くても（Ｎ2 ＋２Ｎ）／８の固有の核値が、順次、選択
的に、Ｎ×Ｎアレイをなす累算器に累算されるようにす
る。
【００１３】現在のところ望ましい形態の場合、Ｎ×Ｎ
アレイをなす累算器は、入力及び制御ラインを共用する
Ｎ2の同一の累算器ブロックから構成される。各累算器
ブロックは、制限された数の別個の演算を実施するよう
に設計されている。この制限された別個の演算は、次の
演算から構成される。
アレイをなす累算器は、入力及び制御ラインを共用する
Ｎ2の同一の累算器ブロックから構成される。各累算器
ブロックは、制限された数の別個の演算を実施するよう
に設計されている。この制限された別個の演算は、次の
演算から構成される。
【００１４】
【数１】
【００１５】さらに、累算器ブロックは論理的にグルー
プ化される。累算器ブロック・グループは、２P のやり
方の１つでは互いに対称である。Ｐ個の対称性選択ビッ
トが、適合する対称性を選択するため、制御ラインに送
り出される。さらに、各累算器ブロック・グループは、
２q 未満の配列の１つをなすように構成することができ
るが、ここで、ｑは、Ｎ2／２(p-1)に等しい。ｑ未満の
配列の選択ビットは、適合する配列を選択するため、制
御ラインに送り出される。結果として、Ｎ×Ｎアレイを
なす累算器は、比較的低いコストで実現することができ
る。
プ化される。累算器ブロック・グループは、２P のやり
方の１つでは互いに対称である。Ｐ個の対称性選択ビッ
トが、適合する対称性を選択するため、制御ラインに送
り出される。さらに、各累算器ブロック・グループは、
２q 未満の配列の１つをなすように構成することができ
るが、ここで、ｑは、Ｎ2／２(p-1)に等しい。ｑ未満の
配列の選択ビットは、適合する配列を選択するため、制
御ラインに送り出される。結果として、Ｎ×Ｎアレイを
なす累算器は、比較的低いコストで実現することができ
る。
【００１６】現在のところ望ましい実施例では、コント
ローラは、選択された変換係数が非量子化され、そのス
ケーリングを施した再構成の核の、多くても（Ｎ2 ＋２
Ｎ）／８の固有の核値が、１つの組み合わせステップで
求められるようにする。コントローラは、多くても（Ｎ
2 ＋２Ｎ）／８の固有の核値が、入力ベクトルにおける
選択された係数の位置に対応する、ランダム・アクセス
・メモリのアレイに記憶されたルック・アップ・テーブ
ルから検索されるようにする。入力ベクトルの各位置毎
に１つずつ、全部でＮのルック・アップ・テーブルが、
ランダム・アクセス・メモリのアレイに記憶される。ル
ック・アップ・テーブルによって、選択された変換領域
係数の非量子化、及び、その再構成の核値に対するスケ
ーリングが、１つの組み合わせステップで行われる。
ローラは、選択された変換係数が非量子化され、そのス
ケーリングを施した再構成の核の、多くても（Ｎ2 ＋２
Ｎ）／８の固有の核値が、１つの組み合わせステップで
求められるようにする。コントローラは、多くても（Ｎ
2 ＋２Ｎ）／８の固有の核値が、入力ベクトルにおける
選択された係数の位置に対応する、ランダム・アクセス
・メモリのアレイに記憶されたルック・アップ・テーブ
ルから検索されるようにする。入力ベクトルの各位置毎
に１つずつ、全部でＮのルック・アップ・テーブルが、
ランダム・アクセス・メモリのアレイに記憶される。ル
ック・アップ・テーブルによって、選択された変換領域
係数の非量子化、及び、その再構成の核値に対するスケ
ーリングが、１つの組み合わせステップで行われる。
【００１７】さらに、現在のところ望ましい形態の場
合、再構成の核の対称特性、量子化に固有の特性及び量
子化変換領域係数の統計的属性を活用し、これによっ
て、画像の逆変換に必要な計算総量をさらに減少させ、
かつデジタル画像処理システムの総合的なＩＤＣＴ効率
を向上させるルック・アップ・テーブルが、まさに、最
適である。さらに、必要時に、多くとも（Ｎ2 ＋２Ｎ）
／８の固有の核値からなる各集合を計算し、それらが、
その時点で記憶されていない場合に限って、記憶する。
合、再構成の核の対称特性、量子化に固有の特性及び量
子化変換領域係数の統計的属性を活用し、これによっ
て、画像の逆変換に必要な計算総量をさらに減少させ、
かつデジタル画像処理システムの総合的なＩＤＣＴ効率
を向上させるルック・アップ・テーブルが、まさに、最
適である。さらに、必要時に、多くとも（Ｎ2 ＋２Ｎ）
／８の固有の核値からなる各集合を計算し、それらが、
その時点で記憶されていない場合に限って、記憶する。
【００１８】
【実施例】デジタル画像処理システムにおいて逆離散的
余弦変換を極めて速い速度で実施するための方法及び装
置について開示する。説明を目的とした下記の解説で
は、本発明の完全な理解のため、特定の数、材料、及
び、構成について述べることにする。しかし、当該技術
の熟練者には明らかなように、特定の細目によらずに実
施することも可能である。他の例の場合には、本発明が
不必要に曖昧にならないようにするため、周知のシステ
ムは略図またはブロック図で示すことにする。
余弦変換を極めて速い速度で実施するための方法及び装
置について開示する。説明を目的とした下記の解説で
は、本発明の完全な理解のため、特定の数、材料、及
び、構成について述べることにする。しかし、当該技術
の熟練者には明らかなように、特定の細目によらずに実
施することも可能である。他の例の場合には、本発明が
不必要に曖昧にならないようにするため、周知のシステ
ムは略図またはブロック図で示すことにする。
【００１９】次に図１を参照すると、本発明の教示を組
み込んだデジタル画像処理システムを表したブロック図
が示されている。デジタル画像プロセッサ１３に対して
出力する画像サンプラ１２が示されている。画像サンプ
ラ１２は、物理的画像のサンプリングを行って、その画
像に関するアナログ空間サンプルを発生するために用い
られる。画像サンプラ１２は、広いカテゴリでの画像サ
ンプリング装置を表すことを意図したものであるが、こ
れらは、当該技術において周知のところであり、これ以
上の説明は行わない。
み込んだデジタル画像処理システムを表したブロック図
が示されている。デジタル画像プロセッサ１３に対して
出力する画像サンプラ１２が示されている。画像サンプ
ラ１２は、物理的画像のサンプリングを行って、その画
像に関するアナログ空間サンプルを発生するために用い
られる。画像サンプラ１２は、広いカテゴリでの画像サ
ンプリング装置を表すことを意図したものであるが、こ
れらは、当該技術において周知のところであり、これ以
上の説明は行わない。
【００２０】デジタル画像プロセッサ１３は、入力とし
て、画像サンプラ１２の出力を受け取り、次に、画像再
構成器１６に出力する。画像プロセッサ１３は、アナロ
グ・サンプルを離散的サンプルに変換する量子化、離散
的余弦変換を含むユニタリ変換、非量子化、及び逆離散
的余弦変換を含む逆ユニタリ変換を実施する。デジタル
画像プロセッサ１３は、図２−５に関連してさらに詳細
に後述することになる主プロセッサ１４及び逆離散的余
弦変換（ＩＤＣＴ）プロセッサ１５から構成される。
て、画像サンプラ１２の出力を受け取り、次に、画像再
構成器１６に出力する。画像プロセッサ１３は、アナロ
グ・サンプルを離散的サンプルに変換する量子化、離散
的余弦変換を含むユニタリ変換、非量子化、及び逆離散
的余弦変換を含む逆ユニタリ変換を実施する。デジタル
画像プロセッサ１３は、図２−５に関連してさらに詳細
に後述することになる主プロセッサ１４及び逆離散的余
弦変換（ＩＤＣＴ）プロセッサ１５から構成される。
【００２１】画像再構成器１６は、入力として画像プロ
セッサ１３の出力を受け取って画像を出力する。画像再
構成器１６は、また、ラスター・ディスプレイを含む広
いカテゴリーでの画像再構成器を表すことを意図したも
のであるが、これらは、当該技術において周知のところ
であり、これ以上の説明は行わない。
セッサ１３の出力を受け取って画像を出力する。画像再
構成器１６は、また、ラスター・ディスプレイを含む広
いカテゴリーでの画像再構成器を表すことを意図したも
のであるが、これらは、当該技術において周知のところ
であり、これ以上の説明は行わない。
【００２２】次に、図２を参照すると、図１に示すデジ
タル画像プロセッサの主プロセッサを表したブロック図
が示されている。ここには中央演算処理装置（ＣＰＵ）
１８及び大容量記憶装置２２に結合された入力／出力
（Ｉ／Ｏ）回路２４が示されている。Ｉ／Ｏ回路２４
は、画像サンプラ、画像再構成器、ＩＤＣＴプロセッ
サ、及び、大容量記憶装置２２との間で、適合する構造
の形式による情報通信を行うために利用される。Ｉ／Ｏ
回路２４は、また、広いカテゴリでのＩ／Ｏ回路を表す
ことを意図したものであるが、これらは、当該技術にお
いて周知のところであり、これ以上の説明は行わない。
タル画像プロセッサの主プロセッサを表したブロック図
が示されている。ここには中央演算処理装置（ＣＰＵ）
１８及び大容量記憶装置２２に結合された入力／出力
（Ｉ／Ｏ）回路２４が示されている。Ｉ／Ｏ回路２４
は、画像サンプラ、画像再構成器、ＩＤＣＴプロセッ
サ、及び、大容量記憶装置２２との間で、適合する構造
の形式による情報通信を行うために利用される。Ｉ／Ｏ
回路２４は、また、広いカテゴリでのＩ／Ｏ回路を表す
ことを意図したものであるが、これらは、当該技術にお
いて周知のところであり、これ以上の説明は行わない。
【００２３】ＣＰＵ１８は、Ｉ／Ｏ回路１６に結合され
るだけでなく、メモリ２０にも結合される。ＣＰＵ１８
は、量子化、離散的余弦変換を含むユニタリ変換、非量
子化、及び、逆離散的余弦変換を除く逆ユニタリ変換を
実施するために利用される。ＣＰＵ１８は、また、広い
カテゴリでのプロセッサを表すことを意図したものであ
るが、これらは、当該技術において周知のところであ
り、これ以上の説明は行わない。
るだけでなく、メモリ２０にも結合される。ＣＰＵ１８
は、量子化、離散的余弦変換を含むユニタリ変換、非量
子化、及び、逆離散的余弦変換を除く逆ユニタリ変換を
実施するために利用される。ＣＰＵ１８は、また、広い
カテゴリでのプロセッサを表すことを意図したものであ
るが、これらは、当該技術において周知のところであ
り、これ以上の説明は行わない。
【００２４】メモリ２０は、ＣＰＵ１６が実施する量子
化、離散的余弦変換を含むユニタリ変換、非量子化、及
び、逆ユニタリ変換（逆離散的余弦変換を除く）の作業
データと中間結果を記憶するために利用される。メモリ
２０は、また、広いカテゴリでのメモリを表すことを意
図したものであるが、これらは、当該技術において周知
のところであり、これ以上の説明は行わない。
化、離散的余弦変換を含むユニタリ変換、非量子化、及
び、逆ユニタリ変換（逆離散的余弦変換を除く）の作業
データと中間結果を記憶するために利用される。メモリ
２０は、また、広いカテゴリでのメモリを表すことを意
図したものであるが、これらは、当該技術において周知
のところであり、これ以上の説明は行わない。
【００２５】大容量記憶装置２２は、アナログ・サンプ
ル及び量子化された離散的サンプルの記憶に利用され
る。大容量記憶装置２２は、また、広いカテゴリでの大
容量記憶装置を表すことを意図したものであるが、これ
らは、当該技術において周知のところであり、これ以上
の説明は行わない。
ル及び量子化された離散的サンプルの記憶に利用され
る。大容量記憶装置２２は、また、広いカテゴリでの大
容量記憶装置を表すことを意図したものであるが、これ
らは、当該技術において周知のところであり、これ以上
の説明は行わない。
【００２６】次に、図３を参照すると、本発明の逆離散
的余弦変換プロセッサを示すブロック図が示されてい
る。現在のところ望ましい形態の場合、ＩＤＣＴプロセ
ッサは、ランダム・アクセス・メモリのアレイ２１及び
累算器のアレイ２３に結合されたコントローラ１７から
構成される。ランダム・アクセス・メモリのアレイ２１
及び累算器のアレイ２３は、さらに、互いに結合されて
いる。
的余弦変換プロセッサを示すブロック図が示されてい
る。現在のところ望ましい形態の場合、ＩＤＣＴプロセ
ッサは、ランダム・アクセス・メモリのアレイ２１及び
累算器のアレイ２３に結合されたコントローラ１７から
構成される。ランダム・アクセス・メモリのアレイ２１
及び累算器のアレイ２３は、さらに、互いに結合されて
いる。
【００２７】コントローラ１７は、逆離散的余弦変換を
制御するために用いられる。タイプＩＩの場合、２次元
逆離散的余弦変換は、次の通りである。
制御するために用いられる。タイプＩＩの場合、２次元
逆離散的余弦変換は、次の通りである。
【００２８】
【数２】
【００２９】コントローラ１７は、線形システムとし
て、逆変換を制御する。 Ｏ＝ＣＩ （２） ここで、ＩおよびＯは、それぞれ、Ｎ×Ｎ変換入力シー
ケンスｉ（ｕ，ｖ）及び再構成された出力シーケンスＯ
（ｘ，ｙ）のローオーダ列挙によって構成されたＮ2 次
元のベクトルである。システム行列Ｃは入力重み付け項
から構成され、下記のように定義される。
て、逆変換を制御する。 Ｏ＝ＣＩ （２） ここで、ＩおよびＯは、それぞれ、Ｎ×Ｎ変換入力シー
ケンスｉ（ｕ，ｖ）及び再構成された出力シーケンスＯ
（ｘ，ｙ）のローオーダ列挙によって構成されたＮ2 次
元のベクトルである。システム行列Ｃは入力重み付け項
から構成され、下記のように定義される。
【００３０】
【数３】
【００３１】すなわち、コントローラ１７は、順マッピ
ング式に出力ベクトルＯの計算を制御する、すなわち、
システム行列の列は、対応する入力値によってスケーリ
ングを施され、順次出力ベクトルＯに累算される。例え
ば、入力ｉuvによって、システム行列の（ｖＮ＋ｕ）th
列の各要素Ｃuvにスケーリングが施され、結果は、出力
ベクトルＯに累算される。ここに
ング式に出力ベクトルＯの計算を制御する、すなわち、
システム行列の列は、対応する入力値によってスケーリ
ングを施され、順次出力ベクトルＯに累算される。例え
ば、入力ｉuvによって、システム行列の（ｖＮ＋ｕ）th
列の各要素Ｃuvにスケーリングが施され、結果は、出力
ベクトルＯに累算される。ここに
【００３２】
【数４】
【００３３】行列式として、これは、次のように書かれ
る。
る。
【００３４】
【数５】
【００３５】コントローラ１７が、順マッピング手順を
利用して出力ベクトルＯの計算を制御する方法について
は、図５に関連してさらに詳細に後述することにする。
利用して出力ベクトルＯの計算を制御する方法について
は、図５に関連してさらに詳細に後述することにする。
【００３６】図３を参照すると、ランダム・アクセス・
メモリのアレイ２１は、コントローラ１７の制御下で、
逆離散的余弦変換の作業データ及び中間結果を記憶する
ために用いられる。すなわち、現在のところ望ましい実
施例によれば、ランダム・アクセス・メモリ２１には、
コントローラ１７の制御下において、入力ベクトルの各
位置毎に１つずつ、複数の対応するルック・アップ・テ
ーブルを記憶させる。ルック・アップ・テーブルを記憶
させること除けば、ランダム・アクセス・メモリのアレ
イ２１は、広いカテゴリでの記憶装置を表すことを意図
したものであるが、これらは、当該技術において周知の
ところであり、これ以上の説明は行わない。
メモリのアレイ２１は、コントローラ１７の制御下で、
逆離散的余弦変換の作業データ及び中間結果を記憶する
ために用いられる。すなわち、現在のところ望ましい実
施例によれば、ランダム・アクセス・メモリ２１には、
コントローラ１７の制御下において、入力ベクトルの各
位置毎に１つずつ、複数の対応するルック・アップ・テ
ーブルを記憶させる。ルック・アップ・テーブルを記憶
させること除けば、ランダム・アクセス・メモリのアレ
イ２１は、広いカテゴリでの記憶装置を表すことを意図
したものであるが、これらは、当該技術において周知の
ところであり、これ以上の説明は行わない。
【００３７】対応するルック・アップ・テーブルを利用
して、組み合わされた単一ステップで、入力ベクトルの
各量子化変換領域係数が非量子化され、その対応する再
構成の核にスケーリングが施される。各ルック・アップ
・テーブルは、入力ベクトルの対応する位置に、量子化
変換領域係数に関するスケーリングを施した再構成の核
の核値を供給する。非量子化とスケーリングを単一テー
ブル参照ステップに組み合わせることによって、デジタ
ル画像処理システムの総合的なＩＤＣＴ効率が改善され
る。
して、組み合わされた単一ステップで、入力ベクトルの
各量子化変換領域係数が非量子化され、その対応する再
構成の核にスケーリングが施される。各ルック・アップ
・テーブルは、入力ベクトルの対応する位置に、量子化
変換領域係数に関するスケーリングを施した再構成の核
の核値を供給する。非量子化とスケーリングを単一テー
ブル参照ステップに組み合わせることによって、デジタ
ル画像処理システムの総合的なＩＤＣＴ効率が改善され
る。
【００３８】各ルック・アップ・テーブルは、複数のポ
テンシャル入力値及びその対応するスケーリングを施し
た再構成の核の核値から構成される。ルック・アップ・
テーブルの内容は、ＩＤＣＴ間で再生されないので、従
って、既に計算されて、記憶されているポテンシャル入
力値、及び、その対応する再構成の核の核値が、後続の
ＩＤＣＴにおける再使用のために利用可能になる。画像
の逆変換には、一般に、数千回の変換が必要になるの
で、一連のＩＤＣＴに関する多くの同一の非量子化及び
スケーリングが、これによって、省かれることになり、
デジタル画像処理システムの総合的なＩＤＣＴ効率が、
改善される。
テンシャル入力値及びその対応するスケーリングを施し
た再構成の核の核値から構成される。ルック・アップ・
テーブルの内容は、ＩＤＣＴ間で再生されないので、従
って、既に計算されて、記憶されているポテンシャル入
力値、及び、その対応する再構成の核の核値が、後続の
ＩＤＣＴにおける再使用のために利用可能になる。画像
の逆変換には、一般に、数千回の変換が必要になるの
で、一連のＩＤＣＴに関する多くの同一の非量子化及び
スケーリングが、これによって、省かれることになり、
デジタル画像処理システムの総合的なＩＤＣＴ効率が、
改善される。
【００３９】現在のところ望ましい形態の場合、再構成
の核の対称特性、量子化に固有の特性、及び、量子化変
換領域係数の統計的属性を活用し、これによって、画像
の逆変換に必要な計算総量をさらに減少させ、デジタル
画像処理システムの総合的なＩＤＣＴ効率を向上させ
る、ルック・アップ・テーブルがまさに最適である。
の核の対称特性、量子化に固有の特性、及び、量子化変
換領域係数の統計的属性を活用し、これによって、画像
の逆変換に必要な計算総量をさらに減少させ、デジタル
画像処理システムの総合的なＩＤＣＴ効率を向上させ
る、ルック・アップ・テーブルがまさに最適である。
【００４０】最適化には、下記が含まれる。 ａ）全てのＮ2 核値を記憶する代わりに、Ｎ×ＮのＩＤ
ＣＴの各ポテンシャル入力値毎に、スケーリングを施し
た再構成の核の、多くても（Ｎ2 ＋２Ｎ）／８の固有の
核値を各テーブルに記憶する。再構成の核のＮ2 の核値
は、再構成の核に関して記憶されている、これら多くて
も（Ｎ2 ＋２Ｎ）／８の固有の核値から求めることがで
きる。 ｂ）より多数の非量子化ポテンシャル入力値に関するス
ケーリングを施された再構成の核の多くても（Ｎ2 ＋２
Ｎ）／８の固有の核値を記憶する代わりに、量子化ポテ
ンシャル入力値に関するスケーリングを施された再構成
の核の、多くても（Ｎ2 ＋２Ｎ）／８の固有の核値を各
ルック・アップ・テーブルに記憶する。 ｃ）任意の特定の時点において、量子化ポテンシャル入
力値の部分集合だけに関するスケーリングを施された再
構成の核の、多くても（Ｎ2 ＋２Ｎ）／８の固有の核値
を各ルック・アップ・テーブルに記憶し、ポテンシャル
入力値の各集合、及びそのスケーリングを施された再構
成の核に関する多くても（Ｎ2 ＋２Ｎ）／８の固有の核
値のテーブル位置に、量子化変換領域係数の最下位ビッ
トによる指標付けを行う。
ＣＴの各ポテンシャル入力値毎に、スケーリングを施し
た再構成の核の、多くても（Ｎ2 ＋２Ｎ）／８の固有の
核値を各テーブルに記憶する。再構成の核のＮ2 の核値
は、再構成の核に関して記憶されている、これら多くて
も（Ｎ2 ＋２Ｎ）／８の固有の核値から求めることがで
きる。 ｂ）より多数の非量子化ポテンシャル入力値に関するス
ケーリングを施された再構成の核の多くても（Ｎ2 ＋２
Ｎ）／８の固有の核値を記憶する代わりに、量子化ポテ
ンシャル入力値に関するスケーリングを施された再構成
の核の、多くても（Ｎ2 ＋２Ｎ）／８の固有の核値を各
ルック・アップ・テーブルに記憶する。 ｃ）任意の特定の時点において、量子化ポテンシャル入
力値の部分集合だけに関するスケーリングを施された再
構成の核の、多くても（Ｎ2 ＋２Ｎ）／８の固有の核値
を各ルック・アップ・テーブルに記憶し、ポテンシャル
入力値の各集合、及びそのスケーリングを施された再構
成の核に関する多くても（Ｎ2 ＋２Ｎ）／８の固有の核
値のテーブル位置に、量子化変換領域係数の最下位ビッ
トによる指標付けを行う。
【００４１】さらに、その現在のところ望ましい形態の
場合、ランダム・アクセス・メモリのアレイ２１に記憶
されているルック・アップ・テーブルのテーブル値は、
前もって計算されることはない。選択された量子化変換
領域係数にとって、多くても（Ｎ2＋２Ｎ）／８の固有
の核値が必要になり、その時点において、対応するルッ
ク・アップ・テーブルの指標付きテーブル位置に記憶さ
れていない場合に限って、量子化ポテンシャル入力値に
関するスケーリングを施された再構成の核の、多くても
（Ｎ2 ＋２Ｎ）／８の固有の核値が計算され、量子化ポ
テンシャル入力値に関連したテーブルに記憶される。選
択された量子化変換領域係数は、この時点において非量
子化される。しかし、固有の核値を計算し、記憶してし
まうと、重ね書きされるまで、後続のＩＤＣＴによる再
使用のために利用することが可能になる。
場合、ランダム・アクセス・メモリのアレイ２１に記憶
されているルック・アップ・テーブルのテーブル値は、
前もって計算されることはない。選択された量子化変換
領域係数にとって、多くても（Ｎ2＋２Ｎ）／８の固有
の核値が必要になり、その時点において、対応するルッ
ク・アップ・テーブルの指標付きテーブル位置に記憶さ
れていない場合に限って、量子化ポテンシャル入力値に
関するスケーリングを施された再構成の核の、多くても
（Ｎ2 ＋２Ｎ）／８の固有の核値が計算され、量子化ポ
テンシャル入力値に関連したテーブルに記憶される。選
択された量子化変換領域係数は、この時点において非量
子化される。しかし、固有の核値を計算し、記憶してし
まうと、重ね書きされるまで、後続のＩＤＣＴによる再
使用のために利用することが可能になる。
【００４２】実施例の１つによれば、コントローラ１７
は、選択された変換領域係数の条件付き非量子化、及び
その再構成の核の、多くても（Ｎ2 ＋２Ｎ）／８の固有
の核値の計算を直接実施する。代替実施例の場合、条件
付き計算は、コントローラ１７の制御下において、乗算
回路によって行われ、乗算回路は、コントローラ１７及
びランダム・アクセス・メモリのアレイ２１に結合され
ている。
は、選択された変換領域係数の条件付き非量子化、及び
その再構成の核の、多くても（Ｎ2 ＋２Ｎ）／８の固有
の核値の計算を直接実施する。代替実施例の場合、条件
付き計算は、コントローラ１７の制御下において、乗算
回路によって行われ、乗算回路は、コントローラ１７及
びランダム・アクセス・メモリのアレイ２１に結合され
ている。
【００４３】最適化ルック・アップ・テーブルのさらに
詳細な説明については、Ｍｅｔｈｏｄ ａｎｄ Ａｐｐ
ａｒａｔｕｓ ｆｏｒ Ｆａｓｔ Ｉｍｐｌｅｍｅｎｔ
ａｉｏｎ ｏｆ Ｉｎｖｅｒｓｅ Ｄｉｓｃｒｅｔｅ
Ｃｏｓｉｎｅ Ｔｒａｎｓｆｏｒｍ Ｉｎ Ａ Ｄｉｇ
ｉｔａｌ Ｉｍａｇｅ Ｐｒｏｃｅｓｓｉｎｇ Ｓｙｓ
ｔｅｍ Ｕｓｉｎｇ Ｏｐｔｉｍｉｚｅｄ Ｌｏｏｋｕ
ｐ Ｔａｂｌｅｓと題する関連の米国特許出願第０７／
８５２９７０号（特願平５−８１０９０号）参照のこ
と。
詳細な説明については、Ｍｅｔｈｏｄ ａｎｄ Ａｐｐ
ａｒａｔｕｓ ｆｏｒ Ｆａｓｔ Ｉｍｐｌｅｍｅｎｔ
ａｉｏｎ ｏｆ Ｉｎｖｅｒｓｅ Ｄｉｓｃｒｅｔｅ
Ｃｏｓｉｎｅ Ｔｒａｎｓｆｏｒｍ Ｉｎ Ａ Ｄｉｇ
ｉｔａｌ Ｉｍａｇｅ Ｐｒｏｃｅｓｓｉｎｇ Ｓｙｓ
ｔｅｍ Ｕｓｉｎｇ Ｏｐｔｉｍｉｚｅｄ Ｌｏｏｋｕ
ｐ Ｔａｂｌｅｓと題する関連の米国特許出願第０７／
８５２９７０号（特願平５−８１０９０号）参照のこ
と。
【００４４】最適化ルック・アップ・テーブルは、変換
領域係数を非量子化し、その再構成の核にスケーリング
を施すための望ましいアプローチであるが、本発明の場
合、コントローラ１７によって、あるいは、コントロー
ラ１７の制御下にある他の回路要素によって、独立した
ステップで、非量子化及びスケーリングを行うやり方に
より実施可能であることは明らかである。
領域係数を非量子化し、その再構成の核にスケーリング
を施すための望ましいアプローチであるが、本発明の場
合、コントローラ１７によって、あるいは、コントロー
ラ１７の制御下にある他の回路要素によって、独立した
ステップで、非量子化及びスケーリングを行うやり方に
より実施可能であることは明らかである。
【００４５】さらに、図３を参照すると、累算器のアレ
イ２３を利用して、コントローラ１７の制御下で、出力
ベクトルＯの計算が行われる。選択された各変換領域係
数毎に、選択された変換領域係数に関するスケーリング
を施した再構成の核のｋ個の固有の核値が、選択的累算
に適合する制御信号と共に、累算器のアレイ２３に順次
加えられるが、ここで、ｋは、（Ｎ2 ＋２Ｎ）／８以下
である。累算器のアレイ２３は、再構成の核の対称特性
を活用することによって、回路構成の複雑さを軽減し、
比較的低コストで製造することができるように設計され
ている。
イ２３を利用して、コントローラ１７の制御下で、出力
ベクトルＯの計算が行われる。選択された各変換領域係
数毎に、選択された変換領域係数に関するスケーリング
を施した再構成の核のｋ個の固有の核値が、選択的累算
に適合する制御信号と共に、累算器のアレイ２３に順次
加えられるが、ここで、ｋは、（Ｎ2 ＋２Ｎ）／８以下
である。累算器のアレイ２３は、再構成の核の対称特性
を活用することによって、回路構成の複雑さを軽減し、
比較的低コストで製造することができるように設計され
ている。
【００４６】次に、図４を参照すると、本発明の累算器
のアレイを示すブロック図が、示されている。累算器の
アレイ２３は、例えば３７のような、Ｎ2 の同一の単純
な累算器ブロックから構成されている。Ｎ2 の累算器ブ
ロックは、全て、同じ入力ライン３５及び同じ制御ライ
ン３９を共用している。例えば３７のような各累算器ブ
ロックは、コントローラの制御下において、わずかに４
つの異なる演算の１つを実施するように設計されてい
る。
のアレイを示すブロック図が、示されている。累算器の
アレイ２３は、例えば３７のような、Ｎ2 の同一の単純
な累算器ブロックから構成されている。Ｎ2 の累算器ブ
ロックは、全て、同じ入力ライン３５及び同じ制御ライ
ン３９を共用している。例えば３７のような各累算器ブ
ロックは、コントローラの制御下において、わずかに４
つの異なる演算の１つを実施するように設計されてい
る。
【００４７】
【数６】
【００４８】さらに、例えば３７のような累算器ブロッ
クは論理的にグループ化される。累算器ブロック・グル
ープは２p のやり方の１つにおいて互いに対称である。
適合する対称性を選択するため、Ｐ個の対称性選択ビッ
トが、制御ラインに送り出される。典型的な８×８の場
合、３７のような累算器ブロックは、象限によってグル
ープ化され、４つのやり方の１つにおいて互いに対称に
なる。従って、適合する対称性を選択するため、２つの
対称性選択ビットが送り出される。典型的な８×８の場
合に、累算器ブロック・グループが互いに対称になる４
つのやり方は、次の通りである。
クは論理的にグループ化される。累算器ブロック・グル
ープは２p のやり方の１つにおいて互いに対称である。
適合する対称性を選択するため、Ｐ個の対称性選択ビッ
トが、制御ラインに送り出される。典型的な８×８の場
合、３７のような累算器ブロックは、象限によってグル
ープ化され、４つのやり方の１つにおいて互いに対称に
なる。従って、適合する対称性を選択するため、２つの
対称性選択ビットが送り出される。典型的な８×８の場
合に、累算器ブロック・グループが互いに対称になる４
つのやり方は、次の通りである。
【００４９】
【数７】
【００５０】ここで、 Ｈ＝ＱＲ Ｖ＝ＲＱ Ｄ＝ＲＱＲ そして、Ｒは、リフレクション行列である。
【００５１】
【数８】
【００５２】さらに、累算器ブロックの各グループ内に
おける実際の配列は、２q より大幅に少ないが、ここ
で、ｑはＮ2／２(p-1)に等しい。適合する配列の選択の
ため、ｑ未満の配列選択ビットが制御ラインに送り出さ
れる。典型的な８×８の場合、スケーリングを施した再
構成の核は、３８４の固有の核値から構成することがで
きるので、配列選択のために送り出されるのは、３２
（８2／２(2-1)）に対し、わずか９の配列ビットにな
る。
おける実際の配列は、２q より大幅に少ないが、ここ
で、ｑはＮ2／２(p-1)に等しい。適合する配列の選択の
ため、ｑ未満の配列選択ビットが制御ラインに送り出さ
れる。典型的な８×８の場合、スケーリングを施した再
構成の核は、３８４の固有の核値から構成することがで
きるので、配列選択のために送り出されるのは、３２
（８2／２(2-1)）に対し、わずか９の配列ビットにな
る。
【００５３】各累積ブロックによって実施される演算を
既述の４つの演算に制限し、入力及び制御ラインを共用
し、既述のように、累積器ブロックに制御信号を加える
ことによって、本発明の累積器アレイは、比較的低いコ
ストで実施することが可能である。
既述の４つの演算に制限し、入力及び制御ラインを共用
し、既述のように、累積器ブロックに制御信号を加える
ことによって、本発明の累積器アレイは、比較的低いコ
ストで実施することが可能である。
【００５４】次に、図５を参照すると、ここにはデジタ
ル画像処理システムによる逆離散的余弦変換を極めて高
速度で実施するための本発明による方法を表したブロッ
ク図が示されている。最初に、ブロック４２において、
コントローラは、累算器アレイがゼロ値に初期設定され
るようにする。次に、ブロック４４において、コントロ
ーラは、Ｎ2の変換領域係数の入力ベクトルから、変換
領域係数の１つを選択する。ブロック４６において、選
択した変換領域係数が非ゼロの場合、コントローラは、
ブロック４８−５２において、ｋ個の固有の核値が生成
され、選択的に、累算器アレイに累積されるようにす
る。
ル画像処理システムによる逆離散的余弦変換を極めて高
速度で実施するための本発明による方法を表したブロッ
ク図が示されている。最初に、ブロック４２において、
コントローラは、累算器アレイがゼロ値に初期設定され
るようにする。次に、ブロック４４において、コントロ
ーラは、Ｎ2の変換領域係数の入力ベクトルから、変換
領域係数の１つを選択する。ブロック４６において、選
択した変換領域係数が非ゼロの場合、コントローラは、
ブロック４８−５２において、ｋ個の固有の核値が生成
され、選択的に、累算器アレイに累積されるようにす
る。
【００５５】ブロック４８において、各固有の核値が生
成され、ブロック５０において、適合する対称性選択及
び配列選択標識と共に累積器アレイに加えられる。従っ
て、ブロック５２においては、累積器アレイが固有の核
値のそれぞれを累積する。ブロック４６−５２は、選択
された変換領域係数の再構成の核に関するｋ個の固有の
核値が累算されるまで、コントローラの制御下で繰り返
される。
成され、ブロック５０において、適合する対称性選択及
び配列選択標識と共に累積器アレイに加えられる。従っ
て、ブロック５２においては、累積器アレイが固有の核
値のそれぞれを累積する。ブロック４６−５２は、選択
された変換領域係数の再構成の核に関するｋ個の固有の
核値が累算されるまで、コントローラの制御下で繰り返
される。
【００５６】前述のように、再構成の核のＮ2 の核値
は、全て、ｋ個の固有の核値から求めることが可能であ
り、ｋは多くても（Ｎ2 ＋２Ｎ）／８に等しい。固有の
核値はコントローラによって直接生成されるか、また
は、コントローラの制御下にある他の回路構成によって
生成されるルック・アップ・テーブルから検索すること
ができる。
は、全て、ｋ個の固有の核値から求めることが可能であ
り、ｋは多くても（Ｎ2 ＋２Ｎ）／８に等しい。固有の
核値はコントローラによって直接生成されるか、また
は、コントローラの制御下にある他の回路構成によって
生成されるルック・アップ・テーブルから検索すること
ができる。
【００５７】ブロック４４、及び、ブロック４８−５２
の反復が、逆離散的余弦変換の各非ゼロ変換領域係数毎
に１回ずつ、コントローラの制御下において繰り返され
る。ゼロ変換領域係数は、出力ベクトルに寄与しないの
で、逆離散的余弦変換のゼロ変換領域係数の場合には、
ブロック４４、及びブロック４８−５２をスキップす
る。さらに、画像を再構成するために実施する必要のあ
る各逆離散的余弦変換毎に、コントローラの制御下で全
プロセス４０が反復される。
の反復が、逆離散的余弦変換の各非ゼロ変換領域係数毎
に１回ずつ、コントローラの制御下において繰り返され
る。ゼロ変換領域係数は、出力ベクトルに寄与しないの
で、逆離散的余弦変換のゼロ変換領域係数の場合には、
ブロック４４、及びブロック４８−５２をスキップす
る。さらに、画像を再構成するために実施する必要のあ
る各逆離散的余弦変換毎に、コントローラの制御下で全
プロセス４０が反復される。
【００５８】代替実施例の場合、デジタル画像処理シス
テムの総合的なＩＤＣＴ効率をさらに改善するため、画
像の質のトレード・オフを行うことが可能である。この
代替実施例によれば、そのスケーリングを施された再構
成の核が出力ベクトルに累算される非ゼロ値の量子化変
換領域係数の数が制限される可能性がある。しかし、入
力ベクトルにおける量子化変換領域係数が、優先順位に
基づいて、処理される場合には、画像の質に対する影響
を最小限に抑えることが可能になる。
テムの総合的なＩＤＣＴ効率をさらに改善するため、画
像の質のトレード・オフを行うことが可能である。この
代替実施例によれば、そのスケーリングを施された再構
成の核が出力ベクトルに累算される非ゼロ値の量子化変
換領域係数の数が制限される可能性がある。しかし、入
力ベクトルにおける量子化変換領域係数が、優先順位に
基づいて、処理される場合には、画像の質に対する影響
を最小限に抑えることが可能になる。
【００５９】現在のところ望ましい実施例及び代替実施
例に関して、本発明の説明を行ってきたが、当該技術の
熟練者には明らかなように、本発明は既述の実施例に制
限されるものではない。付属の請求項の精神及び範囲に
含まれる修正及び変更を施して、本発明の方法及び装置
を実施することが可能である。従って、この説明は、本
発明を制限するものではなく、その例示のためのものと
みなすべきである。
例に関して、本発明の説明を行ってきたが、当該技術の
熟練者には明らかなように、本発明は既述の実施例に制
限されるものではない。付属の請求項の精神及び範囲に
含まれる修正及び変更を施して、本発明の方法及び装置
を実施することが可能である。従って、この説明は、本
発明を制限するものではなく、その例示のためのものと
みなすべきである。
【図１】本発明の教示を組み込んだ画像処理システムの
論理図である。
論理図である。
【図２】図１に示す画像処理システムの画像プロセッサ
における主プロセッサの論理図である。
における主プロセッサの論理図である。
【図３】本発明のＩＤＣＴプロセッサの論理図である。
【図４】本発明の累積器アレイの論理図である。
【図５】本発明の方法を示すフローチャートである。
１２ 画像サンプラ １３ デジタル画像プロセッサ １４ 主プロセッサ １５ ＩＤＣＴプロセッサ １６ 画像再構成器 １７ コントローラ １８ ＣＰＵ １９ 乗算器 ２０ メモリ ２１ ランダム・アクセス・メモリ ２２ 大容量記憶装置 ２３ 累算器アレイ
フロントページの続き (73)特許権者 591064003 901 ＳＡＮ ＡＮＴＯＮＩＯ ＲＯＡ Ｄ ＰＡＬＯ ＡＬＴＯ，ＣＡ 94303, Ｕ．Ｓ．Ａ. (72)発明者 リー・アラン・ウェストーヴァー アメリカ合衆国 27514 ノースカロナ イナ州・チャペル ヒル・ナッティ パ イン ドライブ・6921 (56)参考文献 特開 平６−209419（ＪＰ，Ａ) 特開 平４−95468（ＪＰ，Ａ) 特開 平３−258080（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H04N 1/41 - 1/419 G06F 17/14 G06T 1/00 H04N 7/30
Claims (2)
- 【請求項１】 デジタル画像処理システムで、実施コス
トが比較的低いｎ×ｎの入力ベクトルに関する逆離散的
余弦変換（ＩＤＣＴ）を有効に実施する方法において、 ａ）前記デジタル画像システムの画像サンプリング・サ
ブシステムから受信したアナログ画像信号を利用して、
画像信号処理サブシステムが発生した、ある画像の複数
のデジタル化画像信号に対応する量子化入力値である、
ＩＤＣＴ入力ベクトルのｎ2量子化変換領域係数から、
前記デジタル画像処理システムの画像信号処理サブシス
テムにおけるＩＤＣＴプロセッサのコントローラによっ
て、非ゼロ量子化変換領域係数を選択するステップと、 ｂ）前記コントローラの制御下において、前記選択され
た量子化変換領域係数のスケーリングを施した再構成の
核について多くとも（ｎ 2 ＋２ｎ）／８個に等しいｋ個
の核値を発生するステップと、 ｃ）前記コントローラによって、前記発生したｋ個の核
値のそれぞれについて、対称性選択標識及びオペレーシ
ョンコンフィギュレーション選択標識を発生するステッ
プと、 ｄ）前記コントローラによって、前記ＩＤＣＴプロセッ
サのｎ×ｎの累算器からなるアレイに対して、前記発生
したｋ個の核値、及び、その対応する対称性選択標識及
びオペレーションコンフィギュレーション選択標識を順
次供給するステップと、 ｅ）前記対称性選択標識及びオペレーションコンフィギ
ュレーション選択標識に従って、ｎ×ｎの累算器からな
る前記アレイによって、選択的に前記ｋ個の核値のそれ
ぞれを累算するステップから構成され、 これによって、前記ＩＤＣＴプロセッサが極めて効率よ
く、前記ＩＤＣＴを実施することが可能になり、また、
前記ＩＤＣＴプロセッサを比較的低いコストで実現する
ことが可能になることを特徴とする方法。 - 【請求項２】 デジタル画像処理システムで、実施コス
トが比較的低いｎ×ｎの入力ベクトルに関する逆離散的
余弦変換（ＩＤＣＴ）を有効に実施するＩＤＣＴプロセ
ッサにおいて、 ａ）前記デジタル画像システムの画像サンプリング・サ
ブシステムから受信したアナログ画像信号を用いて、画
像信号処理サブシステムが発生した、ある画像の複数の
デジタル化画像信号に対応する量子化入力値である、Ｉ
ＤＣＴ入力ベクトルのｎ2 量子化変換領域係数から、非
ゼロ量子化変換領域係数を選択し、前記選択された量子
化変換領域係数のスケーリングを施した再構成の核につ
いて多くとも（ｎ 2 ＋２ｎ）／８個に等しいｋ個の核値
を発生し、前記発生したｋ個の核値のそれぞれについ
て、対称性選択標識及びコンフィギュレーション標識を
発生するための制御および生成手段と、 ｂ）前記制御および生成手段に結合されて、前記発生し
たｋ個の核値及びその対応する対称性選択標識及びコン
フィギュレーション選択標識のそれぞれを順次受信し、
前記対称性選択標識及びコンフィギュレーション選択標
識にしたがって、選択的に前記ｋ個の核値のそれぞれを
累算するためのｎ×ｎの累算器からなるアレイから構成
された累算手段とを有し、 前記ＩＤＣＴプロセッサは、低コストで効率よく、前記
ＩＤＣＴを実施することを可能にすることを特徴とする
ＩＤＣＴプロセッサ。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US85296992A | 1992-03-17 | 1992-03-17 | |
| US852969 | 1992-03-17 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06217146A JPH06217146A (ja) | 1994-08-05 |
| JP3323950B2 true JP3323950B2 (ja) | 2002-09-09 |
Family
ID=25314678
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP08109193A Expired - Fee Related JP3323950B2 (ja) | 1992-03-17 | 1993-03-17 | デジタル画像処理システムでｉｄｃｔを実施する方法及びそのためのｉｄｃｔプロセッサ |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5301136A (ja) |
| JP (1) | JP3323950B2 (ja) |
Families Citing this family (39)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0576749B1 (en) | 1992-06-30 | 1999-06-02 | Discovision Associates | Data pipeline system |
| GB9405914D0 (en) | 1994-03-24 | 1994-05-11 | Discovision Ass | Video decompression |
| SG45281A1 (en) * | 1992-06-26 | 1998-01-16 | Discovision Ass | Method and arrangement for transformation of signals from a frequency to a time domain |
| US6047112A (en) | 1992-06-30 | 2000-04-04 | Discovision Associates | Technique for initiating processing of a data stream of encoded video information |
| US6112017A (en) | 1992-06-30 | 2000-08-29 | Discovision Associates | Pipeline processing machine having a plurality of reconfigurable processing stages interconnected by a two-wire interface bus |
| US6079009A (en) | 1992-06-30 | 2000-06-20 | Discovision Associates | Coding standard token in a system compromising a plurality of pipeline stages |
| US5768561A (en) | 1992-06-30 | 1998-06-16 | Discovision Associates | Tokens-based adaptive video processing arrangement |
| US6067417A (en) | 1992-06-30 | 2000-05-23 | Discovision Associates | Picture start token |
| US5784631A (en) | 1992-06-30 | 1998-07-21 | Discovision Associates | Huffman decoder |
| US6330665B1 (en) | 1992-06-30 | 2001-12-11 | Discovision Associates | Video parser |
| US6435737B1 (en) | 1992-06-30 | 2002-08-20 | Discovision Associates | Data pipeline system and data encoding method |
| US5809270A (en) | 1992-06-30 | 1998-09-15 | Discovision Associates | Inverse quantizer |
| US7095783B1 (en) | 1992-06-30 | 2006-08-22 | Discovision Associates | Multistandard video decoder and decompression system for processing encoded bit streams including start codes and methods relating thereto |
| US5805914A (en) | 1993-06-24 | 1998-09-08 | Discovision Associates | Data pipeline system and data encoding method |
| US5768629A (en) | 1993-06-24 | 1998-06-16 | Discovision Associates | Token-based adaptive video processing arrangement |
| US5861894A (en) | 1993-06-24 | 1999-01-19 | Discovision Associates | Buffer manager |
| US5699544A (en) | 1993-06-24 | 1997-12-16 | Discovision Associates | Method and apparatus for using a fixed width word for addressing variable width data |
| US6112219A (en) * | 1993-09-23 | 2000-08-29 | Realnetworks, Inc. | Method and apparatus for performing fast discrete cosine transforms and fast inverse discrete cosine transforms using look-up tables |
| CA2145361C (en) | 1994-03-24 | 1999-09-07 | Martin William Sotheran | Buffer manager |
| CA2145365C (en) | 1994-03-24 | 1999-04-27 | Anthony M. Jones | Method for accessing banks of dram |
| CA2145379C (en) | 1994-03-24 | 1999-06-08 | William P. Robbins | Method and apparatus for addressing memory |
| GB9417138D0 (en) | 1994-08-23 | 1994-10-12 | Discovision Ass | Data rate conversion |
| US5712809A (en) * | 1994-10-31 | 1998-01-27 | Vivo Software, Inc. | Method and apparatus for performing fast reduced coefficient discrete cosine transforms |
| US5636152A (en) * | 1995-04-28 | 1997-06-03 | United Microelectronics Corporation | Two-dimensional inverse discrete cosine transform processor |
| US5701263A (en) * | 1995-08-28 | 1997-12-23 | Hyundai Electronics America | Inverse discrete cosine transform processor for VLSI implementation |
| GB2305047A (en) * | 1995-09-01 | 1997-03-26 | Motorola Inc | Inverse DCT image processing |
| US6421695B1 (en) | 1995-10-28 | 2002-07-16 | Lg Electronics Inc. | Apparatus for implementing inverse discrete cosine transform in digital image processing system |
| US6141761A (en) * | 1996-11-05 | 2000-10-31 | Samsung Electronics Co., Ltd. | Low power consuming operating device for digital signal processing using a probability distribution of input digital signals and predetermined output signals |
| US6011536A (en) * | 1998-04-17 | 2000-01-04 | New York University | Method and system for generating an image having a hand-painted appearance |
| EP1236086A2 (en) * | 1999-12-10 | 2002-09-04 | Broadcom Corporation | Apparatus and method for reducing precision of data |
| KR100682736B1 (ko) * | 2000-01-28 | 2007-02-15 | 엠 디솔루션 코포레이션 | 구성가능한 확산 스펙트럼 통신 장치를 위한 구성 발생 방법 |
| US6895421B1 (en) | 2000-10-06 | 2005-05-17 | Intel Corporation | Method and apparatus for effectively performing linear transformations |
| WO2002003710A1 (en) * | 2001-06-15 | 2002-01-10 | Media Excel, Inc. | Fast efficient computation of the discrete cosine transform (dct) of digital video data |
| WO2003042923A1 (en) * | 2001-11-13 | 2003-05-22 | New York University | Logic arrangements, storage mediums, and methods for generating digital images using brush strokes |
| US8423597B1 (en) * | 2003-08-29 | 2013-04-16 | Nvidia Corporation | Method and system for adaptive matrix trimming in an inverse discrete cosine transform (IDCT) operation |
| US7966509B2 (en) * | 2006-05-30 | 2011-06-21 | Nvidia Corporation | System and method for performing low power dynamic trimming |
| US9798698B2 (en) | 2012-08-13 | 2017-10-24 | Nvidia Corporation | System and method for multi-color dilu preconditioner |
| CN103686173B (zh) * | 2014-01-09 | 2017-03-01 | 英特尔公司 | 变换与反变换电路 |
| US11769275B2 (en) | 2017-10-19 | 2023-09-26 | Interdigital Vc Holdings, Inc. | Method and device for predictive encoding/decoding of a point cloud |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4288858A (en) * | 1979-10-01 | 1981-09-08 | General Electric Company | Inverse two-dimensional transform processor |
| FR2561011B1 (fr) * | 1984-03-09 | 1986-09-12 | Cit Alcatel | Processeur de calcul d'une transformee discrete inverse du cosinus |
| FR2582424B1 (fr) * | 1985-05-22 | 1989-06-30 | Guichard Jacques | Circuit de calcul rapide de la transformee en cosinus, directe ou inverse, d'un signal discret |
| US4829465A (en) * | 1986-06-19 | 1989-05-09 | American Telephone And Telegraph Company, At&T Bell Laboratories | High speed cosine transform |
| US5053985A (en) * | 1989-10-19 | 1991-10-01 | Zoran Corporation | Recycling dct/idct integrated circuit apparatus using a single multiplier/accumulator and a single random access memory |
-
1993
- 1993-03-17 JP JP08109193A patent/JP3323950B2/ja not_active Expired - Fee Related
- 1993-07-27 US US08/097,584 patent/US5301136A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06217146A (ja) | 1994-08-05 |
| US5301136A (en) | 1994-04-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3323950B2 (ja) | デジタル画像処理システムでｉｄｃｔを実施する方法及びそのためのｉｄｃｔプロセッサ | |
| JP3323949B2 (ja) | Ｉｄｃｔを効率よく実行する方法及び装置 | |
| US6236765B1 (en) | DWT-based up-sampling algorithm suitable for image display in an LCD panel | |
| JP3453088B2 (ja) | 圧縮テクスチャ・データ構造 | |
| JP3490346B2 (ja) | テクスチャ・データ取り出し方法 | |
| US5606650A (en) | Method and apparatus for storage and retrieval of a texture map in a graphics display system | |
| US4831440A (en) | Television transmission system using transform coding | |
| US7526125B2 (en) | Method of and apparatus for compressing and uncompressing image data | |
| US6421695B1 (en) | Apparatus for implementing inverse discrete cosine transform in digital image processing system | |
| EP0852773A1 (en) | Pipelined pyramid processor for image processing systems | |
| JP2950682B2 (ja) | 逆離散余弦変換演算装置 | |
| KR960040012A (ko) | 프랙탈 영상 압축 장치 및 방법 | |
| US6125212A (en) | Explicit DST-based filter operating in the DCT domain | |
| US9213680B2 (en) | Method and structure for fast in-place transformation of standard full and packed matrix data formats | |
| Reis et al. | Adaptive Haar transform video bandwidth reduction system for RPV's | |
| EP2153405A1 (en) | Method and device for selecting optimal transform matrices for down-sampling dct image | |
| US5434808A (en) | Highly parallel discrete cosine transform engine | |
| WO1999018735A1 (en) | Picture masking and compositing in the frequency domain | |
| US6728313B1 (en) | Method and apparatus for performing MPEG II dequantization and IDCT | |
| Pratt | Intelligent image processing display terminal | |
| US20060159350A1 (en) | Apparatus and method for image processing | |
| Juskiw et al. | Interactive rendering of volumetric data sets | |
| Hunt | Computers and images | |
| JPH09282869A (ja) | ランダムアクセスメモリ | |
| EP2284793A1 (en) | Real time decoding of reduced digital video |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |