JP3324535B2

JP3324535B2 - 表示パネル

Info

Publication number: JP3324535B2
Application number: JP35544398A
Authority: JP
Inventors: 裕満石井; やよい中村
Original assignee: Casio Computer Co Ltd
Current assignee: Casio Computer Co Ltd
Priority date: 1998-12-01
Filing date: 1998-12-01
Publication date: 2002-09-17
Anticipated expiration: 2018-12-01
Also published as: JP2000171832A

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は液晶表示パネル等
の表示パネルに関する。

【０００２】

【従来の技術】従来例として、アクティブマトリクス型
の液晶表示パネルについて説明する。図８は従来のこの
ような液晶表示パネルの一例の一部の等価回路的平面図
を示したものである。この液晶表示パネルはガラス基板
１を備えている。ガラス基板１上の一点鎖線で囲まれた
領域は表示領域２で、その外側は非表示領域３となって
いる。表示領域２には、マトリクス状に配置された複数
の画素電極４と、これらの画素電極４にそれぞれ接続さ
れたスイッチング素子としての薄膜トランジスタ５と、
行方向に延ばされ、薄膜トランジスタ５に走査信号を供
給するための複数の走査線６と、列方向に延ばされ、薄
膜トランジスタ５にデータ信号を供給するための複数の
信号線７と、複数の画素電極４の周囲に配置された枠状
の短絡リング８と、短絡リング８の右辺部の外側におい
て短絡リング８の右辺部と各走査線６とにそれぞれ接続
された２つずつの静電保護用の薄膜トランジスタ９と、
短絡リング８の下辺部の外側において短絡リング８の下
辺部と各信号線７とにそれぞれ接続された２つずつの静
電保護用の薄膜トランジスタ１０とが設けられている。
走査線６の右端部は、非表示領域３の点線で示す半導体
チップ搭載エリア１１内に設けられた出力側接続パッド
１２に接続されている。信号線７の下端部は、非表示領
域３の点線で示す半導体チップ搭載エリア１３内に設け
られた出力側接続パッド１４に接続されている。半導体
チップ搭載エリア１１、１３内に設けられた入力側接続
パッド１５、１６は、非表示領域３の所定の箇所に設け
られた外部接続端子１７に引き回し線１８を介して接続
されている。

【０００３】次に、この液晶表示パネルの一部の具体的
な構造について図９を参照して説明する。まず、薄膜ト
ランジスタ５等形成領域について説明する。ガラス基板
１の上面の所定の箇所にはＡｌからなるゲート電極２１
を含む走査線６が形成され、その上面全体には酸化シリ
コンからなるゲート絶縁膜２２が形成されている。ゲー
ト絶縁膜２２の上面の所定の箇所でゲート電極２１に対
応する部分には真性アモルファスシリコンからなる半導
体層２３が形成されている。半導体層２３の上面中央部
には窒化シリコンからなるブロッキング層２４が形成さ
れている。ブロッキング層２４の上面両側及びその両側
における半導体層２３の上面にはｎ⁺シリコンからなる
オーミックコンタクト層２５、２６が形成されている。
オーミックコンタクト層２５、２６の上面にはＣｒから
なるドレイン電極２７及びソース電極２８が形成されて
いる。ドレイン電極２７の上面及びゲート絶縁膜２２の
上面の所定の箇所にはＡｌからなる信号線７が形成され
ている。信号線７等を含むゲート絶縁膜２２の上面全体
には窒化シリコンからなるオーバーコート膜２９が形成
されている。オーバーコート膜２９の上面の所定の箇所
にはＩＴＯ（インジウム−錫酸化物）等の透明金属酸化
物からなる画素電極４がオーバーコート膜２９の所定の
箇所に形成されたコンタクトホール３０を介してソース
電極２８に接続されて形成されている。そして、このよ
うな液晶表示パネルでは、画素電極４が最上層に位置す
ることから、トップ画素電極構造（トップＩＴＯ構造）
と呼ばれている。

【０００４】次に、走査線６とこれに直交する配線３１
との接続部形成領域について説明する。この場合、走査
線６とこれに直交する配線３１との接続部とは、図８に
おいて、走査線６と静電保護用の薄膜トランジスタ９と
を接続する配線のうち列方向に延びる配線３１（この配
線３１はＡｌからなる信号線７の形成と同時に形成され
る。）と走査線６との接続部のことをいう。当該列方向
に延びる配線３１は、信号線７の形成と同時に形成され
るから、ゲート絶縁膜２２の上面の所定の箇所に形成さ
れている。そして、この配線３１は、ゲート絶縁膜２２
の所定の箇所に形成された方形状のコンタクトホール３
２を介して走査線６と接続されている。なお、信号線７
と静電保護用の薄膜トランジスタ１０とを接続する配線
のうち行方向に延びる配線（この配線はＡｌからなる走
査線６の形成と同時に形成される。）と信号線７との接
続部の構造も、当該行方向に延びる配線が下側で信号線
７が上側となるだけで、上記と同様な構造となってい
る。

【０００５】次に、非表示領域３における走査線６形成
領域６ａについて説明する。非表示領域３における走査
線６は信号線７と交差することがない。そこで、非表示
領域３における走査線６上にはＡｌからなる上部走査線
３３が信号線７の形成と同時に形成されている。この場
合、上部走査線３３は、ゲート絶縁膜２２の上面に形成
され、且つ、ゲート絶縁膜２２に形成された溝状のコン
タクトホール３４を介して走査線６と接続されている。
この結果、非表示領域３における実質的な走査線は２層
構造となり、低抵抗化を図ることができる。なお、非表
示領域３における実質的な信号線の構造も、信号線７下
にＡｌからなる下部信号線が走査線６の形成と同時に形
成されていることにより、上記と同様な２層構造となっ
ている。

【０００６】

【発明が解決しようとする課題】ところで、従来のこの
ような液晶表示パネルでは、オーバーコート膜２９に欠
陥がある場合、当該欠陥下の信号線７等の配線が断線し
てしまうことがある。例えば、半導体層２３を形成する
ための真性アモルファスシリコン層、オーミックコンタ
クト層２５、２６を形成するためのｎ⁺シリコン層、ド
レイン電極２７、ソース電極２８を形成するためのＣｒ
層を成膜した後にデバイスエリア形成のためにエッチン
グすると、特にドレイン電極２７の周囲が庇状となり、
この上に信号線７を形成すると、当該庇下に空洞が形成
され、この空洞に起因してオーバーコート膜２９にカバ
ーレッジ不良による欠陥が生じることがある。また、非
表示領域３における走査線６形成領域６ａにおいては、
現実的には図１０に示すように、上部走査線３３の幅方
向両端部がコンタクトホール３４の外側におけるゲート
絶縁膜２２上に盛り上がることにより、これら盛り上が
り部３３ａ間におけるオーバーコート膜２９に膜厚の薄
い欠陥部２９ａが生じることがある。このような欠陥部
２９ａは、走査線６とこれに直交する配線３１との接続
部形成領域においても生じることがある。このように、
オーバーコート膜２９に欠陥が生じた場合、画素電極４
を形成する際のＩＴＯのエッチング液がオーバーコート
膜２９の当該欠陥部に染み込んでＡｌからなる信号線７
等の配線と接触すると、Ａｌ−ＩＴＯ電池反応により、
極めて細い配線が溶解して断線し、歩留低下の一要因と
なってしまう。また、引き回し線１８上のオーバーコー
ト膜２９に欠陥がある場合、空気中の水分がオーバーコ
ート膜２９の当該欠陥部に染み込んで引き回し線１８と
接触することがある。一方、互いに隣接する複数の引き
回し線１８にそれぞれ印加される電圧には大きな差があ
る。この結果、互いに隣接する引き回し線１８のうち印
加電圧の高い方の引き回し線１８において、染み込んだ
水分に電界が印加されて起こる電気化学反応の所謂電食
作用により、腐食による断線が生じることがある。この
発明の課題は、オーバーコート膜等の絶縁膜に欠陥があ
っても、当該欠陥下の配線に断線が生じないようにする
ことである。

【０００７】

【課題を解決するための手段】請求項１記載の発明に係
る表示パネルは、ガラス基板上に、それぞれ、ゲート電
極、半導体層、ソース電極およびドレイン電極を有する
複数の薄膜トランジスタが配列され、各トランジスタの
ゲート電極に走査線が接続され、ドレイン電極に信号線
が接続され、ソース電極が透明な画素電極に接続された
表示パネルにおいて、前記信号線の一部を前記各薄膜ト
ランジスタの各ドレイン電極に重ねて形成し、前記前記
薄膜トランジスタおよび前記信号線を絶縁膜で覆い、前
記絶縁膜上に、該絶縁膜に形成したコンタクトホールを
介して前記ソース電極に接続される前記画素電極を形成
すると共に、前記ドレイン電極と前記信号線が重なる領
域の対応部に、前記画素電極と同一の材料からなり、電
気的に隔絶された島状の保護膜を形成したものである。
請求項２記載の発明に係る表示パネルは、ガラス基板上
に、それぞれ、ゲート電極、半導体層、ソース電極およ
びドレイン電極を有する複数の薄膜トランジスタが配列
され、各トランジスタのゲート電極に走査線が接続さ
れ、ドレイン電極に信号線が接続され、ソース電極が透
明な画素電極に接続された表示領域と、該表示領域の周
縁部に配置された非表示領域とを有する表示パネルにお
いて、前記各走査線を非表示領域に延出し、この延出さ
れた部分を、該走査線の幅方向両端部を除いて露出する
コンタクトホールを有するゲート絶縁膜で覆い、前記各
走査線の前記コンタクトホールから露出された部分及び
前記ゲート絶縁膜の前記コンタクトホールの側縁部上に
上部走査線を形成し、前記薄膜トランジスタ、前記信号
線及び前記上部走査線を絶縁膜で覆い、前記表示領域に
おける前記絶縁膜上に、該絶縁膜に形成したコンタクト
ホールを介して前記ソース電極に接続される前記画素電
極を形成すると共に、前記非表示領域における前記上部
走査線に対応する領域に、前記画素電極と同一の材料か
らなり、電気的に隔絶された島状の保護膜を形成したも
のである。請求項３記載の発明に係る表示パネルは、ガ
ラス基板上に、それぞれ、ゲート電極、半導体層、ソー
ス電極およびドレイン電極を有する複数の薄膜トランジ
スタが配列され、各トランジスタのゲート電極に走査線
が接続され、ドレイン電極に信号線が接続され、ソース
電極が透明な画素電極に接続された表示領域と、該表示
領域の周縁部に配置された非表示領域とを有する表示パ
ネルにおいて、前記非表示領域に、前記各走査線又は信
号線に接続される出力側接続パッドと、外部接続端子
と、相対応する前記出力側接続パッドと外部接続端子と
を接続する引き回し線を形成し、前記出力側接続パッド
と前記外部接続端子を露出する第１、第２のコンタクト
ホールを有する絶縁膜で前記薄膜トランジスタ、前記信
号線および前記引き回し線を覆い、前記絶縁膜上に、該
絶縁膜に形成した第３のコンタクトホールを介して前記
ソース電極に接続される前記画素電極を形成すると共
に、前記引き回し線に対応してパターニングされ、前記
引き回し線で接続された相対応する前記出力側接続パッ
ドと前記外部接続パッドを前記第１、第２のコンタクト
ホールを介して接続する、前記画素電極と同一の材料か
らなる保護膜を形成したものである。この発明によれ
ば、絶縁膜の欠陥に起因する断線の発生を防止するため
の保護膜を配線の少なくとも一部に対応する絶縁膜上に
形成しているので、絶縁膜に欠陥があっても、当該欠陥
下の配線に断線が生じないようにすることができる。

【０００８】

【発明の実施の形態】次に、この発明の実施の形態につ
いて、液晶表示パネルの各領域に適用した場合について
説明する。

【０００９】（薄膜トランジスタ等形成領域に適用した
場合）図１（Ａ）、（Ｂ）はこの発明を液晶表示パネル
の薄膜トランジスタ等形成領域に適用した場合の一例を
示すもので、（Ａ）は当該領域の平面図を示し、（Ｂ）
はそのＢ−Ｂ線に沿う断面図を示す。これらの図におい
て、図９と同一部分には同一の符合を付し、その説明を
適宜省略する。この例では、信号線７がドレイン電極２
７と重なる部分よりもやや大きめの部分におけるオーバ
ーコート膜（絶縁膜）２９の上面に保護膜４１が画素電
極４と同一の材料（ＩＴＯ等の透明金属酸化物）によっ
て画素電極４の形成と同時に形成されている。この場
合、保護膜４１は電気的にはどことも接続されていない
が、薄膜トランジスタ５の特性に悪影響を与えないよう
にするために、ブロッキング層２４下の半導体層２３と
重ならないようにするのが望ましい。

【００１０】そして、ドレイン電極２７の周囲が庇状と
なり、この上に信号線７が形成されることにより、当該
庇下に空洞が形成され、この空洞に起因してオーバーコ
ート膜２９にカバーレッジ不良による欠陥が生じても、
当該欠陥上に保護膜４１が存在することになる。この結
果、画素電極４を形成する際の、例えばＩＴＯのエッチ
ング液がオーバーコート膜２９の当該欠陥部に染み込む
ことがなく、ひいてはＡｌからなる信号線７にＡｌ−Ｉ
ＴＯ電池反応による断線が生じないようにすることがで
き、その分だけ歩留の向上を図ることができる。また、
保護膜４１を画素電極４の形成と同時に形成しているの
で、製造工程数が増加しないようにすることができる。

【００１１】なお、図２（Ａ）、（Ｂ）に示すように、
ブロッキング層２４の上面両側及びその両側における半
導体層２３の上面にｎ⁺シリコンからなるドレイン電極
４２及びソース電極４３を形成し、ドレイン電極４２の
上面及びゲート絶縁膜２２の上面の所定の箇所にＣｒ層
４４ａとＡｌ層４４ｂの２層からなる信号線４４を形成
した場合には、Ｃｒ層４４ａの端部が庇状となることは
ない。しかし、信号線４４がドレイン電極４２上に形成
され、この部分における信号線４４の図２（Ａ）の右端
部とドレイン電極４２の上下方向両端部とが交差する部
分に比較的大きな段差が生じ、この段差に起因してオー
バーコート膜２９に欠陥が生じることがある。そこで、
この場合には、図２（Ａ）、（Ｂ）に示すように、当該
段差の部分におけるオーバーコート膜２９の上面のみに
保護膜４１を形成するようにしてもよい。

【００１２】（非表示領域における走査線形成領域に適
用した場合）図３はこの発明を液晶表示パネルの非表示
領域における走査線形成領域に適用した場合の一例の現
実的な断面図を示す。この図において、図１０と同一部
分には同一の符合を付し、その説明を適宜省略する。こ
の例では、オーバーコート膜２９の上面において走査線
６及び上部走査線３３を覆う部分に保護膜５１が画素電
極と同一の材料（ＩＴＯ等の透明金属酸化物）によって
画素電極の形成と同時に形成されている。

【００１３】したがって、上部走査線３３の幅方向両端
部がコンタクトホール３４の外側におけるゲート絶縁膜
２２上に盛り上がることにより、これら盛り上がり部３
３ａ間におけるオーバーコート膜２９に膜厚の薄い欠陥
部２９ａが生じても、当該欠陥部２９ａ上に保護膜５１
が存在することになる。この結果、画素電極を形成する
際の、例えばＩＴＯのエッチング液がオーバーコート膜
２９の当該欠陥部２９ａに染み込むことがなく、ひいて
はＡｌからなる上部走査線３３及び走査線６にＡｌ−Ｉ
ＴＯ電池反応による断線が生じないようにすることがで
き、その分だけ歩留の向上を図ることができる。また、
保護膜５１を画素電極の形成と同時に形成しているの
で、製造工程数が増加しないようにすることができる。

【００１４】次に、図４はこの発明を液晶表示パネルの
非表示領域における走査線形成領域に適用した場合の他
の例を示すもので、（Ａ）は当該領域の平面図、（Ｂ）
はそのＢ−Ｂ線に沿う断面図を示す。これらの図におい
て、図３と同一名称部分には同一の符合を付し、その説
明を適宜省略する。この例では、ゲート絶縁膜２２に上
部走査線３３の幅よりも大きめの溝状のコンタクトホー
ル３４が形成されている。走査線６の上面及びその近傍
のガラス基板１の上面には上部走査線３３が形成されて
いる。オーバーコート膜２９の上面には保護膜５１が上
部走査線３３を覆うように形成されている。

【００１５】ところで、この場合には、図３に示すよう
な盛り上がり部３３ａ及び膜厚の薄い欠陥部２９ａは形
成されない。そこで、ここでは、上部走査線３３上にお
けるオーバーコート膜２９に異物の混入により欠陥が生
じた場合を想定する。このような場合も、オーバーコー
ト膜２９の当該欠陥上に保護膜５１が存在することによ
り、画素電極を形成する際の、例えばＩＴＯのエッチン
グ液がオーバーコート膜２９の当該欠陥に染み込むこと
がなく、ひいてはＡｌからなる上部走査線３３及び走査
線６にＡｌ−ＩＴＯ電池反応による断線が生じないよう
にすることができ、その分だけ歩留の向上を図ることが
できる。

【００１６】（走査線とこれに直交する配線との接続部
形成領域に適用した場合）図５（Ａ）、（Ｂ）はこの発
明を液晶表示パネルの走査線とこれに直交する配線との
接続部形成領域に適用した場合の一例を示すもので、
（Ａ）は当該領域の平面図を示し、（Ｂ）はそのＢ−Ｂ
線に沿う断面図を示す。これらの図において、図９と同
一部分には同一の符合を付し、その説明を適宜省略す
る。この例では、配線３１と走査線６との交差部よりも
やや大きめの部分におけるオーバーコート膜２９の上面
に保護膜５２が画素電極と同一の材料（ＩＴＯ等の透明
金属酸化物）によって画素電極の形成と同時に形成され
ている。したがって、図３に示す場合と同様の効果を得
ることができる。

【００１７】なお、図６（Ａ）、（Ｂ）に示すように、
保護膜５２の大きさを配線３１と走査線６との交差部の
大きさよりも小さくし、コンタクトホール３４の大きさ
を保護膜５２の大きさよりも小さくしてもよい。このよ
うにしても、図３に示す場合と同様の効果を得ることが
できる。その上、保護膜５２の大きさを図６に示す保護
膜５１の大きさよりも小さくしているので、その周辺の
パターン設計の自由度を増大することができる。

【００１８】（非表示領域における引き回し線等形成領
域に適用した場合）図７はこの発明を液晶表示パネルの
非表示領域における引き回し線等形成領域に適用した場
合の一例を示すもので、（Ａ）は当該領域の平面図を示
し、（Ｂ）はそのＢ−Ｂ線に沿う断面図を示す。ただ
し、この例では、図８に示すもののうち、入力側接続パ
ッド１６と外部接続端子１７とを接続する引き回し線１
８の部分について説明する。入力側接続パッド１６、外
部接続端子１７及びその間の引き回し線１８は、下から
順に、走査線の形成と同時に形成された第１のＡｌ層６
１、信号線の形成と同時に形成された第２のＡｌ層６
２、画素電極の形成と同時に形成された透明金属酸化物
であるＩＴＯ層（保護膜）６３の３層構造となってい
る。このうち両Ａｌ層６１、６２はガラス基板１の上面
に形成されている。この場合、ゲート絶縁膜は図示して
いないが、両Ａｌ層６１、６２の部分は図３に示すよう
な構造であってもよく、また図４に示すような構造であ
ってもよい。ＩＴＯ層６３は、オーバーコート膜２９の
上面に形成され、オーバーコート膜２９の所定の箇所に
形成されたコンタクトホール６４を介して入力側接続パ
ッド１６形成領域の第２のＡｌ層６２と接続されている
とともに、オーバーコート膜２９の他の所定の箇所に形
成されたコンタクトホール６５を介して外部接続端子１
７形成領域の第２のＡｌ層６２と接続されている。

【００１９】したがって、この例でも、Ａｌ層６１、６
２上におけるオーバーコート膜２９に欠陥があっても、
当該欠陥上にＩＴＯ層６３が存在することにより、画素
電極を形成する際のＩＴＯのエッチング液がオーバーコ
ート膜２９の当該欠陥部に染み込むことがなく、ひいて
はＡｌ層６１、６２にＡｌ−ＩＴＯ電池反応による断線
が生じないようにすることができ、その分だけ歩留の向
上を図ることができる。また、空気中の水分がオーバー
コート膜２９の当該欠陥部に染み込むのをＩＴＯ層６３
によって防止することができるので、Ａｌ層６１、６２
に腐食による断線が生じないようにすることができる。
ここで、ＩＴＯ層６３自体は金属酸化物であるので、こ
のような腐食による断線は生じにくい。また、ＩＴＯ層
６３を画素電極の形成と同時に形成しているので、製造
工程数が増加しないようにすることができる。上記にお
いて、コンタクトホール６４、６５は図１に示すコンタ
クトホール３０の形成と同時に形成する。なお、上記の
各実施形態おいては、画素電極４をオーバーコート膜２
９上に形成する場合で説明したが、この発明は、画素電
極を中間の絶縁膜上に形成する場合にも適用可能であ
る。

【００２０】

【発明の効果】以上説明したように、この発明によれ
ば、絶縁膜の欠陥に起因する断線の発生を防止するため
の保護膜を配線の少なくとも一部に対応する絶縁膜上に
形成しているので、絶縁膜に欠陥があっても、当該欠陥
下の配線に断線が生じないようにすることができる。

【図面の簡単な説明】

【図１】この発明を液晶表示パネルの薄膜トランジスタ
等形成領域に適用した場合の一例を示すもので、（Ａ）
は当該領域の平面図、（Ｂ）はそのＢ−Ｂ線に沿う断面
図。

【図２】この発明を液晶表示パネルの薄膜トランジスタ
等形成領域に適用した場合の他の例を示すもので、
（Ａ）は当該領域の平面図、（Ｂ）はそのＢ−Ｂ線に沿
う断面図。

【図３】この発明を液晶表示パネルの非表示領域におけ
る走査線形成領域に適用した場合の一例を示す現実的な
断面図。

【図４】この発明を液晶表示パネルの非表示領域におけ
る走査線形成領域に適用した場合の他の例を示すもの
で、（Ａ）は当該領域の平面図、（Ｂ）はそのＢ−Ｂ線
に沿う断面図。

【図５】この発明を液晶表示パネルの走査線とこれに直
交する配線との接続部形成領域に適用した場合の一例を
示すもので、（Ａ）は当該領域の平面図、（Ｂ）はその
Ｂ−Ｂ線に沿う断面図。

【図６】この発明を液晶表示パネルの走査線とこれに直
交する配線との接続部形成領域に適用した場合の他の例
を示すもので、（Ａ）は当該領域の平面図、（Ｂ）はそ
のＢ−Ｂ線に沿う断面図。

【図７】この発明を液晶表示パネルの非表示領域におけ
る引き回し線等形成領域に適用した場合の一例を示すも
ので、（Ａ）は当該領域の平面図、（Ｂ）はそのＢ−Ｂ
線に沿う断面図。

【図８】従来の液晶表示パネルの一例の一部の等価回路
的平面図。

【図９】図８に示す液晶表示パネルの具体的な構造の一
部の断面図。

【図１０】図９に示す液晶表示パネルにおけるオーバー
コート膜の欠陥の１つを説明するために示す断面図。

【符号の説明】

１ガラス基板４画素電極５薄膜トランジスタ６走査線７信号線２７ドレイン電極２８ソース電極２９オーバーコート膜４１保護膜

フロントページの続き (56)参考文献特開平10−325967（ＪＰ，Ａ) 特開平４−195122（ＪＰ，Ａ) 特開平７−318975（ＪＰ，Ａ) 特開平４−362923（ＪＰ，Ａ) 特開平５−53135（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) G02F 1/1368 G09F 9/30 338

Claims

(57)【特許請求の範囲】

【請求項１】ガラス基板上に、それぞれ、ゲート電
極、半導体層、ソース電極およびドレイン電極を有する
複数の薄膜トランジスタが配列され、各トランジスタの
ゲート電極に走査線が接続され、ドレイン電極に信号線
が接続され、ソース電極が透明な画素電極に接続された
表示パネルにおいて、前記信号線の一部を前記各薄膜ト
ランジスタの各ドレイン電極に重ねて形成し、前記前記
薄膜トランジスタおよび前記信号線を絶縁膜で覆い、前
記絶縁膜上に、該絶縁膜に形成したコンタクトホールを
介して前記ソース電極に接続される前記画素電極を形成
すると共に、前記ドレイン電極と前記信号線が重なる領
域の対応部に、前記画素電極と同一の材料からなり、電
気的に隔絶された島状の保護膜を形成したことを特徴と
する表示パネル。
【請求項２】ガラス基板上に、それぞれ、ゲート電
極、半導体層、ソース電極およびドレイン電極を有する
複数の薄膜トランジスタが配列され、各トランジスタの
ゲート電極に走査線が接続され、ドレイン電極に信号線
が接続され、ソース電極が透明な画素電極に接続された
表示領域と、該表示領域の周縁部に配置された非表示領
域とを有する表示パネルにおいて、前記各走査線を非表
示領域に延出し、この延出された部分を、該走査線の幅
方向両端部を除いて露出するコンタクトホールを有する
ゲート絶縁膜で覆い、前記各走査線の前記コンタクトホ
ールから露出された部分及び前記ゲート絶縁膜の前記コ
ンタクトホールの側縁部上に上部走査線を形成し、前記
薄膜トランジスタ、前記信号線及び前記上部走査線を絶
縁膜で覆い、前記表示領域における前記絶縁膜上に、該
絶縁膜に形成したコンタクトホールを介して前記ソース
電極に接続される前記画素電極を形成すると共に、前記
非表示領域における前記上部走査線に対応する領域に、
前記画素電極と同一の材料からなり、電気的に隔絶され
た島状の保護膜を形成したことを特徴とする表示パネ
ル。
【請求項３】ガラス基板上に、それぞれ、ゲート電
極、半導体層、ソース電極およびドレイン電極を有する
複数の薄膜トランジスタが配列され、各トランジスタの
ゲート電極に走査線が接続され、ドレイン電極に信号線
が接続され、ソース電極が透明な画素電極に接続された
表示領域と、該表示領域の周縁部に配置された非表示領
域とを有する表示パネルにおいて、前記非表示領域に、
前記各走査線又は信号線に接続される出力側接続パッド
と、外部接続端子と、相対応する前記出力側接続パッド
と外部接続端子とを接続する引き回し線を形成し、前記
出力側接続パッドと前記外部接続端子を露出する第１、
第２のコンタクトホールを有する絶縁膜で前記薄膜トラ
ンジスタ、前記信号線および前記引き回し線を覆い、前
記絶縁膜上に、該絶縁膜に形成した第３のコンタクトホ
ールを介して前記ソース電極に接続される前記画素電極
を形成すると共に、前記引き回し線に対応してパターニ
ングされ、前記引き回し線で接続された相対応する前記
出力側接続パッドと前記外部接続パッドを前記第１、第
２のコンタクトホールを介して接続する、前記画素電極
と同一の材料からなる保護膜を形成したことを特徴とす
る表示パネル。