Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP3325317B2 - Cog方式の液晶モジュールに用いる半導体装置 - Google Patents
[go: Go Back, main page]

JP3325317B2 - Cog方式の液晶モジュールに用いる半導体装置 - Google Patents

Cog方式の液晶モジュールに用いる半導体装置

Info

Publication number
JP3325317B2
JP3325317B2 JP34541192A JP34541192A JP3325317B2 JP 3325317 B2 JP3325317 B2 JP 3325317B2 JP 34541192 A JP34541192 A JP 34541192A JP 34541192 A JP34541192 A JP 34541192A JP 3325317 B2 JP3325317 B2 JP 3325317B2
Authority
JP
Japan
Prior art keywords
parallelism
semiconductor element
projection
connection
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP34541192A
Other languages
English (en)
Other versions
JPH06168948A (ja
Inventor
美津雄 宮崎
敏郎 本村
一行 久長
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=18376419&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JP3325317(B2) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP34541192A priority Critical patent/JP3325317B2/ja
Publication of JPH06168948A publication Critical patent/JPH06168948A/ja
Application granted granted Critical
Publication of JP3325317B2 publication Critical patent/JP3325317B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Wire Bonding (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は、半導体素子の電極を
基板の配線部に直接接続するフェイスダウン方式の半導
体装置、特にCOG方式の液晶モジュールに用いる半導
体装置の改良に関する。
【0002】
【従来の技術】半導体素子を基板上に搭載した半導体装
置としては、液晶モジュール、ELパネル等多くのもの
が開発されており、半導体素子の電極と基板上の配線部
との接続手段としては細いワイヤを用いるワイヤボンデ
ィング方式のほか、半導体素子の電極を基板の配線部に
直接接続するフェイスダウン方式も知られている(例え
ば、特公平2−7180号公報参照)。このフェイスダ
ウン方式は半導体素子の電極上に導電性の接続用突起を
形成し、対応した配線部をパターン形成した基板上に接
着材料を介在させて配置し、位置合わせして加圧した
後、この加圧状態で接着材料を硬化させるものであっ
て、接続用突起には金属、導電性ペースト、ゴムコネク
タ等が用いられ、また接着材料には光硬化性樹脂、熱硬
化性樹脂等が用いられており、接続用突起を微細にする
ことが容易であるので、配線ピッチが狭い高密度実装に
はワイヤボンディング方式よりも適している。
【0003】しかしながら、接続用突起を微細にするほ
ど、基板上に半導体素子を重ねて加圧する際の基板と半
導体素子との平行度が重要となり、平行度が悪いと荷重
の少なかった部分での接続不良が発生しやすくなるとい
う問題点がある。また接続用突起の配置が半導体素子の
中心に対して対称的でない場合には、加圧力の加わり方
がアンバランスとなって平行度も悪くなりやすく、接続
用突起の密度が高い部分では荷重が低下して接続不良を
生じやすくなる。図2はこのような接続不良が生じやす
い配置の一例である。図のように半導体素子1の上下と
右側の側縁に沿って接続用突起2が形成され、左側の側
縁1aには接続用突起2が形成されていない場合には、
加圧力が側縁1aに加わりやすいために上下側縁の左側
の接続用突起2は十分に加圧されるが、右側の接続用突
起2は加圧力が不足気味となって接続不良が生じやすく
なるのである。
【0004】上記の平行度は、接続用突起の潰れ具合で
確認できるのでこれによって平行度を調整することがで
き、例えば基板と電極が透明な液晶モジュールの場合に
は接続用突起の潰れ具合を目視観察することができる。
しかし、ITO等の透明な材料で電極を形成した場合に
は、接触抵抗や配線抵抗を低くするためにその表面に
金、銀、アルミニウム等の金属材料が積層されるため、
確認用として金属材料が積層されない部分を残すように
しており、抵抗の高い部分が存在することによって液晶
モジュールの表示性能に悪影響が出る可能性があった。
【0005】
【発明が解決しようとする課題】この発明はこの点に着
目し、特にCOG方式の液晶モジュールに用いる半導体
装置において、平行度の確認を容易に行えるようにして
平行度を出しやすくすることを課題としてなされたもの
である。
【0006】
【課題を解決するための手段】上記の課題を達成するた
めに、この発明では、接続用突起を形成した液晶駆動用
の半導体素子を対応した配線部を有するガラス基板上に
接着材料を介在させて配置し、位置合わせして加圧する
と共に上記接着材料を硬化させてガラス基板に半導体素
子を実装する構造の半導体装置において、電極上に形成
された導電性の接続用突起とは別に半導体素子の外周部
に平行度確認用突起を設け、前記ガラス基板には各接続
用突起に対応して金属層を有する透明電極をそれぞれ形
成し、更に平行度確認用突起に対応して当該透明電極の
無い接着部を設けている。上記の平行度確認用突起は、
例えば半導体素子の外周部の4箇所のコーナ部分に設け
られる。
【0007】
【作用】平行度確認用突起が設けられる部分は接触抵抗
の問題がなく透明なままでよいので、その潰れ具合を目
視確認して平行度を正しく調整することができる。
【0008】
【実施例】次に、この発明の実施例を図1により説明す
る。図の(a)は接続用突起と平行度確認用突起の配置を
示す半導体素子の平面図、(b)は半導体素子の電極とガ
ラス基板の配線部の関係を示す断面図である。
【0009】半導体素子1は液晶駆動用のIC素子であ
って、上下左右の各側縁に沿って一定のピッチで形成さ
れている電極3上に金属の接続用突起2がそれぞれ形成
されている。これに対応して、ガラス基板4にはITO
からなる透明電極5が形成されており、その表面には例
えば金などの薄い金属層6がめっき等によって形成され
ている。また半導体素子1の4箇所のコーナ部分には、
接続用突起2とは別に平行度確認用突起7が設けられて
いる。この平行度確認用突起7は電気的な接続を目的と
しないので、半導体素子1の本体上に直接設けられてお
り、これに対応してガラス基板4には透明電極5の無い
接着部4aが設けられている。半導体素子1のガラス基
板4への接続は、(b)図のように両者を位置合わせして
平行に配置した後、その間に光硬化性や熱硬化性等の接
着材料(図示せず)を介在させて加圧しながら、接着材
料を硬化させることによって行われ、平行度確認用突起
7は接着部4aに直接接着される。
【0010】この実施例は上述のような構成であり、平
行度が良好に保たれた状態で接着された場合には各平行
度確認用突起7が全く同じ状態で潰れるので、ガラス基
板4を通して潰れ具合を目視観察することによって平行
度の良否を確認でき、その結果から平行度を調整するこ
とも容易である。なおこの実施例では、接続用突起2が
対照的に配置されているので加圧力の加わり方がアンバ
ランスになることがなく、しかも平行度の確認と調整が
容易であるので、ガラス基板4に品種の異なる複数の半
導体素子1を搭載する場合に、品種変更の都度平行度を
調整することなく連続的に作業を行うことができ、接続
不良が全く発生しないという良好な結果を得ることがで
きた。
【0011】この発明によれば電気的な接続を目的とし
ている接続用突起2の部分は透明である必要がないの
で、すべてに金属層6を設けて接触抵抗や配線抵抗の低
い接続を行うことができる。また、平行度確認用突起7
は本来電気的な接続を目的としていないのでその材料は
導電性である必要はないが、実際には電気的接続を目的
とする接続用突起2の形成時に同じ材料で同時に形成す
ることができる。
【0012】
【発明の効果】上述の実施例から明らかなように、この
発明は、電極上に形成された導電性の接続用突起とは別
に半導体素子の外周部に平行度確認用突起を設けるよう
にしたものであり、平行度確認用突起が設けられる部分
を透明にできるのでその潰れ具合をガラス基板を通して
目視観察し、潰れ具合から平行度を確認すると共に必要
に応じて正しく調整することが容易となる。従って、フ
ェイスダウン方式で製造されるCOG方式の液晶モジュ
ールに用いる半導体装置において、平行度不良によって
生ずる接続不良をなくし、歩留まりを向上することがで
きるのである。
【図面の簡単な説明】
【図1】この発明の一実施例の平面図及び断面図であ
る。
【図2】従来例の平面図である。
【符号の説明】
1 半導体素子 2 接続用突起 3 電極 4 ガラス基板 4a 接着部 5 透明電極 6 金属層 7 平行度確認用突起
フロントページの続き (56)参考文献 特開 昭63−117437(JP,A) 特開 平3−119740(JP,A) 特開 昭63−12142(JP,A) 特開 平1−238148(JP,A) 特開 昭64−24434(JP,A) 特開 平3−159144(JP,A) 特開 平5−67647(JP,A) 特開 平6−45402(JP,A) 実開 平2−36036(JP,U) 実開 昭59−20633(JP,U) (58)調査した分野(Int.Cl.7,DB名) H01L 21/60

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項1】 接続用突起を形成した液晶駆動用の半導
    体素子を対応した配線部を有するガラス基板上に接着材
    料を介在させて配置し、位置合わせして加圧すると共に
    上記接着材料を硬化させてガラス基板に半導体素子を実
    装する構造の半導体装置において、電極上に形成された
    導電性の接続用突起とは別に半導体素子の外周部に平行
    度確認用突起が設けられ、前記ガラス基板には各接続用
    突起に対応して金属層を有する透明電極がそれぞれ形成
    され、更に平行度確認用突起に対応して当該透明電極の
    無い接着部が設けられていることを特徴とするCOG方
    式の液晶モジュールに用いる半導体装置。
  2. 【請求項2】 上記平行度確認用突起が半導体素子の外
    周部の4箇所のコーナ部分に設けられている請求項1記
    載のCOG方式の液晶モジュールに用いる半導体装置。
JP34541192A 1992-11-30 1992-11-30 Cog方式の液晶モジュールに用いる半導体装置 Expired - Fee Related JP3325317B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP34541192A JP3325317B2 (ja) 1992-11-30 1992-11-30 Cog方式の液晶モジュールに用いる半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP34541192A JP3325317B2 (ja) 1992-11-30 1992-11-30 Cog方式の液晶モジュールに用いる半導体装置

Publications (2)

Publication Number Publication Date
JPH06168948A JPH06168948A (ja) 1994-06-14
JP3325317B2 true JP3325317B2 (ja) 2002-09-17

Family

ID=18376419

Family Applications (1)

Application Number Title Priority Date Filing Date
JP34541192A Expired - Fee Related JP3325317B2 (ja) 1992-11-30 1992-11-30 Cog方式の液晶モジュールに用いる半導体装置

Country Status (1)

Country Link
JP (1) JP3325317B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4116055B2 (ja) * 2006-12-04 2008-07-09 シャープ株式会社 半導体装置

Also Published As

Publication number Publication date
JPH06168948A (ja) 1994-06-14

Similar Documents

Publication Publication Date Title
JP3603890B2 (ja) 電子デバイス及びその製造方法並びに電子機器
US6940301B2 (en) Test pad array for contact resistance measuring of ACF bonds on a liquid crystal display panel
JP2596960B2 (ja) 接続構造
US20070242207A1 (en) Flat display panel and connection structure
JP2003133677A (ja) フレキシブル回路基板の圧着構造
JP3415845B2 (ja) 電気的接続構造及びその電気的接続方法
JP3207743B2 (ja) フレキシブル配線基板の端子構造およびそれを用いたicチップの実装構造
WO2007039960A1 (ja) 配線基板及びそれを備えた表示装置
JP2835145B2 (ja) 電子装置
JP3325317B2 (ja) Cog方式の液晶モジュールに用いる半導体装置
JPH03190238A (ja) 半導体チップおよびそれを用いた実装構造体
JP3649042B2 (ja) Icチップの接続方法及び液晶装置の製造方法
JPH08304845A (ja) 液晶表示装置
JP3810064B2 (ja) 液晶表示装置
JPH06130408A (ja) 液晶表示装置
JPH05173166A (ja) 液晶表示装置
JPH02287434A (ja) 液晶装置
JP3199408B2 (ja) 液晶パネルの実装方法、液晶パネルの実装構造及び液晶パネルの実装構造の製造方法
JPH1013002A (ja) 半導体素子の実装方法
JPH09127536A (ja) 液晶表示装置
JP2000183111A (ja) 半導体素子の実装方法
JP3224848B2 (ja) 液晶表示装置
JPH04115228A (ja) 液晶表示装置
JP2705693B2 (ja) 基板接続構造及び液晶装置
JPH05198603A (ja) Icチップの実装構造

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080705

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080705

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090705

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090705

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100705

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100705

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110705

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120705

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees