JP3327138B2 - Time setting method for virtual information processing device - Google Patents
Time setting method for virtual information processing deviceInfo
- Publication number
- JP3327138B2 JP3327138B2 JP24960896A JP24960896A JP3327138B2 JP 3327138 B2 JP3327138 B2 JP 3327138B2 JP 24960896 A JP24960896 A JP 24960896A JP 24960896 A JP24960896 A JP 24960896A JP 3327138 B2 JP3327138 B2 JP 3327138B2
- Authority
- JP
- Japan
- Prior art keywords
- time
- hypervisor
- information processing
- logical
- processing device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【0001】[0001]
【発明の属する技術分野】本発明は仮想計算機システム
に係り、特に、仮想情報処理装置の時刻設定に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a virtual computer system, and more particularly to time setting of a virtual information processing apparatus.
【0002】[0002]
【従来の技術】図2は、情報処理装置の時刻を計時する
時刻計時機構の計時機能を司るタイムオブデイクロック
(以下、実TODという)の保持している時刻値と、仮
想情報処理装置の時刻を計時する論理時刻計時機構の計
時機能を司る論理タイムオブデイクロック(以下、論理
TODという)の保持している時刻値との関係を示した
図である。2. Description of the Related Art FIG. 2 shows a time value held by a time-of-day clock (hereinafter, referred to as an actual TOD) which controls a timekeeping function of a time clock mechanism for measuring the time of an information processing apparatus, FIG. 4 is a diagram showing a relationship with a time value held by a logical time-of-day clock (hereinafter, referred to as a logical TOD) that controls a clock function of a logical time clock mechanism that measures time.
【0003】図2において、実TOD値は、前記情報処
理装置の時刻を計時する時刻計時機構の計時機能を司る
実TODの保持している時刻値であり、該実TODの保
持している時刻値は、通常前記情報処理装置の立ち上げ
時に該情報処理装置の保持している無停電の内蔵時計の
値と同じ時刻がセットされる。In FIG. 2, an actual TOD value is a time value held by the actual TOD which controls the timekeeping function of the time clock mechanism for clocking the time of the information processing apparatus, and the time held by the actual TOD. The value is usually set to the same time as the value of the uninterruptible internal clock held by the information processing device when the information processing device is started up.
【0004】論理TOD値は、前記論理時刻計時機構の
計時機能を司る論理TODの保持している時刻値であ
り、更にエポック差異値は、前記論理TOD値と実TO
D値との時刻の差を保持している時間値である。[0004] The logical TOD value is a time value held by a logical TOD that controls the clock function of the logical time clock mechanism, and the epoch difference value is the logical TOD value and the real TOD value.
This is a time value that holds the time difference from the D value.
【0005】即ち、前記論理TOD値は、実TOD値に
エポック差異値を加えることによって得られる。つま
り、カレントな時刻の計時動作は、実TODによって行
われ、論理TODによっては行われない。That is, the logical TOD value is obtained by adding the epoch difference value to the actual TOD value. That is, the timing operation of the current time is performed by the actual TOD, and not by the logical TOD.
【0006】例えば、仮想情報処理装置上で動作してい
るソフトウェアが発行する時刻格納命令(以下、STC
K命令という)の処理手順はカレントな時刻の計時動作
を行っている実TODが保持している実TOD値を取り
出し、該実TOD値に前記エポック差異値を加え、この
加算結果を論理TOD値として前記STCK命令の結果
のオペランド領域に格納する事で仮想情報処理装置上で
動作しているソフトウェアに通知している。For example, a time storage instruction (hereinafter referred to as STC) issued by software operating on a virtual information processing apparatus.
The processing procedure of the K instruction is to take out the real TOD value held by the real TOD performing the timekeeping operation of the current time, add the epoch difference value to the real TOD value, and calculate the addition result as the logical TOD value. Is stored in the operand area of the result of the STCK instruction to notify the software running on the virtual information processing apparatus.
【0007】論理TODを実現する上で実TOD値にセ
ットする時刻値の選択制御に関する従来技術の1つとし
て、例えば、特公平6−44237号公報がある。As one of the prior arts related to the selection control of the time value set to the actual TOD value in realizing the logical TOD, there is Japanese Patent Publication No. 6-44237, for example.
【0008】従来技術に依る論理時刻計時機構の計時機
能を司る論理TODに対する時刻値の設定手段は、仮想
情報処理装置で動作するソフトウェアから発行されたS
CK命令のオペランドとして前述の論理TOD値を指定
し、実TOD値と論理TOD値との差分であるところの
エポック差異値をハイパバイザの内の仮想情報処理装置
毎に別の時刻格納領域内に格納し、仮想情報処理装置を
構成する論理中央処理装置を実中央処理装置に割り当て
る時、当該仮想情報処理装置に関するエポック差異値を
選択する方式をとっていた。Means for setting a time value for the logical TOD which controls the timekeeping function of the logical timekeeping mechanism according to the prior art is based on S issued from software running on the virtual information processing apparatus.
The above-mentioned logical TOD value is designated as the operand of the CK instruction, and the epoch difference value, which is the difference between the actual TOD value and the logical TOD value, is stored in a separate time storage area for each virtual information processing device in the hypervisor. However, when assigning a logical central processing unit constituting a virtual information processing device to a real central processing unit, an epoch difference value relating to the virtual information processing device is selected.
【0009】[0009]
【発明が解決しようとする課題】上記従来技術では、仮
想情報処理装置内の論理時刻計時機構への時刻の設定に
は、仮想情報処理装置で動作するソフトウェアからSC
K命令を発行する必要があった。In the above prior art, the setting of the time in the logical time clock mechanism in the virtual information processing apparatus is performed by software operating on the virtual information processing apparatus.
It was necessary to issue a K instruction.
【0010】更に、仮想情報処理装置、及び、該仮想情
報処理装置が構築されているところの物理情報処理装置
に対して初期化処理がおこなわれた場合、仮想情報処理
装置で動作するソフトウェアから再び、SCK命令を発
行する必要があった。Further, when initialization processing is performed on the virtual information processing apparatus and the physical information processing apparatus on which the virtual information processing apparatus is constructed, software operating on the virtual information processing apparatus is re-started. , SCK instruction.
【0011】[0011]
【課題を解決するための手段】サービスプロセッサに備
えられたコンソール装置からのオペレータの入力によっ
て仮想情報処理装置に属する論理中央処理装置内の論理
時刻計時機構への時刻設定を可能とする。According to the present invention, a time can be set to a logical time clock mechanism in a logical central processing unit belonging to a virtual information processing apparatus by an operator's input from a console device provided in a service processor.
【0012】一度、設定された論理時刻計時機構への設
定時刻と設定形式に関する情報をサービスプロセッサの
外部記憶装置に格納する。Once, the information on the set time and setting format for the set logical time clock is stored in the external storage device of the service processor.
【0013】サービスプロセッサに備えられたコンソー
ル装置からのオペレータの入力によって仮想情報処理装
置に属する論理中央処理装置内の論理時刻計時機構への
時刻設定を可能とすることにより、仮想情報処理装置上
で動作しているソフトウェアからSCK命令を発行する
ことなく、論理中央処理装置内の論理時刻計時機構への
時刻設定が出来るようになる。The time can be set to the logical time clock mechanism in the logical central processing unit belonging to the virtual information processing device by the input of the operator from the console device provided in the service processor, so that the virtual information processing device can perform the time setting. The time can be set to the logical time clock mechanism in the logical central processing unit without issuing the SCK instruction from the operating software.
【0014】一度、設定された理時刻計時機構への設定
時刻と設定形式に関する情報をサービスプロセッサの外
部記憶装置に格納し、この格納情報に従って自動的に論
理時刻計時機構への時刻設定を行うことが可能となるこ
とで、オペーレータの介入を最小限にすることが可能と
なる。Once the information on the set time and setting format for the set timekeeping mechanism is stored in the external storage device of the service processor, the time is automatically set for the logical timekeeping mechanism according to the stored information. Is possible, it is possible to minimize operator intervention.
【0015】[0015]
【発明の実施の形態】図1は、外部記憶装置装置(10
1)とコンソール装置(102)を備えたサービスプロ
セッサ(103)(以下、SVPと呼ぶ)と2個の実中
央処理装置(104、105)(以下、実IP1、実I
P2と呼ぶ)と1個の実記憶装置(106)(以下、M
Sと呼ぶ)と1個の入出力処理憶装置(107)(以
下、IOPと呼ぶ)で構成される情報処理装置であっ
て、 MSには仮想情報処理装置を構築する為の制御手
段であるところのハイパバイザ(130)が格納され、
ハイパバイザが2個の仮想情報処理装置(110、12
0)(以下、LPAR1、LPAR2と呼ぶ)を構築
し、LPAR1が2個の論理中央処理装置(111、1
12)(以下、論理IP11、論理IP12と呼ぶ)を
備え、LPAR2が2個の論理中央処理装置(121、
122)(以下、論理IP21、論理IP22と呼ぶ)
を備えていることを示す。DESCRIPTION OF THE PREFERRED EMBODIMENTS FIG. 1 shows an external storage device (10
1), a service processor (103) including a console device (102) (hereinafter, referred to as SVP), and two real central processing units (104, 105) (hereinafter, real IP1, real I).
P2) and one real storage device (106) (hereinafter M
S) and one input / output processing storage device (107) (hereinafter, referred to as IOP), and the MS is a control means for constructing a virtual information processing device. However, the hypervisor (130) is stored,
The hypervisor has two virtual information processing devices (110, 12
0) (hereinafter referred to as LPAR1 and LPAR2), and LPAR1 is composed of two logical central processing units (111, 1).
12) (hereinafter referred to as logical IP11 and logical IP12), and the LPAR2 includes two logical central processing units (121,
122) (hereinafter referred to as logical IP21 and logical IP22)
Is provided.
【0016】ハイパバイザ(130)は、ハイパバイザ
アシスト機構(140)を介して、SVPに備えられた
外部記憶装置およびコンソール装置をアクセスすること
ができる。The hypervisor (130) can access an external storage device and a console device provided in the SVP via a hypervisor assist mechanism (140).
【0017】図3は、ハイパバイザ(130)がハイパ
バイザアシスト機構(140)を介してコンソール(1
02)に表示した論理TODの表示・設定フレーム(以
下、論理TODフレームと呼ぶ)の1実施例である。FIG. 3 shows that the hypervisor (130) is connected to the console (1) via the hypervisor assist mechanism (140).
02) is an example of a display / setting frame (hereinafter, referred to as a logical TOD frame) of the logical TOD displayed in FIG.
【0018】オペレータはコマンド入力フィールド(3
10)から、論理TODを設定するLPARの選択コマ
ンドを投入する。ハイパバイザはハイパバイザアシスト
機構140を介してオペレータの選択したLPARを知
り、選択されたLPARに対応する、選択状態表示フィ
ールド(320)の領域に印を付加する。次にオペレー
タが設定を指示するコマンド(312)をコマンド入力
フィールド(310)から入力すると、ハイパバイザは
時刻設定フィールド(330)および時刻差設定フィー
ルド(340)を入力モードにして、オペレータの入力
を促す。The operator operates the command input field (3
From 10), an LPAR selection command for setting the logical TOD is input. The hypervisor knows the LPAR selected by the operator via the hypervisor assist mechanism 140, and adds a mark to the area of the selection status display field (320) corresponding to the selected LPAR. Next, when the operator inputs a command (312) for instructing the setting from the command input field (310), the hypervisor sets the time setting field (330) and the time difference setting field (340) to the input mode to prompt the operator to input. .
【0019】例えば、オペレータがLPAR3、LPA
R4の2つのLPARを選択するコマンドを投入した場
合、LPAR3、LPAR4に対応する、選択状態表示
フィールドに印(図3では“>”)を付加し、その後オ
ペレータが設定を指示するコマンド(312)を入力
し、LPAR3、LPAR4に対応する時刻設定フィー
ルドおよび時刻差設定フィールドを入力モードにする
(図3ではアンダーラインの部分が入力モードになって
いるフィールド)。For example, if the operator is LPAR3, LPA
When a command for selecting two RPARs of R4 is input, a mark (">" in FIG. 3) is added to the selection status display field corresponding to LPAR3 and LPAR4, and then a command for the operator to instruct setting (312). To set the time setting field and the time difference setting field corresponding to LPAR3 and LPAR4 to the input mode (in FIG. 3, the underlined portion is the input mode).
【0020】オペレータは時刻設定か、時刻差設定かの
どちらかを選択し、時刻設定フィールド(330)か時
刻差設定フィールド(340)のどちらか一方に値を設
定する。The operator selects either time setting or time difference setting, and sets a value in one of the time setting field (330) and the time difference setting field (340).
【0021】ハイパバイザ(130)は、ハイパバイザ
アシスト機構(140)を介してコンソール(102)
にオペレータが設定した情報を得てこれに従って、図4
に示す、ハイパバイザの管理する論理TOD制御情報格
納領域(400)に設定する。論理TOD制御情報格領
域はLPAR毎にそれぞれの論理TOD制御情報を保持
する領域であり、エントリnがLPARnの情報を保持
する。論理TOD制御情報格領域は、時刻有効フラグ
(401)、時刻差有効フラグ(402)、時刻格納領
域(403)、時刻差格納領域(404)、エポック差
異値格納領域(405)からなる。The hypervisor (130) is connected to the console (102) via the hypervisor assist mechanism (140).
The information set by the operator is obtained in accordance with FIG.
Is set in the logical TOD control information storage area (400) managed by the hypervisor. The logical TOD control information area is an area for holding logical TOD control information for each LPAR, and the entry n holds information of LPARn. The logical TOD control information area includes a time valid flag (401), a time difference valid flag (402), a time storage area (403), a time difference storage area (404), and an epoch difference value storage area (405).
【0022】論理TOD制御情報格納領域へのデータ設
定の過程を図5〜図8のフローを使用して説明する。The process of setting data in the logical TOD control information storage area will be described with reference to the flowcharts of FIGS.
【0023】ハイパバイザアシスト機構を介して、オペ
レータが設定した画面データをハイパバイザの作業領域
(以下、画面データ領域と呼ぶ)に取り込む(50
0)。The screen data set by the operator is taken into the working area of the hypervisor (hereinafter referred to as the screen data area) via the hypervisor assist mechanism (50).
0).
【0024】次に、処理対象LPARの番号を指定する
変数nに初期値1を設定する(501)。Next, an initial value 1 is set to a variable n specifying the number of the LPAR to be processed (501).
【0025】nがハイパバイザが 構築可能な最大LP
AR番号を超えているかどうかテストし(502)、テ
スト502が成立の場合540の経路を経て処理を終了
する(517)。N is the maximum LP that can be constructed by the hypervisor
A test is made to see if the AR number is exceeded (502), and if the test 502 is satisfied, the processing is terminated via a path 540 (517).
【0026】テスト502が成立しない場合、画面デー
タ領域からLPARnの選択状態表示フィールドの値を
取り出し空白かどうかテストする(503)。テスト成
立の場合541の経路で処理518に行く。If the test 502 is not satisfied, the value of the selected state display field of LPARn is taken out from the screen data area and tested for blank (503). If the test is successful, the process goes to processing 518 via the path 541.
【0027】テスト503が成立しない場合、画面デー
タ領域からLPARn の 時刻設定フィールドと時刻差
設定フィールドの値を取り出し(504)、両方が伴に
空白かどうかテストする(505)。テスト成立の場合
542の経路で、LPARnの 時刻有効フラグの値をO
FFとする処理(515)を行い、更に、LPARnの
時刻差有効フラグの値をOFFとする処理(516)を
行い、処理518に行く。If the test 503 is not satisfied, the values of the time setting field and the time difference setting field of LPARn are extracted from the screen data area (504), and it is tested whether both are blank (505). If the test is successful, the value of the time valid flag of LPARn is set to O
FF is performed (515), and LPARn is further processed.
The process (516) for turning off the value of the time difference valid flag is performed, and the process goes to process 518.
【0028】テスト505が成立しない場合、 LPA
Rnの時刻設定フィールドの値が空白かどうかテストし
(506)、テストが成立しない場合、さらに 、LP
ARnの時刻設定フィールドの値が有効値でないかどう
かテストする(507)。テスト507が成立した場合
エラー処理(550)を行う。テスト507が成立しな
い場合、 LPARnの時刻設定フィールドの値をTOD
フォーマットに変換し(508)、この値をLPARn
の 論理TOD制御情報格納領域400の時刻格納領域
403に格納し(509)、更に時刻有効フラグ401
の値をON、時刻差有効フラグ402の値をOFFとし
(510)、処理518へ行く。If test 505 does not hold, LPA
It is tested whether or not the value of the time setting field of Rn is blank (506).
It is tested whether the value of the time setting field of ARn is not a valid value (507). If the test 507 is satisfied, an error process (550) is performed. If the test 507 is not satisfied, the value of the time setting field of LPARn is set to TOD.
Is converted to a format (508), and this value is
Is stored in the time storage area 403 of the logical TOD control information storage area 400 (509).
Is set to ON, and the value of the time difference valid flag 402 is set to OFF (510), and the process goes to processing 518.
【0029】テスト506が成立しない場合、 LPA
Rnの時刻差設定フィールドの値が有効値でないかどう
かテストする(511)。テスト511が成立した場合
エラー処理(551)を行う。テスト511が成立しな
い場合、 LPARnの時刻差設定フィールドの値をTO
Dフォーマットに変換し(512)、この値をLPAR
n の 論理TOD制御情報格納領域400の時刻差格納
領域404に格納し(513)、更に時刻差有効フラグ
402の値をON、時刻有効フラグ401の値をOFF
とし(514)、処理518へ行く。If test 506 fails, LPA
It is tested whether the value of the time difference setting field of Rn is not a valid value (511). If the test 511 is satisfied, error processing (551) is performed. If the test 511 is not satisfied, the value of the time difference setting field of LPARn is set to TO
D format (512), and this value is
n is stored in the time difference storage area 404 of the logical TOD control information storage area 400 (513), the value of the time difference valid flag 402 is turned on, and the value of the time valid flag 401 is turned off.
(514), and the process proceeds to processing 518.
【0030】処理518でnの値をに1を加算し、経路
547を経て処理502に戻り、以上の処理を繰り返
す。これによりオペーレータが選択した全てのLPAR
の論理TOD制御情報を更新する。In the process 518, 1 is added to the value of n, and the process returns to the process 502 via the path 547 to repeat the above process. This allows all LPARs selected by the operator
Is updated.
【0031】ハイパバイザはLPARnを構築する時、
上記により設定したLPARnの論理TOD制御情報に
より当該仮想情報処理装置のエポック差異値を求める。
この過程を図9のフローを使用して説明する。構築しよ
うとするLPARnの論理TOD制御情報400を参照
して、時刻有効フラグ401がOFFかどうかテストし
(610)、テストが成立した場合、時刻差有効フラグ
402がOFFかどうかテストし(611)、このテス
トも成立した場合、当該LPARのエポック差異値格納
領域405に0をいれる(612)。テスト611が成
立した場合には、当該LPARのエポック差異値格納領
域405に時刻差格納領域404の値をいれる。テスト
610が成立するケースでは、エポック差異値格納領域
405に実TOD値と時刻格納領域403の値の差分を
格納する(613)。When the hypervisor constructs LPARn,
The epoch difference value of the virtual information processing apparatus is obtained from the logical TOD control information of LPARn set as described above.
This process will be described with reference to the flow of FIG. With reference to the logical TOD control information 400 of the LPARn to be constructed, it is tested whether or not the time valid flag 401 is OFF (610). If the test is successful, it is tested whether the time difference valid flag 402 is OFF (611). If this test is also satisfied, 0 is set in the epoch difference value storage area 405 of the LPAR (612). When the test 611 is established, the value of the time difference storage area 404 is put in the epoch difference value storage area 405 of the LPAR. When the test 610 is established, the difference between the actual TOD value and the value in the time storage area 403 is stored in the epoch difference value storage area 405 (613).
【0032】従って、オペレータは論理TOD制御フレ
ーム300を操作することにより、下記(A)〜(C)
三種類の論理TODから選択した論理TODをもつLP
ARを構築することができる。Therefore, the operator operates the logical TOD control frame 300 to obtain the following (A) to (C).
LP with logical TOD selected from three types of logical TOD
An AR can be built.
【0033】(A)論理TODフレーム300でLPA
Rnの時刻設定フィールド330に時刻を設定すること
で、LPARnを構築する時LPARnに対してオペレ
ータの設定した時刻を初期論理TOD値として与えるこ
とができる。(A) LPA in logical TOD frame 300
By setting the time in the time setting field 330 of Rn, the time set by the operator can be given to LPARn as the initial logical TOD value when LPARn is constructed.
【0034】(B)論理TODフレーム300でLPA
Rnの時刻差設定フィールド340に時刻差を設定する
ことで、当該LPARnの論理時刻として、実時刻にオ
ペレータの設定した時刻差を加算または減算した値を与
えることができる。(B) LPA in the logical TOD frame 300
By setting the time difference in the time difference setting field 340 of Rn, a value obtained by adding or subtracting the time difference set by the operator to the actual time can be given as the logical time of the LPARn.
【0035】(C)論理TODフレーム300の時刻設
定フィールド330にも時刻差設定フィールド340に
も値を設定しないことで、LPARnの論理TOD値と
して実TOD値と同じ値をあたえることができる。(C) By setting no value in the time setting field 330 or the time difference setting field 340 of the logical TOD frame 300, the same value as the actual TOD value can be given as the logical TOD value of LPARn.
【0036】次に、オペレータが論理TODフレーム3
00のコマンド入力フィールド310から、LPARを
選択するコマンドを投入したあと、設定情報格納コマン
ド(312)を投入した場合についた述べる。ハイパバ
イザは論理TOD制御情報400の選択されたLPAR
に対応するエントリを選び出し、ハイパバイザアシスト
機構140を起動してSVP103に接続された外部記
憶装置101に格納する。Next, the operator sets the logical TOD frame 3
A description will be given of a case where a setting information storage command (312) is input after a command for selecting an LPAR is input from the command input field 310 of 00. The hypervisor selects the LPAR of the logical TOD control information 400.
Is selected, the hypervisor assist mechanism 140 is activated, and stored in the external storage device 101 connected to the SVP 103.
【0037】MS106のクリアとMS106へのハイ
パバイザの再格納を伴う情報処理装置の初期化処理が行
われると、ハイパバイザはLPARを構築する前にハイ
パバイザアシスト機構を機能させてSVP103に接続
された外部記憶装置101に格納してある論理TOD制
御情報を論理TOD制御情報格納領域400に格納し、
LPARを構築する時、図9で示す手順によってエポ
ック差異値を決定する。When the initialization process of the information processing apparatus is performed with the clearing of the MS 106 and the re-storage of the hypervisor in the MS 106, the hypervisor causes the hypervisor assist mechanism to function before constructing the LPAR, and the external storage connected to the SVP 103. The logical TOD control information stored in the device 101 is stored in the logical TOD control information storage area 400,
When constructing the LPAR, the epoch difference value is determined according to the procedure shown in FIG.
【0038】[0038]
【発明の効果】サービスプロセッサに備えられたコンソ
ール装置に表示される複数の論理時刻の設定形式からオ
ペレータが1つ選んで、仮想情報処理装置に属する論理
中央処理装置内の論理時刻計時機構への時刻設定を可能
とすることにより、仮想情報処理装置上で動作している
ソフトウェアからSCK命令を発行することなく簡単
に、論理中央処理装置内の論理時刻計時機構への時刻設
定が出来るようになる。さらに一度、設定された論理時
刻計時機構への設定時刻と設定形式をサービスプロセッ
サの外部記憶装置に格納し、この格納情報に従って自動
的に論理時刻計時機構への時刻設定を行うことによりオ
ペーレータの介入回数を節約することが可能となる。According to the present invention, the operator selects one of a plurality of logical time setting formats displayed on the console device provided in the service processor and sends it to the logical time clock mechanism in the logical central processing unit belonging to the virtual information processing device. By enabling the time setting, it is possible to easily set the time to the logical time clock mechanism in the logical central processing unit without issuing an SCK instruction from software running on the virtual information processing device. . Further, once the set time and setting format for the set logical time clock are stored in the external storage device of the service processor, and the time is automatically set for the logical time clock according to the stored information, thereby intervening the operator. The number of times can be saved.
【図1】実情報処理装置上に構築された、仮想情報処理
装置を示す図である。FIG. 1 is a diagram showing a virtual information processing device constructed on a real information processing device.
【図2】実情報処理装置の持つ実TOD と仮想情報処
理装置の持つ論理TODの関係を示す図である。FIG. 2 is a diagram illustrating a relationship between a real TOD of a real information processing apparatus and a logical TOD of a virtual information processing apparatus.
【図3】論理TODへの時刻設定行うための表示・設定
フレームである。FIG. 3 is a display / setting frame for setting time to a logical TOD.
【図4】ハイパバイザが論理TODを制御するための制
御テーブルである。FIG. 4 is a control table for a hypervisor to control a logical TOD.
【図5】図4の制御テーブルを作成するための手順を示
すフローチャートである。FIG. 5 is a flowchart showing a procedure for creating the control table of FIG. 4;
【図6】図4の制御テーブルを作成するための手順を示
すフローチャートである。FIG. 6 is a flowchart illustrating a procedure for creating the control table of FIG. 4;
【図7】図4の制御テーブルを作成するための手順を示
すフローチャートである。FIG. 7 is a flowchart showing a procedure for creating the control table of FIG. 4;
【図8】図4の制御テーブルを作成するための手順を示
すフローチャートである。FIG. 8 is a flowchart illustrating a procedure for creating the control table of FIG. 4;
【図9】図4の制御テーブルからエポック差異値を求め
るための手順を示すフローチャートである。FIG. 9 is a flowchart illustrating a procedure for obtaining an epoch difference value from the control table of FIG. 4;
101:外部記憶装置 102:コンソール装置 103:サービスプロセッサ 104、105:実中央処理装置(実IP) 106:主記憶装置(MS) 107:入出力処理装置(IOP) 111、112、121、122:仮想中央処理装置
(仮想IP) 110:120:仮想情報処理装置 130:ハイパバイザ 140:ハイパバイザアシスト機構 300:論理TODフレーム 310:コマンド入力フィールド 320:選択状態表示フィールド 330:時刻設定フィールド 340:時刻差設定フィールド 350:現論理時刻表示フィールド 400:論理TOD制御情報格納領域 401:時刻有効フラグ 402:時刻差有効フラグ 403:時刻格納領域 404:時刻差格納領域 405:エポック差異値格納領域101: external storage device 102: console device 103: service processor 104, 105: real central processing unit (real IP) 106: main storage device (MS) 107: input / output processing device (IOP) 111, 112, 121, 122: Virtual central processing unit (virtual IP) 110: 120: Virtual information processing device 130: Hypervisor 140: Hypervisor assist mechanism 300: Logical TOD frame 310: Command input field 320: Selection status display field 330: Time setting field 340: Time difference setting Field 350: Current logical time display field 400: Logical TOD control information storage area 401: Time valid flag 402: Time difference valid flag 403: Time storage area 404: Time difference storage area 405: Epoch difference value storage area
フロントページの続き (56)参考文献 特開 平4−253227(JP,A) 特開 平5−158721(JP,A) 特開 昭62−107341(JP,A) 特開 昭62−237532(JP,A) 特開 平11−15558(JP,A) 特開 平7−281781(JP,A) 特開 平3−122727(JP,A) 特開 昭60−31649(JP,A) (58)調査した分野(Int.Cl.7,DB名) G06F 1/14 G06F 9/46 Continuation of front page (56) References JP-A-4-253227 (JP, A) JP-A-5-158721 (JP, A) JP-A-62-107341 (JP, A) JP-A-62-237532 (JP) JP-A-11-15558 (JP, A) JP-A-7-281781 (JP, A) JP-A-3-122727 (JP, A) JP-A-60-31649 (JP, A) (58) Field surveyed (Int.Cl. 7 , DB name) G06F 1/14 G06F 9/46
Claims (2)
具備した中央処理装置と、該中央処理装置に接続される
主記憶装置と入出力処理装置と、コンソール装置と外部
記憶装置を備えたサービスプロセッサから構成される情
報処理装置上に構築される仮想情報処理装置であって、 前記情報処理装置を構成する中央処理装置と主記憶装置
と入出力処理装置を論理的に分割あるいは時分割で使用
することで前記仮想情報処理装置を構築する為の制御手
段として前記主記憶装置内に格納されるハイパバイザを
具備し、 該ハイパバイザが前記サービスプロセッサに備えられた
コンソール装置と外部記憶装置を使用するためのハイパ
バイザアシスト機構を備え、 前記ハイパバイザの制御によって論理的に分割あるいは
時分割で使用することによって実現される1つ又は複数
の論理中央処理装置と論理主記憶装置と論理入出力処理
装置及び論理時刻計時機構から構成される仮想情報処理
装置において、前記ハイパバイザは、前記ハイパバイザアシスト機構を
介して前記コンソール装置に複数の仮想情報処理装置対
応に時刻設定フィールド又は時刻差設定フィールドを入
力モードにして表示し、 前記ハイパバイザは、前記コンソール装置からのオペレ
ータの入力によって設定された時刻設定値又は時刻差設
定値を前記ハイパバイザアシスト機構を介して取得し、
これらを前記ハイパバイザ内の時刻格納領域内に前記複
数の仮想情報処理装置毎にそれぞれ格納し、 前記ハイパバイザの仮想情報処理装置の初期化処理にお
いて、前記ハイパバイザ内の時刻格納領域内に格納し
た、前記時刻設定値又は時刻差設定値に基づき論理時刻
計時機構への時刻を設定することを特徴とする仮想情報
処理装置の時刻設定方法。1. A central processing unit having a time clock mechanism for storing and measuring time, a main storage device connected to the central processing device, an input / output processing device, a console device, and an external storage device. A virtual information processing device constructed on an information processing device including a service processor, wherein a central processing unit, a main storage device, and an input / output processing device constituting the information processing device are logically divided or time-divided. A hypervisor stored in the main storage device is provided as control means for constructing the virtual information processing device by using the console. The hypervisor uses a console device and an external storage device provided in the service processor. And a hypervisor assist mechanism for logically dividing or time-divisionally using the hypervisor under the control of the hypervisor. In the virtual information processing apparatus composed of one or more logical central processing unit and logical main storage device and the logical output processing and logic time counting mechanism is, the hypervisor, the hypervisor assist mechanism
A plurality of virtual information processing device pairs
Enter the time setting field or time difference setting field
And displays the force mode, the hypervisor, operator time setting value or time difference settings set by the input from the console device
Obtaining a constant value via the hypervisor assist mechanism,
These were respectively stored for each of the plurality of virtual information processing apparatus in time storage area in said hypervisor, in the initialization process of the hypervisor of the virtual information processing apparatus, stored in the time storage area in said hypervisor, said A time setting method for a virtual information processing apparatus, wherein a time to a logical time clock is set based on a time setting value or a time difference setting value .
納した前記時刻設定値又は時刻差設定値を前記ハイパバ
イザの制御によって、前記ハイパバイザアシスト機構を
機能させてサービスプロセッサに備えられている外部記
憶装置に格納し、 情報処理装置を構成する主記憶装置のクリア処理と主記
憶装置へのハイパバイザの再格納処理を伴う情報処理装
置の初期化処理が行われた後は、 前記サービスプロセッサに備えられている外部記憶装置
に格納した前記時刻設定値又は時刻差設定値を得て、こ
れを前記ハイパバイザ内の時刻格納領域内に仮想情報処
理装置毎にそれぞれ格納し、 前記ハイパバイザの仮想情報処理装置の初期化処理にお
いて、前記ハイパバイザ内の時刻格納領域内に格納し
た、前記時刻設定値又は時刻差設定値に基づき論理時刻
計時機構への時刻を設定することを特徴とする請求項1
記載の仮想情報処理装置の時刻設定方法。2. An external storage device provided in a service processor by operating the hypervisor assist mechanism by controlling the hypervisor with the time set value or the time difference set value stored in a time storage area in the hypervisor. After the initialization process of the information processing device including the process of clearing the main storage device constituting the information processing device and the process of restoring the hypervisor to the main storage device is performed, the information processing device is provided with the service processor. The time setting value or the time difference setting value stored in the external storage device, and stores the time setting value or the time difference setting value for each virtual information processing device in a time storage area in the hypervisor. in processing, stored in the time storage area in said hypervisor, theory based on the time setting value or the time difference setting value Claim, characterized in that to set the time to the time counting mechanism 1
The time setting method of the virtual information processing apparatus described in the above.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24960896A JP3327138B2 (en) | 1996-09-20 | 1996-09-20 | Time setting method for virtual information processing device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24960896A JP3327138B2 (en) | 1996-09-20 | 1996-09-20 | Time setting method for virtual information processing device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1097343A JPH1097343A (en) | 1998-04-14 |
| JP3327138B2 true JP3327138B2 (en) | 2002-09-24 |
Family
ID=17195566
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24960896A Expired - Fee Related JP3327138B2 (en) | 1996-09-20 | 1996-09-20 | Time setting method for virtual information processing device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3327138B2 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7155629B2 (en) | 2003-04-10 | 2006-12-26 | International Business Machines Corporation | Virtual real time clock maintenance in a logically partitioned computer system |
| WO2012093490A1 (en) * | 2011-01-07 | 2012-07-12 | 富士通株式会社 | Information processing device, time control method, and time control program |
-
1996
- 1996-09-20 JP JP24960896A patent/JP3327138B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1097343A (en) | 1998-04-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4291964B2 (en) | Virtual computer system | |
| JPH06231097A (en) | Equipment and method for starting of multiprocessor system | |
| JP3327138B2 (en) | Time setting method for virtual information processing device | |
| JP3031302B2 (en) | Time control method for information processing device | |
| JP2000330970A (en) | Simulation apparatus and simulation method | |
| JPH11219209A (en) | General-purpose PLC offline simulation device | |
| JPH01177585A (en) | Operation training support device | |
| JPS6339942B2 (en) | ||
| JPS61231607A (en) | Simulation system for iron and steel rolling control system | |
| JP4292220B2 (en) | Virtual computer system | |
| JPS6170610A (en) | Numerical controller | |
| JPH08161006A (en) | Program control unit | |
| JPH04255038A (en) | Method for executing input/output by simulator in processor | |
| JPH07168702A (en) | Device for generating and updating system configuration information | |
| JPS61208516A (en) | Supervisory unit | |
| JPS6072050A (en) | Ipl device selecting and controlling system | |
| JPH0520089A (en) | Assembly system | |
| JPH06295217A (en) | Keyboard control system for virtual computer | |
| JPH0754508B2 (en) | Computer system | |
| JPH0561401A (en) | Training simulator | |
| JPS63273128A (en) | Display pattern format management system | |
| JPS622325A (en) | Mode switching control system | |
| JPS62196736A (en) | Pseudo-fault generating system | |
| JPH01305444A (en) | Logic simulation system | |
| JPH08339314A (en) | In-circuit emulator |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |