Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP3328055B2 - Manufacturing method of multilayer thin film capacitor - Google Patents
[go: Go Back, main page]

JP3328055B2 - Manufacturing method of multilayer thin film capacitor - Google Patents

Manufacturing method of multilayer thin film capacitor

Info

Publication number
JP3328055B2
JP3328055B2 JP05424794A JP5424794A JP3328055B2 JP 3328055 B2 JP3328055 B2 JP 3328055B2 JP 05424794 A JP05424794 A JP 05424794A JP 5424794 A JP5424794 A JP 5424794A JP 3328055 B2 JP3328055 B2 JP 3328055B2
Authority
JP
Japan
Prior art keywords
thin film
film layer
metal electrode
metal
dielectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP05424794A
Other languages
Japanese (ja)
Other versions
JPH07169648A (en
Inventor
淳 友澤
覚 藤井
映志 藤井
良一 高山
秀雄 鳥井
益三 服部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP05424794A priority Critical patent/JP3328055B2/en
Publication of JPH07169648A publication Critical patent/JPH07169648A/en
Application granted granted Critical
Publication of JP3328055B2 publication Critical patent/JP3328055B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Inorganic Insulating Materials (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、積層薄膜コンデンサの
製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a multilayer thin film capacitor.

【0002】[0002]

【従来の技術】一般にペロブスカイト型結晶構造のチタ
ン酸バリウム(BaTiO3 )は誘電特性に優れ、比抵
抗も高いことからコンデンサ材料として広く利用されて
いる。このBaTiO3 は、分極軸であるc軸方向の比
誘電率よりもa軸方向の比誘電率の方が大きいという特
徴を持っているため、電極表面に対して垂直方向にa軸
方向、すなわち(100)面に優先配向すれば、誘電特
性の良好なコンデンサを作ることができる。また、ペロ
ブスカイト型結晶構造のチタン酸ストロンチウム(Sr
TiO3 )は、約110K以上の温度のにおいては立方
晶であり、かつ常誘電体である。SrTiO3 を主成分
としたセラミックスは、同じ結晶構造のBaTiO3
に比べて比誘電率は低いが、温度特性がよく誘電損失も
少ないといった特徴を有する。また、このSrTiO3
にバリウムなどのシフタを加えてキュリー点をシフトさ
せることにより、常温において常誘電性で高比誘電率の
セラミックスが得られる。このセラミックスは、高周
波、高電圧用コンデンサとして幅広く利用されている。
また、代表的な緩和型強誘電体の一つであるPb(Mg
1/3 ,Nb2/3 )O3 と、BaTiO3 やSrTiO3
と同様のペロブスカイト型結晶構造のチタン酸鉛(Pb
TiO3 )の複合材料であるPb{(Mg1/3 ,Nb
2/31-X TiX }O3 の複合ペロブスカイト構造化合
物は、BaTiO3系強誘電体に比べて、大きな比誘電
率と良好な直流バイアス特性を有する。そのため、この
複合ペロブスカイト構造化合物は、小型大容量積層コン
デンサ等に応用されている。
2. Description of the Related Art Generally, titanium having a perovskite crystal structure is used.
Barium phosphate (BaTiOThree ) Has excellent dielectric properties,
Widely used as capacitor material due to its high resistance
I have. This BaTiOThree Is the ratio in the c-axis direction, which is the polarization axis
The characteristic that the relative permittivity in the a-axis direction is larger than the permittivity
A axis perpendicular to the electrode surface
Direction, that is, preferential orientation in the (100) plane,
It is possible to make a capacitor having good properties. Also, Pero
Strontium titanate (Sr
TiOThree ) Is cubic at temperatures above about 110K
It is crystalline and paraelectric. SrTiOThree The main component
Is made of BaTiO with the same crystal structureThree system
Has a lower relative dielectric constant, but has better temperature characteristics and lower dielectric loss.
It has the feature of being small. In addition, this SrTiOThree 
To add a shifter such as barium to shift the Curie point.
To obtain a high dielectric constant
Ceramics are obtained. This ceramic is
Widely used as capacitors for waves and high voltages.
Further, Pb (Mg), which is one of the typical relaxation type ferroelectrics, is used.
1/3 , Nb2/3 ) OThree And BaTiOThree And SrTiOThree 
Lead titanate having the same perovskite crystal structure (Pb
TiOThree ) Is a composite material of Pb {(Mg1/3 , Nb
2/3 )1-X TiX } OThree Perovskite structural compounds
The thing is BaTiOThreeLarge relative dielectric constant compared to ferroelectrics
And have good DC bias characteristics. So this
The compound perovskite structure compound is
It is applied to densa and the like.

【0003】一方、電子機器の小型化、高密度実装化に
対応するため、チップコンデンサの小型化、大容量化が
進んでいる。大容量化を達成するには、比誘電率の大き
い誘電体材料を用いることや、誘電体層を薄くして積層
数を増加する方法がある。たとえば、エレクトロニク・
セラミック誌103号(1990年)第57頁から第6
1頁に積層セラミックコンデンサの製造方法が発表され
ている。この文献での積層セラミックコンデンサの製造
における誘電体層と金属電極層の積層方法は以下の通り
である。BaTiO3 等の誘電体材料の粉末を配合、混
合し、乾燥させる。これをスラリ調合して、薄膜状のシ
ートに成形する。このシートにパラジウム等の内部電極
ペーストを印刷し、シートを積み重ねる。この操作を所
定の回数繰り返して、内部電極とシートを順次積み重
ね、積層する。その後、これを目的の大きさに切断し、
セラミックと金属の同時焼成を行うといったものであ
る。
On the other hand, in order to cope with miniaturization and high-density mounting of electronic equipment, chip capacitors have been reduced in size and capacity. In order to achieve a large capacity, there is a method of using a dielectric material having a large relative dielectric constant or a method of increasing the number of stacked layers by making the dielectric layer thin. For example, electronic
Ceramic Magazine 103 (1990), pp. 57-6
One page discloses a method for manufacturing a multilayer ceramic capacitor. The method of laminating the dielectric layer and the metal electrode layer in the production of the multilayer ceramic capacitor in this document is as follows. A powder of a dielectric material such as BaTiO 3 is blended, mixed and dried. This is mixed with a slurry and formed into a thin sheet. An internal electrode paste such as palladium is printed on the sheet, and the sheets are stacked. This operation is repeated a predetermined number of times, and the internal electrodes and sheets are sequentially stacked and laminated. Then cut this to the desired size,
For example, simultaneous firing of ceramic and metal is performed.

【0004】[0004]

【発明が解決しようとする課題】しかしながら、上記積
層方法では、誘電体層の薄膜化に限界があった。すなわ
ち、誘電体層の出発原料である誘電体材料の粉末は、粒
径が1μm程度であるため、これをスラリ調合し、シー
ト状に成形して焼成し、誘電体層を3μm以下に薄くし
ようとすると、膜厚の均一性や電極間の絶縁性に問題が
発生した。したがって、大容量のチップコンデンサを作
ろうとすると、積層数を増加する必要があった。しかし
ながら、積層数を増加しようとすると、チップのサイズ
が大きくなり、また工程数が増加するため、信頼性等に
問題があった。さらに、積層後に焼成過程が必要で、そ
の焼成温度が誘電体材料によっては約1200℃と高い
ため、電極が白金などの材料に限定される。そのため、
特性の良い積層コンデンサを低温で得る製造方法を見出
すことが求められていた。
However, in the above-mentioned laminating method, there is a limit in reducing the thickness of the dielectric layer. That is, since the powder of the dielectric material, which is the starting material of the dielectric layer, has a particle size of about 1 μm, it is mixed with a slurry, formed into a sheet, and fired to reduce the thickness of the dielectric layer to 3 μm or less. Then, problems occurred in the uniformity of the film thickness and the insulation between the electrodes. Therefore, in order to produce a large-capacity chip capacitor, it was necessary to increase the number of layers. However, when trying to increase the number of stacked layers, the size of the chip increases and the number of steps increases, and thus there is a problem in reliability and the like. Furthermore, a firing process is required after the lamination, and the firing temperature is as high as about 1200 ° C. depending on the dielectric material, so that the electrodes are limited to materials such as platinum. for that reason,
It has been required to find a manufacturing method for obtaining a multilayer capacitor having good characteristics at a low temperature.

【0005】本発明は上記の問題点を解決するもので、
特性の良い積層薄膜コンデンサの製造方法を提供するこ
とを目的とする。
The present invention solves the above problems,
It is an object of the present invention to provide a method for manufacturing a multilayer thin film capacitor having good characteristics.

【0006】[0006]

【課題を解決するための手段】上記目的を達成するため
に本発明は、まず基板上に金属電極薄膜層を真空蒸着法
またはスパッタリング法によってパターン形成する。そ
の上に誘電体薄膜層として、(100)面に優先配向し
たBaTiO3 やSrTiO3 または(Ba1- X ,Sr
X )TiO3 のペロブスカイト型酸化物薄膜や、Pb
{(Mg1/3 ,Nb2/31-X TiX }O3 の複合ペロ
ブスカイト型化合物薄膜を、プラズマの活性さとCVD
反応を利用したプラズマCVD法によって0.05〜3
μmの膜厚で成膜する。この操作を繰り返して、基板上
に金属電極薄膜層と誘電体薄膜層を積層する。これを所
定の大きさに切断し、その切断面に外部電極を真空蒸着
法またはスパッタリング法またはめっき法または塗布焼
付け法によって形成する。このようにして、積層薄膜コ
ンデンサを製造するものである。
According to the present invention, a metal electrode thin film layer is first patterned on a substrate by vacuum evaporation or sputtering. On top of this, as a dielectric thin film layer, BaTiO 3 or SrTiO 3 preferentially oriented to the (100) plane or (Ba 1− x , Sr
X ) Perovskite oxide thin film of TiO 3 , Pb
A composite perovskite compound thin film of {(Mg 1/3 , Nb 2/3 ) 1-x Ti x } O 3 was prepared by plasma activation and CVD.
0.05 to 3 by plasma CVD using reaction
The film is formed with a thickness of μm. By repeating this operation, the metal electrode thin film layer and the dielectric thin film layer are stacked on the substrate. This is cut into a predetermined size, and external electrodes are formed on the cut surface by a vacuum evaporation method, a sputtering method, a plating method, or a coating and baking method. Thus, a multilayer thin film capacitor is manufactured.

【0007】[0007]

【作用】上記のように、誘電体薄膜層の成膜にプラズマ
CVD法を用いることにより、金属電極薄膜層上に、膜
厚0.05〜3μmの、緻密で、誘電特性の良好な、a
軸に優先配向した(Ba1-X ,SrX )TiO3 や、P
b{(Mg1/3 ,Nb2/ 31-X TiX }O3 の薄膜
が、バルクの焼成温度や、他の薄膜形成方法(真空蒸着
法、スパッタリング法、熱CVD法)よりも低い温度で
得られる。また、金属電極薄膜層の成膜に真空蒸着法ま
たはスパッタリング法などの薄膜製造法を用いることに
より、膜厚0.01〜0.2μmの緻密な金属電極薄膜
層が得られる。したがって、従来の積層セラミックコン
デンサでのスラリ状のものを積み重ねて焼成する方法よ
りも薄くできるため、誘電体薄膜層1層あたりの容量を
大きくすることができる。また、同じチップ厚みでも積
層数を増やすことができる。よって、単位体積あたりの
静電容量が大きくなり、小型化、大容量化に対応した積
層薄膜コンデンサが製造できる。
As described above, by using the plasma CVD method for forming the dielectric thin film layer, a dense and excellent dielectric material having a thickness of 0.05 to 3 μm is formed on the metal electrode thin film layer.
(Ba 1-x , Sr x ) TiO 3 preferentially oriented to the axis or P
b {(Mg 1/3, Nb 2 /3) 1-X Ti X} thin O 3 is, bulk or baking temperatures, other thin film forming method (a vacuum deposition method, a sputtering method, a thermal CVD method) than Obtained at low temperatures. Further, by using a thin film manufacturing method such as a vacuum evaporation method or a sputtering method for forming the metal electrode thin film layer, a dense metal electrode thin film layer having a thickness of 0.01 to 0.2 μm can be obtained. Therefore, since the thickness can be made thinner than the conventional method of stacking and firing the slurry-like ceramic multilayer capacitors, the capacitance per dielectric thin film layer can be increased. Further, the number of layers can be increased even with the same chip thickness. Therefore, the capacitance per unit volume increases, and a multilayer thin film capacitor corresponding to miniaturization and large capacity can be manufactured.

【0008】[0008]

【実施例】【Example】

(実施例1)図1は、本発明の一実施例における積層薄
膜コンデンサの誘電体薄膜層を成膜するために使用する
プラズマCVD装置と、金属電極薄膜層を成膜するため
に使用するスパッタリング装置からなる製造装置を示す
概略図である。
(Embodiment 1) FIG. 1 shows a plasma CVD apparatus used for forming a dielectric thin film layer of a multilayer thin film capacitor according to an embodiment of the present invention, and a sputtering apparatus used for forming a metal electrode thin film layer. It is the schematic which shows the manufacturing apparatus which consists of an apparatus.

【0009】図1において構成要素として、1は下地基
板、2は基板固定板、3は予備真空室、4は予備加熱
室、5は搬送アーム、6は基板ホルダー、7はランプヒ
ーター、8はゲート、9はスパッタ室、10は基板ホル
ダー、11、12はメタルマスク、13はランプヒータ
ー、14はマスフローコントローラー、15はターゲッ
ト、16は高周波電源(13.56MHz)、17は基
板ホルダー6を回転させるモーター、18はゲート、1
9はプラズマCVD室、20は基板ホルダー、21は搬
送アーム、22はランプヒーター、23は基板ホルダー
20を回転させるモーター、24、26、28、30は
気化容器、25、27、29、31は原料、32、3
3、34、35、36はマスフローコントローラー、3
7は原料ガスおよび反応ガスを供給するノズル、38は
高周波電源(13.56MHz)、39は電極、40は
基板ホルダー10を回転させるモーター、41は予備真
空室である。
In FIG. 1, 1 is a base substrate, 2 is a substrate fixing plate, 3 is a preliminary vacuum chamber, 4 is a preliminary heating chamber, 5 is a transfer arm, 6 is a substrate holder, 7 is a lamp heater, and 8 is a lamp heater. Gate, 9 is a sputtering chamber, 10 is a substrate holder, 11 and 12 are metal masks, 13 is a lamp heater, 14 is a mass flow controller, 15 is a target, 16 is a high frequency power supply (13.56 MHz), and 17 is a rotating substrate holder 6 Motor, 18 gate, 1
9 is a plasma CVD chamber, 20 is a substrate holder, 21 is a transfer arm, 22 is a lamp heater, 23 is a motor for rotating the substrate holder 20, 24, 26, 28, and 30 are vaporization containers, 25, 27, 29, and 31 are Raw materials, 32, 3
3, 34, 35 and 36 are mass flow controllers, 3
7 is a nozzle for supplying a source gas and a reaction gas, 38 is a high frequency power supply (13.56 MHz), 39 is an electrode, 40 is a motor for rotating the substrate holder 10, and 41 is a preliminary vacuum chamber.

【0010】図2は、本発明の一実施例の積層薄膜コン
デンサを示す断面概略図である。図2において42は下
地基板、43、45、47は金属電極薄膜層、44、4
6、48は誘電体薄膜層、49、50は外部電極であ
る。
FIG. 2 is a schematic sectional view showing a multilayer thin film capacitor according to one embodiment of the present invention. In FIG. 2, reference numeral 42 denotes an undersubstrate, 43, 45, and 47 denote metal electrode thin film layers,
6 and 48 are dielectric thin film layers, and 49 and 50 are external electrodes.

【0011】図3は、本発明の一実施例の薄膜コンデン
サを示す断面概略図である。図3において、51は下地
基板、52、54は金属電極薄膜層、53は誘電体薄膜
層である。
FIG. 3 is a schematic sectional view showing a thin film capacitor according to one embodiment of the present invention. In FIG. 3, reference numeral 51 denotes a base substrate, 52 and 54 denote metal electrode thin film layers, and 53 denotes a dielectric thin film layer.

【0012】この積層薄膜コンデンサの製造方法を以下
に説明する。図1に示すようにアルミナからなる下地基
板1(サイズ50mm×50mm×0.3mm)を取り
付けた基板固定板2を、予備真空室3より、真空に排気
された予備加熱室4内に搬入する。つぎに基板固定板2
を、搬送アーム5によって、基板ホルダー6上に搬送
し、基板ホルダー6を、ランプヒーター7により650
℃まで加熱する。前記加熱後、ゲート8を開き、スパッ
タ室9内の基板ホルダー10上に、基板固定板2を搬送
アーム5によって搬送する。この基板ホルダー10に
は、2種類のメタルマスク11および12が取り付けら
れており、交互に用いることによって、図2のように金
属電極薄膜43,45,47が交互に成膜できる。な
お、このメタルマスク11,12の金属電極パターンの
大きさは6.0mm×1.2mmである。まず始めに、
メタルマスク11上に基板固定板2をおき、下地基板1
とメタルマスク11を完全に密着させる。なお、基板ホ
ルダー10は、あらかじめランプヒーター13により6
50℃まで加熱されている。
A method for manufacturing the multilayer thin film capacitor will be described below. As shown in FIG. 1, a substrate fixing plate 2 on which a base substrate 1 (size: 50 mm × 50 mm × 0.3 mm) made of alumina is carried from a pre-vacuum chamber 3 into a pre-heating chamber 4 evacuated to a vacuum. . Next, the board fixing plate 2
Is transferred onto the substrate holder 6 by the transfer arm 5, and the substrate holder 6 is
Heat to ° C. After the heating, the gate 8 is opened, and the substrate fixing plate 2 is transferred by the transfer arm 5 onto the substrate holder 10 in the sputtering chamber 9. Two kinds of metal masks 11 and 12 are attached to the substrate holder 10, and by using them alternately, metal electrode thin films 43, 45 and 47 can be formed alternately as shown in FIG. The size of the metal electrode patterns of the metal masks 11 and 12 is 6.0 mm × 1.2 mm. First of all,
The substrate fixing plate 2 is placed on the metal mask 11 and the underlying substrate 1
And the metal mask 11 are completely adhered. Note that the substrate holder 10 is preliminarily 6
Heated to 50 ° C.

【0013】ゲート8を閉じ、スパッタ室9内を1×1
-4Paまで排気した後、マスフローコントローラー1
4によって流量を制御したArをスパッタ室9内に供給
する。スパッタ室9内の真空度を1Paに保ち、Niの
ターゲット15上に、高周波電源(13.56MHz)
16によりプラズマ(電力0.8W/cm2 )を発生さ
せ、下地基板1上にパターニングされたNiの金属電極
薄膜層43を成膜する。このスパッタリングによるNi
の成膜速度は約0.01μm/min.であるので、5
分間成膜を行うことによって、約0.05μmの金属電
極薄膜層43を得る。
The gate 8 is closed and the inside of the sputtering chamber 9 is 1 × 1
After exhausting to 0 -4 Pa, the mass flow controller 1
Ar whose flow rate is controlled by 4 is supplied into the sputtering chamber 9. The degree of vacuum in the sputtering chamber 9 was maintained at 1 Pa, and a high frequency power supply (13.56 MHz) was placed on the Ni target 15.
A plasma (electric power: 0.8 W / cm 2 ) is generated by 16 to form a patterned Ni metal electrode thin film layer 43 on the underlying substrate 1. Ni by this sputtering
Is about 0.01 μm / min. So, 5
By performing film formation for a minute, a metal electrode thin film layer 43 of about 0.05 μm is obtained.

【0014】成膜終了後、Arの供給を止め、ゲート8
を開き、基板固定板2を搬送アーム5により再度基板ホ
ルダー6上に搬送する。基板ホルダー6を、モーター1
7によって半回転させ、基板固定板2をゲート18側に
移動する。
After the film formation, the supply of Ar is stopped and the gate 8
Is opened, and the substrate fixing plate 2 is transported by the transport arm 5 onto the substrate holder 6 again. Mount the substrate holder 6 on the motor 1
7, the substrate fixing plate 2 is moved to the gate 18 side.

【0015】移動後、ゲート18を開き、プラズマCV
D室19内の基板ホルダー20上に、基板固定板2を搬
送アーム21によって搬送する。なお、基板ホルダー2
0は、あらかじめランプヒーター22により650℃ま
で加熱されている。搬送後、ゲート18を閉じ、プラズ
マCVD室19内を1Paまで排気し、基板ホルダー2
0をモーター23によって毎分120回転の速度で回転
させる。あらかじめ、気化容器24に原料25であるバ
リウムジピバロイルメタン〔Ba(C1119 22
を、気化容器26に原料27であるイソプロポキシチタ
ン〔Ti(C37 O)4 〕を、気化容器28に原料3
0であるストロンチウムジピバロイルメタン〔Sr(C
111922 〕を入れ、それぞれ230℃、50℃、
240℃に加熱し保持しておく。気化したBa(C11
1922 の蒸気を、マスフローコントローラー32で
流量を毎分50cm3 に制御したキャリアガスArを気化
容器24内に流し、さらに気化したTi(C37 O)
4 の蒸気を、マスフローコントローラー33で流量を毎
分30cm3 に制御したキャリアガスArを気化容器26
内に流し、さらに気化したSr(C111922 の蒸
気を、マスフローコントローラー34で流量を毎分40
cm3 に制御したキャリアガスArを気化容器28内に流
すことによって、ともにプラズマCVD室19内に供給
する。さらに、マスフローコントローラー36で流量を
毎分50cm3 に制御した反応ガスO2をプラズマCVD
室19内に供給する。なお、これらの原料ガスおよび反
応ガスは、ノズル37によって下地基板2上に供給され
る。プラズマCVD室19内の真空度が一定になった
後、高周波電源(13.56MHz)38により電極3
9と基板ホルダー20の間にプラズマ(電力1.4W/
cm2 )を発生させ、金属電極薄膜層43のついた下地
基板1上の全面に、誘電体薄膜層44を成膜する。この
プラズマCVDによる(Ba1-X ,SrX )TiO3
膜の成膜速度は約0.18μm/min.であるので、
5分間成膜を行うことによって、約0.9μmの誘電体
薄膜層44を得る。
After the movement, the gate 18 is opened and the plasma CV
The substrate fixing plate 2 is carried on the substrate holder 20 in the D chamber 19.
The sheet is conveyed by the transfer arm 21. In addition, the substrate holder 2
0 is set to 650 ° C by the lamp heater 22 in advance.
Heating. After the transfer, close the gate 18 and
The inside of the CVD chamber 19 is evacuated to 1 Pa, and the substrate holder 2 is evacuated.
0 is rotated at a speed of 120 revolutions per minute by the motor 23
Let it. In advance, the raw material 25
Lium dipivaloylmethane [Ba (C11H19O Two )Two ]
Is placed in a vaporization vessel 26 as a raw material 27, isopropoxy tita.
[Ti (CThreeH7 O)Four ] In the vaporization vessel 28
Strontium dipivaloylmethane [Sr (C
11H19OTwo )Two ], 230 ° C, 50 ° C,
Heat to 240 ° C. and hold. Vaporized Ba (C11H
19OTwo )Two Steam with the mass flow controller 32
Flow rate 50cm / minThree Vaporized carrier gas Ar
Flowed into the container 24 and further vaporized Ti (CThree H7 O)
Four Of the steam, and the mass flow controller 33
Min 30cmThree Of the carrier gas Ar controlled in the vaporizing vessel 26
Sr (C)11H19OTwo )Two Steaming
The mass flow controller 34 sets the flow rate to 40
cmThree The carrier gas Ar controlled in
By doing so, both are supplied into the plasma CVD chamber 19.
I do. Further, the mass flow controller 36 controls the flow rate.
50cm per minuteThree Controlled reaction gas OTwoThe plasma CVD
It is supplied into the chamber 19. Note that these source gases and
The reaction gas is supplied onto the base substrate 2 by the nozzle 37.
You. The degree of vacuum in the plasma CVD chamber 19 became constant
Then, the electrode 3 is supplied by a high frequency power source (13.56 MHz) 38.
9 between the substrate 9 and the substrate holder 20 (power 1.4 W /
cmTwo ) Is generated and the underlayer with the metal electrode thin film layer 43 is formed.
A dielectric thin film layer 44 is formed on the entire surface of the substrate 1. this
By plasma CVD (Ba1-X , SrX ) TiOThree Thin
The deposition rate of the film is about 0.18 μm / min. So that
By forming a film for 5 minutes, a dielectric material of about 0.9 μm
A thin film layer 44 is obtained.

【0016】成膜終了後、原料ガスおよび反応ガスの供
給を止め、ゲート18を開き、基板固定板2を搬送アー
ム21により基板ホルダー6上に搬送する。基板ホルダ
ー6は、モーター17によって半回転し、基板固定板2
をゲート8側に移動させる。移動後、ゲート8を開き、
スパッタ室9内の基板ホルダー10上に、基板固定板2
を搬送アーム5によって搬送する。この際、あらかじめ
モーター40により基板ホルダー10を半回転させてお
き、今度はメタルマスク12上に、基板固定板2をお
き、下地基板1とメタルマスク12を完全に密着させ
る。
After the film formation, the supply of the source gas and the reaction gas is stopped, the gate 18 is opened, and the substrate fixing plate 2 is transferred onto the substrate holder 6 by the transfer arm 21. The substrate holder 6 is rotated by a motor 17 by a half turn, and the substrate fixing plate 2
Is moved to the gate 8 side. After moving, open gate 8,
The substrate fixing plate 2 is placed on the substrate holder 10 in the sputtering chamber 9.
Is transported by the transport arm 5. At this time, the substrate holder 10 is rotated in advance by the motor 40 by a half turn, and then the substrate fixing plate 2 is placed on the metal mask 12 so that the underlying substrate 1 and the metal mask 12 are completely adhered.

【0017】ゲート8を閉じ、スパッタ室9内を1×1
-4Paまで排気した後、マスフローコントローラー1
4によって流量を制御したArをスパッタ室9内に供給
する。スパッタ室9内の真空度を1Paに保ち、Niの
ターゲット15上に、高周波電源(13.56MHz)
16によりプラズマ(電力0.8W/cm2 )を発生さ
せ、誘電体薄膜層44上に始めにパターニングした金属
電極薄膜層43とはずらしてパターニングされたNiの
金属電極薄膜層45を成膜する。これらの操作を14回
繰り返して、金属電極薄膜層と誘電体薄膜層を交互に成
膜し、誘電体薄膜層を13層積層する。
The gate 8 is closed, and the inside of the sputtering chamber 9 is 1 × 1
After exhausting to 0 -4 Pa, the mass flow controller 1
Ar whose flow rate is controlled by 4 is supplied into the sputtering chamber 9. The degree of vacuum in the sputtering chamber 9 was maintained at 1 Pa, and a high frequency power supply (13.56 MHz) was placed on the Ni target 15.
A plasma (electric power: 0.8 W / cm 2 ) is generated by 16, and a patterned Ni metal electrode thin film layer 45 is formed on the dielectric thin film layer 44 while being shifted from the first patterned metal electrode thin film layer 43. . These operations are repeated 14 times to alternately form the metal electrode thin film layers and the dielectric thin film layers, and to stack 13 dielectric thin film layers.

【0018】積層終了後、下地基板1のついた基板固定
板2を、基板ホルダー6上から搬送アーム21により、
予備真空室41に搬送する。予備真空室41内で室温ま
で冷却し、装置外に搬出する。この基板を図2に示すよ
うに、金属電極薄膜層が一層おきに互い違いの側壁に面
するように、3.2mm×1.6mmに切断する。な
お、このときの金属電極薄膜の面積は3.0mm×1.
4mmである。この金属電極薄膜が露出した切断面に、
銀の外部電極49、50を塗布し、焼き付けて内部の金
属電極薄膜層と外部電極の導通をとる。以上のようにし
て作製した積層薄膜コンデンサの容量を測定すると、2
μFであった。
After the lamination, the substrate fixing plate 2 with the base substrate 1 is removed from the substrate holder 6 by the transfer arm 21.
It is transported to the preliminary vacuum chamber 41. It is cooled to room temperature in the preliminary vacuum chamber 41 and carried out of the apparatus. As shown in FIG. 2, the substrate is cut into 3.2 mm × 1.6 mm so that every other metal electrode thin film layer faces alternate side walls. At this time, the area of the metal electrode thin film was 3.0 mm × 1.
4 mm. On the cut surface where this metal electrode thin film is exposed,
Silver external electrodes 49 and 50 are applied and baked to establish conduction between the internal metal electrode thin film layer and the external electrodes. The capacitance of the multilayer thin film capacitor manufactured as described above was measured.
μF.

【0019】また図3に示すように、アルミナ基板上に
Niを成膜し、その上に(Ba1-X,SrX )TiO3
の薄膜を一層だけ成膜し、さらにその上に上部電極とし
てNiを成膜した試料を作製した。この薄膜コンデンサ
の電極52、54間で電気特性を測定した。誘電特性
は、LCRメーターにより1kHz、室温で測定する
と、比誘電率が4500、誘電損失が0.7%、絶縁抵
抗は109 Ω・cm以上であった。また、この試料でX
線回折および反射高速電子線回折(RHEED)による
分析を行ったところ、(100)面に優先配向したペロ
ブスカイト型結晶構造であることがわかった。BaTi
3 では、a軸の比誘電率の方がc軸のそれよりも大き
いので、このために(Ba1-X ,SrX )TiO3 の比
誘電率が大きくなったものと考えられる。また、X線マ
イクロアナライザーにより膜組成を分析した結果、膜組
成は(Ba0.5 Sr0.5 )TiO3 であった。
As shown in FIG. 3, a Ni film is formed on an alumina substrate, and (Ba 1 -x, Sr x ) TiO 3 is formed thereon.
A sample in which only one thin film was formed and Ni was further formed thereon as an upper electrode was prepared. Electric characteristics were measured between the electrodes 52 and 54 of the thin film capacitor. The dielectric properties were measured at 1 kHz and room temperature with an LCR meter. The relative dielectric constant was 4500, the dielectric loss was 0.7%, and the insulation resistance was 10 9 Ω · cm or more. In this sample, X
Analysis by X-ray diffraction and reflection high-energy electron diffraction (RHEED) revealed that the crystal had a perovskite crystal structure preferentially oriented to the (100) plane. BaTi
In O 3 , the relative dielectric constant of the a-axis is larger than that of the c-axis, and therefore, it is considered that the relative dielectric constant of (Ba 1 -x, Sr x ) TiO 3 was increased. Further, as a result of analyzing the film composition by an X-ray microanalyzer, the film composition was (Ba 0.5 Sr 0.5 ) TiO 3 .

【0020】以上のような工程で、各原料の気化温度、
基板温度を変えて、様々な組成の積層薄膜コンデンサを
作製した。これら積層薄膜コンデンサの組成および電気
特性を表1に示す。
In the above steps, the vaporization temperature of each raw material,
By changing the substrate temperature, multilayer thin film capacitors having various compositions were produced. Table 1 shows the composition and electrical characteristics of these multilayer thin film capacitors.

【0021】[0021]

【表1】 [Table 1]

【0022】この結果より、各原料の気化温度を変える
ことによって、BaとSrの組成比を変えることができ
ることがわかる。したがって、求める誘電特性の積層薄
膜コンデンサが、薄膜の組成制御を行うことによって製
造することができる。また、基板温度を変えた場合、5
50℃〜750℃の範囲では、良好な誘電特性を持つ積
層薄膜コンデンサが得られたが、550℃以下または7
50℃以上になると、誘電特性が劣化した。したがっ
て、この(Ba1-X ,SrX )TiO3 を誘電体薄膜層
に用いた積層薄膜コンデンサの好ましい成膜温度範囲は
550℃〜750℃である。また、積層薄膜コンデンサ
と、従来の方法で作製した積層焼結コンデンサとを比較
すると、より少ない積層数で、同じ容量のコンデンサを
得ることができる。また、同じ積層数では、より大容量
のコンデンサを得ることができる。これは、プラズマC
VD法で誘電体薄膜層の作製を行うことによって、従来
の焼結法で誘電体薄膜層の作製を行うよりも、薄くて緻
密な膜が得られるためである。
From these results, it can be seen that the composition ratio of Ba and Sr can be changed by changing the vaporization temperature of each raw material. Therefore, a multilayer thin film capacitor having desired dielectric properties can be manufactured by controlling the composition of the thin film. When the substrate temperature is changed, 5
In the range of 50 ° C. to 750 ° C., a multilayer thin film capacitor having good dielectric properties was obtained.
When the temperature exceeded 50 ° C., the dielectric properties deteriorated. Therefore, a preferable film forming temperature range of the multilayer thin film capacitor using (Ba 1-x , Sr x ) TiO 3 for the dielectric thin film layer is 550 ° C. to 750 ° C. Further, when comparing the multilayer thin film capacitor with the multilayer sintered capacitor manufactured by the conventional method, a capacitor having the same capacity can be obtained with a smaller number of layers. With the same number of layers, a capacitor with a larger capacity can be obtained. This is the plasma C
This is because by forming the dielectric thin film layer by the VD method, a thinner and denser film can be obtained than by forming the dielectric thin film layer by the conventional sintering method.

【0023】次に、上記実施例の原料を用いて、誘電体
薄膜層や金属電極薄膜層の成膜時間を変えて、それぞれ
の薄膜層の厚みを変えたり、また積層数を変えた積層薄
膜コンデンサを作製し、その電気特性を測定した。これ
ら積層薄膜コンデンサの薄膜層厚さ、積層数および電気
特性を表2に示す。
Next, using the raw materials of the above embodiments, the film forming time of the dielectric thin film layer and the metal electrode thin film layer was changed to change the thickness of each thin film layer, or to change the number of stacked thin film layers. A capacitor was manufactured and its electrical characteristics were measured. Table 2 shows the thickness, the number of laminated layers, and the electrical characteristics of these multilayer thin film capacitors.

【0024】[0024]

【表2】 [Table 2]

【0025】この結果より、誘電体薄膜層が0.05μ
mより薄くなると、十分な容量が得られないことがわか
る。また、3μmよりも厚い場合は、特性は得られるも
のの、薄膜コンデンサとしての優位性が失われる。した
がって、誘電体薄膜層の膜厚の好ましい範囲は0.05
μm〜3μmである。また、金属電極薄膜層が0.01
μmよりも薄くなると、導電性に問題があり、所定の容
量が得られなかった。また、0.2μmよりも厚くなる
と、積層数が増加するにつれて中央部と端部の段差が激
しくなり、クラックが発生し、やはり導電性が損なわれ
た。したがって、金属電極薄膜層の膜厚の好ましい範囲
は0.01μm〜0.2μmである。
From these results, it is found that the dielectric thin film layer has a thickness of 0.05 μm.
It can be seen that if the thickness is smaller than m, a sufficient capacity cannot be obtained. When the thickness is more than 3 μm, the characteristics can be obtained, but the superiority as a thin film capacitor is lost. Therefore, the preferable range of the thickness of the dielectric thin film layer is 0.05
μm to 3 μm. The metal electrode thin film layer has a thickness of 0.01
When the thickness was smaller than μm, there was a problem in conductivity, and a predetermined capacity could not be obtained. On the other hand, when the thickness was more than 0.2 μm, as the number of stacked layers increased, the step between the center and the end became large, cracks occurred, and the conductivity was also impaired. Therefore, a preferable range of the thickness of the metal electrode thin film layer is 0.01 μm to 0.2 μm.

【0026】なお、上記実施例では、Ba、Ti、Sr
の原料としてBa(C11192 2 、Ti(C37
O)4 、Sr(C111922 を用いたが、本発明の
製造方法ではこの原料に限定されることなく、原料とし
てβ−ジケトン金属錯体または金属アルコキシドを用い
れば、(100)面に優先配向した、ペロブスカイト型
結晶構造の(Ba1-X ,SrX )TiO3 の薄膜を得る
ことができる。さらに、上記実施例では、反応ガスとし
てO2 を用いたが、本発明の製造方法ではこの反応ガス
に限定されることなく、反応ガスとしてN2 OやH2
を用いた場合でも、同様に(100)面に優先配向した
ペロブスカイト型結晶構造の(Ba1-X,SrX )Ti
3 の薄膜を得ることができる。そこで、原料にBa
(C111922 、Sr(C111922 、Ti
(C37 O)4 、Ti(C1119 22 (C37
O)2 、Ti(C5724 を、反応ガスにO2
2 O、H2 Oを用いて、同じプラズマCVD装置で同
様の工程で製造した積層薄膜コンデンサの成膜条件およ
び電気特性を表3に示す。
In the above embodiment, Ba, Ti, Sr
Ba (C11H19OTwo ) Two , Ti (CThree H7 
O)Four , Sr (C11H19OTwo )Two Used in the present invention.
The production method is not limited to this raw material,
Using a β-diketone metal complex or metal alkoxide
Then, the perovskite type preferentially oriented to the (100) plane
Crystal structure of (Ba1-X , SrX ) TiOThree Get a thin film of
be able to. Further, in the above embodiment, the reaction gas is
OTwo Was used in the production method of the present invention.
The reaction gas is not limited toTwo O or HTwo O
In the case where is used, similarly, preferentially oriented to the (100) plane
(Ba of perovskite type crystal structure1-X, SrX ) Ti
OThree Can be obtained. Therefore, the raw material Ba
(C11H19OTwo )Two , Sr (C11H19OTwo )Two , Ti
(CThree H7 O)Four , Ti (C11H19O Two )Two (CThree H7 
O)Two , Ti (CFive H7 OTwo )Four To the reaction gasTwo ,
NTwo O, HTwo O and the same plasma CVD equipment
Conditions and conditions for multilayer thin film capacitors
Table 3 shows the electrical characteristics.

【0027】[0027]

【表3】 [Table 3]

【0028】この結果より、原料にβ−ジケトン金属錯
体または金属アルコキシドを用いて、反応ガスにO2
2 O、H2 Oを用いれば、(100)面に優先配向し
た、同等の誘電特性をもつ誘電体薄膜層が得られること
を確認した。
From these results, it was found that a β-diketone metal complex or metal alkoxide was used as a raw material, and O 2 ,
It was confirmed that when N 2 O and H 2 O were used, a dielectric thin film layer having the same dielectric characteristics and preferentially oriented to the (100) plane could be obtained.

【0029】また、上記実施例では、金属電極薄膜層に
スパッタリング法で成膜したNiを用いたが、本発明の
製造方法ではこの成膜方法や金属電極薄膜層に限定され
ることなく、成膜方法に真空蒸着法を用いた場合や、金
属電極薄膜層にNi以外の金属、たとえばパラジウム、
パラジウム/銀合金、白金、銅等を用いた場合でも、同
等の特性を持つ積層薄膜コンデンサの製造が可能である
ことを確認した。
In the above embodiment, Ni formed by sputtering is used for the metal electrode thin film layer. However, the manufacturing method of the present invention is not limited to this film forming method and metal electrode thin film layer. When a vacuum deposition method is used as a film method, or a metal other than Ni, for example, palladium,
It was confirmed that even when palladium / silver alloy, platinum, copper, or the like was used, it was possible to manufacture a multilayer thin film capacitor having equivalent characteristics.

【0030】また、上記実施例では、外部電極に銀を用
いてその形成方法に塗布焼き付け法を用いたが、本発明
の製造方法ではこの外部電極やその形成方法に限定され
ることなく、外部電極の形成に銀以外の金属を用いた場
合や、塗布焼付け法以外に真空蒸着法またはスパッタリ
ング法またはめっき法を用いた場合でも、同等の特性を
持つ積層薄膜コンデンサの製造が可能であることを確認
した。 (実施例2)本実施例の製造装置の構成、積層薄膜コン
デンサの構成は実施例1と全く同じであるので、その図
面は共用し、構成の説明は省略する。この積層薄膜コン
デンサの製造方法を以下に示す。
Further, in the above embodiment, the external electrode is made of silver and the coating and baking method is used as the forming method. However, the manufacturing method of the present invention is not limited to this external electrode and its forming method. Even if a metal other than silver is used for forming the electrodes, or if a vacuum evaporation method, a sputtering method, or a plating method is used in addition to the coating and baking method, it is possible to manufacture a multilayer thin film capacitor having equivalent characteristics. confirmed. (Embodiment 2) Since the configuration of the manufacturing apparatus and the configuration of the multilayer thin film capacitor of this embodiment are exactly the same as those of Embodiment 1, the drawings are shared and the description of the configuration is omitted. A method for manufacturing this multilayer thin film capacitor will be described below.

【0031】基板の種類、搬送方法、金属電極薄膜層の
成膜方法および積層方法、積層後の外部電極製造方法な
どは、実施例1と全く同じ方法であるので省略する。金
属電極薄膜層43を成膜後の誘電体薄膜層44の成膜方
法を以下に説明する。
The type of the substrate, the method of transport, the method of forming and laminating the metal electrode thin film layer, the method of manufacturing the external electrode after lamination, and the like are exactly the same as those in the first embodiment, and therefore will not be described. The method of forming the dielectric thin film layer 44 after forming the metal electrode thin film layer 43 will be described below.

【0032】プラズマCVD室19内の基板ホルダー2
0上に、基板固定板2を搬送アーム21によって搬送す
る。なお、基板ホルダー20は、あらかじめランプヒー
ター22により680℃まで加熱されている。搬送後、
ゲート18を閉じ、プラズマCVD室19内を1Paま
で排気し、基板ホルダー20をモーター23によって毎
分120回転の速度で回転させる。あらかじめ、気化容
器24に原料25である鉛ジピバロイルメタン〔Pb
(C111922 〕を、気化容器26に原料27であ
るイソプロポキシチタン〔Ti(C37 O)4 〕を、
気化容器28に原料29であるマグネシウムアセチルア
セトナート〔Mg(C5722 ・H 2 O〕を、気
化容器30に原料31であるペンタエトキシニオブ〔N
b(OC255 〕を入れ、それぞれ145℃、50
℃、220℃、60℃に加熱し保持しておく。気化した
Pb(C111922 の蒸気を、マスフローコントロ
ーラー32で流量を毎分35cm3 に制御したキャリアガ
スArを気化容器24内に流すことによって、さらに気
化したTi(C37 O)4 の蒸気を、マスフローコン
トローラー33で流量を毎分20cm3 に制御したキャリ
アガスArを気化容器26内に流すことによって、さら
に気化したMg(C5722 ・H2 Oの蒸気を、
マスフローコントローラー34で流量を毎分30cm3
制御したキャリアガスArを気化容器28内に流すこと
によって、さらに気化したNb(OC255 の蒸気
を、マスフローコントローラー35で流量を毎分15cm
3 に制御したキャリアガスArを気化容器30内に流す
ことによって、ともにプラズマCVD室19内に供給す
る。さらに、マスフローコントローラー36で流量を毎
分100cm3 に制御した反応ガスO2 をプラズマCVD
室19内に供給する。なお、これらの原料ガスおよび反
応ガスは、ノズル37によって下地基板2上に供給され
る。プラズマCVD室19内の真空度が一定になった
後、高周波電源(13.56MHz)38により電極3
9と基板ホルダー20の間にプラズマ(電力1.4W/
cm2 )を発生させ、金属電極薄膜層43のついた下地
基板1上の全面に、誘電体薄膜層44を成膜する。この
プラズマCVDによるPb{(Mg1/3,Nb2/31-X
TiX }O3 の成膜速度は約0.15μm/min.
であるので、4分間成膜を行うことによって、約0.6
μmの誘電体薄膜層44を得ることができた。以下、実
施例1と同様にして、誘電体薄膜層を14層積層し、積
層薄膜コンデンサの製造を行った。以上のようにして作
製した積層薄膜コンデンサの容量を測定すると、7μF
であった。
The substrate holder 2 in the plasma CVD chamber 19
0, the substrate fixing plate 2 is transferred by the transfer arm 21.
You. Note that the substrate holder 20 is
Heated to 680 ° C. by the heater 22. After transport,
The gate 18 is closed and the inside of the plasma CVD chamber 19 is reduced to 1 Pa.
And exhaust the substrate holder 20 by the motor 23 every time.
Rotate at a speed of 120 revolutions per minute. In advance, vaporization volume
The raw material 25, lead dipivaloyl methane [Pb
(C11H19OTwo )Two ] In the vaporization vessel 26
Isopropoxy titanium [Ti (CThree H7 O)Four ]
The raw material 29 of magnesium acetyl acetate
Settonate [Mg (CFive H7 OTwo )Two ・ H Two O]
Pentaethoxy niobium [N
b (OCTwoHFive )Five 145 ° C, 50
C., 220.degree. C. and 60.degree. Vaporized
Pb (C11H19OTwo )Two The steam from the mass flow control
35cm per minute with the roller 32Three Carrier gas
By flowing the gas Ar into the vaporization container 24,
Ti (CThree H7 O)Four The steam of the mass flow con
The flow rate is 20 cm per minute with the trawler 33Three Carry controlled to
By flowing the Agas Ar into the vaporization vessel 26,
Mg (CFive H7 OTwo )Two ・ HTwo O vapor
30cm / min flow rate with mass flow controller 34Three To
Flowing the controlled carrier gas Ar into the vaporization vessel 28
Further evaporates Nb (OCTwoHFive )Five Steam
The flow rate is 15 cm / min with the mass flow controller 35
Three Of the carrier gas Ar controlled to a predetermined value into the vaporization vessel 30
As a result, both are supplied into the plasma CVD chamber 19.
You. Further, the mass flow controller 36 controls the flow rate every time.
Min 100cmThree Controlled reaction gas OTwo The plasma CVD
It is supplied into the chamber 19. Note that these source gases and
The reaction gas is supplied onto the base substrate 2 by the nozzle 37.
You. The degree of vacuum in the plasma CVD chamber 19 became constant
Then, the electrode 3 is supplied by a high frequency power source (13.56 MHz) 38.
9 between the substrate 9 and the substrate holder 20 (power 1.4 W /
cmTwo ) Is generated and the underlayer with the metal electrode thin film layer 43 is formed.
A dielectric thin film layer 44 is formed on the entire surface of the substrate 1. this
Pb {(Mg1/3, Nb2/3 )1-X
 TiX } OThree Is about 0.15 μm / min.
Therefore, by performing film formation for 4 minutes, about 0.6
A μm dielectric thin film layer 44 was obtained. Below, the actual
In the same manner as in Example 1, 14 dielectric thin film layers were stacked,
A multilayer thin film capacitor was manufactured. Work as above
The capacitance of the manufactured multilayer thin film capacitor was measured to be 7 μF
Met.

【0033】また誘電体薄膜層の分析用に、図3に示す
ように、アルミナ基板上にNiを成膜し、その上にPb
{(Mg1/3 ,Nb2/31-X TiX }O3 の薄膜を一
層だけ成膜し、さらにその上に上部電極としてNiを成
膜した試料を作製した。この薄膜コンデンサの電極5
2、54間で電気特性を測定した。誘電特性は、LCR
メーターにより1kHz、室温で測定すると、比誘電率
が9800、誘電損失が0.8%であった。絶縁抵抗は
109 Ω・cm以上であった。また、この試料でX線回
折による分析を行ったところ、ペロブスカイト型結晶構
造であることがわかった。また、X線マイクロアナライ
ザーにより膜組成を分析した結果、膜組成はPb{(M
1/3 Nb2/30.7 Ti0.3 }O3 であった。
For analysis of the dielectric thin film layer, as shown in FIG. 3, a Ni film was formed on an alumina substrate, and Pb was formed thereon.
A sample was prepared in which a single layer of {(Mg 1/3 , Nb 2/3 ) 1-x Ti x } O 3 was formed, and Ni was formed thereon as an upper electrode. Electrode 5 of this thin film capacitor
Electric characteristics were measured between 2, 54. Dielectric properties are LCR
When measured with a meter at 1 kHz and room temperature, the relative dielectric constant was 9,800 and the dielectric loss was 0.8%. The insulation resistance was 10 9 Ω · cm or more. Further, analysis of the sample by X-ray diffraction revealed that the sample had a perovskite crystal structure. Further, as a result of analyzing the film composition with an X-ray microanalyzer, the film composition was found to be Pb {(M
g 1/3 Nb 2/3 ) 0.7 Ti 0.3 } O 3 .

【0034】以上のような工程で、各原料の気化温度、
基板温度を変えて、様々な組成の積層薄膜コンデンサを
作製した。これら積層薄膜コンデンサの組成および電気
特性を表4に示す。
In the above steps, the vaporization temperature of each raw material,
By changing the substrate temperature, multilayer thin film capacitors having various compositions were produced. Table 4 shows the composition and electrical characteristics of these multilayer thin film capacitors.

【0035】[0035]

【表4】 [Table 4]

【0036】この結果より、各原料の気化温度を変える
ことによって、Pb、Mg、Nb、Tiの組成比を変え
ることができることがわかる。したがって、求める誘電
特性の積層薄膜コンデンサが、薄膜の組成制御を行うこ
とによって製造することができる。また、基板温度を変
えた場合、450℃〜750℃の範囲では、良好な誘電
特性を持つ積層薄膜コンデンサが得られたが、450℃
以下または750℃以上になると、誘電特性が劣化し
た。したがって、このPb{(Mg1/3 ,Nb2/ 3
1-X TiX }O3 を誘電体薄膜層に用いた積層薄膜コン
デンサの好ましい成膜温度範囲は450℃〜750℃で
ある。また、積層薄膜コンデンサと、従来の方法で作製
した積層焼結コンデンサとを比較すると、より少ない積
層数で、同じ容量のコンデンサを得ることができる。ま
た、同じ積層数では、より大容量のコンデンサを得るこ
とができる。これは、プラズマCVD法で誘電体薄膜層
の作製を行うことによって、従来の焼結法で誘電体薄膜
層の作製を行うよりも、薄くて緻密な膜が得られるため
である。
From these results, it is understood that the composition ratio of Pb, Mg, Nb, and Ti can be changed by changing the vaporization temperature of each raw material. Therefore, a multilayer thin film capacitor having desired dielectric properties can be manufactured by controlling the composition of the thin film. When the substrate temperature was changed, a multilayer thin film capacitor having good dielectric properties was obtained in the range of 450 ° C. to 750 ° C.
Below 750 ° C., the dielectric properties deteriorated. Therefore, the Pb {(Mg 1/3, Nb 2 /3)
A preferable film forming temperature range of the multilayer thin film capacitor using 1-X Ti X } O 3 for the dielectric thin film layer is 450 ° C. to 750 ° C. Further, when comparing the multilayer thin film capacitor with the multilayer sintered capacitor manufactured by the conventional method, a capacitor having the same capacity can be obtained with a smaller number of layers. With the same number of layers, a capacitor with a larger capacity can be obtained. This is because a thinner and more dense film can be obtained by producing a dielectric thin film layer by a plasma CVD method than by producing a dielectric thin film layer by a conventional sintering method.

【0037】次に、上記実施例の原料を用いて、誘電体
薄膜層や金属電極薄膜層の成膜時間を変えて、それぞれ
の薄膜層の厚みを変えたり、また積層数を変えた積層薄
膜コンデンサを作製し、その電気特性を測定した。これ
ら積層薄膜コンデンサの薄膜層厚さ、積層数および電気
特性を表5に示す。
Next, using the raw materials of the above embodiments, the film formation time of the dielectric thin film layer and the metal electrode thin film layer was changed to change the thickness of each thin film layer, or to change the number of stacked thin film layers. A capacitor was manufactured and its electrical characteristics were measured. Table 5 shows the thin film layer thickness, the number of stacked layers, and the electrical characteristics of these multilayer thin film capacitors.

【0038】[0038]

【表5】 [Table 5]

【0039】この結果より、誘電体薄膜層が0.05μ
mより薄くなると、十分な容量が得られないことがわか
る。また、3μmよりも厚い場合は、特性は得られるも
のの、薄膜コンデンサとしての優位性が失われる。した
がって、誘電体薄膜層の膜厚の好ましい範囲は0.05
μm〜3μmである。また、金属電極薄膜層が0.01
μmよりも薄くなると導電性に問題があり、所定の容量
が得られなかった。また、0.2μmよりも厚くなる
と、積層数が増加するにつれて中央部と端部の段差が激
しくなり、クラックが発生し、やはり導電性が損なわれ
た。したがって、金属電極薄膜層の膜厚の好ましい範囲
は0.01μm〜0.2μmである。
From this result, it is found that the dielectric thin film layer has a thickness of 0.05 μm.
It can be seen that if the thickness is smaller than m, a sufficient capacity cannot be obtained. When the thickness is more than 3 μm, the characteristics can be obtained, but the superiority as a thin film capacitor is lost. Therefore, the preferable range of the thickness of the dielectric thin film layer is 0.05
μm to 3 μm. The metal electrode thin film layer has a thickness of 0.01
When the thickness was smaller than μm, there was a problem in conductivity, and a predetermined capacity could not be obtained. On the other hand, when the thickness was more than 0.2 μm, as the number of stacked layers increased, the step between the center and the end became large, cracks occurred, and the conductivity was also impaired. Therefore, a preferable range of the thickness of the metal electrode thin film layer is 0.01 μm to 0.2 μm.

【0040】なお、上記実施例では、Pb、Ti、M
g、Nbの原料としてPb(C111922 、Ti
(C37 O)4 、Mg(C5722 ・H2 O、
Nb(OC255 を用いたが、本発明の製造方法で
はこの原料に限定されることなく、原料としてβ−ジケ
トン金属錯体または金属アルコキシドを用いれば、ペロ
ブスカイト型結晶構造のPb{(Mg1/3 ,Nb2/3
1-X TiX }O3 の薄膜を得ることができる。さらに、
上記実施例では、反応ガスとしてO2 を用いたが、本発
明の製造方法ではこの反応ガスに限定されることなく、
反応ガスとしてN2OやH2 Oを用いた場合でも、ペロ
ブスカイト型結晶構造のPb{(Mg1/3 ,Nb2/3
1-X TiX }O3 の薄膜を得ることができる。そこで、
原料にPb(C111922 、Pb(C254
Ti(C37 O)4 、Ti(C11 1922 (C3
7 O)2 、Mg(C5722 ・H2 O、Mg
(C7 15COO)2 、Nb(OC255 、Nb
(C111922 ・Cl3 を、反応ガスにO2 、N2
O、H2 Oを用いて、同じプラズマCVD装置で同様の
工程で製造した積層薄膜コンデンサの、成膜条件および
電気特性を表6に示す。
In the above embodiment, Pb, Ti, M
g and Nb as Pb (C11H19OTwo )Two , Ti
(CThree H7 O)Four , Mg (CFive H7 OTwo )Two ・ HTwo O,
Nb (OCTwo HFive )Five Was used in the production method of the present invention.
Is not limited to this raw material, but β-dike
When metal complexes or metal alkoxides are used,
Pb {(Mg1/3 , Nb2/3 )
1-X TiX } OThree Can be obtained. further,
In the above embodiment, O was used as the reaction gas.Two Was used.
In the production method of Ming, without being limited to this reaction gas,
N as reaction gasTwoO or HTwo Even if O is used,
Pb {(Mg1/3 , Nb2/3 )
1-X TiX } OThree Can be obtained. Therefore,
Pb (C11H19OTwo )Two , Pb (CTwo OFive )Four ,
Ti (CThree H7 O)Four , Ti (C11H 19OTwo )Two (CThree 
H7 O)Two , Mg (CFive H7 OTwo )Two ・ HTwo O, Mg
(C7 H FifteenCOO)Two , Nb (OCTwo HFive )Five , Nb
(C11H19OTwo )Two ・ ClThree To the reaction gasTwo , NTwo 
O, HTwo Using O, the same plasma CVD equipment
The film formation conditions and the
Table 6 shows the electrical characteristics.

【0041】[0041]

【表6】 [Table 6]

【0042】この結果より、原料にβ−ジケトン金属錯
体または金属アルコキシドを用いて、反応ガスにO2
2 O、H2 Oを用いれば、同等の誘電特性が得られる
ことを確認した。
From these results, it was found that a β-diketone metal complex or metal alkoxide was used as a raw material, and O 2 ,
It was confirmed that equivalent dielectric properties could be obtained by using N 2 O and H 2 O.

【0043】また、上記実施例では、金属電極薄膜層に
スパッタリング法で成膜したNiを用いたが、本発明の
製造方法ではこの成膜方法や金属電極薄膜層に限定され
ることなく、成膜方法に真空蒸着法を用いた場合や、金
属電極薄膜層にNi以外の金属、例えばパラジウム、パ
ラジウム/銀合金、白金、銅等を用いた場合でも、同等
の特性を持つ積層薄膜コンデンサの製造が可能であるこ
とを確認した。
In the above embodiment, Ni formed by sputtering is used for the metal electrode thin film layer. However, the manufacturing method of the present invention is not limited to this film forming method and metal electrode thin film layer. Production of multilayer thin film capacitors having the same characteristics even when using a vacuum deposition method as the film method or when using a metal other than Ni, for example, palladium, palladium / silver alloy, platinum, copper, etc. for the metal electrode thin film layer. Confirmed that it is possible.

【0044】また、上記実施例では、外部電極に銀を用
いて、その形成方法に塗布焼き付け法を用いたが、本発
明の製造方法ではこの外部電極やその形成方法に限定さ
れることなく、外部電極の形成に銀以外の金属を用いた
場合や、塗布焼付け法以外に真空蒸着法またはスパッタ
リング法またはめっき法を用いた場合でも、同等の特性
を持つ積層薄膜コンデンサの製造が可能ることを確認し
た。
In the above embodiment, silver was used for the external electrode, and the coating and baking method was used for forming the external electrode. However, the manufacturing method of the present invention is not limited to this external electrode and its forming method. Even if a metal other than silver is used for forming the external electrodes, or if a vacuum evaporation method, a sputtering method, or a plating method is used in addition to the coating and baking method, it is possible to manufacture multilayer thin film capacitors having equivalent characteristics. confirmed.

【0045】[0045]

【発明の効果】以上述べてきたように本発明によれば、
誘電体薄膜層の成膜にプラズマCVD法を用いることに
より、金属電極薄膜層上に、膜厚0.05〜3μmの緻
密で誘電特性の良好な、a軸に優先配向した(Ba
1-X ,SrX )TiO3 や、Pb{(Mg1/3 ,Nb
2/31-X TiX }O3 の薄膜が、バルクの焼成温度
や、他の薄膜形成方法(真空蒸着法、スパッタリング
法、熱CVD法)よりも低い温度で得られる。また、金
属電極薄膜層の成膜に真空蒸着法またはスパッタリング
法などの薄膜製造法を用いることにより、膜厚0.01
〜0.2μmの緻密な金属電極薄膜層が得られる。した
がって、従来の積層セラミックコンデンサでのスラリ状
のものを積み重ねて焼成する方法よりも薄くできるた
め、誘電体薄膜層1層あたりの容量を大きくすることが
できる。また、同じチップ厚みでも積層数を増やすこと
ができる。よって、単位体積あたりの静電容量が大きく
なり、小型化、大容量化に対応した積層薄膜コンデンサ
が製造できる。
As described above, according to the present invention,
By using a plasma CVD method for forming the dielectric thin film layer, a dense and favorable dielectric property having a thickness of 0.05 to 3 μm and preferentially oriented in the a-axis on the metal electrode thin film layer (Ba).
1-X , Sr x ) TiO 3 , Pb {(Mg 1/3 , Nb
2/3 ) A thin film of 1-x Ti x薄膜 O 3 can be obtained at a temperature lower than the bulk baking temperature or other thin film forming methods (vacuum deposition, sputtering, thermal CVD). Further, by using a thin film manufacturing method such as a vacuum evaporation method or a sputtering method to form the metal electrode thin film layer,
A dense metal electrode thin film layer having a thickness of about 0.2 μm is obtained. Therefore, since the thickness can be made thinner than the conventional method of stacking and firing the slurry-like ceramic multilayer capacitors, the capacitance per dielectric thin film layer can be increased. Further, the number of layers can be increased even with the same chip thickness. Therefore, the capacitance per unit volume increases, and a multilayer thin film capacitor corresponding to miniaturization and large capacity can be manufactured.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の一実施例の積層薄膜コンデンサの誘電
体薄膜層を成膜するために使用するプラズマCVD装置
と、金属電極薄膜層を成膜するために使用するスパッタ
リング装置からなる製造装置の概略図
FIG. 1 is a manufacturing apparatus including a plasma CVD apparatus used for forming a dielectric thin film layer of a multilayer thin film capacitor according to an embodiment of the present invention and a sputtering apparatus used for forming a metal electrode thin film layer. Schematic diagram of

【図2】本発明の一実施例の積層薄膜コンデンサの断面
概略図
FIG. 2 is a schematic cross-sectional view of a multilayer thin film capacitor according to one embodiment of the present invention.

【図3】本発明の一実施例の薄膜コンデンサを示す断面
概略図
FIG. 3 is a schematic sectional view showing a thin film capacitor according to one embodiment of the present invention.

【符号の説明】[Explanation of symbols]

42 下地基板 43 金属電極薄膜層 44 誘電体薄膜層 45 金属電極薄膜層 46 誘電体薄膜層 47 金属電極薄膜層 48 誘電体薄膜層 49 外部電極 50 外部電極 42 base substrate 43 metal electrode thin film layer 44 dielectric thin film layer 45 metal electrode thin film layer 46 dielectric thin film layer 47 metal electrode thin film layer 48 dielectric thin film layer 49 external electrode 50 external electrode

───────────────────────────────────────────────────── フロントページの続き (72)発明者 藤井 映志 大阪府門真市大字門真1006番地 松下電 器産業株式会社内 (72)発明者 高山 良一 大阪府門真市大字門真1006番地 松下電 器産業株式会社内 (72)発明者 鳥井 秀雄 大阪府門真市大字門真1006番地 松下電 器産業株式会社内 (72)発明者 服部 益三 大阪府門真市大字門真1006番地 松下電 器産業株式会社内 (56)参考文献 特開 平2−121313(JP,A) 特開 平4−51407(JP,A) 特開 平3−80562(JP,A) 特開 平2−197108(JP,A) 特開 平2−157123(JP,A) 特開 昭61−136995(JP,A) 特開 平4−282810(JP,A) 特開 平5−258988(JP,A) ──────────────────────────────────────────────────の Continuing on the front page (72) Inventor Eiji Fujii 1006 Kazuma Kadoma, Kadoma City, Osaka Prefecture Inside Matsushita Electric Industrial Co., Ltd. (72) Inventor Hideo Torii 1006 Kazuma Kadoma, Osaka Prefecture Inside Matsushita Electric Industrial Co., Ltd. (72) Inventor Masuzi Hattori 1006 Oji Kadoma, Kadoma City, Osaka Pref. Document JP-A-2-121313 (JP, A) JP-A-4-51407 (JP, A) JP-A-3-80562 (JP, A) JP-A-2-197108 (JP, A) JP-A-2- 157123 (JP, A) JP-A-61-136995 (JP, A) JP-A-4-282810 (JP, A) JP-A-5-258988 (JP, A)

Claims (9)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 基板上に真空蒸着法またはスパッタリン
グ法によりパターン形成した金属電極薄膜層を作製し、
前記金属電極薄膜層表面に対して垂直方向に(100)
面に優先配向した正方晶ペロブスカイト構造の(Ba
1-X,SrX)TiO3(X=0〜1.0)の誘電体薄膜
層を、β−ジケトン金属錯体または金属アルコキシドの
金属化合物原料の蒸気と反応ガスとの混合ガスを用いた
プラズマCVD法により作製し、前記金属電極薄膜層の
作製と誘電体薄膜層の作製を交互に繰り返すことにより
金属電極薄膜層と誘電体薄膜層を積層し、前記パターン
形成した金属電極薄膜層が1層おきに互い違いの側壁に
面するように切断した後、その切断面に外部電極を真空
蒸着法またはスパッタリング法またはめっき法または塗
布焼付け法により形成することを特徴とする積層薄膜コ
ンデンサの製造方法。
1. A metal electrode thin film layer is formed on a substrate by patterning by vacuum evaporation or sputtering.
(100) perpendicular to the surface of the metal electrode thin film layer
(Ba) of a tetragonal perovskite structure preferentially oriented on the plane
1-X, Sr X) a dielectric thin film layer of TiO 3 (X = 0~1.0), using a mixed gas of a reactive gas and β- diketone metal complex or metal alkoxide of the metal compound precursor vapor plasma The metal electrode thin film layer and the dielectric thin film layer are laminated by alternately repeating the production of the metal electrode thin film layer and the production of the dielectric thin film layer by the CVD method, and the patterned metal electrode thin film layer has one layer. A method for manufacturing a multilayer thin film capacitor, characterized in that after cutting so as to face alternate sidewalls, external electrodes are formed on the cut surface by vacuum evaporation, sputtering, plating, or coating and baking.
【請求項2】 (Ba1-X,SrX)TiO3(X=0〜
1.0)をプラズマCVD法によって製造するのに用い
る基板の温度範囲が550℃〜750℃であることを特
徴とする請求項1記載の積層薄膜コンデンサの製造方
法。
2. (Ba 1 -x, Sr x ) TiO 3 (X = 0 to 2)
2. The method for manufacturing a multilayer thin film capacitor according to claim 1, wherein the temperature range of the substrate used for manufacturing the substrate (1.0) by the plasma CVD method is 550 ° C. to 750 ° C.
【請求項3】 (Ba1-X,SrX)TiO3(X=0〜
1.0)の膜厚が、0.05μm〜3μmであることを
特徴とする請求項1記載の積層薄膜コンデンサの製造方
法。
3. (Ba 1 -x, Sr x ) TiO 3 (X = 0 to 3 )
2. The method according to claim 1, wherein the thickness of (1.0) is 0.05 μm to 3 μm.
【請求項4】 基板上に真空蒸着法またはスパッタリン
グ法によりパターン形成した金属電極薄膜層を作製し、
前記金属電極薄膜層上に複合ペロブスカイト型化合物の
Pb{(Mg1/3,Nb2/31-XTiX}O3(X=0〜
1.0)の誘電体薄膜層を、β−ジケトン金属錯体また
は金属アルコキシドの金属化合物原料の蒸気と反応ガス
との混合ガスを用いたプラズマCVD法により作製し、
前記金属電極薄膜層の作製と誘電体薄膜層の作製を交互
に繰り返すことにより金属電極薄膜層と誘電体薄膜層を
積層し、前記パターン形成した金属電極薄膜層が1層お
きに互い違いの側壁に面するように切断した後、その切
断面に外部電極を真空蒸着法またはスパッタリング法ま
たはめっき法または塗布焼付け法により形成することを
特徴とする積層薄膜コンデンサの製造方法。
4. A metal electrode thin film layer patterned on a substrate by a vacuum deposition method or a sputtering method, and
On the metal electrode thin film layer, a composite perovskite-type compound Pb {(Mg 1/3 , Nb 2/3 ) 1-x Ti x } O 3 (X = 0 to
1.0) is produced by a plasma CVD method using a mixed gas of a vapor of a metal compound raw material of a β-diketone metal complex or a metal alkoxide and a reaction gas,
By alternately repeating the production of the metal electrode thin film layer and the production of the dielectric thin film layer, the metal electrode thin film layer and the dielectric thin film layer are laminated, and the patterned metal electrode thin film layers are alternately formed on alternate side walls. A method for manufacturing a multilayer thin film capacitor, comprising cutting an external electrode on the cut surface by vacuum evaporation, sputtering, plating, or coating and baking.
【請求項5】 Pb{(Mg1/3,Nb2/31-XTiX
3(X=0〜1.0)の複合ペロブスカイト型化合物
をプラズマCVD法によって製造するのに用いる基板の
温度範囲が450℃〜750℃であることを特徴とする
請求項4記載の積層薄膜コンデンサの製造方法。
5. Pb {(Mg 1/3 , Nb 2/3 ) 1-x Ti x }
O 3 (X = 0~1.0) multilayer thin film of claim 4, wherein the temperature range of the substrate using a composite perovskite compound to produce the plasma CVD method is characterized in that it is a 450 ° C. to 750 ° C. of Manufacturing method of capacitor.
【請求項6】 Pb{(Mg1/3,Nb2/31-XTiX
3(X=0〜1.0)の複合ペロブスカイト型化合物
の膜厚が、0.05μm〜3μmであることを特徴とす
る請求項4記載の積層薄膜コンデンサの製造方法。
6. Pb {(Mg 1/3 , Nb 2/3 ) 1-X Ti X }
O 3 film thickness of the composite perovskite (X = 0 to 1.0) The method for producing a laminated thin film capacitor according to claim 4, characterized in that the 0.05Myuemu~3myuemu.
【請求項7】 誘電体薄膜層の成膜に用いる反応ガスと
して、酸素またはN2OまたはH2Oを用いることを特徴
とする請求項1または請求項4記載の積層薄膜コンデン
サの製造方法。
7. The method according to claim 1, wherein oxygen, N 2 O, or H 2 O is used as a reaction gas used for forming the dielectric thin film layer.
【請求項8】 金属電極薄膜層のパターン形成にメタル
マスクを用い、一層毎にメタルマスクをずらすことによ
って金属電極薄膜層が一層おきに互い違いの位置になる
ように成膜することを特徴とする請求項1または請求項
4記載の積層薄膜コンデンサの製造方法。
8. The method according to claim 1, wherein a metal mask is used to form a pattern of the metal electrode thin film layer, and the metal mask is shifted for each layer so that the metal electrode thin film layers are formed alternately at alternate positions. A method for manufacturing a multilayer thin film capacitor according to claim 1.
【請求項9】 金属電極薄膜層の膜厚が0.01μm〜
0.2μmであることを特徴とする請求項1または請求
項4記載の積層薄膜コンデンサの製造方法。
9. The metal electrode thin film layer having a thickness of 0.01 μm or less.
The method for manufacturing a multilayer thin film capacitor according to claim 1, wherein the thickness is 0.2 μm.
JP05424794A 1993-03-25 1994-03-25 Manufacturing method of multilayer thin film capacitor Expired - Fee Related JP3328055B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP05424794A JP3328055B2 (en) 1993-03-25 1994-03-25 Manufacturing method of multilayer thin film capacitor

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP6631693 1993-03-25
JP25268493 1993-10-08
JP5-66316 1993-10-08
JP5-252684 1993-10-08
JP05424794A JP3328055B2 (en) 1993-03-25 1994-03-25 Manufacturing method of multilayer thin film capacitor

Publications (2)

Publication Number Publication Date
JPH07169648A JPH07169648A (en) 1995-07-04
JP3328055B2 true JP3328055B2 (en) 2002-09-24

Family

ID=27295218

Family Applications (1)

Application Number Title Priority Date Filing Date
JP05424794A Expired - Fee Related JP3328055B2 (en) 1993-03-25 1994-03-25 Manufacturing method of multilayer thin film capacitor

Country Status (1)

Country Link
JP (1) JP3328055B2 (en)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5745017A (en) * 1995-01-03 1998-04-28 Rf Prime Corporation Thick film construct for quadrature translation of RF signals
JP4539844B2 (en) * 2004-04-15 2010-09-08 セイコーエプソン株式会社 Dielectric capacitor, method of manufacturing the same, and semiconductor device
JP2010157748A (en) * 2004-04-15 2010-07-15 Seiko Epson Corp Metal thin film and method for manufacturing the same, dielectric capacitor and method for manufacturing the same, and semiconductor device
KR20140020473A (en) * 2012-08-08 2014-02-19 삼성전기주식회사 Laminated ceramic electronic parts and manufacturing method thereof
CN105070505A (en) * 2015-08-26 2015-11-18 六和电子(江西)有限公司 High-efficiency production technology of thin-film capacitor
CN106067377A (en) * 2016-05-20 2016-11-02 宁国市裕华电器有限公司 A kind of new-energy automobile thin film capacitor

Also Published As

Publication number Publication date
JPH07169648A (en) 1995-07-04

Similar Documents

Publication Publication Date Title
US5663089A (en) Method for producing a laminated thin film capacitor
JP3328389B2 (en) Manufacturing method of ferroelectric thin film
US5006363A (en) Plasma assited MO-CVD of perooskite dalectric films
CN1093020C (en) Nickel powder and process for preparing same
KR100938073B1 (en) Thin-film dielectric having co-fired electrodes for capacitors and method of manufacturing the same
Sakabe et al. Multilayer ceramic capacitors with thin (Ba, Sr) TiO3 layers by MOCVD
EP0617439B1 (en) Thin film capacitor and method of manufacturing the same
JP3328055B2 (en) Manufacturing method of multilayer thin film capacitor
JP3209633B2 (en) Thin film capacitor and method of manufacturing the same
KR101266002B1 (en) Fabrication method of multi-layer ceramics capacitor using dry process
JPH05335173A (en) Laminated ceramic electronic component and manufacture thereof
JPH07106198A (en) Method of manufacturing multilayer thin film capacitor
WO2020246363A1 (en) Dielectric film, capacitor using same, and dielectric film production method
JP7342752B2 (en) Dielectric thin films, dielectric elements and electronic circuit boards
KR20070110237A (en) Field Variable Type PS-PJ Pyroclaw Composite Dielectric Thin Film and Manufacturing Method
EP2762462B1 (en) Method of forming a target and depositing doped dielectric films by sputtering
JP3389370B2 (en) Ceramic capacitors
JP2008179521A (en) Coating material for forming complex oxide film
WO2020215151A1 (en) Method of forming a sputtering target
JP3724049B2 (en) Thin film capacitor manufacturing method
Ihlefeld et al. Synthesis and Properties of Barium Titanate Thin Films Deposited on Copper Foil Substrates
KR100591931B1 (en) Field-variable P-type pyroclaw dielectric thin film and manufacturing method
Imamiya et al. Multilayer thin-film capacitor fabricated by radio-frequency magnetron sputtering
JPH075310B2 (en) Method for producing barium titanate thin film
JPH08330186A (en) Thin film capacitor and its production

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070712

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080712

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090712

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090712

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100712

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110712

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110712

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120712

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120712

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130712

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees