JP3329008B2 - 双方向信号伝送回路網及び双方向信号転送シフトレジスタ - Google Patents
双方向信号伝送回路網及び双方向信号転送シフトレジスタInfo
- Publication number
- JP3329008B2 JP3329008B2 JP18078793A JP18078793A JP3329008B2 JP 3329008 B2 JP3329008 B2 JP 3329008B2 JP 18078793 A JP18078793 A JP 18078793A JP 18078793 A JP18078793 A JP 18078793A JP 3329008 B2 JP3329008 B2 JP 3329008B2
- Authority
- JP
- Japan
- Prior art keywords
- stage
- gate element
- reverse
- path
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
- H03K3/037—Bistable circuits
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3685—Details of drivers for data electrodes
- G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
- G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0283—Arrangement of drivers for different directions of scanning
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Shift Register Type Memory (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Description
【０００１】
【産業上の利用分野】本発明は一般的に双方向信号伝送
回路網に関する。具体的には双方向信号転送シフトレジ
スタに関する。双方向信号転送シフトレジスタは例えば
アクティブマトリクス液晶表示装置の駆動回路に組み込
まれ画像の反転表示に用いられる。
回路網に関する。具体的には双方向信号転送シフトレジ
スタに関する。双方向信号転送シフトレジスタは例えば
アクティブマトリクス液晶表示装置の駆動回路に組み込
まれ画像の反転表示に用いられる。
【０００２】
【従来の技術】本発明の背景を明らかにする為、図６を
参照して従来のアクティブマトリクス液晶表示装置の一
般的な構成を簡潔に説明する。図示する様に、アクティ
ブマトリクス液晶表示装置（ＬＣＤ）１００は所定の電
気光学効果を奏する液晶層１０１を有しており、一対の
透明ガラス基板１０２，１０３によって挟持されてい
る。一方の基板１０２の内表面にはマトリクス状に配列
された画素電極１０４が形成されている。各画素電極に
対応して多結晶シリコン等からなる薄膜トランジスタ１
０５が接続している。薄膜トランジスタ１０５のドレイ
ン電極は対応する画素電極１０４に接続されており、ソ
ース電極は対応するデータ線１０６に接続されており、
ゲート電極は対応するゲート線１０７に接続されてい
る。他方の基板１０３の内表面には対向電極１０８が全
面的に形成されている。個々の薄膜トランジスタ１０５
を介して対応する画素電極１０４に画像データ信号が書
き込まれる。画像データ信号により生じた液晶層１０１
の電気光学的な変化を例えば一対の偏光板（図示せず）
により透過光量変化として検出し所望の画像表示を行な
うものである。
参照して従来のアクティブマトリクス液晶表示装置の一
般的な構成を簡潔に説明する。図示する様に、アクティ
ブマトリクス液晶表示装置（ＬＣＤ）１００は所定の電
気光学効果を奏する液晶層１０１を有しており、一対の
透明ガラス基板１０２，１０３によって挟持されてい
る。一方の基板１０２の内表面にはマトリクス状に配列
された画素電極１０４が形成されている。各画素電極に
対応して多結晶シリコン等からなる薄膜トランジスタ１
０５が接続している。薄膜トランジスタ１０５のドレイ
ン電極は対応する画素電極１０４に接続されており、ソ
ース電極は対応するデータ線１０６に接続されており、
ゲート電極は対応するゲート線１０７に接続されてい
る。他方の基板１０３の内表面には対向電極１０８が全
面的に形成されている。個々の薄膜トランジスタ１０５
を介して対応する画素電極１０４に画像データ信号が書
き込まれる。画像データ信号により生じた液晶層１０１
の電気光学的な変化を例えば一対の偏光板（図示せず）
により透過光量変化として検出し所望の画像表示を行な
うものである。
【０００３】かかる構成を有するアクティブマトリクス
液晶表示装置は、例えば液晶プロジェクタのライトバル
ブに利用できる。液晶プロジェクタは三原色の各々が割
り当てられた３枚のＬＣＤと共通の拡大投射レンズ系と
から構成されている。各ＬＣＤは赤、緑、青の色系統別
にライトバルブとして機能する。各ＬＣＤは一次画像を
赤、緑、青色成分に分解して表示する。同時に各ＬＣＤ
には赤、緑、青色の照明光が入射する。各ＬＣＤの単色
透過光像をダイクロイックプリズム又はダイクロイック
ミラーによって合成した後、この合成されたフルカラー
画像を投射レンズ系でスクリーン上に拡大投影するもの
である。この液晶プロジェクタの光学系では、一次画像
は数回の反射反転を繰り返した後合成される。光学系の
配置構造によっては色系統毎に反射反転回数が異なる。
従って、整合したフルカラー画像を得る為には、予め特
定の色の一次画像を反転表示させておく必要がある。
又、液晶プロジェクタの設置環境によっては、天井部に
逆姿勢で取り付け投影を行なう事も考えられる。この場
合にも、ＬＣＤに表示される一次画像を予め反転させて
おく必要がある。
液晶表示装置は、例えば液晶プロジェクタのライトバル
ブに利用できる。液晶プロジェクタは三原色の各々が割
り当てられた３枚のＬＣＤと共通の拡大投射レンズ系と
から構成されている。各ＬＣＤは赤、緑、青の色系統別
にライトバルブとして機能する。各ＬＣＤは一次画像を
赤、緑、青色成分に分解して表示する。同時に各ＬＣＤ
には赤、緑、青色の照明光が入射する。各ＬＣＤの単色
透過光像をダイクロイックプリズム又はダイクロイック
ミラーによって合成した後、この合成されたフルカラー
画像を投射レンズ系でスクリーン上に拡大投影するもの
である。この液晶プロジェクタの光学系では、一次画像
は数回の反射反転を繰り返した後合成される。光学系の
配置構造によっては色系統毎に反射反転回数が異なる。
従って、整合したフルカラー画像を得る為には、予め特
定の色の一次画像を反転表示させておく必要がある。
又、液晶プロジェクタの設置環境によっては、天井部に
逆姿勢で取り付け投影を行なう事も考えられる。この場
合にも、ＬＣＤに表示される一次画像を予め反転させて
おく必要がある。
【０００４】この様に、従来からＬＣＤの使用目的や用
途によって反転表示が適宜選択可能な構造が要求されて
いる。この為、従来から種々の画像反転方式が提案され
ている。例えば、図７に示す画像信号処理を利用した方
式が知られている。図示する様に、元の画像データ信号
ＳＩＧは一旦Ａ／Ｄ反転処理回路１１０に入力される。
ここで、アナログの画像データ信号ＳＩＧはデジタルデ
ータ信号に変換された後、反転処理が行なわれる。例え
ば、データ信号をフレームメモリに順次書き込んだ後、
逆方向から読み出し、バッファ１１１を介してＬＣＤ１
００に供給する。
途によって反転表示が適宜選択可能な構造が要求されて
いる。この為、従来から種々の画像反転方式が提案され
ている。例えば、図７に示す画像信号処理を利用した方
式が知られている。図示する様に、元の画像データ信号
ＳＩＧは一旦Ａ／Ｄ反転処理回路１１０に入力される。
ここで、アナログの画像データ信号ＳＩＧはデジタルデ
ータ信号に変換された後、反転処理が行なわれる。例え
ば、データ信号をフレームメモリに順次書き込んだ後、
逆方向から読み出し、バッファ１１１を介してＬＣＤ１
００に供給する。
【０００５】図８は画像反転の他の方式を示す模式図で
ある。ＬＣＤ１００のゲート線１０７には下方走査回路
１２０が接続されている。この下方走査回路１０７には
通常の単方向シフトレジスタが内蔵されており、ゲート
信号を順次画面の上端から下端に向かってゲート線１０
７に送出する。又、これらゲート線１０７には上方走査
回路１２１も接続されている。この上方走査回路１２１
にも単方向シフトレジスタが内蔵されており、画面の下
端から上端に向かって順次ゲート信号をゲート線１０７
に送出する。これら一対の下方走査回路１２０、上方走
査回路１２１は適宜選択可能である。下方走査回路１２
０を選択した場合には正常な画像が表示され、上方走査
回路１２１を選択した場合には上下反転した画像が表示
される。同様に、データ線１０６には一対の右方走査回
路１２２及び左方走査回路１２３が接続されている。右
方走査回路１２２を選択した場合には正常な画像表示が
行なわれ、左方走査回路１２３を選択した場合には左右
反転した画像が表示される。なお、図示では４個の走査
回路はＬＣＤ１００の外部に配置されているが、実際に
はＬＣＤ１００の内部に集積形成する事も可能である。
ある。ＬＣＤ１００のゲート線１０７には下方走査回路
１２０が接続されている。この下方走査回路１０７には
通常の単方向シフトレジスタが内蔵されており、ゲート
信号を順次画面の上端から下端に向かってゲート線１０
７に送出する。又、これらゲート線１０７には上方走査
回路１２１も接続されている。この上方走査回路１２１
にも単方向シフトレジスタが内蔵されており、画面の下
端から上端に向かって順次ゲート信号をゲート線１０７
に送出する。これら一対の下方走査回路１２０、上方走
査回路１２１は適宜選択可能である。下方走査回路１２
０を選択した場合には正常な画像が表示され、上方走査
回路１２１を選択した場合には上下反転した画像が表示
される。同様に、データ線１０６には一対の右方走査回
路１２２及び左方走査回路１２３が接続されている。右
方走査回路１２２を選択した場合には正常な画像表示が
行なわれ、左方走査回路１２３を選択した場合には左右
反転した画像が表示される。なお、図示では４個の走査
回路はＬＣＤ１００の外部に配置されているが、実際に
はＬＣＤ１００の内部に集積形成する事も可能である。
【０００６】
【発明が解決しようとする課題】図７に示した画像信号
処理を利用する反転方式では、Ａ／Ｄ反転処理回路等の
規模が大きくなる為、消費電力の増大を招くとともに、
小型化が阻害され且つコスト面で不利になるという課題
がある。又、図８に示した反転回路構造では、４個の走
査回路が必要となりＬＣＤ内部に形成した場合、デバイ
ス面積の増大化を招くとともに歩留りが低下するという
課題がある。そこで、本発明は構造的に簡便で且つ安価
なアクティブマトリクス液晶表示装置の反転方式を提供
する事を目的とする。又、画像反転駆動に好適な双方向
シフトレジスタを提供する事を目的とする。さらに、ア
クティブマトリクス液晶表示装置に限らず走査方向の反
転が可能な二次元アドレス装置を提供する事を目的とす
る。加えて、双方向シフトレジスタに限らずより上位概
念の双方向信号伝送回路網を提供する事を目的とする。
処理を利用する反転方式では、Ａ／Ｄ反転処理回路等の
規模が大きくなる為、消費電力の増大を招くとともに、
小型化が阻害され且つコスト面で不利になるという課題
がある。又、図８に示した反転回路構造では、４個の走
査回路が必要となりＬＣＤ内部に形成した場合、デバイ
ス面積の増大化を招くとともに歩留りが低下するという
課題がある。そこで、本発明は構造的に簡便で且つ安価
なアクティブマトリクス液晶表示装置の反転方式を提供
する事を目的とする。又、画像反転駆動に好適な双方向
シフトレジスタを提供する事を目的とする。さらに、ア
クティブマトリクス液晶表示装置に限らず走査方向の反
転が可能な二次元アドレス装置を提供する事を目的とす
る。加えて、双方向シフトレジスタに限らずより上位概
念の双方向信号伝送回路網を提供する事を目的とする。
【０００７】
【課題を解決するための手段】上述した従来の技術の課
題を解決し本発明の目的を達成する為以下の手段を講じ
た。即ち、本発明にかかる双方向信号転送シフトレジス
タは、一対の入力端子及び出力端子を各々備えた複数の
フリップフロップから構成され、入出力端子間を順次接
続した多段構造を有する。互いに隣り合う前後フリップ
フロップの前段側出力端子と後段側入力端子間の接続路
に介在する順路ゲート素子及び後段側出力端子と前段側
入力端子間の接続路に介在する逆路ゲート素子とを含ん
でいる。該順路ゲート素子及び逆路ゲート素子は択一的
に開閉制御可能であり、スタート信号を最初の順路ゲー
ト素子を介して前段側から後段側へ送る順方向信号転送
とスタート信号をバイパス路から最終の逆路ゲート素子
を介して後段側から前段側へ送る逆方向信号転送を切り
換え選択可能とする。
題を解決し本発明の目的を達成する為以下の手段を講じ
た。即ち、本発明にかかる双方向信号転送シフトレジス
タは、一対の入力端子及び出力端子を各々備えた複数の
フリップフロップから構成され、入出力端子間を順次接
続した多段構造を有する。互いに隣り合う前後フリップ
フロップの前段側出力端子と後段側入力端子間の接続路
に介在する順路ゲート素子及び後段側出力端子と前段側
入力端子間の接続路に介在する逆路ゲート素子とを含ん
でいる。該順路ゲート素子及び逆路ゲート素子は択一的
に開閉制御可能であり、スタート信号を最初の順路ゲー
ト素子を介して前段側から後段側へ送る順方向信号転送
とスタート信号をバイパス路から最終の逆路ゲート素子
を介して後段側から前段側へ送る逆方向信号転送を切り
換え選択可能とする。
【０００８】かかる構成を有する双方向信号転送シフト
レジスタは、例えばアクティブマトリクス液晶表示装置
に適用可能である。即ち、本発明にかかるアクティブマ
トリクス液晶表示装置は、所定の間隙を介して対面配置
された一対の基板と該間隙内に保持された液晶層とから
なるフラットパネル構造を有する。一方の基板には行方
向に沿って配列したゲート線と、列方向に沿って配列し
たデータ線と、該ゲート線及びデータ線の交点に位置す
る能動素子と、個々の能動素子により駆動される画素電
極と、該ゲート線にゲート信号を線順次供給する垂直駆
動回路と、該データ線にデータ信号を線順次供給する水
平駆動回路とが形成されている。他方の基板には対向電
極が形成されており、個々の画素電極との間の電位差に
応じて所望の画像を表示する。かかる構成において、前
記垂直駆動回路及び水平駆動回路の少なくとも一方は信
号の線順次供給順序を順逆双方向に切り換え制御可能な
双方向信号転送シフトレジスタを含んでおり、選択的に
画像の反転表示を行なう。例えば、垂直駆動回路が双方
向信号転送シフトレジスタを含んでいる場合には、選択
的に画像の上下反転表示が可能になる。水平駆動回路が
双方向信号転送シフトレジスタを含んでいる場合には、
選択的に画像の左右反転表示が可能になる。
レジスタは、例えばアクティブマトリクス液晶表示装置
に適用可能である。即ち、本発明にかかるアクティブマ
トリクス液晶表示装置は、所定の間隙を介して対面配置
された一対の基板と該間隙内に保持された液晶層とから
なるフラットパネル構造を有する。一方の基板には行方
向に沿って配列したゲート線と、列方向に沿って配列し
たデータ線と、該ゲート線及びデータ線の交点に位置す
る能動素子と、個々の能動素子により駆動される画素電
極と、該ゲート線にゲート信号を線順次供給する垂直駆
動回路と、該データ線にデータ信号を線順次供給する水
平駆動回路とが形成されている。他方の基板には対向電
極が形成されており、個々の画素電極との間の電位差に
応じて所望の画像を表示する。かかる構成において、前
記垂直駆動回路及び水平駆動回路の少なくとも一方は信
号の線順次供給順序を順逆双方向に切り換え制御可能な
双方向信号転送シフトレジスタを含んでおり、選択的に
画像の反転表示を行なう。例えば、垂直駆動回路が双方
向信号転送シフトレジスタを含んでいる場合には、選択
的に画像の上下反転表示が可能になる。水平駆動回路が
双方向信号転送シフトレジスタを含んでいる場合には、
選択的に画像の左右反転表示が可能になる。
【０００９】本発明は双方向信号転送シフトレジスタに
限られるものではなく、広く双方向信号伝送回路網に適
用可能である。即ち、本発明にかかる双方向信号伝送回
路網は比較的高インピーダンスの入力端子及び比較的低
インピーダンスの出力端子を各々備え各々がフリップフ
ロップからなる複数の信号伝送ブロックから構成され、
入出力端子間を順次接続した多段構造を有する。互いに
隣り合う前後信号伝送ブロックの前段側出力端子と後段
側入力端子間の接続路に介在する順路ゲート素子及び後
段側出力端子と前段側入力端子間の接続路に介在する逆
路ゲート素子とを含んでいる。さらに制御手段を含んで
おり、該順路ゲート素子及び逆路ゲート素子を択一的に
開閉制御し、スタート信号を最初の順路ゲート素子を介
して前段側から後段側へ送る順方向信号伝送処理と、ス
タート信号をバイパス路から最終の逆路ゲート素子を介
して後段側から前段側へ送る逆方向信号伝送処理を切り
換え選択可能にする。
限られるものではなく、広く双方向信号伝送回路網に適
用可能である。即ち、本発明にかかる双方向信号伝送回
路網は比較的高インピーダンスの入力端子及び比較的低
インピーダンスの出力端子を各々備え各々がフリップフ
ロップからなる複数の信号伝送ブロックから構成され、
入出力端子間を順次接続した多段構造を有する。互いに
隣り合う前後信号伝送ブロックの前段側出力端子と後段
側入力端子間の接続路に介在する順路ゲート素子及び後
段側出力端子と前段側入力端子間の接続路に介在する逆
路ゲート素子とを含んでいる。さらに制御手段を含んで
おり、該順路ゲート素子及び逆路ゲート素子を択一的に
開閉制御し、スタート信号を最初の順路ゲート素子を介
して前段側から後段側へ送る順方向信号伝送処理と、ス
タート信号をバイパス路から最終の逆路ゲート素子を介
して後段側から前段側へ送る逆方向信号伝送処理を切り
換え選択可能にする。
【００１０】かかる構成を有する双方向信号伝送回路網
は例えば二次元アドレス装置の駆動回路に適用可能であ
る。即ち、本発明にかかる二次元アドレス装置は行走査
線群と、列走査線群と、両走査線群の個々の交点に対応
して配置された能動素子群と、少なくとも一方の走査線
群に接続され順次駆動信号を供給する駆動回路とを含ん
でいる。該駆動回路は駆動信号の供給順序を順逆双方向
に切り換え可能な双方向信号伝送回路網を含んでいる。
この回路網は、一対の入力端子及び出力端子を夫々備え
各々がフリップフロップからなる複数の信号伝送ブロッ
クから構成され、入出力端子間を順次接続した多段構造
を有する。互いに隣り合う前後信号伝送ブロックの前段
側出力端子と後段側入力端子間の接続路に介在する順路
ゲート素子及び後段側出力端子と前段側入力端子間の接
続路に介在する逆路ゲート素子とを含んでいる。該順路
ゲート素子及び逆路ゲート素子を択一的に開閉制御しス
タート信号を最初の順路ゲート素子を介して前段側から
後段側へ送る順方向信号伝送と、スタート信号をバイパ
ス路から最終の逆路ゲート素子を介して後段側から前段
側へ送る逆方向信号伝送を切り換え選択可能とする。複
数の信号伝送ブロックの各段出力端子を夫々対応する走
査線に接続する事により、順逆双方向の二次元アドレッ
シングを行なう事が可能になる。
は例えば二次元アドレス装置の駆動回路に適用可能であ
る。即ち、本発明にかかる二次元アドレス装置は行走査
線群と、列走査線群と、両走査線群の個々の交点に対応
して配置された能動素子群と、少なくとも一方の走査線
群に接続され順次駆動信号を供給する駆動回路とを含ん
でいる。該駆動回路は駆動信号の供給順序を順逆双方向
に切り換え可能な双方向信号伝送回路網を含んでいる。
この回路網は、一対の入力端子及び出力端子を夫々備え
各々がフリップフロップからなる複数の信号伝送ブロッ
クから構成され、入出力端子間を順次接続した多段構造
を有する。互いに隣り合う前後信号伝送ブロックの前段
側出力端子と後段側入力端子間の接続路に介在する順路
ゲート素子及び後段側出力端子と前段側入力端子間の接
続路に介在する逆路ゲート素子とを含んでいる。該順路
ゲート素子及び逆路ゲート素子を択一的に開閉制御しス
タート信号を最初の順路ゲート素子を介して前段側から
後段側へ送る順方向信号伝送と、スタート信号をバイパ
ス路から最終の逆路ゲート素子を介して後段側から前段
側へ送る逆方向信号伝送を切り換え選択可能とする。複
数の信号伝送ブロックの各段出力端子を夫々対応する走
査線に接続する事により、順逆双方向の二次元アドレッ
シングを行なう事が可能になる。
【００１１】
【作用】本発明によれば、互いに隣り合う前後信号伝送
ブロックの前段側出力端子と後段側入力端子間の接続路
に順路ゲート素子を介在させ、後段側出力端子と前段側
入力端子間の接続路に逆路ゲート素子を介在させるとい
う簡単な構造により、双方向信号伝送回路網を実現して
いる。順路ゲート素子及び逆路ゲート素子を択一的に開
閉制御する事により、順方向信号伝送処理と逆方向信号
伝送処理を切り換え選択可能である。例えば、信号伝送
ブロックとしてフリップフロップを多段接続する事によ
り、容易に双方向信号転送シフトレジスタを得る事が可
能である。双方向信号転送シフトレジスタをアクティブ
マトリクス液晶表示装置の駆動回路に組み込む事によ
り、選択的な画像の反転表示が簡便に実現できる。又、
双方向信号伝送回路網を二次元アドレス装置の駆動回路
に組み込む事により、容易に双方向二次元アドレッシン
グが可能になる。
ブロックの前段側出力端子と後段側入力端子間の接続路
に順路ゲート素子を介在させ、後段側出力端子と前段側
入力端子間の接続路に逆路ゲート素子を介在させるとい
う簡単な構造により、双方向信号伝送回路網を実現して
いる。順路ゲート素子及び逆路ゲート素子を択一的に開
閉制御する事により、順方向信号伝送処理と逆方向信号
伝送処理を切り換え選択可能である。例えば、信号伝送
ブロックとしてフリップフロップを多段接続する事によ
り、容易に双方向信号転送シフトレジスタを得る事が可
能である。双方向信号転送シフトレジスタをアクティブ
マトリクス液晶表示装置の駆動回路に組み込む事によ
り、選択的な画像の反転表示が簡便に実現できる。又、
双方向信号伝送回路網を二次元アドレス装置の駆動回路
に組み込む事により、容易に双方向二次元アドレッシン
グが可能になる。
【００１２】
【実施例】以下図面を参照して本発明の好適な実施例を
詳細に説明する。図１は本発明にかかる双方向信号転送
シフトレジスタの基本的な構成を示すブロック図であ
る。図示する様に、本シフトレジスタは、一対の入力端
子ＩＮ及び出力端子ＯＴを各々備えた複数のフリップフ
ロップＦＦから構成されており、入出力端子間を順次接
続した多段構造を有する。なお、本例では理解を容易に
する為フリップフロップＦＦは第１段から第３段まで３
個の多段接続となっている。実際の応用を図る場合には
この段数に特に制限はない。互いに隣り合う前後フリッ
プフロップの前段側出力端子と後段側入力端子間の接続
路には順路ゲート素子Ｒが介在しており、後段側出力端
子と前段側入力端子間の接続路には逆路ゲート素子Ｌが
介在している。例えば、図示の多段接続において、前段
側を第１ＦＦとし後段側を第２ＦＦとすると、第１ＦＦ
の出力端子ＯＴと第２ＦＦの入力端子ＩＮの接続路には
順路ゲート素子Ｒが介在している。又第２ＦＦの出力端
子ＯＴと第１ＦＦの入力端子ＩＮ間の接続路には逆路ゲ
ート素子Ｌが介在している。これら順路ゲート素子Ｒ及
び逆路ゲート素子Ｌを択一的に開閉制御する事により、
前段側から後段側への順方向信号転送（図では左側から
右側への信号転送）と後段側から前段側への逆方向信号
転送（図では右側から左側への信号転送）を切り換え選
択可能とする。
詳細に説明する。図１は本発明にかかる双方向信号転送
シフトレジスタの基本的な構成を示すブロック図であ
る。図示する様に、本シフトレジスタは、一対の入力端
子ＩＮ及び出力端子ＯＴを各々備えた複数のフリップフ
ロップＦＦから構成されており、入出力端子間を順次接
続した多段構造を有する。なお、本例では理解を容易に
する為フリップフロップＦＦは第１段から第３段まで３
個の多段接続となっている。実際の応用を図る場合には
この段数に特に制限はない。互いに隣り合う前後フリッ
プフロップの前段側出力端子と後段側入力端子間の接続
路には順路ゲート素子Ｒが介在しており、後段側出力端
子と前段側入力端子間の接続路には逆路ゲート素子Ｌが
介在している。例えば、図示の多段接続において、前段
側を第１ＦＦとし後段側を第２ＦＦとすると、第１ＦＦ
の出力端子ＯＴと第２ＦＦの入力端子ＩＮの接続路には
順路ゲート素子Ｒが介在している。又第２ＦＦの出力端
子ＯＴと第１ＦＦの入力端子ＩＮ間の接続路には逆路ゲ
ート素子Ｌが介在している。これら順路ゲート素子Ｒ及
び逆路ゲート素子Ｌを択一的に開閉制御する事により、
前段側から後段側への順方向信号転送（図では左側から
右側への信号転送）と後段側から前段側への逆方向信号
転送（図では右側から左側への信号転送）を切り換え選
択可能とする。
【００１３】図２を参照して、図１に示した双方向信号
転送シフトレジスタの動作を詳細に説明する。（Ａ）は
順方向信号転送を表わしており、各順路ゲート素子Ｒが
開いている一方、各逆路ゲート素子Ｌは閉鎖されてい
る。この為、矢印で示す様にスタート信号ＳＴは最初の
順路ゲート素子Ｒを通過した後第１ＦＦの入力端子ＩＮ
に供給される。第１ＦＦはスタート信号ＳＴをクロック
信号に同期して処理しその出力端子ＯＴに供給する。出
力信号は次の順路ゲート素子Ｒを介して第２ＦＦの入力
端子に供給される。同様にこの第２ＦＦは転送された信
号の内部処理を行なった後出力端子ＯＴに供給する。出
力信号は次の順路ゲート素子Ｒを介して第３ＦＦの入力
端子ＩＮに転送される。最後に第３ＦＦの出力信号は最
終の順路ゲート素子Ｒに到る。
転送シフトレジスタの動作を詳細に説明する。（Ａ）は
順方向信号転送を表わしており、各順路ゲート素子Ｒが
開いている一方、各逆路ゲート素子Ｌは閉鎖されてい
る。この為、矢印で示す様にスタート信号ＳＴは最初の
順路ゲート素子Ｒを通過した後第１ＦＦの入力端子ＩＮ
に供給される。第１ＦＦはスタート信号ＳＴをクロック
信号に同期して処理しその出力端子ＯＴに供給する。出
力信号は次の順路ゲート素子Ｒを介して第２ＦＦの入力
端子に供給される。同様にこの第２ＦＦは転送された信
号の内部処理を行なった後出力端子ＯＴに供給する。出
力信号は次の順路ゲート素子Ｒを介して第３ＦＦの入力
端子ＩＮに転送される。最後に第３ＦＦの出力信号は最
終の順路ゲート素子Ｒに到る。
【００１４】（Ｂ）は逆方向信号転送を表わしており、
逆路ゲート素子Ｌが開いている一方、順路ゲート素子Ｒ
は閉じている。スタート信号ＳＴは最初の順路ゲート素
子Ｒが閉じている為第１ＦＦの入力端子ＩＮに供給でき
ない。その代わり、バイパス路を介して最終の逆路ゲー
ト素子Ｌを通過し、第３ＦＦの入力端子ＩＮに供給され
る。内部処理を施された転送信号は出力端子ＯＴから次
の逆路ゲート素子Ｌを介して第２ＦＦの入力端子ＩＮに
供給される。再び内部処理を受けた後転送信号は出力端
子ＯＴから次の逆路ゲート素子Ｌを介して第１ＦＦの入
力端子ＩＮに供給される。ここで内部処理を受けた転送
信号は出力端子ＯＴから先頭の逆路ゲート素子Ｌに到
る。
逆路ゲート素子Ｌが開いている一方、順路ゲート素子Ｒ
は閉じている。スタート信号ＳＴは最初の順路ゲート素
子Ｒが閉じている為第１ＦＦの入力端子ＩＮに供給でき
ない。その代わり、バイパス路を介して最終の逆路ゲー
ト素子Ｌを通過し、第３ＦＦの入力端子ＩＮに供給され
る。内部処理を施された転送信号は出力端子ＯＴから次
の逆路ゲート素子Ｌを介して第２ＦＦの入力端子ＩＮに
供給される。再び内部処理を受けた後転送信号は出力端
子ＯＴから次の逆路ゲート素子Ｌを介して第１ＦＦの入
力端子ＩＮに供給される。ここで内部処理を受けた転送
信号は出力端子ＯＴから先頭の逆路ゲート素子Ｌに到
る。
【００１５】図３は、図１に示した双方向信号転送シフ
トレジスタの具体的な回路構成例を示す回路図である。
図示を簡略化する為第１ＦＦ及び第２ＦＦとそれに付随
する順路ゲート素子Ｒ及び逆路ゲート素子Ｌのみを示し
ている。本例では、全ての回路素子は薄膜トランジスタ
（ＴＦＴ）から構成されている。しかしながら本発明は
これに限られるものではなく、回路素子はバイポーラト
ランジスタあるいはＭＯＳトランジスタであっても良
い。第１ＦＦ、第２ＦＦともにＤ型フリップフロップか
ら構成されておりクロック制御型の信号伝送ブロックで
ある。Ｄ型フリップフロップは第１及び第２のクロック
トインバータと第３のインバータからなり、互いに逆相
のクロック信号ＣＫ１，ＣＫ２に応じて動作し、入力端
子ＩＮから入力された信号をクロック信号の半周期分だ
け遅延して出力端子ＯＴに出力する。順路ゲート素子Ｒ
はＣＭＯＳタイプのトランスミッションゲート素子から
なり、逆路ゲート素子Ｌも同じくトランスミッションゲ
ート素子である。なお本発明はこれに限られるものでは
なく、ゲート素子としてＮＭＯＳあるいはＰＭＯＳのみ
のアナログスイッチを利用しても良い。これらの順路ゲ
ート素子Ｒ及び逆路ゲート素子Ｌは制御手段から供給さ
れる互いに逆相の制御信号ＣＴＲ，ＣＴＬにより制御さ
れている。一方の制御信号ＣＴＲがハイレベルで他方の
制御信号ＣＴＬがローレベルの時、順路ゲート素子Ｒが
開かれ、逆路ゲート素子Ｌが閉じられる。従って、この
時にはスタート信号ＳＴは最初の順路ゲート素子Ｒを通
過した後第１ＦＦの入力端子ＩＮに供給される。ここ
で、クロック信号の半周期分だけ遅延処理を施された後
出力端子ＯＴから次の順路ゲート素子Ｒを介して第２Ｆ
Ｆの入力端子ＩＮに転送される。この様にして、スター
ト信号ＳＴは順次順方向に向かって転送されていく。一
方、制御信号ＣＴＲがローレベルで制御信号ＣＴＬがハ
イレベルに切り換わった時、順路ゲート素子Ｒが閉じ逆
路ゲート素子Ｌが開く。この場合には逆方向から転送さ
れてきた信号が第２ＦＦの入力端子ＩＮに供給され所定
の遅延処理を施された後、出力端子ＯＴから逆路ゲート
素子Ｌを介して第１ＦＦの入力端子ＩＮに転送される。
再び所定の遅延処理を施された後出力端子ＯＴから出力
された転送信号は次の逆路ゲート素子Ｌに到る。
トレジスタの具体的な回路構成例を示す回路図である。
図示を簡略化する為第１ＦＦ及び第２ＦＦとそれに付随
する順路ゲート素子Ｒ及び逆路ゲート素子Ｌのみを示し
ている。本例では、全ての回路素子は薄膜トランジスタ
（ＴＦＴ）から構成されている。しかしながら本発明は
これに限られるものではなく、回路素子はバイポーラト
ランジスタあるいはＭＯＳトランジスタであっても良
い。第１ＦＦ、第２ＦＦともにＤ型フリップフロップか
ら構成されておりクロック制御型の信号伝送ブロックで
ある。Ｄ型フリップフロップは第１及び第２のクロック
トインバータと第３のインバータからなり、互いに逆相
のクロック信号ＣＫ１，ＣＫ２に応じて動作し、入力端
子ＩＮから入力された信号をクロック信号の半周期分だ
け遅延して出力端子ＯＴに出力する。順路ゲート素子Ｒ
はＣＭＯＳタイプのトランスミッションゲート素子から
なり、逆路ゲート素子Ｌも同じくトランスミッションゲ
ート素子である。なお本発明はこれに限られるものでは
なく、ゲート素子としてＮＭＯＳあるいはＰＭＯＳのみ
のアナログスイッチを利用しても良い。これらの順路ゲ
ート素子Ｒ及び逆路ゲート素子Ｌは制御手段から供給さ
れる互いに逆相の制御信号ＣＴＲ，ＣＴＬにより制御さ
れている。一方の制御信号ＣＴＲがハイレベルで他方の
制御信号ＣＴＬがローレベルの時、順路ゲート素子Ｒが
開かれ、逆路ゲート素子Ｌが閉じられる。従って、この
時にはスタート信号ＳＴは最初の順路ゲート素子Ｒを通
過した後第１ＦＦの入力端子ＩＮに供給される。ここ
で、クロック信号の半周期分だけ遅延処理を施された後
出力端子ＯＴから次の順路ゲート素子Ｒを介して第２Ｆ
Ｆの入力端子ＩＮに転送される。この様にして、スター
ト信号ＳＴは順次順方向に向かって転送されていく。一
方、制御信号ＣＴＲがローレベルで制御信号ＣＴＬがハ
イレベルに切り換わった時、順路ゲート素子Ｒが閉じ逆
路ゲート素子Ｌが開く。この場合には逆方向から転送さ
れてきた信号が第２ＦＦの入力端子ＩＮに供給され所定
の遅延処理を施された後、出力端子ＯＴから逆路ゲート
素子Ｌを介して第１ＦＦの入力端子ＩＮに転送される。
再び所定の遅延処理を施された後出力端子ＯＴから出力
された転送信号は次の逆路ゲート素子Ｌに到る。
【００１６】上述した実施例ではフリップフロップから
なる信号伝送ブロックを多段接続したシフトレジスタを
説明したが、本発明はこれに限られるものではなく、一
般的な双方向信号伝送回路網に適用可能である。一般化
された双方向信号伝送回路網は、比較的高インピーダン
スの入力端子及び比較的低インピーダンスの出力端子を
各々備えた複数の信号伝送ブロックから構成され、入出
力端子間を順次接続した多段構造を有する。互いに隣り
合う前後信号伝送ブロックの前段側出力端子と後段側入
力端子間の接続路には順路ゲート素子が介在する。又後
段側出力端子と前段側入力端子間の接続路には逆路ゲー
ト素子が介在する。順路ゲート素子及び逆路ゲート素子
を択一的に開閉制御する事により、順方向信号伝送処理
と逆方向信号伝送処理を切り換え選択可能とする。図４
に、かかる双方向信号伝送回路網の他の例としてインバ
ータを多段接続した双方向信号遅延回路網を示す。図示
する様に、順方向入力信号ＩＮＲは順路ゲート素子Ｒ及
びインバータＩＮＶを介して多段的に遅延処理され順方
向出力信号ＯＴＲが得られる。一方逆方向入力信号ＩＮ
Ｌは逆路ゲート素子Ｌ及びインバータＩＮＶを介して同
様に多段遅延処理を施され逆方向出力信号ＯＴＬが得ら
れる。
なる信号伝送ブロックを多段接続したシフトレジスタを
説明したが、本発明はこれに限られるものではなく、一
般的な双方向信号伝送回路網に適用可能である。一般化
された双方向信号伝送回路網は、比較的高インピーダン
スの入力端子及び比較的低インピーダンスの出力端子を
各々備えた複数の信号伝送ブロックから構成され、入出
力端子間を順次接続した多段構造を有する。互いに隣り
合う前後信号伝送ブロックの前段側出力端子と後段側入
力端子間の接続路には順路ゲート素子が介在する。又後
段側出力端子と前段側入力端子間の接続路には逆路ゲー
ト素子が介在する。順路ゲート素子及び逆路ゲート素子
を択一的に開閉制御する事により、順方向信号伝送処理
と逆方向信号伝送処理を切り換え選択可能とする。図４
に、かかる双方向信号伝送回路網の他の例としてインバ
ータを多段接続した双方向信号遅延回路網を示す。図示
する様に、順方向入力信号ＩＮＲは順路ゲート素子Ｒ及
びインバータＩＮＶを介して多段的に遅延処理され順方
向出力信号ＯＴＲが得られる。一方逆方向入力信号ＩＮ
Ｌは逆路ゲート素子Ｌ及びインバータＩＮＶを介して同
様に多段遅延処理を施され逆方向出力信号ＯＴＬが得ら
れる。
【００１７】最後に図５を参照して、本発明にかかるア
クティブマトリクス液晶表示装置の実施例を詳細に説明
する。アクティブマトリクス液晶表示装置は所定の間隙
を介して対面配置された一対の基板と該間隙内に保持さ
れた液晶層とからなるフラットパネル構造を有する。一
方の基板には行方向に沿って配列したｎ本のゲート線Ｘ
1 ，Ｘ2 ，…，Ｘn と、列方向に沿って配列したｍ本の
データ線Ｙ1 ，Ｙ2 ，…，Ｙm と、該ゲート線及びデー
タ線の交点に位置する能動素子（ＴＦＴ）Ｔ11，Ｔ12，
Ｔ21，Ｔ22，…と、個々の能動素子により駆動される画
素電極と、該ゲート線Ｘ1 ，Ｘ2 ，…，Ｘn にゲート信
号を線順次供給する垂直駆動回路１０と、該データ線Ｙ
1 ，Ｙ2 ，…，Ｙm にスイッチング素子Ｓ1 ，Ｓ2 ，
…，Ｓm を介してデータ信号ＳＩＧを線順次供給する水
平駆動回路２０とが形成されている。他方の基板には対
向電極ＣＯＭが形成されており個々の画素電極との間に
液晶画素Ｌ11，Ｌ12，Ｌ21，Ｌ22，…を構成し、電位差
に応じて所望の画像を表示する。かかる構成において、
垂直駆動回路１０及び水平駆動回路２０の少なくとも一
方は信号の線順次供給順序を順逆双方向に切り換え制御
可能な双方向シフトレジスタを含んでおり、選択的に画
像の反転表示を行なう。垂直駆動回路１０が双方向シフ
トレジスタを含んでいる場合には、選択的に画像の上下
反転表示を可能とする。即ち、垂直駆動回路１０により
ゲート信号を順次ゲート線Ｘ1 からゲート線Ｘn に向か
って供給した場合には正転表示が得られ、逆にゲート線
Ｘn からＸ1 に向かってゲート信号を順次供給した場合
には上下逆転表示が得られる。同様に、水平駆動回路２
０が双方向シフトレジスタを含んでいる場合には、選択
的に画像の左右反転表示が可能になる。即ち、水平駆動
回路２０によりスイッチング素子をＳ1 からＳm の方向
に走査した場合には、正転表示が得られる。逆に、スイ
ッチング素子をＳm からＳ1 に向かって走査した場合に
は、左右逆転表示が得られる事になる。
クティブマトリクス液晶表示装置の実施例を詳細に説明
する。アクティブマトリクス液晶表示装置は所定の間隙
を介して対面配置された一対の基板と該間隙内に保持さ
れた液晶層とからなるフラットパネル構造を有する。一
方の基板には行方向に沿って配列したｎ本のゲート線Ｘ
1 ，Ｘ2 ，…，Ｘn と、列方向に沿って配列したｍ本の
データ線Ｙ1 ，Ｙ2 ，…，Ｙm と、該ゲート線及びデー
タ線の交点に位置する能動素子（ＴＦＴ）Ｔ11，Ｔ12，
Ｔ21，Ｔ22，…と、個々の能動素子により駆動される画
素電極と、該ゲート線Ｘ1 ，Ｘ2 ，…，Ｘn にゲート信
号を線順次供給する垂直駆動回路１０と、該データ線Ｙ
1 ，Ｙ2 ，…，Ｙm にスイッチング素子Ｓ1 ，Ｓ2 ，
…，Ｓm を介してデータ信号ＳＩＧを線順次供給する水
平駆動回路２０とが形成されている。他方の基板には対
向電極ＣＯＭが形成されており個々の画素電極との間に
液晶画素Ｌ11，Ｌ12，Ｌ21，Ｌ22，…を構成し、電位差
に応じて所望の画像を表示する。かかる構成において、
垂直駆動回路１０及び水平駆動回路２０の少なくとも一
方は信号の線順次供給順序を順逆双方向に切り換え制御
可能な双方向シフトレジスタを含んでおり、選択的に画
像の反転表示を行なう。垂直駆動回路１０が双方向シフ
トレジスタを含んでいる場合には、選択的に画像の上下
反転表示を可能とする。即ち、垂直駆動回路１０により
ゲート信号を順次ゲート線Ｘ1 からゲート線Ｘn に向か
って供給した場合には正転表示が得られ、逆にゲート線
Ｘn からＸ1 に向かってゲート信号を順次供給した場合
には上下逆転表示が得られる。同様に、水平駆動回路２
０が双方向シフトレジスタを含んでいる場合には、選択
的に画像の左右反転表示が可能になる。即ち、水平駆動
回路２０によりスイッチング素子をＳ1 からＳm の方向
に走査した場合には、正転表示が得られる。逆に、スイ
ッチング素子をＳm からＳ1 に向かって走査した場合に
は、左右逆転表示が得られる事になる。
【００１８】
【発明の効果】以上説明した様に、本発明によれば、互
いに隣り合う前後フリップフロップの前段側出力端子と
後段側入力端子間の接続路に順路ゲート素子を介在さ
せ、後段側出力端子と前段側入力端子間の接続路に逆路
ゲート素子を介在させる事により、順方向信号転送と逆
方向信号転送を切り換え選択可能とし、簡単な構造で双
方向信号転送シフトレジスタが実現できるという効果が
得られる。この双方向信号転送シフトレジスタをアクテ
ィブマトリクス液晶表示装置の駆動回路に組み込む事に
より、容易に反転表示が実現できるという効果がある。
いに隣り合う前後フリップフロップの前段側出力端子と
後段側入力端子間の接続路に順路ゲート素子を介在さ
せ、後段側出力端子と前段側入力端子間の接続路に逆路
ゲート素子を介在させる事により、順方向信号転送と逆
方向信号転送を切り換え選択可能とし、簡単な構造で双
方向信号転送シフトレジスタが実現できるという効果が
得られる。この双方向信号転送シフトレジスタをアクテ
ィブマトリクス液晶表示装置の駆動回路に組み込む事に
より、容易に反転表示が実現できるという効果がある。
【図１】本発明にかかる双方向信号転送シフトレジスタ
の基本的な構成を示すブロック図である。
の基本的な構成を示すブロック図である。
【図２】本発明にかかる双方向信号転送シフトレジスタ
の動作説明図である。
の動作説明図である。
【図３】図１に示した双方向信号転送シフトレジスタの
構成例を示す回路図である。
構成例を示す回路図である。
【図４】本発明にかかる双方向信号伝送回路網の一例を
示すブロック図である。
示すブロック図である。
【図５】本発明にかかる双方向信号転送シフトレジスタ
を組み込んだアクティブマトリクス液晶表示装置の一例
を示す模式図である。
を組み込んだアクティブマトリクス液晶表示装置の一例
を示す模式図である。
【図６】アクティブマトリクス液晶表示装置の一般的な
構成を示す模式的な斜視図である。
構成を示す模式的な斜視図である。
【図７】従来の画像反転方式の一例を示すブロック図で
ある。
ある。
【図８】従来の画像反転方式の他の例を示す模式図であ
る。
る。
ＦＦ フリップフロップ ＩＮ 入力端子 ＯＴ 出力端子 Ｒ 順路ゲート素子 Ｌ 逆路ゲート素子 ＳＴ スタート信号
Claims (6)
- 【請求項１】 比較的高インピーダンスの入力端子及び
比較的低インピーダンスの出力端子を各々備え各々がフ
リップフロップからなる複数の信号伝送ブロックから構
成され、入出力端子間を順次接続した多段構造を有し、 互いに隣り合う前後信号伝送ブロックの前段側出力端子
と後段側入力端子間の接続路に介在する順路ゲート素子
及び後段側出力端子と前段側入力端子間の接続路に介在
する逆路ゲート素子と、 該順路ゲート素子及び逆路ゲート素子を択一的に開閉制
御し、スタート信号を最初の順路ゲート素子を介して前
段側から後段側へ送る順方向信号伝送処理と、スタート
信号をバイパス路から最終の逆路ゲート素子を介して後
段側から前段側へ送る逆方向信号伝送処理を切り換え選
択可能にする制御手段とを含む双方向信号伝送回路網。 - 【請求項２】 一対の入力端子及び出力端子を各々備え
た複数のフリップフロップから構成され、入出力端子間
を順次接続した多段構造を有し、 互いに隣り合う前後フリップフロップの前段側出力端子
と後段側入力端子間の接続路に介在する順路ゲート素子
及び後段側出力端子と前段側入力端子間の接続路に介在
する逆路ゲート素子とを含んでおり該順路ゲート素子及
び逆路ゲート素子を択一的に開閉制御する事により、ス
タート信号を最初の順路ゲート素子を介して前段側から
後段側へ送る順方向信号転送とスタート信号をバイパス
路から最終の逆路ゲート素子を介して後段側から前段側
へ送る逆方向信号転送を切り換え選択可能とする双方向
信号転送シフトレジスタ。 - 【請求項３】 所定の間隙を介して対面配置された一対
の基板と該間隙内に保持された液晶層とからなるフラッ
トパネル構造を有し、 一方の基板には行方向に沿って配列したゲート線と、列
方向に沿って配列したデータ線と、該ゲート線及びデー
タ線の交点に位置する能動素子と、個々の能動素子によ
り駆動される画素電極と、該ゲート線にゲート信号を線
順次供給する垂直駆動回路と、該データ線にデータ信号
を線順次供給する水平駆動回路とが形成されており、 他方の基板には対向電極が形成されており個々の画素電
極との間の電位差に応じて所望の画像を表示するアクテ
ィブマトリクス液晶表示装置において、 前記垂直駆動回路及び水平駆動回路の少なくとも一方は
信号の線順次供給順序を順逆双方向に切り換え制御可能
な双方向シフトレジスタを含んでおり、選択的に画像の
反転表示を行ない、 前記双方向シフトレジスタは一対の入力端子及び出力端
子を各々有する複数のフリップフロップから構成され、
入出力端子間を順次接続した多段構造を有し、 互いに隣り合う前後フリップフロップの前段側出力端子
と後段側入力端子間の接続路に介在する順路ゲート素子
及び後段側出力端子と前段側入力端子間の接続路に介在
する逆路ゲート素子とを含んでおり、 該順路ゲート素子及び逆路ゲート素子を択一的に開閉制
御する事によりスタート信号を最初の順路ゲート素子を
介して前段側から後段側へ送る順方向信号転送とスター
ト信号をバイパス路から最終の逆路ゲート素子を介して
後段側から前段側へ送る逆方向信号転送を切り換え選択
する 事を特徴とするアクティブマトリクス液晶表示装
置。 - 【請求項４】 垂直駆動回路が双方向シフトレジスタを
含んでおり、選択的に画像の上下反転表示を可能とする
事を特徴とする請求項３記載のアクティブマトリクス液
晶表示装置。 - 【請求項５】 水平駆動回路が双方向シフトレジスタを
含んでおり、選択的に画像の左右反転表示を可能とする
事を特徴とする請求項３記載のアクティブマトリクス液
晶表示装置。 - 【請求項６】 行走査線群と、列走査線群と、両走査線
群の個々の交点に対応して配置された能動素子群と、少
なくとも一方の走査線群に接続され順次駆動信号を供給
する駆動回路とを含む二次元アドレス装置において、 該駆動回路は駆動信号の供給順序を順逆双方向に切り換
え可能な双方向信号伝送回路網からなり、 入力端子及び出力端子を夫々備え各々がフリップフロッ
プからなる複数の信号伝送ブロックから構成され、入出
力端子間を順次接続した多段構造を有し、 互いに隣り合う前後信号伝送ブロックの前段側出力端子
と後段側入力端子間の接続路に介在する順路ゲート素子
及び後段側出力端子と前段側入力端子間の接続路に介在
する逆路ゲート素子とを含んでおり、 該順路ゲート素子及び逆路ゲート素子を択一的に開閉制
御しスタート信号を最初の順路ゲート素子を介して前段
側から後段側へ送る順方向信号伝送と、スタート信号を
バイパス路から最終の逆路ゲート素子を介して後段側か
ら前段側へ送る逆方向信号伝送を切り換え選択可能と
し、 複数の信号伝送ブロックの各段出力端子を夫々対応する
走査線に接続した事を特徴とする二次元アドレス装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18078793A JP3329008B2 (ja) | 1993-06-25 | 1993-06-25 | 双方向信号伝送回路網及び双方向信号転送シフトレジスタ |
| EP94109656A EP0631289B1 (en) | 1993-06-25 | 1994-06-22 | Active Matrix Liquid Crystal Display Device |
| DE69423675T DE69423675T2 (de) | 1993-06-25 | 1994-06-22 | Flüssigkristallanzeigevorrichtung mit aktiver Matrix |
| KR1019940014119A KR100321433B1 (ko) | 1993-06-25 | 1994-06-22 | 화상반전장치,이를이용한액티브매트릭스액정표시장치및2차원어드레스장치 |
| US08/923,450 US5894296A (en) | 1993-06-25 | 1997-09-04 | Bidirectional signal transmission network and bidirectional signal transfer shift register |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18078793A JP3329008B2 (ja) | 1993-06-25 | 1993-06-25 | 双方向信号伝送回路網及び双方向信号転送シフトレジスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0713513A JPH0713513A (ja) | 1995-01-17 |
| JP3329008B2 true JP3329008B2 (ja) | 2002-09-30 |
Family
ID=16089321
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18078793A Expired - Lifetime JP3329008B2 (ja) | 1993-06-25 | 1993-06-25 | 双方向信号伝送回路網及び双方向信号転送シフトレジスタ |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5894296A (ja) |
| EP (1) | EP0631289B1 (ja) |
| JP (1) | JP3329008B2 (ja) |
| KR (1) | KR100321433B1 (ja) |
| DE (1) | DE69423675T2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7764264B2 (en) | 2005-11-18 | 2010-07-27 | Hitachi Displays, Ltd. | Display device with bidirectional shift register and set-reset flip flops with capacitors that use scanning direction control signals as setting and resetting potentials |
Families Citing this family (45)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5701335A (en) * | 1996-05-31 | 1997-12-23 | Hewlett-Packard Co. | Frequency independent scan chain |
| US6677936B2 (en) * | 1996-10-31 | 2004-01-13 | Kopin Corporation | Color display system for a camera |
| US7321354B1 (en) | 1996-10-31 | 2008-01-22 | Kopin Corporation | Microdisplay for portable communication systems |
| US6559825B2 (en) | 1996-10-31 | 2003-05-06 | Kopin Corporation | Display system for wireless pager |
| US7372447B1 (en) | 1996-10-31 | 2008-05-13 | Kopin Corporation | Microdisplay for portable communication systems |
| US6486862B1 (en) | 1996-10-31 | 2002-11-26 | Kopin Corporation | Card reader display system |
| US5859630A (en) * | 1996-12-09 | 1999-01-12 | Thomson Multimedia S.A. | Bi-directional shift register |
| TW440742B (en) * | 1997-03-03 | 2001-06-16 | Toshiba Corp | Flat panel display device |
| JP3077650B2 (ja) * | 1997-10-27 | 2000-08-14 | 日本ビクター株式会社 | アクティブマトリクス方式液晶パネルの駆動装置 |
| TW491954B (en) * | 1997-11-10 | 2002-06-21 | Hitachi Device Eng | Liquid crystal display device |
| US6144356A (en) * | 1997-11-14 | 2000-11-07 | Aurora Systems, Inc. | System and method for data planarization |
| JP3037252B2 (ja) | 1998-01-28 | 2000-04-24 | 日本電気アイシーマイコンシステム株式会社 | アドレス選択回路 |
| FR2776107A1 (fr) * | 1998-03-10 | 1999-09-17 | Thomson Lcd | Procede d'affichage de donnees sur un afficheur matriciel |
| US7196699B1 (en) * | 1998-04-28 | 2007-03-27 | Sharp Kabushiki Kaisha | Latch circuit, shift register circuit, logical circuit and image display device operated with a low consumption of power |
| JP4043112B2 (ja) * | 1998-09-21 | 2008-02-06 | 東芝松下ディスプレイテクノロジー株式会社 | 液晶表示装置およびその駆動方法 |
| JP3858486B2 (ja) * | 1998-11-26 | 2006-12-13 | セイコーエプソン株式会社 | シフトレジスタ回路、電気光学装置および電子機器 |
| KR100525082B1 (ko) * | 1999-04-15 | 2005-11-01 | 매그나칩 반도체 유한회사 | 양방향 시프트 레지스터 |
| TW548476B (en) * | 1999-12-01 | 2003-08-21 | Chi Mei Optoelectronics Corp | Liquid crystal display module, scanning method of liquid crystal panel and its scan circuit board |
| KR100788391B1 (ko) | 2001-02-27 | 2007-12-31 | 엘지.필립스 엘시디 주식회사 | 액정표시패널의 양 방향 구동 회로 |
| JP2003345312A (ja) * | 2002-05-28 | 2003-12-03 | Seiko Epson Corp | 半導体集積回路 |
| JP4010229B2 (ja) | 2002-11-22 | 2007-11-21 | ソニー株式会社 | 双方向信号伝送回路 |
| JP4460822B2 (ja) * | 2002-11-29 | 2010-05-12 | 東芝モバイルディスプレイ株式会社 | 双方向シフトレジスタ、これを用いた駆動回路、平面表示装置 |
| KR100493385B1 (ko) * | 2002-12-17 | 2005-06-07 | 엘지.필립스 엘시디 주식회사 | 액정표시패널의 양 방향 구동 회로 |
| EP1437230A1 (en) | 2003-01-10 | 2004-07-14 | Agfa-Gevaert | Ink-jet recording material |
| GB2397710A (en) | 2003-01-25 | 2004-07-28 | Sharp Kk | A shift register for an LCD driver, comprising reset-dominant RS flip-flops |
| TWI289292B (en) | 2003-03-25 | 2007-11-01 | Au Optronics Corp | Bi-directional shift register |
| US6937687B2 (en) * | 2003-10-21 | 2005-08-30 | Au Optronics Corporation | Bi-directional shift register control circuit |
| JP4721396B2 (ja) * | 2004-01-08 | 2011-07-13 | ルネサスエレクトロニクス株式会社 | 液晶表示装置及びその駆動方法 |
| JP4531421B2 (ja) * | 2004-03-25 | 2010-08-25 | ソニー株式会社 | 表示装置 |
| US7830352B2 (en) * | 2005-01-14 | 2010-11-09 | Au Optronics Corp. | Driving circuit for flat panel display which provides a horizontal start signal to first and second shift register cells |
| TWI346932B (en) * | 2005-08-30 | 2011-08-11 | Chi Mei El Corp | Bidirectional shift register |
| JP4783253B2 (ja) * | 2006-09-27 | 2011-09-28 | パナソニック株式会社 | パネル表示装置 |
| KR101529288B1 (ko) * | 2008-04-17 | 2015-06-17 | 삼성디스플레이 주식회사 | 표시장치 |
| GB2459451A (en) * | 2008-04-22 | 2009-10-28 | Sharp Kk | A scan pulse shift register for an active matrix display |
| US8023611B2 (en) | 2008-09-17 | 2011-09-20 | Au Optronics Corporation | Shift register with embedded bidirectional scanning function |
| US20100067646A1 (en) * | 2008-09-17 | 2010-03-18 | Au Optronics Corporation | Shift register with embedded bidirectional scanning function |
| TW201133440A (en) * | 2010-03-19 | 2011-10-01 | Au Optronics Corp | Shift register circuit and gate driving circuit |
| CN101789213A (zh) * | 2010-03-30 | 2010-07-28 | 友达光电股份有限公司 | 移位寄存器电路以及栅极驱动电路 |
| KR101481675B1 (ko) * | 2011-10-04 | 2015-01-22 | 엘지디스플레이 주식회사 | 양 방향 쉬프트 레지스터 |
| TWI453718B (zh) * | 2012-03-30 | 2014-09-21 | Innocom Tech Shenzhen Co Ltd | 影像顯示系統與雙向移位暫存器電路 |
| JP6367566B2 (ja) * | 2014-01-31 | 2018-08-01 | ラピスセミコンダクタ株式会社 | 表示デバイスのドライバ |
| WO2016049862A1 (zh) | 2014-09-30 | 2016-04-07 | 华为技术有限公司 | 实现移位运算的电路以及阵列电路 |
| CN104537973A (zh) * | 2014-12-29 | 2015-04-22 | 厦门天马微电子有限公司 | 一种移位寄存器、栅极驱动电路、阵列基板和显示面板 |
| CN106057131B (zh) * | 2016-05-27 | 2018-11-23 | 武汉华星光电技术有限公司 | 扫描驱动电路及具有该电路的平面显示装置 |
| CN110111717B (zh) * | 2019-05-06 | 2021-04-09 | 京东方科技集团股份有限公司 | 栅极驱动电路及驱动方法、阵列基板、显示面板 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US2998192A (en) * | 1959-09-17 | 1961-08-29 | Charles D Florida | Computer register |
| US3975717A (en) * | 1974-09-09 | 1976-08-17 | Burroughs Corporation | Charge coupled device stack memory organization and refresh method |
| JPS5848105B2 (ja) * | 1979-04-27 | 1983-10-26 | 株式会社東芝 | 表示装置 |
| US5191450A (en) * | 1987-04-14 | 1993-03-02 | Seiko Epson Corporation | Projection-type color display device having a driving circuit for producing a mirror-like image |
| GB2205191A (en) * | 1987-05-29 | 1988-11-30 | Philips Electronic Associated | Active matrix display system |
| EP0391654B1 (en) * | 1989-04-04 | 1994-11-02 | Sharp Kabushiki Kaisha | A drive circuit for driving an LCD apparatus |
| JP2524404B2 (ja) * | 1989-06-01 | 1996-08-14 | 日本電気アイシーマイコンシステム株式会社 | シフトレジスタ |
| US5282234A (en) * | 1990-05-18 | 1994-01-25 | Fuji Photo Film Co., Ltd. | Bi-directional shift register useful as scanning registers for active matrix displays and solid state image pick-up devices |
| JPH05323903A (ja) * | 1992-05-18 | 1993-12-07 | Toshiba Corp | 液晶表示装置 |
| JP2827867B2 (ja) * | 1993-12-27 | 1998-11-25 | 日本電気株式会社 | マトリックス表示装置のデータドライバ |
-
1993
- 1993-06-25 JP JP18078793A patent/JP3329008B2/ja not_active Expired - Lifetime
-
1994
- 1994-06-22 DE DE69423675T patent/DE69423675T2/de not_active Expired - Lifetime
- 1994-06-22 EP EP94109656A patent/EP0631289B1/en not_active Expired - Lifetime
- 1994-06-22 KR KR1019940014119A patent/KR100321433B1/ko not_active Expired - Lifetime
-
1997
- 1997-09-04 US US08/923,450 patent/US5894296A/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7764264B2 (en) | 2005-11-18 | 2010-07-27 | Hitachi Displays, Ltd. | Display device with bidirectional shift register and set-reset flip flops with capacitors that use scanning direction control signals as setting and resetting potentials |
Also Published As
| Publication number | Publication date |
|---|---|
| KR950002211A (ko) | 1995-01-04 |
| DE69423675T2 (de) | 2000-08-31 |
| US5894296A (en) | 1999-04-13 |
| KR100321433B1 (ko) | 2002-06-20 |
| EP0631289A3 (en) | 1995-02-15 |
| DE69423675D1 (de) | 2000-05-04 |
| EP0631289B1 (en) | 2000-03-29 |
| EP0631289A2 (en) | 1994-12-28 |
| JPH0713513A (ja) | 1995-01-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3329008B2 (ja) | 双方向信号伝送回路網及び双方向信号転送シフトレジスタ | |
| CN108231029A (zh) | 栅极驱动电路、显示装置及驱动方法 | |
| US5648792A (en) | Liquid crystal display device having a thin film | |
| JPH1074060A (ja) | シフトレジスタ回路および画像表示装置 | |
| US6177920B1 (en) | Active matrix display with synchronous up/down counter and address decoder used to change the forward or backward direction of selecting the signal or scanning lines | |
| JP2000098335A (ja) | 液晶表示装置およびその駆動方法 | |
| JP4691890B2 (ja) | 電気光学装置および電子機器 | |
| KR20000025565A (ko) | 폴리 실리콘 액정표시장치 구동장치 | |
| JPH08122747A (ja) | 液晶表示装置およびその駆動方法 | |
| KR100430092B1 (ko) | 싱글뱅크형액정표시장치 | |
| JP2980042B2 (ja) | 走査回路 | |
| JPH11176186A (ja) | 双方向シフトレジスタ | |
| JPH07134277A (ja) | 走査回路およびその駆動方法 | |
| JP3755360B2 (ja) | 電気光学装置の駆動回路及びこれを用いた電気光学装置、電子機器、及び電気光学装置の制御信号の位相調整装置、並びに制御信号の位相調整方法 | |
| JP3056631B2 (ja) | 液晶表示装置 | |
| JPH0961788A (ja) | 液晶表示装置 | |
| JP2000148065A (ja) | 電気光学装置用基板、電気光学装置、電子機器及び投写型表示装置 | |
| JP2004061632A (ja) | 電気光学装置及び電子機器 | |
| JPH07294882A (ja) | アクティブマトリクス表示装置 | |
| JPH0926583A (ja) | 液晶パネル及びそれを用いた投射型画像表示装置 | |
| JP2001166744A (ja) | 電気光学装置の駆動回路、データ線駆動回路、走査線駆動回路、電気光学装置、および電子機器 | |
| JP2000162982A (ja) | 電気光学装置の駆動回路及び電気光学装置並びに電子機器 | |
| JP3322011B2 (ja) | カラー表示システム | |
| KR960014486B1 (ko) | 액정 프로젝터 | |
| JP3645316B2 (ja) | 表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080719 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090719 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090719 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100719 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100719 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110719 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110719 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120719 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120719 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130719 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term |