JP3331065B2

JP3331065B2 - 半導体デバイスのコンタクトホール形成方法

Info

Publication number: JP3331065B2
Application number: JP22366794A
Authority: JP
Inventors: 里志飯田
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1994-09-19
Filing date: 1994-09-19
Publication date: 2002-10-07
Anticipated expiration: 2017-10-07
Also published as: JPH0888273A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、半導体デバイスに関
し、特に半導体基板上にセルフアライメント法によるコ
ンタクトホールを形成する技術に関するものである。

【０００２】

【従来の技術】近年のデバイスの高集積化にともない、
パターンサイズが微細化されて写真製版でのアライメン
トずれに対するマージンは減少している。そのため、半
導体基板を露出させるコンタクトホールの形成方法とし
て、実際のコンタクトホールサイズよりも大きなエッチ
ングマスクパターンを形成して、周囲のパターンを利用
してコンタクトホールを形成するセルフアライメント法
が提案されている。

【０００３】図３２〜図３８は、従来の平坦化セルフア
ライメント法によるコンタクトホールの形成方法を示す
工程断面図である。

【０００４】図３２に示すシリコン基板１上に、選択酸
化法により素子分離に用いるフィールド酸化膜２を形成
し、活性領域（素子領域）をフィールド酸化膜（素子分
離領域）２にて分離する（図３３）。尚、シリコン基板
１と素子分離領域２とを、半導体基板と総称する。

【０００５】次に、素子活性領域上に、例えば塩酸酸化
法により、ゲート酸化膜３を形成する（図３４）。その
後、例えば減圧ＣＶＤ法により多結晶Ｓｉ膜（ゲート電
極）４を堆積した後、その上に例えば常圧ＣＶＤ法など
により保護酸化膜５を堆積する。そして、通常の写真製
版（レジスト塗布→露光→現像）にてフォトレジストの
パターンを形成し、このフォトレジストをマスクとして
保護酸化膜５の乾式エッチングを行う。次に、フォトレ
ジストの灰化処理を行い、パターニングされた酸化膜５
をマスクとして、ゲート電極４の乾式エッチングを行う
（図３５）。尚、図３５において、ゲート電極４ａ，４
ｂを総称して、ゲート電極４として表わしている。又、
保護酸化膜５ａ，５ｂを保護酸化膜５として総称してい
る。

【０００６】次に、ウエハ全面に、例えば減圧ＣＶＤ法
などにより酸化膜を堆積させた後、この酸化膜を乾式エ
ッチングにてエッチバックし、ゲート酸化膜３およびゲ
ート電極４の側壁を保護するように、サイドウォール酸
化膜６を形成する（図３６）。このサイドウォール酸化
膜６（６ａ，６ｂ，６ｃ，６ｄ）およびゲート電極４上
の酸化膜５（５ａ，５ｂ）は、後工程でコンタクトホー
ル形成時の乾式エッチング中にゲート電極４（４ａ，４
ｂ）が露出し、その結果、上層の配線とショートするの
を防ぐために利用される。尚、各サイドウォール酸化膜
６ａ，６ｂ，６ｃ，６ｄをサイドウォール酸化膜６とし
て総称しており、これらは、後述する各実施例１〜３に
おいて、第１配線の傾斜部に該当している。

【０００７】次に、ウエハ全面に、例えば減圧ＣＶＤ法
により酸化膜７を堆積し、続いて、例えば減圧ＣＶＤ法
によりストッパー膜（エッチングストッパー膜）（Ｓｉ
Ｎ膜または多結晶Ｓｉ等の酸化膜との選択比を有する
膜）８を堆積し、続いて、例えば減圧ＣＶＤ法により層
間酸化膜９を堆積し、更に層間酸化膜９を乾式エッチン
グでエッチバックする事により平坦化する。その後、写
真製版によるパターニングを行い、フォトレジストパタ
ーン１０を形成する（図３７）。同図において、８ａ，
８ｂはストッパー膜８の傾斜部であり、８ｃはそのフラ
ット部分である。

【０００８】以後は、コンタクトホールのエッチング
は、フォトレジストパターン１０をマスクとして、ＲＩ
Ｅ（リアクティブイオンエッチング）により行う。

【０００９】

【発明が解決しようとする課題】図３７において、半導
体基板１を露出させるためにオーバーエッチングを行う
が、層間酸化膜９は平坦化しているために、ストッパー
膜８の傾斜部８ａ，８ｂが先に露出する。この為、傾斜
部８ａ，８ｂでのストッパー膜８との選択比は高い方が
好ましい。しかし、イオンのスパッタリングにより傾斜
部８ａ，８ｂはフラット部分８ｃよりもエッチングされ
やすいため、ゲート電極４（４ａ，４ｂ）を保護する保
護酸化膜５ａ，５ｂおよびサイドウォール酸化膜６ｂ，
６ｃがエッチングされて、ゲート電極４（４ａ，４ｂ）
が図３８のように露出する。

【００１０】一方、保護酸化膜５（５ａ，５ｂ）やスト
ッパー膜８の膜厚を厚くすると、ゲート電極の露出は改
善されるが、表面の段差が顕著になる等の結果から、そ
の後のプロセスが困難になるという問題が生ずる。

【００１１】以上の様に、図３２〜図３８で例示した平
坦化セルフアライメント法でコンタクトホールを形成す
る従来の方法では、サイドウォール酸化膜の傾斜部でイ
オンのスパッタリングによりストッパー膜がエッチング
されるために、その部分からゲート電極上にある保護酸
化膜およびサイドウォール酸化膜がエッチングされて、
ゲート電極を露出させてしまうという問題があった。

【００１２】この発明は以上の懸案事項を解決すべくな
されたものであり、その主たる目的は、第１配線の傾斜
部上におけるストッパー膜の突き抜けを防止して、写真
製版のマージンが少ない状態でもコンタクトホールを形
成可能とすることである。又、絶対段差を低減するこ
と、コンタクトホールの開口径を所望の値に制御可能と
すること、半導体基板の主面に対するダメージを低減す
ることをも、付随的な目的としている。

【００１３】

【課題を解決するための手段】請求項１に係る発明は、
半導体基板の主面上に、隣接した二つの第１配線を形成
する工程と、前記第１配線の上及び前記第１配線間に生
じた段差の上に酸化膜を堆積する工程と、前記酸化膜の
上に、前記段差上において前記段差の段差底部上での膜
厚よりも段差上部上での膜厚が厚くなる様に、スパッタ
膜を形成する工程と、前記段差底部上に於ける前記酸化
膜が露出するまで、前記スパッタ膜を異方性条件で乾式
エッチバックする工程と、写真製版法により前記スパッ
タ膜の上にフォトレジストパターンを形成する工程と、
前記フォトレジストパターン及び前記スパッタ膜をマス
クとして前記露出した酸化膜の乾式エッチングを行い、
前記半導体基板の主面を露出させる工程とを備えてい
る。

【００１４】請求項２に係る発明は、請求項１記載の半
導体デバイスのコンタクトホール形成方法であって、前
記酸化膜の乾式エッチング後に前記フォトレジストパタ
ーンの灰化処理を行う工程と、前記スパッタ膜を湿式エ
ッチング液により選択除去する工程とを更に備えてい
る。

【００１５】請求項３に係る発明は、請求項２記載の半
導体デバイスのコンタクトホール形成方法であって、前
記スパッタ膜はＴｉＮ膜又はＴｉ膜から成り、前記湿式
エッチング液はＮＨ₄ＯＨ／Ｈ₂Ｏ₂である。

【００１６】請求項４に係る発明は、請求項２記載の半
導体デバイスのコンタクトホール形成方法であって、前
記スパッタ膜はＴｉＳｉｘ膜から成り、前記湿式エッチ
ング液はＨ₂Ｏ：ＨＦ＝５０：１の比率で調合した弗酸
水である。

【００１７】

【００１８】

【００１９】

【００２０】

【００２１】

【００２２】

【００２３】

【００２４】

【作用】

（請求項１記載の発明）二つの第１配線は、半導体基
板の主面上に隣接して形成される。そして、第１配線間
には、第１配線の傾斜部と半導体基板の主面との接触に
起因して、段差が生じる。酸化膜は、第１配線上及び第
１配線間を被覆する。そのため、第１配線間上の酸化膜
にもまた、段差が生じる。スパッタ膜は、段差被覆性、
即ちカバレッジの悪い条件で上記酸化膜の上に形成され
るため、スパッタ膜の膜厚は段差底部よりも段差上部に
於ける方が厚くなる。従って、このスパッタ膜を異方性
エッチングして段差底部に於ける上記酸化膜を露出させ
た段階では、第１配線上及び第１配線の段差上部、即ち
第１配線の傾斜部の上のスパッタ膜は全てエッチングさ
れずに残っており、なお第１配線をその上部及び傾斜部
を含めて被覆している。そこで、残存しているスパッタ
膜上にフォトレジストパターンを形成し、このフォトレ
ジストパターンと第１配線の傾斜部上のスパッタ膜とを
マスクとして第１配線間底部の露出した酸化膜を乾式エ
ッチングして除去すれば、第１配線間底部に於いて半導
体基板の主面が露出される。

【００２５】（請求項２記載の発明）フォトレジスト
パターンの灰化処理により、スパッタ膜が第１配線上に
残る。湿式エッチング液は第１配線上の酸化膜と半導体
基板とに対して高選択比を有するため、湿式エッチング
液とスパッタ膜との化学反応が進み、スパッタ膜のみが
選択的に除去される結果、コンタクトホールが形成され
る。

【００２６】（請求項３記載の発明）ＴｉＮ膜又はＴ
ｉ膜をスパッタ膜として形成した場合には、ＮＨ₄ＯＨ
／Ｈ₂Ｏ₂が上記スパッタ膜の湿式エッチング液として
機能し、第１配線上のＴｉＮ膜又はＴｉ膜を選択的に除
去する。

【００２７】（請求項４記載の発明）ＴｉＳｉｘ膜を
スパッタ膜として形成した場合には、Ｈ₂Ｏ：ＨＦ＝５
０：１の比率で調合した弗酸水が上記スパッタ膜の湿式
エッチング液として機能し、第１配線上のＴｉＳｉｘ膜
を選択的に除去する。

【００２８】

【００２９】

【００３０】

【００３１】

【００３２】

【００３３】

【００３４】

【００３５】

【実施例】

（実施例１）本発明に係る実施例１を、図１〜図８の
各工程断面図に基づき説明する。尚、これらの図中にお
いて、符号１から７は、従来例で示した図３２〜図３８
に示されたものと同じものを意味しており、従って、こ
れらの説明を省略する。

【００３６】図１は、図３２から図３６までのフローに
よって、半導体基板（１，２）の一方の表面（主面）上
に形成された第１配線の断面図である。ここで、第１配
線とは、（４ａ，６ａ，６ｂ，５ａ）からなる配線部分
と（３，４ｂ，６ｃ，６ｄ，５ｂ）からなる配線部分と
の双方を総称する言葉である。そして、各サイドウォー
ル酸化膜６ａ，６ｂ，６ｃ，６ｄは第１配線の傾斜部を
形成しており、サイドウォール酸化膜６ｂ，６ｃと半導
体基板（１，２）との接触に起因して、第１配線間に段
差が生じている。この段差の内で、傾斜部６ｂ，６ｃの
外形に沿った部分を段差上部と呼び、段差上部よりも下
の部分を段差底部と呼んでいる。そして、段差底部の内
で最低部分（フラット部分）を、第１配線間の底部と呼
んでいる。

【００３７】次に、例えば減圧ＣＶＤ法により酸化膜７
を堆積する（図２）。

【００３８】次に、前記第１配線の段差底部の膜厚より
も段差上部での膜厚が厚くなるような段差被覆性の悪い
条件（カバレッジの悪い条件）でスパッタして、スパッ
タ膜１１を堆積する（図３）。スパッタ膜１１として
は、ＴｉＮやＴｉなどの金属膜やＴｉＳｉｘなどのシリ
サイド膜を用いることができる。例えば、ＴｉＮ膜を上
記の条件で堆積させる場合には、Ａｒ／Ｎ₂系ガスを
０．７Ｐａの圧力に制御した状態でプラズマを発生さ
せ、５ｋＷの直流バイアスによりイオンをターゲットに
入射させる事により、ターゲットから４０ｍｍから５０
ｍｍの距離に設置したウエハに対して行うことができ
る。一般的に、段差被覆性を悪化させる為には、(1) ガ
ス圧力を上昇させる、(2) ターゲット−ウエハ間の距離
を遠ざける、などする事により実現できる。

【００３９】次に、前記第１配線間の段差底部のスパッ
タ膜１１の膜厚が段差上部よりも薄くなっているので、
当該段差底部におけるスパッタ膜１１が完全に除去され
るまで、乾式エッチングの異方性条件においてエッチバ
ックを行う（図４）。本実施例１では、高密度プラズマ
源を有するＥＣＲ（エレクトロン・サイクロトロン・レ
ゾナンス）エッチング装置において、Ｃｌ₂系ガスを用
い、０．１Ｐａの圧力に制御した状態で１４００Ｗのマ
イクロ波を導入してプラズマを発生させ、６０Ｗのｒｆ
バイアスを印加する事により、上記エッチングを実現し
ている。

【００４０】この段階では、段差上部及び第１配線上の
スパッタ膜１１は、なお第１配線を包み込むように残っ
ている。

【００４１】次に、コンタクトホールを形成する場所
に、通常の写真製版によってフォトレジストパターン１
０を形成し（図５）、乾式エッチングによりＳｉ基板１
の主面が露出するまで、酸化膜７のエッチングを行う
（図６）。本エッチング工程では、第１配線と平行方向
に関してはフォトレジストパターン１０をマスクとし
て、第１配線と垂直方向に関してはスパッタ膜１１をマ
スクとして、エッチングを行う。図６の１１ａ，１１ｂ
は、スパッタ膜１１の内で第１配線をカバーしている傾
斜部である。

【００４２】次に、フォトレジストパターン１０を灰化
処理により除去し（図７）、更に、酸化膜７及びＳｉ基
板１に対して高選択比を実現可能な湿式エッチング液
で、スパッタ膜１１（１１ａ，１１ｂ）の選択除去を行
う。これにより、両酸化膜７がエッチングされることな
く、コンタクトホールが形成される（図８）。そして、
ストッパー膜としてのスパッタ膜１１ａ，１１ｂが除去
された結果、図３７のようにストッパー膜８を最終的に
も除去しない従来技術と比較して、当該スパッタ膜１１
の膜厚分だけデバイスの絶対段差を低減することができ
る。

【００４３】ここで、スパッタ膜１１としてＴｉＮやＴ
ｉを採用した場合には、湿式エッチング液としてＮＨ₄
ＯＨ／Ｈ₂Ｏ₂を採用し、スパッタ膜１１としてＴｉＳｉ
ｘ膜を採用した場合には、湿式エッチング液としてＨ₂
Ｏ：ＨＦ＝５０：１の比率で調合した弗酸水を採用する
事により、スパッタ膜１１の選択除去が可能となる。例
えば、スパッタ膜１１としてＴｉＳｉｘ膜を採用し、Ｈ
₂Ｏ：ＨＦ＝５０：１の比率で調合した弗酸水により選
択除去を行う場合には、ＴｉＳｉｘ膜の酸化膜７との選
択比は２０以上、ＴｉＳｉｘ膜のＳｉ基板１との選択比
は∞である。

【００４４】以上の様に本実施例１によれば、スパッタ
膜１１のスパッタ条件を、ガス圧力を上げる、又はウエ
ハをターゲットから遠ざけるなどして適当に変化させる
事により、第１配線の傾斜部上の、ストッパー膜として
のスパッタ膜１１（１１ａ，１１ｂ）のカバーマージン
（膜厚）を任意に設定する事ができる。このため、図６
の工程における酸化膜７に対する乾式エッチング条件が
対ストッパー膜選択比のあまり高くない条件であって
も、前記第１配線の傾斜部上のストッパー膜（スパッタ
膜１１）の突き抜けを防止する事が可能となる。

【００４５】また、図６の工程における酸化膜７に対す
る乾式エッチングでは、酸化膜のエッチングに通常用い
るガス、例えばＣＨＦ₃／ＣＦ₄系のガスを使用すれば良
く、従来のＳｉＮ膜をストッパーとした時（図３７の
８）に必要となる特別なガス系を用いる事なく、同等も
しくはそれ以上の対ストッパー選択比を実現できる。こ
のため、半導体デバイスを開発する上での設備投資を控
える事が可能である。

【００４６】（実施例２）本発明の実施例２を、図９
〜図１６の工程断面図に基づき説明する。これらの図に
おいて、符号１から７は従来例の図３２〜図３７に示さ
れたものと同じであり、それらの説明を省略する。

【００４７】図９は、図３２から図３６までのフローに
よって、半導体基板（１，２）の主面上に形成された第
１配線の断面図である。第１配線、段差上部，段差底部
の各概念は、実施例１で既述した通りである。

【００４８】次に、例えば減圧ＣＶＤ法により、ＳｉＮ
膜１２を第１配線の段差上部の厚みよりも更に厚く堆積
する（図１０）。更に、例えば８００℃でリフローを行
う事により平坦化した上で、乾式エッチングにより第１
配線の段差上部の酸化膜５（５ａ，５ｂ）が露出するま
で、上記エッチバックを行う（図１１）。

【００４９】次に、例えば減圧ＣＶＤ法により、第１の
多結晶Ｓｉ膜１３を堆積する（図１２）。第１の多結晶
Ｓｉ膜１３は、第１のストッパー膜に該当する。

【００５０】次に、コンタクトホールを形成する場所
に、通常の写真製版法によってフォトレジストパターン
１０（当該パターン１０は、第１配線間上に開口を有す
る）を形成し（図１３）、図１１の工程でエッチバック
されたＳｉＮ膜１２が露出するまで、乾式エッチングを
行う（図１４）。その後、灰化処理によりフォトレジス
トパターン１０を除去する（図１５）。

【００５１】次に、例えば減圧ＣＶＤ法により第２の多
結晶Ｓｉ膜１４を堆積し（図１６）、堆積した第２の多
結晶Ｓｉ膜１４の膜厚分の乾式エッチバックを行う（図
１７）。同図において、１４ａ，１４ｂは、第１配線の
保護酸化膜５ａ，５ｂ及びサイドウォール酸化膜６ｂ，
６ｃの上部をカバーするように形成した、第２の多結晶
Ｓｉ膜１４の枠である。ここで、第２の多結晶Ｓｉ膜１
４は第２のストッパー膜に相当している。

【００５２】次に、第１の多結晶Ｓｉ膜１３及び第２の
多結晶Ｓｉ膜の枠１４ａ，１４ｂをマスクとして、異方
性条件にて、Ｓｉ基板１が露出しないようにＳｉＮ膜１
２の乾式エッチングを途中まで行う（図１８）。同図に
は、この乾式エッチング後のＳｉＮ膜のパーシャルエッ
チング部を１５として表わしている。ここで、ＳｉＮ膜
１２の乾式エッチングを途中までしか行わないのは、次
工程で第１の多結晶Ｓｉ膜１３及び第２の多結晶Ｓｉ膜
の枠１４ａ，１４ｂを等方性条件による乾式エッチング
で除去する際に、Ｓｉ基板１をも同時にエッチングして
しまう事を防止する為である。

【００５３】次に、第１の多結晶Ｓｉ膜１３及び第２の
多結晶Ｓｉ膜の枠１４ａ，１４ｂを、等方性条件による
乾式エッチングで除去する（図１９）。本実施例２で
は、ダウンフローエッチング装置において、ＣＦ₄／Ｏ₂
系ガスを５３Ｐａの圧力に制御し、１４００Ｗのマイク
ロ波を導入する事により発生するプラズマで以て、上記
エッチングを行う。

【００５４】最後に、図１９の第１配線間（符号１５の
部分）に残っているＳｉＮ膜１２が完全に除去されるま
で、例えば１６０℃に保持された燐酸処理（熱リン酸処
理）を行う事により、コンタクトホールを形成する（図
２０）。

【００５５】以上のように本実施例２によれば、第１の
多結晶Ｓｉ膜及び第２の多結晶Ｓｉ膜の膜厚を変化させ
る事により、第１配線の傾斜部上のストッパー膜（ここ
では、両多結晶Ｓｉ膜１３、１４ａ，１４ｂが該当す
る）のカバーマージンを任意に設定する事ができ、これ
により、所望の径のコンタクトホールを形成する事が可
能となる。即ち、コンタクトホールの開口径の寸法は、
両枠１４ａ，１４ｂで挟まれた範囲如何によって定ま
る。しかも、その際に、ストッパー膜１３，１４を突き
抜けてゲート電極４ａ，４ｂを露出させてしまうことは
無い。

【００５６】また、コンタクトホールの形成が完了した
段階では、コンタクトホール開口部以外の部分はＳｉＮ
膜１２により平坦化された状態になっているため、次工
程で堆積する第２配線の配線抵抗を低減する事も可能と
なる。

【００５７】さらに、本実施例２では、コンタクトホー
ルの底になる基板部分を乾式エッチングにさらすことな
く、コンタクトホールを形成することができるため、低
ダメージにてコンタクトホールを形成することが可能で
ある。

【００５８】又、第１の多結晶Ｓｉ膜１３及び第２の多
結晶Ｓｉ膜の枠１４ａ，１４ｂを除去しているので、こ
れらのストッパー膜の膜厚分だけ、半導体デバイスの絶
対段差を低減することもできる。

【００５９】（実施例３）本発明に係る実施例３を、
図２１〜図３１の工程断面図に基づき説明する。これら
の図において、１から７は従来例の図３２〜図３８で示
されたものと同じであり、それらの説明を省略する。

【００６０】図２１は、図３２から図３６までのフロー
によって、半導体基板（１，２）の主面上に形成された
第１配線の断面図である。ここでも、第１配線、段差上
部及び段差底部の各の概念は、実施例１の場合と同一で
ある。次に、例えば減圧ＣＶＤ法によりＳｉＮ膜１２を
厚く堆積し（図２２）、例えば８００℃でリフローを行
う事により平坦化した上で、乾式エッチングにより第１
配線の段差上部の酸化膜５（５ａ，５ｂ）が露出するま
で、当該エッチバックを行う（図２３）。

【００６１】次に、第１のスパッタ膜１６を堆積する
（図２４）。第１のスパッタ膜１６としては、ＴｉＮ、
Ｔｉなどの金属膜やＴｉＳｉｘなどのシリサイド膜を用
いることができる。第１のスパッタ膜１６は、第１のス
トッパー膜に該当する。

【００６２】次に、通常の写真製版法によって、コンタ
クトホールを形成する場所にフォトレジストパターン１
０を形成し（図２５）、図２３の工程でエッチバックさ
れたＳｉＮ膜１２が露出するまで乾式エッチングを行っ
た後（図２６）、フォトレジストパターン１０を灰化処
理により除去する（図２７）。

【００６３】次に、第２のスパッタ膜１７を堆積し（図
２８）、堆積した第２のスパッタ膜１７の膜厚分の乾式
エッチバックを行う（図２９）。ここで、第２のスパッ
タ膜１７としては、図２４で堆積した第１のスパッタ膜
１６と同じＴｉＮ、Ｔｉなどの金属膜やＴｉＳｉｘなど
のシリサイド膜を用いることができる。また図２９にお
いて、１７ａ，１７ｂは、第１配線の保護酸化膜５ａ，
５ｂ及びサイドウォール酸化膜６ｂ，６ｃ（第１配線の
傾斜部）の上部をカバーするように形成した、第２のス
パッタ膜の枠である。第２のスパッタ膜１７は、第２の
ストッパー膜に該当する。

【００６４】次に、第１のスパッタ膜１６及び第２のス
パッタ膜の枠１７ａ，１７ｂをマスクとして、図３０中
の符号１８で示す如く、Ｓｉ基板１の主面が露出するま
でＳｉＮ膜１２を異方性条件にて乾式エッチングする
（図３０）。

【００６５】最後に、両酸化膜５，６、ＳｉＮ膜１２及
びＳｉ基板１に対して高選択比を実現可能な湿式エッチ
ング液によって、第１のスパッタ膜１６及び第２のスパ
ッタ膜の枠１７ａ，１７ｂの選択除去を行う（図３
１）。これにより、ゲート電極４ａ，４ｂを露出させる
ことなく、即ち第１配線を損傷させることなく、コンタ
クトホールを形成できると共に、第１のスパッタ膜１６
と第２のスパッタ膜の枠１７ａ、１７ｂの膜厚分だけ、
半導体デバイスの絶対段差の低減を実現できる。

【００６６】第１のスパッタ膜１６及び第２のスパッタ
膜１７としてＴｉＮ膜やＴｉ膜を採用した場合には、湿
式エッチング液としてＮＨ₄ＯＨ／Ｈ₂Ｏ₂を採用し、第
１のスパッタ膜１６及び第２のスパッタ膜１７としてＴ
ｉＳｉｘ膜を採用した場合には、湿式エッチング液とし
てＨ₂Ｏ：ＨＦ＝５０：１の比率で調合した弗酸水を採
用する事により、第１及び第２のスパッタ膜１６，１７
（１７ａ，１７ｂ）の選択除去が可能となる。例えば、
第１及び第２のスパッタ膜１６，１７としてＴｉＳｉｘ
膜を採用し、Ｈ₂Ｏ：ＨＦ＝５０：１の比率で調合した
弗酸水により選択除去を行う場合には、ＴｉＳｉｘ膜の
酸化膜５，６との選択比は２０以上、ＴｉＳｉｘ膜のＳ
ｉＮ膜１２との選択比も２０以上、ＴｉＳｉｘ膜のＳｉ
基板１との選択比は∞である。

【００６７】以上のように本実施例３によれば、第１の
スパッタ膜及び第２のスパッタ膜の両膜厚を変化させる
事により、第１の配線傾斜部上のストッパー膜（ここで
は、両スパッタ膜１６，１７ａ，１７ｂが該当）のカバ
ーマージンを任意に設定する事ができる。このため、ス
トッパー膜の突き抜けを発生させることなく、所望の径
のコンタクトホールを形成する事が可能となる。

【００６８】加えて、本実施例３の場合には、最終的な
コンタクトホールの開口に異方性条件の乾式エッチング
を採用しているので、実施例２の開口方法よりも、形成
する所望の径に対する寸法制御性に優れている。

【００６９】また、コンタクトホールの形成が完了した
段階では、コンタクトホール開口部以外の部分はＳｉＮ
膜１２により平坦化された状態になっているので、次工
程で堆積する第２配線の配線抵抗を低減する事が可能で
ある。なお、本実施例３の場合には、実施例２と比較し
た時の平坦性は、実施例２のように最後に燐酸処理して
ＳｉＮ膜が膜減りしていない分だけ、良好である。

【００７０】さらに、本実施例３では、実施例２と比較
して乾式エッチングの工程が１工程少なくて済むので、
フローの簡略化、工程数の削減につながる。

【００７１】以上の通り、各実施例では、半導体デバイ
スに関し、特に配線と半導体基板のコンタクトホールと
を形成する場合において、写真製版のレジストパターニ
ング時に重ね合わせがずれたとしても、従来技術の問題
点を改善したセルフアライメント法により良好なコンタ
クトホールの形成が可能になる。

【００７２】

【発明の効果】請求項１に係る発明では、セルフアライ
メント法によるコンタクトホールの形成に際して、第１
配線の傾斜部上のストッパー膜（スパッタ膜）の突き抜
け発生を防止することができる。このため、写真製版の
マージンが少ない状態でも、微小コンタクトホールの形
成が可能になる。

【００７３】特に、上記ストッパー膜のカバーマージン
（膜厚）を任意に設定することができるため、酸化膜に
対する乾式エッチング条件が対ストッパー膜選択比のあ
まり高くない条件であっても、上記ストッパー膜の突き
抜けを防止することができる。

【００７４】加えて、上記酸化膜の乾式エッチングに際
しては通常乾式エッチングで用いられる汎用性のあるガ
スを使用することができ、従来のＳｉＮ膜をストッパー
膜とする場合に必要となる特別なガスを用いることな
く、同等若しくはそれ以上の対ストッパー膜選択比を実
現できる。このため、半導体デバイスを開発する上での
設備投資を低減できる利点もある。

【００７５】請求項２に係る発明では、ストッパー膜
（スパッタ膜）を選択除去しているので、第１配線をエ
ッチングにより損傷させることなく、第１配線間にコン
タクトホールの形成することができると共に、従来の場
合と比較して、上記ストッパー膜を除去した分だけ半導
体デバイスに於ける絶対段差を低減できる効果がある。

【００７６】請求項３に係る発明では、その湿式エッチ
ング液としてＮＨ₄ＯＨ／Ｈ₂Ｏ₂を用いるならば、ス
パッタ膜としてＴｉＮ膜又はＴｉ膜という金属膜を用い
て第１配線の傾斜部上のストッパー膜（スパッタ膜）の
突き抜け発生を防止することができるという効果があ
る。

【００７７】請求項４に係る発明では、その湿式エッチ
ング液としてＨ₂Ｏ：ＨＦ＝５０：１の比率で調合した
弗酸水を用いるならば、スパッタ膜としてＴｉＳｉｘ膜
からなるシリサイド膜を用いて第１配線の傾斜部上のス
トッパー膜（スパッタ膜）の突き抜け発生を防止するこ
とができるという効果がある。

【００７８】

【００７９】

【００８０】

【００８１】

【００８２】

【００８３】

【００８４】

【００８５】

【００８６】

【００８７】

【００８８】

【図面の簡単な説明】

【図１】本発明の実施例１に関するプロセスフロー断
面図である。

【図２】本発明の実施例１に関するプロセスフロー断
面図である。

【図３】本発明の実施例１に関するプロセスフロー断
面図である。

【図４】本発明の実施例１に関するプロセスフロー断
面図である。

【図５】本発明の実施例１に関するプロセスフロー断
面図である。

【図６】本発明の実施例１に関するプロセスフロー断
面図である。

【図７】本発明の実施例１に関するプロセスフロー断
面図である。

【図８】本発明の実施例１に関するプロセスフロー断
面図である。

【図９】本発明の実施例２に関するプロセスフロー断
面図である。

【図１０】本発明の実施例２に関するプロセスフロー
断面図である。

【図１１】本発明の実施例２に関するプロセスフロー
断面図である。

【図１２】本発明の実施例２に関するプロセスフロー
断面図である。

【図１３】本発明の実施例２に関するプロセスフロー
断面図である。

【図１４】本発明の実施例２に関するプロセスフロー
断面図である。

【図１５】本発明の実施例２に関するプロセスフロー
断面図である。

【図１６】本発明の実施例２に関するプロセスフロー
断面図である。

【図１７】本発明の実施例２に関するプロセスフロー
断面図である。

【図１８】本発明の実施例２に関するプロセスフロー
断面図である。

【図１９】本発明の実施例２に関するプロセスフロー
断面図である。

【図２０】本発明の実施例２に関するプロセスフロー
断面図である。

【図２１】本発明の実施例３に関するプロセスフロー
断面図である。

【図２２】本発明の実施例３に関するプロセスフロー
断面図である。

【図２３】本発明の実施例３に関するプロセスフロー
断面図である。

【図２４】本発明の実施例３に関するプロセスフロー
断面図である。

【図２５】本発明の実施例３に関するプロセスフロー
断面図である。

【図２６】本発明の実施例３に関するプロセスフロー
断面図である。

【図２７】本発明の実施例３に関するプロセスフロー
断面図である。

【図２８】本発明の実施例３に関するプロセスフロー
断面図である。

【図２９】本発明の実施例３に関するプロセスフロー
断面図である。

【図３０】本発明の実施例３に関するプロセスフロー
断面図である。

【図３１】本発明の実施例３に関するプロセスフロー
断面図である。

【図３２】従来例に関するプロセスフロー断面図であ
る。

【図３３】従来例に関するプロセスフロー断面図であ
る。

【図３４】従来例に関するプロセスフロー断面図であ
る。

【図３５】従来例に関するプロセスフロー断面図であ
る。

【図３６】従来例に関するプロセスフロー断面図であ
る。

【図３７】従来例に関するプロセスフロー断面図であ
る。

【図３８】従来例に関するプロセスフロー断面図であ
る。

【符号の説明】

１半導体基板、２素子分離領域、３ゲート酸化
膜、４，４ａ，４ｂゲート電極、５，５ａ，５ｂ保
護酸化膜、６，６ａ，６ｂ，６ｃ，６ｄサイドウォー
ル酸化膜、７酸化膜、８ストッパー膜、８ａ，８ｂ
傾斜部、８ｃフラット部分、９層間酸化膜、１０
フォトレジストパターン、１１スパッタ膜、１１ａ，
１１ｂ傾斜部、１２ＳｉＮ膜、１３第１の多結晶
Ｓｉ膜、１４第２の多結晶Ｓｉ膜、１４ａ，１４ｂ
第２の多結晶Ｓｉ膜の枠、１５ＳｉＮ膜のパーシャルエ
ッチング部、１６第１のスパッタ膜、１７第２のス
パッタ膜、１７ａ，１７ｂ第２のスパッタ膜の枠、１
８ＳｉＮ膜の異方性乾式エッチング部。

Claims

(57)【特許請求の範囲】

【請求項１】半導体基板の主面上に、隣接した二つの
第１配線を形成する工程と、前記第１配線の上及び前記第１配線間に生じた段差の上
に酸化膜を堆積する工程と、前記酸化膜の上に、前記段差上において前記段差の段差
底部上での膜厚よりも段差上部上での膜厚が厚くなる様
に、スパッタ膜を形成する工程と、前記段差底部上に於ける前記酸化膜が露出するまで、前
記スパッタ膜を異方性条件で乾式エッチバックする工程
と、写真製版法により前記スパッタ膜の上にフォトレジスト
パターンを形成する工程と、前記フォトレジストパターン及び前記スパッタ膜をマス
クとして前記露出した酸化膜の乾式エッチングを行い、
前記半導体基板の主面を露出させる工程とを、備えた半
導体デバイスのコンタクトホール形成方法。
【請求項２】請求項１記載の半導体デバイスのコンタ
クトホール形成方法であって、前記酸化膜の乾式エッチング後に前記フォトレジストパ
ターンの灰化処理を行う工程と、前記スパッタ膜を湿式エッチング液により選択除去する
工程とを、更に備えた半導体デバイスのコンタクトホール形成方
法。
【請求項３】請求項２記載の半導体デバイスのコンタ
クトホール形成方法であって、前記スパッタ膜はＴｉＮ膜又はＴｉ膜から成り、前記湿
式エッチング液はＮＨ₄ＯＨ／Ｈ₂Ｏ₂である、半導体デ
バイスのコンタクトホール形成方法。
【請求項４】請求項２記載の半導体デバイスのコンタ
クトホール形成方法であって、前記スパッタ膜はＴｉＳｉｘ膜から成り、前記湿式エッ
チング液はＨ₂Ｏ：ＨＦ＝５０：１の比率で調合した弗
酸水である、半導体デバイスのコンタクトホール形成方
法。