JP3338475B2 - Lead frame and method for forming the same - Google Patents
Lead frame and method for forming the sameInfo
- Publication number
- JP3338475B2 JP3338475B2 JP14513292A JP14513292A JP3338475B2 JP 3338475 B2 JP3338475 B2 JP 3338475B2 JP 14513292 A JP14513292 A JP 14513292A JP 14513292 A JP14513292 A JP 14513292A JP 3338475 B2 JP3338475 B2 JP 3338475B2
- Authority
- JP
- Japan
- Prior art keywords
- metal surface
- lead frame
- chip
- solder material
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/30—Die-attach connectors
Landscapes
- Die Bonding (AREA)
Description
【０００１】[0001]
【産業上の利用分野】この発明は、チップをマウントす
るリードフレームに関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a lead frame for mounting a chip.
【０００２】[0002]
【従来の技術及び発明が解決しようとする課題】リード
フレームは、例えばステンレス製の板を加工して、チッ
プをマウントするダイパッド部や、ダイパッド部にマウ
ントされたチップとワイヤボンドされる複数のリード部
等が形成されている。このようなリードフレーム上にチ
ップをマウントする場合、機械的に位置決めを行なうし
かなかった。しかしながら、ダイボンド位置精度を要求
される光ＩＣチップ、レーザダイオード、ＬＥＤ等を数
μｍの位置精度でリードフレーム上に搭載するために
は、マウント装置の機械的な精度の確保と、タクトタイ
ムを低下させて位置決めに十分な時間をかけることが不
可欠であった。2. Description of the Related Art A lead frame is formed, for example, by processing a stainless steel plate to mount a chip, and a plurality of leads which are wire-bonded to the chip mounted on the die pad. Parts and the like are formed. When mounting a chip on such a lead frame, the only option is to perform mechanical positioning. However, in order to mount optical IC chips, laser diodes, LEDs, etc., which require die bond position accuracy, on a lead frame with a position accuracy of several μm, it is necessary to ensure the mechanical accuracy of the mounting device and reduce the tact time. It was essential to take sufficient time for positioning.
【０００３】本発明は、このような従来の問題点に着目
して創案されたものであって、機械的精度に依存せずに
さらに高精度なチップ搭載が可能なリードフレームを得
んとするものである。The present invention has been made in view of such conventional problems, and has as its object to obtain a lead frame capable of mounting a chip with higher accuracy without depending on mechanical accuracy. Things.
【０００４】[0004]
【課題を解決するための手段】そこで、本発明の請求項
１に係るリードフレームは、チップをマウントするリー
ドフレーム母板と、リードフレーム母板の上に形成され
た第一の金属面と、第一の金属面上のチップをマウント
する領域に、ハンダ材が濡れ、リードフレーム母板の材
料とは異なる材料で構成され、かつ表面を露出して形成
された非酸化金属面である第二の金属面と、第二の金属
面形成後に第一の金属面を酸化することにより、チップ
をマウントする領域である第二の金属面の周辺領域の表
面に、ハンダ材が濡れない酸化金属面が第二の金属面よ
りマウント側上方に凸となるように形成される第一の金
属面の酸化膜を設けている。請求項２に係るリードフレ
ームの形成方法は、チップをマウントするリードフレー
ム母板の上に第一の金属面を形成する工程と、第一の金
属面上のチップをマウントする表面部分に、ハンダ材が
濡れる非酸化金属面である第二の金属面をその表面を露
出して形成する工程と、第二の金属面形成後に第一の金
属面を酸化して、ハンダ材が濡れない酸化金属面を第二
の金属面よりマウント側上方に凸となるように形成する
工程を含むものである。Therefore, a lead frame according to a first aspect of the present invention comprises: a lead frame mother plate for mounting a chip; a first metal surface formed on the lead frame mother plate; In the area for mounting the chip on the first metal surface, the solder material is wetted, the second material is a non-oxidized metal surface formed of a material different from the material of the lead frame mother plate, and formed by exposing the surface. By oxidizing the first metal surface after the formation of the second metal surface, the surface of the peripheral region of the second metal surface, which is the region where the chip is mounted, does not wet the solder material. Is the second metal surface
An oxide film of a first metal surface formed so as to project upward on the mount side is provided. A method for forming a lead frame according to claim 2, wherein a step of forming a first metal surface on a lead frame mother plate on which the chip is mounted, and a step of forming a solder on the surface of the first metal surface on which the chip is mounted, Forming a second metal surface, which is a non-oxidized metal surface on which the material is wet, by exposing the surface, and oxidizing the first metal surface after the second metal surface is formed , so that the solder material is not wetted by the oxidized metal. Second face
Forming a convex shape above the metal surface on the mount side .
【０００５】[0005]
【作用】第一の金属面のチップをマウントする領域の表
面にはハンダ材との濡れ性の良い非酸化金属面である第
二の金属面が形成されているため、チップ裏面にハンダ
材を付けた状態で第二の金属面上にチップを置けば、溶
融したハンダ材が第二の金属面のみに凝集してチップが
セルフアラインに搭載される。即ち、チップをマウント
する領域に第二の金属面をパターニングした精度に依存
してチップを実装することが可能となる。例えば、第二
の金属面上に多少ズレた状態でチップを置いても、ハン
ダ材が表面張力の作用により第二の金属面に凝集してゆ
くのに従ってチップは追従して正確な位置に移動するこ
とが可能となる。又、酸化金属面がマウント側上方に凸
となるように形成されているために、溶融したハンダ材
は第二の金属面上に集まりやすくなる。The second metal surface, which is a non-oxidized metal surface having good wettability with the solder material, is formed on the surface of the first metal surface where the chip is mounted. If the chip is placed on the second metal surface in the attached state, the molten solder material agglomerates only on the second metal surface, and the chip is mounted in a self-aligned manner. That is, it becomes possible to mount the chip in an area where the chip is to be mounted, depending on the accuracy of patterning the second metal surface. For example, even if a chip is placed on the second metal surface with a slight deviation, the chip follows and moves to the correct position as the solder material aggregates on the second metal surface due to the effect of surface tension It is possible to do. Further, since the metal oxide surface is formed so as to protrude upward on the mount side, the molten solder material tends to collect on the second metal surface.
【０００６】[0006]
【実施例】以下、本発明に係るリードフレームの詳細を
図面に示す実施例に基づいて説明する。DESCRIPTION OF THE PREFERRED EMBODIMENTS The details of a lead frame according to the present invention will be described below based on an embodiment shown in the drawings.
【０００７】図１（Ａ）〜（Ｃ）は、本実施例に係るリ
ードフレームの加工工程を示す平面図、図２（Ａ）〜
（Ｆ）は、リードフレームの加工工程及びチップ搭載工
程を示す要部断面図である。FIGS. 1A to 1C are plan views showing steps of processing a lead frame according to this embodiment, and FIGS.
(F) is a principal part sectional view showing the processing step of the lead frame and the chip mounting step.
【０００８】先ず、図１（Ａ）及び図２（Ａ）に示すよ
うに、切断・加工されたリードフレーム母板１を用意す
る。このとき、母板１の材質は銅系，鉄系等の材料は特
に問わない。なお、図中１ａはダイパッド部、１ｂはリ
ード部を示している。First, as shown in FIGS. 1A and 2A, a cut and processed lead frame mother plate 1 is prepared. At this time, the material of the mother plate 1 is not particularly limited, such as a copper-based material and an iron-based material. In the figure, 1a indicates a die pad portion, and 1b indicates a lead portion.
【０００９】そして、図１（Ｂ）及び図２（Ｂ）に示す
ように、リードフレーム母板１表面にＮｉメッキ層（第
一の金属面）２を周知メッキ方法にて形成する。Then, as shown in FIGS. 1B and 2B, a Ni plating layer (first metal surface) 2 is formed on the surface of the lead frame mother plate 1 by a well-known plating method.
【００１０】次に、ダイパッド部１ａに精度よくＡｕメ
ッキ層（第二の金属面）３ａを部分メッキする（図２
（Ｃ））。この部分メッキには、周知の如くフォトレジ
スト，メタルマスク等を用いて行なう。同時に、あまり
精度は問わないが、リード部１ｂのワイヤボント部と端
子部にもＡｕメッキ層３ｂ…，３ｃ…を形成しておく
（図１（Ｂ））。なお、Ａｕパターンの作成は、蒸着，
スパッタ等の方法を用いてもかまわないが、端子部等に
は、メッキがけの方が側面までＡｕが付くため、望まし
いと考えられる。Next, the Au pad layer (second metal surface) 3a is partially plated with high precision on the die pad portion 1a (FIG. 2).
(C)). This partial plating is performed using a photoresist, a metal mask, or the like, as is well known. At the same time, the Au plating layers 3b..., 3c... Are also formed on the wire bonding part and the terminal part of the lead part 1b, though the accuracy is not so important (FIG. 1B). The creation of the Au pattern is performed by vapor deposition,
Although a method such as sputtering may be used, plating is considered to be more preferable for the terminal portion and the like because Au is attached to the side surfaces.
【００１１】次いで、リードフレーム全体を酸化して、
図１（Ｃ）及び図２（Ｄ）に示すようにＮｉメッキ層２
表面をＮｉ酸化層２ａに変える。このとき、Ｎｉ酸化層
２ａは上方にやや膨出した形状となる。この酸化の方法
は、Ｏ2炉中酸化，水蒸気酸化（ウェット酸化），酸化
溶液中に浸漬しての酸化，Ｏ2プラズマ等での酸化など
各種の方法を用いることができる。ただし、ＡｕがＮｉ
中に大幅に拡散してしまわないように温度は適宜設定す
る必要がある。Next, the entire lead frame is oxidized,
As shown in FIGS. 1C and 2D, the Ni plating layer 2
The surface is changed to a Ni oxide layer 2a. At this time, the Ni oxide layer 2a has a shape slightly bulging upward. The method of this oxidation, O 2 furnace oxidation, steam oxidation (wet oxidation), oxidation was immersed in an oxidizing solution, it is possible to use various methods such as oxidation with O 2 plasma or the like. However, if Au is Ni
The temperature needs to be set appropriately so as not to be diffused significantly inside.
【００１２】このようにして形成されたリードフレーム
は、ダイパッド部１ａのＡｕメッキ層が、例えばリソグ
ラフィー技術を用いた高精度で形成されているため、以
下に説明するようにチップ搭載精度が飛躍的に向上す
る。In the lead frame formed in this manner, the Au plating layer of the die pad portion 1a is formed with high precision using, for example, lithography technology, so that the chip mounting precision is dramatically increased as described below. To improve.
【００１３】図２（Ｅ）は、このようなリードフレーム
のダイパッド部に、裏面（図中下面）にハンダ材５を設
けたチップ４を載置した状態を示している。FIG. 2E shows a state where the chip 4 provided with the solder material 5 on the back surface (the lower surface in the figure) is mounted on the die pad portion of such a lead frame.
【００１４】次に、全体をハンダ材５が十分に溶融する
温度で加熱する。すると、Ｎｉ酸化層２ａ上はハンダ材
５が濡れないため、Ａｕメッキ層３ａ上にハンダ材５が
表面張力により凝集し、またＮｉ酸化層２ａが上方に膨
出しているためにハンダ材５がＡｕメッキ層３ａ上に凝
集し、図２（Ｆ）に示すように、チップ４がセルフアラ
インにＡｕメッキ層３ａ上に移動して搭載される。Next, the whole is heated at a temperature at which the solder material 5 is sufficiently melted. Then, since the solder material 5 does not wet on the Ni oxide layer 2a, the solder material 5 aggregates on the Au plating layer 3a due to surface tension, and the solder material 5 is bulged upward because the Ni oxide layer 2a swells upward. The chip 4 is aggregated on the Au plating layer 3a, and the chip 4 is moved and mounted on the Au plating layer 3a in a self-aligned manner as shown in FIG.
【００１５】以上、実施例について説明したが、本発明
は、これに限定されるものではなく構成の要旨に付随す
る各種の設計変更が可能である。Although the embodiment has been described above, the present invention is not limited to this, and various design changes accompanying the gist of the configuration are possible.
【００１６】例えば、上記実施例においては、リードフ
レーム母板１上に直接Ｎｉメッキを行なったが、不可能
であれば、下地メッキを施してもよい。For example, in the above-described embodiment, Ni plating is performed directly on the lead frame mother plate 1. However, if it is not possible, base plating may be performed.
【００１７】また、本発明においては、表面が酸化され
易いメッキであれば、特にＮｉメッキに限定するもので
はない。In the present invention, the plating is not particularly limited to Ni plating as long as the surface is easily oxidized.
【００１８】さらに、本実施例においては、チップ４に
ハンダ材５を設けておいたが、予めＡｕメッキ層３ａ表
面にハンダ材を蒸着等で付着させてパターニングしてお
いてもよい。Further, in the present embodiment, the solder material 5 is provided on the chip 4, but a solder material may be attached to the surface of the Au plating layer 3a in advance by vapor deposition and patterned.
【００１９】なお、ハンダ材としては、スズ（Ｓｎ）を
用いてもよく、この場合は溶融する温度が３００℃前後
となる。Incidentally, tin (Sn) may be used as the solder material. In this case, the melting temperature is about 300 ° C.
【００２０】また、チップをマウントする領域に形成さ
れる金属面もＡｕに限定されるものではない。The metal surface formed in the chip mounting area is not limited to Au.
【００２１】[0021]
【発明の効果】以上の説明から明らかなように、本発明
に係るリードフレームによれば、チップの搭載精度を金
属パターニングの精度に依存させ、マウント機の不安定
な機械的精度に依存させることを回避できる。As is apparent from the above description, according to the lead frame of the present invention, the mounting accuracy of the chip depends on the accuracy of the metal patterning and the unstable mechanical accuracy of the mounting machine. Can be avoided.
【００２２】例えば、上記パターニングをフォトリソグ
ラフィー技術によれば、サブミクロンオーダまで高精度
化することが可能となる。For example, according to the photolithography technique, the patterning can be performed with high accuracy down to the submicron order.
【００２３】また、本発明によれば、チップ搭載が機械
的精度に依存しないため、タクトタイムの向上が図れる
効果がある。Further, according to the present invention, since the chip mounting does not depend on the mechanical accuracy, the tact time can be improved.
【００２４】又、本発明によれば、第二の金属面形成後
に第一の金属面を酸化させており、酸化した第一の金属
面が上方にやや膨張し、ボンディング箇所を容易に確実
にその周辺箇所より凹にできる。さらに、ボンディング
箇所がＡｕ等の非酸化金属面で形成されているので、ハ
ンダの濡れ性がよく、チップとリードフレームとの界面
での接触抵抗も小さくなる。Further, according to the present invention, the first metal surface is oxidized after the formation of the second metal surface, and the oxidized first metal surface slightly expands upward, so that the bonding portion can be easily and reliably formed. It can be concave from its surroundings. Further, since the bonding portion is formed of a non-oxidized metal surface such as Au, the wettability of the solder is good, and the contact resistance at the interface between the chip and the lead frame is reduced.
【図１】（Ａ）〜（Ｃ）は本発明の実施例に係るリード
フレームの加工工程を示す平面図。FIGS. 1A to 1C are plan views showing processing steps of a lead frame according to an embodiment of the present invention.
【図２】（Ａ）〜（Ｆ）は同リードフレームの加工工程
及びチップ搭載工程を示す要部断面図。FIGS. 2A to 2F are cross-sectional views of main parts showing a processing step and a chip mounting step of the lead frame.
１…リードフレーム母板 ２…Ｎｉメッキ層 ２ａ…Ｎｉ酸化膜 ３ａ…Ａｕメッキ層 ４…チップ ５…ハンダ材 DESCRIPTION OF SYMBOLS 1 ... Lead frame mother board 2 ... Ni plating layer 2a ... Ni oxide film 3a ... Au plating layer 4 ... Chip 5 ... Solder material
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 23/48 H01L 21/52 H01L 21/58 Ｆタームシステム（ＪＰＯ)──────────────────────────────────────────────────の Continued on the front page (58) Field surveyed (Int.Cl. 7 , DB name) H01L 23/48 H01L 21/52 H01L 21/58 F-term system (JPO)
Claims (2)
板と、 前記リードフレーム母板の上に形成された第一の金属面
と、 前記第一の金属面上のチップをマウントする領域に、ハ
ンダ材が濡れ、前記リードフレーム母板の材料とは異な
る材料で構成され、かつ表面を露出して形成された非酸
化金属面である第二の金属面と、 第二の金属面形成後に第一の金属面を酸化することによ
り、チップをマウントする領域である第二の金属面の周
辺領域の表面に、ハンダ材が濡れない酸化金属面が前記
第二の金属面よりマウント側上方に凸となるように形成
される前記第一の金属面の酸化膜とを備えたことを特徴
とするリードフレーム。1. A lead frame base plate for mounting a chip, a first metal surface formed on the lead frame base plate, and a solder material on a region of the first metal surface where the chip is mounted. Is wet, is composed of a material different from the material of the lead frame motherboard, and is a non-oxidized metal surface formed by exposing the surface, the first metal surface, after forming the second metal surface by oxidizing the metal surface, the surface of the peripheral region of the second metal surface is a region for mounting the chip, the oxide metal surface solder material is not wetted
Formed so that it is convex above the mount side from the second metal surface
Lead frame, comprising the oxide film of the first metal plane being.
板の上に第一の金属面を形成する工程と、 前記第一の金属面上のチップをマウントする表面部分
に、ハンダ材が濡れる非酸化金属面である第二の金属面
をその表面を露出して形成する工程と、 前記第二の金属面形成後に前記第一の金属面を酸化し
て、ハンダ材が濡れない酸化金属面を第二の金属面より
マウント側上方に凸となるように形成する工程とを含む
ことを特徴とするリードフレームの形成方法。2. A step of forming a first metal surface on a lead frame mother plate on which a chip is mounted, and a non-oxidized metal in which a solder material is wet on a surface portion of the first metal surface on which the chip is mounted. a step of the second metal surface is formed by exposing the surface is a surface, and oxidizing the first metal surface after said second metal surface forming
The oxidized metal surface where the solder material does not wet from the second metal surface
Forming the lead frame so as to protrude upward on the mount side .
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14513292A JP3338475B2 (en) | 1992-06-05 | 1992-06-05 | Lead frame and method for forming the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14513292A JP3338475B2 (en) | 1992-06-05 | 1992-06-05 | Lead frame and method for forming the same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05343580A JPH05343580A (en) | 1993-12-24 |
| JP3338475B2 true JP3338475B2 (en) | 2002-10-28 |
Family
ID=15378152
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14513292A Expired - Lifetime JP3338475B2 (en) | 1992-06-05 | 1992-06-05 | Lead frame and method for forming the same |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3338475B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017159335A (en) * | 2016-03-10 | 2017-09-14 | 株式会社デンソー | Semiconductor device and manufacturing method thereof |
-
1992
- 1992-06-05 JP JP14513292A patent/JP3338475B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05343580A (en) | 1993-12-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP7524244B2 (en) | Semiconductor Device | |
| JP3230348B2 (en) | Resin-sealed semiconductor device and method of manufacturing the same | |
| JP3350152B2 (en) | Semiconductor device and method of manufacturing the same | |
| US7093744B2 (en) | Recognition device, bonding device, and method of manufacturing a circuit device | |
| US4754912A (en) | Controlled collapse thermocompression gang bonding | |
| CN115000023A (en) | Substrate with solder stop structure, method of manufacturing the same, and electronic device | |
| US6465279B2 (en) | Lead frame and production method thereof, and semiconductor device and fabrication method thereof | |
| EP1022775B1 (en) | Method of fabrication of semiconductor device and mounting structure thereof | |
| JP3338475B2 (en) | Lead frame and method for forming the same | |
| US6429046B1 (en) | Flip chip device and method of manufacture | |
| JP3860028B2 (en) | Semiconductor device | |
| JP2002111148A (en) | Circuit board and method of manufacturing circuit board | |
| JP2001298199A (en) | Optical semiconductor device connection structure | |
| JPH07201922A (en) | Method for forming solder bumps on a substrate | |
| JPH05283412A (en) | Semiconductor device and its manufacture | |
| JP2716355B2 (en) | Method for manufacturing semiconductor device | |
| JPS646554B2 (en) | ||
| JPH06196824A (en) | Method for manufacturing semiconductor device | |
| JP3016305B2 (en) | Lead frame manufacturing method and semiconductor device manufacturing method | |
| JP3586988B2 (en) | Semiconductor element mounting substrate, method of manufacturing the same, and semiconductor device | |
| JP2823046B2 (en) | Semiconductor device and manufacturing method thereof | |
| JPH11195739A (en) | Lead frame manufacturing method | |
| JPS6344991Y2 (en) | ||
| KR930006481B1 (en) | Semiconductor device bonding method and submount for heatsink used | |
| CN114496937A (en) | Substrate structure, packaging structure and preparation method of substrate structure |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080809 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090809 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100809 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110809 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120809 Year of fee payment: 10 |
|
| EXPY | Cancellation because of completion of term |