JP3339474B2 - Semiconductor package and semiconductor package mounting structure - Google Patents
Semiconductor package and semiconductor package mounting structureInfo
- Publication number
- JP3339474B2 JP3339474B2 JP24936299A JP24936299A JP3339474B2 JP 3339474 B2 JP3339474 B2 JP 3339474B2 JP 24936299 A JP24936299 A JP 24936299A JP 24936299 A JP24936299 A JP 24936299A JP 3339474 B2 JP3339474 B2 JP 3339474B2
- Authority
- JP
- Japan
- Prior art keywords
- interposer substrate
- semiconductor package
- package
- csp
- mounting structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Wire Bonding (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Description
【0001】[0001]
【発明の属する技術分野】この発明は、一括封入・パッ
ケージダイシング切断方式によって製造されたCSP等
の半導体パッケージに関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor package such as a CSP manufactured by a package encapsulation and package dicing cutting method.
【0002】[0002]
【0003】一括封入・パッケージダイシング切断方式
とは、複数の半導体チップを一枚のインターポーザ基板
にボンディングし、樹脂封止した後に、ダイシングによ
り個片に切断することにより単一のパッケージに分割す
る方式をいう。これに対して、一つの半導体チップをダ
イシング済みの一枚のインターポーザ基板にボンディン
グし、樹脂封止して、単一のパッケージを得る方式(以
下、個別封入方式という。)は、一括封入・パッケージ
ダイシング方式が採用される以前から、一般的であっ
た。図2(A)に、従来の一括封入・パッケージダイシ
ング切断方式によって製造されたCSPの断面概略図
を、図2(B)に図2(A)に図示のCSPの実装構造
の断面概略図を示す。また図3(A)に、従来の個別封
入方式によって製造されたCSPの断面概略図を、図3
(B)に、図3(A)に図示のCSPの実装構造の断面
概略図を示す。The batch encapsulation / package dicing cutting method is a method in which a plurality of semiconductor chips are bonded to one interposer substrate, sealed with a resin, cut into individual pieces by dicing, and divided into a single package. Say. On the other hand, the method of bonding a single semiconductor chip to a single dicing interposer substrate and sealing it with a resin to obtain a single package (hereinafter referred to as an individual encapsulation method) is a package encapsulation / packaging method. It was common before the dicing method was adopted. FIG. 2A is a schematic cross-sectional view of a CSP manufactured by the conventional batch encapsulation and package dicing cutting method, and FIG. 2B is a schematic cross-sectional view of a mounting structure of the CSP illustrated in FIG. 2A. Show. FIG. 3A is a schematic cross-sectional view of a CSP manufactured by a conventional individual encapsulation method.
FIG. 3B is a schematic cross-sectional view of the mounting structure of the CSP shown in FIG.
【0004】図2(A)に示すように、従来の一括封入
・パッケージダイシング切断方式によって製造されたC
SPは、インターポーザ基板2の上面に半導体チップ4
が搭載され、ボンディングワイヤー5が半導体チップ4
のパッドとインターポーザ基板2側のステッチ間に接続
され、封止樹脂3が半導体チップ4及びボンディングワ
イヤ5を含めて封止し、インターポーザ基板2の底面に
半田ボール1が接合されている。また、かかる構造は、
一枚のインターポーザ基板上にボンディングされた複数
の半導体チップを一括して樹脂封止し、各半導体チップ
間にも絶え間なくた封止樹脂が充填された状態を経て、
レーザ、ダイヤモンドカッタ、ダイシングソー等により
インターポーザ基板2に対して垂直に切り込まれて、個
片に分割されて得られるため、パッケージの各側面は、
ダイシングによる切断により形成され、ダイシングによ
る切断面として構成される。すなわち、インターポーザ
基板2の一側面と封止樹脂3の一側面とが同一切断面と
して同一平面上に配置され、インターポーザ基板2の底
面に垂直な一平面として構成される。[0004] As shown in FIG. 2 (A), C is manufactured by a conventional batch encapsulation and package dicing cutting method.
The SP has a semiconductor chip 4 on the upper surface of the interposer substrate 2.
Is mounted, and the bonding wire 5 is connected to the semiconductor chip 4
Is connected between the pad and the stitch on the interposer substrate 2 side, the sealing resin 3 is sealed including the semiconductor chip 4 and the bonding wires 5, and the solder ball 1 is joined to the bottom surface of the interposer substrate 2. Also, such a structure
A plurality of semiconductor chips bonded on one interposer substrate are collectively resin-sealed, and the space between each semiconductor chip is continuously filled with sealing resin,
Laser, diamond cutter, dicing saw or the like is cut perpendicularly to the interposer substrate 2 and obtained by dividing into individual pieces.
It is formed by cutting by dicing, and is configured as a cut surface by dicing. That is, one side surface of the interposer substrate 2 and one side surface of the sealing resin 3 are arranged on the same plane as the same cut surface, and are configured as one plane perpendicular to the bottom surface of the interposer substrate 2.
【0005】これに対し、個別封入方式によって製造さ
れたCSPにおいては、図3(A)に示すように、イン
ターポーザ基板2の側面はダイシングによる切断により
形成され、封止樹脂3の側面は金型の内壁によって形成
されるので、パッケージの側面に段差を設け、インター
ポーザ基板2の上面の周縁部を露出させる形にパッケー
ジ側面を形成することが容易に可能であった。On the other hand, in the CSP manufactured by the individual encapsulation method, as shown in FIG. 3A, the side surface of the interposer substrate 2 is formed by cutting by dicing, and the side surface of the sealing resin 3 is formed by a mold. Therefore, it is easily possible to form a step on the side surface of the package and expose the peripheral portion of the upper surface of the interposer substrate 2 to form the side surface of the package.
【0006】一方、CSPとは、Chip Scale Package
或いはChip Size Packageの略で、チップサイズと
同等或いはわずかに大きいパッケージの総称であり、パ
ッケージサイズをチップサイズに対して小型化した高密
度型パッケージについて用いられる。接続方式として
は、BGA方式、LGA方式、SON方式等がある。し
たがって、いかなるパッケージがCSPで、いかなるパ
ッケージがCSPでないかを明確に区別することはでき
なず、極めて曖昧な意味を有する。On the other hand, CSP stands for Chip Scale Package.
Alternatively, it is an abbreviation of Chip Size Package, which is a general term for packages equal to or slightly larger than the chip size, and is used for a high-density package in which the package size is smaller than the chip size. As a connection method, there are a BGA method, an LGA method, a SON method, and the like. Therefore, it cannot be clearly distinguished what package is a CSP and what package is not a CSP, which has a very vague meaning.
【0007】しかし現在、接続用端子としては半田バン
プを採用したBGA方式のCSPが主流であり、小型高
密度である故に、携帯電話、デジタルビデオカメラなど
の携帯情報機器に広く利用されている。かかる携帯情報
機器に利用されることが多いので、落下や、ボタン操作
による実装基板の変形に耐えるCSP実装構造が望まれ
るという状況がある。At present, however, BGA-type CSPs employing solder bumps are mainly used as connection terminals, and because of their small size and high density, they are widely used in portable information devices such as mobile phones and digital video cameras. Since it is often used for such portable information devices, there is a situation where a CSP mounting structure that can withstand dropping and deformation of the mounting substrate due to button operation is desired.
【0008】落下や、ボタン操作による実装基板の変形
に耐えるためのCSP実装構造として、CSPの底面に
形成された半田バンプを実装基板に接合後、実装基板と
インターポーザ基板との隙間に未硬化の樹脂を充填し、
インターポーザ基板の底面及び側面に樹脂を密着させた
態様で硬化させ、CSPを実装基板に固定する半導体装
置が存在する。かかる樹脂を一般にアンダーフィルとい
う。但し、インターポーザ基板の専ら側面に密着してC
SPを固定する樹脂をサイドフィルということとする。
アンダーフィル・サイドフィルは、半導体チップの封止
樹脂3とほぼ同じ成分のものを用いる場合が多い。但
し、狭い隙間に充填しやすいように、粘性を低く設定す
ることが行われている。[0008] As a CSP mounting structure for withstanding dropping and deformation of the mounting substrate due to button operation, after bonding the solder bumps formed on the bottom surface of the CSP to the mounting substrate, the uncured space is formed in the gap between the mounting substrate and the interposer substrate. Fill the resin,
2. Description of the Related Art There is a semiconductor device in which a CSP is fixed to a mounting substrate by curing in a state in which a resin is adhered to a bottom surface and a side surface of an interposer substrate. Such a resin is generally called an underfill. However, only the side of the interposer substrate
The resin for fixing the SP is called a sidefill.
The underfill / sidefill is often of the same composition as the sealing resin 3 of the semiconductor chip. However, the viscosity is set low so as to easily fill the narrow gap.
【0009】図3(B)に示すように、個別封入方式に
よって製造されたCSPをアンダーフィル・サイドフィ
ルを用いて実装基板に固定する場合は、インターポーザ
基板2の上面の周縁部が封止樹脂3によって被覆され
ず、露出しているので、アンダーフィル・サイドフィル
7は、インターポーザ基板7の底面、側面のみならず、
上面まで塗布され、CSPを固定している。しかし、図
2(A)に示すように、従来の一括封入・パッケージダ
イシング切断方式によって製造されたCSPはインター
ポーザ基板2の一側面と封止樹脂3の一側面とが同一切
断面として同一平面上に配置され、インターポーザ基板
2の底面に垂直な一平面として構成されるのでインター
ポーザ基板2の上面の全域は封止樹脂3によって被覆さ
れており、インターポーザ基板2の側面も上方を向いて
いない。したがって、かかるCSPをアンダーフィル・
サイドフィルを用いて実装基板に固定する場合は、イン
ターポーザ基板2の上面にアンダーフィル・サイドフィ
ル7を塗布することができず、インターポーザ基板2に
アンダーフィル・サイドフィル7が乗り上げない。その
結果、CSPと実装基板との密着強度、保持力が低下
し、装置の落下や、ボタン操作などにより半田バンプ等
に接合不良が生じるおそれがあるという問題点、すなわ
ち、装置の落下耐性や折り曲げ耐性が低下するという問
題点があった。As shown in FIG. 3B, when the CSP manufactured by the individual encapsulation method is fixed to the mounting board by using the underfill / sidefill, the peripheral edge of the upper surface of the interposer substrate 2 is sealed with a sealing resin. 3, the underfill / sidefill 7 is exposed not only on the bottom surface and the side surface of the interposer substrate 7 but also exposed.
It is applied to the upper surface to fix the CSP. However, as shown in FIG. 2A, in the CSP manufactured by the conventional package encapsulation and package dicing cutting method, one side surface of the interposer substrate 2 and one side surface of the sealing resin 3 are on the same plane as the same cut surface. And the entire surface of the upper surface of the interposer substrate 2 is covered with the sealing resin 3, and the side surface of the interposer substrate 2 does not face upward. Therefore, such a CSP is underfilled.
When fixing to the mounting substrate using the side fill, the underfill / sidefill 7 cannot be applied to the upper surface of the interposer substrate 2 and the underfill / sidefill 7 does not ride on the interposer substrate 2. As a result, the adhesion strength and holding force between the CSP and the mounting substrate are reduced, and there is a possibility that the device may fall or a solder bump or the like may be defectively bonded due to a button operation or the like. There is a problem that the resistance is reduced.
【0010】[0010]
【発明が解決しようとする課題】本発明は以上の従来技
術における問題に鑑みてなされたものであって、一括封
入・パッケージダイシング切断方式によって製造される
半導体パッケージと実装基板との密着性の向上、アンダ
ーフィル・サイドフィルによる半導体パッケージの保持
力の向上を図り、装置の落下耐性や折り曲げ耐性を向上
させることを課題とする。SUMMARY OF THE INVENTION The present invention has been made in view of the above-mentioned problems in the prior art, and is intended to improve the adhesion between a semiconductor package manufactured by a package encapsulation and package dicing cutting method and a mounting substrate. It is another object of the present invention to improve the holding force of a semiconductor package by underfill and sidefill, and to improve drop resistance and bending resistance of the device.
【0011】[0011]
【課題を解決するための手段】前記課題を解決する本出
願第1の発明は、インターポーザ基板と、前記インター
ポーザ基板の片面にボンディングされる半導体チップ
と、前記片面を封止する封止樹脂と、前記片面の反対面
に形成されるバンプとを備え、各側面が前記インターポ
ーザ基板の一側面と前記封止樹脂の一側面とで構成され
た一平面で構成されてなる半導体パッケージにおいて、
前記各側面のうちいずれか一又は二以上の各面と前記イ
ンターポーザ基板の底面とのなす角が鋭角であることを
特徴とする半導体パッケージである。Means for Solving the Problems A first invention of the present application for solving the above problems is an interposer substrate, a semiconductor chip bonded to one surface of the interposer substrate, a sealing resin for sealing the one surface, A semiconductor package comprising a bump formed on the opposite surface of the one surface, and each side surface being constituted by one plane constituted by one side surface of the interposer substrate and one side surface of the sealing resin,
A semiconductor package, wherein an angle formed by any one or more of the side surfaces and a bottom surface of the interposer substrate is an acute angle .
【0012】したがって本出願第1の発明の半導体パッ
ケージによれば、インターポーザ基板の側面と前記イン
ターポーザ基板の底面とのなす角が鋭角であるので、従
来のようにインターポーザ基板の側面と前記インターポ
ーザ基板の底面とのなす角が直角である場合より、イン
ターポーザ基板の側面の表面積が増加しするとともに、
インターポーザ基板の側面が上方を向く。そして、本出
願第1の発明の半導体パッケージをアンダーフィル・サ
イドフィルを用いて実装基板に固定する場合に、インタ
ーポーザ基板の側面とアンダーフィル・サイドフィルと
の接触面積が増えるとともに、アンダーフィル・サイド
フィルの一部がインターポーザ基板の側面に乗り上げ、
半導体パッケージと実装基板との密着性、アンダーフィ
ル・サイドフィルによる半導体パッケージの保持力が向
上するという利点がある。ゆえに、かかる実装構造の半
導体装置の落下耐性や折り曲げ耐性が向上するという利
点がある。[0012] Accordingly, the present application according to the first semiconductor package of the invention, since the angle of the side surface of the interposer substrate and the bottom surface of the interposer substrate is at an acute angle, the side surface of the conventional interposer substrate as the interposer substrate The surface area of the side surface of the interposer substrate increases as compared with the case where the angle formed by the bottom surface is a right angle ,
The side surface of the interposer substrate faces upward. When the semiconductor package of the first invention of the present application is fixed to a mounting substrate using underfill / sidefill, the contact area between the side surface of the interposer substrate and the underfill / sidefill increases and the underfill / sidefill increases. Part of the fill rides on the side of the interposer board,
There is an advantage that the adhesion between the semiconductor package and the mounting substrate and the holding power of the semiconductor package due to underfill and sidefill are improved. Therefore, there is an advantage that the drop resistance and the bending resistance of the semiconductor device having such a mounting structure are improved.
【0013】また、半導体パッケージのすべての側面が
インターポーザ基板の底面とのなす角が鋭角である方が
密着強度、保持力が向上する。そこで、本出願第2の発
明を、インターポーザ基板と、前記インターポーザ基板
の片面にボンディングされる半導体チップと、前記片面
を封止する封止樹脂と、前記片面の反対面に形成される
バンプとを備え、各側面が前記インターポーザ基板の一
側面と前記封止樹脂の一側面とで構成された一平面で構
成されてなる半導体パッケージにおいて、前記各側面と
前記インターポーザ基板の底面とのなす角が鋭角である
ことを特徴とする半導体パッケージとする。Further, the adhesion strength better angle is an acute angle of all sides and the bottom surface of the interposer substrate of the semiconductor package, the holding force is improved. Therefore, the second invention of the present application describes an interposer substrate, a semiconductor chip bonded to one surface of the interposer substrate, a sealing resin for sealing the one surface, and a bump formed on the opposite surface of the one surface. In a semiconductor package, wherein each side surface is constituted by one plane formed by one side surface of the interposer substrate and one side surface of the sealing resin, an angle formed between each side surface and a bottom surface of the interposer substrate is an acute angle. The semiconductor package is characterized in that:
【0014】したがって本出願第2の発明の半導体パッ
ケージによれば、半導体パッケージのすべての側面にお
いて、インターポーザ基板の側面とアンダーフィル・サ
イドフィルとの接触面積が増えるとともに、アンダーフ
ィル・サイドフィルの一部がインターポーザ基板の側面
に乗り上げるので、半導体パッケージと実装基板との密
着性、アンダーフィル・サイドフィルによる半導体パッ
ケージの保持力が向上するという利点がある。半導体パ
ッケージの上面と底面とは通常、平行であるから、本出
願第2の発明の半導体パッケージのパッケージ側面は台
形となり、半導体パッケージの上面及び底面を通る平面
で切断した断面も台形となる。[0014] Thus, according to the semiconductor package of the present application the second invention, in all aspects of the semiconductor package, with the contact area between the side surface of the interposer substrate and the underfill side fill increases, the underfill side fill one Since the portion rides on the side surface of the interposer substrate, there is an advantage that the adhesion between the semiconductor package and the mounting substrate and the holding power of the semiconductor package due to underfill and sidefill are improved. Since the top surface and the bottom surface of the semiconductor package are usually parallel, the package side surface of the semiconductor package of the second invention of the present application has a trapezoidal shape, and the cross section cut along a plane passing through the top surface and the bottom surface of the semiconductor package also has a trapezoidal shape.
【0015】また本出願第3の発明は、インターポーザ
基板と、前記インターポーザ基板の片面にボンディング
される半導体チップと、前記片面を封止する封止樹脂
と、前記片面の反対面に形成されるバンプと、前記バン
プが接合する実装基板と、アンダーフィル・サイドフィ
ルとを備える半導体パッケージの実装構造において、半
導体パッケージの各側面が前記インターポーザ基板の一
側面と前記封止樹脂の一側面とで構成された一平面で構
成され、前記各側面のうちいずれか一又は二以上の各面
と前記インターポーザ基板の底面とのなす角が鋭角であ
ることを特徴とする半導体パッケージの実装構造であ
る。The third invention of the present application is also directed to an interposer substrate, a semiconductor chip bonded to one surface of the interposer substrate, a sealing resin for sealing the one surface, and a bump formed on the opposite surface of the one surface. And a mounting substrate to which the bumps are joined, and a mounting structure of a semiconductor package including an underfill and a sidefill, wherein each side surface of the semiconductor package includes one side surface of the interposer substrate and one side surface of the sealing resin. one plane is composed of, the angle is acute der with either one or more surfaces and the bottom surface of the interposer substrate of each side was
A mounting structure of a semiconductor package, characterized in that that.
【0016】したがって本出願第3の発明の半導体パッ
ケージの実装構造によれば、インターポーザ基板の側面
と前記インターポーザ基板の底面とのなす角が鋭角であ
るので、従来のようにインターポーザ基板の側面と前記
インターポーザ基板の底面とのなす角が直角である場合
より、インターポーザ基板の側面の表面積が増加しする
とともに、インターポーザ基板の側面が上方を向く。そ
して、インターポーザ基板の側面とアンダーフィル・サ
イドフィルとの接触面積が増えるとともに、アンダーフ
ィル・サイドフィルの一部がインターポーザ基板の側面
に乗り上げ、半導体パッケージと実装基板との密着性、
アンダーフィル・サイドフィルによる半導体パッケージ
の保持力が向上するという利点がある。ゆえに、かかる
実装構造の半導体装置の落下耐性や折り曲げ耐性が向上
するという利点がある。[0016] Thus, according to the mounting structure of the semiconductor package of the present application the third invention, the angle of the side surface of the interposer substrate and the bottom surface of the interposer substrate acute der
Since that, than the angle between the side surface of the conventional interposer substrate as the bottom surface of the interposer substrate is square, with the surface area of the side surface of the interposer substrate is increased, the side surface of the interposer substrate faces upward. Then, as the contact area between the side surface of the interposer substrate and the underfill / sidefill increases, a part of the underfill / sidefill rides on the side surface of the interposer substrate, and the adhesion between the semiconductor package and the mounting substrate,
There is an advantage that the holding power of the semiconductor package by the underfill / sidefill is improved. Therefore, there is an advantage that the drop resistance and the bending resistance of the semiconductor device having such a mounting structure are improved.
【0017】また、半導体パッケージのすべての側面が
インターポーザ基板の底面とのなす角が鋭角である方が
密着強度、保持力が向上する。そこで本出願第4の発明
を、インターポーザ基板と、前記インターポーザ基板の
片面にボンディングされる半導体チップと、前記片面を
封止する封止樹脂と、前記片面の反対面に形成されるバ
ンプと、前記バンプが接合する実装基板と、アンダーフ
ィル・サイドフィルとを備える半導体パッケージの実装
構造において、半導体パッケージの各側面が前記インタ
ーポーザ基板の一側面と前記封止樹脂の一側面とで構成
された一平面で構成され、前記各側面と前記インターポ
ーザ基板の底面とのなす角が鋭角であることを特徴とす
る半導体パッケージの実装構造とする。Further, the adhesion strength better angle is an acute angle of all sides and the bottom surface of the interposer substrate of the semiconductor package, the holding force is improved. Therefore, the fourth invention of the present application relates to an interposer substrate, a semiconductor chip bonded to one surface of the interposer substrate, a sealing resin for sealing the one surface, and a bump formed on the opposite surface of the one surface, In a mounting structure of a semiconductor package including a mounting substrate to which bumps are bonded and an underfill / sidefill, one side surface of each of the semiconductor packages is formed by one side surface of the interposer substrate and one side surface of the sealing resin. in the structure will mounting structure of a semiconductor package, wherein the angle formed between the bottom surface of the interposer substrate and the side surface is an acute angle.
【0018】したがって本出願第4の発明の半導体パッ
ケージの実装構造によれば、半導体パッケージのすべて
の側面において、インターポーザ基板の側面とアンダー
フィル・サイドフィルとの接触面積が増えるとともに、
アンダーフィル・サイドフィルの一部がインターポーザ
基板の側面に乗り上げるので、半導体パッケージと実装
基板との密着性、アンダーフィル・サイドフィルによる
半導体パッケージの保持力が向上するという利点があ
る。半導体パッケージの上面と底面とは通常、平行であ
るから、本出願第7の発明の半導体パッケージの実装構
造において、半導体パッケージの側面は台形となり、半
導体パッケージの上面及び底面を通る平面で切断した断
面も台形となる。Therefore, according to the mounting structure of the semiconductor package of the fourth invention of the present application, the contact area between the side surface of the interposer substrate and the underfill / sidefill increases on all side surfaces of the semiconductor package,
Since a part of the underfill / sidefill runs on the side surface of the interposer substrate, there is an advantage that the adhesion between the semiconductor package and the mounting substrate and the holding power of the semiconductor package due to the underfill / sidefill are improved. Since the top surface and the bottom surface of the semiconductor package are usually parallel to each other, in the semiconductor package mounting structure of the seventh aspect of the present invention, the side surface of the semiconductor package is trapezoidal, and a cross section cut along a plane passing through the top surface and the bottom surface of the semiconductor package. Is also trapezoidal.
【0019】なお、以上の本出願第1から第4の発明
は、半導体パッケージをCSPとする場合に、効果絶大
である。なせなら上述したようにCSPは、パッケージ
サイズをチップサイズに対して小型化した高密度型パッ
ケージであり、バンプピッチ及びバンプ寸法が小さい、
小面積で実装基板に固定する必要がある、携帯電話やデ
ジタルビデオカメラなどの衝撃を受ける機会の多い機器
に使用されるという状況があるからである。The above first to fourth inventions of the present application are extremely effective when the semiconductor package is a CSP. As mentioned above, the CSP is a high-density package in which the package size is smaller than the chip size, and the bump pitch and the bump size are small.
This is because there is a situation where it is used for a device which needs to be fixed to a mounting board with a small area and has a large chance of receiving a shock such as a mobile phone or a digital video camera.
【0020】[0020]
【発明の実施の形態】以下に本発明の実施の形態の半導
体パッケージ及び半導体パッケージの実装構造につき図
1を参照して説明する。図1(A)は、本発明の実施の
形態のCSPを示す断面概略図である。図1(B)は、
図1(A)に図示のCSPの実装構造を示す断面概略図
である。DESCRIPTION OF THE PREFERRED EMBODIMENTS A semiconductor package according to an embodiment of the present invention and a mounting structure of the semiconductor package will be described below with reference to FIG. FIG. 1A is a schematic sectional view showing a CSP according to an embodiment of the present invention. FIG. 1 (B)
FIG. 2 is a schematic cross-sectional view illustrating a mounting structure of the CSP illustrated in FIG.
【0021】本実施形態のCSPは、一括封入・パッケ
ージダイシング切断方式によって製造されたBGA方式
のCSPである。すなわち、 本実施形態のCSPは、
インターポーザ基板2に半導体チップ4をマウントし、
ボンディングワイヤー5をチップ4のパッドとインター
ポーザ側のステッチ間にボンディングし、一括封入によ
り封止樹脂3を形成後、半田ボール1を搭載し、パッケ
ージダイシングにより個片に切断して製造された半導体
パッケージである。よって、パッケージダイシング迄の
工程は、一枚のインターポーザ基板に数パッケージ分を
まとめて製造したものである。したがって 図1(A)
に示すように、 本実施形態のCSPは、インターポー
ザ基板2の上面に半導体チップ4が搭載され、ボンディ
ングワイヤー5が半導体チップ4のパッドとインターポ
ーザ基板2側のステッチ間に接続され、封止樹脂3が半
導体チップ4及びボンディングワイヤ5を含めて封止
し、インターポーザ基板2の底面に多数の半田ボール1
が接合し、格子配列している。また本実施形態のCSP
の各側面は、パッケージダイシング工程において、レー
ザ、ダイヤモンドカッタ、ダイシングソー等がパッケー
ジの上面又は底面に斜めに切り込むことによって、切断
面として形成されたものである。したがって、CSPの
各側面がインターポーザ基板2の一側面と封止樹脂3の
一側面とで構成された一平面で構成されており、かつ、
CSPの各側面と前記インターポーザ基板2の底面との
なす角が鋭角になっている。かかる構造のCSPをアン
ダーフィル・サイドフィルを用いて実装基板6に固定し
た本実施形態の半導体パッケージの実装構造が図1
(B)に示される。The CSP of this embodiment is a BGA-type CSP manufactured by a batch encapsulation and package dicing cutting method. That is, the CSP of this embodiment is:
The semiconductor chip 4 is mounted on the interposer substrate 2,
A semiconductor package manufactured by bonding a bonding wire 5 between a pad of a chip 4 and a stitch on an interposer side, forming a sealing resin 3 by encapsulation at a time, mounting a solder ball 1, and cutting into individual pieces by package dicing. It is. Therefore, the process up to package dicing is a process in which several packages for a single interposer substrate are manufactured together. Therefore, FIG.
As shown in FIG. 1, the CSP of this embodiment has a semiconductor chip 4 mounted on an upper surface of an interposer substrate 2, a bonding wire 5 is connected between a pad of the semiconductor chip 4 and a stitch on the interposer substrate 2 side, and a sealing resin 3 is provided. Seals the semiconductor chip 4 and the bonding wires 5 together and includes a large number of solder balls 1 on the bottom surface of the interposer substrate 2.
Are joined and arranged in a lattice. Also, the CSP of this embodiment
Each side surface is formed as a cut surface by diagonally cutting a laser, a diamond cutter, a dicing saw or the like into an upper surface or a bottom surface of the package in the package dicing process. Therefore, each side surface of the CSP is constituted by one plane constituted by one side surface of the interposer substrate 2 and one side surface of the sealing resin 3, and
Between each side surface of the CSP and the bottom surface of the interposer substrate 2
The angle is an acute angle. FIG. 1 shows a mounting structure of a semiconductor package according to this embodiment in which a CSP having such a structure is fixed to a mounting substrate 6 using underfill and sidefill.
It is shown in (B).
【0022】図1(B)に示すように、本実施形態の半
導体パッケージの実装構造においては、アンダーフィル
・サイドフィル7の一部がインターポーザ基板2の側面
に密着した状態で硬化し、CSPを実装基板6に固定し
ている。As shown in FIG. 1B, in the mounting structure of the semiconductor package according to the present embodiment, a part of the underfill / sidefill 7 is cured in a state in which the underfill / sidefill 7 is in close contact with the side surface of the interposer substrate 2, and the CSP is cured. It is fixed to the mounting board 6.
【0023】本実施形態の半導体パッケージの実装構造
は、図2(B)に示す従来の一括封入・パッケージダイ
シング切断方式によって製造されたCSPの実装構造と
比較して明らかなように、サイドフィルとインターポー
ザ基板2との接合面積が大きく、密着強度が向上する。
また、インターポーザ基板の側面が上方を向くので、サ
イドフィルによる保持力が向上するという効果がある。The mounting structure of the semiconductor package according to the present embodiment is, as apparent from the mounting structure of the CSP manufactured by the conventional package encapsulation and package dicing cutting method shown in FIG. The bonding area with the interposer substrate 2 is large, and the adhesion strength is improved.
Further, since the side surface of the interposer substrate faces upward, there is an effect that the holding force by the side fill is improved.
【0024】なお、本実施形態においては、半導体チッ
プの内部接続方式を、ワイヤボンディングとし、外部接
続方式をBGAとしたが、本発明において、半導体チッ
プの内部接続方式はワイヤボンディングに限られず、外
部接続方式はBGAに限られない。In this embodiment, the internal connection method of the semiconductor chip is wire bonding, and the external connection method is BGA. However, in the present invention, the internal connection method of the semiconductor chip is not limited to wire bonding. The connection method is not limited to BGA.
【0025】[0025]
【発明の効果】上述のように本発明は、インターポーザ
基板の側面とサイドフィルの接触面積が増えるため、実
装基板との密着性が向上するという効果を有し、その結
果、本発明の半導体パッケージを搭載した装置の落下耐
性や折り曲げ耐性が向上できるという効果がある。As described above, the present invention has the effect of increasing the contact area between the side surface of the interposer substrate and the side fill, thereby improving the adhesion to the mounting substrate. As a result, the semiconductor package of the present invention is obtained. There is an effect that the drop resistance and the bending resistance of the device equipped with the can be improved.
【図1】(A)は本発明の実施の形態のCSPを示す断
面概略図であり、(B)は、(A)に図示のCSPの実
装構造を示す断面概略図である。FIG. 1A is a schematic sectional view showing a CSP according to an embodiment of the present invention, and FIG. 1B is a schematic sectional view showing a mounting structure of the CSP shown in FIG.
【図2】(A)は従来の一括封入・パッケージダイシン
グ切断方式によって製造されたCSPの断面概略図であ
り、(B)は(A)に図示のCSPの実装構造の断面概
略図である。2A is a schematic cross-sectional view of a CSP manufactured by a conventional batch encapsulation and package dicing cutting method, and FIG. 2B is a schematic cross-sectional view of a mounting structure of the CSP illustrated in FIG.
【図3】(A)は従来の個別封入方式によって製造され
たCSPの断面概略図であり、(B)は(A)に図示の
CSPの実装構造の断面概略図である。3A is a schematic cross-sectional view of a CSP manufactured by a conventional individual encapsulation method, and FIG. 3B is a schematic cross-sectional view of a mounting structure of the CSP illustrated in FIG.
1 半田ボール 2 インターポーザ基板 3 封止樹脂 4 半導体チップ 5 ボンディングワイヤー 6 実装基板 7 アンダーフィル・サイドフィル Reference Signs List 1 solder ball 2 interposer substrate 3 sealing resin 4 semiconductor chip 5 bonding wire 6 mounting substrate 7 underfill / sidefill
フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H01L 23/28 - 23/31 H01L 23/12 501 H01L 21/60 311 Continuation of the front page (58) Field surveyed (Int.Cl. 7 , DB name) H01L 23/28-23/31 H01L 23/12 501 H01L 21/60 311
Claims (4)
ーザ基板の片面にボンディングされる半導体チップと、
前記片面を封止する封止樹脂と、前記片面の反対面に形
成されるバンプとを備え、各側面が前記インターポーザ
基板の一側面と前記封止樹脂の一側面とで構成された一
平面で構成されてなる半導体パッケージにおいて、 前記各側面のうちいずれか一又は二以上の各面と前記イ
ンターポーザ基板の底面とのなす角が鋭角であることを
特徴とする半導体パッケージ。An interposer substrate, a semiconductor chip bonded to one surface of the interposer substrate,
A sealing resin that seals the one surface, and a bump formed on the opposite surface of the one surface, each side surface being a plane formed by one side surface of the interposer substrate and one side surface of the sealing resin. in structured semiconductor package comprising a semiconductor package, wherein the angle formed between the bottom surface of the interposer substrate with any one or more of the surfaces of each side is an acute angle.
ーザ基板の片面にボンディングされる半導体チップと、
前記片面を封止する封止樹脂と、前記片面の反対面に形
成されるバンプとを備え、各側面が前記インターポーザ
基板の一側面と前記封止樹脂の一側面とで構成された一
平面で構成されてなる半導体パッケージにおいて、 前記各側面と前記インターポーザ基板の底面とのなす角
が鋭角であることを特徴とする半導体パッケージ。2. An interposer substrate, a semiconductor chip bonded to one surface of the interposer substrate,
A sealing resin that seals the one surface, and a bump formed on the opposite surface of the one surface, each side surface being a plane formed by one side surface of the interposer substrate and one side surface of the sealing resin. in structured semiconductor package comprising a semiconductor package wherein the angle <br/> the bottom surface of each side and the interposer substrate is an acute angle.
ーザ基板の片面にボンディングされる半導体チップと、
前記片面を封止する封止樹脂と、前記片面の反対面に形
成されるバンプと、前記バンプが接合する実装基板と、
アンダーフィル・サイドフィルとを備える半導体パッケ
ージの実装構造において、 半導体パッケージの各側面が前記インターポーザ基板の
一側面と前記封止樹脂の一側面とで構成された一平面で
構成され、前記各側面のうちいずれか一又は二以上の各
面と前記インターポーザ基板の底面とのなす角が鋭角で
あることを特徴とする半導体パッケージの実装構造。3. An interposer substrate, a semiconductor chip bonded to one surface of the interposer substrate,
A sealing resin for sealing the one surface, a bump formed on the opposite surface of the one surface, and a mounting board to which the bump is bonded;
In a mounting structure of a semiconductor package having an underfill and a sidefill, each side surface of the semiconductor package is constituted by one plane formed by one side surface of the interposer substrate and one side surface of the sealing resin. An angle formed between any one or two or more surfaces and the bottom surface of the interposer substrate is an acute angle .
Mounting structure of a semiconductor package, characterized in that.
ーザ基板の片面にボンディングされる半導体チップと、
前記片面を封止する封止樹脂と、前記片面の反対面に形
成されるバンプと、前記バンプが接合する実装基板と、
アンダーフィル・サイドフィルとを備える半導体パッケ
ージの実装構造において、 半導体パッケージの各側面が前記インターポーザ基板の
一側面と前記封止樹脂の一側面とで構成された一平面で
構成され、前記各側面と前記インターポーザ基板の底面
とのなす角が鋭角であることを特徴とする半導体パッケ
ージの実装構造。4. An interposer substrate, a semiconductor chip bonded to one surface of the interposer substrate,
A sealing resin for sealing the one surface, a bump formed on the opposite surface of the one surface, and a mounting board to which the bump is bonded;
In a mounting structure of a semiconductor package including an underfill and a sidefill, each side surface of the semiconductor package is formed of one plane formed by one side surface of the interposer substrate and one side surface of the sealing resin. A mounting structure of a semiconductor package, wherein an angle between the bottom surface of the interposer substrate and the bottom surface is an acute angle .
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24936299A JP3339474B2 (en) | 1999-09-02 | 1999-09-02 | Semiconductor package and semiconductor package mounting structure |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24936299A JP3339474B2 (en) | 1999-09-02 | 1999-09-02 | Semiconductor package and semiconductor package mounting structure |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001077246A JP2001077246A (en) | 2001-03-23 |
| JP3339474B2 true JP3339474B2 (en) | 2002-10-28 |
Family
ID=17191907
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24936299A Expired - Fee Related JP3339474B2 (en) | 1999-09-02 | 1999-09-02 | Semiconductor package and semiconductor package mounting structure |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3339474B2 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE60334295D1 (en) * | 2002-05-23 | 2010-11-04 | 3M Innovative Properties Co | ELECTRONIC MODULE AND METHOD FOR PRODUCING AN ELECTRONIC MODULE |
| JP2020150106A (en) * | 2019-03-13 | 2020-09-17 | 株式会社村田製作所 | Wiring board, board mounting structure of multilayer ceramic capacitor, and board mounting method of multilayer ceramic capacitor |
-
1999
- 1999-09-02 JP JP24936299A patent/JP3339474B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001077246A (en) | 2001-03-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101076537B1 (en) | Multiple chip package module having inverted package stacked over die | |
| TWI404184B (en) | Multi-chip lead frame package | |
| US6982488B2 (en) | Semiconductor package and method for fabricating the same | |
| JP4653447B2 (en) | Manufacturing method of semiconductor device | |
| US6420244B2 (en) | Method of making wafer level chip scale package | |
| KR100253116B1 (en) | Method of manufacturing chip size package using the method | |
| TWI482261B (en) | 3D system level package stacked package structure | |
| US20080265395A1 (en) | Semiconductor device and method of fabricating the semiconductor device | |
| US20070273019A1 (en) | Semiconductor package, chip carrier structure thereof, and method for fabricating the chip carrier | |
| JP2005183923A (en) | Semiconductor device and manufacturing method thereof | |
| TW201029147A (en) | Module having stacked chip scale semiconductor packages | |
| US20110074037A1 (en) | Semiconductor device | |
| US20100052156A1 (en) | Chip scale package structure and fabrication method thereof | |
| KR101119708B1 (en) | Land grid array packaged device and method of forming same | |
| US20060097402A1 (en) | Semiconductor device having flip-chip package and method for fabricating the same | |
| US20050202593A1 (en) | Flip chip packaging process and structure thereof | |
| US7122407B2 (en) | Method for fabricating window ball grid array semiconductor package | |
| TWI778560B (en) | Package structure and manufacturing method thereof | |
| JP2004253693A (en) | Semiconductor device | |
| US20060284298A1 (en) | Chip stack package having same length bonding leads | |
| KR100510486B1 (en) | Semiconductor package for a chip having a integrated circuitry in both side and manufacturing method thereof | |
| JP3339474B2 (en) | Semiconductor package and semiconductor package mounting structure | |
| US20070202680A1 (en) | Semiconductor packaging method | |
| KR100652405B1 (en) | Semiconductor package mold mold capable of suppressing resin leakage and semiconductor package manufacturing method using the same | |
| JP2001007238A (en) | Wafer-level integrated circuit device packaging method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |