JP3342866B2

JP3342866B2 - ビデオゲーム装置の外部２次記憶装置

Info

Publication number: JP3342866B2
Application number: JP2001028909A
Authority: JP
Inventors: 尚亨椚田; 伸一岡本; 慎治野田; 禎治豊
Original assignee: Sony Computer Entertainment Inc
Current assignee: Sony Interactive Entertainment Inc
Priority date: 2001-02-05
Filing date: 2001-02-05
Publication date: 2002-11-11
Anticipated expiration: 2021-02-05
Also published as: JP2001259223A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、家庭用ＴＶゲーム機な
どのビデオゲーム装置に関し、特に、ゲームデータなど
を２次記憶する機能を有するビデオゲーム装置に関する
ものである。

【０００２】

【従来の技術】従来、家庭用ＴＶゲーム機などのビデオ
ゲーム装置では、装置本体に内蔵されたデータバックア
ップ用のランダムアクセスメモリ(RAM:Random Access M
emory)、ゲームカートリッジに内蔵されたデータバック
アップ用のスタティックランダムアクセスメモリ(SRAM:
Static Random Access Memory) 、ゲームカートリッジ
と兼用のスロットに差し込むＲＡＭカートリッジ、ある
いは、それらの組合せにより、ゲームデータなどを２次
記憶するようになっていた。

【０００３】

【発明が解決しようとする課題】上述の如きゲームデー
タなどを２次記憶する機能を有する従来のビデオゲーム
装置では、装置本体に複数の外部２次記憶装置を同時に
接続することはできないために、複数の外部２次記憶装
置間でデータを直接コピーすることはできない。また、
複数のプレーヤが同時に参加する対戦ゲームなどにおい
て、それぞれのプレーヤのデータを装置本体に同時に直
接取り込むことはできない。従って、複数の外部２次記
憶装置を用いる場合には、必ずそれらの交換作業を必要
とし、データを転送するのに手間と時間がかかると云う
問題点があった。

【０００４】また、ゲームカートリッジと兼用のスロッ
トに差し込むＲＡＭカートリッジを用いた外部２次記憶
装置では、装置本体のバスに直接接続されるので、装置
本体の電源を入れた状態すなわちゲームの途中で抜き差
しすることはできず、複数の外部２次記憶装置に亘るデ
ータ量の多いゲームソフトなどを取り扱う場合に不都合
であった。また、例えば、バックアップの途中で、外部
２次記憶装置の記憶容量が足りなくなってしまった場合
には、装置本体の電源を１度切らねばならず、バックア
ップする必要のあるゲームデータが失われてしまうと云
う問題点があった。

【０００５】さらに、従来のランダムアクセス可能な外
部２次記憶装置では、バッテリーによってバックアップ
されていたので、上記バッテリーの容量がなくなりバッ
クアップされなくなると、データが失出されてしまい、
データを半永久的に保存することはできないと云う問題
点があった。そこで、上述の如き従来のビデオゲーム装
置における問題点に鑑み、本発明の目的は、複数の小容
量の外部２次記憶装置を大容量の外部２次記憶装置とし
て用いることができ、複数の外部２次記憶装置に亘るデ
ータ量の多いゲームソフトなどをバックアップすること
ができるビデオゲーム装置を提供することにある。

【０００６】また、複数の外部２次記憶装置間でデータ
を直接コピーすることができるビデオゲーム装置を提供
することにある。また、複数の外部２次記憶装置から各
データを装置本体に同時に直接取り込むことができるビ
デオゲーム装置を提供することにある。装置本体の電源
を入れた状態で外部２次記憶装置を交換できるビデオゲ
ーム装置を提供することにある。

【０００７】外部２次記憶装置によりデータを半永久的
に保存することができるビデオゲーム装置を提供するこ
とにある。

【０００８】

【課題を解決するための手段】本発明の外部２次記憶装
置は、ビデオゲーム装置のスロットに着脱自在に接続さ
れる外部２次記憶装置であって、データを読み出し自在
に書き込むためのメモリと、前記ビデオゲーム装置と前
記メモリとの間のデータ通信を制御するマイクロコンピ
ュータとを備え、前記マイクロコンピュータは、前記ビ
デオゲーム装置からの電源供給を契機にして、その内部
状態を未通信の状態に設定し、その後に前記ビデオゲー
ム装置との間の通信を許容する、ことを特徴とする。

【０００９】このマイクロコンピュータが、ビデオゲー
ム装置に対し、内部状態を表すフィールドを含む接続確
認のための回答パケットを送出することができる。ま
た、このマイクロコンピュータは、その内部状態が未通
信の状態に設定されている場合にビデオゲーム装置に対
しファイル管理データを送出することができる。

【００１０】

【００１１】

【００１２】

【実施例】以下、本発明に係るビデオゲーム装置の一実
施例について図面を参照して詳細に説明する。本発明に
係るビデオゲーム装置は、例えば図１に示すように構成
される。このビデオゲーム装置は、例えば光学ディスク
等の補助記憶装置に記憶されているゲームプログラムを
読み出して実行することにより、使用者からの指示に応
じてゲームを行うものであって、図１に示すように、中
央演算処理装置(CPU:Central Processing Unit) ５１及
びその周辺装置等からなる制御系５０と、フレームバッ
ファ６３に描画を行なう画像処理装置(GPU:Graphic Pro
cessing Unit) ６２等からなるグラフィックシステム６
０と、楽音，効果音等を発生する音声処理装置(SPU:Sou
nd Processing Unit) 等からなるサウンドシステム７０
と、補助記憶装置である光学ディスクの制御を行なう光
学ディスク制御部８０と、使用者からの指示を入力する
コントローラからの指示入力及びゲームの設定等を記憶
する補助メモリからの入出力を制御する通信制御部９０
と、上記制御系５０〜通信制御部９０が接続されている
バス１００等を備えている。

【００１３】上記制御系５０は、ＣＰＵ５１と、割り込
み制御やダイレクトメモリアクセス(DMA:Dinamic Memor
y Access) 転送の制御等を行なう周辺デバイスコントロ
ーラ５２と、ランダムアクセスメモリ(RAM:Random Acce
ss Memory)からなる主記憶装置（メインメモリ）５３
と、メインメモリ５３，グラフィックシステム６０，サ
ウンドシステム７０等の管理を行なういわゆるオペレー
ティングシステム等のプログラムが格納されたリードオ
ンリーメモリ(ROM:Read Only Memory)５４とを備えてい
る。上記ＣＰＵ５１は、ＲＯＭ５４に記憶されているオ
ペレーティングシステムを実行することにより装置全体
の制御を行なうもので、３２ビットのＲＩＳＣＣＰＵ
からなる。

【００１４】そして、このビデオゲーム装置は、電源が
投入されると、上記制御系５０のＣＰＵ５１が、ＲＯＭ
５４に記憶されているオペレーティングシステムを実行
することにより、ＣＰＵ５１は、上記グラフィックシス
テム６０、サウンドシステム７０等の制御を行なうよう
になっている。また、オペレーティングシステムが実行
されると、ＣＰＵ５１は、動作確認等の装置全体の初期
化を行なった後、上記光学ディスク制御部８０を制御し
て、光学ディスクに記録されているゲーム等のプログラ
ムを実行する。このゲーム等のプログラムの実行によ
り、ＣＰＵ５１は、使用者からの入力に応じて上記グラ
フィックシステム６０、サウンドシステム７０等を制御
して、画像の表示、効果音、楽音の発生を制御する。

【００１５】また、上記グラフィックシステム６０は、
座標変換等の処理を行なうジオミトリトランスファエン
ジン(GTE:Geometry Transfer Engine)６１と、ＣＰＵ５
１からの描画指示に従って描画を行なうＧＰＵ６２と、
該ＧＰＵ６２により描画された画像を記憶するフレーム
バッファ６３と、離散コサイン変換などの直行変換によ
り圧縮されて符号化された画像データを復号化する画像
デコーダ６４とを備えている。

【００１６】上記ＧＴＥ６１は、例えば複数の演算を並
列に実行する並列演算機構を備え、上記ＣＰＵ５１から
の演算要求に応じて座標変換，光源計算，行列あるいは
ベクトルなどの演算を高速に行なうことができるように
なっている。具体的には、このＧＴＥ６１は、例えば１
つの三角形状のポリゴンに同じ色で描画するフラットシ
ェーディングを行なう演算の場合では、１秒間に最大１
５０万程度のポリゴンの座標演算を行なうことができる
ようになっており、これによって、このビデオゲーム装
置では、ＣＰＵ５１の負荷を低減するとともに、高速な
座標演算を行なうことができるようになっている。

【００１７】また、上記ＧＰＵ６２は、ＣＰＵ５１から
の描画命令に従って、フレームメモリ６２に対して多角
形（ポリゴン）等の描画を行なう。このＧＰＵ６２は、
１秒間に最大３６万程度のポリゴンの描画を行なうこと
ができるようになっている。さらに、上記フレームバッ
ファ６３は、いわゆるデュアルポートＲＡＭからなり、
ＧＰＵ６２からの描画あるいはメインメモリからの転送
と、表示のための読み出しとを同時に行なうことができ
るようになっている。このフレームバッファ６３は、１
Ｍバイトの容量を有し、それぞれ１６ビットの横１０２
４で縦５１２の画素のマトリックスとして扱われる。ま
た、このフレームバッファ６３には、ビデオ出力として
出力される表示領域の他に、ＧＰＵ６２がポリゴン等の
描画を行なう際に参照するカラールックアップテーブル
(CLUT:Cclor Lock UpTable)が記憶されるＣＬＵＴ領域
と、描画時に座標変換されてＧＰＵ６２によって描画さ
れるポリゴン等の中に挿入（マッピング）される素材
（テクスチャ）が記憶されるテクスチャ領域が設けられ
ている。これらのＣＬＵＴ領域とテクスチャ領域は表示
領域の変更等に従って動的に変更されるようになってい
る。

【００１８】なお、上記ＧＰＵ６２は、上述のフラット
シェーディングの他にポリゴンの頂点の色から補完して
ポリゴン内の色を決めるグーローシェーディングと、上
記テクスチャ領域に記憶されているテクスチャをポリゴ
ンに張り付けるテクスチャマッピングを行なうことがで
きるようになっている。これらのグーローシェーディン
グ又はテクスチャマッピングを行なう場合には、上記Ｇ
ＴＥ６１は、１秒間に最大５０万程度のポリゴンの座標
演算を行なうことができる。

【００１９】さらに、画像デコーダ６４は、上記ＣＰＵ
５１からの制御により、メインメモリ５３に記憶されて
いる静止画あるいは動画の画像データを復号化してメイ
ンメモリ５３に記憶する。また、この再生された画像デ
ータは、ＧＰＵ６２を介してフレームバッファ６３に記
憶することにより、上述のＧＰＵ６２によって描画され
る画像の背景として使用することができるようになって
いる。

【００２０】上記サウンドシステム７０は、ＣＰＵ５１
からの指示に基づいて、楽音、効果音等を発生するＳＰ
Ｕ７１と、該ＳＰＵ７１により、波形データ等が記録さ
れるサウンドバッファ７２と、ＳＰＵ７１によって発生
される楽音、効果音等を出力するスピーカ７３とを備え
ている。上記ＳＰＵ７１は、１６ビットの音声データを
４ビットの差分信号として適応予測符号化(ADPCM:Adapt
ive Diffrential PCM)された音声データを再生するＡＤ
ＰＣＭ復号機能と、サウンドバッファ７２に記憶されて
いる波形データを再生することにより、効果音等を発生
する再生機能と、サウンドバッファ７２に記憶されてい
る波形データを変調させて再生する変調機能等を備えて
いる。

【００２１】このような機能を備えることによってこの
サウンドシステム７０は、ＣＰＵ５１からの指示によっ
てサウンドバッファ７２に記録された波形データに基づ
いて楽音、効果音等を発生するいわゆるサンプリング音
源として使用することができるようになっている。上記
光学ディスク制御部８０は、光学ディスクに記録された
プログラムやデータ等を再生する光学ディスク装置８１
と、例えばエラー訂正符号(ECC:Error Correction Cod
e) が付加されて記録されているプログラム、データ等
を復号するデコーダ８２と、光学ディスク装置８１から
の再生データを一時的に記憶することにより、光学ディ
スクからの読み出しを高速化するバッファ８３とを備え
ている。

【００２２】また、光学ディスク装置８１で再生される
光学ディスクに記録されている音声データとしては、上
述のＡＤＰＣＭデータの他に音声信号をアナログ／デジ
タル変換したいわゆるＰＣＭデータがある。ＡＤＰＣＭ
データとして、例えば１６ビットのデジタルデータの差
分を４ビットで表わして記録されている音声データは、
デコーダ８２で復号化された後、上述のＳＰＵ７１に供
給され、ＳＰＵ７１でデジタル／アナログ変換等の処理
が施された後、スピーカ７３を駆動するために使用され
る。

【００２３】また、ＰＣＭデータとして、例えば１６ビ
ットのデジタルデータとして記録されている音声データ
は、デコーダ８２で復号化された後、スピーカ７３を駆
動するために使用される。さらに、通信制御部９０は、
バス１００を介してＣＰＵ５１との通信の制御を行なう
通信制御機９１を備え、使用者からの指示を入力するコ
ントローラ９２が接続されるスロット９３と、ゲームの
設定データ等を２次記憶する外部２次記憶装置として２
枚のメモリカード９４Ａ，９４Ｂが接続される二つのカ
ードコネクタ９５Ａ，９５Ｂが上記通信制御機９１に設
けられている。

【００２４】上記スロット９３に接続されたコントロー
ラ９２は、使用者からの指示を入力するために、例えば
１６個の指示キーを有し、通信制御機９１からの指示に
従って、この指示キーの状態を、同期式通信により、通
信制御機９１に毎秒６０回程度送信する。そして、通信
制御機９１は、コントローラ９２の指示キーの状態をＣ
ＰＵ５１に送信する。

【００２５】これにより、使用者からの指示がＣＰＵ５
１に入力され、ＣＰＵ５１は、実行しているゲームプロ
グラム等に基づいて使用者からの指示に従った処理を行
なう。ここで、上記メインメモリ５３、ＧＰＵ６２、画
像デコーダ６４及びデコーダ８２等の間では、プログラ
ムの読み出し、画像の表示あるいは描画等を行なう際
に、大量の画像データを高速に転送する必要がある。そ
こで、このビデオゲーム装置では、上述のようにＣＰＵ
５１を介さずに周辺装置制御部５２からの制御により上
記メインメモリ５３、ＧＰＵ６２、画像デコーダ６４及
びデコーダ８２等の間で直接データの転送を行なういわ
ゆるＤＭＡ転送を行なうことができるようになってい
る。これにより、データ転送によるＣＰＵ５１の負荷を
低減させることができ、高速なデータの転送を行なうこ
とができる。

【００２６】また、上記ＣＰＵ５１は、実行しているゲ
ームの設定データ等を記憶する必要があるときに、該記
憶するデータを通信制御機９１に送信し、通信制御機９
１はＣＰＵ５１からのデータを上記カードコネクタ９５
Ａまたはカードコネクタスロットに接続されたメモリカ
ード９４Ａまたはメモリカード９４Ｂに記憶する。ここ
で、上記通信制御機９１には、電気的な破壊を防止する
ための保護回路が内蔵されている。上記メモリカード９
４Ａ，９４Ｂは、バス１００から分離されており、装置
本体の電源を入れた状態で、着脱することができる。従
って、記憶容量が足りなくなった場合に、装置本体の電
源を遮断するすることなく、新たなメモリカードを装着
することができ、バックアップする必要のあるゲームデ
ータが失われてしまうことなく、新たなメモリカードを
装着して、必要なデータを新たなメモリカードに書き込
むことができる。

【００２７】また、上記メモリカード９４Ａ，９４Ｂ
は、図２に示すように、ランダムアクセス可能でかつバ
ックアップ電源を必要としないフラッシュメモリＭＥＭ
からなり、カードコネクタを介して制御線ＤＴＸ，ＤＴ
Ｒ、データ伝送用の信号線ＲＸＤ，ＴＸＤ及びシリアル
同期クロック用の信号線ＳＣＫに接続されるシリアルＩ
／Ｏインターフェース(SIO)と、上記フラッシュメモリ
ＭＥＭのアドレス線(ADRRES)、データ線(DATA)及び制御
線(CONTROL)に接続されたパラレルシリアルＩ／Ｏイン
ターフェース（ＰＩＯ）を有するマイクロコンピュータ
ＭＰＵを内蔵している。このメモリカード９４Ａ，９４
Ｂは、上記カードコネクタ９５Ａまたはカードコネクタ
９５Ｂに接続されると、そのカードコネクタを介して上
記マイクロコンピュータＭＰＵに装置本体から電源が供
給されるようになっている。

【００２８】ここで、メモリカード９４Ａ，９４Ｂは、
アプリケーションからはポートとカードコネクタを指定
する２桁の１６進数で識別されるファイルデバイスとし
て認識される。また、このメモリカード９４Ａ，９４Ｂ
は、ファイルオープン時の自動初期化機能を実装してい
る。そして、上記マイクロコンピュータＭＰＵは、メモ
リカード９４Ａ，９４Ｂがカードコネクタ９５Ａまたは
カードコネクタ９５Ｂに接続され、装置本体から電源が
供給され始めた時点で、先ず内部状態を「未通信」の状
態に設定し、その後に上記通信制御機９１を介しての通
信を受け付けるようになっている。

【００２９】そして、装置本体側のＣＰＵ５１は、通信
プロトコルの中でカードからホストへの接続確認のため
の回答パケットの中にある「内部状態」を表すフィール
ドに基いて、カードコネクタ９５Ａまたはカードコネク
タ９５Ｂに接続されたメモリカード９４Ａ，９４Ｂに内
蔵されているマイクロコンピュータＭＰＵの内部状態を
テストすることにより、「未通信」の場合に、新たに接
続されたメモリカード９４Ａ，９４Ｂとの通信であるこ
とを認識することができる。そして、新たに接続された
メモリカード９４Ａ，９４Ｂとのファイル管理データの
構造、例えばファイル名、ファイルサイズ、スロット番
号やステータスなど情報を読み取る。

【００３０】このような通信プロトコルによって、メモ
リカード９４Ａ，９４Ｂの動的な抜き差しに対応した通
信を行うことが可能になっている。これにより、ゲーム
の設定等を２枚のメモリカード９４Ａ，９４Ｂに記憶す
ることができる。また、２枚のメモリカード９４Ａ，９
４Ｂでデータを直接コピーしたり、２枚のメモリカード
９４Ａ，９４Ｂから各種データを装置本体に同時に直接
取り込むことができる。

【００３１】さらに、上記装置本体側のＣＰＵ５１は、
上記カードコネクタ９５Ａまたはカードコネクタ９５Ｂ
に接続される複数のメモリカードへのデータの書き込み
制御を例えば図３のフローチャートに示す手順で行う。
すなわち、複数のメモリカードに亘るデータを書き込む
場合には、先ずステップＳ１において、メモリカードの
順番を示すオフセットｏｆｆｓｅｔを０に設定し、次の
ステップＳ２で、セーブするデータの大きさすなわちデ
ータ量から必要とするメモリカードの総数を算出する。

【００３２】そして、次のステップ３では、上記カード
コネクタ９５Ａに割り当てた０番目のカードスロットに
未使用すなわち全メモリブロックが空いているメモリカ
ードが装着されているか否かの判定を行う。このステッ
プ３における判定結果が「ＮＯ」すなわち０番目のカー
ドスロットに未使用のメモリカードが装着されていない
場合にはステップ４に移り、また、判定結果が「ＹＥ
Ｓ」すなわち０番目のカードスロットに未使用のメモリ
カードが装着されている場合にはステップ６に移る。

【００３３】上記ステップ４では、上記カードコネクタ
９５Ｂに割り当てた１番目のカードスロットに未使用す
なわち全メモリブロックが空いているメモリカードが装
着されているか否かの判定を行う。このステップ４にお
ける判定結果が「ＮＯ」すなわち１番目のカードスロッ
トに未使用のメモリカードが装着されていない場合には
ステップ５に移り、また、判定結果が「ＹＥＳ」すなわ
ち１番目のカードスロットに未使用のメモリカードが装
着されている場合にはステップ７に移る。

【００３４】上記ステップ５では、０番目又は１番目の
カードスロットに未使用のメモリカードを装着すべき旨
をユーザに知らせるメッセージ「未使用のメモリカード
を入れて下さい。」を表示して、上記ステップ３に戻
る。また、上記ステップ６では、未使用のメモリカード
が装着されている０番目のカードスロットを選択して、
データを書き込むスロットとして指定する。そして、ス
テップ８に移る。

【００３５】さらに、上記ステップ７では、未使用のメ
モリカードが装着されている１番目のカードスロットを
選択して、データを書き込むスロットとして指定する。
そして、ステップ８に移る。そして、上記ステップ８で
は、ファイルのヘッダ領域に名称とオフセットｏｆｆｓ
ｅｔ及び総カード数を記録する。これにより、データを
書き込んだメモリカードを特定することができる。

【００３６】次のステップ９では、データを書き込みメ
インメモリ５３上のポインタを次の書き込みの先頭に変
更する。次のステップ１０では、オフセットｏｆｆｓｅ
ｔをインクリメントする。そして、次のステップ１１で
は、全ての書き込みが終了したか否かの判定を行う。こ
のステップ１１における判定結果が「ＮＯ」すなわち書
き込むべきデータがある場合には、上記ステップ３に戻
ってデータの書き込み制御を継続する。また、判定結果
が「ＹＥＳ」すなわち書き込むべきデータがない場合に
は、データの書き込み制御を終了する。

【００３７】また、上記装置本体側のＣＰＵ５１は、上
記カードコネクタ９５Ａまたはカードコネクタ９５Ｂに
接続される複数のメモリカードからのデータの読み込み
制御を例えば図４のフローチャートに示す手順で行う。
すなわち、複数のメモリカードに亘るデータを読み込む
場合には、先ずステップＳ２１において、メモリカード
の順番を示すオフセットｏｆｆｓｅｔを０に設定し、次
のステップＳ２２で、ロードするデータの大きさすなわ
ちデータ量から必要とするメモリカードの総数を算出す
る。

【００３８】そして、次のステップＳ２３では、上記カ
ードコネクタ９５Ａに割り当てた０番目のカードスロッ
トにロードすべきファイルのデータが書き込まれている
目的のメモリカードが装着されているか否かの判定を行
う。このステップＳ２３における判定結果が「ＮＯ」す
なわち０番目のカードスロットに目的のメモリカードが
装着されていない場合にはステップＳ２４に移り、ま
た、判定結果が「ＹＥＳ」すなわち０番目のカードスロ
ットに目的のメモリカードが装着されている場合にはス
テップ２６に移る。

【００３９】上記ステップＳ２４では、上記カードコネ
クタ９５Ｂに割り当てた１番目のカードスロットにロー
ドすべきファイルのデータが書き込まれている目的のメ
モリカードが装着されているか否かの判定を行う。この
ステップＳ２４における判定結果が「ＮＯ］すなわち１
番目のカードスロットに目的のメモリカードが装着され
ていない場合にはステップＳ２５に移り、また、判定結
果が「ＹＥＳ］すなわち１番目のカードスロットに目的
のメモリカードが装着されている場合にはステップＳ２
７に移る。

【００４０】なお、上記ステップＳ２３及びステップＳ
２４における判定処理は、ファイルのヘッダ領域に記録
されているオフセットｏｆｆｓｅｔの一致を検出するこ
とより行う。そして、上記ステップＳ２５では、０番目
又は１番目のカードスロットに目的のメモリカードを装
着すべき旨をユーザに知らせるメッセージ「オフセット
番目のメモリカードを入れて下さい。」を表示して、上
記ステップＳ２３に戻る。

【００４１】また、上記ステップ２６では、目的のメモ
リカードが装着されている０番目のカードスロットを選
択して、データを読み込むスロットとして指定する。そ
して、ステップＳ２８に移る。さらに、上記ステップＳ
２７では、目的のメモリカードが装着されている１番目
のカードスロットを選択して、データを読み込むスロッ
トとして指定する。そして、ステップＳ２８に移る。

【００４２】そして、上記ステップＳ２８では、データ
を読み込み、メインメモリ５３上のポインタを次の読み
込みの先頭に変更する。次のステップＳ２９では、オフ
セットｏｆｆｓｅｔをインクリメントする。そして、次
のステップＳ３０では、全ての読み込みが終了したか否
かの判定を行う。このステップＳ３０における判定結果
が「ＮＯ」すなわち読み込むべきデータがある場合に
は、上記ステップＳ２３に戻ってデータの読み込み制御
を継続する。また、判定結果が「ＹＥＳ」すなわち書き
込むべきデータがない場合には、データの読み込み制御
を終了する。

【００４３】このように、この実施例のビデオゲーム装
置では、外部２次記憶装置としてメモリカードが接続さ
れる複数のカードスロットを、メインバス１００に接続
された通信制御部９１を介してホストＣＰＵ５１により
独立に管理して、複数のメモリカードに亘るデータの書
き込み及び／又は読み出しを制御するので、複数の小容
量のメモリカードを大容量の外部２次記憶装置として用
いることができ、複数のメモリカードに亘るデータ量の
多いゲームソフトなどをバックアップすることができ
る。

【００４４】また、上記メモリカード９４Ａ，９４Ｂ
は、ランダムアクセス可能でかつバックアップ電源を必
要としないフラッシュメモリからなるので、データを半
永久的に保存することができる。なお、このビデオゲー
ム装置は、バス１００に接続されたパラレル入出力（Ｉ
／Ｏ）１０１と、シリアル入出力（Ｉ／Ｏ）１０２とを
備えている。そして、パラレルＩ／Ｏ１０１を介して周
辺機器との接続を行なうことができるようになってお
り、また、シリアルＩ／Ｏ１０２を介して他のビデオゲ
ーム装置との通信を行なうことができるようになってい
る。

【００４５】

【発明の効果】本発明の外部２次記憶装置により、ビデ
オゲーム装置への外部２次記憶装置の動的な抜き差しに
対応して、装置本体と記憶装置の間の通信を行うことが
可能になる。

【００４６】

【００４７】

【図面の簡単な説明】

【図１】本発明に係るビデオゲーム装置の構成を示すブ
ロック図である。

【図２】上記ビデオゲーム装置に用いたメモリカードの
構成を示すブロック図である。

【図３】上記ビデオゲーム装置における装置本体側のホ
ストＣＰＵによる複数のメモリカードへのデータの書き
込み制御の手順を示すフローチャートである。

【図４】上記ビデオゲーム装置における装置本体側のホ
ストＣＰＵによる複数のメモリカードからのデータの読
み込み制御の手順を示すフローチャートである。

【符号の説明】

５０制御系５１ＣＰＵ５２周辺装置制御部５３メインメモリ５４ＲＯＭ６０グラフィックシステム６１ＧＴＥ６２ＧＰＵ６３フレームバッファ６４画像デコーダ６５ディスプレイ装置７０サウンドシステム７１ＳＰＵ７２サウンドバッファ７３スピーカ８０光学ディスク制御部８１光学ディスク装置８２デコーダ８３バッファ９０通信制御部９１通信制御機９２コントローラ９３スロット９４Ａ，９４Ｂメモリカード９５Ａ，９５Ｂカードコネクタ１００バス１０１パラレルＩ／Ｏ１０２シリアルＩ／Ｏ

フロントページの続き (72)発明者豊禎治東京都品川区北品川６丁目７番35号ソニー株式会社内 (56)参考文献特開平３−282987（ＪＰ，Ａ) 特開平４−356787（ＪＰ，Ａ) 特開平６−266542（ＪＰ，Ａ) 特開昭61−264485（ＪＰ，Ａ) 実開平６−11787（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) A63F 13/00 - 13/12 A63F 9/24 G06F 3/06 - 3/08

Claims

(57)【特許請求の範囲】

【請求項１】ビデオゲーム装置のスロットに着脱自在
に接続される外部２次記憶装置であって、データを読み出し自在に書き込むためのメモリと、前記ビデオゲーム装置と前記メモリとの間のデータ通信
を制御するマイクロコンピュータとを備え、前記マイクロコンピュータは、前記ビデオゲーム装置か
らの電源供給を契機にして、その内部状態を未通信の状
態に設定し、その後に前記ビデオゲーム装置との間の通
信を許容する、外部２次記憶装置。
【請求項２】前記マイクロコンピュータは、前記ビデ
オゲーム装置に対し、前記内部状態を表すフィールドを
含む、接続確認のための回答パケットを送出する請求項
１記載の外部２次記憶装置。
【請求項３】前記マイクロコンピュータは、前記内部状
態が未通信の状態に設定されている場合に、前記ビデオ
ゲーム装置に対しファイル管理データを送出する請求項
２記載の外部２次記憶装置。