Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP3346652B2 - 電圧補償回路および表示装置 - Google Patents
[go: Go Back, main page]

JP3346652B2 - 電圧補償回路および表示装置 - Google Patents

電圧補償回路および表示装置

Info

Publication number
JP3346652B2
JP3346652B2 JP15248794A JP15248794A JP3346652B2 JP 3346652 B2 JP3346652 B2 JP 3346652B2 JP 15248794 A JP15248794 A JP 15248794A JP 15248794 A JP15248794 A JP 15248794A JP 3346652 B2 JP3346652 B2 JP 3346652B2
Authority
JP
Japan
Prior art keywords
voltage
voltage supply
line
supply line
point
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP15248794A
Other languages
English (en)
Other versions
JPH0772833A (ja
Inventor
久夫 岡田
裕司 山本
茂行 植平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP15248794A priority Critical patent/JP3346652B2/ja
Priority to US08/268,113 priority patent/US5621439A/en
Priority to DE69421331T priority patent/DE69421331T2/de
Priority to CN94108184A priority patent/CN1115614C/zh
Priority to EP94110492A priority patent/EP0633516B1/en
Publication of JPH0772833A publication Critical patent/JPH0772833A/ja
Application granted granted Critical
Publication of JP3346652B2 publication Critical patent/JP3346652B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current 
    • G05F1/46—Regulating voltage or current  wherein the variable actually regulated by the final control device is DC
    • G05F1/56—Regulating voltage or current  wherein the variable actually regulated by the final control device is DC using semiconductor devices in series with the load as final control devices
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0223—Compensation for problems related to R-C delay and attenuation in electrodes of matrix panels, e.g. in gate electrodes or on-substrate video signal electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2011—Display of intermediate tones by amplitude modulation

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Electromagnetism (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、電圧供給線の線路抵抗
によって生じる電圧降下を補償することにより、被電圧
供給部に所望の電圧を供給する電圧補償回路と、その電
圧補償回路を有し、多階調で画像を表示する表示装置に
関する。
【０００２】
【従来の技術】図１３は、従来の液晶表示装置の構成を
示す。この液晶表示装置は、マトリクス状に配列された
複数の絵素を含む液晶パネル２１と、液晶表示パネル２
１に含まれる複数の絵素（不図示）のそれぞれに選択的
に階調電圧を供給する複数のデータドライバ２２と、デ
ータドライバ２２のそれぞれに階調電圧を供給する制御
電源回路２３とを有している。データドライバ２２は、
液晶表示パネル２１の基板上には形成されていない。制
御電源回路２３は、電線２５を介して基板２４に接続さ
れる。データドライバ２２は、基板２４に形成されるプ
リント配線（不図示）を介して相互に接続される。液晶
表示パネル２１は、液晶表示パネル２１の駆動端子（不
図示）を介してデータドライバ２２に接続される。な
お、図１３には、液晶表示パネル２１に含まれる絵素を
走査する走査ドライバは示されていない。従来の液晶表
示装置の構成に関する説明を簡略化するためである。
【０００３】上述した構成を有する液晶表示装置におい
ては、電線２５やプリント配線の線路抵抗を十分に小さ
くすることができるので、電線２５やプリント配線の線
路抵抗によって生じる電圧降下は無視できるほど小さ
い。従って、制御電源回路２３によって電線２５の一端
に印加される階調電圧の降下が、液晶表示装置によって
多階調で表示される画像の品質に影響を与える虞れはほ
とんどない。
【０００４】
【発明が解決しようとする課題】しかしながら、基板２
４を用いることなく液晶表示パネル２１と電圧供給線と
を一体的に形成する場合には、電圧供給線の線路抵抗を
従来と同じ水準にまで小さくすることは困難である。従
って、電圧供給線の線路抵抗によって生じる電圧降下は
無視できないものとなる。本明細書では、「電圧供給
線」とは、電圧供給回路と被電圧供給部とを接続するた
めの配線であると定義する。
【０００５】基板２４を用いることなく液晶表示パネル
２１と電圧供給線とを一体的に形成する方法としては、
以下に示す方法がある。
【０００６】（１）ＴＡＢ（Tape-Automated Bonding）
技術などを用いずに、データドライバ２２を液晶表示パ
ネル２１の基板に直接に接続する方法（ＣＯＧ）。
【０００７】（２）液晶表示パネル２１の基板にポリシ
リコンなどによるＴＦＴを形成するとともに、データド
ライバ２２を組み込む方法。
【０００８】次に、図１４と図１５とを参照して、液晶
表示パネル２１と電圧供給線とを一体的に形成する場合
に、電圧供給線の線路抵抗によって生じる電圧降下を説
明する。
【０００９】図１４は、電圧供給線の線路抵抗の分布を
示す。一般に、線路抵抗は分布定数回路であるが、複数
の集中定数を用いて近似することができる。図１４で
は、電圧供給線１１の線路抵抗は、２ｎ個の集中定数ｒ
1〜ｒ2nによって表されている。集中定数ｒ1〜ｒ2nはそ
れぞれ値ｒを有している。電圧供給線１１の一端には階
調電圧Ｖが印加され、電流ｉが電圧供給線１１を図１４
に示す矢印の向きに流れると仮定する。この場合、階調
電圧Ｖの供給源に最も近い点Ｐsでの電圧降下は０であ
る。しかし、点Ｐsから集中定数ｒnとｒn+1との間に位
置する点Ｐmに至るまでの電圧降下はｎｒｉとなり、点
Ｐsから電圧供給線１１の他端に位置する点Ｐeに至るま
での電圧降下は２ｎｒｉとなる。
【００１０】図１５は、電圧供給線１１上の各点の電圧
を示す。点Ｐsでの電圧Ｖsは、階調電圧Ｖに等しい。こ
れに対し、点Ｐmでの電圧Ｖmは、階調電圧Ｖより電圧降
下分（ｎｒｉ）だけ低く、点Ｐeでの電圧Ｖeは、階調電
圧Ｖより電圧降下分（２ｎｒｉ）だけ低い。電圧供給線
１１上の各点における電圧降下は、電圧供給線１１上の
各点に接続されるデータドライバ２２における電圧降下
を引き起こす。その結果、階調電圧Ｖの供給源に近いデ
ータドライバ２２から出力される階調電圧と階調電圧Ｖ
の供給源から遠いデータドライバ２２から出力される階
調電圧との間に電位差が生じることとなる。このことに
より、階調表示にむらが生じるという問題点があった。
【００１１】本発明の目的は、電圧供給線の線路抵抗に
よって生じる電圧降下を補償することにより、被電圧供
給部に所望の電圧を供給することを可能とする電圧補償
回路を提供することにある。
【００１２】本発明の他の目的は、むらのない階調表示
が可能な表示装置を提供することにある。
【００１３】
【課題を解決するための手段】本発明の電圧補償回路
は、被電圧供給部に至るまでの電圧供給線の線路抵抗に
よって生じる電圧降下を補償することにより該被電圧供
給部内の容量性負荷の一端に表示用の所望の階調電圧を
供給する電圧補償回路であって、該電圧補償回路は、第
１端点を有する第１電圧供給線と、第２端点を有する第
２電圧供給線と、を備えており、該被電圧供給部に至る
までの電圧供給線の線路抵抗によって生じる電圧降下を
補償することにより、該被電圧供給部内の容量性負荷の
一端に該所望の階調電圧を供給するべく、該第１端点に
は、該所望の電圧より所定値だけ高い第１電圧が印加さ
れ、該第２端点には、該所望の電圧より該所定値だけ低
い第２電圧が印加され、該被電圧供給部内の容量性負荷
の一端は第１接続点において該第１電圧供給線に接続さ
れ、該被電圧供給部内の容量性負荷の一端は第２接続点
において該第２電圧供給線に接続され、該第１端点から
該第１接続点に至るまでに該第１電圧が降下する大きさ
は、該第２端点から該第２接続点に至るまでに該第２電
圧が上昇する大きさに実質的に等しいように構成し、該
所望の電圧は該第１電圧と該第２電圧とを相加平均する
ことによって得られる電圧とするものであり、これによ
り、上記目的が達成される。
【００１４】前記第１電圧供給線の線路抵抗は、前記第
２電圧供給線の線路抵抗に実質的に等しくてもよい。
【００１５】本発明の電圧補償回路は、被電圧供給部に
至るまでの電圧供給線の線路抵抗によって生じる電圧降
下を補償することにより該被電圧供給部内の容量性負荷
の一端に表示用の所望の階調電圧を供給する電圧補償回
路であって、該電圧補償回路は、端点を有する電圧供給
線を備えており、該端点には、該所望の電圧より所定値
だけ高い第１電圧と該所望の電圧より該所定値だけ低い
第２電圧との間で振動する階調表示用の振動電圧が印加
され、該被電圧供給部内の容量性負荷の一端は、ある接
続点において該電圧供給線に接続される。これにより、
上記目的が達成される。
【００１６】前記振動電圧は、前記第１電圧と前記第２
電圧との間をデューティ比１：１で振動する電圧であ
り、前記所望の電圧は前記第１電圧と前記第２電圧とを
相加平均することによって得られる電圧とする。
【００１７】本発明の電圧補償回路は、被電圧供給部に
至るまでの電圧供給線の線路抵抗によって生じる電圧降
下を補償することにより、定常状態で流れ込む電流がゼ
ロとなる容量成分を有した該被電圧供給部内の絵素の一
端に所望の階調電圧を印加する表示装置であって、該表
示装置は、該被電圧供給部に至るまでの電圧供給線の線
路抵抗によって生じる電圧降下を補償することにより、
該被電圧供給部内の絵素の一端に所望の電圧を供給する
べく、絵素と該絵素に接続されたデータ線とを含む表示
部と、第１端点を有する第１電圧供給線と、第２端点を
有する第２電圧供給線と、該所望の階調電圧より所定値
だけ高い第１電圧を該第１端点に印加し、該所望の階調
電圧より該所定値だけ低い第２電圧を該第２端点に印加
する電圧供給回路と、第１接続点において該第１電圧供
給線に接続され、第２接続点において該第２電圧供給線
に接続された該被電圧供給部内の駆動回路であって、該
データ線に駆動電圧を出力する駆動回路と、を備えてお
り、該第１端点から該第１接続点に至るまでに該第１電
圧が降下する大きさは、該第２端点から該第２接続点に
至るまでに該第２電圧が上昇する大きさに実質的に等し
い構成とし、該所望の電圧は該第１電圧と該第２電圧と
を相加平均することによって得られる電圧とするもので
あり、これにより、上記目的が達成される。
【００１８】前記駆動回路には、前記第１電圧と前記第
２電圧とが供給され、前記駆動回路は、該第１電圧と該
第２電圧との両方を前記データ線に出力する出力手段を
備えていてもよい。
【００１９】前記駆動回路には、前記第１電圧と前記第
２電圧とが供給され、前記駆動回路は、該第１電圧と該
第２電圧とを一定の周期で前記データ線に交互に出力す
る出力手段を備えていてもよい。
【００２０】前記第１電圧供給線の線路抵抗は、前記第
２電圧供給線の線路抵抗に実質的に等しくてもよい。
【００２１】本発明の他の表示装置は、被電圧供給部に
至るまでの電圧供給線の線路抵抗によって生じる電圧降
下を補償することにより容量成分を有した該被電圧供給
部内の絵素の一端に所望の階調電圧を印加する表示装置
であって、該表示装置は、絵素と該絵素に接続されたデ
ータ線とを含む表示部と、端点を有する電圧供給線と、
該所望の階調電圧より所定値だけ高い第１電圧と該所望
の階調電圧より該所定値だけ低い第２電圧との間で振動
する階調表示用の振動電圧を該端点に印加する電圧供給
回路と、ある接続点において該電圧供給線に接続された
該被電圧供給部内の駆動回路であって、該データ線に駆
動電圧を出力する駆動回路と、を備えており、これによ
り、上記目的が達成される。
【００２２】前記振動電圧は、前記第１電圧と前記第２
電圧との間をデューティ比１：１で振動する電圧であ
り、前記所望の電圧は前記第１電圧と前記第２電圧とを
相加平均することによって得られる電圧とする。
【００２３】
【作用】本発明の電圧補償回路によれば、電圧供給線の
線路抵抗によって生じる電圧降下が補償される。これに
より、被電圧供給部が電圧供給線に接続される位置にか
かわりなく、所望の電圧を被電圧供給部に供給すること
ができる。
【００２４】また、本発明の表示装置によれば、電圧供
給線の線路抵抗によって生じる電圧降下を補償すること
により、駆動回路が電圧供給線に接続される位置にかか
わりなく、所望の階調電圧を駆動回路に供給することが
できる。これにより、むらのない階調表示が達成され
る。
【００２５】
【実施例】はじめに、図１を参照して、電圧供給線の線
路抵抗によって生じる電圧降下を補償する原理を説明す
る。
【００２６】図１に示すように、電圧供給線の一方の端
点Ｐsに所望の電圧Ｖより所定値だけ高い電圧Ｖuを印加
することにより、電流ｉが点Ｐsから電圧供給線の他方
の端点Ｐeに向かって流れたとすると、点Ｐsからの距離
が大きくなるほど、電圧供給線の線路抵抗による電圧降
下が大きくなる。例えば、点Ｐeでの電圧は、電圧Ｖuよ
りも電圧降下分（２ｎｒｉ）だけ降下する。
【００２７】一方、電圧供給線の点Ｐsに所望の電圧Ｖ
より所定値だけ低い電圧Ｖdを印加することにより、電
流ｉが点Ｐeから点Ｐsに向かって流れたとすると、この
電流ｉによる電圧降下は、電圧Ｖdに対する電圧上昇と
なる。その結果、点Ｐsからの距離が大きくなるほど、
電圧上昇が大きくなる。例えば、点Ｐeでの電圧は、電
圧Ｖdよりも電圧上昇分（２ｎｒｉ）だけ上昇する。
【００２８】点Ｐsからの距離がｘである点をＰ（ｘ）
と表すと、点Ｐ（ｘ）における電圧Ｖu（ｘ）と電圧Ｖd
（ｘ）とは、電圧Ｖuと電圧Ｖdとを相加平均することに
よって得られる電圧Ｖ（＝（Ｖu＋Ｖd）／２）に対して
対称となる。
【００２９】従って、電圧供給線上の点Ｐ（ｘ）に対し
て、電圧Ｖu（ｘ）と電圧Ｖd（ｘ）とを相加平均するこ
とによって得られる電圧（＝（Ｖu（ｘ）＋Ｖd（ｘ））
／２）を被電圧供給部に供給するようにすれば、点Ｐ
（ｘ）の電圧供給線上の位置にかかわらず、常に所望の
電圧Ｖ（＝（Ｖu＋Ｖd）／２）を被電圧供給部に供給す
ることができる。
【００３０】電圧Ｖuと電圧Ｖdの差は、電圧Ｖuに対す
る最大の電圧降下２ｎｒｉと電圧Ｖdに対する最大の電
圧上昇２ｎｒｉとの和より大きい又はその和と等しいこ
とが必要である。すなわち、（Ｖu−Ｖd）≧２×２ｎｒ
ｉを満たすように、電圧Ｖuと電圧Ｖdとが予め設定され
る。
【００３１】次に、図１に示される原理に基づいて電圧
降下を補償することにより、所望の電圧Ｖを被電圧供給
部に供給する電圧補償回路の構成を説明する。
【００３２】図２は、本発明による電圧補償回路の実施
例の構成を示す。この電圧補償回路は、電圧供給線１２
と電圧供給線１３とを有している。この例では、簡単の
ため、３つの被電圧供給部１５、１６及び１７が、３点
Ｐ1、Ｐ2及びＰ3において電圧供給線１２に接続され、
３点Ｐ1’、Ｐ2’及びＰ3’において電圧供給線１３に
接続されると仮定する。しかし、本発明は、電圧供給線
１２と電圧供給線１３とに接続される被電圧供給部の数
には限定されない。電圧供給線１２の一方の端点Ｐusに
は電圧Ｖuが印加され、電圧供給線１３の一方の端点Ｐd
sには電圧Ｖdが印加される。電圧供給線１２の線路抵抗
と電圧供給線１３の線路抵抗とは、一般には、それぞれ
分布定数回路である。しかし、図２では、簡単のため、
線路抵抗は、複数の集中定数を用いて表されている。点
Ｐusと点Ｐ1との間の線路抵抗と、点Ｐ1と点Ｐ2との間
の線路抵抗と、点Ｐ2と点Ｐ3との間の線路抵抗とは、そ
れぞれ集中定数ｒによって表されている。また、点Ｐds
と点Ｐ1’との間の線路抵抗と、点Ｐ1’と点Ｐ2’との
間の線路抵抗と、点Ｐ2’と点Ｐ3’との間の線路抵抗と
は、それぞれ集中定数ｒによって表されている。
【００３３】今、電圧供給線１２から被電圧供給部１５
に電流ｉ1が流れ込むとすると、被電圧供給部１５にお
ける電流ｉ1に基づく電圧降下はｒ・ｉ1となる。もし、
この電流ｉ1と同じ大きさの電流が被電圧供給部１５か
ら電圧供給線１３に流れ出せば、この電流によって電圧
供給線１３には電圧上昇ｒ・ｉ1が生じることとなる。
この場合、点Ｐ1での電圧ＶP1uと、点Ｐ1’での電圧ＶP
1dとはそれぞれ（数１）によって表される。
【００３４】
【数１】
【００３５】従って、（数２）に示すように、電圧ＶP1
uと電圧ＶP1dとの相加平均は、電圧Ｖuと電圧Ｖdとの相
加平均に等しい。
【００３６】
【数２】
【００３７】同様にして、電圧供給線１２から被電圧供
給部１５に電流ｉ1が流れ込み、かつ、電圧供給線１２
から被電圧供給部１６に電流ｉ2が流れ込み、かつ、電
圧供給線１２から被電圧供給部１７に電流ｉ3が流れ込
むとすると、点Ｐusと点Ｐ1との間の抵抗ｒには電流
（ｉ1＋ｉ2＋ｉ3）が流れるので、被電圧供給部１５に
おける電流（ｉ1＋ｉ2＋ｉ3）に基づく電圧降下はｒ・
（ｉ1＋ｉ2＋ｉ3）となる。もし、この電流（ｉ1＋ｉ2
＋ｉ3）と同じ大きさの電流が被電圧供給部１５から電
圧供給線１３に流れ出せば、この電流によって電圧供給
線１３には電圧上昇ｒ・（ｉ1＋ｉ2＋ｉ3）が生じるこ
ととなる。従って、この場合でも、電圧ＶP1uと電圧ＶP
1dとの相加平均は、電圧Ｖuと電圧Ｖdとの相加平均に等
しい。被電圧供給部１６及び１７に関しても、同様にし
て、点Ｐ2での電圧ＶP2uと点Ｐ2’での電圧ＶP2dとの相
加平均は、電圧Ｖuと電圧Ｖdとの相加平均に等しく、点
Ｐ3での電圧ＶP3uと点Ｐ3’での電圧ＶP3dとの相加平均
は、電圧Ｖuと電圧Ｖdとの相加平均に等しいことはいう
までもない。
【００３８】上述したように、一対の電圧供給線と、そ
の一対の電圧供給線のそれぞれに接続され、かつ、所定
の条件を満たす被電圧供給部とを組み合わせることによ
り、被電圧供給部が電圧供給線に接続される位置にかか
わりなく、所望の電圧を被電圧供給部に供給することが
できる。その所定の条件とは、一方の電圧供給線からそ
の被電圧供給部に流れ込む電流に基づく、電圧Ｖuに対
する電圧降下の大きさと、その被電圧供給部から他方の
電圧供給線に流れ出す電流に基づく、電圧Ｖdに対する
電圧上昇の大きさとが実質的に等しいことである。その
所定の条件が満たされる限り、一方の電圧供給線からそ
の被電圧供給部に流れ込む電流と、その被電圧供給部か
ら他方の電圧供給線に流れ出す電流の絶対値とが等しい
ことは必ずしも必要とされないことに注意すべきであ
る。例えば、図２において、電圧供給線１３における各
点間の線路抵抗がｒではなく２ｒである場合には、電圧
供給線１２から被電圧供給部に流れ込む電流ｉ1に対し
て被電圧供給部から電圧供給線１３に流れ出す電流がｉ
1／２となるように、その被電圧供給部を構成すればよ
い。図３は、被電圧供給部１５の等価回路の一例を示
す。被電圧供給部１６及び１７も、同様の等価回路とす
ることができる。
【００３９】被電圧供給部１５は、電圧供給線１２、１
３にそれぞれ点Ｐ1、点Ｐ1’で接続されている。負荷１
８は、被電圧供給部１５の内部の点Ｐmに接続されてい
る。点Ｐ1と点Ｐmとの間の抵抗は、集中定数Ｒによって
表され、点Ｐmと点Ｐ1’との間の抵抗も、集中定数Ｒに
よって表される。以下、負荷１８は液晶表示パネルであ
ると仮定する。しかし、本発明は、負荷１８の種類には
限定されない。
【００４０】電圧供給線１２からの電流ｉ1は、点Ｐ1、
点Ｐmを介して負荷１８に流れ込み、負荷からの電流ｉ
1’は、点Ｐm、点Ｐ1’を介して電圧供給線１３に流れ
出す。しかし、定常状態では、負荷１８に流れ込む電流
はゼロになるので、電圧供給線１２からの電流は、点Ｐ
1、点Ｐm、点Ｐ1’を介して電圧供給線１３に流れ込む
こととなる。その理由は、絵素への充電が完了した時点
では、点Ｐmでの電位と点Ｔでの電位が同一になるから
である。この場合には、ｉ1＝ｉ1’となり、電圧供給線
１２から被電圧供給部１５に流れ込む電流と、被電圧供
給部１５から電圧供給線１３に流れ出す電流の絶対値と
は実質的に等しくなる。
【００４１】従って、図２に示されるように、点Ｐusか
ら点Ｐ1までの電圧供給線１２の線路抵抗と点Ｐdsから
点Ｐ1’までの電圧供給線１３の線路抵抗とが実質的に
等しい場合には、図３に示される被電圧供給部１５の等
価回路によれば、点Ｐ1における電圧Ｖuに対する電圧降
下の大きさは、点Ｐ1’における電圧Ｖdに対する電圧上
昇の大きさに実質的に等しい。すなわち、電圧降下の大
きさを△Ｖと表すと、点Ｐ1における電圧は（Ｖu−△
Ｖ）と表すことができ、点Ｐ1’における電圧は（Ｖd＋
△Ｖ）と表すことができる。負荷１８には、点Ｐ1にお
ける電圧と点Ｐ1’における電圧との相加平均が印加さ
れる。その結果、負荷１８には、電圧（Ｖu＋Ｖd）／２
が印加されることとなる。
【００４２】図４は、被電圧供給部１５の他の等価回路
の一例を示す。被電圧供給部１６及び１７も、同様の等
価回路とすることができる。
【００４３】点Ｐ1は、アナログスイッチ１９の信号入
力に接続される。点Ｐ1’は、アナログスイッチ２０の
信号入力に接続される。アナログスイッチ１９の出力と
アナログスイッチ２０の出力は、いずれも、点Ｐmに接
続される。点Ｐmは、負荷１８に接続される。
【００４４】アナログスイッチ１９の制御入力には制御
信号Ｓuが入力され、アナログスイッチ２０の制御入力
には制御信号Ｓdが入力される。アナログスイッチ１
９、２０のそれぞれは、制御信号に応じてオン・オフ状
態を切り換えられる。
【００４５】アナログスイッチ１９、２０の両方が一定
の期間中オン状態となるようにアナログスイッチ１９、
２０を制御する場合には、図４に示される被電圧供給部
１５の等価回路は、図３に示される被電圧供給部１５の
等価回路と同じ機能を果たす。アナログスイッチ１９、
２０のオン抵抗が図３に示す抵抗Ｒとして機能するから
である。あるいは、アナログスイッチ１９、２０のオン
抵抗の代わりに、又は、アナログスイッチ１９、２０の
オン抵抗に加えて、アナログスイッチ１９、２０の直前
又は直後に適当な大きさの抵抗を挿入しても、同様の効
果が得られる。従って、負荷１８には、電圧（Ｖu＋Ｖ
d）／２が印加されることとなる。
【００４６】アナログスイッチ１９、２０がオン・オフ
状態を交互に繰り返すように、アナログスイッチ１９、
２０を制御する場合には、点Ｐ1での電圧ＶP1と点Ｐ1’
での電圧ＶP1'との間を一定周期で振動する振動電圧が
点Ｐmに現れる。この振動電圧が１出力期間中に複数回
だけ振動する場合には、電圧ＶP1と電圧ＶP1'との平均
値で絵素が充電されることが公開特許公報（特開平６−
２７９００号）に開示されている。振動電圧のデューテ
ィー比が１対１である場合には、電圧ＶP1と電圧ＶP1'
との平均値は、（ＶP1＋ＶP1'）／２となる。ここで、
１出力期間とは、１つの走査期間に対応して、データド
ライバが駆動電圧をデータ線に出力する期間をいう。
【００４７】従って、電圧ＶP1が点Ｐmに印加される期
間では、点Ｐmと点Ｔとの電位差は、ＶP1−（ＶP1＋ＶP
1'）／２＝（ＶP1−ＶP1'）／２となる。今、点Ｐmから
絵素に至る抵抗を集中定数Ｒsで近似するとすると、電
流ｉ1（＝（ＶP1−ＶP1'）／２Ｒs）が電圧供給線１２
から負荷１８に流れ込むこととなる。同様にして、電圧
ＶP1'が点Ｐmに印加される期間では、点Ｐmと点Ｔとの
電位差は、ＶP1’−（ＶP1＋ＶP1'）／２＝（ＶP1’−
ＶP1）／２となる。従って、電圧供給線１３から負荷１
８に流れる込む電流をｉ2とすると、ｉ2＝（ＶP1’−Ｖ
P1）／２Ｒs＝−ｉ1が成り立つ。このことは、負荷１８
から電圧供給線１３に電流ｉ1が流れ出すことを意味し
ている。
【００４８】このように、図４に示される被電圧供給部
１５の等価回路によれば、電圧供給線１２から被電圧供
給部１５に流れ込む電流と、被電圧供給部１５から電圧
供給線１３に流れ出す電流の絶対値とは実質的に等しく
なる。従って、図２に示されるように、点Ｐusから点Ｐ
1までの電圧供給線１２の線路抵抗と点Ｐdsから点Ｐ1’
までの電圧供給線１３の線路抵抗とが実質的に等しい場
合には、点Ｐ1における電圧Ｖuに対する電圧降下の大き
さは、点Ｐ1’における電圧Ｖdに対する電圧上昇の大き
さに実質的に等しい。電圧降下の大きさを△Ｖと表す
と、点Ｐ1における電圧は（Ｖu−△Ｖ）と表すことがで
き、点Ｐ1’における電圧は（Ｖd＋△Ｖ）と表すことが
できる。上述したように、絵素には、点Ｐ1における電
圧と点Ｐ1’における電圧との相加平均が印加される。
その結果、絵素には、電圧（Ｖu＋Ｖd）／２が印加され
ることとなる。
【００４９】図２に示される電圧補償回路では、電圧供
給線１２、１３の線路抵抗は、集中定数によって表され
ると仮定した。しかし、実際の電圧供給線１２、１３は
分布定数回路である。このため、電圧供給線１２、１３
を流れる電流の大きさも実際には一定ではなく、電圧供
給線１２、１３の分布容量や分岐の位置に依存して変化
する。従って、電圧供給線１２、１３上の電圧降下や電
圧上昇は、一般的には（数３）に示す式によって表され
る。
【００５０】
【数３】
【００５１】ここで、ρ(ｘ)は電圧供給線１２、１３の
一方の端点から距離ｘだけ離れた点Ｐ（ｘ）における抵
抗を示し、ｉ(ｘ)は点Ｐ（ｘ）における電流の大きさを
示す。
【００５２】（数３）は、ρ(ｘ)とｉ(ｘ)とをそれぞれ
電圧供給線１２、１３上の距離０から距離ｘまでについ
て線積分したものの積を示す。
【００５３】さらに、電圧Ｖuと電圧Ｖdとをそれぞれ印
加する電圧供給線１２、１３が同一の抵抗特性を有して
いるとは限らない。一般的には、電圧供給線１２、１３
上の点Ｐ（ｘ）における電圧Ｖu(ｘ)、Ｖd(ｘ)は、それ
ぞれ（数４）によって表される。
【００５４】
【数４】
【００５５】ここでρu(ｘ)、ρd(ｘ)は、それぞれ電圧
供給線１２、１３の一方の端点から距離ｘだけ離れた点
Ｐ（ｘ）における抵抗を示し、ｉu(ｘ)、ｉd(ｘ)は、そ
れぞれ点Ｐ（ｘ）における電流の大きさを示す。
【００５６】（数４）の右辺の第２項の大きさ（電圧降
下の大きさと電圧上昇の大きさ）が（数５）に示される
ように等しいならば、電圧供給線１２、１３上の点Ｐ
（ｘ）のおける電圧Ｖu（ｘ）と電圧Ｖd（ｘ）とを相加
平均することにより、距離ｘにかかわりなく常に所望の
電圧を被電圧供給部に供給することができる（数６）。
【００５７】
【数５】
【００５８】
【数６】
【００５９】なお、（数５）の条件が、電圧供給線１
２、１３上の全ての点について満たされている必要はな
い。被電圧供給部が接続される電圧供給線１２、１３上
の点について、（数５）が満足されていれば十分であ
る。また、（数５）の条件を満たすときの電圧供給線１
２上の距離ｘと電圧供給線１３上の距離ｘとが一致する
必要もない。例えば、ｘ＝ｘ１における（数５）の左辺
の値とｘ＝ｘ２における（数５）の右辺の値とが一致す
る場合には、電圧供給線１２の一方の端点から距離ｘ１
だけ離れた点と、電圧供給線１３の一方の端点から距離
ｘ２だけ離れた点とに被電圧供給部を接続するようにす
ればよい。
【００６０】全ての距離ｘについて電流ｉu(ｘ)、ｉｄ
(ｘ)が一致すると仮定すると、（数５）の条件を簡単に
満たすには、全ての距離ｘについて（数７）の条件が成
立すればよい。
【００６１】
【数７】
【００６２】（数７）の条件は、電圧供給線１２、１３
が同一の抵抗特性を有することを意味している。また、
電圧供給線１２、１３が共に均一な特性を有する場合に
は、ρu(ｘ)、ρd(ｘ)が定数となる。
【００６３】次に、図１に示される原理に基づいて電圧
降下を補償することにより、所望の電圧Ｖを被電圧供給
部に供給する他の電圧補償回路の構成を説明する。図５
は、本発明による電圧補償回路の他の実施例の構成を示
す。この電圧補償回路は、電圧供給線１４を有してい
る。この例では、簡単のため、３つの被電圧供給部１
５、１６及び１７が、３点Ｐ1、Ｐ2及びＰ3において電
圧供給線１４に接続されると仮定する。しかし、本発明
は、電圧供給線１４に接続される被電圧供給部の数には
限定されない。電圧供給線１４の一方の端点Ｐsには電
圧Ｖuと電圧Ｖdとの間で一定周期で振動する振動電圧が
印加されている。電圧供給線１４の線路抵抗は、一般に
は、分布定数回路である。しかし、図５では、簡単のた
め、線路抵抗は、複数の集中定数を用いて表されてい
る。点Ｐsと点Ｐ1との間の線路抵抗と、点Ｐ1と点Ｐ2と
の間の線路抵抗と、点Ｐ2と点Ｐ3との間の線路抵抗と
は、それぞれ集中定数ｒによって表されている。
【００６４】今、電圧Ｖuが電圧供給線１４に印加され
る第１期間に、電圧供給線１４から被電圧供給部１５に
電流ｉ1が流れ込むとすると、その第１期間における電
流ｉ1に基づく電圧降下はｒ・ｉ1となる。もし、電圧Ｖ
dが電圧供給線１４に印加される第２期間に、この電流
と同じ大きさの電流が被電圧供給部１５から電圧供給線
１４に流れ出せば、その第２期間には、この電流によっ
て電圧供給線１４に電圧上昇ｒ・ｉ1が生じることとな
る。この場合、電圧（Ｖu−ｒ・ｉ1）と電圧（Ｖd＋ｒ
・ｉ1）との間を１対１のディーティー比で振動する振
動電圧が点Ｐ1に現れる。従って、被電圧供給部１５が
ローパスフィルタを有する場合には、点Ｐ1に現れる振
動電圧をそのローパスフィルタに通過させることによ
り、その振動電圧の平均値に実質的に等しい電圧が得ら
れる。その振動電圧の平均値は、（式２）により、定電
圧（Ｖu＋Ｖd）／２に等しい。
【００６５】同様にして、点Ｐ2又はＰ3に現れる振動電
圧をローパスフィルタに通過させることにより、定電圧
（Ｖu＋Ｖd）／２に実質的に等しい電圧が得られる。
【００６６】上述したように、単一の電圧供給線と、そ
の電圧供給線に接続され、かつ、所定の条件を満たす被
電圧供給部を組み合わせ、さらにその電圧供給線の一方
の端点に振動電圧を印加することにより、被電圧供給部
がその電圧供給線に接続される位置にかかわりなく、所
望の電圧を被電圧供給部に供給することができる。ここ
で、その所定の条件とは、電圧Ｖuが電圧供給線に印加
される第１期間に、電圧供給線から被電圧供給部に流れ
込む電流ｉ1と、電圧Ｖdが電圧供給線に印加される第２
期間に、被電圧供給部から電圧供給線に流れ出す電流の
絶対値が実質的に等しいことである。
【００６７】例えば、図４に示される負荷１８が被電圧
供給部１５として点Ｐ1に接続される場合には、負荷１
８は、上述の所定の条件を満たす。その理由は、図４に
示される点Ｐmに１対１のディーティー比で振動する振
動電圧が印加される場合に、電圧供給線１２から負荷１
８に流れ込む電流と、負荷１８から電圧供給線１３に流
れ出す電流の絶対値とが実質的に等しくなる理由と同一
であるので、ここでは省略する。
【００６８】被電圧供給部１５、１６及び１７が、液晶
表示パネルに含まれる絵素とその絵素に接続されるデー
タ線とを含む場合には、絵素の抵抗成分と容量成分と、
その絵素に接続されるデータ線の抵抗成分と容量成分と
のうち少なくとも一方がローパスフィルタとして機能す
る。従って、点Ｐ1に印加される振動電圧は、図６に示
されるように、一定の電圧ＶP1に徐々に収束する。定常
状態では、電圧ＶP1は、（数２）に示されるように、電
圧Ｖuと電圧Ｖdとを相加平均することによって得られる
電圧に等しい。その結果、電圧ＶP1が絵素に印加され
る。
【００６９】さらに、実際の電圧供給線１４が分布定数
回路であることを考慮した電圧降下及び電圧上昇に関す
る議論は、上述した電圧供給線１２、１３が同一の抵抗
特性を有する場合のそれらに関する議論に帰着する。従
って、ここではそれらの議論を省略する。
【００７０】図７は、本発明による表示装置の実施例の
構成を示す。表示装置は、入力される階調データに応じ
て、複数レベルの階調で画像を表示する。以下、説明を
簡略化するため、階調データは２ビットからなり、階調
の数は４（＝２2）レベルであると仮定する。しかし、
本発明は、階調データのビット数及び階調の数には限定
されない。
【００７１】表示装置は、複数の階調電圧を供給する制
御電源回路７１と、制御電源回路７１に接続される４対
の電圧供給線７２と、４対の電圧供給線７２に接続され
る複数のデータドライバ７３と、マトリクス状に配列さ
れた複数の絵素７４と、複数の絵素７４のそれぞれに接
続される複数のデータ線７５とを有している。４対の電
圧供給線７２と、複数のデータドライバ７３と、複数の
絵素７４と、複数のデータ線７５とは、液晶表示パネル
７６のガラス基板上に形成される。
【００７２】ここで、図２に示される被電圧供給部は、
４対の電圧供給線７２に接続されたデータドライバ７３
と、そのデータドライバに接続される複数のデータ線７
５と、それらのデータ線７５に接続される絵素７４とを
含む部分に相当する。
【００７３】４対の電圧供給線７２は、第１の電圧供給
線対（Ｌ0u、Ｌ0d）と、第２の電圧供給線対（Ｌ1u、Ｌ
1d）と、第３の電圧供給線対（Ｌ2u、Ｌ2d）と、第４の
電圧供給線対（Ｌ3u、Ｌ3d）とからなる。第１の電圧供
給線対（Ｌ0u、Ｌ0d）は、端点（Ｐs0u、Ｐs0d）を有し
ている。第２の電圧供給線対（Ｌ1u、Ｌ1d）は、端点
（Ｐs1u、Ｐs1d）を有している。第３の電圧供給線対
（Ｌ2u、Ｌ2d）は、端点（Ｐs2u、Ｐs2d）を有してい
る。第４の電圧供給線対（Ｌ3u、Ｌ3d）は、端点（Ｐs3
u、Ｐs3d）を有している。図７では、簡単のため、８つ
の端点Ｐs0u、Ｐs0d、Ｐs1u、Ｐs1d、Ｐs2u、Ｐs2d、Ｐ
s3u、Ｐs3dをまとめてＰsと表している。制御電源回路
７１は、８つの端点Ｐs0u、Ｐs0d、Ｐs1u、Ｐs1d、Ｐs2
u、Ｐs2d、Ｐs3u、Ｐs3dに８種類のアナログ電圧Ｖ0u、
Ｖ0d、Ｖ1u、Ｖ1d、Ｖ2u、Ｖ2d、Ｖ3u、Ｖ3dをそれぞれ
印加する。一対のアナログ電圧（Ｖiu、Ｖid）は、デー
タドライバ７３に所望の階調電圧Ｖiを供給するために
使用される。アナログ電圧Ｖiuは所望の階調電圧Ｖiよ
り所定値だけ高い電圧であり、アナログ電圧Ｖidは所望
の階調電圧Ｖiより所定値だけ低い電圧である。その所
定値は、アナログ電圧Ｖiuに対する最大の電圧降下より
大きいか又は等しくなるように予め設定される。ここ
で、ｉ＝０、１、２、３である。
【００７４】複数のデータドライバ７３のそれぞれは、
点Ｐ1〜点ＰNにおいて４対の電圧供給線７２のそれぞれ
に接続されている。ここで、点Ｐ1〜点ＰNという表現
は、上述したのと同様に、それぞれ８つの点をまとめて
表したものである。図７では、複数のデータドライバ７
３のそれぞれは、４対の分岐線を介して４対の電圧供給
線７２に接続されるように描かれている。しかし、これ
はデータドライバ７３と４対の電圧供給線７２との接続
関係を分かりやすく図示することを意図したにすぎな
い。従って、点Ｐ1〜点ＰNからデータドライバ７３に至
る４対の分岐線の線路抵抗はゼロである。
【００７５】複数のデータドライバ７３のそれぞれに
は、４対の電圧供給線７２を介して制御電源回路７１か
ら８種類のアナログ電圧が供給される。１つのデータド
ライバ７３に接続されるデータ線７５の数がｎ本である
場合には、そのデータドライバ７３は、ｎ個の出力回路
を含んでいる。ｎ個の出力回路のそれぞれは、１本のデ
ータ線７５に接続され、入力される階調データに応じ
て、駆動電圧をそのデータ線７５に出力する。駆動電圧
は、データ線７５を介して絵素７４に印加される。な
お、図７には、複数の絵素７４を走査する走査ドライバ
や電圧供給線以外の信号線は示されていない。本発明に
直接関係しない部材を省略したためである。上述の実施
例では、複数のデータドライバ７３は絵素７４に対して
片側に配置されている。しかし、本発明はデータドライ
バ７３の配置には限定されない。例えば、複数のデータ
ドライバ７３が絵素７４に対して他の片側に配置されて
もよい。
【００７６】図７では、本発明の理解を容易にするた
め、複数のデータドライバ７３は、４対の電圧供給線７
２と離れて配置されているように描かれている。しか
し、実際の設計では、複数のデータドライバ７３は、４
対の電圧供給線７２の一部を覆うように配置されること
が好ましい。電圧供給線と、電圧供給線からデータドラ
イバに至る引き出し線とが基板上で互いに交差すること
を避けるためである。
【００７７】図８は、データドライバ７３の１出力に対
応する出力回路８１の構成を示す。出力回路８１は、１
段目のサンプリング回路８２と２段目のホールド回路８
３と、選択制御回路８４と８個のアナログスイッチ８５
とを有している。アナログスイッチ８５の直前には、抵
抗ｒcがそれぞれ挿入されている。あるいは、抵抗ｒcを
アナログスイッチ８５の直後に挿入するようにしてもよ
い。実際には、アナログスイッチ８５はオン抵抗を有し
ているので、適当な大きさのオン抵抗を有するアナログ
スイッチ８５を使用することにより、抵抗ｒcを省略す
ることもできる。
【００７８】出力回路８１は、入力される２ビットの階
調データ（Ｄ0、Ｄ1）の値に応じて、４レベルの所望の
階調電圧Ｖ0（＝（Ｖ0u＋Ｖ0d）／２）、Ｖ1（＝（Ｖ1u
＋Ｖ1d）／２）、Ｖ2（＝（Ｖ2u＋Ｖ2d）／２）、Ｖ3
（＝（Ｖ3u＋Ｖ3d）／２）のうちの１つをデータ線７５
に出力する。
【００７９】選択制御回路８４は、２ビットの階調デー
タを受け取り、その階調データの値に応じて、選択すべ
きアナログ電圧の対を示す制御信号を出力する。
【００８０】表１は、選択制御回路８４に入力される階
調データの値（ｄ0、ｄ1）と、選択制御回路８４から出
力される制御信号（Ｓ0u、Ｓ0d、Ｓ1u、Ｓ1d、Ｓ2u、Ｓ
2d、Ｓ3u、Ｓ3d）との関係を示す論理表である。表１に
示されるように、選択制御回路８４は、４種類の制御信
号の対（Ｓiu、Ｓid；ｉ＝０〜３）のうちのいずれか１
つの制御信号の対が「１」（アクティブ）となるよう
に、制御信号を出力する。
【００８１】
【表１】
【００８２】選択制御回路８４の出力は、８個のアナロ
グスイッチ８５の制御入力にそれぞれ接続されている。
８個のアナログスイッチ８５のそれぞれは、制御入力の
値が「１」のときオン状態となり、制御入力の値が
「０」のときオフ状態となるように制御される。なお、
選択制御回路８４の出力が４つである場合には、選択制
御回路１の出力のそれぞれを２個ずつのアナログスイッ
チ８５の制御入力に接続すればよい。
【００８３】８個のアナログスイッチ８５の信号入力
は、４対の電圧供給線７２に接続される。これにより、
８種類のアナログ電圧Ｖ0u、Ｖ0d、Ｖ1u、Ｖ1d、Ｖ2u、
Ｖ2d、Ｖ3u、Ｖ3dが４対の電圧供給線７２を介してアナ
ログスイッチ８５に入力されることとなる。
【００８４】選択制御回路８４の動作は、表１の論理表
に従う。その結果、隣接する２つのアナログスイッチ８
５が一定の期間中オン状態となるので、図４に示す等価
回路と同様にして、４対の電圧供給線７２から出力回路
８１に流れ込む電流と、出力回路８１から４対の電圧供
給線７２に流れ出す電流の絶対値とは実質的に等しくな
る。従って、電圧（Ｖ0u＋Ｖ0d）／２、（Ｖ1u＋Ｖ1d）
／２、（Ｖ2u＋Ｖ2d）／２、（Ｖ3u＋Ｖ3d）／２のうち
いずれか１つがデータ線７５に出力される。
【００８５】図９は、データドライバ７３の１出力に対
応する出力回路９１の構成を示す。図９の出力回路の構
成は、抵抗ｒcが省略されていることと、デューティー
比１対１でアクティブ状態と非アクティブ状態とを繰り
返す振動パルスｔが選択制御回路８４に入力されている
ことを除いて、図８の出力回路の構成と同じである。従
って、対応する部材には、同一の参照番号を付し、説明
を省略する。
【００８６】表２は、選択制御回路８４に入力される階
調データの値（ｄ0、ｄ1）と、選択制御回路８４から出
力される制御信号（Ｓ0u、Ｓ0d、Ｓ1u、Ｓ1d、Ｓ2u、Ｓ
2d、Ｓ3u、Ｓ3d）との関係を示す論理表である。表２に
示されるように、選択制御回路８４は、４種類の制御信
号の対（Ｓiu、Ｓid；ｉ＝０〜３）のうちのいずれか１
つの制御信号の対が「ｔ」と「ｔバー」となるように、
制御信号を出力する。表２において、「ｔ」は、振動パ
ルスｔが制御信号として出力されることを示し、「ｔバ
ー」は、振動パルスｔの反転信号が制御信号として出力
されることを示す。
【００８７】
【表２】
【００８８】選択制御回路８４の動作は、表２の論理表
に従う。その結果、隣接する２つのアナログスイッチ８
５が一定周期でオン状態とオフ状態とを交互に繰り返
す。その結果、図４に示す等価回路と同様にして、４対
の電圧供給線７２から出力回路９１に流れ込む電流と、
出力回路９１から４対の電圧供給線７２に流れ出す電流
の絶対値とは実質的に等しくなる。従って、それの平均
値が電圧（Ｖ0u＋Ｖ0d）／２、（Ｖ1u＋Ｖ1d）／２、
（Ｖ2u＋Ｖ2d）／２、（Ｖ3u＋Ｖ3d）／２のうちいずれ
かに等しい振動電圧がデータ線７５に出力される。
【００８９】絵素７４の抵抗成分と容量成分と、その絵
素７４に接続されるデータ線７５の抵抗成分と容量成分
とのうち少なくとも一方は、ローパスフィルタとして機
能する。従って、データ線７５に出力された振動電圧
は、ローパスフィルタによって平均化される。その結
果、定常状態では、その振動電圧の平均値に実質的に等
しい電圧が絵素７４に印加される。
【００９０】上述したように、本発明による表示装置に
よれば、電圧供給線がガラス基板上に形成されているた
めに線路抵抗が大きい場合でも、複数のデータ線７５の
それぞれに所望の階調電圧Ｖ0〜Ｖ3のいずれかに等しい
電圧を供給することができる。これにより、むらのない
階調表示を行う表示装置を実現することが可能となる。
【００９１】図１０は、制御電源回路７１の構成の一部
を示す。図１０に示す構成は、一対のアナログ電圧（Ｖ
0u、Ｖ0d）を供給するためのものである。しかし、本発
明は、制御電源回路７１の構成には限定されない。上述
した８種類のアナログ電圧を４対の電圧供給線７２に供
給することができる限り、どのようなタイプの制御電源
回路７１をも使用することができる。
【００９２】図１１は、本発明による表示装置の他の実
施例の構成を示す。表示装置は、入力される階調データ
に応じて、複数レベルの階調で画像を表示する。以下、
説明を簡略化するため、階調データは２ビットからな
り、階調の数は４（＝２2）レベルであると仮定する。
【００９３】表示装置は、複数の階調電圧を供給する制
御電源回路１１１と、制御電源回路１１１に接続される
４本の電圧供給線１１２と、４本の電圧供給線１１２に
接続される複数のデータドライバ１１３と、マトリクス
状に配列された複数の絵素１１４と、複数の絵素１１４
のそれぞれに接続される複数のデータ線１１５とを有し
ている。４本の電圧供給線１１２と、複数のデータドラ
イバ１１３と、複数の絵素１１４と、複数のデータ線１
１５とは、液晶表示パネル１１６のガラス基板上に形成
される。
【００９４】ここで、図５に示される被電圧供給部は、
４本の電圧供給線１１２に接続されたデータドライバ１
１３と、データドライバ１１３に接続された複数のデー
タ線１１５と、それらのデータ線１１５に接続される絵
素１１４とを含む部分に相当する。
【００９５】４本の電圧供給線１１２は、第１の電圧供
給線Ｌ0と、第２の電圧供給線Ｌ1と、第３の電圧供給線
Ｌ2と、第４の電圧供給線Ｌ3とからなる。第１の電圧供
給線Ｌ0は、端点Ｐs0を有している。第２の電圧供給線
Ｌ1は、端点Ｐs1を有している。第３の電圧供給線Ｌ2
は、端点Ｐs2を有している。第４の電圧供給線Ｌ3は、
端点Ｐs3を有している。図１１では、簡単のため、４つ
の端点Ｐs0、Ｐs1、Ｐs2、Ｐs3をまとめてＰsと表して
いる。制御電源回路１１１は、４つの端点Ｐs0、Ｐs1、
Ｐs2、Ｐs3に４種類の振動電圧Ｖosc0、Ｖosc1、Ｖosc
2、Ｖosc3をそれぞれ印加する。振動電圧Ｖosciは、所
定の一対のアナログ電圧（Ｖiu、Ｖid）の間をデューテ
ィー比１：１で１出力期間中に複数回振動する電圧であ
る。一対のアナログ電圧（Ｖiu、Ｖid）は、データドラ
イバ１１３に所望の階調電圧Ｖiを供給するために使用
される。アナログ電圧Ｖiuは所望の階調電圧Ｖiより所
定値だけ高い電圧であり、アナログ電圧Ｖidは所望の階
調電圧Ｖiより所定値だけ低い電圧である。その所定値
は、アナログ電圧Ｖiuに対する最大の電圧降下より大き
いか又は等しくなるように予め設定される。ここで、ｉ
＝０、１、２、３である。
【００９６】複数のデータドライバ１１３のそれぞれ
は、点Ｐ1〜点ＰNにおいて４本の電圧供給線１１２のそ
れぞれに接続されている。点Ｐ1〜点ＰNという表現も、
上述したのと同様に、それぞれ４つの点をまとめて表し
たものである。複数のデータドライバ１１３のそれぞれ
には、４本の電圧供給線１１２を介して制御電源回路１
１１から４種類の振動電圧が供給される。１つのデータ
ドライバ１１３に接続されるデータ線１１５の数がｎ本
である場合には、そのデータドライバ１１３は、ｎ個の
出力回路を含んでいる。ｎ個の出力回路のそれぞれは、
１本のデータ線１１５に接続され、入力される階調デー
タに応じて、駆動電圧をそのデータ線１１５に出力す
る。駆動電圧は、データ線１１５を介して絵素１１４に
印加される。なお、図１１には、複数の絵素１１４を走
査する走査ドライバや電圧供給線以外の信号線は示され
ていない。本発明に直接関係しない部材を省略したため
である。
【００９７】上述の実施例では、複数のデータドライバ
１１３は絵素１１４に対して片側に配置されている。し
かし、本発明はデータドライバ１１３の配置には限定さ
れない。例えば、複数のデータドライバ１１３が絵素１
１４に対して他の片側に配置されてもよい。
【００９８】図１１では、本発明の理解を容易にするた
め、複数のデータドライバ１１３は、４本の電圧供給線
１１２と離れて配置されているように描かれている。し
かし、実際の設計では、複数のデータドライバ１１３
は、４本の電圧供給線１１２の一部を覆うように配置さ
れることが好ましい。電圧供給線と、電圧供給線からデ
ータドライバに至る引き出し線とが基板上で互いに交差
することを避けるためである。
【００９９】図１２は、データドライバ７３の１出力に
対応する出力回路１２１の構成を示す。
【０１００】出力回路１２１は、１段目のサンプリング
回路１２２と２段目のホールド回路１２３と、選択制御
回路１２４と４個のアナログスイッチ１２５とを有して
いる。
【０１０１】選択制御回路１２４は、２ビットの階調デ
ータを受け取り、その階調データの値に応じて、選択す
べき振動電圧を示す制御信号を出力する。
【０１０２】表３は、選択制御回路１２４に入力される
階調データの値（ｄ0、ｄ1）と、選択制御回路１２４か
ら出力される制御信号（Ｓ0、Ｓ1、Ｓ2、Ｓ3）との関係
を示す論理表である。表３に示されるように、選択制御
回路１２４は、４種類の制御信号（Ｓ0〜Ｓ3）のうちの
いずれか１つの制御信号が「１」（アクティブ）となる
ように、制御信号を出力する。
【０１０３】
【表３】
【０１０４】選択制御回路１２４の出力は、４個のアナ
ログスイッチ１２５の制御入力にそれぞれ接続されてい
る。４個のアナログスイッチ１２５のそれぞれは、制御
入力の値が「１」のときオン状態となり、制御入力の値
が「０」のときオフ状態となるように制御される。
【０１０５】４個のアナログスイッチ１２５の信号入力
は、４本の電圧供給線１１２に接続される。これによ
り、４種類の振動電圧Ｖosc0、Ｖosc1、Ｖosc2、Ｖosc3
が４本の電圧供給線１１２を介してアナログスイッチ１
２５に入力されることとなる。選択制御回路１２５の動
作は、表３の論理表に従う。今、制御信号Ｓ0のみが
「１」（アクティブ）であると仮定する。この場合、電
圧Ｖu0が第１の電圧供給線Ｌ0の端点Ｐs0に印加される
期間には、電流ｉ1が点Ｐs0から点Ｐ1に接続される出力
回路１２１に流れ込み、電圧Ｖd0が第１の電圧供給線Ｌ
0の端点Ｐs0に印加される期間には、出力回路１２１か
ら点Ｐs0に電流ｉ1が流れ出す。従って、第１の電圧供
給線Ｌ0の線路抵抗によって生じる電圧降下と電圧上昇
は等しくなる。その結果、それの平均値が電圧（Ｖu0＋
Ｖd0）／２に実質的に等しい振動電圧が点Ｐ1に印加さ
れることとなり、この振動電圧がデータ線１１５に出力
される。
【０１０６】他の制御信号Ｓ1〜Ｓ3が「１」（アクティ
ブ）である場合も同様である。従って、それの平均値が
電圧（Ｖ0u＋Ｖ0d）／２、（Ｖ1u＋Ｖ1d）／２、（Ｖ2u
＋Ｖ2d）／２、（Ｖ3u＋Ｖ3d）／２のうちいずれかに等
しい振動電圧がデータ線１１５に出力される。
【０１０７】絵素１１４の抵抗成分と容量成分と、その
絵素１１４に接続されるデータ線１１５の抵抗成分と容
量成分とのうち少なくとも一方は、ローパスフィルタと
して機能する。従って、データ線１１５に出力された振
動電圧は、ローパスフィルタによって平均化される。そ
の結果、定常状態では、その振動電圧の平均値に実質的
に等しい電圧が絵素１１４に印加される。
【０１０８】上述したように、本発明による表示装置に
よれば、電圧供給線がガラス基板上に形成されているた
めに線路抵抗が大きい場合でも、複数のデータ線１１５
のそれぞれにそれの平均値が所望の階調電圧Ｖ0〜Ｖ3の
いずれかに等しい振動電圧を供給することができる。こ
れにより、むらのない階調表示を行う表示装置を実現す
ることが可能となる。
【０１０９】図１１に示される表示装置は、図７に示さ
れる表示装置に比べて、電圧供給線の数が半分で済むと
いう利点を有する。
【０１１０】本発明による電圧補償回路は、液晶表示装
置の絵素に所望のレベルの階調電圧を供給するのに有用
である。しかし、本発明による電圧補償回路の適用範囲
はこれに限られない。電圧供給線の一端からの距離にか
かわらず所定のレベルの電圧が供給されることを要する
あらゆるタイプの回路に対して、本発明による電圧補償
回路は有用である。
【０１１１】
【発明の効果】本発明の電圧補償回路によれば、電圧供
給線の線路抵抗によって生じる電圧降下が補償される。
これにより、被電圧供給部が電圧供給線に接続される位
置にかかわりなく、所望の電圧を被電圧供給部に供給す
ることができる。
【０１１２】また、本発明の表示装置によれば、電圧供
給線の線路抵抗によって生じる電圧降下を補償すること
により、駆動回路が電圧供給線に接続される位置にかか
わりなく、所望の階調電圧を駆動回路に供給することが
できる。これにより、むらのない階調表示が達成され
る。
【図面の簡単な説明】
【図１】電圧供給線の線路抵抗によって生じる電圧降下
を補償する原理を示す図である。
【図２】２本の電圧供給線を用いて、所望の階調電圧を
被電圧供給部に供給する電圧補償回路の構成を示す図で
ある。
【図３】被電圧供給部の等価回路を示す図である。
【図４】被電圧供給部の他の等価回路を示す図である。
【図５】１本の電圧供給線を用いて、所望の階調電圧を
被電圧供給部に供給する電圧補償回路の構成を示す図で
ある。
【図６】振動電圧の波形とその振動電圧の平均値の波形
を示す図である。
【図７】本発明による表示装置の第１実施例の構成を示
す図である。
【図８】第１実施例におけるデータドライバの構成の一
部を示す図である。
【図９】第１実施例における他のデータドライバの構成
の一部を示す図である。
【図１０】制御電源回路の構成を示す図である。
【図１１】本発明による表示装置の第２実施例の構成を
示す図である。
【図１２】図１２は、第２実施例におけるデータドライ
バの構成の一部を示す図である。
【図１３】図１３は、従来の液晶表示装置の構成を示す
図である。
【図１４】図１４は、電圧供給線の抵抗分布の状態を示
す図である。
【図１５】図１５は、電圧供給線の抵抗によって生じる
電圧降下を示す図である。
【符号の説明】
１２、１３、１４ 電圧供給線 １５、１６、１７ 被電圧供給部 １８ 負荷 ７１、１１１ 制御電源回路 ７２ ４対の電圧供給線 ７３、１１３ データドライバ ７４、１１４ 絵素 ７５、１１５ データ線 ７６、１１６ 表示パネル ８１、９１ 出力回路 ８２、１２２ サンプリング回路 ８３、１２３ ホールド回路 ８４、１２４ 選択制御回路 ８５、１２５ アナログスイッチ １１２ ４本の電圧供給線
───────────────────────────────────────────────────── フロントページの続き (72)発明者 植平 茂行 大阪府大阪市阿倍野区長池町22番22号 シャープ株式会社内 (56)参考文献 特開 平３−179390（ＪＰ，Ａ) 特開 平４−237018（ＪＰ，Ａ) 特開 平４−293014（ＪＰ，Ａ) 特開 平２−168228（ＪＰ，Ａ) 特開 平１−134498（ＪＰ，Ａ) 特公 平４−22486（ＪＰ，Ｂ２) 欧州公開434627（ＥＰ，Ａ２) (58)調査した分野(Int.Cl.7，ＤＢ名) G09G 3/18,3/36

Claims (10)

    (57)【特許請求の範囲】
  1. 【請求項１】 被電圧供給部に至るまでの電圧供給線の
    線路抵抗によって生じる電圧降下を補償することにより
    該被電圧供給部内の容量性負荷の一端に表示用の所望の
    階調電圧を供給する電圧補償回路であって、 該電圧補償回路は、 第１端点を有する第１電圧供給線と、 第２端点を有する第２電圧供給線と、 を備えており、該被電圧供給部に至るまでの電圧供給線
    の線路抵抗によって生じる電圧降下を補償することによ
    り、該被電圧供給部内の容量性負荷の一端に該所望の階
    調電圧を供給するべく、 該第１端点には、該所望の電圧より所定値だけ高い第１
    電圧が印加され、該第２端点には、該所望の電圧より該
    所定値だけ低い第２電圧が印加され、 該被電圧供給部内の容量性負荷の一端は第１接続点にお
    いて該第１電圧供給線に接続され、該被電圧供給部内の
    容量性負荷の一端は第２接続点において該第２電圧供給
    線に接続され、該第１端点から該第１接続点に至るまで
    に該第１電圧が降下する大きさは、該第２端点から該第
    ２接続点に至るまでに該第２電圧が上昇する大きさに実
    質的に等しいように構成し、 該所望の電圧は該第１電圧と該第２電圧とを相加平均す
    ることによって得られる電圧とする 電圧補償回路。
  2. 【請求項２】 前記第１電圧供給線の線路抵抗は、前記
    第２電圧供給線の線路抵抗に実質的に等しい、請求項１
    に記載の電圧補償回路。
  3. 【請求項３】 被電圧供給部に至るまでの電圧供給線の
    線路抵抗によって生じる電圧降下を補償することにより
    該被電圧供給部内の容量性負荷の一端に表示用の所望の
    階調電圧を供給する電圧補償回路であって、 該電圧補償回路は、 端点を有する電圧供給線を備えており、 該端点には、該所望の電圧より所定値だけ高い第１電圧
    と該所望の電圧より該所定値だけ低い第２電圧との間で
    振動する階調表示用の振動電圧が印加され、 該被電圧供給部内の容量性負荷の一端は、ある接続点に
    おいて該電圧供給線に接続される、電圧補償回路。
  4. 【請求項４】 前記振動電圧は、前記第１電圧と前記第
    ２電圧との間をデューティ比１：１で振動する電圧であ
    り、前記所望の電圧は前記第１電圧と前記第２電圧とを
    相加平均することによって得られる電圧とする、請求項
    ３に記載の電圧補償回路。
  5. 【請求項５】 被電圧供給部に至るまでの電圧供給線の
    線路抵抗によって生じる電圧降下を補償することにより
    容量成分を有した該被電圧供給部内の絵素の一端に所望
    の階調電圧を印加する表示装置であって、 該表示装置は、該被電圧供給部に至るまでの電圧供給線
    の線路抵抗によって生じる電圧降下を補償することによ
    り、該被電圧供給部内の絵素の一端に所望の電圧を供給
    するべく、 絵素と該絵素に接続されたデータ線とを含む表示部と、 第１端点を有する第１電圧供給線と、 第２端点を有する第２電圧供給線と、 該所望の階調電圧より所定値だけ高い第１電圧を該第１
    端点に印加し、該所望の階調電圧より該所定値だけ低い
    第２電圧を該第２端点に印加する電圧供給回路と、 第１接続点において該第１電圧供給線に接続され、第２
    接続点において該第２電圧供給線に接続された該被電圧
    供給部内の駆動回路であって、該データ線に駆動電圧を
    出力する駆動回路と、 を備えており、 該第１端点から該第１接続点に至るまでに該第１電圧が
    降下する大きさは、該第２端点から該第２接続点に至る
    までに該第２電圧が上昇する大きさに実質的に等しい構
    成とし、 該所望の電圧は該第１電圧と該第２電圧とを相加平均す
    ることによって得られる電圧とする 表示装置。
  6. 【請求項６】 前記駆動回路には、前記第１電圧と前記
    第２電圧とが供給され、 前記駆動回路は、該第１電圧と該第２電圧との両方を前
    記データ線に出力する出力手段を備えている、請求項５
    に記載の表示装置。
  7. 【請求項７】 前記駆動回路には、前記第１電圧と前記
    第２電圧とが供給され、 前記駆動回路は、該第１電圧と該第２電圧とを一定の周
    期で前記データ線に交互に出力する出力手段を備えてい
    る、請求項５に記載の表示装置。
  8. 【請求項８】 前記第１電圧供給線の線路抵抗は、前記
    第２電圧供給線の線路抵抗に実質的に等しい、請求項５
    に記載の表示装置。
  9. 【請求項９】 被電圧供給部に至るまでの電圧供給線の
    線路抵抗によって生じる電圧降下を補償することにより
    容量成分を有した該被電圧供給部内の絵素の一端に所望
    の階調電圧を印加する表示装置であって、 該表示装置は、 絵素と該絵素に接続されたデータ線とを含む表示部と、 端点を有する電圧供給線と、 該所望の階調電圧より所定値だけ高い第１電圧と該所望
    の階調電圧より該所定値だけ低い第２電圧との間で振動
    する階調表示用の振動電圧を該端点に印加する電圧供給
    回路と、 ある接続点において該電圧供給線に接続された該被電圧
    供給部内の駆動回路であって、該データ線に駆動電圧を
    出力する駆動回路と、 を備えている、表示装置。
  10. 【請求項１０】 前記振動電圧は、前記第１電圧と前記
    第２電圧との間をデューティ比１：１で振動する電圧で
    あり、前記所望の電圧は前記第１電圧と前記第２電圧と
    を相加平均することによって得られる電圧とする、請求
    項９に記載の表示装置。
JP15248794A 1993-07-06 1994-07-04 電圧補償回路および表示装置 Expired - Fee Related JP3346652B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP15248794A JP3346652B2 (ja) 1993-07-06 1994-07-04 電圧補償回路および表示装置
US08/268,113 US5621439A (en) 1993-07-06 1994-07-06 Voltage compensation circuit and display apparatus
DE69421331T DE69421331T2 (de) 1993-07-06 1994-07-06 Spannungskompensationsschaltung und Anzeigevorrichtung
CN94108184A CN1115614C (zh) 1993-07-06 1994-07-06 电压补偿电路和显示装置
EP94110492A EP0633516B1 (en) 1993-07-06 1994-07-06 Voltage compensation circuit and display apparatus

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP16718693 1993-07-06
JP5-167186 1993-07-06
JP15248794A JP3346652B2 (ja) 1993-07-06 1994-07-04 電圧補償回路および表示装置

Publications (2)

Publication Number Publication Date
JPH0772833A JPH0772833A (ja) 1995-03-17
JP3346652B2 true JP3346652B2 (ja) 2002-11-18

Family

ID=26481392

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15248794A Expired - Fee Related JP3346652B2 (ja) 1993-07-06 1994-07-04 電圧補償回路および表示装置

Country Status (5)

Country Link
US (1) US5621439A (ja)
EP (1) EP0633516B1 (ja)
JP (1) JP3346652B2 (ja)
CN (1) CN1115614C (ja)
DE (1) DE69421331T2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008512717A (ja) * 2004-09-10 2008-04-24 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ マトリクス型ｌｃｄパネルを駆動するための装置及びそれに基づく液晶ディスプレイ

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5767829A (en) * 1994-08-23 1998-06-16 U.S. Philips Corporation Liquid crystal display device including drive circuit for predetermining polarization state
WO1997012355A1 (en) * 1995-09-25 1997-04-03 Philips Electronics N.V. Display device
KR100188109B1 (ko) * 1995-12-13 1999-06-01 김광호 오프전압의 레벨이 조절되는 오프전압 발생회로
KR0163938B1 (ko) * 1996-01-13 1999-03-20 김광호 박막 트랜지스터형 액정표시장치의 구동회로
DE69631284D1 (de) * 1996-03-29 2004-02-12 St Microelectronics Srl Programmier- und Lese-Verwaltungsarchitektur für Speicheranordnungen, insbesondere für Testzwecke
JPH11175028A (ja) * 1997-12-09 1999-07-02 Fujitsu Ltd 液晶表示装置、液晶表示装置の駆動回路、および液晶表示装置の駆動方法
KR100430094B1 (ko) * 1998-08-11 2004-07-23 엘지.필립스 엘시디 주식회사 액티브매트릭스액정표시장치및그방법
EP1176581B1 (en) * 2000-02-02 2007-11-14 Seiko Epson Corporation Display driver and display using it
JP4712937B2 (ja) * 2000-03-27 2011-06-29 エーユー オプトロニクス コーポレイション 液晶表示装置、配線構造、電圧供給方法およびコンピュータ
JP3765381B2 (ja) * 2000-05-25 2006-04-12 パイオニア株式会社 プラズマディスプレイ装置
JP2002196719A (ja) * 2000-12-22 2002-07-12 Hitachi Ltd プラズマディスプレイ装置
KR100840316B1 (ko) * 2001-11-26 2008-06-20 삼성전자주식회사 액정 표시 장치 및 그의 구동 방법
JP2004020657A (ja) * 2002-06-12 2004-01-22 Nec Viewtechnology Ltd 液晶表示装置、及び該液晶表示装置における液晶パネルの駆動方法
TW584828B (en) * 2002-06-25 2004-04-21 Chi Mei Optoelectronics Corp A driving circuit of a liquid crystal display device
KR100862945B1 (ko) * 2002-11-04 2008-10-14 하이디스 테크놀로지 주식회사 칩 온 글래스 타입의 액정 표시 장치
JP2005099414A (ja) * 2003-09-25 2005-04-14 Chi Mei Electronics Corp 画像表示装置、集積回路
US8149230B2 (en) * 2004-07-28 2012-04-03 Samsung Mobile Display Co., Ltd. Light emitting display
KR101183431B1 (ko) * 2005-06-23 2012-09-14 엘지디스플레이 주식회사 게이트 드라이버
US7504806B2 (en) * 2005-10-21 2009-03-17 Schweitzer Engineering Laboratories, Inc. Apparatus and methods for controlling operation of a single-phase voltage regulator in a three-phase power system
US7271572B2 (en) 2005-10-24 2007-09-18 Schweitzer Engineering Laboratories, Inc. Apparatus and methods for providing a voltage adjustment for single-phase voltage regulator operation in a three-phase power system
CN101313349B (zh) * 2005-11-29 2010-12-01 京瓷株式会社 图像显示装置
KR100756275B1 (ko) * 2006-04-28 2007-09-06 엘지전자 주식회사 발광 소자 및 이를 구동하는 방법
US7880693B2 (en) * 2006-07-20 2011-02-01 Sony Corporation Display
US9256232B2 (en) 2009-06-12 2016-02-09 Schweitzer Engineering Laboratories, Inc. Voltage regulation using multiple voltage regulator controllers
US8427131B2 (en) * 2009-06-12 2013-04-23 Schweitzer Engineering Laboratories Inc Voltage regulation at a remote location using measurements from a remote metering device
US8476874B2 (en) 2009-10-13 2013-07-02 Schweitzer Engineering Laboratories, Inc Systems and methods for synchronized control of electrical power system voltage profiles
TWI518660B (zh) * 2010-04-07 2016-01-21 友達光電股份有限公司 閘極驅動器及其所應用之液晶顯示器
US11199866B2 (en) * 2020-01-29 2021-12-14 Taiwan Semiconductor Manufacturing Company Limited Voltage regulator with power rail tracking

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5159326A (en) * 1987-08-13 1992-10-27 Seiko Epson Corporation Circuit for driving a liquid crystal display device
US4834504A (en) * 1987-10-09 1989-05-30 Hewlett-Packard Company LCD compensation for non-optimum voltage conditions
DE69119833T2 (de) * 1990-07-13 1997-01-09 Citizen Watch Co Ltd Elektrooptisches Anzeigegerät
JPH077248B2 (ja) * 1991-05-21 1995-01-30 シャープ株式会社 表示装置の駆動方法
JPH06180564A (ja) * 1992-05-14 1994-06-28 Toshiba Corp 液晶表示装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008512717A (ja) * 2004-09-10 2008-04-24 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ マトリクス型ｌｃｄパネルを駆動するための装置及びそれに基づく液晶ディスプレイ

Also Published As

Publication number Publication date
EP0633516A1 (en) 1995-01-11
CN1115614C (zh) 2003-07-23
DE69421331T2 (de) 2000-04-13
JPH0772833A (ja) 1995-03-17
EP0633516B1 (en) 1999-10-27
US5621439A (en) 1997-04-15
DE69421331D1 (de) 1999-12-02
CN1099491A (zh) 1995-03-01

Similar Documents

Publication Publication Date Title
JP3346652B2 (ja) 電圧補償回路および表示装置
US7450099B2 (en) Display apparatus and driving device for displaying
KR0140041B1 (ko) 표시 장치용 전압 발생 회로, 공통 전극 구동 회로, 신호선 구동 회로 및 계조 전압 발생 회로
US6756958B2 (en) Liquid crystal display device
CN101154367B (zh) 显示驱动装置和具有该显示驱动装置的显示装置
US6995758B2 (en) Display driver and display device using the display driver
JP5525611B2 (ja) 液晶表示装置
US8610703B2 (en) Liquid crystal display device, and driving method and integrated circuit used in same
US20080100646A1 (en) Display device and display panel driver using grayscale voltages which correspond to grayscales
US7800572B2 (en) Liquid crystal display for implmenting improved inversion driving technique
CN101197117A (zh) 显示装置、数据驱动器及驱动显示面板的方法
JPWO2001057839A1 (ja) 表示ドライバ及びそれを使用した表示装置
EP2219175B1 (en) Driving circuit and voltage generating circuit and display using the same
JPH08115060A (ja) 表示装置の駆動回路及び液晶表示装置
US6919869B2 (en) Liquid crystal display device and a driving method employing a horizontal line inversion method
US20050200586A1 (en) Driving voltage control device, display device and driving voltage control method
JPH1011022A (ja) 表示装置の駆動回路
JP4570718B2 (ja) 液晶駆動回路装置
US20090140779A1 (en) Method and apparatus for driving capacitive load, and lcd
US7817148B2 (en) Voltage generating system
JPH0950003A (ja) 液晶表示装置
WO2023176670A1 (ja) 電圧検知回路、表示ドライバ、表示装置及び比較器
JP2000132147A (ja) 安定化回路およびその安定化回路を用いた電源回路
JP2515569B2 (ja) 液晶交流化用駆動電圧発生回路
JPH11194318A (ja) 液晶表示装置及び基準電圧生成回路

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20001117

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080906

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080906

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090906

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090906

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100906

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110906

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120906

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees