JP3346982B2 - 集積回路のレイアウト生成装置及びその方法 - Google Patents
集積回路のレイアウト生成装置及びその方法Info
- Publication number
- JP3346982B2 JP3346982B2 JP15236396A JP15236396A JP3346982B2 JP 3346982 B2 JP3346982 B2 JP 3346982B2 JP 15236396 A JP15236396 A JP 15236396A JP 15236396 A JP15236396 A JP 15236396A JP 3346982 B2 JP3346982 B2 JP 3346982B2
- Authority
- JP
- Japan
- Prior art keywords
- layout
- transistor
- symbolic
- size
- layout pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、集積回路のレイア
ウト生成装置及びその方法に関し、特に、既存レイアウ
トパターンからそのトランジスタサイズを変更したレイ
アウトパターンを生成することが可能な集積回路のレイ
アウト生成装置及びその方法に関する。
ウト生成装置及びその方法に関し、特に、既存レイアウ
トパターンからそのトランジスタサイズを変更したレイ
アウトパターンを生成することが可能な集積回路のレイ
アウト生成装置及びその方法に関する。
【０００２】
【従来の技術】ＬＳＩのレイアウトパターンを生成する
ＣＡＤシステムの第１の従来例としては図９（ａ）に示
すようなものがある。このシステムの例としては、ＣＡ
ＤＥＮＣＥ社の製品である「ＬＡＳ」があげられる。こ
のＣＡＤシステムはシンボリックレイアウト合成手段２
とコンパクション手段４とシンボリック・ポリゴン変換
手段６から構成されている。このシステムでは、シンボ
リックレイアウト合成手段２によって回路接続情報１か
らシンボリックレイアウトを合成し、このシンボリック
レイアウト３をコンパクション手段４により圧縮処理
し、この圧縮処理後シンボリックレイアウト５をシンボ
リック・ポリゴン変換手段６によりポリゴンデータに変
換することにより、レイアウトパターン７を生成する。
ＣＡＤシステムの第１の従来例としては図９（ａ）に示
すようなものがある。このシステムの例としては、ＣＡ
ＤＥＮＣＥ社の製品である「ＬＡＳ」があげられる。こ
のＣＡＤシステムはシンボリックレイアウト合成手段２
とコンパクション手段４とシンボリック・ポリゴン変換
手段６から構成されている。このシステムでは、シンボ
リックレイアウト合成手段２によって回路接続情報１か
らシンボリックレイアウトを合成し、このシンボリック
レイアウト３をコンパクション手段４により圧縮処理
し、この圧縮処理後シンボリックレイアウト５をシンボ
リック・ポリゴン変換手段６によりポリゴンデータに変
換することにより、レイアウトパターン７を生成する。
【０００３】また、第２の従来例としては、図９（ｂ）
に示すようなＣＡＤシステムがある。このシステムは、
ポリゴン・シンボリック変換手段９とコンパクション手
段１１とシンボリック・ポリゴン変換手段１３から構成
されている。このシステムでは、既存レイアウトパター
ン８からポリゴン・シンボリック変換手段９によってシ
ンボリックレイアウト１０を生成し、このシンボリック
レイアウト１０をコンパクション手段１１によって圧縮
処理し、この圧縮処理後シンボリックレイアウト１２を
シンボリック・ポリゴン変換手段１３によりポリゴンデ
ータに変換することにより、新規レイアウトパターン１
４を生成する。
に示すようなＣＡＤシステムがある。このシステムは、
ポリゴン・シンボリック変換手段９とコンパクション手
段１１とシンボリック・ポリゴン変換手段１３から構成
されている。このシステムでは、既存レイアウトパター
ン８からポリゴン・シンボリック変換手段９によってシ
ンボリックレイアウト１０を生成し、このシンボリック
レイアウト１０をコンパクション手段１１によって圧縮
処理し、この圧縮処理後シンボリックレイアウト１２を
シンボリック・ポリゴン変換手段１３によりポリゴンデ
ータに変換することにより、新規レイアウトパターン１
４を生成する。
【０００４】さらに、第３の従来例として、図９（ｂ）
のＣＡＤシステムにトランジスタサイズの最適化処理を
加えた図１０のようなシステムも発表されている（S.Ki
shida, et al.,“Transistor Size Optimization in La
yout Design Rule Migration”, Proceedings of the I
EEE 1994 Custom Integrated Circuits Conference,pp5
41-544)。このシステムは図９（ｂ）のシステムに回路
抽出手段１５とトランジスタサイズ最適化手段１７とシ
ンボル変換手段１８を加えた構成となっている。既存レ
イアウトパターン８から新規レイアウトパターン１４を
生成するまでの処理は上記と同じである。その後新規レ
イアウトパターン１４から回路抽出手段１５によって回
路接続情報１６を抽出する。この回路接続情報１６から
トランジスタサイズ最適化手段１７により、トランジス
タサイズの最適化を行い、この結果に従って圧縮処理後
シンボリックレイアウト１２に対してシンボル変換手段
１８によりトランジスタサイズの変更を行う。このトラ
ンジスタサイズ変更後シンボリックレイアウト１９に対
して、コンパクション手段１１により圧縮処理を行い、
この圧縮処理後シンボリックレイアウト１２をシンボリ
ック・ポリゴン変換手段１３によりポリゴンデータに変
換することにより、新規レイアウトパターン１４を生成
する。以下、回路抽出手段１５，トランジスタ最適化手
段１７，シンボル変換手段１８，コンパクション手段１
１，及び、シンボリック・ポリゴン変換手段１３の処理
を満足する新規レイアウトパターン１４が得られるまで
繰り返すようにしてある。
のＣＡＤシステムにトランジスタサイズの最適化処理を
加えた図１０のようなシステムも発表されている（S.Ki
shida, et al.,“Transistor Size Optimization in La
yout Design Rule Migration”, Proceedings of the I
EEE 1994 Custom Integrated Circuits Conference,pp5
41-544)。このシステムは図９（ｂ）のシステムに回路
抽出手段１５とトランジスタサイズ最適化手段１７とシ
ンボル変換手段１８を加えた構成となっている。既存レ
イアウトパターン８から新規レイアウトパターン１４を
生成するまでの処理は上記と同じである。その後新規レ
イアウトパターン１４から回路抽出手段１５によって回
路接続情報１６を抽出する。この回路接続情報１６から
トランジスタサイズ最適化手段１７により、トランジス
タサイズの最適化を行い、この結果に従って圧縮処理後
シンボリックレイアウト１２に対してシンボル変換手段
１８によりトランジスタサイズの変更を行う。このトラ
ンジスタサイズ変更後シンボリックレイアウト１９に対
して、コンパクション手段１１により圧縮処理を行い、
この圧縮処理後シンボリックレイアウト１２をシンボリ
ック・ポリゴン変換手段１３によりポリゴンデータに変
換することにより、新規レイアウトパターン１４を生成
する。以下、回路抽出手段１５，トランジスタ最適化手
段１７，シンボル変換手段１８，コンパクション手段１
１，及び、シンボリック・ポリゴン変換手段１３の処理
を満足する新規レイアウトパターン１４が得られるまで
繰り返すようにしてある。
【０００５】
【発明が解決しようとする課題】図９（ａ）のシステム
では、回路接続情報に対してトランジスタサイズの変更
を行い、それをレイアウトパターンに反映させることが
可能である。このため、トランジスタサイズの変更によ
るレイアウトパターンの改良を容易に行うことができ
る。しかし、このシステムは回路接続情報から新規にレ
イアウトパターンを生成するためのものであるため、既
存レイアウトパターンの再利用ができないという問題が
ある。
では、回路接続情報に対してトランジスタサイズの変更
を行い、それをレイアウトパターンに反映させることが
可能である。このため、トランジスタサイズの変更によ
るレイアウトパターンの改良を容易に行うことができ
る。しかし、このシステムは回路接続情報から新規にレ
イアウトパターンを生成するためのものであるため、既
存レイアウトパターンの再利用ができないという問題が
ある。
【０００６】図９（ｂ）のシステムでは、シンボリック
データ中のトランジスタシンボルのパラメータを変更す
ることにより、既存レイアウトパターンのトランジスタ
サイズを変更した新規レイアウトパターンを生成するこ
とができる。しかしデータが大規模な場合、この作業は
非常に大変なものとなる。このトランジスタサイズの変
更処理を回路接続情報に対して行い、それをレイアウト
パターンに反映することができれば作業が効率的になる
が、このシステムではそのようなことができないという
問題がある。
データ中のトランジスタシンボルのパラメータを変更す
ることにより、既存レイアウトパターンのトランジスタ
サイズを変更した新規レイアウトパターンを生成するこ
とができる。しかしデータが大規模な場合、この作業は
非常に大変なものとなる。このトランジスタサイズの変
更処理を回路接続情報に対して行い、それをレイアウト
パターンに反映することができれば作業が効率的になる
が、このシステムではそのようなことができないという
問題がある。
【０００７】このように、図９（ａ），（ｂ）のシステ
ムでは、トランジスタサイズの変更は手作業でのみ可能
であり、トランジスタサイズの最適化処理はできないと
いう問題がある。
ムでは、トランジスタサイズの変更は手作業でのみ可能
であり、トランジスタサイズの最適化処理はできないと
いう問題がある。
【０００８】一方、図１０のシステムは、図９（ｂ）の
システムにトランジスタサイズの最適化処理部分を組み
込んだものとなっている。したがって、このシステムで
はトランジスタサイズの最適化処理が可能であるが、こ
のシステム構成では、トランジスタサイズの最適化処理
は一度コンパクション処理が終了したレイアウトでない
と行うことができないため、処理時間がかかるという問
題がある。また、レイアウトパターンを一度圧縮処理し
てしまうとトランジスタサイズの変更による圧縮効果が
悪くなる可能性があるという問題がある。
システムにトランジスタサイズの最適化処理部分を組み
込んだものとなっている。したがって、このシステムで
はトランジスタサイズの最適化処理が可能であるが、こ
のシステム構成では、トランジスタサイズの最適化処理
は一度コンパクション処理が終了したレイアウトでない
と行うことができないため、処理時間がかかるという問
題がある。また、レイアウトパターンを一度圧縮処理し
てしまうとトランジスタサイズの変更による圧縮効果が
悪くなる可能性があるという問題がある。
【０００９】このシステムでトランジスタサイズの変更
を手作業で行う場合には、シンボリックデータかレイア
ウトから抽出した回路接続情報に対して行うことにな
る。データが大規模であるとシンボリックデータに対し
てトランジスタサイズの変更を行うのは困難であるとい
う問題がある。また、レイアウトから抽出した回路接続
情報は手作業では作業する場合には扱いづらいという問
題がある。
を手作業で行う場合には、シンボリックデータかレイア
ウトから抽出した回路接続情報に対して行うことにな
る。データが大規模であるとシンボリックデータに対し
てトランジスタサイズの変更を行うのは困難であるとい
う問題がある。また、レイアウトから抽出した回路接続
情報は手作業では作業する場合には扱いづらいという問
題がある。
【００１０】本発明は上記事情に鑑みてなされたもので
あり、その目的とするところは集積回路の設計のための
処理効率を向上することができる集積回路のレイアウト
生成装置及びその方法を提供することにある。
あり、その目的とするところは集積回路の設計のための
処理効率を向上することができる集積回路のレイアウト
生成装置及びその方法を提供することにある。
【００１１】
【課題を解決するための手段】本発明の発明者は、既存
のレイアウトパターンのトランジスタサイズを回路接続
情報をもとに変更して、新規レイアウトパターンを生成
するようにすれば、コンパクション前にトランジスタの
サイズを変更できるので、コンパクション効率を向上さ
せることができると考えた。そこで、本発明者は慎重な
研究を重ねた結果、以下のような発明を完成させること
ができた。
のレイアウトパターンのトランジスタサイズを回路接続
情報をもとに変更して、新規レイアウトパターンを生成
するようにすれば、コンパクション前にトランジスタの
サイズを変更できるので、コンパクション効率を向上さ
せることができると考えた。そこで、本発明者は慎重な
研究を重ねた結果、以下のような発明を完成させること
ができた。
【００１２】請求項１の発明は、集積回路のレイアウト
パターンからそのトランジスタのサイズを変更して新規
のレイアウトパターンを生成する集積回路のレイアウト
生成装置において、前記集積回路のレイアウトパターン
をシンボリックレイアウトに変換するポリゴン・シンボ
リック変換手段と、前記レイアウトパターンの回路接続
情報に対してトランジスタのサイズを変更するトランジ
スタサイズ変更手段と、前記ポリゴン・シンボリック変
換手段にて変換されたシンボリックレイアウトと、トラ
ンジスタサイズ変更手段にて変更された回路接続情報と
からシンボリックレイアウトのトランジスタと変更後の
サイズの対応情報を生成する対応情報生成手段と、この
対応情報に従ってシンボリックレイアウト中のトランジ
スタシンボルの変換を行うシンボル変換手段と、この変
換されたシンボリックレイアウトについての圧縮処理を
行うコンパクション手段と、この圧縮処理されたシンボ
リックレイアウトを新たなレイアウトパターンに変換す
るシンボリック・ポリゴン変換手段と、を備え、新規レ
イアウトパターンを生成することを特徴とする。
パターンからそのトランジスタのサイズを変更して新規
のレイアウトパターンを生成する集積回路のレイアウト
生成装置において、前記集積回路のレイアウトパターン
をシンボリックレイアウトに変換するポリゴン・シンボ
リック変換手段と、前記レイアウトパターンの回路接続
情報に対してトランジスタのサイズを変更するトランジ
スタサイズ変更手段と、前記ポリゴン・シンボリック変
換手段にて変換されたシンボリックレイアウトと、トラ
ンジスタサイズ変更手段にて変更された回路接続情報と
からシンボリックレイアウトのトランジスタと変更後の
サイズの対応情報を生成する対応情報生成手段と、この
対応情報に従ってシンボリックレイアウト中のトランジ
スタシンボルの変換を行うシンボル変換手段と、この変
換されたシンボリックレイアウトについての圧縮処理を
行うコンパクション手段と、この圧縮処理されたシンボ
リックレイアウトを新たなレイアウトパターンに変換す
るシンボリック・ポリゴン変換手段と、を備え、新規レ
イアウトパターンを生成することを特徴とする。
【００１３】上記発明の構成においては、回路接続情報
に対して行ったトランジスタサイズの変更を既存のレイ
アウトパターンから抽出したシンボリックレイアウトに
反映させてコンパクションし、新規レイアウトパターン
を生成するようにしてある。これによって、既存のレイ
アウトパターンのトランジスタサイズを変更した新規レ
イアウトパターンの生成が効率的に行うことができるの
である。ここで、前記トランジスタサイズ変更手段は、
操作者の指示によりトランジスタのサイズを変更するよ
うにしてもよい。
に対して行ったトランジスタサイズの変更を既存のレイ
アウトパターンから抽出したシンボリックレイアウトに
反映させてコンパクションし、新規レイアウトパターン
を生成するようにしてある。これによって、既存のレイ
アウトパターンのトランジスタサイズを変更した新規レ
イアウトパターンの生成が効率的に行うことができるの
である。ここで、前記トランジスタサイズ変更手段は、
操作者の指示によりトランジスタのサイズを変更するよ
うにしてもよい。
【００１４】請求項２の発明は、前記トランジスタサイ
ズ変更手段は、トランジスタサイズの最適化を行うこと
を特徴とする。
ズ変更手段は、トランジスタサイズの最適化を行うこと
を特徴とする。
【００１５】請求項１の発明の如く構成することによ
り、請求項２の発明のように圧縮処理を行う前にトラン
ジスタの最適化を行うようにすることができる。これに
より、圧縮処理を行った後にトランジスタサイズの最適
化を行うのに比較して、最適化のための自由度を向上さ
せることができると共に、より効率的に圧縮処理を行う
ことができるのである。
り、請求項２の発明のように圧縮処理を行う前にトラン
ジスタの最適化を行うようにすることができる。これに
より、圧縮処理を行った後にトランジスタサイズの最適
化を行うのに比較して、最適化のための自由度を向上さ
せることができると共に、より効率的に圧縮処理を行う
ことができるのである。
【００１６】請求項３の発明は、前記対応情報生成手段
は、前記ポリゴン・シンボリック変換手段にて変換され
たシンボリックレイアウトと、トランジスタサイズ変更
手段にて変更された回路接続情報とを入力し、前記シン
ボリックレイアウトのトランジスタと前記変更された回
路接続情報のトランジスタとの一致情報を作成する一致
情報作成手段と、この一致情報作成手段にて作成された
トランジスタ一致情報からシンボリックレイアウトのト
ランジスタと変更後のサイズの対応情報を作成する対応
情報作成手段と、を備えることを特徴とする。
は、前記ポリゴン・シンボリック変換手段にて変換され
たシンボリックレイアウトと、トランジスタサイズ変更
手段にて変更された回路接続情報とを入力し、前記シン
ボリックレイアウトのトランジスタと前記変更された回
路接続情報のトランジスタとの一致情報を作成する一致
情報作成手段と、この一致情報作成手段にて作成された
トランジスタ一致情報からシンボリックレイアウトのト
ランジスタと変更後のサイズの対応情報を作成する対応
情報作成手段と、を備えることを特徴とする。
【００１７】請求項４の発明は、前記一致情報作成手段
は、前記ポリゴン・シンボリック変換手段にて変換され
たシンボリックレイアウトと、トランジスタサイズ変更
手段にて変更された回路接続情報の間で回路比較を行い
シンボリックレイアウトのトランジスタとサイズ変更後
の回路接続情報のトランジスタの一致情報を作成し、前
記対応情報作成手段は、この一致情報作成手段にて作成
されたトランジスタ一致情報を用いて、シンボリックレ
イアウトのトランジスタと、そのトランジスタの変更後
のサイズとの対応関係を作成することを特徴とする。
は、前記ポリゴン・シンボリック変換手段にて変換され
たシンボリックレイアウトと、トランジスタサイズ変更
手段にて変更された回路接続情報の間で回路比較を行い
シンボリックレイアウトのトランジスタとサイズ変更後
の回路接続情報のトランジスタの一致情報を作成し、前
記対応情報作成手段は、この一致情報作成手段にて作成
されたトランジスタ一致情報を用いて、シンボリックレ
イアウトのトランジスタと、そのトランジスタの変更後
のサイズとの対応関係を作成することを特徴とする。
【００１８】請求項５の発明は、集積回路のレイアウト
パターンからそのトランジスタのサイズを変更して新規
のレイアウトパターンを生成する集積回路のレイアウト
生成装置において、前記集積回路のレイアウトパターン
をシンボリックレイアウトに変換するポリゴン・シンボ
リック変換手段と、前記レイアウトパターンの回路接続
情報に対してトランジスタサイズの最適化を行うトラン
ジスタサイズ最適化手段と、前記ポリゴン・シンボリッ
ク変換手段にて変換されたシンボリックレイアウトと、
トランジスタサイズ最適化手段にて最適化された回路接
続情報とからシンボリックレイアウトのトランジスタと
変更後のサイズの対応情報を生成する対応情報生成手段
と、この対応情報に従ってシンボリックレイアウト中の
トランジスタシンボルの変換を行うシンボル変換手段
と、この変換されたシンボリックレイアウトについての
圧縮処理を行うコンパクション手段と、この圧縮処理さ
れたシンボリックレイアウトを新たなレイアウトパター
ンに変換するシンボリック・ポリゴン変換手段と、この
シンボリック・ポリゴン変換手段にて変換されたレイア
ウトパターンから回路接続情報を抽出する回路抽出手段
と、を備え、前記トランジスタサイズ最適化手段は、前
記回路抽出手段にて抽出された回路接続情報を用いてト
ランジスタのサイズを最適化し、前記シンボル変換手段
は、前記コンパクション手段にて生成された圧縮処理後
のシンボリックレイアウトに対してシンボル変換を行う
ことで新規レイアウトパターンを得ることを特徴とす
る。
パターンからそのトランジスタのサイズを変更して新規
のレイアウトパターンを生成する集積回路のレイアウト
生成装置において、前記集積回路のレイアウトパターン
をシンボリックレイアウトに変換するポリゴン・シンボ
リック変換手段と、前記レイアウトパターンの回路接続
情報に対してトランジスタサイズの最適化を行うトラン
ジスタサイズ最適化手段と、前記ポリゴン・シンボリッ
ク変換手段にて変換されたシンボリックレイアウトと、
トランジスタサイズ最適化手段にて最適化された回路接
続情報とからシンボリックレイアウトのトランジスタと
変更後のサイズの対応情報を生成する対応情報生成手段
と、この対応情報に従ってシンボリックレイアウト中の
トランジスタシンボルの変換を行うシンボル変換手段
と、この変換されたシンボリックレイアウトについての
圧縮処理を行うコンパクション手段と、この圧縮処理さ
れたシンボリックレイアウトを新たなレイアウトパター
ンに変換するシンボリック・ポリゴン変換手段と、この
シンボリック・ポリゴン変換手段にて変換されたレイア
ウトパターンから回路接続情報を抽出する回路抽出手段
と、を備え、前記トランジスタサイズ最適化手段は、前
記回路抽出手段にて抽出された回路接続情報を用いてト
ランジスタのサイズを最適化し、前記シンボル変換手段
は、前記コンパクション手段にて生成された圧縮処理後
のシンボリックレイアウトに対してシンボル変換を行う
ことで新規レイアウトパターンを得ることを特徴とす
る。
【００１９】上記発明の構成では、請求項１の発明に加
えて、新規レイアウトパターンから回路抽出手段により
回路接続情報を抽出して、これをトランジスタサイズ変
更前の回路接続情報と置き換え、また、圧縮処理後シン
ボリックレイアウトをコンパクション処理前のシンボリ
ックレイアウトと置き換えて処理を継続することによ
り、トランジスタサイズの最適化処理を繰り返し行うこ
とができるようにしてある。これにより、より質の高い
集積回路の設計を行うことができるのである。
えて、新規レイアウトパターンから回路抽出手段により
回路接続情報を抽出して、これをトランジスタサイズ変
更前の回路接続情報と置き換え、また、圧縮処理後シン
ボリックレイアウトをコンパクション処理前のシンボリ
ックレイアウトと置き換えて処理を継続することによ
り、トランジスタサイズの最適化処理を繰り返し行うこ
とができるようにしてある。これにより、より質の高い
集積回路の設計を行うことができるのである。
【００２０】請求項６の発明は、集積回路のレイアウト
パターンからそのトランジスタのサイズを変更して新規
のレイアウトパターンをコンピュータで生成する集積回
路のレイアウト生成方法において、コンピュータが、前
記集積回路のレイアウトパターンからシンボリックレイ
アウトを作成するシンボリックレイアウト作成ステップ
と、コンピュータが、前記レイアウトパターンの回路接
続情報に対してトランジスタのサイズを変更するトラン
ジスタサイズ変更ステップと、コンピュータが、前記シ
ンボリックレイアウト作成ステップにて作成されたシン
ボリックレイアウトと、トランジスタサイズ変更ステッ
プにて変更された回路接続情報とからシンボリックレイ
アウトのトランジスタと変更後のサイズの対応情報を生
成する対応情報生成ステップと、コンピュータが、この
対応情報に従ってシンボリックレイアウト中のトランジ
スタシンボルの変換を行うシンボル変換ステップと、コ
ンピュータが、この変換されたシンボリックレイアウト
についての圧縮処理を行うコンパクションステップと、
コンピュータが、この圧縮処理されたシンボリックレイ
アウトから新たなレイアウトパターンを生成する新規レ
イアウトパターン生成ステップと、を含むことを特徴と
する。
パターンからそのトランジスタのサイズを変更して新規
のレイアウトパターンをコンピュータで生成する集積回
路のレイアウト生成方法において、コンピュータが、前
記集積回路のレイアウトパターンからシンボリックレイ
アウトを作成するシンボリックレイアウト作成ステップ
と、コンピュータが、前記レイアウトパターンの回路接
続情報に対してトランジスタのサイズを変更するトラン
ジスタサイズ変更ステップと、コンピュータが、前記シ
ンボリックレイアウト作成ステップにて作成されたシン
ボリックレイアウトと、トランジスタサイズ変更ステッ
プにて変更された回路接続情報とからシンボリックレイ
アウトのトランジスタと変更後のサイズの対応情報を生
成する対応情報生成ステップと、コンピュータが、この
対応情報に従ってシンボリックレイアウト中のトランジ
スタシンボルの変換を行うシンボル変換ステップと、コ
ンピュータが、この変換されたシンボリックレイアウト
についての圧縮処理を行うコンパクションステップと、
コンピュータが、この圧縮処理されたシンボリックレイ
アウトから新たなレイアウトパターンを生成する新規レ
イアウトパターン生成ステップと、を含むことを特徴と
する。
【００２１】請求項７の発明は、集積回路のレイアウト
パターンからそのトランジスタのサイズを変更して新規
のレイアウトパターンをコンピュータで生成する集積回
路のレイアウト生成方法において、コンピュータが、前
記集積回路のレイアウトパターンからシンボリックレイ
アウトを作成するシンボリックレイアウト作成ステップ
と、コンピュータが、前記レイアウトパターンの回路接
続情報に対してトランジスタサイズの最適化を行うトラ
ンジスタサイズ最適化ステップと、コンピュータが、前
記シンボリックレイアウト作成ステップにて変換された
シンボリックレイアウトと、トランジスタサイズ最適化
ステップにて最適化された回路接続情報とからシンボリ
ックレイアウトのトランジスタと変更後のサイズの対応
情報を生成する対応情報生成ステップと、コンピュータ
が、この対応情報に従ってシンボリックレイアウト中の
トランジスタシンボルの変換を行うシンボル変換ステッ
プと、コンピュータが、この生成されたシンボリックレ
イアウトについての圧縮処理を行うコンパクションステ
ップと、コンピュータが、この圧縮処理されたシンボリ
ックレイアウトから新たなレイアウトパターンを生成す
る新規レイアウトパターン生成ステップと、コンピュー
タが、この新規レイアウトパターン生成ステップにて生
成されたレイアウトが所定の条件を満たすか否かの評価
を行う評価ステップと、コンピュータが、この評価ステ
ップによる評価の結果所定の条件を満足しない場合に
は、そのレイアウトパターンの回路接続情報を抽出する
回路抽出ステップと、を含み、前記トランジスタサイズ
最適化ステップは、前記回路抽出ステップにて抽出され
た回路接続情報を用いてトランジスタのサイズを最適化
し、前記シンボル変換ステップは、前記コンパクション
手段にて生成された圧縮処理後のシンボリックレイアウ
トに対してシンボル変換を行うことで新規レイアウトパ
ターンを得ることを特徴とする。
パターンからそのトランジスタのサイズを変更して新規
のレイアウトパターンをコンピュータで生成する集積回
路のレイアウト生成方法において、コンピュータが、前
記集積回路のレイアウトパターンからシンボリックレイ
アウトを作成するシンボリックレイアウト作成ステップ
と、コンピュータが、前記レイアウトパターンの回路接
続情報に対してトランジスタサイズの最適化を行うトラ
ンジスタサイズ最適化ステップと、コンピュータが、前
記シンボリックレイアウト作成ステップにて変換された
シンボリックレイアウトと、トランジスタサイズ最適化
ステップにて最適化された回路接続情報とからシンボリ
ックレイアウトのトランジスタと変更後のサイズの対応
情報を生成する対応情報生成ステップと、コンピュータ
が、この対応情報に従ってシンボリックレイアウト中の
トランジスタシンボルの変換を行うシンボル変換ステッ
プと、コンピュータが、この生成されたシンボリックレ
イアウトについての圧縮処理を行うコンパクションステ
ップと、コンピュータが、この圧縮処理されたシンボリ
ックレイアウトから新たなレイアウトパターンを生成す
る新規レイアウトパターン生成ステップと、コンピュー
タが、この新規レイアウトパターン生成ステップにて生
成されたレイアウトが所定の条件を満たすか否かの評価
を行う評価ステップと、コンピュータが、この評価ステ
ップによる評価の結果所定の条件を満足しない場合に
は、そのレイアウトパターンの回路接続情報を抽出する
回路抽出ステップと、を含み、前記トランジスタサイズ
最適化ステップは、前記回路抽出ステップにて抽出され
た回路接続情報を用いてトランジスタのサイズを最適化
し、前記シンボル変換ステップは、前記コンパクション
手段にて生成された圧縮処理後のシンボリックレイアウ
トに対してシンボル変換を行うことで新規レイアウトパ
ターンを得ることを特徴とする。
【００２２】
【発明の実施の形態】以下、本発明に係る集積回路のレ
イアウト生成装置及びその方法の実施形態について図面
を参照しながら説明する。
イアウト生成装置及びその方法の実施形態について図面
を参照しながら説明する。
【００２３】第１の実施の形態 図１は、本発明に係る集積回路のレイアウト生成方法を
示したフローチャートである。この集積回路のレイアウ
ト生成方法は、集積回路のレイアウトパターンからシン
ボリックレイアウトを作成するシンボリックレイアウト
作成ステップＳ１０１と、レイアウトパターンの回路接
続情報に対してトランジスタのサイズを変更するトラン
ジスタサイズ変更ステップＳ１０２と、シンボリックレ
イアウト作成ステップＳ１０１にて作成されたシンボリ
ックレイアウトと、トランジスタサイズ変更ステップＳ
１０２にて変更された回路接続情報とからシンボリック
レイアウトのトランジスタと変更後のサイズの対応情報
を生成する対応情報生成ステップＳ１０３と、この対応
情報に従ってシンボリックレイアウト中のトランジスタ
シンボルの変換を行うシンボル変換ステップＳ１０４
と、この生成されたシンボリックレイアウトについての
圧縮処理を行うコンパクションステップＳ１０５と、こ
の圧縮処理されたシンボリックレイアウトから新たなレ
イアウトパターンを生成する新規レイアウトパターン生
成ステップＳ１０６と、を含むようにしてある。
示したフローチャートである。この集積回路のレイアウ
ト生成方法は、集積回路のレイアウトパターンからシン
ボリックレイアウトを作成するシンボリックレイアウト
作成ステップＳ１０１と、レイアウトパターンの回路接
続情報に対してトランジスタのサイズを変更するトラン
ジスタサイズ変更ステップＳ１０２と、シンボリックレ
イアウト作成ステップＳ１０１にて作成されたシンボリ
ックレイアウトと、トランジスタサイズ変更ステップＳ
１０２にて変更された回路接続情報とからシンボリック
レイアウトのトランジスタと変更後のサイズの対応情報
を生成する対応情報生成ステップＳ１０３と、この対応
情報に従ってシンボリックレイアウト中のトランジスタ
シンボルの変換を行うシンボル変換ステップＳ１０４
と、この生成されたシンボリックレイアウトについての
圧縮処理を行うコンパクションステップＳ１０５と、こ
の圧縮処理されたシンボリックレイアウトから新たなレ
イアウトパターンを生成する新規レイアウトパターン生
成ステップＳ１０６と、を含むようにしてある。
【００２４】図２は本実施形態の集積回路のレイアウト
生成装置の第１実施形態についてのものである。このレ
イアウト生成装置は、ポリゴン・シンボリック変換手段
１２０と、トランジスタサイズ変更手段１５０と、対応
情報生成手段１７０と、シンボル変換手段１９０と、コ
ンパクション手段２１０と、シンボリック・ポリゴン変
換手段２３０とから構成される。
生成装置の第１実施形態についてのものである。このレ
イアウト生成装置は、ポリゴン・シンボリック変換手段
１２０と、トランジスタサイズ変更手段１５０と、対応
情報生成手段１７０と、シンボル変換手段１９０と、コ
ンパクション手段２１０と、シンボリック・ポリゴン変
換手段２３０とから構成される。
【００２５】本実施形態のレイアウト生成装置は、ま
ず、ポリゴン・シンボリック手段１２０により既存のレ
イアウトパターン１１０からシンボリックレイアウト１
３０を生成する。次に、このレイアウトパターン１１０
に対応する回路接続情報１４０に対して、トランジスタ
サイズ変更手段１５０によりトランジスタサイズの変更
を行い、トランジスタサイズ変更後回路接続情報１６０
を作成する。ここで、回路接続情報１４０とはスケマテ
ィックデータ、ＳＰＩＣＥネットリスト等のことであ
る。また、トランジスタサイズ変更手段１５０は、スケ
マティックデータの場合はスケマティックエディタ、Ｓ
ＰＩＣＥネットリストの場合はテキストエディタ等を用
いて操作者がトランジスタのサイズを変更するようにし
てもよい。
ず、ポリゴン・シンボリック手段１２０により既存のレ
イアウトパターン１１０からシンボリックレイアウト１
３０を生成する。次に、このレイアウトパターン１１０
に対応する回路接続情報１４０に対して、トランジスタ
サイズ変更手段１５０によりトランジスタサイズの変更
を行い、トランジスタサイズ変更後回路接続情報１６０
を作成する。ここで、回路接続情報１４０とはスケマテ
ィックデータ、ＳＰＩＣＥネットリスト等のことであ
る。また、トランジスタサイズ変更手段１５０は、スケ
マティックデータの場合はスケマティックエディタ、Ｓ
ＰＩＣＥネットリストの場合はテキストエディタ等を用
いて操作者がトランジスタのサイズを変更するようにし
てもよい。
【００２６】次に、上記シンボリックレイアウト１３０
とトランジスタサイズ変更後回路接続情報１６０から対
応情報生成手段１７０により対応情報１８０を作成す
る。
とトランジスタサイズ変更後回路接続情報１６０から対
応情報生成手段１７０により対応情報１８０を作成す
る。
【００２７】図３に対応情報生成手段１７０の構成の具
体例を示す。この対応情報生成手段１７０は、シンボリ
ックレイアウト１３０と、トランジスタサイズ変更後回
路接続情報１６０とを入力し、シンボリックレイアウト
１３０のトランジスタと変更された回路接続情報１６０
のトランジスタとの一致情報を作成する一致情報作成手
段１７１と、この一致情報作成手段１７１にて作成され
た一致情報１７２からシンボリックレイアウトのトラン
ジスタと変更後のサイズの対応情報を作成する対応情報
作成手段１７３とを備えるものである。
体例を示す。この対応情報生成手段１７０は、シンボリ
ックレイアウト１３０と、トランジスタサイズ変更後回
路接続情報１６０とを入力し、シンボリックレイアウト
１３０のトランジスタと変更された回路接続情報１６０
のトランジスタとの一致情報を作成する一致情報作成手
段１７１と、この一致情報作成手段１７１にて作成され
た一致情報１７２からシンボリックレイアウトのトラン
ジスタと変更後のサイズの対応情報を作成する対応情報
作成手段１７３とを備えるものである。
【００２８】この一致情報生成手段１７１は、シンボリ
ックレイアウト１３０とトランジスタサイズ変更後回路
接続情報１６０の間で回路比較を行い、シンボリックレ
イアウトとトランジスタサイズ変更後回路接続情報間の
トランジスタ一致情報１７２を作成する。このトランジ
スタ一致情報１７２の例を図４（ａ）に示す。この図表
の第１列目にはシンボリックデータ１３０中のトランジ
スタシンボルの識別記号が書かれており、それぞれの識
別記号の隣にはそのトランジスタシンボルに対応するト
ランジスタサイズ変更後回路接続情報１６０中のトラン
ジスタの識別記号が書かれている。この一致情報１７２
によりシンボリックレイアウトのトランジスタとトラン
ジスタサイズ変更後回路接続情報のトランジスタの一致
関係を得ることができる。
ックレイアウト１３０とトランジスタサイズ変更後回路
接続情報１６０の間で回路比較を行い、シンボリックレ
イアウトとトランジスタサイズ変更後回路接続情報間の
トランジスタ一致情報１７２を作成する。このトランジ
スタ一致情報１７２の例を図４（ａ）に示す。この図表
の第１列目にはシンボリックデータ１３０中のトランジ
スタシンボルの識別記号が書かれており、それぞれの識
別記号の隣にはそのトランジスタシンボルに対応するト
ランジスタサイズ変更後回路接続情報１６０中のトラン
ジスタの識別記号が書かれている。この一致情報１７２
によりシンボリックレイアウトのトランジスタとトラン
ジスタサイズ変更後回路接続情報のトランジスタの一致
関係を得ることができる。
【００２９】トランジスタ一致情報１７２により、シン
ボリックレイアウト１３０中の各トランジスタシンボル
に対応するトランジスタサイズ変更後回路接続情報１６
０中のトランジスタの識別記号がわかるので、トランジ
スタサイズ変更後回路接続情報１６０よりこの識別記号
に該当するトランジスタのサイズ変更後のチャネル長と
チャネル幅を検索して対応情報を得ることができる。こ
れにより、シンボリックレイアウト１３０中の各トラン
ジスタシンボルの識別記号とそのトランジスタシンボル
のサイズ変更後のチャネル長、チャネル幅を対応させた
対応情報１８０を作成することができる。この対応情報
１８０の例を図４（ｂ）に示す。この図表の第１列目に
シンボリックレイアウト１３０中の各トランジスタシン
ボルの識別記号を、その隣にはそのトランジスタシンボ
ルのサイズ変更後のチャネル長とチャネル幅を記すよう
にしてある。
ボリックレイアウト１３０中の各トランジスタシンボル
に対応するトランジスタサイズ変更後回路接続情報１６
０中のトランジスタの識別記号がわかるので、トランジ
スタサイズ変更後回路接続情報１６０よりこの識別記号
に該当するトランジスタのサイズ変更後のチャネル長と
チャネル幅を検索して対応情報を得ることができる。こ
れにより、シンボリックレイアウト１３０中の各トラン
ジスタシンボルの識別記号とそのトランジスタシンボル
のサイズ変更後のチャネル長、チャネル幅を対応させた
対応情報１８０を作成することができる。この対応情報
１８０の例を図４（ｂ）に示す。この図表の第１列目に
シンボリックレイアウト１３０中の各トランジスタシン
ボルの識別記号を、その隣にはそのトランジスタシンボ
ルのサイズ変更後のチャネル長とチャネル幅を記すよう
にしてある。
【００３０】対応情報１８０をもとに、シンボル変換手
段１９０によりシンボリックレイアウト１３０中のトラ
ンジスタシンボルのサイズの変更を行う。このトランジ
スタサイズ変更後シンボリックレイアウト２００に対し
てコンパクション手段２１０により圧縮処理を行う。そ
して、この圧縮処理後シンボリックレイアウト２２０を
シンボリック・ポリゴン変換手段２３０によりポリゴン
データに変換することにより新規レイアウトパターン２
４０を生成する。
段１９０によりシンボリックレイアウト１３０中のトラ
ンジスタシンボルのサイズの変更を行う。このトランジ
スタサイズ変更後シンボリックレイアウト２００に対し
てコンパクション手段２１０により圧縮処理を行う。そ
して、この圧縮処理後シンボリックレイアウト２２０を
シンボリック・ポリゴン変換手段２３０によりポリゴン
データに変換することにより新規レイアウトパターン２
４０を生成する。
【００３１】本実施形態では、回路接続情報に対して行
ったトランジスタサイズの変更を既存のレイアウトパタ
ーンから抽出したシンボリックレイアウトに反映させて
コンパクションし、新規レイアウトパターンを生成する
ようにしたので、既存のレイアウトパターンのトランジ
スタサイズを変更した新規レイアウトパターンの生成が
効率的に行うことができる。
ったトランジスタサイズの変更を既存のレイアウトパタ
ーンから抽出したシンボリックレイアウトに反映させて
コンパクションし、新規レイアウトパターンを生成する
ようにしたので、既存のレイアウトパターンのトランジ
スタサイズを変更した新規レイアウトパターンの生成が
効率的に行うことができる。
【００３２】第２の実施形態 本発明に係る第２の実施形態を図５に示す。本実施形態
においては、図２に示した第１の実施形態におけるトラ
ンジスタサイズ変更手段１３０をトランジスタサイズ最
適化手段２５０に置き換えた構成となっている。このト
ランジスタサイズ最適化手段２５０により、回路接続情
報１４０からトランジスタのサイズをタイミングや消費
電力等を考慮して最適化した回路接続情報１６０を生成
することができる。他の部分の処理は第１の実施形態と
同様である。
においては、図２に示した第１の実施形態におけるトラ
ンジスタサイズ変更手段１３０をトランジスタサイズ最
適化手段２５０に置き換えた構成となっている。このト
ランジスタサイズ最適化手段２５０により、回路接続情
報１４０からトランジスタのサイズをタイミングや消費
電力等を考慮して最適化した回路接続情報１６０を生成
することができる。他の部分の処理は第１の実施形態と
同様である。
【００３３】図６にトランジスタサイズ最適化手段２５
０の構成の具体例を示す。このトランジスタサイズ最適
化手段２５０は、最適化仕様１４１と回路接続情報２６
１とを入力し、最適化仕様に従って回路接続情報中のト
ランジスタサイズを如何に変更するかの判断を行うトラ
ンジスタサイズ変更判断手段２５１と、このトランジス
タサイズ変更判断手段２５１における判断によりトラン
ジスタのサイズを変更してトランジスタサイズ変更後回
路接続情報１６０を出力するトランジスタサイズ変更手
段２５２と、を備えるものである。ここで、トランジス
タサイズ変更判断手段２５１は周知の技術を用いてトラ
ンジスタサイズの最適化のための判断を行うことができ
る。
０の構成の具体例を示す。このトランジスタサイズ最適
化手段２５０は、最適化仕様１４１と回路接続情報２６
１とを入力し、最適化仕様に従って回路接続情報中のト
ランジスタサイズを如何に変更するかの判断を行うトラ
ンジスタサイズ変更判断手段２５１と、このトランジス
タサイズ変更判断手段２５１における判断によりトラン
ジスタのサイズを変更してトランジスタサイズ変更後回
路接続情報１６０を出力するトランジスタサイズ変更手
段２５２と、を備えるものである。ここで、トランジス
タサイズ変更判断手段２５１は周知の技術を用いてトラ
ンジスタサイズの最適化のための判断を行うことができ
る。
【００３４】本実施形態のように構成することにより、
圧縮処理を行う前にトランジスタの最適化を行うように
することができる。これにより、圧縮処理を行った後に
トランジスタサイズの最適化を行うのに比較して、最適
化のための自由度を向上させることができると共に、よ
り効率的に圧縮処理を行うことができる。
圧縮処理を行う前にトランジスタの最適化を行うように
することができる。これにより、圧縮処理を行った後に
トランジスタサイズの最適化を行うのに比較して、最適
化のための自由度を向上させることができると共に、よ
り効率的に圧縮処理を行うことができる。
【００３５】第３の実施形態 図７は、本発明に係る集積回路のレイアウト生成方法を
示したフローチャートである。この集積回路のレイアウ
ト生成方法は、集積回路のレイアウトパターンからシン
ボリックレイアウトを作成するシンボリックレイアウト
作成ステップＳ１０１と、レイアウトパターンの回路接
続情報に対してトランジスタサイズの最適化を行うトラ
ンジスタサイズ最適化ステップＳ１０２と、シンボリッ
クレイアウト作成ステップにて変換されたシンボリック
レイアウトと、トランジスタサイズ最適化ステップにて
最適化された回路接続情報とからシンボリックレイアウ
トのトランジスタと変更後のサイズの対応情報を生成す
る対応情報生成ステップＳ１０３と、この対応情報に従
ってシンボリックレイアウト中のトランジスタシンボル
の変換を行うシンボル変換ステップＳ１０４と、この生
成されたシンボリックレイアウトについての圧縮処理を
行うコンパクションステップＳ１０５と、この圧縮処理
されたシンボリックレイアウトから新たなレイアウトパ
ターンを生成する新規レイアウトパターン生成ステップ
Ｓ１０６と、この新規レイアウトパターン生成ステップ
にて生成されたレイアウトが所定の条件を満たすか否か
の評価を行う評価ステップＳ１０７と、この評価ステッ
プによる評価の結果所定の条件を満足しない場合には、
そのレイアウトパターンの回路接続情報を抽出する回路
抽出ステップＳ１０８と、を含み、トランジスタサイズ
最適化ステップは、前記回路抽出ステップにて抽出され
た回路接続情報を用いてトランジスタのサイズを最適化
し、シンボル変換ステップＳ１０４は、コンパクション
手段Ｓ１０５にて生成された圧縮処理後のシンボリック
レイアウトに対してシンボル変換を行うことで新規レイ
アウトパターンを得るようにしてある。
示したフローチャートである。この集積回路のレイアウ
ト生成方法は、集積回路のレイアウトパターンからシン
ボリックレイアウトを作成するシンボリックレイアウト
作成ステップＳ１０１と、レイアウトパターンの回路接
続情報に対してトランジスタサイズの最適化を行うトラ
ンジスタサイズ最適化ステップＳ１０２と、シンボリッ
クレイアウト作成ステップにて変換されたシンボリック
レイアウトと、トランジスタサイズ最適化ステップにて
最適化された回路接続情報とからシンボリックレイアウ
トのトランジスタと変更後のサイズの対応情報を生成す
る対応情報生成ステップＳ１０３と、この対応情報に従
ってシンボリックレイアウト中のトランジスタシンボル
の変換を行うシンボル変換ステップＳ１０４と、この生
成されたシンボリックレイアウトについての圧縮処理を
行うコンパクションステップＳ１０５と、この圧縮処理
されたシンボリックレイアウトから新たなレイアウトパ
ターンを生成する新規レイアウトパターン生成ステップ
Ｓ１０６と、この新規レイアウトパターン生成ステップ
にて生成されたレイアウトが所定の条件を満たすか否か
の評価を行う評価ステップＳ１０７と、この評価ステッ
プによる評価の結果所定の条件を満足しない場合には、
そのレイアウトパターンの回路接続情報を抽出する回路
抽出ステップＳ１０８と、を含み、トランジスタサイズ
最適化ステップは、前記回路抽出ステップにて抽出され
た回路接続情報を用いてトランジスタのサイズを最適化
し、シンボル変換ステップＳ１０４は、コンパクション
手段Ｓ１０５にて生成された圧縮処理後のシンボリック
レイアウトに対してシンボル変換を行うことで新規レイ
アウトパターンを得るようにしてある。
【００３６】本発明に係る第３の実施形態を図８に示
す。本実施形態は第２の実施形態に回路抽出手段２６０
を加えた構成となっている。新規レイアウトパターン２
４０を生成するまでの処理は図５の実施形態と同様であ
る。本実施形態ではこの新規レイアウトパターン２４０
から回路抽出手段２６０によって回路接続情報を抽出
し、これを回路接続情報１４０と置き換える。この回路
抽出手段２５０にて抽出された回路接続情報を用いてト
ランジスタサイズ最適化手段２５０にて最適化処理を行
う。
す。本実施形態は第２の実施形態に回路抽出手段２６０
を加えた構成となっている。新規レイアウトパターン２
４０を生成するまでの処理は図５の実施形態と同様であ
る。本実施形態ではこの新規レイアウトパターン２４０
から回路抽出手段２６０によって回路接続情報を抽出
し、これを回路接続情報１４０と置き換える。この回路
抽出手段２５０にて抽出された回路接続情報を用いてト
ランジスタサイズ最適化手段２５０にて最適化処理を行
う。
【００３７】一方、圧縮処理後シンボリックレイアウト
２２０についても同様にコンパクション処理前のシンボ
リックレイアウト１３０と置き換え、このコンパクショ
ン処理後のシンボリックレイアウト１３０と前述の抽出
された回路接続情報に対して最適化処理を行った後のト
ランジスタサイズ変更後の回路接続情報１６０とを用い
て対応情報生成手段により対応情報１８０を生成する。
２２０についても同様にコンパクション処理前のシンボ
リックレイアウト１３０と置き換え、このコンパクショ
ン処理後のシンボリックレイアウト１３０と前述の抽出
された回路接続情報に対して最適化処理を行った後のト
ランジスタサイズ変更後の回路接続情報１６０とを用い
て対応情報生成手段により対応情報１８０を生成する。
【００３８】ここで生成された対応情報１８０とシンボ
リックレイアウト１３０とを用いてシンボル変換手段１
９０によりシンボル変換を行い、以下同様にして処理を
行っていく。このようにして、満足する新規レイアウト
パターン２４０が得られるまでこの処理を繰り返す。
リックレイアウト１３０とを用いてシンボル変換手段１
９０によりシンボル変換を行い、以下同様にして処理を
行っていく。このようにして、満足する新規レイアウト
パターン２４０が得られるまでこの処理を繰り返す。
【００３９】本実施形態により、既存レイアウトパター
ンからトランジスタサイズの最適化処理を繰り返し行っ
て、さらに質の高い新規レイアウトパターンを生成する
ことが可能である。以上のように、既存レイアウトパタ
ーンに対応する回路接続情報に対して行ったトランジス
タサイズの変更結果を対応情報を介して既存レイアウト
パターンから生成したシンボリックレイアウトに反映さ
せてコンパクションし、新規レイアウトパターンを生成
するようにした。このことにより、既存レイアウトパタ
ーンからトランジスタサイズを変更した新規レイアウト
パターンを生成するのに、トランジスタサイズの変更処
理を回路接続情報に対して行えばよいため、作業を効率
的に行うことができる。
ンからトランジスタサイズの最適化処理を繰り返し行っ
て、さらに質の高い新規レイアウトパターンを生成する
ことが可能である。以上のように、既存レイアウトパタ
ーンに対応する回路接続情報に対して行ったトランジス
タサイズの変更結果を対応情報を介して既存レイアウト
パターンから生成したシンボリックレイアウトに反映さ
せてコンパクションし、新規レイアウトパターンを生成
するようにした。このことにより、既存レイアウトパタ
ーンからトランジスタサイズを変更した新規レイアウト
パターンを生成するのに、トランジスタサイズの変更処
理を回路接続情報に対して行えばよいため、作業を効率
的に行うことができる。
【００４０】
【発明の効果】以上説明してきたように、本発明に係る
集積回路のレイアウト生成方法及びその方法によれば、
集積回路の設計のための処理効率を向上することができ
る。
集積回路のレイアウト生成方法及びその方法によれば、
集積回路の設計のための処理効率を向上することができ
る。
【図１】本発明に係る集積回路の生成方法の第１の実施
形態を示すフローチャートである。
形態を示すフローチャートである。
【図２】本発明に係る集積回路生成の装置の第１の実施
形態の構成を示すブロック図である。
形態の構成を示すブロック図である。
【図３】本実施形態における対応情報生成手段１７０の
構成を示すブロック図である。
構成を示すブロック図である。
【図４】（ａ）は一致情報１７２の例を示す図表であ
り、（ｂ）は対応情報１８０の例を示す図表である。
り、（ｂ）は対応情報１８０の例を示す図表である。
【図５】本発明に係る集積回路生成装置の第２の実施形
態の構成を示すブロック図である。
態の構成を示すブロック図である。
【図６】トランジスタサイズ最適化手段２５０の構成を
示すブロック図である。
示すブロック図である。
【図７】本発明に係る集積回路の生成方法の第３の実施
形態を示すフローチャートである。
形態を示すフローチャートである。
【図８】本発明に係る集積回路生成装置の第３の実施形
態の構成を示すブロック図である。
態の構成を示すブロック図である。
【図９】従来の集積回路の生成装置を示すブロック図で
ある。
ある。
【図１０】従来の集積回路の生成装置を示すブロック図
である。
である。
【符号の説明】 １，１４０ 回路接続情報 ２ シンボリックレイアウト合成手段 ３ シンボリックレイアウト ４ コンパクション手段 ５ 圧縮処理後シンボリックレイアウト ６ シンボリック・ポリゴン変換手段 ７ レイアウトパターン ８，１１０ 既存レイアウトパターン ９，１２０ ポリゴン・シンボリック変換手段 １０，１３０ シンボリックレイアウト １１，２１０ コンパクション手段 １２，２２０ 圧縮処理後シンボリックレイアウト １３，２３０ シンボリック・ポリゴン変換手段 １４，２４０ 新規レイアウトパターン １５ 回路抽出手段 １６ 回路接続情報 １７，２５０ トランジスタサイズ最適化手段 １８，１９０ シンボル変換手段 １９ トランジスタサイズ変更後シンボリックレイアウ
ト １４１ トランジスタ情報 １５０ トランジスタサイズ変更手段 １６０ トランジスタサイズ変更後回路接続情報 １７０ 対応情報生成手段 １７１ 一致情報作成手段 １７２ 一致情報 １７３ 対応情報作成手段 １８０ 対応情報 ２５１ トランジスタサイズ変更判断手段 ２５２ トランジスタサイズ変更手段 ２６０ 回路抽出手段
ト １４１ トランジスタ情報 １５０ トランジスタサイズ変更手段 １６０ トランジスタサイズ変更後回路接続情報 １７０ 対応情報生成手段 １７１ 一致情報作成手段 １７２ 一致情報 １７３ 対応情報作成手段 １８０ 対応情報 ２５１ トランジスタサイズ変更判断手段 ２５２ トランジスタサイズ変更手段 ２６０ 回路抽出手段
フロントページの続き (56)参考文献 特開 平８−36597（ＪＰ，Ａ) 特開 平７−296015（ＪＰ，Ａ) 特開 平６−222549（ＪＰ，Ａ) 特開 平５−242199（ＪＰ，Ａ) Ｔａｃｈｉｂａｎａ，Ｍ．、外６名, Ｐｏｗｅｒ ａｎｄ Ａｒｅａ Ｍｉｎ ｉｍｉｚａｔｉｏｎ ｂｙ Ｒｅｏｒｇ ａｎｉｚｉｎｇ ＣＭＯＳ Ｃｏｍｐｌ ｅｘ−Ｇａｔｅｓ，ＩＥＩＣＥ Ｔｒａ ｎｓａｃｔｉｏｎｓ ｏｎ Ｆｕｎｄａ ｍｅｎｔａｌｓ ｏｆ Ｅｌｅｃｔｒｏ ｎｉｃｓ，Ｃｏｍｍｕｎｉｃａｔｉｏｎ ｓ ａｎｄ Ｃｏｍｐｕｔｅｒ Ｓｃｉ ｅｎｃｅ，電子情報通信学会，1996年 ３月25日，Ｖｏｌ．Ｅ79−Ａ、Ｎｏ. ３，ｐ．312−320 (58)調査した分野(Int.Cl.7，ＤＢ名) G06F 17/50 658 ＪＩＣＳＴファイル（ＪＯＩＳ)
Claims (7)
- 【請求項１】 集積回路のレイアウトパターンからその
トランジスタのサイズを変更して新規のレイアウトパタ
ーンを生成する集積回路のレイアウト生成装置におい
て、前記集積回路のレイアウトパターンをシンボリック
レイアウトに変換するポリゴン・シンボリック変換手段
と、前記レイアウトパターンの回路接続情報に対してト
ランジスタのサイズを変更するトランジスタサイズ変更
手段と、前記ポリゴン・シンボリック変換手段にて変換
されたシンボリックレイアウトと、トランジスタサイズ
変更手段にて変更された回路接続情報とからシンボリッ
クレイアウトのトランジスタと変更後のサイズの対応情
報を生成する対応情報生成手段と、この対応情報に従っ
てシンボリックレイアウト中のトランジスタシンボルの
変換を行うシンボル変換手段と、この変換されたシンボ
リックレイアウトについての圧縮処理を行うコンパクシ
ョン手段と、この圧縮処理されたシンボリックレイアウ
トを新たなレイアウトパターンに変換するシンボリック
・ポリゴン変換手段と、を備え、新規レイアウトパター
ンを生成することを特徴とする集積回路のレイアウト生
成装置。 - 【請求項２】 前記トランジスタサイズ変更手段は、ト
ランジスタサイズの最適化を行うことを特徴とする請求
項１記載の集積回路のレイアウト生成装置。 - 【請求項３】 前記対応情報生成手段は、前記ポリゴン
・シンボリック変換手段にて変換されたシンボリックレ
イアウトと、トランジスタサイズ変更手段にて変更され
た回路接続情報とを入力し、前記シンボリックレイアウ
トのトランジスタと前記変更された回路接続情報のトラ
ンジスタとの一致情報を作成する一致情報作成手段と、
この一致情報作成手段にて作成されたトランジスタ一致
情報からシンボリックレイアウトのトランジスタと変更
後のサイズの対応情報を作成する対応情報作成手段と、
を備えることを特徴とする請求項１記載の集積回路のレ
イアウト生成装置。 - 【請求項４】 前記一致情報作成手段は、前記ポリゴン
・シンボリック変換手段にて変換されたシンボリックレ
イアウトと、トランジスタサイズ変更手段にて変更され
た回路接続情報の間で回路比較を行いシンボリックレイ
アウトのトランジスタとサイズ変更後の回路接続情報の
トランジスタの一致情報を作成し、前記対応情報作成手
段は、この一致情報作成手段にて作成されたトランジス
タ一致情報を用いて、シンボリックレイアウトのトラン
ジスタと、そのトランジスタの変更後のサイズとの対応
関係を作成する、ことを特徴とする請求項３記載の集積
回路のレイアウト生成装置。 - 【請求項５】 集積回路のレイアウトパターンからその
トランジスタのサイズを変更して新規のレイアウトパタ
ーンを生成する集積回路のレイアウト生成装置におい
て、前記集積回路のレイアウトパターンをシンボリック
レイアウトに変換するポリゴン・シンボリック変換手段
と、前記レイアウトパターンの回路接続情報に対してト
ランジスタサイズの最適化を行うトランジスタサイズ最
適化手段と、前記ポリゴン・シンボリック変換手段にて
変換されたシンボリックレイアウトと、トランジスタサ
イズ最適化手段にて最適化された回路接続情報とからシ
ンボリックレイアウトのトランジスタと変更後のサイズ
の対応情報を生成する対応情報生成手段と、この対応情
報に従ってシンボリックレイアウト中のトランジスタシ
ンボルの変換を行うシンボル変換手段と、この変換され
たシンボリックレイアウトについての圧縮処理を行うコ
ンパクション手段と、この圧縮処理されたシンボリック
レイアウトを新たなレイアウトパターンに変換するシン
ボリック・ポリゴン変換手段と、このシンボリック・ポ
リゴン変換手段にて変換されたレイアウトパターンから
回路接続情報を抽出する回路抽出手段と、を備え、前記
トランジスタサイズ最適化手段は、前記回路抽出手段に
て抽出された回路接続情報を用いてトランジスタのサイ
ズを最適化し、前記シンボル変換手段は、前記コンパク
ション手段にて生成された圧縮処理後のシンボリックレ
イアウトに対してシンボル変換を行うことで新規レイア
ウトパターンを得ることを特徴とする集積回路のレイア
ウト生成装置。 - 【請求項６】 集積回路のレイアウトパターンからその
トランジスタのサイズを変更して新規のレイアウトパタ
ーンをコンピュータで生成する集積回路のレイアウト生
成方法において、コンピュータが、 前記集積回路のレイアウトパターンか
らシンボリックレイアウトを作成するシンボリックレイ
アウト作成ステップと、コンピュータが、 前記レイアウトパターンの回路接続情
報に対してトランジスタのサイズを変更するトランジス
タサイズ変更ステップと、コンピュータが、 前記シンボリックレイアウト作成ステ
ップにて作成されたシンボリックレイアウトと、トラン
ジスタサイズ変更ステップにて変更された回路接続情報
とからシンボリックレイアウトのトランジスタと変更後
のサイズの対応情報を生成する対応情報生成ステップ
と、コンピュータが、 この対応情報に従ってシンボリックレ
イアウト中のトランジスタシンボルの変換を行うシンボ
ル変換ステップと、コンピュータが、 この変換されたシンボリックレイアウ
トについての圧縮処理を行うコンパクションステップ
と、コンピュータが、 この圧縮処理されたシンボリックレイ
アウトから新たなレイアウトパターンを生成する新規レ
イアウトパターン生成ステップと、 を含むことを特徴とする集積回路のレイアウト生成方
法。 - 【請求項７】 集積回路のレイアウトパターンからその
トランジスタのサイズを変更して新規のレイアウトパタ
ーンをコンピュータで生成する集積回路のレイアウト生
成方法において、コンピュータが、 前記集積回路のレイアウトパターンか
らシンボリックレイアウトを作成するシンボリックレイ
アウト作成ステップと、コンピュータが、 前記レイアウトパターンの回路接続情
報に対してトランジスタサイズの最適化を行うトランジ
スタサイズ最適化ステップと、コンピュータが、 前記シンボリックレイアウト作成ステ
ップにて変換されたシンボリックレイアウトと、トラン
ジスタサイズ最適化ステップにて最適化された回路接続
情報とからシンボリックレイアウトのトランジスタと変
更後のサイズの対応情報を生成する対応情報生成ステッ
プと、コンピュータが、 この対応情報に従ってシンボリックレ
イアウト中のトランジスタシンボルの変換を行うシンボ
ル変換ステップと、コンピュータが、 この生成されたシンボリックレイアウ
トについての圧縮処理を行うコンパクションステップ
と、コンピュータが、 この圧縮処理されたシンボリックレイ
アウトから新たなレイアウトパターンを生成する新規レ
イアウトパターン生成ステップと、コンピュータが、 この新規レイアウトパターン生成ステ
ップにて生成されたレイアウトが所定の条件を満たすか
否かの評価を行う評価ステップと、コンピュータが、 この評価ステップによる評価の結果所
定の条件を満足しない場合には、そのレイアウトパター
ンの回路接続情報を抽出する回路抽出ステップと、 を含み、前記トランジスタサイズ最適化ステップは、前
記回路抽出ステップにて抽出された回路接続情報を用い
てトランジスタのサイズを最適化し、前記シンボル変換
ステップは、前記コンパクション手段にて生成された圧
縮処理後のシンボリックレイアウトに対してシンボル変
換を行うことで新規レイアウトパターンを得ることを特
徴とする集積回路のレイアウト生成方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15236396A JP3346982B2 (ja) | 1996-06-13 | 1996-06-13 | 集積回路のレイアウト生成装置及びその方法 |
| US08/874,856 US5974244A (en) | 1996-06-13 | 1997-06-13 | Layout pattern generation device for semiconductor integrated circuits and method therefor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15236396A JP3346982B2 (ja) | 1996-06-13 | 1996-06-13 | 集積回路のレイアウト生成装置及びその方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09330351A JPH09330351A (ja) | 1997-12-22 |
| JP3346982B2 true JP3346982B2 (ja) | 2002-11-18 |
Family
ID=15538905
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15236396A Expired - Fee Related JP3346982B2 (ja) | 1996-06-13 | 1996-06-13 | 集積回路のレイアウト生成装置及びその方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5974244A (ja) |
| JP (1) | JP3346982B2 (ja) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6351841B1 (en) * | 2000-03-21 | 2002-02-26 | Cadence Design Systems, Inc. | Method and apparatus for creating multi-gate transistors with integrated circuit polygon compactors |
| JP3892205B2 (ja) | 2000-04-14 | 2007-03-14 | 松下電器産業株式会社 | レイアウトコンパクション方法 |
| JP2002110808A (ja) * | 2000-09-29 | 2002-04-12 | Toshiba Microelectronics Corp | Ｌｓｉレイアウト設計装置、レイアウト設計方法、レイアウト設計プログラム、及び半導体集積回路装置 |
| US6574779B2 (en) | 2001-04-12 | 2003-06-03 | International Business Machines Corporation | Hierarchical layout method for integrated circuits |
| WO2005031460A2 (en) * | 2003-09-24 | 2005-04-07 | Clear Shape Technologies, Inc. | Lithograph method and system with selective illumination of mask features separated in the frequency domain using different illumination schemes |
| JP4521640B2 (ja) * | 2003-11-06 | 2010-08-11 | カデンス・デザイン・システムズ・インコーポレーテッド | 集積回路製作におけるデルタ情報設計クロージャ |
| US7360191B2 (en) * | 2003-11-06 | 2008-04-15 | Clear Shape Technologies, Inc. | Delta information design closure integrated circuit fabrication |
| US7117456B2 (en) * | 2003-12-03 | 2006-10-03 | International Business Machines Corporation | Circuit area minimization using scaling |
| US7448012B1 (en) | 2004-04-21 | 2008-11-04 | Qi-De Qian | Methods and system for improving integrated circuit layout |
| US20060242618A1 (en) * | 2005-02-14 | 2006-10-26 | Yao-Ting Wang | Lithographic simulations using graphical processing units |
| US7385988B2 (en) * | 2005-02-28 | 2008-06-10 | Cisco Technology, Inc. | Method and apparatus for limiting VPNv4 prefixes per VPN in an inter-autonomous system environment |
| US8225248B2 (en) * | 2005-10-24 | 2012-07-17 | Cadence Design Systems, Inc. | Timing, noise, and power analysis of integrated circuits |
| US7669161B2 (en) * | 2007-06-22 | 2010-02-23 | Synopsys, Inc. | Minimizing effects of interconnect variations in integrated circuit designs |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4827428A (en) * | 1985-11-15 | 1989-05-02 | American Telephone And Telegraph Company, At&T Bell Laboratories | Transistor sizing system for integrated circuits |
| JPH06102659A (ja) * | 1992-09-22 | 1994-04-15 | Toshiba Corp | マスク・レイアウト生成方法 |
| JP3139896B2 (ja) * | 1993-11-05 | 2001-03-05 | 株式会社東芝 | 半導体レイアウト方法 |
| US5625568A (en) * | 1993-12-22 | 1997-04-29 | Vlsi Technology, Inc. | Method and apparatus for compacting integrated circuits with standard cell architectures |
| JP3190514B2 (ja) * | 1994-03-17 | 2001-07-23 | 富士通株式会社 | レイアウトデータ生成装置及び生成方法 |
| JP3202490B2 (ja) * | 1994-07-22 | 2001-08-27 | 株式会社東芝 | 集積回路のレイアウト方法及び集積回路のレイアウト装置 |
| US5633807A (en) * | 1995-05-01 | 1997-05-27 | Lucent Technologies Inc. | System and method for generating mask layouts |
| US5880967A (en) * | 1995-05-01 | 1999-03-09 | Synopsys, Inc. | Minimization of circuit delay and power through transistor sizing |
-
1996
- 1996-06-13 JP JP15236396A patent/JP3346982B2/ja not_active Expired - Fee Related
-
1997
- 1997-06-13 US US08/874,856 patent/US5974244A/en not_active Expired - Lifetime
Non-Patent Citations (1)
| Title |
|---|
| Ｔａｃｈｉｂａｎａ，Ｍ．、外６名，Ｐｏｗｅｒ ａｎｄ Ａｒｅａ Ｍｉｎｉｍｉｚａｔｉｏｎ ｂｙ Ｒｅｏｒｇａｎｉｚｉｎｇ ＣＭＯＳ Ｃｏｍｐｌｅｘ−Ｇａｔｅｓ，ＩＥＩＣＥ Ｔｒａｎｓａｃｔｉｏｎｓ ｏｎ Ｆｕｎｄａｍｅｎｔａｌｓ ｏｆ Ｅｌｅｃｔｒｏｎｉｃｓ，Ｃｏｍｍｕｎｉｃａｔｉｏｎｓ ａｎｄ Ｃｏｍｐｕｔｅｒ Ｓｃｉｅｎｃｅ，電子情報通信学会，１９９６年 ３月２５日，Ｖｏｌ．Ｅ７９−Ａ、Ｎｏ．３，ｐ．３１２−３２０ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09330351A (ja) | 1997-12-22 |
| US5974244A (en) | 1999-10-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3346982B2 (ja) | 集積回路のレイアウト生成装置及びその方法 | |
| JP3027009B2 (ja) | 設計取り込みシステム | |
| JP2954894B2 (ja) | 集積回路設計方法、集積回路設計のためのデータベース装置および集積回路設計支援装置 | |
| EP3451206B1 (en) | Method, apparatus, and device for generating a visual model layout of a space | |
| CN111737785B (zh) | 一种Revit和AutoCAD的数据交互方法、装置及系统 | |
| US9626469B2 (en) | Information processing apparatus, method of outputting circuit image, and storage medium storing circuit image output program | |
| JP2912227B2 (ja) | 三次元形状生成方法 | |
| JP3235287B2 (ja) | 画像編集装置 | |
| JP4288972B2 (ja) | レイアウトシステム、レイアウト支援システム、レイアウト支援プログラム及びレイアウト支援方法 | |
| JPH10187767A (ja) | パラメータ化ｈｄｌ記述方法、論理合成装置および論理合成プログラムを記録した媒体 | |
| JP2921484B2 (ja) | 論理回路修正方式 | |
| JP2003085221A (ja) | Ｒｔｌ自動階層化システムおよび方法、ｒｔｌ自動階層化プログラム | |
| JPH05283527A (ja) | Ｌｓｉ設計用データシートの出力装置 | |
| JPH0736523A (ja) | 図形輪郭抽出方法及び装置 | |
| JP3153481B2 (ja) | 回路図管理システム | |
| JP3113594B2 (ja) | 論理設計最適化装置及び方法 | |
| CN117539200A (zh) | 管控客户端、画面配置方法、电子设备及存储介质 | |
| JP2011134035A (ja) | 画像処理装置、画像処理装置の制御方法及びプログラム | |
| JPH10340281A (ja) | 展開接続図自動編集装置 | |
| JP3110678B2 (ja) | 設計支援システム | |
| JPH0635983A (ja) | 回路図生成システム | |
| JP2004302571A (ja) | 画面プログラム生成装置およびこれを用いた画面プログラム生成システム | |
| JPH07234865A (ja) | 文書処理方法およびその装置 | |
| JPH05283526A (ja) | Ｌｓｉ設計部品データの生成管理装置 | |
| JP2001084017A (ja) | Ｎｃデータ作成装置、ｎｃデータ作成方法および記憶媒体 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070906 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080906 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080906 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090906 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090906 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100906 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110906 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110906 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120906 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |