JP3348485B2 - Semiconductor devices and mounting boards - Google Patents
Semiconductor devices and mounting boardsInfo
- Publication number
- JP3348485B2 JP3348485B2 JP25517893A JP25517893A JP3348485B2 JP 3348485 B2 JP3348485 B2 JP 3348485B2 JP 25517893 A JP25517893 A JP 25517893A JP 25517893 A JP25517893 A JP 25517893A JP 3348485 B2 JP3348485 B2 JP 3348485B2
- Authority
- JP
- Japan
- Prior art keywords
- main surface
- die stage
- flat package
- positioning pins
- recess
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in printed circuit boards [PCB], e.g. insert-mounted components [IMC]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
【０００１】[0001]
【産業上の利用分野】この発明は、集積回路（ＩＣ）装
置等の半導体装置と、この装置を実装するための実装基
板とに関し、特に半導体装置のフラットパッケージの一
方の主表面にダイステージを露出させると共に実装基板
のパッケージ収納用凹部の底部に放熱板を設けたことに
より放熱性の向上を図ったものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device such as an integrated circuit (IC) device and a mounting substrate for mounting the device, and more particularly to a die stage on one main surface of a flat package of the semiconductor device. The heat radiation is improved by providing a heat radiating plate at the bottom of the package housing concave portion of the mounting board while being exposed.
【０００２】[0002]
【従来の技術】従来、表面実装型のＩＣ装置としては、
図５に示すようにフラットパッケージ１から導出したア
ウターリード２をＪ形に加工したもの、あるいは図６に
示すようにフラットパッケージ１から導出したアウター
リード２をガルウイング状に加工したものなどが知られ
ている。2. Description of the Related Art Conventionally, surface mount type IC devices include:
As shown in FIG. 5, the outer lead 2 derived from the flat package 1 is processed into a J shape, or the outer lead 2 derived from the flat package 1 is processed into a gull wing shape as shown in FIG. ing.
【０００３】また、この種のＩＣ装置を実装するための
実装基板としては、図７に示すようにリードピッチに対
応して半田ランド３を設けたプリント配線基板４等が知
られている。As a mounting board for mounting this type of IC device, there is known a printed wiring board 4 provided with solder lands 3 corresponding to a lead pitch as shown in FIG.
【０００４】図６のＩＣ装置を図７のプリント配線基板
４に実装する場合、チップマウンタによりＩＣ装置を基
板４上で半田ランド３に位置合せした後、接着剤５によ
り仮付けした状態で半田のリフロー処理を行なう。When the IC device shown in FIG. 6 is mounted on the printed wiring board 4 shown in FIG. 7, the IC device is positioned on the solder land 3 on the substrate 4 by a chip mounter, and the solder is temporarily attached with an adhesive 5. Is performed.
【０００５】[0005]
【発明が解決しようとする課題】上記した従来技術によ
ると、リードをＪ形又はガルウイング状に加工する工程
が必要である。また、リードピッチが０．３［ｍｍ］以
下のＩＣ装置では、リード加工の後検査工程等でリード
変形が生ずるのを防ぐため、リードを保護する枠付けが
必要である。According to the above-mentioned prior art, it is necessary to process the lead into a J-shape or a gull-wing shape. Further, in the case of an IC device having a lead pitch of 0.3 [mm] or less, it is necessary to form a frame for protecting the lead in order to prevent the lead from being deformed in an inspection step after the lead processing.
【０００６】リードピッチの小さいＩＣ装置では、リー
ド加工の際にリード先端の半田めっきが削られるため、
半田が供給不足になることがある。このための対策とし
て、リード加工後にリード先端に半田の厚めっきを施す
方法が提案されているが、この方法では、めっき処理に
伴ってリード変形が生ずることがある。In an IC device having a small lead pitch, the solder plating at the tip of the lead is shaved during the lead processing.
Solder supply may be insufficient. As a countermeasure for this, a method of applying thick plating of solder to the tip of the lead after the lead processing has been proposed. However, in this method, the lead may be deformed by the plating process.
【０００７】その上、ＩＣチップを固着したダイステー
ジがパッケージ１の内部に封入されており、しかもパッ
ケージ１を基板４から離間した状態で実装するため、Ｉ
Ｃチップ内で発生した熱がパッケージ外に逃げにくく、
放熱性が良好でなかった。In addition, a die stage to which an IC chip is fixed is sealed in the package 1 and the package 1 is mounted in a state of being separated from the substrate 4.
It is difficult for the heat generated in the C chip to escape to the outside of the package,
The heat dissipation was not good.
【０００８】この発明の目的は、リード加工を不要にす
ると共に放熱性の向上を図り、更には実装時の位置決め
を簡単に行えるようにすることにある。SUMMARY OF THE INVENTION It is an object of the present invention to eliminate the need for lead processing, improve heat dissipation , and furthermore, determine the positioning during mounting.
Is to be able to do easily .
【０００９】[0009]
【課題を解決するための手段】この発明に係る半導体装
置は、集積回路チップが一方の主表面に固着されたダイ
ステージと、このダイステージを前記集積回路チップと
共に収納するフラットパッケージと、前記集積回路チッ
プに接続されると共に前記フラットパッケージの側部か
ら外方に直線状に導出された多数のアウターリードとを
備えたものであって、前記ダイステージの他方の主表面
を前記フラットパッケージにおいて前記集積回路チップ
側とは反対側の主表面に露出させると共に、複数の位置
決めピンを前記ダイステージの他方の主表面と共通の平
面をなすように前記ダイステージから前記ダイステージ
の対角線に沿って突出させ、前記複数の位置決めピンを
前記フラットパッケージの複数のコーナーからそれぞれ
導出したことを特徴とするものである。According to the present invention, there is provided a semiconductor device comprising: a die stage having an integrated circuit chip fixed to one main surface thereof; a flat package accommodating the die stage together with the integrated circuit chip; A plurality of outer leads that are connected to a circuit chip and linearly led outward from the sides of the flat package, and the other main surface of the die stage is the flat package in the flat package. the integrated circuit chip side to expose the main surface of the opposite side, a plurality of locations
Place the locating pin in the same plane as the other main surface of the die stage.
From the die stage to the die stage
And the plurality of positioning pins are respectively derived from a plurality of corners of the flat package.
【００１０】また、この発明に係る実装基板は、上記の
ような半導体装置を実装するためのものであって、配線
が形成された主表面に前記フラットパッケージを収納す
るための凹部を設けると共に、この凹部の複数のコーナ
ーに前記複数の位置決めピンをそれぞれ嵌合するための
複数の位置決め溝を設け、前記多数のアウターリードを
いずれも直線状の状態で前記凹部の近傍の配線に接続可
能とするように前記凹部の深さを設定したことを特徴と
するものである。このような構成においては、前記凹部
の底部に前記ダイステージからの放熱を促すための放熱
板を設けるようにしてもよい。Further, the mounting board according to the present invention is for mounting a semiconductor device as described above, the wiring
The flat package is stored on the main surface where the
And a plurality of corners of the recess.
For fitting each of the plurality of positioning pins to
Providing a plurality of positioning grooves,
Both can be connected in a straight line to the wiring near the recess
The depth of the concave portion is set so as to be effective. In such a configuration, the concave portion
Radiation to promote heat radiation from the die stage at the bottom of the
A plate may be provided.
【００１１】[0011]
【作用】この発明の半導体装置によれば、ダイステージ
の一方の主表面にＩＣチップを固着すると共にダイステ
ージの他方の主表面をフラットパッケージから露出させ
たので、ＩＣチップの内部で発生した熱は、ダイステー
ジの他方の主表面（ダイステージの露出部）を介してフ
ラットパッケージ外に放出される。また、複数の位置決
めピンは、ダイステージの他方の主表面と共通の平面を
なすようにダイステージからダイステージの対角線に沿
って突出するので、ダイステージの露出部に連続する表
面部分がフラットパッケージから露出されるようにな
り、熱放出が一層促進される。さらに、複数の位置決め
ピンをフラットパッケージの複数のコーナーから導出し
たので、フラットパッケージを実装基板に装着する際に
位置決めを簡単に行なえる。According to the semiconductor device of the present invention, the die stage
The IC chip is fixed to one main surface of the
Expose the other major surface of the page from the flat package
Since the heat generated inside the IC chip, Daisute
The light is emitted outside the flat package through the other main surface of the die (exposed portion of the die stage) . Also, the plurality of positioning pins share a common plane with the other main surface of the die stage.
Along the diagonal line of the die stage
As a result, the surface portion continuous to the exposed portion of the die stage is exposed from the flat package, and heat release is further promoted. Further, since the plurality of positioning pins are led out from the plurality of corners of the flat package, positioning can be easily performed when the flat package is mounted on the mounting board.
【００１２】また、この発明の半導体装置をこの発明の
実装基板に実装するときは、複数の位置決めピンを複数
の位置決め溝にそれぞれ嵌合させるようにしてフラット
パッケージを凹部に挿入すればよく、簡単且つ正確に位
置決めを行なえる。また、リードを直線状にしたまま基
板配線に接続可能となるように凹部の深さを定めたの
で、リード曲げ等の加工は不要となる。リード曲げが不
要であるため、リード先端部に半田の厚めっきを施すこ
とが容易となる。さらに、凹部の底部に放熱板を設けた
ので、ダイステージの露出部及び複数の位置決めピンか
らの放熱が放熱板により促進される。 When the semiconductor device of the present invention is mounted on the mounting board of the present invention, a plurality of positioning pins are provided.
In the positioning groove so as to fit respectively rather by by inserting a flat <br/> package into the recess, easily and accurately position
You can make arrangements. Also, keep the leads straight and
The depth of the recess is determined so that it can be connected to the board wiring
In, processing such as lead bending is unnecessary. Since lead bending is not required, it is easy to apply thick solder plating to the tip of the lead. Furthermore, a heat sink was provided at the bottom of the recess
Therefore, the exposed part of the die stage and multiple positioning pins
The heat radiation is promoted by the heat sink.
【００１３】[0013]
【実施例】図１，２は、この発明の一実施例に係る半導
体装置を示すものである。1 and 2 show a semiconductor device according to an embodiment of the present invention.
【００１４】図１，２において、方形状のダイステージ
１０の一方の主表面には、ＩＣチップ（半導体チップ）
１２が固着されている。ＩＣチップ１２の四辺に対応し
て多数のアウターリード１４が配置されており、各リー
ドはボンディングワイヤＷによりＩＣチップ１２上の電
極層に接続されている。ダイステージ１０の４つのコー
ナーからは、ダイステージ１０の他方の主表面と共通の
平面をなすように位置決めピン１０Ａ〜１０Ｄがそれぞ
れ突出しており、位置決めピン１０Ａ，１０Ｃは、対応
する対角線に沿って突出すると共に、位置決めピン１０
Ｂ，１０Ｄも、対応する対角線に沿って突出している。
ここで、位置決めピン１０Ａ〜１０Ｄをダイステージ１
０の対角線に沿って突出させるようにしたのは、後述す
るように位置決めピン１０Ａ〜１０Ｄをパッケージ１６
の４つのコーナーからそれぞれ導出するのを可能にする
ためである。 1 and 2, an IC chip (semiconductor chip) is provided on one main surface of a square die stage 10.
12 is fixed. A number of outer leads 14 are arranged corresponding to the four sides of the IC chip 12, and each lead is connected to an electrode layer on the IC chip 12 by a bonding wire W. From the four corners of the die stage 10, a common surface with the other main surface of the die stage 10 is provided.
The positioning pins 10A to 10D protrude so as to form a plane, and the positioning pins 10A and 10C protrude along the corresponding diagonal lines.
B and 10D also protrude along the corresponding diagonal lines.
Here, the positioning pins 10A to 10D are connected to the die stage 1
The reason for projecting along the 0 diagonal line will be described later.
The positioning pins 10A to 10D are
To derive from each of the four corners of
That's why.
【００１５】フラットパッケージ１６は、セラミック、
合成樹脂等の絶縁材からなる方形状のもので、ダイステ
ージ１０、ＩＣチップ１２、ボンディングワイヤＷ、リ
ード１４の接続部等を内蔵している。ダイステージ１０
の他方の主表面は、位置決めピン１０Ａ〜１０Ｄにおい
てダイステージ１０の他方の主表面に連続する表面部分
と共にパッケージ１６の下側の主表面に露出しており、
それによって放熱性を高めるようになっている。すなわ
ち、位置決めピン１０Ａ〜１０Ｄは、前述したようにダ
イステージ１０の他方の主表面と共通の平面をなすよう
にダイステージ１０の４つのコーナーからそれぞれ突出
しているので、ダイステージ１０の他方の主表面に連続
する表面部分がパッケージ１６の下側の主表面の平坦性
を損なうことなくパッケージ１６の下側の主表面に露出
して放熱を促進する。 The flat package 16 is made of ceramic,
It has a square shape made of an insulating material such as a synthetic resin and has a die stage 10, an IC chip 12, a bonding wire W, a connection portion of a lead 14, and the like. Die stage 10
Is exposed on the lower main surface of the package 16 together with a surface portion continuous with the other main surface of the die stage 10 at the positioning pins 10A to 10D,
Thereby, heat dissipation is improved. Sand
That is, the positioning pins 10A to 10D are
Make a common plane with the other main surface of stage 10
Projecting from the four corners of the die stage 10
So that it is continuous on the other main surface of the die stage 10.
The surface portion to be formed is the flatness of the lower main surface of the package 16.
Exposed on the lower main surface of package 16 without damaging
To promote heat dissipation.
【００１６】リード１４は、パッケージ１６の側部から
外方に直線状に導出され、位置決めピン１０Ａ〜１０Ｄ
は、パッケージ１６の４つのコーナーからそれぞれ導出
されている。位置決めピン１０Ａ〜１０Ｄをコーナーに
配置したので、検査や実装の際にリード１４の機能を妨
げることがない。The leads 14 are led out linearly outward from the sides of the package 16 and have positioning pins 10A to 10D.
Are derived from the four corners of the package 16, respectively. Since the positioning pins 10A to 10D are arranged at the corners, the function of the lead 14 is not hindered at the time of inspection or mounting.
【００１７】位置決めピン１０Ａ〜１０Ｄを有するダイ
ステージ１０と、リード１４とは、リードフレームから
打抜加工により得られるもので、同一の材料からなって
いる。各リードには、図２に示すように直線状態にて半
田層Ｓを厚くめっきすることができる。The die stage 10 having the positioning pins 10A to 10D and the lead 14 are obtained by punching a lead frame, and are made of the same material. Each lead can be plated with a thick solder layer S in a straight line as shown in FIG.
【００１８】図３，４は、上記した半導体装置を実装基
板に実装した状態を示すもので、図１，２と同様の部分
には同様の符号を付してある。FIGS. 3 and 4 show a state in which the above-described semiconductor device is mounted on a mounting board, and portions similar to those in FIGS. 1 and 2 are denoted by the same reference numerals.
【００１９】実装基板２０は、プリント配線基板又はマ
イクロモジュール基板等からなるもので、上記した半導
体装置のフラットパッケージ１６を収納するための方形
状の凹部２２が設けられると共に、凹部２２の４つのコ
ーナーにはパッケージ１６から突出した位置決めピン１
０Ａ〜１０Ｄをそれぞれ収納するための位置決め溝２２
Ａ〜２２Ｄが設けられている。The mounting substrate 20 is formed of a printed wiring board or a micro module substrate, and has a rectangular recess 22 for accommodating the above-described flat package 16 of the semiconductor device, and four corners of the recess 22. The positioning pins 1 protruding from the package 16
Positioning grooves 22 for accommodating 0A to 10D respectively
A to 22D are provided.
【００２０】凹部２２の底部には、Ｃｕ等からなる放熱
板２４が設けられており、それによって放熱性を高める
ようになっている。A heat radiating plate 24 made of Cu or the like is provided at the bottom of the concave portion 22 so as to enhance heat radiation.
【００２１】半導体装置を実装基板に実装するときは、
位置決めピン１０Ａ〜１０Ｄを位置決め溝２２Ａ〜２２
Ｄに合わせるようにしてパッケージ１６を凹部に挿入す
る。そして、各リード１４を基板配線の半田ランドＳ1
に接続すると共に、ダイステージ１０の露出面を放熱板
２４の上面に半田層Ｓ2 で固着する。When mounting a semiconductor device on a mounting board,
Position the positioning pins 10A to 10D with the positioning grooves 22A to 22
The package 16 is inserted into the recess so as to match D. Then, each lead 14 is connected to the solder land S 1 of the board wiring.
As well as connect to, to secure the exposed surface of the die stage 10 on the upper surface of the heat sink 24 with the solder layer S 2.
【００２２】上記した実施例によれば、リード曲げ工程
が不要となり、検査等での取扱いも容易となり、リード
変形もなくなる。また、位置決めピンと位置決め溝との
嵌合により位置決めを行なうため、チップマウンタを用
いることなく簡単且つ正確に位置決めを行なうことがで
き、ランドずれの発生を防止することができる。さら
に、ダイステージ１０がパッケージ１６から露出してい
ると共に実装時には放熱板２４と熱的に結合させるよう
にしたので、放熱性が大幅に向上する。さらに、ダイス
テージ１０がパッケージ１６から露出していることは、
半田リフロー時のパッケージクラック防止にも有効であ
る。According to the above-described embodiment, the lead bending step is not required, the handling in inspection or the like is easy, and the lead is not deformed. Further, since the positioning is performed by fitting the positioning pins and the positioning grooves, the positioning can be performed easily and accurately without using a chip mounter, and the occurrence of land displacement can be prevented. Further, since the die stage 10 is exposed from the package 16 and is thermally coupled to the heat radiating plate 24 at the time of mounting, the heat radiation is greatly improved. Furthermore, the fact that the die stage 10 is exposed from the package 16 means that
It is also effective in preventing package cracks during solder reflow.
【００２３】なお、この発明は、上記実施例に限定され
るものではなく、適宜の改変形態で実施可能なものであ
る。例えば、半田層Ｓ2 を省略し、ダイステージ１０を
直接的に放熱板２４に接触させるようにしてもよい。ま
た、位置決め用のピン又は溝の本数は、４本に限定され
ない。It should be noted that the present invention is not limited to the above-described embodiment, but can be implemented in appropriate modifications. For example, omitting the solder layer S 2, the die stage 10 may be contacted directly to the radiator plate 24. Further, the number of positioning pins or grooves is not limited to four.
【００２４】[0024]
【発明の効果】以上のように、この発明によれば、一方
の主表面にＩＣチップを固着したダイステージの他方の
主表面を、各位置決めピンにおいてダイステージの他方
の主表面に連続する表面部分と共にフラットパッケージ
外に露出したり、実装基板のパッケージ収納用凹部の底
部に放熱板を設けたりして放熱性を高めるようにしたの
で、小型で電力性能の高いＩＣ装置を実現可能となる効
果が得られるものである。また、複数の位置決めピンを
複数の位置決め溝にそれぞれ嵌合させることにより位置
決めを行なうようにしたので、簡単且つ正確に位置決め
を行なえる効果もある。さらに、実装基板の配線形成面
に凹部及び位置決め溝を設けたので、半導体装置の実装
状態において配線形成面の平坦性が良好となる利点もあ
る。As is evident from the foregoing description, according to the present invention, whereas
The main surface of the other of <br/> major surface of the die stage to fix the IC chip, the other die stage in each of the positioning pins
The IC is small and has high power performance because it is exposed to the outside of the flat package together with the surface portion that is continuous with the main surface of the package, and the heat dissipation is improved by providing a heat sink at the bottom of the package storage recess of the mounting board. The effect of realizing the device can be obtained. In addition, since positioning is performed by fitting a plurality of positioning pins into a plurality of positioning grooves, there is an effect that positioning can be performed easily and accurately. Furthermore, since the concave portion and the positioning groove are provided on the wiring forming surface of the mounting substrate, there is an advantage that the flatness of the wiring forming surface is improved when the semiconductor device is mounted.
【図１】 この発明の一実施例に係る半導体装置を示す
上面図である。FIG. 1 is a top view showing a semiconductor device according to one embodiment of the present invention.
【図２】 図１のＡ−Ａ’線に沿う断面図である。FIG. 2 is a sectional view taken along the line A-A 'in FIG.
【図３】 図１の半導体装置を実装基板に実装した状態
を示す上面図である。FIG. 3 is a top view showing a state where the semiconductor device of FIG. 1 is mounted on a mounting board.
【図４】 図３のＢ−Ｂ’線に沿う断面図である。FIG. 4 is a sectional view taken along the line B-B 'of FIG.
【図５】 従来の半導体装置の一例を示す側面図であ
る。FIG. 5 is a side view showing an example of a conventional semiconductor device.
【図６】 従来の半導体装置の他の例を示す側面図であ
る。FIG. 6 is a side view showing another example of a conventional semiconductor device.
【図７】 図６の半導体装置を実装基板に実装した状態
を示す側面図である。FIG. 7 is a side view showing a state where the semiconductor device of FIG. 6 is mounted on a mounting board.
１０：ダイステージ、１０Ａ〜１０Ｄ：位置決めピン、
１２：ＩＣチップ、１４：アウターリード、１６：フラ
ットパッケージ、２０：実装基板、２２：パッケージ収
納用凹部、２２Ａ〜２２Ｄ：位置決め溝、２４：放熱
板。10: die stage, 10A to 10D: positioning pin,
12: IC chip, 14: outer lead, 16: flat package, 20: mounting board, 22: recess for storing a package, 22A to 22D: positioning groove, 24: heat sink.
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 23/28 H01L 23/40 H01L 23/50 ──────────────────────────────────────────────────続 き Continued on the front page (58) Field surveyed (Int.Cl. 7 , DB name) H01L 23/28 H01L 23/40 H01L 23/50
Claims (3)
れたダイステージと、このダイステージを前記集積回路
チップと共に収納するフラットパッケージと、前記集積
回路チップに接続されると共に前記フラットパッケージ
の側部から外方に直線状に導出された多数のアウターリ
ードとを備えた半導体装置であって、 前記ダイステージの他方の主表面を前記フラットパッケ
ージにおいて前記集積回路チップ側とは反対側の主表面
に露出させると共に、複数の位置決めピンを前記ダイス
テージの他方の主表面と共通の平面をなすように前記ダ
イステージから前記ダイステージの対角線に沿って突出
させ、前記複数の位置決めピンを前記フラットパッケー
ジの複数のコーナーからそれぞれ導出したことを特徴と
する半導体装置。1. A die stage having an integrated circuit chip fixed to one main surface, a flat package accommodating the die stage together with the integrated circuit chip, and a side of the flat package connected to the integrated circuit chip. A semiconductor device having a plurality of outer leads linearly led outward from a portion, wherein the other main surface of the die stage is a main surface of the flat package opposite to the integrated circuit chip side. And a plurality of positioning pins
So that it forms a common plane with the other main surface of the stage.
Projecting from the stage along the diagonal of the die stage
Wherein the plurality of positioning pins are respectively derived from a plurality of corners of the flat package.
めの実装基板であって、 配線が形成された主表面に前記フラットパッケージを収
納するための凹部を設けると共に、この凹部の複数のコ
ーナーに前記複数の位置決めピンをそれぞれ嵌合するた
めの複数の位置決め溝を設け、前記多数のアウターリー
ドをいずれも直線状の状態で前記凹部の近傍の配線に接
続可能とするように前記凹部の深さを設定したことを特
徴とする実装基板。 2. The mounting of the semiconductor device according to claim 1.
Mounting the flat package on a main surface on which wiring is formed.
A recess is provided to accommodate the
The plurality of positioning pins are fitted to
A plurality of positioning grooves for
All the wires are connected in a straight line to the wiring near the recess.
The depth of the recess is set so that the connection is possible.
Mounting board.
の放熱を促すための放熱板を設けたことを特徴とする請
求項２記載の実装基板。3. 請 characterized in that a heat sink to facilitate heat dissipation from the die stage to the bottom of the recess
The mounting substrate according to claim 2 .
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25517893A JP3348485B2 (en) | 1993-09-17 | 1993-09-17 | Semiconductor devices and mounting boards |
| TW083108452A TW259892B (en) | 1993-09-17 | 1994-09-13 | |
| KR1019940023481A KR100200289B1 (en) | 1993-09-14 | 1994-09-16 | Self-positioning ic package and wiring board |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25517893A JP3348485B2 (en) | 1993-09-17 | 1993-09-17 | Semiconductor devices and mounting boards |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0786456A JPH0786456A (en) | 1995-03-31 |
| JP3348485B2 true JP3348485B2 (en) | 2002-11-20 |
Family
ID=17275127
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25517893A Expired - Fee Related JP3348485B2 (en) | 1993-09-14 | 1993-09-17 | Semiconductor devices and mounting boards |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3348485B2 (en) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5670749A (en) * | 1995-09-29 | 1997-09-23 | Allen-Bradley Company, Inc. | Multilayer circuit board having a window exposing an enhanced conductive layer for use as an insulated mounting area |
| KR100602847B1 (en) * | 2004-02-27 | 2006-07-19 | 럭스피아 주식회사 | Printed circuit board with heat sink and light emitting diode package using the circuit board and manufacturing method thereof |
| JP5189616B2 (en) * | 2010-04-15 | 2013-04-24 | 三菱電機株式会社 | Semiconductor device |
-
1993
- 1993-09-17 JP JP25517893A patent/JP3348485B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0786456A (en) | 1995-03-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3109479B2 (en) | Heat radiator and memory module equipped with heat radiator | |
| JPH0550134B2 (en) | ||
| US5488539A (en) | Protecting cot packaged ICs during wave solder operations | |
| JP3348485B2 (en) | Semiconductor devices and mounting boards | |
| JP2771203B2 (en) | Integrated circuit mounting tape | |
| JP3527162B2 (en) | Electronic component heat dissipation structure and electronic component manufacturing method | |
| JPH11176993A (en) | Semiconductor device and its manufacturing method, circuit board, and electronic equipment | |
| JPH0773122B2 (en) | Sealed semiconductor device | |
| JPS609190A (en) | Light emitting device | |
| JP2002151634A (en) | Board heat dissipation device | |
| JP2612455B2 (en) | Substrate for mounting semiconductor elements | |
| JPS58122753A (en) | High density chip carrier | |
| JPS61137349A (en) | Semiconductor device | |
| JP2816496B2 (en) | Substrate for mounting electronic components | |
| JPH05343607A (en) | Hybrid integrated circuit device | |
| JP2000031315A (en) | BGA package and manufacturing method thereof | |
| JPH0786449A (en) | Semiconductor device and mounting board | |
| US20260123550A1 (en) | Substrate bonding systems and related methods | |
| KR100200289B1 (en) | Self-positioning ic package and wiring board | |
| JPH08264910A (en) | Manufacture of printed wiring board with heat sink and method for mounting high-power component on the board | |
| JPS6143857B2 (en) | ||
| JPH0758269A (en) | Radiator and semiconductor package | |
| JPH05267561A (en) | Substrate for mounting high-speed processing electronic components | |
| JPS60138945A (en) | Sealed semiconductor device | |
| JP2685024B2 (en) | LSI package mounting structure |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313532 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070913 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080913 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090913 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100913 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100913 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110913 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |