Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP3360139B2 - Gate insulating film forming method - Google Patents
[go: Go Back, main page]

JP3360139B2 - Gate insulating film forming method - Google Patents

Gate insulating film forming method

Info

Publication number
JP3360139B2
JP3360139B2 JP04826391A JP4826391A JP3360139B2 JP 3360139 B2 JP3360139 B2 JP 3360139B2 JP 04826391 A JP04826391 A JP 04826391A JP 4826391 A JP4826391 A JP 4826391A JP 3360139 B2 JP3360139 B2 JP 3360139B2
Authority
JP
Japan
Prior art keywords
gate insulating
insulating film
target
gas
sputtering
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP04826391A
Other languages
Japanese (ja)
Other versions
JPH04284630A (en
Inventor
道夫 石川
久三 中村
典明 谷
征典 橋本
一幸 伊東
武 米▲崎▼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ulvac Inc
Original Assignee
Ulvac Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ulvac Inc filed Critical Ulvac Inc
Priority to JP04826391A priority Critical patent/JP3360139B2/en
Publication of JPH04284630A publication Critical patent/JPH04284630A/en
Application granted granted Critical
Publication of JP3360139B2 publication Critical patent/JP3360139B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Physical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)
  • Thin Film Transistor (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、酸化物薄膜の形成方法
に関するもので、詳細には、液晶の駆動回路で代表され
る薄膜トランジスタのゲート絶縁膜に使用されるSi−
O等の酸化物薄膜の形成方法に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for forming an oxide thin film, and more particularly, to a method for forming a gate insulating film of a thin film transistor represented by a liquid crystal driving circuit.
The present invention relates to a method for forming an oxide thin film such as O.

【0002】[0002]

【従来の技術】従来より液晶の駆動回路として、単純マ
トリックス、2端子素子、3端子素子が用いられている
が、液晶に高画質を得るためには、駆動回路として3端
子素子のうちのa−SiTFTが最も有望視されてお
り、一部その実用化がなされている。しかし、a−Si
TFT(アモルファスシリコン薄膜トランジスタ)は、
a−Siの電子移動度が小さいため、高品位テレビに要
求される大画面、高精細な表示を行なうに適用するには
限界がある。そのため、電子移動度の大きなpoly−
Siを用いたpoly−SiTFTが駆動回路に使用す
ることが提案され、すでにビューファインダー、CC
D、液晶プロジェクターの一部に使用されている。この
poly−SiTFTは、LSIプロセスを使用して製
造しているため、基板にゲート絶縁膜を熱酸化法で形成
する際に1000℃以上のプロセス温度が加わり、従っ
て基板には耐熱性のある高価な石英ガラスしか使用でき
ない。大画面のpoly−SiTFTは、OA機器、民
生機器に使用されるため、安価であることの要求が満足
されねばならず、そのためには安価なガラス基板にゲー
ト絶縁膜を形成できる低温プロセスによりpoly−S
iTFTを製造することが望まれる。
2. Description of the Related Art Conventionally, a simple matrix, a two-terminal element, and a three-terminal element have been used as a driving circuit for a liquid crystal. -SiTFTs are the most promising and some have been put to practical use. However, a-Si
TFT (amorphous silicon thin film transistor)
Since the electron mobility of a-Si is small, there is a limit to its application to large-screen, high-definition display required for high-definition television. Therefore, poly- with high electron mobility
It has been proposed that a poly-Si TFT using Si is used for a driving circuit, and a viewfinder and a CC have already been used.
D. Used in some LCD projectors. Since the poly-Si TFT is manufactured by using an LSI process, a process temperature of 1000 ° C. or more is applied when a gate insulating film is formed on a substrate by a thermal oxidation method, and therefore, the substrate has high heat resistance and high cost. Can use only quartz glass. Since large-screen poly-Si TFTs are used in OA equipment and consumer equipment, the demand for inexpensiveness must be satisfied. For this purpose, a poly-Si TFT is formed by a low-temperature process capable of forming a gate insulating film on an inexpensive glass substrate. -S
It is desired to manufacture an iTFT.

【0003】600℃以下でSiO2膜を形成する方法
として、熱CVD、PE−CVD、スパッタ法が知られ
ており、スパッタ法の場合、SiO2ターゲットを用い
た通常のRFマグネトロンスパッタ法が利用される。し
かし、SiO2ターゲットをArのみでスパッタした場
合、膜中の酸素が欠乏してリーク電流の大きな膜にな
り、ゲート絶縁膜としては不適当である。そのため、一
般にはArガスと同時に酸素ガスを導入してスパッタ成
膜を行なっている。
[0003] Thermal CVD, PE-CVD, and sputtering are known as methods for forming an SiO2 film at a temperature of 600 ° C or lower. In the case of sputtering, a normal RF magnetron sputtering method using an SiO2 target is used. . However, if the SiO2 target is sputtered with only Ar, oxygen in the film becomes deficient, resulting in a film having a large leak current, which is not suitable as a gate insulating film. Therefore, generally, an oxygen gas is introduced simultaneously with an Ar gas to form a film by sputtering.

【0004】[0004]

【発明が解決しようとする課題】ゲート絶縁膜として
は、リーク電流が小さいこと、絶縁耐圧が大きいこと、
固定電荷密度が小さいこと、界面準位密度が小さいこ
と、が要求される。これらの要求を満足するためには、
成膜中にダメージを与えずに緻密な化学量論組成の膜を
作れば良いと考えられる。緻密な化学量論組成の膜を得
るだけであれば、Arガス圧力を低下させてわずかに酸
素を導入することにより低温で作成可能であり、これに
より十分な絶縁耐圧は得られるが、固定電荷密度と界面
準位密度を十分に小さくすることが出来ない。その原因
はプラズマを使用したことによるダメージによるものと
推定され、このダメージの発生原因として、イオン、電
子、X線、熱が考えられる。これらの4つの原因のう
ち、最も大きなエネルギーを持つものはイオンであり、
イオンのエネルギーを減少させることによりダメージを
少なくすることが可能であると推測した。尚、ゲート絶
縁膜中の欠陥は、固定電荷密度の増加として観測され、
また、基板とゲート絶縁膜との界面に於ける欠陥は、界
面準位密度の増加として観測することができる。
As a gate insulating film, it is required that a leak current is small, a withstand voltage is large,
A low fixed charge density and a low interface state density are required. In order to satisfy these requirements,
It is considered that a film having a dense stoichiometric composition may be formed without damaging the film. If only a film having a dense stoichiometric composition is to be obtained, the film can be formed at a low temperature by lowering the Ar gas pressure and introducing a small amount of oxygen. The density and the interface state density cannot be reduced sufficiently. The cause is presumed to be damage due to the use of plasma, and ions, electrons, X-rays, and heat can be considered as causes of the damage. Of these four causes, the one with the highest energy is the ion,
It was speculated that the damage could be reduced by reducing the energy of the ions. Note that defects in the gate insulating film are observed as an increase in fixed charge density,
Further, defects at the interface between the substrate and the gate insulating film can be observed as an increase in interface state density.

【0005】本発明は、上記プラズマによるダメージを
減少させて低温でゲート絶縁膜を形成する方法を提供す
ることを目的とするものである。
An object of the present invention is to provide a method for forming a gate insulating film at a low temperature by reducing the damage caused by the plasma.

【0006】[0006]

【課題を解決するための手段】本発明では、Si−O等
の酸化物の薄膜で構成されるゲート絶縁膜をスパッタ法
で形成する方法に於いて、ターゲット表面上の平行磁界
を500ガウス以上に保持してスパッタすることによ
り、上記の目的を達成するようにした。
According to the present invention, in a method of forming a gate insulating film composed of a thin film of an oxide such as Si-O by a sputtering method, a parallel magnetic field on a target surface is set to 500 gauss or more. The above-mentioned object was achieved by performing sputtering while maintaining the above.

【0007】[0007]

【作用】スパッタ法により例えばSiO2の酸化膜をガ
ラス基板に形成する場合、真空室内でプラズマを発生さ
せ、該真空室内に用意したターゲット表面近傍又はプラ
ズマ中に生成するO-、O2 -等の負イオンがスパッタ電
圧又はバイアス電圧Vdcによって加速されて、例えば
Vdcが−400Vであれば−400eVで基板に突入
する。その結果、従来の場合、イオンがシリコン基板上
のSiO2膜又はシリコン基板とSiO2膜の界面にミク
ロなダメージを与え、例えば不対原子のような欠陥が発
生することがあったが、本発明に於いては、ターゲット
表面上に500ガウス以上の磁場が形成されているた
め、プラズマインピーダンスが低くなり、スパッタ電圧
又はバイアス電圧Vdcが低下して負イオンによるダメ
ージが減少し、良質のゲート絶縁膜を基板に低温で形成
することが出来、基板として安価な通常のガラス基板を
使用することが可能になる。
When an oxide film of, for example, SiO2 is formed on a glass substrate by a sputtering method, plasma is generated in a vacuum chamber, and a negative electrode such as O-, O2-, or the like generated in the vicinity of the target prepared in the vacuum chamber or in the plasma. The ions are accelerated by the sputtering voltage or the bias voltage Vdc, and rush into the substrate at -400 eV if Vdc is -400V, for example. As a result, in the conventional case, ions may cause micro damage to the SiO 2 film on the silicon substrate or the interface between the silicon substrate and the SiO 2 film, and defects such as unpaired atoms may occur. In this case, since a magnetic field of 500 gauss or more is formed on the target surface, the plasma impedance is reduced, the sputtering voltage or the bias voltage Vdc is reduced, the damage due to negative ions is reduced, and a high quality gate insulating film is formed. The substrate can be formed at a low temperature, and a low-cost ordinary glass substrate can be used as the substrate.

【0008】[0008]

【実施例】本発明の実施例を別紙図面に基づき説明する
と、図1は本発明の方法の実施に使用したゲート絶縁膜
形成装置を示し、この図に於いて、符号1は適当な真空
ポンプにバルブを介して接続される排気口2と、例えば
マスフローコントローラで夫々独立に制御したArガス
と酸素ガスの混合ガスから成るスパッタガスを導入する
ガス導入口3とを備えた真空室を示す。該真空室1内に
は、ターゲット4と通常の安価な例えば5インチのp型
Siウエハから成る基板5とが互いに対向して設けら
れ、該基板5の背後にタンタルヒーター6を設けて該基
板5を所定の温度に加熱するようにした。該ターゲット
4は、バッキングプレート7にロウ材によりボンディン
グされ、該バッキングプレート7は更にカソード容器8
に固定される。該カソード容器8は絶縁板11を介して
気密に真空室1に取り付けられ、該カソード容器8の内
部には、磁気発生用コイル9を有する鉄ヨーク10がタ
ーゲット4の背後に位置して設けられ、該鉄ヨーク10
からターゲット4の表面に漏洩する磁界を介して該鉄ヨ
ーク10へと戻る磁気回路が形成される。また、該カソ
ード容器8はマッチングボックス12を介してRF電源
に接続される。13はバイアス電位Vacを測定するた
めのメータで、この場合、ターゲット4の直流電位を抵
抗14を通じて読取るようにした。該磁気回路は磁気発
生用コイル9への通電を制御することにより、ターゲッ
ト4の表面に発生する平行磁界が200〜1600ガウ
スの範囲で調整可能に構成した。
DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described with reference to the accompanying drawings. FIG. 1 shows a gate insulating film forming apparatus used for carrying out the method of the present invention. In this figure, reference numeral 1 denotes a suitable vacuum pump. 1 shows a vacuum chamber provided with an exhaust port 2 connected via a valve and a gas inlet 3 for introducing a sputtering gas composed of a mixed gas of Ar gas and oxygen gas, each of which is independently controlled by, for example, a mass flow controller. In the vacuum chamber 1, a target 4 and a normal inexpensive substrate 5 made of, for example, a 5-inch p-type Si wafer are provided to face each other, and a tantalum heater 6 is provided behind the substrate 5 to 5 was heated to a predetermined temperature. The target 4 is bonded to a backing plate 7 with a brazing material.
Fixed to The cathode container 8 is hermetically attached to the vacuum chamber 1 via an insulating plate 11. Inside the cathode container 8, an iron yoke 10 having a magnetic generating coil 9 is provided behind the target 4. , The iron yoke 10
A magnetic circuit which returns to the iron yoke 10 via a magnetic field leaking from the target 4 to the surface of the target 4 is formed. The cathode container 8 is connected to an RF power source via a matching box 12. Reference numeral 13 denotes a meter for measuring the bias potential Vac. In this case, the DC potential of the target 4 is read through the resistor 14. The magnetic circuit is configured such that the parallel magnetic field generated on the surface of the target 4 can be adjusted in the range of 200 to 1600 gauss by controlling the energization of the magnetic generation coil 9.

【0009】該真空室1内には、アースシールド15、
シャッター16、防着板17が設けられ、基板5とヒー
ター6は天板18に取り付けした。カソード容器8内に
は冷却水が循環され、ターゲット4及び鉄ヨーク10を
冷却するようにした。
In the vacuum chamber 1, an earth shield 15,
A shutter 16 and a deposition prevention plate 17 were provided, and the substrate 5 and the heater 6 were mounted on a top plate 18. Cooling water is circulated in the cathode vessel 8 to cool the target 4 and the iron yoke 10.

【0010】以上の構成の装置を使用してゲート絶縁膜
を該基板5に形成する場合、真空室1内を真空ポンプに
より1×10- 6Torr以下の圧力にまで排気し、こ
れと同時に基板5をヒーター6により所定の温度まで加
熱する。その後、1.5mTorrで一定になるように
Arガスを真空室1内へ導入すると共に所定の酸素ガス
を導入し、磁気発生用コイル9に通電してターゲット4
の表面近傍に磁場を形成しながらプラズマ放電を発生さ
せ、基板5に成膜を行った。ターゲット4はSiとSi
O2とに交換してスパッタを行ない、ターゲット4の磁
場強度を変えて成膜を行った。その結果を図2に示す。
同図に見られるように、ターゲット4の材質に関係なく
500ガウスまでは磁場強度の増加と共にバイアス電圧
Vdcが減少するが、500ガウス以上ではVdcがあ
まり変化しないことが判明した。従って、ターゲット4
上の平行磁場を500ガウス以上にすることにより、バ
イアス電圧Vdcの絶対値はターゲット4の材質により
変化するものの、Vdcの値を十分減少させることが可
能であることが分かる。上記のRFマグネトロンスパッ
タ法の代わりに、カソードにDC電源を接続してDCマ
グネトロンスパッタ法でSiターゲットのスパッタを試
みたところ、同様の結果すなわちターゲット4の電圧が
十分に減少した。
When a gate insulating film is formed on the substrate 5 by using the above-described apparatus, the inside of the vacuum chamber 1 is evacuated to a pressure of 1 × 10 −6 Torr or less by a vacuum pump. Is heated to a predetermined temperature by the heater 6. Thereafter, an Ar gas is introduced into the vacuum chamber 1 and a predetermined oxygen gas is introduced so as to be constant at 1.5 mTorr.
A plasma discharge was generated while forming a magnetic field near the surface of the substrate 5, and a film was formed on the substrate 5. Target 4 is composed of Si and Si
Sputtering was performed in exchange for O2, and film formation was performed with the magnetic field intensity of the target 4 changed. The result is shown in FIG.
As shown in the figure, it is found that the bias voltage Vdc decreases with an increase in the magnetic field strength up to 500 Gauss regardless of the material of the target 4, but the Vdc does not change much at 500 Gauss or more. Therefore, target 4
By setting the upper parallel magnetic field to 500 gauss or more, although the absolute value of the bias voltage Vdc changes depending on the material of the target 4, it can be seen that the value of Vdc can be sufficiently reduced. Instead of the RF magnetron sputtering method described above, when a DC power supply was connected to the cathode and the sputtering of the Si target was attempted by the DC magnetron sputtering method, the same result, that is, the voltage of the target 4 was sufficiently reduced.

【0011】更に、図1に示す装置を使用して、上記の
成膜手順で、Ar圧力1.5mTorr、基板温度20
0℃、RFパワー1Kwとし、ターゲット4の表面の平
行磁界を変えながら最適酸素圧力にてSiターゲットと
SiO2ターゲットを使用して膜厚2000オングスト
ロームのSiO2のゲート絶縁膜を幾つかの基板に夫々
形成した。この場合、図3に見られるように、SiO2
ターゲットを使用した試料は、バイアス電圧Vdcが−
500Vと−300Vとの間にあるとき固定電荷密度が
急激に変化する現象が見られた。一方、Siターゲット
を用いた試料は、Vdcが−300Vと−250Vの間
にあるとき固定電荷密度が急激に変化する現象が見られ
た。これらのバイアス電圧Vdcを磁界強度になおすと
400ガウスと500ガウスに対応することから、磁界
強度を500ガウス以上に設定することにより固定電荷
密度が減少することが判明した。また、これら試料のバ
イアス電圧Vdcと界面準位密度の関係を調べたとこ
ろ、図4に示す結果を得た。図4は図3と全く同様の傾
向を示しており、ターゲット表面上の平行磁界の強度を
500ガウス以上に設定すると界面準位密度の小さいS
iO2ゲート絶縁膜が得られることが分かった。
Further, using the apparatus shown in FIG. 1, an Ar pressure of 1.5 mTorr and a substrate temperature of 20
At 0 ° C. and RF power of 1 Kw, a 2,000 angstrom thick SiO2 gate insulating film is formed on each of several substrates using a Si target and a SiO2 target at an optimum oxygen pressure while changing the parallel magnetic field on the surface of the target 4. did. In this case, as can be seen in FIG.
The sample using the target has a bias voltage Vdc of-
When the voltage was between 500 V and -300 V, a phenomenon in which the fixed charge density rapidly changed was observed. On the other hand, in the sample using the Si target, a phenomenon was observed in which the fixed charge density rapidly changed when Vdc was between -300 V and -250 V. Since these bias voltages Vdc correspond to 400 gauss and 500 gauss when converted to magnetic field strength, it has been found that setting the magnetic field strength to 500 gauss or more reduces the fixed charge density. When the relationship between the bias voltage Vdc and the interface state density of these samples was examined, the results shown in FIG. 4 were obtained. FIG. 4 shows exactly the same tendency as FIG. 3, and when the intensity of the parallel magnetic field on the target surface is set to 500 gauss or more, S
It was found that an iO2 gate insulating film was obtained.

【0012】以上のことから、ターゲット4の表面に5
00ガウスの平行磁界を形成しながらスパッタ法により
酸化物のゲート絶縁膜を成膜すれば、ターゲット電圧又
はバイアス電圧を小さくして成膜を行えしかも固定電荷
密度及び界面準位密度が小さい優れたゲート絶縁膜を得
ることが出来、基板として安価な通常の耐熱温度の低い
ガラス基板を使用できる。
From the above, it is assumed that 5
When an oxide gate insulating film is formed by a sputtering method while forming a parallel magnetic field of 00 Gauss, the film can be formed with a reduced target voltage or bias voltage, and the fixed charge density and the interface state density are small. A gate insulating film can be obtained, and an inexpensive ordinary glass substrate having a low heat-resistant temperature can be used as the substrate.

【0013】図1に示す装置に於いて、磁気回路を構成
する磁気発生コイル9に代え希土類磁石をターゲット4
の裏面に設けるようにしてもよい。
In the apparatus shown in FIG. 1, a rare earth magnet is replaced with a target 4 instead of a magnetic generating coil 9 constituting a magnetic circuit.
May be provided on the back surface of.

【0014】本発明の方法でSiO2ターゲットを用い
てRFマグネトロンスパッタ法でSiO2ゲート絶縁膜
を成膜する場合は、Arガスと酸素ガスを混合して導入
し、その全圧力は10- 3Torr台で、一般にArガ
スと酸素ガスの分圧の比は1:0.1〜1:1程度であ
る。また、Siターゲットを用いて反応性スパッタでS
iO2ゲート絶縁膜を成膜する場合は、DCマグネトロ
ンスパッタ法とRFマグネトロンスパッタ法のいずれで
も良く、RFマグネトロンスパッタ法で行う場合には、
Arガスと酸素ガスの合計の圧力は10- 3Torr台
で、Arガスと酸素ガスを混合して導入する場合とノズ
ルで分離して導入する場合とがあり、Ar分圧と酸素分
圧の比はガス導入法によらず一般的には1:0.5〜
1:10程度である。
When forming an SiO 2 gate insulating film by RF magnetron sputtering using an SiO 2 target in the method of the present invention, a mixture of Ar gas and oxygen gas is introduced, and the total pressure is in the order of 10 −3 Torr. Generally, the ratio between the partial pressures of Ar gas and oxygen gas is about 1: 0.1 to 1: 1. In addition, reactive sputtering using a Si target
When the iO2 gate insulating film is formed, either the DC magnetron sputtering method or the RF magnetron sputtering method may be used, and when the iO2 gate insulating film is formed by the RF magnetron sputtering method,
The total pressure of Ar gas and oxygen gas is on the order of 10 −3 Torr, and there are cases where Ar gas and oxygen gas are mixed and introduced and cases where they are introduced separately by a nozzle. Is generally 1: 0.5 to irrespective of the gas introduction method.
It is about 1:10.

【0015】[0015]

【発明の効果】以上のように本発明では、ターゲット表
面上の平行磁界を500ガウス以上に保持してスパッタ
法でSi−O等の酸化物のゲート絶縁膜を形成するよう
にしたので、スパッタ中に基板に突入する負イオンのエ
ネルギーが低下し、基板とゲート絶縁膜の界面及びゲー
ト絶縁膜のダメージを少なくすることが出来、その結
果、界面準位密度と固定電荷密度の小さな優れたゲート
絶縁膜が得られ、成膜中の基板の温度が低くなるので、
安価なガラス基板を使用してスパッタ法によりゲート絶
縁膜を成膜できる等の効果がある。
As described above, according to the present invention, the gate insulating film of an oxide such as Si-O is formed by the sputtering method while maintaining the parallel magnetic field on the target surface at 500 gauss or more. The energy of the negative ions entering the substrate decreases, and the interface between the substrate and the gate insulating film and damage to the gate insulating film can be reduced. As a result, an excellent gate having a small interface state density and a fixed charge density can be obtained. Since an insulating film is obtained and the temperature of the substrate during film formation decreases,
There is an effect that a gate insulating film can be formed by a sputtering method using an inexpensive glass substrate.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の方法の実施に使用した装置の截断側面
FIG. 1 is a cutaway side view of the apparatus used to implement the method of the present invention.

【図2】ターゲット表面上の平行磁界の強度とバイアス
電圧との関係を示す線図
FIG. 2 is a diagram showing a relationship between the intensity of a parallel magnetic field on a target surface and a bias voltage.

【図3】バイアス電圧と固定電荷密度の関係を示す線図FIG. 3 is a diagram showing a relationship between a bias voltage and a fixed charge density.

【図4】バイアス電圧と界面準位密度の関係を示す線図FIG. 4 is a diagram showing a relationship between a bias voltage and an interface state density.

【符号の説明】[Explanation of symbols]

1 真空室 3 ガス導入口 4 ターゲッ
ト 5 基板 9 磁気発生用コイル
10 鉄ヨーク
DESCRIPTION OF SYMBOLS 1 Vacuum chamber 3 Gas inlet 4 Target 5 Substrate 9 Magnet generating coil
10 Iron yoke

───────────────────────────────────────────────────── フロントページの続き (72)発明者 橋本 征典 千葉県山武郡山武町横田523日本真空技 術株式会社 千葉超材料研究所内 (72)発明者 伊東 一幸 千葉県山武郡山武町横田523日本真空技 術株式会社 千葉超材料研究所内 (72)発明者 米▲崎▼ 武 千葉県山武郡山武町横田523日本真空技 術株式会社 千葉超材料研究所内 (56)参考文献 特開 平1−304736(JP,A) 特開 昭60−132319(JP,A) 特開 平2−232358(JP,A) 特開 平3−249171(JP,A) (58)調査した分野(Int.Cl.7,DB名) C23C 14/35 H01L 21/316 H01L 21/336 ──────────────────────────────────────────────────続 き Continued on the front page (72) Inventor Masanori Hashimoto 523 Yokota, Yamatake-cho, Yamatake-gun, Chiba Prefecture Japan Vacuum Engineering Co., Ltd. Chiba Super Materials Research Laboratory (72) Inventor Kazuyuki Ito 523 Yokota, Yamatake-cho, Yamatake-gun, Chiba Japan Nippon Vacuum (72) Inventor Yonezaki, Takezaki, 523 Yamatake-cho, Yamatake-gun, Chiba Prefecture Japan Vacuum Technology Co., Ltd. Chiba Super-Materials Research Laboratory (56) References JP-A-1-304736 ( JP, A) JP-A-60-132319 (JP, A) JP-A-2-232358 (JP, A) JP-A-3-249171 (JP, A) (58) Fields investigated (Int. Cl. 7 , (DB name) C23C 14/35 H01L 21/316 H01L 21/336

Claims (2)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 Si−Oの薄膜で構成されるゲート絶
縁膜をスパッタ法で形成する方法に於いて、固定電荷密
度の上限値が7×1010cm-2程度となり、且つ、界面
準位密度の上限値が2×1011ev-1cm-2程度となる
ように、ターゲット表面上の平行磁界を500ガウス以
上に保持してスパッタすることでゲート絶縁膜を形成す
ることを特徴とするゲート絶縁膜形成方法。
In a method of forming a gate insulating film composed of a thin film of Si—O by a sputtering method, an upper limit value of a fixed charge density is about 7 × 10 10 cm −2 and an interface state The gate insulating film is formed by sputtering while maintaining the parallel magnetic field on the target surface at 500 gauss or more so that the upper limit of the density is about 2 × 10 11 ev −1 cm −2. A method for forming a gate insulating film.
【請求項2】 Si−Oの酸化物の薄膜で構成される
ゲート絶縁膜をスパッタ法で形成する方法において、ガ
ラス基板とSiO2又はSiから成るターゲットを対向
して設け、1×10-6Torr以下の圧力まで排気した
真空室内に、Arガスと酸素ガスとの分圧比が1:0.
1〜1:1程度のArガスと酸素ガスの混合ガスを導入
し、真空室内の全圧力を10-3Torr台にして更にR
Fパワーを1Kwにすると共にターゲット表面上の平行
磁界を500ガウス以上に保持してスパッタすること
で、低固定電荷密度であり、且つ、低界面準位密度のゲ
ート絶縁膜を形成することを特徴とするゲート絶縁膜形
成方法。
2. A method for forming a gate insulating film composed of a thin film of an oxide of Si—O by a sputtering method, wherein a glass substrate and a target made of SiO 2 or Si are provided to face each other and 1 × 10 −6. In a vacuum chamber evacuated to a pressure equal to or lower than Torr, the partial pressure ratio between Ar gas and oxygen gas is 1: 0.
A mixed gas of about 1 to 1: 1 Ar gas and oxygen gas is introduced, and the total pressure in the vacuum chamber is set to 10 -3 Torr level, and further R
By setting the F power to 1 Kw and maintaining the parallel magnetic field on the target surface at 500 gauss or more, sputtering is performed to form a gate insulating film having a low fixed charge density and a low interface state density. A gate insulating film forming method.
JP04826391A 1991-03-13 1991-03-13 Gate insulating film forming method Expired - Lifetime JP3360139B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP04826391A JP3360139B2 (en) 1991-03-13 1991-03-13 Gate insulating film forming method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP04826391A JP3360139B2 (en) 1991-03-13 1991-03-13 Gate insulating film forming method

Publications (2)

Publication Number Publication Date
JPH04284630A JPH04284630A (en) 1992-10-09
JP3360139B2 true JP3360139B2 (en) 2002-12-24

Family

ID=12798552

Family Applications (1)

Application Number Title Priority Date Filing Date
JP04826391A Expired - Lifetime JP3360139B2 (en) 1991-03-13 1991-03-13 Gate insulating film forming method

Country Status (1)

Country Link
JP (1) JP3360139B2 (en)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4453021B2 (en) 2005-04-01 2010-04-21 セイコーエプソン株式会社 Semiconductor device manufacturing method and semiconductor manufacturing apparatus
JP4453693B2 (en) 2005-11-14 2010-04-21 セイコーエプソン株式会社 Semiconductor device manufacturing method and electronic device manufacturing method
JP4407685B2 (en) 2006-10-11 2010-02-03 セイコーエプソン株式会社 Semiconductor device manufacturing method and electronic device manufacturing method
TWI622175B (en) * 2008-07-31 2018-04-21 半導體能源研究所股份有限公司 Semiconductor device
JP2013076104A (en) * 2009-12-28 2013-04-25 Canon Anelva Corp Magnetron sputtering device and method for manufacturing electronic component
JP5364568B2 (en) * 2009-12-28 2013-12-11 Hoya株式会社 Glass material for press molding, method for manufacturing glass material for press molding, and method for manufacturing optical element

Also Published As

Publication number Publication date
JPH04284630A (en) 1992-10-09

Similar Documents

Publication Publication Date Title
US5073241A (en) Method for carbon film production
KR20010107651A (en) Apparatus and method to sputter silicon films
Takahashi et al. An electron cyclotron resonance plasma deposition technique employing magnetron mode sputtering
CN113549884B (en) Preparation method of magnetic film with perpendicular magnetic anisotropy and magnetic film
JP3360139B2 (en) Gate insulating film forming method
JP2648746B2 (en) Insulating film formation method
CN114032504B (en) Heavy metal/ferromagnetic/heavy metal heterojunction capable of realizing field-free switching and preparation method thereof
JPH0772346B2 (en) Method for producing low resistance transparent conductive film
CN121335412A (en) Methods for field-free reversal of vertically magnetized ferromagnetic layers in orbital electronic devices
US6579425B2 (en) System and method for forming base coat and thin film layers by sequential sputter depositing
JPH0282579A (en) Manufacturing method of thin film transistor
JPH0544017A (en) Formation of silicon nitride film
JPH0397846A (en) Formation of thin film of silicon compound
US20080186438A1 (en) Method and apparatus for alignment film, alignment film, and liquid crystal device
JP2002030432A (en) Sputtering apparatus and sputtering method
JPH0282578A (en) Manufacturing method of thin film transistor
JPH0273979A (en) Thin film formation method
CN118621282B (en) Y-doped HfO2 diluted magnetic semiconductor film preparation method and spintronic device
JPH0273963A (en) Formation of thin film on low-temperature substrate
JPH02240250A (en) Conductive color filter substrate and coating method
JP2725442B2 (en) Method for producing composite oxide thin film and method for producing spatial light modulator
JPS63121653A (en) Formation of transparent conductive film
CN121183292A (en) A method for fabricating IGO/IGZO transistor thin films compatible with various substrates
JP2697567B2 (en) Preparation method of ITO thin film
JP3162511B2 (en) Manufacturing method of amorphous silicon film

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20020820

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111018

Year of fee payment: 9

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111018

Year of fee payment: 9