Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP3362666B2 - インバータ回路の出力電流を制御する回路 - Google Patents
[go: Go Back, main page]

JP3362666B2 - インバータ回路の出力電流を制御する回路 - Google Patents

インバータ回路の出力電流を制御する回路

Info

Publication number
JP3362666B2
JP3362666B2 JP13061498A JP13061498A JP3362666B2 JP 3362666 B2 JP3362666 B2 JP 3362666B2 JP 13061498 A JP13061498 A JP 13061498A JP 13061498 A JP13061498 A JP 13061498A JP 3362666 B2 JP3362666 B2 JP 3362666B2
Authority
JP
Japan
Prior art keywords
threshold
output
threshold value
current
load
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP13061498A
Other languages
English (en)
Other versions
JPH11103579A (ja
Inventor
浩太 大年
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Industries Corp
Original Assignee
Toyota Industries Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Industries Corp filed Critical Toyota Industries Corp
Priority to JP13061498A priority Critical patent/JP3362666B2/ja
Publication of JPH11103579A publication Critical patent/JPH11103579A/ja
Application granted granted Critical
Publication of JP3362666B2 publication Critical patent/JP3362666B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Inverter Devices (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、直流を交流に変換
するインバータ回路の出力電流を制御する回路に係わ
る。
【0002】
【従来の技術】直流電源の出力を交流に変換するインバ
ータ回路は、広く普及している。たとえば、商用電源
(ここでは、電圧の実効値が100Vrms の交流)に接
続される電化製品を自動車等の中で使用できるようにす
るためには、バッテリの出力からその商用電源と同等の
交流を生成するためのインバータ回路が必要になる。
【0003】図7は、従来のインバータ回路の一例の構
成図である。ここでは、Hブリッジ回路を用いたインバ
ータ回路を採り上げて説明する。
【0004】Hブリッジ回路101は、4つのスイッチ
ング素子(たとえば、MOSトランジスタ)S1〜S4
を有し、直流電圧VH が供給される。制御回路102
は、スイッチング素子S1〜S4の状態を制御する制御
信号を生成する。電流検出回路103は、負荷104に
供給される電流を検出し、その検出結果を制御回路10
2に通知する。制御回路102は、電流検出回路103
により検出された負荷電流が所定値よりも大きかった場
合(即ち、過電流が発生した場合)、その電流を小さく
するか、あるいはその電流を停止するようにS1〜S4
を制御する。
【0005】上記構成のインバータ回路の動作を図8を
参照しながら説明する。制御回路102は、通常、Hブ
リッジ回路101が第1の状態(S1およびS3をオン
にするとともに、S2およびS4をオフにする状態)と
第2の状態(S1およびS3をオフにすると共に、S2
およびS4をオンにする状態)とを交互に繰り返すよう
な制御信号を出力する。ここでは、S1〜S4用の制御
信号が「H」レベルのとき、対応するスイッチング素子
S1〜S4がオン状態になるものとしている。第1の状
態の期間においては、スイッチング素子S1→負荷10
4→スイッチング素子S3という方向に電流が流れ、一
方、第2の状態の期間においては、スイッチング素子S
2→負荷104→スイッチング素子S4という方向に電
流が流れる。このようにして、負荷104に交流電流が
供給される。インバータ回路は、通常、過電流防止機能
を備えている。すなわち、上記インバータ回路におい
て、過電流(負荷電流が制限値を越える)が発生する
と、制御回路102は、Hブリッジ回路101を強制的
に停止状態にして負荷電流を減少させる。ここでは、制
御回路102は、スイッチング素子S1〜S4をすべて
オフ状態にすることにより負荷104への電流供給を停
止している。そして、負荷電流が制限値以下に戻れば、
制御回路102は、Hブリッジ回路101に上記第1の
状態と第2の状態を繰り返えさせるための制御信号を再
び出力する。
【0006】
【発明が解決しようとする課題】電化製品の中には、容
量性負荷と呼ばれるものがある。容量性負荷とは、大型
のコンデンサを有する負荷のことを言い、例えば、テレ
ビ等が該当する。容量性負荷は、一般に、上記コンデン
サを充電した状態で使用する。従って、容量性負荷を迅
速に起動するためには、そのコンデンサを短時間で充電
する必要がある。所定容量のコンデンサを短時間で充電
するためには、供給する電流値を大きくする必要があ
る。すなわち、容量性負荷の起動時には、通常、そのコ
ンデンサが充電されるまでの間、大きな電流が要求され
ることになる。
【0007】ところが、インバータ回路は、通常、上述
したような過電流防止機能を備えている。このため、容
量性負荷がその起動時に大きな電流を要求すると、イン
バータ回路の過電流防止機能が働き、インバータ回路は
その容量性負荷が要求する電流を十分に供給できない。
この結果、容量性負荷の立上り時間が長くなってしま
う。もちろん、大容量のインバータ回路を用いれば容量
性負荷を迅速に起動することは可能であるが、通常動作
状態の定格電力をはるかに上回るインバータ回路を用い
ることは、コストや収容スペースの点でのデメリットが
大きい。ユーザにとっては、できるだけ小容量のインバ
ータ回路で負荷を迅速に起動できることが望ましい。
【0008】また、機器によっては、電源投入後の所定
時間内に起動できなかった場合に、以降の入力を受け付
けないようにする保護機能を備えるものがある。このよ
うな機器が容量性負荷であった場合には、その機器の定
格がインバータ回路の定格の範囲内であっても、起動時
間が長くなると上記保護機能が働いて機器自体が動作し
なくなってしまうことが起こり得る。
【0009】このように、上記インバータ回路に容量性
負荷を接続した場合、その負荷を起動するまでの時間が
長かったり、場合によってはその負荷を起動できいない
こともあった。
【0010】なお、上述の問題は、容量性負荷のみに係
わるものではなく、モータの起動時やランプの電源投入
時にも生じる。すなわち、モータ負荷の場合には、その
起動時に十分な電流を供給できないと始動性が良好でな
くなり、また、ランプ負荷の場合には、電源投入直後に
素早くフィラメントを暖めることができない。
【0011】本発明の課題は、上記課題を解決すること
であり、容量性負荷などを迅速かつ確実に起動できるイ
ンバータ回路を実現するための制御回路を提供すること
である。特に、インバータ回路自体の電気的容量を大き
くすることなく、容量性負荷等を迅速かつ確実に起動で
きるようにする。
【0012】
【課題を解決するための手段】本発明の制御回路は、直
流を交流に変換するインバータ回路の出力電流を制御す
る回路であって、以下の各手段を有する。
【0013】閾値出力手段は、所定の電流値に対応する
第1の閾値またはその所定の電流値よりも大きい電流値
に対応する第2の閾値を出力する。比較手段は、負荷に
供給する電流と閾値出力手段により出力される閾値とを
比較する。抑制手段は、負荷に供給する電流が上記第1
または第2の閾値よりも大きいと上記比較手段により判
断された場合に、その負荷へ供給する電流を抑制する。
制御手段は、閾値出力手段が第1の閾値を出力している
期間に、負荷に供給する電流がその第1の閾値よりも大
きくなったときに、閾値出力手段に上記第2の閾値を所
定時間だけ出力させる。
【0014】上記構成によれば、負荷電流が瞬間的に大
きくなったときにのみ、過電流を監視するための閾値が
通常の閾値よりも大きくなる。このことにより、負荷に
は瞬間的に大きな電流が供給される。
【0015】また、本発明の制御回路は、電源の投入ま
たは電源の投入に伴って生成されるリセット信号により
第1の状態が設定され、閾値出力手段が制御手段の指示
により第2の閾値を出力する期間が終了したときに第2
の状態が設定されるラッチ手段をさらに設け、制御手段
が、そのラッチ手段に第2の状態が設定されている期間
は、上記閾値出力手段に対して指示を送出しないように
してもよい。
【0016】このような構成とすれば、当該インバータ
回路のリセット後の最初の過電流に対してのみ上記閾値
が通常時の閾値よりも大きくなる。したがって、容量性
負荷のように、その起動時において大きな電流を要求す
る負荷に対して十分な電流を供給できる。
【0017】さらに、本発明の制御回路は、第1の状態
から第2の状態に移行した後、所定時間経過後に上記ラ
ッチ手段に第1の状態を再設定するようにしてもよい。
このような構成とすれば、第1の閾値よりも大きな電流
が負荷に対して繰り返し供給される。このとき、大電流
が許可される間隔は、所定時間以上に保たれる。
【0018】
【発明の実施の形態】図1は、本実施形態の制御回路の
回路図である。この制御回路は、図7に示す制御回路1
02に対応する。すなわち、この制御回路は、図7に示
す電流検出回路103の出力を参照しながら、Hブリッ
ジ回路101を制御することにより、直流を交流に変換
して負荷104に交流電流を供給する。なお、図1で
は、Hブリッジ回路101、電流検出回路102および
負荷104を省略しているが、以下の説明の中でそれら
を参酌することがある。
【0019】本実施形態の制御回路は、電流制御部10
およびデューティ制御部30から構成される。電流制御
部10は、負荷104に供給する電流を監視し、過電流
を検出するとその旨をデューティ制御部30に通知す
る。デューティ制御部30は、直流電源の出力を実効値
が100Vの交流に変換するための制御信号を生成して
Hブリッジ回路101のスイッチング素子S1〜S4に
供給する。また、デューティ制御部30は、電流制御部
10から過電流が発生した旨の通知を受けると、負荷1
04へ供給する電流を抑制(減少または停止)させるよ
うな制御信号を生成してスイッチング素子S1〜S4に
供給する。
【0020】電流制御部10は、以下の点で既存の過電
流検出回路と異なる。即ち、既存の過電流検出回路は、
負荷電流と予め決められた閾値(制限電流)とを比較
し、負荷電流がその閾値を越えるか否かにより過電流を
検出する。これに対して、電流制御部10は、負荷電流
と比較するための閾値を少なくとも2つ持ち、必要に応
じてそれらの閾値を切り換えながら過電流を監視する。
本実施形態では、2つの閾値を使用する。これら2つの
閾値は、互いに異なる電流値に対応しており、小さい電
流に対応する閾値を第1の閾値、大きい電流に対応する
閾値第2の閾値と呼ぶことにする。
【0021】電流制御部10は、通常、第1の閾値を用
いて過電流を監視する。そして、負荷電流がその第1の
閾値を越えたときには、負荷電流と比較される閾値を第
1の閾値から第2の閾値に変更する。このとき、電流制
御部10は、過電流が発生したことをデューティ制御部
30へは通知しない。また、負荷電流と比較される閾値
として第2の閾値を用いる期間は、予め決められた所定
の時間のみであり、その期間が経過した後は、閾値は第
1の閾値に戻される。
【0022】上記構成によれば、第2の閾値は第1の閾
値よりも大きいので、負荷電流が第1の閾値を越えた直
後の所定の期間内においては、当該インバータ回路は、
負荷104に大きな電流を供給できる。なお、負荷電流
が第2の閾値を越えた場合には、電流制御部10は、過
電流が発生したことをデューティ制御部30に通知す
る。
【0023】電流制御部10は、上述のように、負荷電
流が第1の閾値を越えたときに第2の閾値を用いるが、
このようにして第2の閾値を用いるのは、電源投入後ま
たはリセット後に初めて負荷電流が第1の閾値を越えた
ときのみである。このような構成を導入した理由は、以
下の通りである。すなわち、負荷104として、たとえ
ば、テレビ等の容量性負荷を接続したとすると、定格以
上の大きな電流が要求されるのは、その負荷の起動時で
ある。したがって、この場合、電源投入後の所定の期間
(容量性負荷が有するコンデンサが充電されるまでの期
間)だけ大きな電流を供給できればよい。このような理
由により、電源投入後またはリセット後に初めて負荷電
流が第1の閾値を越えたときにのみ第2の閾値を用いる
ようにしている。なお、当然のことではあるが、負荷電
流が第1の閾値を越えるごとに閾値を第2の閾値に切り
換えるのであれば、実質的に第1の閾値を設けている意
味がない。
【0024】このように、本実施形態のインバータ回路
の出力電流を制御する制御回路は、負荷の起動時におい
てのみ過電流の許容値を大きくし、インバータ回路はそ
の間に負荷に大きな電流を供給できる。
【0025】次に、電流制御部10およびデューティ制
御部30の構成および動作を詳細に説明する。
【0026】コンパレータ11は、電流検出回路103
により検出された負荷電流と、閾値出力回路12の出力
とを比較し、負荷電流がその閾値を越えると「L」レベ
ルを出力する。コンパレータ11の出力は、トランジス
タQ2を介してデューティ制御部30に転送されると共
に、その論理値が反転させられてナンド回路13に入力
される。
【0027】閾値出力回路12は、トランジスタQ3、
および抵抗R1〜R3から構成される。トランジスタQ
3は、ワンショット回路14のQ出力により制御され
る。閾値出力回路12の出力は、このトランジスタQ3
の状態により変化する。即ち、閾値出力回路12は、ト
ランジスタQ3がオフ状態のときは、第1の閾値V1=
Vcc・R2/(R1+R2)を出力する。一方、トラン
ジスタQ3がオン状態のときは、トランジスタQ3のオ
ン抵抗を無視すると、抵抗R1と抵抗R3とが並列に接
続された状態となるので、閾値出力回路12は、第2の
閾値V2=Vcc・R2/(Ra +R2)を出力する。な
お、Ra =R1・R3/(R1+R3)である。ここ
で、R1>Ra であるので、V1<V2となる。すなわ
ち、閾値出力回路12は、ワンショット回路14から
「H」レベルを受信すると、その出力をV1からV2に
上昇させる。
【0028】ナンド回路13の他方の端子には、ワンシ
ョット回路14のQ出力が入力されている。そして、ナ
ンド回路13の出力は、ワンショット回路14、15の
各入力端子、およびフリップフロップ16のクロック端
子に転送される。
【0029】ワンショット回路14は、立下りエッジを
検出すると、接続されている抵抗の抵抗値とコンデンサ
の容量によって決まる時間だけそのQ出力を「H」レベ
ルにする。即ち、ワンショット回路14は、フリップフ
ロップ17の出力によりクリアされていない状態におい
ては、負荷電流が上昇してコンパレータ11の出力が
「H」レベルから「L」レベルに切り替わると、所定時
間だけQ出力を「H」レベルにする。また、ワンショッ
ト回路14の反転Q出力は、フリップフロップ17のク
ロック端子に転送される。
【0030】ワンショット回路15は、基本的には、ワ
ンショット回路14と同じ動作をする。ただし、ワンシ
ョット回路15の時定数は、ワンショット回路14の時
定数と比べて十分に短い。これらの時定数につては後述
する。ワンショット回路15のQ出力は、トランジスタ
Q1のベース端子、およびフリップフロップ34のクリ
ア端子に入力されている。
【0031】フリップフロップ16は、リセット信号が
入力されると、「L」レベルを出力する。なお、リセッ
ト信号は、この制御回路に電力を供給する電源が投入さ
れたときに生成される。そして、フリップフロップ16
は、そのクロック端子に立上りエッジが入力されると、
以降、その出力を「H」レベルに保持する。フリップフ
ロップ16の出力は、トランジスタQ2の制御端子に入
力される。
【0032】フリップフロップ17は、フリップフロッ
プ16と同様に、リセット信号が入力されると、「L」
レベルを出力する。また、フリップフロップ17のクロ
ック端子にはワンショット回路14の反転Q出力が接続
されており、フリップフロップ17は、そのクロック端
子において立上りエッジを検出すると、以降、「H」レ
ベルを保持する。即ち、負荷電流が上昇してコンパレー
タ11の出力が「H」レベルから「L」レベルに切り替
わり、それに伴ってワンショット回路14が所定パルス
幅のパルスを出力した際、そのパルスの終了タイミング
においてフリップフロップ17の出力が「H」レベルに
なる。フリップフロップ17の出力は、ワンショット回
路14および15のクリア端子に入力される。したがっ
て、上述のようにしてフリップフロップ17の出力が
「H」レベルに切り換えられると、以降、ワンショット
回路14および15は、パルス生成動作をしなくなる。
【0033】トランジスタQ1は、ワンショット回路1
5の出力により制御される。トランジスタQ1は、Hブ
リッジ回路101を制御するパルス信号(制御信号)の
デューティを決定する際に用いる三角波を消滅させるか
否かを切り換える。トランジスタQ1がオン状態のとき
に、デューティ制御部30において三角波が消滅させら
れる。トランジスタQ2は、フリップフロップ16の出
力により制御される。トランジスタQ2は、コンパレー
タ11の出力をデューティ制御部30に伝えるか否かを
切り換える。トランジスタQ2がオフ状態のときには、
過電流が検出された場合であっても、そのことはデュー
ティ制御部30へは伝えられない。
【0034】デューティ制御部30は、基本的には既存
技術と同じ動作をする。ただし、リセット後に最初に負
荷電流が第1の閾値を越えた場合の動作は、既存技術と
は異なる。まず、既存技術と基本的に同じ動作をする部
分について説明する。アンプ31は、エラーアンプであ
り、Hブリッジ回路101に供給される直流電圧VH と
予め決められている参照電圧Vref とを比較し、その差
分を増幅して出力する。直流電圧VH が一定の期間は、
アンプ31の出力も一定である。発振器32は、図2に
示すように、負荷電流の向きを交互に反転させるタイミ
ングを指示するパルス信号、およびデューティを決定す
る際に用いる三角波(のこぎり波)を生成する。このパ
ルス信号と三角波とは、互いに同期している。コンパレ
ータ33は、アンプ31の出力と三角波とを比較し、ア
ンプ31の出力レベルの方が大きい期間には「L」レベ
ルを出力し、アンプ31の出力レベルの方が小さい期間
には「H」レベルを出力する。コンパレータ33の出力
の「H」レベルと「L」レベルの時間比を「デューテ
ィ」と呼ぶ。あるいは、コンパレータ33の出力の
「H」レベルの時間と、「H」レベルの時間と「L」レ
ベルの時間との和との比を「デューティ」と呼ぶ。
【0035】フリップフロップ34は、発振器32が出
力するパルス信号に基づいて、1組のスイッチング素子
S1、S3、または1組のスイッチング素子S2、S4
のうちの一方の組に属する各スイッチング素子を導通可
能な状態にするための信号を生成する。たとえば、図2
において、パルスP1からパルスP2までの期間は、ス
イッチング素子S1、S3が導通可能状態であり、パル
スP2からパルスP3までの期間は、スイッチング素子
S2、S4が導通可能状態である。導通可能状態におい
て実際に各スイッチング素子S1〜S4がオン状態(導
通状態)となるか否かは、コンパレータ33の出力によ
って決まる。すなわち、各スイッチング素子S1〜S4
は、それぞれ、導通可能状態であり且つコンパレータ3
3の出力が「H」レベルのときにオン状態となる。そし
て、スイッチング素子S1およびS3がオン状態のとき
には、負荷104に第1の極性の電圧が印加され、スイ
ッチング素子S2およびS4がオン状態のときには、負
荷104に第1の極性と反対の極性の電圧が印加され
る。
【0036】デューティ制御部30は、ワンショット回
路15のQ出力を受信することにより、既存技術とは異
なる動作をする。即ち、フリップフロップ34は、ワン
ショット回路15のQ出力が「H」レベルになるとリセ
ットされる。フリップフロップ34は、リセットされて
いる期間は、Q出力として「L」レベルを出力し、反転
Q出力として「H」レベルを出力する。このことによ
り、スイッチング素子S1、S3は強制的に導通可能状
態となり、スイッチング素子S2、S4は強制的に非導
通可能状態となる。
【0037】また、コンパレータ33に入力される三角
波は、ワンショット回路15のQ出力が「H」レベルに
なると、トランジスタQ1がオン状態となり、発振器3
2に接続されているコンデンサが放電するので、消滅す
る。即ち、ワンショット回路15のQ出力が「H」レベ
ルになると、発振器32は実質的に初期化される。
【0038】次に、図3を参照しながら、上記構成の制
御回路の動作を説明する。
【0039】まず、この制御回路の電源が投入される
と、リセット信号が生成され、フリップフロップ16お
よび17に入力される。このことにより、フリップフロ
ップ16および17の出力は、「L」レベルとなる。し
たがって、トランジスタQ2はオフ状態となる。また、
ワンショット回路14および15は、コンパレータ11
の出力を待つ状態であり、それぞれQ出力は「L」レベ
ル、反転Q出力は「H」レベルとなっている。このた
め、トランジスタQ1およびQ3はオフ状態となってい
る。したがって、閾値出力回路12は、閾値としてV1
=Vcc・R2/(R1+R2)を出力する。
【0040】負荷104に流れる電流(電流検出回路1
02の出力)が閾値(閾値出力回路12の出力V1)よ
りも小さい期間は、ワンショット回路14、15、フリ
ップフロップ16、17、閾値出力回路11、トランジ
スタQ1、Q2は上記初期状態を保持する。したがっ
て、電流制御部10は、負荷電流と閾値V1とを比較す
ることにより過電流を監視する。また、デューティ制御
部30は、過電流が検出されない期間は、図2に示す動
作に従ってHブリッジ回路101を駆動するための制御
信号を生成する。
【0041】上記状態において、負荷104として容量
性負荷を接続し、その容量性負荷を起動したものとす
る。容量性負荷は、上述したように大型のコンデンサを
有し、一般に、そのコンデンサを充電した状態で使用す
る。したがって、容量性負荷の起動時には、そのコンデ
ンサが充電されるまでの間、大きな電流が要求されるこ
とになる。
【0042】容量性負荷の起動等に伴って負荷電流が閾
値V1を越えると、コンパレータ11の出力が「H」レ
ベルから「L」レベルに切り替わる。この立下りエッジ
は、ナンド回路13を介してワンショット回路14およ
び15に伝えられる。ワンショット回路14は、このエ
ッジを検出すると、Q出力を所定時間だけ「H」レベル
にする。ワンショット回路14のQ出力が「H」レベル
になると、トランジスタQ3がオン状態となり、閾値出
力回路11は、閾値としてV2=Vcc・R2/(Ra +
R2)を出力する。尚、Ra =R1・R3/(R1+R
3)である。同様に、ワンショット回路15は、上記エ
ッジを検出するとそのQ出力を所定時間だけ「H」レベ
ルにする。ワンショット回路15のQ出力が「H」レベ
ルになると、トランジスタQ1がオン状態になると共
に、フリップフロップ34がクリアされる。トランジス
タQ1がオン状態になると、発振器32に接続されてい
るコンデンサの放電が完了した時点で三角波が消滅す
る。このようにして三角波が消滅した状態になると、ア
ンプ31の出力レベルは実質的に一定なので、コンパレ
ータ33の出力は「L」レベルに固定される。この状態
は、発振器32が負荷電流の方向を切り換えるための次
のパルスを出力するまで継続される。一方、フリップフ
ロップ34は、クリア状態においては、そのQ出力を
「L」レベルに固定し、また、その反転Q出力を「H」
レベルに固定する。したがって、デューティ制御部30
は、Hブリッジ回路101に対する制御信号として、ス
イッチング素子S1およびS3をオン状態にし、スイッ
チング素子S2およびS4をオフ状態にする信号を出力
する。なお、ワンショット回路15が出力するパルスの
パルス幅は、発振器32に接続されているコンデンサを
十分に放電できる程度の時間とする。
【0043】デューティ制御部30が上述の制御信号を
出力すると、Hブリッジ回路101は、スイッチング素
子S1→負荷104→スイッチング素子S3という経路
で電流を流す。このとき、過電流を検出するための閾値
は、閾値出力回路12において閾値V1よりも大きい閾
値V2に設定されているので、負荷104には閾値V1
よりも大きな電流を供給することができる。ただし、負
荷電流が閾値V2よりも大きくなることは許されない。
【0044】上記構成によれば、閾値V1を越える大電
流は、スイッチング素子S2およびS4を介して流れる
ことはなく、常にスイッチング素子S1およびS3を介
して流れる。したがって、スイッチング素子S1および
S3の電流容量を大きくしておけば(たとえば、閾値V
2に相当する電流程度)、スイッチング素子S2および
S4としては電流容量の小さいもの(たとえば、閾値V
1程度)を用いることができる。
【0045】なお、容量性負荷の起動等に伴って負荷電
流が閾値V1を越えると、コンパレータ11の出力が
「H」レベルから「L」レベルに切り替わるが、このと
き、トランジスタQ2はオフ状態なので、負荷電流が閾
値V1を越えたという事実は、デューティ制御部30に
は通知されない。このため、負荷104に閾値V1より
も大きな電流を供給することができる。
【0046】閾値が閾値V2に上昇することにより負荷
電流が閾値よりも小さくなると、コンパレータ11の出
力は、「L」レベルから「H」レベルに戻る。この立上
りエッジは、ナンド回路13を介してフリップフロップ
16に伝えられる。フリップフロップ16は、このエッ
ジを検出すると、「H」レベルを出力することによりト
ランジスタQ2をオン状態にする。トランジスタQ2が
オン状態になると、コンパレータ11の出力がデューテ
ィ制御部30へ伝えられるようになる。即ち、閾値がい
ったん閾値V2に設定された後は、コンパレータ11に
よって過電流が検出されると、そのことがデューティ制
御部30に通知されるようになる。
【0047】デューティ制御部30は、以下の3つのイ
ベントの中のいずれか1つが発生するまでの間、スイッ
チング素子S1およびS3をオン状態とし、スイッチン
グ素子S2およびS4をオフ状態とする制御信号を出力
しつづける。(1) 負荷電流が閾値V2を越える。(2) ア
ンプ31の出力が三角波のレベルよりも小さくなる。
(3) 三角波のレベルがピークに到達する(負荷電流の方
向を切り換えるパルス信号を発振器32から受信す
る)。上記(1) または(2) の場合には、コンパレータ3
3の出力が「H」レベルとなり、スイッチング素子S1
〜S4に対する制御信号がすべて「L」レベルとなる。
したがって、スイッチング素子S1〜S4がすべてオフ
状態になり、負荷104に電流が流れなくなる。一方、
上記(3) の場合には、フリップフロップ34のQ出力お
よび反転Q出力がそれぞれ「H」レベルおよび「L」レ
ベルとなり、スイッチング素子S2およびS4が通電可
能状態になる。このとき、三角波は通常時と同じように
出力されているので、Hブリッジ回路101は通常の動
作を行う。
【0048】ワンショット回路14は、容量性負荷の起
動時に負荷電流が閾値V1を越えたことに伴うコンパレ
ータ11の立下りエッジを検出してから所定の時間が経
過すると、Q出力を「L」レベルに戻し、反転Q出力を
「H」レベルに戻す。ワンショット回路14のQ出力が
「L」レベルになると、トランジスタQ3がオフ状態と
なり、閾値出力回路12は、閾値として閾値V1を出力
する。したがって、以降、コンパレータ11は、この閾
値V1を用いて過電流を監視する。また、ワンショット
回路14の反転Q出力が「H」レベルになると、以降、
リセットされるまでフリップフロップ17のQ出力が
「H」レベルとなる。そして、フリップフロップ17の
Q出力が「H」レベルとなると、ワンショット回路14
および15は、クリアされて休止状態になる。すなわ
ち、ワンショット回路14の時定数として設定されてい
る時間が経過した後は、ワンショット回路14および1
5は、過電流の発生によりコンパレータ11の出力にエ
ッジが生じても、そのエッジを無視する。換言すれば、
電流制御部10は、リセット後(電源投入後)の最初の
過電流検出時においてのみ閾値を通常時よりも高くする
が、以降は、過電流が発生しても閾値を閾剃e4e4e46cV
1のまま変化させることはない。
【0049】なお、ワンショット回路14の時定数およ
び閾値V2は、スイッチング素子S1およびS3がその
安定動作領域内で動作するような値を設定する。また、
ワンショット回路14の時定数を、例えば、上記三角波
の周期と同じ程度とすれば、負荷電流が通常の閾値(閾
値V1)を越えてもよい期間は、スイッチング素子S1
およびS3がオン状態になる期間に限定され、スイッチ
ング素子S2およびS4に閾値V1を越える大きな電流
が流れることはない。
【0050】上記実施例では、過電流をモニタするため
の閾値として、ある電流値に相当する第1の閾値および
その第1の閾値よりも大きな電流値に相当する第2の閾
値を用意し、電源投入後またはリセット後に初めて負荷
電流が上記第1の閾値を越えたときにのみ第2の閾値を
用いる構成を示したが、本発明は、この構成に限定され
るものではない。以下では、過電流をモニタするための
閾値を、定期的に上記第1の閾値から上記第2の閾値に
切り換えることを許容する構成を示す。
【0051】図4は、本発明の他の実施形態の電流制御
部の回路図である。なお、図4においては、デューティ
制御部30を描いていないが、その構成および動作は図
1を参照しながら説明した通りである。
【0052】図4に示す電流制御部は、図1に示した電
流制御部10と比較すると、フリップフロップ16およ
びトランジスタQ2が取り除かれ、また、ワンショット
回路18および19が新たに設けられている。ワンショ
ット回路18は、ワンショット回路14の反転Q出力の
立上りエッジをトリガとしてパルスを1つ出力する。ま
た、ワンショット回路19は、ワンショット回路18の
反転Q出力の立上りエッジをトリガとしてパルスを1つ
出力する。そして、ワンショット回路19のQ出力は、
フリップフロップ17のクリア端子に入力される。な
お、フリップフロップ17は、リセット信号またはワン
ショット回路19のQ出力のうちの少なくとも一方が
「H」となると、以降、ワンショット回路14からの立
上りエッジを検出するまで「L」を出力する。以下、図
4に示す電流制御部の動作を図5に示すタイミング図を
参照しながら説明する。
【0053】リセット信号を受信してから、負荷電流が
閾値V1 を初めて越えることによって閾値出力回路12
が閾値V2 を出力するまでの動作は、基本的に、図1に
示した電流制御部10の動作と同じである。この後、図
4に示す電流制御部においては、ワンショット回路14
の反転Q出力が「L」から「H」に切り替わることをト
リガとして、ワンショット回路18がその反転Q出力を
「L」にする。ワンショット回路18がその反転Q出力
を「L」にする時間(以下、「周期時間」と呼ぶ)は、
ワンショット回路18に接続されている抵抗の抵抗値お
よびコンデンサの容量によって決まる。ここで、ワンシ
ョット回路14の反転Q出力が「L」から「H」に切り
替わるタイミングは、閾値出力回路12の出力が閾値V
2 から閾値V1 に戻るタイミングである。したがって、
ワンショット回路18は、負荷電流を監視するための閾
値が閾値V2 から閾値V1 に戻ったときから周期時間が
経過するまでの間、「L」を出力することになる。
【0054】周期時間が経過し、ワンショット回路18
の反転Q出力が「L」から「H」に変わると、ワンショ
ット回路19はパルスを生成する。このパルスは、フリ
ップフロップ17に対するリセット信号である。したが
って、フリップフロップ17は、ワンショット回路19
からパルスを受信すると、「L」を出力する。ワンショ
ット回路19の出力が「L」になると、ワンショット回
路14および15のリセット状態が解除される。すなわ
ち、負荷電流を監視するための閾値が閾値V2から閾値
V1 に戻ったときから周期時間が経過すると、フリップ
フロップ17がリセットされ、ワンショット回路14お
よび15は、それぞれ、コンパレータ11からの信号を
受け付ける状態に入る。ここで、「コンパレータ11か
らの信号を受け付ける状態」とは、コンパレータ11が
過電流を検出したときに、閾値出力回路12に対して、
閾値を閾値V1 から閾値V2 へ切り換えることを指示す
ることができる状態を言う。
【0055】上記状態において過電流が発生すると、即
ち負荷電流が閾値V1 を越えると、ワンショット回路1
4は、閾値出力回路12に対してその出力を閾値V1 か
ら閾値V2 へ切り換えることを指示し、これにより閾値
出力回路12が閾値V2 を出力する。そして、コンパレ
ータ11は、この閾値V2 を用いて過電流をモニタす
る。なお、閾値出力回路12が閾値V2 を出力する期間
がワンショット回路14の時定数によって決まることは
図1を参照しながら説明した通りである。また、過電流
をモニタするための閾値が閾値V2 から閾値V1 に戻っ
た後は、上述の処理を繰り返す。
【0056】このように、図4に示す電流制御部におい
ては、過電流を検出するための閾値を大きくすることに
よって大電流を許容した後、ワンショット回路18の時
定数によって決まる周期時間が経過するまでの間はその
閾値を小さい値に固定する。そして、その周期時間が経
過した後には、必要に応じて閾値を大きくできるような
構成としている。この周期時間は、閾値が大きかった期
間に大電流が流れることによって発熱したスイッチング
素子S1〜S4(特に、S1およびS3)が十分に冷却
される時間とする。
【0057】上記図4に示す構成を導入すれば、インバ
ータ回路から負荷へ瞬間的に大電流を供給したにも係わ
らず、負荷がさらに電流を要求した場合には、インバー
タ回路は再び大電流を供給することができる。このと
き、大電流が供給されるのは短時間であり、また、ある
大電流が供給されてから次の大電流が許容されるまでの
間隔としては、負荷が破壊されないような時間が設定さ
れている。この結果、負荷の破壊を防ぎながら、負荷を
起動する能力が向上する。
【0058】なお、図4に示す電流制御部において、温
度検出機能を設けてもよい。温度検出機能は、例えば、
このインバータ回路に接続されるスイッチング素子S1
〜S4の近傍に設ける温度センサ41を含む。温度セン
サ41の出力は、図6(a) に示すように、オア回路42
を介してワンショット回路14、15のクリア端子に入
力される。なお、この温度センサ41は、検出した温度
が予め決められている所定の温度を越えた場合に「H」
を出力してワンショット回路14をリセットする。
【0059】また、図6(b) に示すように、温度センサ
41が所定の温度を越えたことを検出した場合に、コン
パレータ33の出力を「H」とするような構成を導入し
てもよい。
【0060】上記構成によれば、スイッチング素子S1
〜S4の温度が上昇したときには、負荷が要求する場合
であってもインバータは大電流を流すことが許可されな
くなる。このことにより、スイッチング素子S1〜S4
は、過電流またはそれに伴う発熱から保護される。
【0061】スイッチング素子S1〜S4を保護するた
めの他の構成として、大電流を流す回数を制限する機能
を設けることも考えられる。この機能は、図6(c) に示
すように、ワンショット回路19から出力されるパルス
の数をカウントするカウンタ43を設け、そのカウンタ
のカウント値が所定値を越えたときにワンショット回路
14をリセットする回路により実現される。
【0062】
【発明の効果】電源投入後またはリセット後の最初の過
電流に対して、負荷電流を監視するための閾値を通常時
の閾値よりも大きくするように制御するので、起動時に
大きな電流を要求する負荷に対して十分な電流を供給で
き、そのような負荷を確実にかつ素早く起動できる。ま
た、通常時は、閾値を元の値に戻すので、インバータ自
体を大容量とする必要はない。
【0063】瞬間的な大電流を繰り返し流せるようにし
た構成では、その大電流を許可する間隔を所定時間以上
に制限したので、負荷は、破壊を起こさない範囲で大電
流を得ることができる。
【図面の簡単な説明】
【図1】本実施形態の制御回路の回路図である。
【図2】デューティ制御部の基本動作を説明する図であ
る。
【図3】本実施形態の制御回路の動作を説明するタイミ
ング図である。
【図4】本発明の他の実施形態の電流制御部の回路図で
ある。
【図5】図4に示す電流制御部の動作を説明するタイミ
ング図である。
【図6】(a) 〜(c) は、図4に示す電流制御部の付加回
路の例である。
【図7】従来のインバータ回路の一例の構成図である。
【図8】図7に示したインバータ回路の動作を説明する
タイミング図である。
【符号の説明】
10 電流制御部 11 コンパレータ 12 閾値出力回路 14、15 ワンショット回路 16、17 フリップフロップ 18、19 ワンショット回路 30 デューティ制御回路 32 発振器 33 コンパレータ 34 フリップフロップ 101 Hブリッジ回路 102 制御回路 103 電流検出回路 104 負荷
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H02M 7/48 H02M 7/5387

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項1】 直流を交流に変換するインバータ回路の
    出力電流を制御する制御回路であって、 所定の電流値に対応する第1の閾値、またはその所定の
    電流値よりも大きい電流値に対応する第2の閾値を出力
    する閾値出力手段と、 負荷に供給する電流と上記閾値出力手段により出力され
    る閾値とを比較する比較手段と、 負荷に供給する電流が上記第1または第2の閾値よりも
    大きいと上記比較手段により判断された場合に、その負
    荷へ供給する電流を抑制する抑制手段と、 上記閾値出力手段が上記第1の閾値を出力している期間
    に、負荷に供給する電流がその第1の閾値よりも大きく
    なったときに、上記閾値出力手段に上記第2の閾値を所
    定時間だけ出力させる制御手段と、 電源の投入または電源の投入に伴って生成されるリセッ
    ト信号により第1の状態が設定され、上記閾値出力手段
    が上記制御手段の指示により上記第2の閾値を出力する
    期間が終了したときに第2の状態が設定されるラッチ手
    を有し、 上記制御手段は、上記ラッチ手段に第2の状態が設定さ
    れている期間は、上記閾値出力手段に対して閾値変更指
    示を送出しないことを特徴とする制御回路。
  2. 【請求項2】 直流を交流に変換するインバータ回路の
    出力電流を制御する制御回路であって、 所定の電流値に対応する第1の閾値、またはその所定の
    電流値よりも大きい電流値に対応する第2の閾値を出力
    する閾値出力手段と、 負荷に供給する電流と上記閾値出力手段により出力され
    る閾値とを比較する比較手段と、 負荷に供給する電流が上記第1または第2の閾値よりも
    大きいと上記比較手段により判断された場合に、その負
    荷へ供給する電流を抑制する抑制手段と、 上記閾値出力手段が上記第1の閾値を出力している期間
    に、負荷に供給する電流がその第1の閾値よりも大きく
    なったときに、上記閾値出力手段に上記第2の閾値を所
    定時間だけ出力させる制御手段と、 上記制御手段が上記閾値出力手段に対して閾値変更指示
    を送出することが許可されている状態に対応する第1の
    状態または上記制御手段が上記閾値出力手段に対して閾
    値変更指示を送出することが許可されていない状態に対
    応する第2の状態が設定されるラッチ手段と、 上記第1の状態が終了してから所定時間経過後に上記ラ
    ッチ手段に第1の状態を設定する状態設定手段を有し、 上記制御手段は、上記ラッチ手段に第1の状態が設定さ
    れている期間にのみ上記閾値出力手段に対して閾値変更
    指示を送出することを特徴とする制御回路。
  3. 【請求項3】 上記インバータ回路は、4つのスイッチ
    ング素子を含むHブリッジ回路であり、 上記閾値出力手段が上記第2の閾値を出力している期間
    の少なくとも一部期間において、上記4つのスイッチン
    グ素子の中の所定の2つのスイッチング素子を強制的に
    オン状態とし、他の2つのスイッチング素子を強制的に
    オフ状態とするための信号を生成するスイッチ制御手段
    をさらに有する請求項1または2に記載の制御回路。
JP13061498A 1997-08-01 1998-05-13 インバータ回路の出力電流を制御する回路 Expired - Lifetime JP3362666B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13061498A JP3362666B2 (ja) 1997-08-01 1998-05-13 インバータ回路の出力電流を制御する回路

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP20777797 1997-08-01
JP9-207777 1997-08-01
JP13061498A JP3362666B2 (ja) 1997-08-01 1998-05-13 インバータ回路の出力電流を制御する回路

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2002240450A Division JP3870874B2 (ja) 1997-08-01 2002-08-21 インバータ回路の出力電流を制御する回路

Publications (2)

Publication Number Publication Date
JPH11103579A JPH11103579A (ja) 1999-04-13
JP3362666B2 true JP3362666B2 (ja) 2003-01-07

Family

ID=26465701

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13061498A Expired - Lifetime JP3362666B2 (ja) 1997-08-01 1998-05-13 インバータ回路の出力電流を制御する回路

Country Status (1)

Country Link
JP (1) JP3362666B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7764524B2 (en) 2006-07-28 2010-07-27 Tdk Corporation Inverter for driving a load including a capacitive element in an input stage

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5336091B2 (ja) * 2008-01-24 2013-11-06 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 電源回路及び電子機器

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7764524B2 (en) 2006-07-28 2010-07-27 Tdk Corporation Inverter for driving a load including a capacitive element in an input stage

Also Published As

Publication number Publication date
JPH11103579A (ja) 1999-04-13

Similar Documents

Publication Publication Date Title
JP3572292B2 (ja) スイッチング電源回路
JP3694726B2 (ja) 安定化電源コンバータの一次側コントローラ
US8547676B2 (en) Overcurrent protection device and overcurrent protection system
US8270138B2 (en) Power supply controller and threshold adjustment method thereof
CN100514788C (zh) 过功率保护装置
KR20050086688A (ko) 전력 전송 디바이스, 보호 회로, 보호 방법 및 회로
US6744616B2 (en) Method and apparatus for controlling an electronic control
US8018704B2 (en) Parallel analog and digital timers in power controller circuit breaker
JP4462734B2 (ja) 駆動信号供給回路
JP3362666B2 (ja) インバータ回路の出力電流を制御する回路
JP2004343867A (ja) レギュレータ用保護回路及びそれを備えた電源装置
US7239495B2 (en) Output circuit with transistor overcurrent protection
CN111711170B (zh) 一种开关电源短路保护电路和方法
JP3870874B2 (ja) インバータ回路の出力電流を制御する回路
JP2004326273A (ja) 電源短絡保護回路
US7932710B2 (en) Step-up circuit and step-up circuit device
US4977477A (en) Short-circuit protected switched output circuit
WO2003007463A2 (en) A power supply circuit
US6888418B2 (en) Control circuit and method for a crystal oscillator using a timer
KR970011553B1 (ko) 구동기 회로
JP7694776B2 (ja) 半導体装置
JPH0592824U (ja) 過電流検出回路
JPH03135394A (ja) モータの駆動装置
KR100593761B1 (ko) 에스엠피에스의 시스템 보호 회로
JPH06106020B2 (ja) スイッチングレギユレータ

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20020625

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20020924

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081025

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111025

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121025

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121025

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131025

Year of fee payment: 11

EXPY Cancellation because of completion of term