Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP3362850B2 - 補助ビデオ・データ・スライサ - Google Patents
[go: Go Back, main page]

JP3362850B2 - 補助ビデオ・データ・スライサ - Google Patents

補助ビデオ・データ・スライサ

Info

Publication number
JP3362850B2
JP3362850B2 JP50152294A JP50152294A JP3362850B2 JP 3362850 B2 JP3362850 B2 JP 3362850B2 JP 50152294 A JP50152294 A JP 50152294A JP 50152294 A JP50152294 A JP 50152294A JP 3362850 B2 JP3362850 B2 JP 3362850B2
Authority
JP
Japan
Prior art keywords
signal
peak
ric
sync
level
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP50152294A
Other languages
English (en)
Other versions
JPH07507668A (ja
Inventor
アラン シュルツ,マーク
Original Assignee
トムソン マルチメディア ソシエテ アノニム
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by トムソン マルチメディア ソシエテ アノニム filed Critical トムソン マルチメディア ソシエテ アノニム
Publication of JPH07507668A publication Critical patent/JPH07507668A/ja
Application granted granted Critical
Publication of JP3362850B2 publication Critical patent/JP3362850B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00Television systems
    • H04N7/025Systems for the transmission of digital non-picture data, e.g. of text during the active part of a television frame
    • H04N7/035Circuits for the digital non-picture data signal, e.g. for slicing of the data signal, for regeneration of the data-clock signal, for error detection or correction of the data signal
    • H04N7/0355Circuits for the digital non-picture data signal, e.g. for slicing of the data signal, for regeneration of the data-clock signal, for error detection or correction of the data signal for discrimination of the binary level of the digital data, e.g. amplitude slicers
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K5/00Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/153Arrangements in which a pulse is delivered at the instant when a predetermined characteristic of an input signal is present or at a fixed time interval after this instant
    • H03K5/1534Transition or edge detectors
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/14Picture signal circuitry for video frequency region

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Television Systems (AREA)
  • Television Signal Processing For Recording (AREA)
  • Two-Way Televisions, Distribution Of Moving Picture Or The Like (AREA)
  • Picture Signal Circuits (AREA)
  • Radar Systems Or Details Thereof (AREA)
  • Synchronizing For Television (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Manipulation Of Pulses (AREA)

Description

【発明の詳細な説明】 産業上の利用分野 本発明は垂直ブランキングあるいはオーバー・スキャ
ン期間の間にビデオ信号に存在する情報の検出に関す
る。
背景技術 NTSCビデオ・システムのビデオ信号では、フィールド
は、一般に、複数の水平ライン期間、例えばフィールド
当たり262.5ラインを有する垂直表示期間を含む。各垂
直期間と水平期間の始まりは、複合ビデオ信号に含まれ
る垂直同期パルスと水平同期パルスにより定まる。各垂
直期間の一部の間、ビデオ信号の情報は表示されるよう
にはなっていない。例えば、垂直ブランキング期間では
各フィールドで最初の20水平ライン期間にほぼ渡ってい
る。加えて、垂直ブランキング期間に隣接するいくつか
のライン期間、例えばライン21はビデオ表示のオーバー
・スキャン領域内にあり、見ることはできない。
ブランキングとオーバー・スキャン期間の間は表示さ
れる画像情報が欠如しているので、これらの期間に補助
情報成分、例えばテレテキストあるいは閉キャプション
・データ(closed caption data)を挿入することが可
能となっている。連邦通信委員会(FCC)規則のような
標準は、垂直期間内の情報の位置を含めて、補助情報の
各形式に対するフォーマットを定義している。例えば、
現在の閉キャプション標準(47CFR15.119と73.682を参
照)は、閉キャプションのためのアスキー文字に対応す
るデジタル・データはフィールド1のライン21の中に入
れられなければならないと指定されている。
補助ビデオ情報を抽出する際の最初のステップは、補
助情報の位置を決めることである。種々のアプローチ
が、含まれる情報の形式に基づいて使用可能である。例
えば、フレーミング・コード・パターンのようなテレテ
キスト・データ特性の認識は、テレテキスト・データを
位置決めする方法である。ライン21の閉キャプション情
報はビデオ・ラインをカウントすることにより、例えば
水平同期パルスをカウントすることにより位置決めされ
る。
補助ビデオ情報が位置決めされた後、情報が抽出され
なければならない。デジタル・データの場合、“データ
・スライサ”がビデオ信号を2値データに変換するため
に使用可能である。データ・スライサは、一般にビデオ
信号レベルをスライス・レベルとして知られている基準
レベルと比較するように動作する。スライス・レベルを
超えるビデオ・レベルでは、比較の結果論理1を生じ
る。スライス・レベルより低いビデオ・レベルでは論理
0が生成される。例として、ビデオ信号のライン21の閉
キャプション・データは0IREから50IREまでの信号振幅
範囲を表してもよい。0IREから50IREまでの信号振幅範
囲では、25IREのスライス・レベルが適切であろう。
一定スライス・レベルが全てのビデオ信号に対して適
切と言うわけではない。ビデオ信号レベルはビデオ信号
源に依存して変わる場合がある。ビデオ信号レベルが変
わるときに一定スライス・レベルを使用すると、抽出さ
れるデータは論理0であれ、あるいは論理1であれ、望
ましくない方に偏り、データ抽出エラーとなる。例え
ば、1Vピーク対ピークの典型的なNTSCビデオ・システム
は−40IRE(同期チップ)から100IRE(ピーク・ビデ
オ)までの振幅範囲に対応する。これらの条件の下、補
助ビデオ信号と関連するピーク50IREと25IREのスライス
・レベルはそれぞれ350mVと175mVとに対応する。しかし
ながら、ビデオ信号が1Vよりもむしろ0.5Vピーク対ピー
ク信号では補助ビデオ信号の50IREピークが350mVよりも
むしろ約175mVに対応する。スライスレベルが1Vピーク
対ピーク信号のために175mVに固定されていると、0.5V
ピーク対ピーク信号と関連する50IREの補助ビデオ信号
レベルはスライス・レベルを超えないであろう。補助ビ
デオ・データ内の論理1は決して抽出されないであろ
う。したがって、入力ビデオ信号の振幅にスライス・レ
ベルを適合させることが望ましい。
NTSCビデオ信号は一般に0IREで黒レベルを、−40IRE
で負方向(negativegoing)同期パルス・ピークを、100
IREでピーク映像レベルを表す。典型的なビデオ信号の
ピーク対ピークの振幅の絶対値の範囲は一定ではない
が、IRE単位でのピーク同期(−40IRE)とピーク映像
(100IRE)との間の比は一定である。ビデオ信号が一般
的なものであれば、同期パルスの振幅を決定することに
より40IREの基準パルスが提供され、それは特定信号に
対するIREと信号振幅の絶対値と間の関係を確立するた
めに使用可能であろう。どの電圧が25IREスライス・レ
ベルに対応するかを決定することが可能であろう。しか
しながら、ビデオ・カセット・レコーダ(VCR)のよう
なビデオ信号源は40:100の映像比にNTSC同期を表すビデ
オ信号を作成しないかもしれない。このため、スライス
・レベルを設定するために同期パルス振幅を使用する手
順は全てのビデオ信号源に対して信頼性があるわけでは
ない。
閉キャプション・データのような補助情報成分のフォ
ーマットは、適応型スライス・レベル機能を促進するた
めの準備を含んでいる。FCC標準で指定されているよう
に、ライン21の閉キャプション信号は、“ラン・イン・
クロック”(RIC)と呼ばれている503kHzのサイン基準
波形の7サイクルのバーストを有するビデオ信号の“バ
ック・ポーチ”期間後に始まる。補助ビデオ・データ信
号のRIC基準成分の後にライン21の後半で実際の閉キャ
プション・データを表すデータ信号成分が続く。閉キャ
プション・データの標準は、RIC信号の振幅がデータ信
号の振幅と同一であることを確立する。このようにし
て、RIC信号振幅の平均は後続のデータ信号に対する適
切なスライス・レベルとなる。
RIC信号に基づいて正確なスライス・レベルを確立す
るには、RIC信号を正確に位置決めすることが必要であ
る。上記のライン・カウンタは、補助情報を含む特定ラ
インを検出するが、特定ライン内のRIC信号の位置が精
密に決定されなければならない。閉キャプション・デー
タに対するFCC仕様は、フィールド1のライン21に対す
る水平同期パルスの先頭(立ち下がり)エッジ後約10μ
sで始まり、約24μsで終わる。FCC仕様は、RIC信号を
正確に位置決めするために水平同期パルスからの固定の
遅延を使用することを可能とする。しかしながら、RIC
信号を位置決めするために同期パルスのエッジからの遅
延を使用するには、同期パルスの先頭エッジの精密で信
頼性ある検出が必要である。
正確なスライス・レベルに加えて、ビデオ・ラインの
始期の正確な指示がまた補助ビデオ・データの正確な抽
出のためには必要である。例えば、閉キャプション・デ
ータに関して、FCC標準は、データがライン21に対する
同期の先頭エッジの後約27.45μsで始まることを規定
する。データの検出が同期の後正しい時間に始まらない
と、データ・スライサの出力におけるデータは誤って解
釈される。例えば、スタート・ビットが誤って解釈され
るか、あるいは完全に見逃してしまうであろう。このた
め、正確なスライス・レベルは補助ビデオ・データの正
しい抽出のために必要条件だが十分条件ではない。
補助ビデオ・データの抽出に関連する上記の問題に向
けて、補助ビデオ・データ・システムの複雑さが実質的
に増加する。集積回路(IC)内に全てのビデオ信号処理
機能を含めようと言う現在の流れが、補助ビデオ・デー
タ信号処理のような付加的な機能のための集積回路チッ
プの使用可能な面積を制限する。補助ビデオ・データ・
デコーダの複雑さは、機能をICに組み込むために、最小
限とする必要がある。
発明の概要 本発明は、一部には上記の問題を認識し、そして、一
部はビデオ信号振幅特性に独立で正確なスライス・レベ
ルを確立する補助ビデオ・データ・スライサの提供する
ことである。本発明によるビデオ信号処理システムで
は、補助ビデオ・データ・スライサは、しきい値レベル
に応答し、ビデオ信号の第一と第二のピーク振幅特性を
選択的に決定するように動作する。しきい値は、同期パ
ルスのピーク振幅レベルを決定するために、前記水平同
期パルスの一部を含む第一の期間の間に第一の範囲で変
わる。しきい値レベルは、補助ビデオ情報信号内に含ま
れるラン・イン・クロック(RIC)波形の一部を含む第
二期間の間に第二の範囲で変わる。RIC信号のピーク振
幅と予め決められた関係を有する第二のしきい値レベル
がまた生成される。ビデオ信号は、補助ビデオ・データ
を抽出するために第二のしきい値レベルと比較される。
図面の簡単な説明 第1図は、補助ビデオ信号の波形の例を示す。
第2図は、本発明のビデオ信号処理システムの実施例
を示すブロック・ダイアグラムである。
第3A図と第3B図は、第2図に示されるシステムの動作
を説明するためのフローチャートである。
第4図、第6図、第7図は、第2図のブロックで示さ
れた機能に対応する実施例のブロック図である。
第5図は、第4図に示されるピーク検出器の動作を説
明するための波形図である。
実施例 第2図に示される本発明の一実施例の動作を、第1図
に描かれたFCC標準閉キャプション信号に従う閉キャプ
ション・データを例に取り説明する。以下に説明するよ
うに、本発明はまた、テレテキストのような他の形式の
補助ビデオ・データの抽出にも適用できる。
第2図において、コンポジット(複合)ビデオ信号VI
DEO INはキャパシタC1を介して黒レベル・クランプ210
と比較器220,260,270に接続されている。黒レベル・ク
ランプ210はクランプ制御信号CLAMP CONTROLに応答して
動作し、システムのDC動作レベル即ち黒レベルを確立す
る。キャパシタC1は積分器として働き、より安定した黒
レベルを提供する。その結果、ノードAにおけるDCレベ
ルは、黒レベル・クランプ210が制御信号CLAMP CONTROL
によりイネーブルとされているとき、デジタル−アナロ
グ変換器(DAC)250からの基準電圧BLACK VREFにクラン
プされる。DAC250の動作を以下に詳細に説明する。黒レ
ベルをクランプする種々の形態が黒レベル・クランプ21
0を実現するために使用できる。以下に述べるピーク検
出期間の間、ノードAにおけるノイズを最少にするよう
に、信号CLAMP CONTROLを介して黒ラベル・クランプ210
をディスエーブルすることが望ましい。
比較器260と270は、ビデオ信号を各基準電圧SYNC VRE
FとDATA VREFと比較することにより、ノードAにおける
ビデオ信号に応答して信号SYNCとDATAを生成する。これ
らの基準電圧は以下に説明するようにDAC250により供給
される。出力信号SYNCは、同期パルスが何時ビデオ信号
の中に生じるかを示すデジタル信号である。上記のよう
に、同期パルスの生起についての信頼性ある指標はラン
・イン・クロック(RIC)信号を位置決めするために使
用されてもよい。しかしながら、基準電圧SYNC VREFに
より確立されるスイッチングしきい値は、信号SYNCによ
り示されるような同期パルスの始期をRIC信号の位置と
関連付けることを可能とするために、既知の方法で同期
パルスの振幅に関連付けられなければならない。
比較器270は、信号VIDEO内に含まれる補助ビデオ・デ
ータ、例えば閉キャプション・データを信号DATAとして
第2図に示されるデジタル・データ・ストリームに変換
するためのデータ・スライサとして働く。信号DATA内の
論理0と論理1レベルは、信号VIDEO INのレベルがスラ
イス・レベルより少ないこと、あるいは越えていること
を表す。比較器270は、基準信号DATA VREFのスライス・
レベルを決定する。上記のように、補助ビデオ・データ
を正確に抽出するためには、RIC信号の振幅の平均値に
ほぼ等しいスライス・レベルが必要である。
第2図に示される実施例では、比較器220、ピーク検
出器230、コントローラ240およびDAC250が、基準レベル
SYNC VREFとDATA VREFを制御して補助ビデオ・データの
正確な抽出を保証する。比較器220はノードAのビデオ
信号をDAC250からの基準レベルPEAK VREFと比較する。
比較器220の出力、すなわち信号PEAKは、基準レベルPEA
K VREFを越えているか、あるいは少ないかによって、ビ
デオ信号のレベルに応答して論理1と論理0のレベルを
表す。コントローラ240は、ピーク検出器230を介して信
号PEAKをモニタし、ビデオ信号のピーク値が生起したこ
とを信号PEAKが正確に示すまでDAC250に基準レベルPEAK
VREFの値を変えさせる。
2つのピーク値に注目する。すなわち、負方向水平同
期パルスのピークとRIC信号のピークである。第2図に
示される実施例では、注目するピーク値の各々に対して
1つ、すなわち2つの動作モードを持つ。これらの動作
モードは同期モードとRICモードと名付けられている。
各モードの間に信号PEAKの妥当な指標を作成するための
基準レベルPEAK VREFの値は、コントローラ240によりDA
C250のための制御信号値に変換される。DAC250は、コン
トローラ240からの制御信号に応答して比較器260のため
の望ましい同期しきい値レベルと比較器270のためのデ
ータ・スライス・レベルとを提供する。
同期モードが同期パルスのピーク値を決定するために
先ず実行される。コントローラ240は、同期ピーク値を
用いて同期パルスの振幅を決定し、既知の方法で同期パ
ルスの振幅に関連するしきい値レベルSYNC VREFを確立
する。例えば、しきい値SYNC VREFは同期パルスの振幅
の50%に設定されてもよい。比較器260の出力における
信号SYNCは、何時同期パルスとビデオ・ラインが始まる
のかについての正確な指標を提供する。信号SYNCにより
示されるように、同期パルスの始期は、何時RIC信号と
補助ビデオ・データが生起するかを正確に決定するため
に、補助ビデオ・データ(例えば閉キャプション・デー
タに対する第1図)のためのタイミングと共に使用され
る。この決定はコントローラ240によりなされる。
基準レベルSYNC VREFが確立されてRIC信号が正確に位
置決めできた後、RICモードが実行される。RIC信号のピ
ークは、コントローラ240によって確立されたタイミン
グ・ウィンドウ内で決定され、それはRIC信号のバース
トを包含する。ウィンドウの位置と持続期間は信号SYNC
により示される同期パスの開始と補助ビデオ・データの
タイミングとに基づいている。スライス・レベルDATA V
REFはRIC信号のピーク値に基づいてコントローラ240とD
AC250とにより確立される。例えばスライス・レベルDAT
A VREFはRIC波形の振幅の50%に等しいように設定可能
である。
第2図の実施例の動作では、信号PEAKが用いられ、ピ
ーク値が信号VIDEO IN上に存在するということを信号PE
AKが示すとき、ピーク検出器230内に含まれるカウンタ
をイネーブルにすることが含まれる。例えば、信号VIDE
O INが基準レベルPEAK VREFを越えていることを論理1
の信号PEAKが示すならば、論理1の信号PEAKがそのカウ
ンタをイネーブルにする。基準レベルPEAK VREFの正し
い値により信号PEAKが注目するパルス、すなわち同期パ
ルスあるいはRIC信号パルスの持続期間の間、カウンタ
をイネーブルにさせる。
イネーブルにされたとき、カウンタにより生成される
カウント値CNTは信号ピークの存在を示す。カウンタの
同期を取るために使用されるクロック信号の周波数は注
目するパルス期間の間複数のクロック・パルスを提供す
るように選択される。一例として、水平レートの128倍
のクロック・レート(約2MHz)では、約4μsの水平同
期パルス期間に8クロック・パルスが提供される。基準
レベルPEAK VREFが正しく設定され、同期パルスの持続
期間のためのカウンタをイネーブルにするならば、8の
カウント値が1同期パルス後に得られるはずである。カ
ウント値CNTの値が低いかあるいは0であることは、信
号ピークが検出されなかったことを意味する。このよう
にして、カウント値CNTは、ピークが存在しないことを
表す低い値か、ピークが存在することを示す高い値を持
つ。ピークが検出されないときは、基準レベルPEAK VRE
Fの値はコントローラ240により調整され、カウンタはク
リアされ、カウントテストはピークが検出されるまで繰
り返される。
パルス特性の多様性は様々な手法により適応すること
ができる。同期パルスとの比較において、RIC波形のパ
ルスがより狭いときは(1μs対4μs)、RIC信号の
ピークを検出するために高いクロック・レートが望まし
い。2MHzよりも、例えばRIC信号を検出するために、14M
Hzのカウンタ・クロック・レートを使用することがRIC
信号の各パルス間に複数のクロック・パルス(約14)が
生起することを保証する。
また、カウント値が複数のパルスに渡って蓄積されて
もよい。同期パルスの場合、コントローラ240は、カウ
ント値CNTを評価する前に複数の同期パルスの期間の間
カウントするように信号PEAKがイネーブルにすることを
許してもよい。RIC信号の場合、各補助ビデオ・データ
が生じることに、複数サイクルのRIC信号が生じる。例
えば、第1図に示される閉キャプション・データ波形
は、フィールド1、ライン21の各生起の間にRIC信号の
7サイクルを含む。このようにして、コントローラ240
は、ライン21の期間の間に信号PEAKがイネーブルするこ
とにより、RIC信号の7パルスをカウントすることを許
すことができる。カウント値を蓄積することは、ノイズ
により引き越されるかもしれないパルス振幅間の変化を
有効に除去するという追加の長所を有する。カウンタが
信号PEAKによりイネーブルとされるタイミング・ウィン
ドウを確立することにより、蓄積という特徴がコントロ
ーラ240により達成される。タイミング・ウィンドウ
は、同期ピーク検出のためのビデオの数ライン分の同期
期間と、RIC信号ピーク検出のためのいくつかのRIC信号
パルスの範囲との間アクティブである。RIC信号では、
フィールド1、ライン21の生起中に位置決めされるウィ
ンドウは信号SYNCにより示されるような同期パルスの始
期に基づいている。このようにして、RICモードでのウ
ィンドウ・タイミングは同期モードが完了された後、決
定される。基準レベルPEAK VREFの値はウィンドウ期間
に渡って一定である。ウィンドウ期間後にピークが検出
されないときは、PEAK VREFの値は調整され、ウィンド
ウが繰り返される。
第2図の実施例の動作は第3A図と第3B図に示されるフ
ローチャートを参照することによりよりよく理解されよ
う。第3A図において、同期モードはステップ305で基準
レベルPEAK VREFと変数MODE、FRMCNT、STRDATの初期化
で始まる。基準レベルPEAK VREFは、初めに、妥当なピ
ーク検出テストを行うことが期待されない値に初期化さ
れる。これにより、PEAK VREFの値の後続の調整の結
果、妥当なピーク検出の結果を生成するために要求され
るレベルを示すことが保証される。妥当なピーク検出結
果が最初に生成されるときのPEAK VREFの値が同期パル
スのピーク値を表す。ピーク値は、同期パルスの振幅を
決定するために使用され、第2図の比較器260のための
しきい値(信号SYNC VREF)を設定するために使用され
る。このしきい値は上記のように同期パルスの振幅の例
えば50%である。基準レベルPEAK VREFに対する値と信
号SYNC VREFの対応する値の特定の例を以下で説明す
る。
変数MODE、FRMCNT、STRDATはステップ310で以下のよ
うに初期化される。変数MODEは現在の動作モードとして
同期モードとRICモードとを示す0若しくは1の値を取
る。変数MODEは同期モードが先ず実行されるのでステッ
プ310で0に設定される。変数FRMCNTは、同期信号ある
いはRIC信号のピーク値を評価するためにビデオ信号の
何フレームが使用されたかを示す、例えば0から3まで
の範囲の値を取る。基準レベルPEAK VREFの値は、各動
作モードで連続するフレームの間に変えられ、ピーク値
の検出を保証する。変数STRDATは、信号PEAK VREFの値
(第2図参照)が格納されていないか、あるいは格納さ
れているかを表す0若しくは1の値を取る。信号PEAK V
REFの値は妥当なピークが検出されるまで格納されな
い。このようにして、変数STRDATの値は妥当なピークが
検出されたか否かを示す。
第3A図のステップ310で、ピーク検出器220(第2図)
内の上記のカウンタは、そのカウント値CNTが0となる
ようにリセットされる。カウンタは、信号SYNCWNDが論
理1のとき信号PEAKに応答してカウントすることがイネ
ーブルとされる(ステップ315)。信号SYNCWNDはコント
ローラ240により生成されるウィンドウ信号であり、同
期信号に対して適切なものである。上記のように、ウィ
ンドウ信号は複数の同期パルスの期間の各々の間アクテ
ィブである。第3A図のルーチンの実行は、信号SYNCWND
が論理0となることにより示されるウィンドウ期間が終
了するまで、ステップ320で停止(ハルト)される。
ウィンドウ期間の終了後、カウンタはステップ323で
ディスエーブルとされ、カウント値CNTはステップ325で
テストされる。カウント値CNTが予め決められた限界を
越えると、ピークが検出される。例えば、各同期パルス
の間に8クロック・パルスを生成する2MHzの上記のカウ
ンタ・クロック・レートと同期パルスとの場合、5同期
パルスの間アクティブなウィンドウ期間は40のカウント
値を生成する。このようにして、ステップ325において3
2の限界値が適当なしきい値限界であり、ウィンドウ端
でミスされるパルスに対して8(40−32)のエラー・マ
ージンを許容する。ピークがステップ325で検出された
とき、変数STRDATの値はステップ330でテストされる。S
TRDATが0ならば(ステップ330)、PEAK VREFの値は前
もって格納されておらず、PEAK VREFの現在値が格納さ
れる。変数STRDATは第3A図のルーチンの最初の繰り返し
(変数FRMCNTが0に等しい)の間、常に0であることに
注意すべきである。STRDATがステップ330で論理1に等
しいとき、ピークは第3A図のルーチンの以前の繰り返し
の間に検出されていて、PEAK VREFの対応する値がその
ときに格納されていた。結果として、ステップ330の格
納動作をバイパスするように、ステップ340までジャン
プすることによりPEAK VREFの新値の格納は妨げられ
る。
ステップ325でのカウント値CNTのテストの結果がピー
クが検出されなかったことを示すとき(カウント値CNT
が予め決められた限界より少ないとき)、ステップ325
の後、処理は変数STRDATのテスト(ステップ330)と格
納動作(ステップ335)の両方をバイパスしてステップ3
40に進む。ステップ340では、変数FRMCNTの値がテスト
される。説明された同期動作モードは第3A図に示される
ルーチンを介して4回の繰り返しからなる。レベルPEAK
VREFの異なる値は各繰り返しのために使用される。変
数FRMCNTが3に等しくないときには、同期モード・テス
トの4回の繰り返しは完了されない。結果として、ステ
ップ350が実行され、次の繰り返し増加変数FRMCNTのた
めの基準レベルPEAK VREFの新値を設定する。その後、
処理は、ステップ310に戻り、レベルPEAK VREFの新値を
用いてピーク検出テストを始める。
変数FRMCNTが同期モード・テストの繰り返しピーク検
出部が完了したことを示す3であるとき、第3A図のステ
ップ340後に実行されるべき次のステップは第3B図のス
テップ365である。ステップ365では、変数STRDATの値が
テストされる。値が0のとき、同期モードの間に妥当な
同期ピークが検出されないので、ステップ380で“NO SY
NC"エラー信号(第2図には示されていない)が生成さ
れる。システムは種々の手法でこのエラー信号に応答す
る。例えば、システムは新プログラム・ソースあるいは
新チャンネルが選択されるまで、補助ビデオ・データ処
理をディスエーブルとすることができる。他に、システ
ムはある遅延後同期モード・テストを繰り返してもよ
い。
変数STRDATがステップ365で1に等しいとき、PEAK VR
EFの値は格納されていて、妥当な同期ピークが検出され
たことを示す。コントローラ240はステップ670に進み、
DAC250にPEAK VREFの格納された値に対応するレベルSYN
C VREFの適切な値を設定させる。上記同期モード動作に
おいて適切な変数FRMCNTの値と基準レベルPEAK VREFとS
YNC VREFの対応する値を第1表に示す。
第1表 モード FRMCNT PEAK VREF SYNC VREF 0 0 1.60V 1.80V 0 1 1.76 1.88 0 2 1.84 1.92 0 3 1.92 1.96 第1表の例示的な値は、2.00Vの黒基準レベル(第2
図でBLACK VREF)と同期パルス・ピーク値の50%である
SYNC VREFの値とに基づいている。第1表のPEAK VREFの
値は、同期パルスが黒レベルに関して負方向なので黒レ
ベルより少ない。結果として、同期パルスの大きさは
(黒レベル)−(PEAK VREFの値)に等しい。SYNC VREF
の値は、同期パルスが負方向なので、PEAK VREFに同期
パルスの大きさの50%を加算することにより得られる。
例えば、変数FRMCNTが0であるとき妥当なピーク検出が
生起するならば、同期パルスのピークは1.6Vである。2.
00Vにおける黒レベルとPEAK VREFとの差の大きさは同期
パルスの大きさに等しい0.40Vである。このようにし
て、SYNC VREFに対する対応する値は、第1表に示され
るように 0.5*0.40V+1.60V=1.80V である。これは第3B図のステップ370でなされる計算で
ある。
黒基準レベルあるいは50%以外の百分率に対する他の
値は第1表の値を用いて必要に応じて変更すればよい。
加えて、4以外の繰り返し数(0から3まで以外の変数
FRMCNTの範囲)は、PEAK VREFの値についての関連する
異なった範囲とし、あるいは各繰り返し後のPEAK VREF
の値の変化について異なる粗さとすることが望ましい。
第1表の値は、ここに述べられるアプローチに関連して
満足できる補助ビデオ・データ抽出を生成するために見
つけられた。
第3A図のルーチンを簡略化すると、カウンタをイネー
ブルにすること(ステップ315)、カウント値CNTをテス
トすること(ステップ325)、および基準レベルPEAK VR
EFの値を修正することを含むルーチンの4回の繰り返し
が、どの繰り返しで同期パルス・ピークが検出されたか
にかかわらず常に実行される。同期ピークの検出を最初
に引き起こすPEAK VREFの値は格納されているPEAK VREF
の値だけである。他のアプローチでは、固定数の繰り返
しが完了するまでループを続けるよりも妥当なピークが
検出された後ループを停止するであろう。
ビデオ・システムが同期パルスの振幅が急激に変化す
ることを許す場合には、同期モードの動作の変更するこ
とが望ましい。例えば、ビデオソースを変更することに
より同期パルスのピーク振幅に基準レベルSYNC VREFの
現在値より少ない値への急激な変化が引き起こされる。
その結果、信号SYNCは、同期パルス振幅が第2図の比較
器260においてしきい値レベルSYNC VREFを越えないの
で、生成されない。以下に述べるように、ウィンドウ信
号は信号SYNCに関してRICモードの間に生成される。信
号SYNCが生成されなければ、RICモードの間のウィンド
ウ信号は生成されず、システムがRICモードの間データ
・スライス・レベルを調整することできないようにして
補助ビデオ・データの抽出は適切でなくなる。
上記の状況は信号の喪失を検出するための信号SYNCを
コントローラ240に監視させることにより取り組んでも
よい。信号SYNCが終れば、コントローラ240は直ちにDAC
250に黒レベル(第1表の1.96V)に最も近い値に基準レ
ベルSYNC VREFを設定させる。SYNC VREFのこの値は、同
期モードが再び実行され、レベルSYNC VREFを調整する
まで一定に保たれる。この手順によりビデオ信号が存在
するならば信号SYNCが生成されることを保証される。
同期モード動作が上記のようにレベルSYNC VREFの値
を確立した後、RICモードがスライスレベルを設定する
ために実行される。第3A図と第3B図のルーチンは、以下
のように変更されてRICモードの間繰り返される。最初
に、RICモードの間、変数MODEは1である。第二に、ウ
ィンドウ信号SYNCWNDよりむしろ、RICウィンドウは信号
RICWNDにより示される。上記のように、RICウィンドウ
は、補助ビデオ・データのフォーマットに対する仕様
(閉キャプション・データに対する第1図を参照)に従
って同期の始期に関してウィンドウを遅延させることに
より補助ビデオ・データを含む特定のライン中に位置決
めされる。同期モードの間に同期パルス検出レベルSYNC
VREFの値を確立することにより、RICウィンドウを正し
く位置決めする目的でコントローラ240が信号SYNCに応
答して同期パルスの始期を正確に決定することを可能と
する。RICウィンドウの期間は、補助ビデオ・データを
含む特定ライン中の複数のRICサイクル数、例えば閉キ
ャプション・データでは7サイクルまで広げるように選
択される。
異なるウィンドウ信号に加えて、RIC信号のピーク検
出のためには異なるカウンタ・クロック・レートが望ま
しい。上記のように、クロック・レートの例は同期モー
ドの間で約2MHzであり、RICモードでは14MHzである。異
なるクロック・レートのため、各動作モードに対してス
テップ325で異なるカウント限界を使用することが必要
であるように思われるかもしれない。しかしながら、ウ
ィンドウ期間を各モードで選択することにより、クロッ
ク・レートと異なるパルス・ピーク期間(例えば、同期
パルスに対して4μsと単一RICサイクル・パルスに対
して1μs)との組み合わせにおけるウィンドウ期間が
同期モードとRICモードの両方において同じカウント限
界を用いることを許すようにしてもよい。これにより各
モードで同じサイズのカウンタを使用することが許さ
れ、設計を簡素化でき、ハードウェアを減らすことがで
きる。
第3A図と第3B図のルーチンを用いる同期モード動作と
RICモード動作との違いの1つはPEAK VREFの異なる値が
要求されることである。同期パルスは、黒レベルより少
ないPEAK VREFの値を要求する黒レベルに関して負方向
のパルスである。一方、RIC信号は黒レベルより大きいP
EAK VREFの値を要求する黒レベルに関して正方向(posi
tve going)である。加えて、PEAK VREFの値は、ピーク
が同期パルスの負方向極性のため、ピークが検出される
まで同期モードの各繰り返しの間増やされる。RICパル
スの正方向性質のため、ピークが検出されるまで各繰り
返しの間PEAK VREFの値を減らすことが必要となる。第
2表はPEAK VREFの値とレベルDATA VREF(スライス・レ
ベル)に対する対応する値とを示す。
第2表 モード FRMCNT PEAK VREF DATA VREF 1 0 2.50V 2.25V 1 1 2.30 2.15 1 2 2.20 2.10 1 3 2.10 2.05 第1表と同様に、第2表のデータは2.00Vの黒レベル
に基づいている。しかしながら、正方向RIC信号に対し
ては、第2表に示されるDATA VREFの値は、黒レベルとR
IC信号(PEAK VREFの格納された値により示される)と
のピークと黒レベルとの間の差の50%との和に等しい。
同期モードと第1表に関する上記注意のように、第2表
に示される基準レベルと50%の掛け算以外の値がRICモ
ードの間での使用のために選択されてもよい。
第3A図と第3B図とに示されるような同期モードの間の
動作とRICモードの間の動作との間の他の違いは、RIC信
号を含む補助ビデオ信号が、あるビデオ・プログラム期
間の間に消える可能性により導かれる。例として、閉キ
ャプションの例では、閉キャプション・データを含むビ
デオ・プログラムが閉じられたキャプションではないコ
マーシャルによりインターラプトされてもよい。第3A図
と第3B図では、RICモードの間のRIC信号の欠如によりエ
ラー信号“NO RIC"が第3B図のステップ380で生成させら
れる。しかしながら、第3B図のルーチンは、RIC信号の
喪失に先立ち補助ビデオ信号が回復されるまで基準レベ
ルDATA VREFの最後の値が保持されるように変更されて
もよい。このアプローチは、補助ビデオ・データ信号が
始まるとき適切なスライス・レベルが存在するという長
所を持ち、補助データの抽出を直ちに始めることができ
る。
RIC信号が終わる上記条件に加えて、RIC信号はある入
力信号条件下では実質的にDCの値を持ってもよい。DCレ
ベルがRICウィンドウ期間の間スライス・レベル(基準
レベルDATA VREF)と等しいかそれを越えていれば、第
2図のピーク検出器230内のカウンタは、RIC波形のピー
クがスライス・レベルを超えているウィンドウ期間の間
だけではなく、ウィンドウ期間の間連続してイネーブル
とされる。結果として、カウンタは第3A図のステップ32
5でテストされるカウンタ限界値を超えてオーバーフロ
ーして、RIC波形の欠如にかかわらず妥当なピークが検
出されたという指示を生じさせる。加えて、DCレベルが
補助ビデオ・データ(例えば、通常のRIC振幅の平均
値)に対する望ましいスライス・レベルに近ければ、RI
Cモードに検出されたピーク振幅値で通常生じるであろ
うDC値の50%にではないDC値にスライス・レベルを設定
させることが望ましいかもしれない。
上記の条件は第3A図のステップ325でカウント値CNTの
テストを非常に高い値あるいはオーバーフローした値に
対するテストを含むように拡張することにより検出され
る。このテストは、付加ビットをカウンタに加えること
を含み、オーバーフロー指標を生じさせる。オーバーフ
ローの検出で、システム・コントローラへのインターラ
プトを生成させることができ、ここで、設定されるべき
特定のスライス・レベルを生じさせるような種々の手法
を取り扱うことができる。
補助ビデオ・データ抽出への上記のアプローチの他の
特徴は第2図のブロック・ダイアグラムに示される機能
の例を示す第4図、第6図、第7図を参照することによ
り明らかになるであろう。
第4図はピーク検出器230の実施例を示す。ピーク検
出器230の機能は信号PEAKをカウント値CNTに変換するこ
とであり、そのカウント値CNTは信号PEAKが何時ビデオ
信号のピークを正しく示すかを決定するためにコントロ
ーラ240により監視される。第4図に示されるように、
ピーク検出器230は6ビットカウンタ480を含む。カウン
タ480の出力CNT0からCNT5は第2図にコントローラ240に
接続されるように示されるカウント値CNTに対応する。
カウンタ480は信号CNTCLKに応答してカウント値CNTをイ
ンクリメントする。カウンタ出力が限界値を超えるとき
に、望ましいピークが検出される。例えば、上記のよう
に、32のカウント値が限界として使用されるならば、コ
ントローラ240は信号CNT5(カウンタ出力のMSB)だけを
監視することによりピークが検出されることを決定する
ことができる。
カウンタ480は、信号CNT5からCNT0に関して全ての論
理1の最大値に達した後、カウント値CNTが0カウント
に戻りカウントを継続することを防ぐように設計されて
いる。代わって、信号OVERFLOWが、(信号CNT5からCNT0
までに関して最大のカウント値を越えてカウントしよう
とすると)オーバーフロー条件に応答して生成され、上
記のようにエラー・フラグあるいはインターラプト信号
として働く。信号OVERFLOWは、例えば、カウンタ480に
第7ビットを付加し、信号CNT5からCNT0までが全て論理
1から全て論理0に変化するとき、この第7ビットが論
理1状態にトグルすることにより生成される。エラー・
フラグあるいはインターラプトの提供に加えて、論理1
状態にいく信号OVERFLOWは、カウンタ480をディスエー
ブルとし、カウントし続けることを防ぐ。
信号CNTCLKは第4図に示されるような信号PEAK、WIND
OW、およびCLKを論理的に結合することにより生成され
る。第4図における信号MODEは第3図に示されるフロー
チャートに関して上記の変数MODEに対応する。第4図の
信号MODEはウィンドウ信号SYNCWNDあるいはRICWNDのど
ちらが信号WINDOWに結合されるかを選択するようMUX440
を制御する。ウィンドウ信号(同期モードではSYNCWN
D、RICモードではRICWND)の目的とフォームは前に述べ
られている。信号MODEが論理0(同期モード)では、同
期ウィンドウ信号SYNCWNDを信号WINDOWに結合し、信号M
ODEが論理1(RICモード)では、RICウィンドウ信号RIC
WNDを信号WINDOWに結合する。信号MODE、SYNCWND、RICW
NDはコントローラ240により生成される。
信号CLKは第4図におけるMUX450の出力で作成され
る。上記のように、異なるレートのクロック信号、例え
ば同期モードとRICモードの間の2MHzと14MHzが各動作モ
ードの間のカウントのため使用されてもよい。信号MODE
はMUX450を制御し、クロック信号の内のどれが使用され
るかを決定する。信号MODEが論理0レベル(同期モー
ド)では、MUX450が信号CLKとして信号SYNCCLK(2MHzク
ロック信号)を選択するようにし、信号MODEが論理1で
は、RICCLK(14MHzクロック)を選択する。
第2図の比較器220からの信号PEAKは、第4図におけ
る排他的論理和(XOR)ゲート410に結合される。XOR410
の他の入力はインバータ490の出力に結合され、そのイ
ンバータは信号MODEの反転信号を提供する。インバータ
490とXOR410の組み合わせは信号MODEに応答して信号PEA
Kを条件付きで反転する。例えば、信号MODEが論理0
(同期モード)のとき、XOR410の出力における信号PEAK
Xは信号PEAKの反転信号である。論理1(RICモード)
の信号MODEは信号PEAKの反転を引き起こさない。反転の
効果は第5図の波形に示され、そこでは信号MODEは論理
0である。
条件付き反転は、信号PEAKが信号MODEの値にかかわら
ず同じ極性を持つことを確保する。XOR410無しでは、
(黒レベルに関して)負方向同期パルスに対する信号PE
AKの極性は、正方向RICパルスに対するそれに関して反
転される。例えば、比較器220への入力における同期波
形は、同期モードの間に使用されるレベルPEAK VREFの
値以下のピークを有する負方向同期パルスに応答して、
信号PEAKが通常論理1であり、パルスが論理0であるよ
うにする。RICモードの間、比較器220の出力におけるRI
C信号は、RICモードの間使用されるPEAK VREFの値以上
のピークを持つ正方向のRICパルスに応答して、信号PEA
Kを通常論理0であり、パルスを論理1にする。第4図
に示されるようにXOR410を含めることにより、信号ピー
クのどちらの形式にも応答して信号PEAKはどちらのモー
ドでも通常論理0にさせられ、パルスは論理1にさせら
れる。両方のモードにおける信号PEAKの極性の一致によ
り2つの異なる極性を収容するための論理の重複を軽減
している。
XOR410の出力と信号WINDOWとはANDゲート420で一緒に
ゲートされ、Dタイプ・フリップフロップ(DFF)432の
D入力に信号D1を作成する。DFF432の出力、信号Q1は、
DFF436のD入力に結合されている。信号CLKはDFF432と4
36とをクロック・トリガする。信号Q1はNANDゲート434
でDFF432の出力Q2と論理的にANDされ、DFF432、DFF43
6、NANDゲート434の組み合わせは、デジタル・フィルタ
430を構成し、それは信号PEAK内のノイズ・パルスの除
去を助け、それによりピーク検出の信頼性を向上させ
る。
デジタル・フィルタ430の動作は第5図に示されるタ
イミング図を参照してよりよく理解されよう。(信号CL
K上に示されるパルス番号7とほぼ整列した)信号PEAK
に関して示される短い持続期間のパルスはノイズ・パル
スを表し、それは信号D1上に現れる。しかしながら、パ
ルスは、パルスの持続期間が信号CLKの立ち上がりエッ
ジ(DFF432と436をクロック・トリガするエッジ)と出
会わないので、DFF432あるいは436をクロック・トリガ
しない。その結果、パルスは信号Q1あるいはQ2上には現
れず、NANDゲート434はデジタル・フィルタ430の出力に
信号FLTOUT上に対応するパルスを生成しない。このよう
に、デジタル・フィルタ430はノイズ・パルスを除去す
る。
第4図の回路470は信号CLKにより信号FLTOUTを変更す
るように動作して信号CNTCLKを生成する。信号CNTCLKは
回路470内でDFF474の出力に生成される。DFF474は信号C
LKNによりクロック・トリガされ、信号CLKNは信号CLKの
反転信号であり、インバータ460の出力に生成される。
このようにして、DFF474は信号CLKの立ち下がりエッジ
でクロック・トリガされ、信号FLTOUTはデジタル・フィ
ルタ430内のDFF436のクロック・トリガに応答して信号C
LKの立ち上がりエッジで変化する。カウンタ480をクロ
ック・トリガすることに加えて、信号CNTCLKは回路470
内のNORゲート472を介してDFF474のデータ入力、信号D3
にフィードバックされる。NORゲート472の第二の入力は
信号FLTOUTに接続されている。信号CLKNに応答してDFF4
74の遅延動作と結合された信号CNTCLKとFLTOUTの論理NO
Rは回路470の変調効果を引き起こし、回路は第5図に示
されるCNTCLK波形を作成する。回路470の動作の他の観
点は、信号FLTOUTがカウンタ480のクロック・トリガを
イネーブルにすることである。
第6図は、第2図のデジタル・アナログ・コンバータ
(DAC)250の実施例を示す。DAC250の機能は、コントロ
ーラ240からの制御信号に応答して基準レベルBLACK VRE
F、PEAK VREF、SYNC VREF、DATA VREFを生成することで
ある。第5図に示されるように、1つの抵抗性ラダー
(梯子)構成が使用され、要求される基準電圧の全てを
提供する。抵抗性ラダーは、直列接続された電流源630
と、抵抗RA、14個の“割合”抵抗、抵抗RBとを含む16個
のラダー抵抗とからなる。電流源630は一定電流を抵抗
ラダーに流して、それによりラダー電圧を発生させる。
抵抗RAとRBの値はラダーの頂部と底部の電圧を確立する
ために選択される。これらの電圧は第6図では2.50Vと
1.60Vである。割合抵抗の値はラダーの上部と底部の電
圧の中間的な種々のラダー電圧を提供するように選択さ
れる。種々の電圧は要求される基準電圧を提供する。割
合抵抗は第6図に示されるように、基本抵抗値Rの倍数
である値を持つ。
以下の例はRA、RB、Rの値の選択を提供する。第6図
において、電圧VSは5Vであり、電流源630は電流源での
電圧降下のない1mAの一定電流を提供する理想的な電流
源であると仮定する。これらの条件では、抵抗RAは2.5k
Ωの値を持ち、第6図に示されるようにラダーの頂部に
2.50Vを提供する。同様に、抵抗RBは1.6kΩの値を持
ち、ラダーの底部で1.60Vを提供する。14個の割合抵抗
での電圧降下は0.9V(2.50V−1.60V)である。基本抵抗
値Rによる割合抵抗の全体の抵抗値は18Rである。この
ようにして、Rの値は50Ω(0.9/18)でなければならな
い。実際の抵抗値の計算は実際の電流源、例えばトラン
ジスタ電流源の理想からのずれを考慮しなければならな
いだろう。
第6図に示される実施例で、基準レベルBLACK VREFは
2.00Vに固定されている。種々の値が第6図に示される
デコーダとアナログ・スイッチ構成を介して他の基準レ
ベルに対して選択されてもよい。例えば、基準レベルPE
AK VREFは伝送ゲート611から618からなる1−8アナロ
グ・スイッチの出力に生成される。基準レベルPEAK VRE
Fの特定の値はイネーブルとされる特定の伝送ゲートに
より定義される。1−8アナログ・スイッチ内の伝送ゲ
ートをイネーブルにすることは、第2図のコントローラ
240からの入力制御信号MODE、FRMCNT1、FRMCNT0に応答
して1−8デコーダ620により制御される。
制御信号MODE、FRMCNT1、FRMCNT0は、上記の第1表と
第2表の値に従って基準レベルPEAK VREFに対する値を
選択する。信号FRMCNT1とFRMCNT0とは第1表と第2表に
リストアップされた変数FRMCNTの値に対応するデジタル
表現である。例として、第1表は、変数MODEとFRMCNTが
それぞれ0と2に等しいとき、レベルPEAK VREFが1.84V
であることを示している。第6図は、この条件が信号MO
DEと論理0であるFRMCNT0に対応し、信号FRMCNT1は論理
1である。これらの制御信号の値は1−8デコーダ620
が伝送ゲート616をイネーブルするようにさせる。その
結果、1.84Vである抵抗ラダーのノードは第1表に示さ
れるように基準レベルPEAK VREFに接続される。
第6図のアナログ・スイッチとデコーダの同様な構成
が、基準レベルSYNC VREFとDATA VREFのために必要とさ
れる抵抗ラダーから電圧を選択する。1−4デコーダ66
0の伝送ゲート641−644からなる1−4アナログ・スイ
ッチは、制御信号DATAVR1とDATAVR0とに応答して基準レ
ベルDATA VREFのための電圧を選択する。伝送ゲート651
−654と1−4デコーダ670からなる1−4アナログ・ス
イッチは、制御信号SYNCVR1とSYNCVR0とに応答して基準
レベルSYNC VREFのための電圧を選択する。
制御信号SYNCVR1、SYNCVR0、DATAVR1、DATAVR0は、第
6図のデコーダとアナログ・スイッチとが第1表と第2
表とに従って基準レベルSYNCVREFとDATA VREFのための
電圧値を選択するように第2図のコントローラ240によ
り生成される。例として、同期モードの間に妥当なピー
ク検出結果(カウント値CNTが予め決められた限界を超
えた)を作成する基準レベルPEAK VREFの値が1.84Vなら
ば、基準レベルSYNC VREFの対応する値は第1表で1.92V
である。コントローラ240は、制御信号SYNCVR1とSYNCVR
0とを論理レベル1と0にそれぞれ設定して、第6図の
伝送ゲート452をイネーブルにする。その結果、抵抗ラ
ダーからの1.92Vの電圧が伝送ゲート452を介して望まし
い基準レベルSYNC VREFに接続される。
コントローラ240は、同期モードの間に第3A図と第3B
図に示されるルーチンのステップ370で制御信号SYNCVR1
とSYNCVR0とを生成する。制御信号DATAVR1とDATAVR0と
はRICモードの間にステップ370が実行されるとき生成さ
れる。制御信号の値は生成された後、例えばレジスタに
格納され、基準レベルが同期モードとRICモードの実行
により再び設定されるまで、基準レベルSYNC VREFとDAT
A VREFが補助ビデオ・データの後続の抽出のために一定
に保持されることを保証する。SYNC VREFとDATA VREFの
値の連続的な更新は、同期モードとRICモードを連続的
に実行することにより達成される。このアプローチは8
フレーム(同期モードで4フレーム、RICモードで4フ
レーム)毎に基準レベルを更新する。同期モードとRIC
モードの連続的な実行は、信号“フェードアウト”のよ
うな信号条件の変更に対して自動的に補償する。一方、
制御信号値は、新ビデオ信号源の選択のような特定のイ
ベントが起きるまで同期モードとRICモードを実行する
ことにより設定された後、一定に保持される。
第6図に示される抵抗ラダーを用いて基準レベルを生
成することはいくつかの点で長所がある。第一に、抵抗
ラダーアプローチは集積回路の実現によく適合する。負
方向同期パルスと正方向RICパルスの検出のための多数
の基準電圧を提供するために単一抵抗ラダーを使用する
ことにより、集積化路上で要求される面積が最少にな
る。また、抵抗ラダーにより提供される基準電圧は特定
の抵抗値ではなく、抵抗比により互いに関連付けられて
いる。このようにして、基準電圧間の相対的関係は集積
回路の処理パラメータには依存しない。加えて、スタン
バイ低電力モードが、低電力消費が望ましい電流源630
をディスエーブルにする特徴を含むことにより提供され
る。
DAC250の他の特徴はビデオ信号の範囲の選択能力であ
る。第1表と第2表に示される基準レベルは1Vのピーク
対ピークの最大ビデオ信号振幅を仮定している。ビデオ
信号は2Vのピーク対ピークに近づく信号振幅を表しても
よい。40:100のNTSC同期対映像比を満足する2Vのピーク
対ピーク・ビデオ信号は、約0.57Vに対応する−40IRE同
期パルス振幅と約0.71Vに対応する50IRE RIC信号振幅と
を含む。2.00Vの黒レベルでは、これらの振幅は2.71Vの
RICピークと1.43Vの同期パルス・ピークに対応する。こ
れらの値を第1表と第2表の電圧と比較すると、第1表
と第2表の基準レベルの値は2Vピーク対ピーク信号では
適切ではないことを示す。特に、第1表と第2表の値の
どれもが、同期モードとRICモードでは初期基準レベル
の値を提供せず、そのモードで望まれるように妥当なピ
ーク検出指示を作成することに失敗する。
DAC250が1Vと2Vのピーク対ピーク信号の両方に対して
適当な基準電圧を発生することを許す範囲選択の特徴
は、第6図の電流源680、抵抗RC、スイッチS1とS2とに
より提供される。抵抗ラダーに対する抵抗値の上記サン
プル計算は、第6図に示されるようにスイッチS1とS2が
開放(非導通状態)で1Vピーク対ピーク・ビデオ信号を
仮定した。2Vピーク対ピーク信号では、信号RANGEによ
りスイッチS1とS2を閉じる(導通状態にする)。閉じら
れたスイッチS1は抵抗ラダーを流れる電流を2倍にし、
望むように基準電圧の範囲をより大きくする。このよう
にして、スイッチS2は抵抗RBと平行に抵抗RCを接続し
て、それにより抵抗ラダーの底部での抵抗値が減らされ
る。底部抵抗を減らす目的は、2.00Vの黒レベルを維持
することである。
比較器220,260,270を実現するために使用される比較
の例示的実施例が第7図に示されている。電流源710と
トランジスタ720から750は差動増幅器構成で配置され
る。キャパシタ760はノードAと信号VOUTとの間に接続
され、アナログ・フィルタとして作用する。フィルタは
増幅器の帯域を有効に減らし、比較器の出力でのノイズ
は減らされる。上記比較器の設計が第2図の比較器220
に対して使用されるならば、キャパシタ760により提供
されるフィルタ動作は第4図のデジタル・フィルタ430
と関連して動作し、信号PEAKのノイズを相当減らす。こ
のようにして、意味あるフィルタ動作がデジタル・フィ
ルタ430の複雑な設計の必要性無しに提供される。
本発明は閉キャプション・データを例として述べられ
たが、本発明は他の形式の補助ビデオ・データ、例えば
テレテキストにも応用可能である。他の形式のデータの
場合、システムはある変更が必要であろう。例えば、テ
レテキストの標準はテレテキスト・データが多数のビデ
オ・ライン、例えば17から20上に現れることを許してい
る。このようにして、テレテキスト・システムでは、補
助ビデオ・データを位置決めするために、ある特定のラ
イン番号を検出するための専用の1以上のライン・カウ
ンタを必要とする。
開示されたシステムの動作は他の補助データ形式を収
容するために他の手法で変更されてもよい。例として、
カウンタ・クロック・レートは異なる周波数の基準信
号、例えばRIC信号に適応するように変更されてもよ
い。また、ウィンドウ・パルスは他の信号の仕様に従っ
てその期間と位置が変更されてもよい。加えて、第3A図
と第3B図に示されるルーチンでの繰り返し数と使用され
る基準レベルは、補助ビデオ・データの仕様が変更され
たならば変更されてもよい。
本発明の他の変更がまた当業者には明らかであろう。
例えば、第2図に示されるコントローラ240はマイコ
ン、ハードウェアロジック、あるいはマイコンとハード
ウェアロジックの組み合わせを用いて実現されてもよ
い。このようにして、第3A図と第3B図に示されるルーチ
ンに含まれる機能はソフトウェアとハートのアプローチ
の種々の組み合わせを用いて実現可能である。ハードウ
ェアを用いると、バックグランドにおける同期モードと
RICモードのルーチンの連続的実行が許され、この機能
でマイコンの資源を消費することなく、8フレーム毎に
基準レベルの連続的更新を自動的に提供可能である。
これらのおよび他の変更が特許請求の範囲の記載によ
り定義される本発明の範囲内で考えられよう。
フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H04N 7/00 - 7/088

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項1】各水平ライン期間の開始を示す水平同期パ
    ルスと、前記水平ライン期間の少なくとも1つの間に生
    起する補助情報成分を含むビデオ信号を処理するための
    装置であって、前記補助情報成分は基準成分とデータ成
    分を含み、 しきい値レベルに応じて、前記ビデオ信号の第一と第二
    のピーク振幅レベルを選択的に検出するためのピーク検
    出器と、 前記水平同期パルスのピーク振幅に対応する前記第一の
    ピーク振幅レベルを決定するために前記水平同期パルス
    の一部を含む第一の期間の間に第一の範囲で変わり、前
    記基準成分のピーク振幅に対応する前記第二のピーク振
    幅を決定するために前記補助情報成分の内の前記基準成
    分の一部を含む第二期間の間に第二の範囲で変わるよう
    に前記しきい値レベルを発生し、そして前記第二のピー
    ク振幅レベルと予め決められた関係を有する第二のしき
    い値レベルを生成するための手段と、および 前記ビデオ信号を第二のしきい値レベルと比較して前記
    データ成分を表す出力信号を生成するための手段と を具備する装置。
  2. 【請求項2】ビデオ信号の補助情報成分からデータを抽
    出するためのデータスライシングレベルを決定する方法
    であって、該方法は、 前記ビデオ信号の同期信号成分のピーク振幅を決定する
    ために、ピーク検出器のしきい値を第1の範囲で変化さ
    せるステップと、 前記同期信号成分の前記ピーク振幅にたいしてあらかじ
    め決定された関係を示す値に第1のしきい値を設定する
    ステップと、 前記第1のしきい値を超えている前記同期信号成分に応
    じて前記補助情報成分の基準信号部分の位置を決定する
    ステップと、 前記補助情報成分の前記基準信号部分のピーク振幅を決
    定するために、前記ピーク検出器の前記しきい値を第2
    の範囲で変化させるステップと、 前記基準信号の前記ピーク振幅にたいしてあらかじめ決
    定された関係を示す値に、前記スライシングレベルを設
    定するステップと を含むことを特徴とする方法。
JP50152294A 1992-06-01 1993-05-28 補助ビデオ・データ・スライサ Expired - Fee Related JP3362850B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP92401490A EP0572740B1 (en) 1992-06-01 1992-06-01 Auxiliary video data slicer
EP92401490.5 1992-06-01
PCT/US1993/005118 WO1993026119A1 (en) 1992-06-01 1993-05-28 Auxiliary video data slicer

Publications (2)

Publication Number Publication Date
JPH07507668A JPH07507668A (ja) 1995-08-24
JP3362850B2 true JP3362850B2 (ja) 2003-01-07

Family

ID=8211665

Family Applications (1)

Application Number Title Priority Date Filing Date
JP50152294A Expired - Fee Related JP3362850B2 (ja) 1992-06-01 1993-05-28 補助ビデオ・データ・スライサ

Country Status (13)

Country Link
US (1) US5561469A (ja)
EP (1) EP0572740B1 (ja)
JP (1) JP3362850B2 (ja)
KR (1) KR100307979B1 (ja)
CN (1) CN1048133C (ja)
AT (1) ATE171031T1 (ja)
BR (1) BR9306464A (ja)
CA (1) CA2136617C (ja)
DE (1) DE69226943T2 (ja)
ES (1) ES2120436T3 (ja)
MX (1) MX9303228A (ja)
MY (1) MY111792A (ja)
WO (1) WO1993026119A1 (ja)

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2731125B1 (fr) * 1995-02-28 1997-05-16 Sgs Thomson Microelectronics Circuit de traitement d'un signal asynchrone presentant periodiquement des salves de synchronisation
US5640109A (en) * 1995-10-27 1997-06-17 Mts Systems Corporation Pulse detector
US5657088A (en) * 1995-12-22 1997-08-12 Cirrus Logic, Inc. System and method for extracting caption teletext information from a video signal
US6298098B1 (en) * 1996-04-09 2001-10-02 Intel Corporation Burst demodulator for use in high speed bidirectional digital cable transmission system
US5953065A (en) * 1996-06-26 1999-09-14 Intel Corporation Method and apparatus for common vertical blanking interval scan line decoding
US5812217A (en) * 1996-06-26 1998-09-22 Intel Corporation Automatically adjusting anti-ghosting filter coefficients when the coefficients exceed particular values
US5926491A (en) * 1996-06-26 1999-07-20 Intel Corporation Noise tolerant run-in clock recovery method and apparatus
US5838382A (en) * 1996-06-26 1998-11-17 Intel Corporation Method and apparatus for optimizing starting point for run-in clock recovery
US6377308B1 (en) * 1996-06-26 2002-04-23 Intel Corporation Method and apparatus for line-specific decoding of VBI scan lines
US5812207A (en) * 1996-12-20 1998-09-22 Intel Corporation Method and apparatus for supporting variable oversampling ratios when decoding vertical blanking interval data
US6415439B1 (en) 1997-02-04 2002-07-02 Microsoft Corporation Protocol for a wireless control system
US6239843B1 (en) * 1997-05-05 2001-05-29 Wavo Corporation Method and system for decoding data in a signal
KR100217182B1 (ko) * 1997-05-12 1999-09-01 윤종용 데이타 슬라이스 회로
US6163580A (en) * 1997-06-09 2000-12-19 Sigmatel, Inc. Method and apparatus for data detection with an enhanced adaptive threshold
US6041084A (en) * 1997-08-15 2000-03-21 Lucent Technologies, Inc. Circuit for optimal signal slicing in a binary receiver
DE19741434C2 (de) * 1997-09-19 1999-07-08 Siemens Ag Abtrennstufe zum Abtrennen eines Signals, das in Austastlücken eines Videosignals übertragen wird und Entzerrungsverfahren für ein solches Signal
DE19820909A1 (de) * 1998-05-09 1999-11-25 Thomson Brandt Gmbh Datenaufbereitungseinrichtung
GB2357382B (en) * 1999-12-17 2004-03-31 Mitel Corp Clock recovery PLL
US6556247B1 (en) 1999-12-30 2003-04-29 Microsoft Corporation Method and system for decoding data in the horizontal overscan portion of a video signal
US7150028B1 (en) 1999-12-30 2006-12-12 Microsoft Corporation Method and system for downloading, storing and displaying coupon data using the horizontal overscan portion of a video signal
US6937289B1 (en) * 1999-12-30 2005-08-30 Microsoft Corporation Method and system for downloading and storing interactive device content using the horizontal overscan portion of a video signal
US6704058B2 (en) * 1999-12-30 2004-03-09 Microsoft Corporation System and method of adaptive timing estimation for horizontal overscan data
US6735260B1 (en) 2000-04-17 2004-05-11 Texas Instruments Incorporated Adaptive data slicer
JP3788253B2 (ja) * 2001-03-12 2006-06-21 ソニー株式会社 データスライス回路
JP4297763B2 (ja) 2003-09-29 2009-07-15 三洋電機株式会社 データスライサ回路、集積回路およびデータ検出方法
US7656952B2 (en) * 2005-04-14 2010-02-02 Samsung Electronics Co., Ltd. Extended method of noise-adaptive motion detection
JP2007288260A (ja) * 2006-04-12 2007-11-01 Matsushita Electric Ind Co Ltd Vbiデータスライス回路
US8462269B2 (en) * 2007-11-16 2013-06-11 Mediatek Inc. Devices and methods for extracting a synchronization signal from a video signal
TW200945909A (en) * 2008-04-22 2009-11-01 Novatek Microelectronics Corp Synchronization signal extraction device and related method
CN101282487B (zh) * 2008-04-30 2010-06-02 北京中星微电子有限公司 信号侦测方法、装置及数字电视信号恢复方法、装置
US8471960B2 (en) * 2008-11-24 2013-06-25 Mediatek Inc. Method capable of avoiding data error from incorrect sampling points
TWI384864B (zh) * 2009-11-23 2013-02-01 Sunplus Technology Co Ltd 時序區間設定裝置
US8340239B2 (en) 2010-01-04 2012-12-25 Himax Media Solutions, Inc. Decoder and method for adaptively generating a clock window
EP2357816B1 (en) * 2010-01-08 2012-09-19 Himax Media Solutions, Inc. Decoder and method for adaptively generating a clock window
CN102131061B (zh) * 2010-01-20 2013-12-04 承景科技股份有限公司 调适产生时钟窗口的方法及译码器
JP5799751B2 (ja) * 2011-01-31 2015-10-28 ソニー株式会社 電圧発生回路、共振回路、通信装置、通信システム、ワイヤレス充電システム、電源装置、及び、電子機器
US10075680B2 (en) * 2013-06-27 2018-09-11 Stmicroelectronics S.R.L. Video-surveillance method, corresponding system, and computer program product
CA2925458C (en) 2013-09-26 2021-11-30 Companion Medical, Inc. System for administering a medicament

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1992017029A1 (en) 1991-03-25 1992-10-01 Matsushita Electric Industrial Co., Ltd. Circuit for slicing data

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1523307A (en) * 1975-12-09 1978-08-31 Aston Electronic Dev Data slicing apparatus and method
FR2462073A1 (fr) * 1979-07-17 1981-02-06 Thomson Csf Procede et dispositif pour l'extraction de donnees numeriques en presence de bruit et de distorsions
JPS598485A (ja) * 1982-07-05 1984-01-17 Matsushita Electric Ind Co Ltd 文字多重放送受信機
US4616270A (en) * 1983-07-14 1986-10-07 Victor Company Of Japan, Ltd. Synchronizing signal separating circuit for a recording and reproducing apparatus
DE3374511D1 (en) * 1983-12-07 1987-12-17 Itt Ind Gmbh Deutsche Data slicer circuit for separating and regenerating digital teletext signals
JPS6235789A (ja) * 1985-08-08 1987-02-16 Nec Corp デ−タ分離回路
JPS62224176A (ja) * 1986-03-26 1987-10-02 Toshiba Corp 同期信号再生回路
JPS6358667A (ja) * 1986-08-29 1988-03-14 Toshiba Corp デジタルデ−タスライス回路
JPS63215182A (ja) * 1987-03-03 1988-09-07 Fujitsu General Ltd 文字放送デ−タ抜取回路のスライスレベル制御装置
EP0307512B1 (de) * 1987-09-08 1992-07-22 Deutsche ITT Industries GmbH Digitale Daten-Slicer-Schaltung für Teletextsignale
DE3884581D1 (de) * 1987-12-14 1993-11-04 Siemens Ag Integrierbare schaltungsanordnung zur abtrennung von farbbildaustastsynchron-signalanteilen.
FR2652697A1 (fr) * 1989-10-03 1991-04-05 Sgs Thomson Microelectronics Extracteur de donnees numeriques dans un signal video.
US5249050A (en) * 1991-10-18 1993-09-28 Zenith Electronics Corporation Closed captioned data line detection system
US5371545A (en) * 1992-03-11 1994-12-06 Thomson Consumer Electronics, Inc. Auxiliary video data slicer with adjustable window for detecting the run in clock

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1992017029A1 (en) 1991-03-25 1992-10-01 Matsushita Electric Industrial Co., Ltd. Circuit for slicing data

Also Published As

Publication number Publication date
CN1048133C (zh) 2000-01-05
CA2136617C (en) 1998-12-15
JPH07507668A (ja) 1995-08-24
ATE171031T1 (de) 1998-09-15
MY111792A (en) 2001-01-31
EP0572740B1 (en) 1998-09-09
KR100307979B1 (ko) 2001-12-01
CN1086653A (zh) 1994-05-11
EP0572740A1 (en) 1993-12-08
WO1993026119A1 (en) 1993-12-23
MX9303228A (es) 1994-05-31
ES2120436T3 (es) 1998-11-01
US5561469A (en) 1996-10-01
DE69226943D1 (de) 1998-10-15
KR950702081A (ko) 1995-05-17
CA2136617A1 (en) 1993-12-23
DE69226943T2 (de) 1999-02-11
BR9306464A (pt) 1998-06-30

Similar Documents

Publication Publication Date Title
JP3362850B2 (ja) 補助ビデオ・データ・スライサ
US5666167A (en) Bias control apparatus for a data slicer in an auxiliary video information decoder
EP0630545B1 (en) Auxiliary video data slicer
JP3289106B2 (ja) 補助ビデオ・データ・デコーダ装置
KR890000978B1 (ko) 마이크로프로세서 동작 방법 및 장치
US5463423A (en) Auxiliary video data detector and data slicer
US5506626A (en) Closed-caption decoder circuit having robust synchronization features
US7327399B2 (en) Method and a circuit for deriving a synchronisation signal from a video signal
US5469091A (en) Data slice circuit
US20020129380A1 (en) Data slice circuit
EP0660989B1 (en) Bias control apparatus for a data slicer in an auxiliary video information decoder
US6839091B1 (en) Recovering data encoded in television signals
US4491870A (en) Digital sync separator
US5619275A (en) TV line and field detection apparatus with good noise immunity
US5877640A (en) Device for deriving a clock signal from a synchronizing signal and a videorecorder provided with the device
KR100190788B1 (ko) 디지탈 동기화 장치
US5784121A (en) Vertical synchronisation signal detector
JP3603962B2 (ja) ビデオ信号中の情報検出装置
JP3232594B2 (ja) 同期回路
JPH06244687A (ja) 多重化信号受信装置
JPS6116678A (ja) フイ−ルド同期信号発生回路
JPS6392170A (ja) 垂直同期回路
JPH06244686A (ja) 多重化信号受信装置

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081025

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091025

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091025

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101025

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111025

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees