JP3363980B2 - 出力トランジスタのベース電流制御回路および電子装置の出力駆動段回路 - Google Patents
出力トランジスタのベース電流制御回路および電子装置の出力駆動段回路Info
- Publication number
- JP3363980B2 JP3363980B2 JP00011694A JP11694A JP3363980B2 JP 3363980 B2 JP3363980 B2 JP 3363980B2 JP 00011694 A JP00011694 A JP 00011694A JP 11694 A JP11694 A JP 11694A JP 3363980 B2 JP3363980 B2 JP 3363980B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- voltage
- output transistor
- base current
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is DC
- G05F3/10—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/22—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the bipolar type only
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
- Dc-Dc Converters (AREA)
- Electronic Switches (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、出力トランジスタの電
流制御回路および電子装置の出力駆動段回路に関し、特
に、大電流断続用のトランジスタ回路の電力効率を高
め、同時にオン／オフ切換の高速化を達成できるような
出力トランジスタの電流制御回路および電子装置の出力
駆動段回路に関する。
流制御回路および電子装置の出力駆動段回路に関し、特
に、大電流断続用のトランジスタ回路の電力効率を高
め、同時にオン／オフ切換の高速化を達成できるような
出力トランジスタの電流制御回路および電子装置の出力
駆動段回路に関する。
【０００２】
【従来の技術】図４は、従来の電子装置の出力段回路の
回路図である。
回路図である。
【０００３】多くの電子装置は、情報処理の終端操作と
して外部負荷を駆動する出力トランジスタと、この出力
トランジスタを制御する制御回路を有している。
して外部負荷を駆動する出力トランジスタと、この出力
トランジスタを制御する制御回路を有している。
【０００４】図４に示すような従来の電子装置の出力ト
ランジスタとそれを制御する制御回路である電子装置の
出力段回路は、特にバイポーラ出力トランジスタ（Ｑ
OUT ）４１と外部負荷（ＲL ）４２とを備え、出力トラ
ンジスタ（ＱOUT ）４１のベース電流（ＩB ）を入力信
号（Ｉｎｐｕｔ）によって制御する回路であって、出力
トランジスタ（ＱOUT ）４１のエミッタは電源電圧ＶCC
に、負荷（ＲL ）４２の一端は接地点（逆三角形）４３
に接続されている。
ランジスタとそれを制御する制御回路である電子装置の
出力段回路は、特にバイポーラ出力トランジスタ（Ｑ
OUT ）４１と外部負荷（ＲL ）４２とを備え、出力トラ
ンジスタ（ＱOUT ）４１のベース電流（ＩB ）を入力信
号（Ｉｎｐｕｔ）によって制御する回路であって、出力
トランジスタ（ＱOUT ）４１のエミッタは電源電圧ＶCC
に、負荷（ＲL ）４２の一端は接地点（逆三角形）４３
に接続されている。
【０００５】スイッチングトランジスタ（ＱSW）４４
は、入力信号（Ｉｎｐｕｔ）の状態に応じてオン−オフ
され、駆動トランジスタ（Ｑ1 ）４５を介して出力トラ
ンジスタ（ＱOUT ）４１も同相的にオン−オフされる。
は、入力信号（Ｉｎｐｕｔ）の状態に応じてオン−オフ
され、駆動トランジスタ（Ｑ1 ）４５を介して出力トラ
ンジスタ（ＱOUT ）４１も同相的にオン−オフされる。
【０００６】仮に、入力電圧（Ｉｎｐｕｔ）が低電圧、
たとえば接地電圧になると、ＰＮＰ型スイッチングトラ
ンジスタ（ＱSW）４４がオン状態となり、ノードＡの電
位Ｖ A はダイオードＤ1 の電圧ＶD1と基準電圧（Ｖｒｅ
ｆ）の和になる。この結果、ノードＢの電圧ＶB は、Ｖ
BE,Q1 を駆動トランジスタ（Ｑ1 ）４５のベースとエミ
ッタの間の電圧とすると、ＶB ＝Ｖｒｅｆ＋ＶD1−Ｖ
BE,Q1 となり、スイッチングトランジスタ（ＱSW）４４
と駆動トランジスタ（Ｑ1 ）４５の構造寸法を設計的に
選択して、ＶB ≒Ｖｒｅｆ とすることができる。
たとえば接地電圧になると、ＰＮＰ型スイッチングトラ
ンジスタ（ＱSW）４４がオン状態となり、ノードＡの電
位Ｖ A はダイオードＤ1 の電圧ＶD1と基準電圧（Ｖｒｅ
ｆ）の和になる。この結果、ノードＢの電圧ＶB は、Ｖ
BE,Q1 を駆動トランジスタ（Ｑ1 ）４５のベースとエミ
ッタの間の電圧とすると、ＶB ＝Ｖｒｅｆ＋ＶD1−Ｖ
BE,Q1 となり、スイッチングトランジスタ（ＱSW）４４
と駆動トランジスタ（Ｑ1 ）４５の構造寸法を設計的に
選択して、ＶB ≒Ｖｒｅｆ とすることができる。
【０００７】したがって、出力トランジスタ（ＱOUT ）
４１のベース電流（ＩB ）は、駆動トランジスタ
（Ｑ1 ）４５のコレクタ電流に等しいので、駆動トラン
ジスタ（Ｑ 1 ）４５の電流増幅率が十分に大きい場合に
は、ＩB ≒ＶB ／Ｒb ≒Ｖｒｅｆ／Ｒb となって、ほぼ
一定になる。
４１のベース電流（ＩB ）は、駆動トランジスタ
（Ｑ1 ）４５のコレクタ電流に等しいので、駆動トラン
ジスタ（Ｑ 1 ）４５の電流増幅率が十分に大きい場合に
は、ＩB ≒ＶB ／Ｒb ≒Ｖｒｅｆ／Ｒb となって、ほぼ
一定になる。
【０００８】
【発明が解決しようとする課題】しかしながら、ベース
電流（ＩB ）は、抵抗（Ｒb ）４７および低電圧により
決定されるので、出力トランジスタ（ＱOUT ）４１の負
荷（ＲL ）４２の大きさとは無関係であり、これによっ
て、負荷電流（Ｉ0 ）に関係なく一定なベース電流（Ｉ
B ）が消耗され、不必要な電力損失が生じる。また、不
必要に大きいベース電流（ＩB ）は、出力トランジスタ
（ＱOUT ）４１がオンからオフに変化するスイッチング
時間を長くしてしまう。
電流（ＩB ）は、抵抗（Ｒb ）４７および低電圧により
決定されるので、出力トランジスタ（ＱOUT ）４１の負
荷（ＲL ）４２の大きさとは無関係であり、これによっ
て、負荷電流（Ｉ0 ）に関係なく一定なベース電流（Ｉ
B ）が消耗され、不必要な電力損失が生じる。また、不
必要に大きいベース電流（ＩB ）は、出力トランジスタ
（ＱOUT ）４１がオンからオフに変化するスイッチング
時間を長くしてしまう。
【０００９】ゆえに、本発明の目的は、上記のような問
題点を解決し、出力トランジスタの負荷電流に応じてベ
ース電流を制御して電力使用の効率を高め、スイッチン
グ時間を短くした出力トランジスタのベース電流制御回
路および電子装置の出力駆動段回路を提供することであ
る。
題点を解決し、出力トランジスタの負荷電流に応じてベ
ース電流を制御して電力使用の効率を高め、スイッチン
グ時間を短くした出力トランジスタのベース電流制御回
路および電子装置の出力駆動段回路を提供することであ
る。
【００１０】
【課題を解決するための手段】請求項１の発明に係る出
力トランジスタのベース電流制御回路は、出力トランジ
スタの負荷電流を検出する負荷電流検出部と、負荷電流
検出部で検出された負荷電流を対応する検出電圧に変換
する電流−電圧変換部と、基準電圧および電流−電圧変
換部で変換された検出電圧を用いて、スイッチングトラ
ンジスタのオン／オフ信号に対応するベース電流を生成
し、出力トランジスタを駆動するベース電流生成部とを
備えている。
力トランジスタのベース電流制御回路は、出力トランジ
スタの負荷電流を検出する負荷電流検出部と、負荷電流
検出部で検出された負荷電流を対応する検出電圧に変換
する電流−電圧変換部と、基準電圧および電流−電圧変
換部で変換された検出電圧を用いて、スイッチングトラ
ンジスタのオン／オフ信号に対応するベース電流を生成
し、出力トランジスタを駆動するベース電流生成部とを
備えている。
【００１１】請求項２では、請求項１の負荷電流検出部
は、出力トランジスタと同一導電型であって、並列に対
称的に設けられたトランジスタ（ＱS ）を含むことを特
徴としている。
は、出力トランジスタと同一導電型であって、並列に対
称的に設けられたトランジスタ（ＱS ）を含むことを特
徴としている。
【００１２】請求項３では、請求項１の電流−電圧変換
部は、基準電圧に直列に接続された抵抗手段を含むこと
を特徴としている。
部は、基準電圧に直列に接続された抵抗手段を含むこと
を特徴としている。
【００１３】請求項４では、請求項１のベース電流生成
部は、トランジスタ（Ｑ1）およびこれのエミッタに接
続された抵抗を含み、ベース電流生成部に入力されるベ
ース電流は、基準電圧と負荷電流に対応する検出電圧と
の線形和に比例することを特徴としている。
部は、トランジスタ（Ｑ1）およびこれのエミッタに接
続された抵抗を含み、ベース電流生成部に入力されるベ
ース電流は、基準電圧と負荷電流に対応する検出電圧と
の線形和に比例することを特徴としている。
【００１４】請求項５では、請求項４のエミッタに接続
された抵抗を流れる電流は、出力トランジスタのベース
電流であって、負荷電流の所定の一次線形関数で表わさ
れることを特徴としている。
された抵抗を流れる電流は、出力トランジスタのベース
電流であって、負荷電流の所定の一次線形関数で表わさ
れることを特徴としている。
【００１５】請求項６では、請求項１の出力トランジス
タのベース電流制御回路は、さらに、負荷電流検出部に
は、負荷電流を検出するトランジスタ（ＱS ）が設けら
れ、そのエミッタと出力トランジスタのエミッタの面積
比（Ｋ）と負荷電流との積が検出電流として得られるこ
とを特徴としている。
タのベース電流制御回路は、さらに、負荷電流検出部に
は、負荷電流を検出するトランジスタ（ＱS ）が設けら
れ、そのエミッタと出力トランジスタのエミッタの面積
比（Ｋ）と負荷電流との積が検出電流として得られるこ
とを特徴としている。
【００１６】請求項７の発明に係る電子装置の出力駆動
段回路は、信号処理された信号を駆動段を介して出力す
るための出力駆動段を備えた電子装置の出力駆動段回路
において、出力駆動段は、負荷に負荷電流を供給する出
力トランジスタと、出力トランジスタの負荷電流を検出
する負荷電流検出部と、負荷電流検出部で検出された負
荷電流を対応する検出電圧に変換する電流−電圧変換部
と、基準電圧および電流−電圧変換部で変換された検出
電圧を用いて、出力トランジスタの負荷電流に正比例す
る制御電圧を生成する制御電圧生成部と、出力トランジ
スタのオン／オフ信号に応じて制御電圧が入力され、出
力トランジスタを駆動するベース電流を生成するベース
電流生成部とを備えている。
段回路は、信号処理された信号を駆動段を介して出力す
るための出力駆動段を備えた電子装置の出力駆動段回路
において、出力駆動段は、負荷に負荷電流を供給する出
力トランジスタと、出力トランジスタの負荷電流を検出
する負荷電流検出部と、負荷電流検出部で検出された負
荷電流を対応する検出電圧に変換する電流−電圧変換部
と、基準電圧および電流−電圧変換部で変換された検出
電圧を用いて、出力トランジスタの負荷電流に正比例す
る制御電圧を生成する制御電圧生成部と、出力トランジ
スタのオン／オフ信号に応じて制御電圧が入力され、出
力トランジスタを駆動するベース電流を生成するベース
電流生成部とを備えている。
【００１７】請求項８では、請求項７の電子装置の出力
駆動段回路は、さらに、信号処理された信号を駆動段に
入力するためのスイッチ手段が、ベース電流生成部とベ
ース電流制御電圧生成部との間に設けられることを特徴
としている。
駆動段回路は、さらに、信号処理された信号を駆動段に
入力するためのスイッチ手段が、ベース電流生成部とベ
ース電流制御電圧生成部との間に設けられることを特徴
としている。
【００１８】請求項９では、請求項７の負荷電流検出部
には、出力トランジスタと同一導電型のトランジスタが
並列で対称的に設けられ、電流−電圧変換部には基準電
圧に直列に接続された抵抗手段が設けられ、出力トラン
ジスタと同一導電型のトランジスタのコレクタを流れる
電流が基準電圧に直列に接続された抵抗手段に入力され
て検出電圧が得られることを特徴としている。
には、出力トランジスタと同一導電型のトランジスタが
並列で対称的に設けられ、電流−電圧変換部には基準電
圧に直列に接続された抵抗手段が設けられ、出力トラン
ジスタと同一導電型のトランジスタのコレクタを流れる
電流が基準電圧に直列に接続された抵抗手段に入力され
て検出電圧が得られることを特徴としている。
【００１９】
【実施例】図１は、本発明の概念を説明するためのブロ
ック図であり、図２は、図１の概念を具体的に示した電
子装置の出力段回路図であり、図３は、図２に示した実
施例の効果を説明するための図である。
ック図であり、図２は、図１の概念を具体的に示した電
子装置の出力段回路図であり、図３は、図２に示した実
施例の効果を説明するための図である。
【００２０】まず、図１に示すように、出力トランジス
タと負荷とが接続された駆動段８の負荷電流を負荷電流
検出部１により検出し、得られた検出電流（Ｉｓｅｎｓ
ｅ）は、電流−電圧変換部２により対応する検出電圧
（Ｖｓｅｎｓｅ）に変換される。基準定電圧源４の出力
（Ｖｒｅｆ）は、検出電圧（Ｖｓｅｎｓｅ）とともにベ
ース電流制御電圧生成部３に入力され、ベース電流制御
電圧（ＶC ）を出力してスイッチング手段６に入力され
る。そして、出力トランジスタのオン／オフ制御部５か
らスイッチングオン信号がスイッチング手段６に入力さ
れると、ベース電流制御電圧（ＶC ）がスイッチング手
段６を介してベース電流生成部７に入力される。これに
よって、ベース電流生成部７は制御されたベース電流
（ＩB ）を駆動段８の出力トランジスタに印加する。
タと負荷とが接続された駆動段８の負荷電流を負荷電流
検出部１により検出し、得られた検出電流（Ｉｓｅｎｓ
ｅ）は、電流−電圧変換部２により対応する検出電圧
（Ｖｓｅｎｓｅ）に変換される。基準定電圧源４の出力
（Ｖｒｅｆ）は、検出電圧（Ｖｓｅｎｓｅ）とともにベ
ース電流制御電圧生成部３に入力され、ベース電流制御
電圧（ＶC ）を出力してスイッチング手段６に入力され
る。そして、出力トランジスタのオン／オフ制御部５か
らスイッチングオン信号がスイッチング手段６に入力さ
れると、ベース電流制御電圧（ＶC ）がスイッチング手
段６を介してベース電流生成部７に入力される。これに
よって、ベース電流生成部７は制御されたベース電流
（ＩB ）を駆動段８の出力トランジスタに印加する。
【００２１】図１に示したような一連の流れの過程から
わかるように、ベース電流（ＩB ）は負荷電流により制
御されることがわかる。このような概念を具体的に示し
た図２を用いて図４に示した従来例と異なる部分につい
て特に説明する。
わかるように、ベース電流（ＩB ）は負荷電流により制
御されることがわかる。このような概念を具体的に示し
た図２を用いて図４に示した従来例と異なる部分につい
て特に説明する。
【００２２】まず、駆動段８の負荷電流を検出しなけれ
ばならないので、そのため出力トランジスタ（ＱOUT ）
１１と並列に接続された基準トランジスタ（ＱS ）１２
を設ける。出力トランジスタ（ＱOUT ）１１は、ＰＮＰ
型で結線した場合には、負荷電流検出のための基準トラ
ンジスタ（ＱS ）１２も同様にＰＮＰ型にしておく。検
出電流（Ｉｓｅｎｓｅ）は基準トランジスタ（ＱS ）１
２と出力トランジスタ（ＱOUT ）１１とのエミッタ面積
により決定される。すなわち、“基準トランジスタ（Ｑ
S ）１２のエミッタ面積／出力トランジスタ（ＱOUT ）
１１のエミッタ面積”をＫとおくと、検出電流（Ｉｓｅ
ｎｓｅ）は、Ｋ・Ｉ0 になる。Ｋは一定であるので、負
荷電流Ｉ0 に対して検出電流（Ｉｓｅｎｓｅ）は比例的
に可変することになる。
ばならないので、そのため出力トランジスタ（ＱOUT ）
１１と並列に接続された基準トランジスタ（ＱS ）１２
を設ける。出力トランジスタ（ＱOUT ）１１は、ＰＮＰ
型で結線した場合には、負荷電流検出のための基準トラ
ンジスタ（ＱS ）１２も同様にＰＮＰ型にしておく。検
出電流（Ｉｓｅｎｓｅ）は基準トランジスタ（ＱS ）１
２と出力トランジスタ（ＱOUT ）１１とのエミッタ面積
により決定される。すなわち、“基準トランジスタ（Ｑ
S ）１２のエミッタ面積／出力トランジスタ（ＱOUT ）
１１のエミッタ面積”をＫとおくと、検出電流（Ｉｓｅ
ｎｓｅ）は、Ｋ・Ｉ0 になる。Ｋは一定であるので、負
荷電流Ｉ0 に対して検出電流（Ｉｓｅｎｓｅ）は比例的
に可変することになる。
【００２３】基準トランジスタ（ＱS ）１２のベース／
エミッタ間の電圧である（ＶBE,Qs）は出力トランジス
タ（ＱOUT ）のベース／エミッタ間の電圧であるＶ
BE,Qout）と同じである。これらの関係は、以下のよう
な等式で表わされる。
エミッタ間の電圧である（ＶBE,Qs）は出力トランジス
タ（ＱOUT ）のベース／エミッタ間の電圧であるＶ
BE,Qout）と同じである。これらの関係は、以下のよう
な等式で表わされる。
【００２４】ＶBE,Qs ＝ＶBE,Qout
すなわち、ＶT ｌｎ（ＩC,Qs／ＩS ・Ｋ）＝ＶT ｌｎ
（ＩC,Qout／ＩS ） ここで、ＶT はトランジスタの熱電圧、ＩS は出力トラ
ンジスタ（ＱOUT ）１１の理論的逆飽和電流であり、Ｋ
は“基準トランジスタ（ＱS ）１２のエミッタ面積／出
力トランジスタ（ＱOUT ）１１のエミッタ面積”である
ので、基準トランジスタ（ＱS ）１２のコレクタ電流で
あるＩC,Qsは、Ｋ・ＩC,Qoutであることがわかり、Ｋは
１／１００ないし１／１０００の範囲を有する。
（ＩC,Qout／ＩS ） ここで、ＶT はトランジスタの熱電圧、ＩS は出力トラ
ンジスタ（ＱOUT ）１１の理論的逆飽和電流であり、Ｋ
は“基準トランジスタ（ＱS ）１２のエミッタ面積／出
力トランジスタ（ＱOUT ）１１のエミッタ面積”である
ので、基準トランジスタ（ＱS ）１２のコレクタ電流で
あるＩC,Qsは、Ｋ・ＩC,Qoutであることがわかり、Ｋは
１／１００ないし１／１０００の範囲を有する。
【００２５】検出された負荷電流（Ｉｓｅｎｓｅ）は、
対応する電圧に変換されるよう電流／電圧変換部２によ
り変換されるが、この実施例においては、抵抗（ＲS ）
１３により変換されている。すなわち、抵抗（ＲS ）１
３に検出電流（Ｉｓｅｎｓｅ）を入力することにより、
電圧降下が生じ、電圧の大きさは流れた電流の大きさに
比例する。検出電圧（Ｖｓｅｎｓｅ）は、Ｉｓｅｎｓｅ
×ＲS で表わされる。
対応する電圧に変換されるよう電流／電圧変換部２によ
り変換されるが、この実施例においては、抵抗（ＲS ）
１３により変換されている。すなわち、抵抗（ＲS ）１
３に検出電流（Ｉｓｅｎｓｅ）を入力することにより、
電圧降下が生じ、電圧の大きさは流れた電流の大きさに
比例する。検出電圧（Ｖｓｅｎｓｅ）は、Ｉｓｅｎｓｅ
×ＲS で表わされる。
【００２６】図１において、ベース電流制御電圧生成部
３は、検出電圧（Ｖｓｅｎｓｅ）および基準電圧（Ｖｒ
ｅｆ）が入力されて、ベース電流制御電圧を生成する
が、これは図２のノードＣから現われる。すなわち、抵
抗（ＲS ）１３にかかる電圧とこれに直列に接続された
基準電圧（Ｖｒｅｆ）とが加えられてノードＣに現われ
る。ここで、基準電圧（Ｖｒｅｆ）は出力トランジスタ
が負荷を有しない場合のベース電流を制御する電圧であ
る。
３は、検出電圧（Ｖｓｅｎｓｅ）および基準電圧（Ｖｒ
ｅｆ）が入力されて、ベース電流制御電圧を生成する
が、これは図２のノードＣから現われる。すなわち、抵
抗（ＲS ）１３にかかる電圧とこれに直列に接続された
基準電圧（Ｖｒｅｆ）とが加えられてノードＣに現われ
る。ここで、基準電圧（Ｖｒｅｆ）は出力トランジスタ
が負荷を有しない場合のベース電流を制御する電圧であ
る。
【００２７】ベース電流制御電圧（ＶC ）は、回路から
明らかであるように、基準電圧（Ｖｒｅｆ）が一定であ
るので検出電流（Ｉｓｅｎｓｅ）に応じて可変し、ノー
ドＣに出力される。これは、Ｖｒｅｆ＋Ｋ・Ｉ0 ・ＲS
で表わされ、Ｉ0 の一次線形関数形態であることが示さ
れる。
明らかであるように、基準電圧（Ｖｒｅｆ）が一定であ
るので検出電流（Ｉｓｅｎｓｅ）に応じて可変し、ノー
ドＣに出力される。これは、Ｖｒｅｆ＋Ｋ・Ｉ0 ・ＲS
で表わされ、Ｉ0 の一次線形関数形態であることが示さ
れる。
【００２８】ベース電流制御電圧（ＶC ）は、図１にお
いて、スイッチング手段６に入力される。これは、装置
が必要に応じて出力信号を出力することを意味するの
で、単にこれを考慮するものである。入力信号は電子装
置内部の出力トランジスタのオン／オフ制御回路５の出
力信号であって、スイッチングトランジスタ（ＱSW）１
４がこの信号を受けてスイッチング手段６をオン／オフ
する。スイッチング手段６をオンするに従い、ベース電
流制御電圧（ＶC ）は、一種のバッファのような駆動ト
ランジスタ（Ｑ1 ）１５に加わり、ＮＰＮ型駆動トラン
ジスタ（Ｑ1 ）１５のエミッタと接地との間に接続した
抵抗（Ｒb ）１６にベース電流制御電圧（ＶC ）が現わ
れるので、エミッタに流れる電流はＶC ／Ｒb になる。
いて、スイッチング手段６に入力される。これは、装置
が必要に応じて出力信号を出力することを意味するの
で、単にこれを考慮するものである。入力信号は電子装
置内部の出力トランジスタのオン／オフ制御回路５の出
力信号であって、スイッチングトランジスタ（ＱSW）１
４がこの信号を受けてスイッチング手段６をオン／オフ
する。スイッチング手段６をオンするに従い、ベース電
流制御電圧（ＶC ）は、一種のバッファのような駆動ト
ランジスタ（Ｑ1 ）１５に加わり、ＮＰＮ型駆動トラン
ジスタ（Ｑ1 ）１５のエミッタと接地との間に接続した
抵抗（Ｒb ）１６にベース電流制御電圧（ＶC ）が現わ
れるので、エミッタに流れる電流はＶC ／Ｒb になる。
【００２９】このようにエミッタに流れる電流ＶC ／Ｒ
b がベース電流（ＩB ）になるが、次の式で表示され
る。
b がベース電流（ＩB ）になるが、次の式で表示され
る。
【００３０】
ＩB ＝（Ｖｒｅｆ＋Ｋ・Ｉ0 ・ＲS ）／Ｒb
＝Ｖｒｅｆ／Ｒb ＋（Ｋ・ＲS ／Ｒb ）・Ｉ0
図１において、ベース電流生成部７は、図２の駆動トラ
ンジスタ（Ｑ1 ）１５により実現され、この駆動トラン
ジスタ（Ｑ1 ）１５のコレクタ電流、すなわち出力トラ
ンジスタのベース電流は上記のように現われるので、負
荷電流（Ｉ0 ）に対して制御された電流になることがわ
かる。ノードＢの電圧は、ＶｒｅｆとＫ・Ｉ0 ・ＲS の
合計値と同じであるので上記の式から得られることにな
る。上記の式は、出力トランジスタのベース電流
（ＩB ）が、負荷電流（Ｉ0 ）の一次線形関数で表示さ
れ、従属変数であるベース電流（ＩB ）は独立変数であ
る負荷電流により限定されるので、ベース電流は結果的
に負荷電流により支配されていることを示している。
ンジスタ（Ｑ1 ）１５により実現され、この駆動トラン
ジスタ（Ｑ1 ）１５のコレクタ電流、すなわち出力トラ
ンジスタのベース電流は上記のように現われるので、負
荷電流（Ｉ0 ）に対して制御された電流になることがわ
かる。ノードＢの電圧は、ＶｒｅｆとＫ・Ｉ0 ・ＲS の
合計値と同じであるので上記の式から得られることにな
る。上記の式は、出力トランジスタのベース電流
（ＩB ）が、負荷電流（Ｉ0 ）の一次線形関数で表示さ
れ、従属変数であるベース電流（ＩB ）は独立変数であ
る負荷電流により限定されるので、ベース電流は結果的
に負荷電流により支配されていることを示している。
【００３１】図２に示した実施例と図４に示した従来例
との動作特性を図３を参照して説明する。
との動作特性を図３を参照して説明する。
【００３２】縦軸を出力トランジスタのベース電流（Ｉ
B ）とし、横軸を負荷電流（Ｉ0 ）の大きさとすると、
図４に示した従来例の場合には、ラインＡで示されるグ
ラフのように負荷電流に関係なく一定の値が示され、図
２に示すような実施例の場合には、第（１）式の結果か
らラインＢで示されるグラフが得られる。
B ）とし、横軸を負荷電流（Ｉ0 ）の大きさとすると、
図４に示した従来例の場合には、ラインＡで示されるグ
ラフのように負荷電流に関係なく一定の値が示され、図
２に示すような実施例の場合には、第（１）式の結果か
らラインＢで示されるグラフが得られる。
【００３３】なお、出力電流は負荷に関係し、負荷は適
当な大きさのベース電流（ＩB ）から駆動力を供給され
るので動作には異常が見られない。
当な大きさのベース電流（ＩB ）から駆動力を供給され
るので動作には異常が見られない。
【００３４】
【発明の効果】以上のように、本発明によれば、同一の
電源電圧（ＶCC）および負荷電流（Ｉ 0 ）において従来
と比べて、たとえばベース電流を従来の場合ＩB1とし、
本発明の場合をＩB2とすると、（ＩB1−ＩB2）×ＶCCと
いう大きさの電力損失を減らすことができる。
電源電圧（ＶCC）および負荷電流（Ｉ 0 ）において従来
と比べて、たとえばベース電流を従来の場合ＩB1とし、
本発明の場合をＩB2とすると、（ＩB1−ＩB2）×ＶCCと
いう大きさの電力損失を減らすことができる。
【図１】本発明の一実施例による電子装置の出力駆動段
回路を説明するための概念を示すブロック図である。
回路を説明するための概念を示すブロック図である。
【図２】本発明の一実施例による電子装置の出力駆動段
回路図である。
回路図である。
【図３】図２に示した実施例と図４に示した実施例とを
比較するための負荷電流（Ｉ0）に対するベース電流
（ＩB ）の動作特性を示すグラフである。
比較するための負荷電流（Ｉ0）に対するベース電流
（ＩB ）の動作特性を示すグラフである。
【図４】従来の電子装置の出力駆動段回路図である。
１ 負荷電流検出部
２ 電流−電圧変換部
３ ベース電流制御電圧生成部
４ 基準定電圧源
５ 出力トランジスタのオン／オフ制御部
６ スイッチング手段
７ ベース電流生成部
８ 駆動段
１１ 出力トランジスタ（ＱOUT ）
１２ 基準トランジスタ（ＱS ）
１３ 抵抗手段（ＲS ）
１４ スイッチングトランジスタ（ＱSW）
１５ 駆動トランジスタ
１６ 抵抗手段（Ｒb ）
１７ 負荷（ＲL ）
ＩB ベース電流
Ｉ0 負荷電流
Ｉｓｅｎｓｅ 検出電流
ＶC ベース電流制御電圧
Ｖｒｅｆ 基準電圧
Ｖｓｅｎｓｅ 検出電圧
Ｄ1 ダイオード
Claims (9)
- 【請求項１】 出力トランジスタの負荷電流を検出する
負荷電流検出部と、前記負荷電流検出部で検出された負
荷電流を対応する検出電圧に変換する電流−電圧変換部
と、 基準電圧および前記電流−電圧変換部で変換された前記
検出電圧を用いて、スイッチングトランジスタのオン／
オフ信号に対応するベース電流を生成し、前記出力トラ
ンジスタを駆動するベース電流生成部とを備えて構成さ
れることを特徴とする、出力トランジスタのベース電流
制御回路。 - 【請求項２】 前記負荷電流検出部は、前記出力トラン
ジスタと同一導電型であって、並列に対称的に設けられ
たトランジスタを含むことを特徴とする、請求項１記載
の出力トランジスタのベース電流制御回路。 - 【請求項３】 前記電流−電圧変換部は、前記基準電圧
に直列に接続された抵抗手段を含むことを特徴とする、
請求項１記載の出力トランジスタのベース電流制御回
路。 - 【請求項４】 前記ベース電流生成部は、トランジスタ
（Ｑ1）およびこれのエミッタに接続された抵抗を含
み、 前記ベース電流生成部に入力される前記ベース電流は、
前記基準電圧と前記負荷電流に対応する前記検出電圧と
の線形和に比例することを特徴とする、請求項１記載の
出力トランジスタのベース電流制御回路。 - 【請求項５】 前記エミッタに接続された抵抗を流れる
電流は、前記出力トランジスタのベース電流であって、
前記負荷電流の所定の一次線形関数で表わされることを
特徴とする、請求項４記載の出力トランジスタのベース
電流制御回路。 - 【請求項６】 さらに、前記負荷電流検出部には、負荷
電流を検出するトランジスタ（ＱS ）が設けられ、その
エミッタと前記出力トランジスタのエミッタの面積比
（Ｋ）と負荷電流との積が検出電流として得られること
を特徴とする、請求項１記載の出力トランジスタのベー
ス電流制御回路。 - 【請求項７】 信号処理された信号を駆動段を介して出
力するための出力駆動段を備えた電子装置の出力駆動段
回路において、 前記出力駆動段は、負荷に負荷電流を供給する出力トラ
ンジスタと、 前記出力トランジスタの負荷電流を検出する負荷電流検
出部と、 前記負荷電流検出部で検出された負荷電流を対応する検
出電圧に変換する電流−電圧変換部と、 基準電圧および前記電流−電圧変換部で変換された検出
電圧を用いて、前記出力トランジスタの負荷電流に正比
例する制御電圧を生成する制御電圧生成部と、 前記出力トランジスタのオン／オフ信号に応じて前記制
御電圧が入力され、前記出力トランジスタを駆動するベ
ース電流を生成するベース電流生成部とを備えたことを
特徴とする、電子装置の出力駆動段回路。 - 【請求項８】 さらに、前記信号処理された信号を前記
駆動段に入力するためのスイッチ手段が、前記ベース電
流生成部と前記ベース電流制御電圧生成部との間に設け
られることを特徴とする、請求項７記載の電子装置の出
力駆動段回路。 - 【請求項９】 前記負荷電流検出部には、前記出力トラ
ンジスタと同一導電型のトランジスタが並列で対称的に
設けられ、前記電流−電圧変換部には、前記基準電圧に
直列に接続された抵抗手段が設けられ、 前記出力トランジスタと同一導電型のトランジスタのコ
レクタを流れる電流が前記基準電圧に直列に接続された
抵抗手段に入力されて前記検出電圧が得られることを特
徴とする、請求項７記載の電子装置の出力駆動段回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930001003 | 1993-01-27 | ||
| KR93P1003 | 1993-01-27 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06252720A JPH06252720A (ja) | 1994-09-09 |
| JP3363980B2 true JP3363980B2 (ja) | 2003-01-08 |
Family
ID=19350024
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP00011694A Expired - Fee Related JP3363980B2 (ja) | 1993-01-27 | 1994-01-05 | 出力トランジスタのベース電流制御回路および電子装置の出力駆動段回路 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5486781A (ja) |
| EP (1) | EP0608974B1 (ja) |
| JP (1) | JP3363980B2 (ja) |
| CN (1) | CN1093996C (ja) |
| DE (1) | DE69413266T2 (ja) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4402340C1 (de) * | 1994-01-27 | 1995-05-24 | Bosch Gmbh Robert | Integrierte Schaltung |
| CN100341248C (zh) * | 2002-04-27 | 2007-10-03 | 盛群半导体股份有限公司 | 电流控制的电流/电压转换装置 |
| US7253678B2 (en) * | 2005-03-07 | 2007-08-07 | Analog Devices, Inc. | Accurate cascode bias networks |
| US8519788B2 (en) | 2010-04-19 | 2013-08-27 | Rf Micro Devices, Inc. | Boost charge-pump with fractional ratio and offset loop for supply modulation |
| DE102012111989A1 (de) | 2012-12-07 | 2014-06-12 | Flex-Elektrowerkzeuge Gmbh | Handgehaltene Schleifmaschine |
| WO2014186776A1 (en) | 2013-05-17 | 2014-11-20 | Cirrus Logic, Inc. | Charge pump-based circuitry for bjt power supply |
| US9253833B2 (en) | 2013-05-17 | 2016-02-02 | Cirrus Logic, Inc. | Single pin control of bipolar junction transistor (BJT)-based power stage |
| WO2015017317A2 (en) | 2013-07-29 | 2015-02-05 | Cirrus Logic, Inc. | Two terminal drive of bipolar junction transistor (bjt) for switch-mode operation of a light emitting diode (led)-based bulb |
| US9504106B2 (en) | 2013-07-29 | 2016-11-22 | Cirrus Logic, Inc. | Compensating for a reverse recovery time period of a bipolar junction transistor (BJT) in switch-mode operation of a light-emitting diode (LED)-based bulb |
| US20160164279A1 (en) * | 2014-12-09 | 2016-06-09 | Infineon Technologies Ag | Circuit and method for measuring a current |
| US9504118B2 (en) | 2015-02-17 | 2016-11-22 | Cirrus Logic, Inc. | Resistance measurement of a resistor in a bipolar junction transistor (BJT)-based power stage |
| US9603206B2 (en) | 2015-02-27 | 2017-03-21 | Cirrus Logic, Inc. | Detection and control mechanism for tail current in a bipolar junction transistor (BJT)-based power stage |
| US9609701B2 (en) | 2015-02-27 | 2017-03-28 | Cirrus Logic, Inc. | Switch-mode drive sensing of reverse recovery in bipolar junction transistor (BJT)-based power converters |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4213068A (en) * | 1978-01-30 | 1980-07-15 | Rca Corporation | Transistor saturation control |
| US4733163A (en) * | 1987-01-02 | 1988-03-22 | Motorola, Inc. | Digitally controlled current source |
| EP0369048A1 (de) * | 1988-11-15 | 1990-05-23 | Siemens Aktiengesellschaft | Schaltungsanordnung zur Laststromregelung in einem Leistungs-MOSFET |
| IT1228842B (it) * | 1989-02-21 | 1991-07-05 | Sgs Thomson Microelectronics | Circuito per la regolazione della corrente di base di un dispositivo di potenza a semiconduttore. |
| US5021687A (en) * | 1990-02-01 | 1991-06-04 | National Semiconductor Corporation | High speed inverting hysteresis TTL buffer circuit |
| IT1248607B (it) * | 1991-05-21 | 1995-01-19 | Cons Ric Microelettronica | Circuito di pilotaggio di un transistore di potenza con una corrente di base funzione predeterminata di quella di collettore |
| US5271399A (en) * | 1991-11-27 | 1993-12-21 | Trustees Of The University Of Pennsylvania | Three dimensional Fourier transform, fast spin echo, black blood magnetic resonance angtography |
| US5272392A (en) * | 1992-12-04 | 1993-12-21 | North American Philips Corporation | Current limited power semiconductor device |
-
1994
- 1994-01-05 JP JP00011694A patent/JP3363980B2/ja not_active Expired - Fee Related
- 1994-01-07 DE DE69413266T patent/DE69413266T2/de not_active Expired - Fee Related
- 1994-01-07 EP EP94300106A patent/EP0608974B1/en not_active Expired - Lifetime
- 1994-01-24 CN CN94100569A patent/CN1093996C/zh not_active Expired - Fee Related
- 1994-01-27 US US08/187,038 patent/US5486781A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| EP0608974A2 (en) | 1994-08-03 |
| DE69413266T2 (de) | 1999-04-01 |
| CN1093508A (zh) | 1994-10-12 |
| EP0608974A3 (en) | 1994-10-12 |
| DE69413266D1 (de) | 1998-10-22 |
| US5486781A (en) | 1996-01-23 |
| JPH06252720A (ja) | 1994-09-09 |
| EP0608974B1 (en) | 1998-09-16 |
| CN1093996C (zh) | 2002-11-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3363980B2 (ja) | 出力トランジスタのベース電流制御回路および電子装置の出力駆動段回路 | |
| JP3478890B2 (ja) | 複数の信号を生成するためのｄｃ／ｄｃコンバータ | |
| JPH0799859B2 (ja) | 偏向用パワートランジスタの駆動回路 | |
| JPH10248253A (ja) | 電源装置 | |
| JP2665840B2 (ja) | 電圧電流変換回路 | |
| JPH06209576A (ja) | カレントミラーブリッジを使用した全波整流器 | |
| KR950009825Y1 (ko) | 출력트랜지스터의 베이스 전류 제어회로 | |
| JPH0717012Y2 (ja) | 基準電位変換回路 | |
| JPH0830574B2 (ja) | 燃焼制御装置 | |
| JP3039265B2 (ja) | 電圧電流発生装置 | |
| JP3042245B2 (ja) | 高圧電源装置 | |
| JP3123882B2 (ja) | スイッチング回路 | |
| JP4351770B2 (ja) | 電源装置 | |
| JP2000122732A (ja) | プログラム電源装置 | |
| JPH04244778A (ja) | 過電流検出回路 | |
| JPH06309046A (ja) | 電流式出力回路 | |
| JP4112828B2 (ja) | 電気量発生装置 | |
| KR910001077Y1 (ko) | 음성신호의 계단별 출력 제어회로 | |
| JPH11178320A (ja) | パワートランジスタ駆動装置 | |
| KR100982747B1 (ko) | 모터 속도 제어 신호 발생 회로 및 이를 포함하는 속도제어 기능을 갖는 모터 구동 회로 | |
| JPH11341801A (ja) | 高圧電源装置 | |
| KR980012811A (ko) | 데드 타임 제어회로 및 이를 이용한 벅 컨버터 | |
| JP2003088116A (ja) | 電源電圧切換回路 | |
| JPH07231255A (ja) | Ａ／ｄ変換器 | |
| JPH0614784B2 (ja) | 両極性スイツチング電源 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19991102 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071025 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081025 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091025 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091025 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101025 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111025 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |