JP3364584B2 - Liquid crystal display - Google Patents
Liquid crystal displayInfo
- Publication number
- JP3364584B2 JP3364584B2 JP32601997A JP32601997A JP3364584B2 JP 3364584 B2 JP3364584 B2 JP 3364584B2 JP 32601997 A JP32601997 A JP 32601997A JP 32601997 A JP32601997 A JP 32601997A JP 3364584 B2 JP3364584 B2 JP 3364584B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- strip
- gate
- wiring
- liquid crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Description
【0001】[0001]
【発明の属する技術分野】本発明は、例えばコンピュー
タ、テレビ、携帯情報端末、車載用のナビゲーションな
どのディスプレイに利用され、表示用の画素電極にスイ
ッチング素子を介して駆動信号を印加することにより、
表示を行う液晶表示装置に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention is used in displays such as computers, televisions, personal digital assistants, and in-vehicle navigation systems. By applying a drive signal to a display pixel electrode via a switching element,
The present invention relates to a liquid crystal display device for displaying.
【0002】[0002]
【従来の技術】アクティブマトリクス型液晶表示装置
は、アクティブマトリクス基板と対向基板を貼り合わせ
て、その基板間に液晶を封入して得られる。アクティブ
マトリクス基板は、ガラス基板上に、薄膜形成、パター
ニングを複数回施して、アクティブ素子、配線、画素電
極を形成して得られる。アクティブ素子として、a−S
iTFT(薄膜トランジスタ)を用いる場合について説
明する。ガラス基板上にゲート金属をスパッタリングに
より形成し、これをフォトリソグラフィとエッチンッグ
により、パターン化して、走査配線であるゲート配線を
形成する。次に、ゲート絶縁膜、半導体層、コンタクト
層を連続成膜し、半導体層とコンタクト層を島状にパタ
ーン化する。次に、ソース金属をスパッタリングにて薄
膜形成し、これをパターン化し、合わせてTFTのチャ
ネル部のコンタクト層を除去する。さらに、ITOから
なる透明電極を形成し、これを画素電極にパターン化す
る。最後に、保護膜をCVDで形成して、アクティブマ
トリクス基板が形成される。その後、アクティブマトリ
クス基板に配向膜を塗布した後、ラビング処理を施す。2. Description of the Related Art An active matrix type liquid crystal display device is obtained by bonding an active matrix substrate and a counter substrate and enclosing a liquid crystal between the substrates. The active matrix substrate is obtained by forming a thin film and patterning a plurality of times on a glass substrate to form active elements, wirings, and pixel electrodes. As an active element, aS
The case of using an iTFT (thin film transistor) will be described. A gate metal is formed on a glass substrate by sputtering, and is patterned by photolithography and etching to form a gate wiring which is a scanning wiring. Next, a gate insulating film, a semiconductor layer, and a contact layer are continuously formed, and the semiconductor layer and the contact layer are patterned in an island shape. Next, a source metal is formed into a thin film by sputtering, and this is patterned, and the contact layer in the channel portion of the TFT is also removed. Further, a transparent electrode made of ITO is formed, and this is patterned into a pixel electrode. Finally, a protective film is formed by CVD to form an active matrix substrate. Then, after applying an alignment film on the active matrix substrate, rubbing treatment is performed.
【0003】一方のガラス基板である対向基板に、透明
電極とカラーフィルターを形成する。その後、対向基板
に配向膜を塗布した後、ラビング処理を施す。次に、両
基板を貼り合わせ、その基板間に液晶を封入して、液晶
表示装置が得られる。A transparent electrode and a color filter are formed on a counter substrate, which is one of the glass substrates. Then, after applying an alignment film on the counter substrate, rubbing treatment is performed. Next, the two substrates are bonded together, and liquid crystal is sealed between the substrates to obtain a liquid crystal display device.
【0004】[0004]
【発明が解決しようとする課題】液晶表示装置の用途拡
大の方向の一つとして、大型化がある。現在対角サイズ
が15型から20型程度までの液晶表示装置が商用ベー
スで実用化されている。しかし、それ以上の大型化に関
しては、市場に見合ったコストでの製造技術が確立して
いない。従って、液晶表示装置を用いての大画面の壁掛
けテレビは、まだ試作の段階を出ていない。As one of the directions for expanding the applications of liquid crystal display devices, there is an increase in size. At present, a liquid crystal display device having a diagonal size of about 15 to 20 inches is put to practical use on a commercial basis. However, for further size increase, the manufacturing technology at a cost commensurate with the market has not been established. Therefore, a large-screen wall-mounted television using a liquid crystal display device is not yet in the prototype stage.
【0005】大画面化に当たっての課題は数多くある
が、大きなものとしては、配線が長くなって、配線抵抗
が増大することにより、信号の遅延時間が増大したり、
画素の増加にともない、欠陥も増加するため、製造良品
率が低下するという課題が挙げられる。Although there are many problems in increasing the screen size, the major problem is that the wiring becomes long and the wiring resistance increases, so that the signal delay time increases,
As the number of pixels increases, the number of defects also increases, which raises a problem that the manufacturing yield rate decreases.
【0006】本発明は、配線間の欠陥がほとんど起こら
ず、配線の容量を小さくすることができ、開口率を向上
することができる液晶表示装置を提供するものである。The present invention provides a liquid crystal display device in which defects between wirings hardly occur, the capacity of the wirings can be reduced, and the aperture ratio can be improved.
【0007】[0007]
【課題を解決するための手段】請求項1記載の液晶表示
装置は、金属膜が形成された短冊状の基板を複数枚用い
て、前記短冊状の基板の前記金属膜形成面と、前記金属
膜形成面の裏面とを組み合わせて、新たに基板を構成
し、前記短冊状の基板を組み合わせた面に形成されてい
る前記金属膜を走査配線として用い、前記新たに構成し
た基板上に、前記走査配線と立体交差するように複数の
信号配線を形成し、前記信号配線と前記走査配線との交
差部近傍にスイッチング素子と画素電極が設けられたこ
とを特徴とする。A liquid crystal display device according to claim 1, wherein a plurality of strip-shaped substrates on which a metal film is formed is used, and the metal film formation surface of the strip-shaped substrates and the metal are formed. A new substrate is formed by combining the back surface of the film forming surface, and the metal film formed on the combined surface of the strip-shaped substrates is used as the scanning wiring, and on the newly formed substrate, A plurality of signal wirings are formed so as to intersect the scanning wirings in a three-dimensional manner, and a switching element and a pixel electrode are provided in the vicinity of an intersection of the signal wirings and the scanning wirings.
【0008】請求項2記載の液晶表示装置は、前記短冊
状の基板の前記金属膜形成面の裏面に、金属膜が形成さ
れたことを特徴とする。A liquid crystal display device according to a second aspect is characterized in that a metal film is formed on the back surface of the metal film formation surface of the strip-shaped substrate.
【0009】請求項3記載の液晶表示装置は、前記短冊
状の基板を複数枚組み合わせる面の両面に、絶縁性の接
着剤が介在していることを特徴とする。According to a third aspect of the present invention, the liquid crystal display device is characterized in that an insulating adhesive is interposed on both sides of the surface on which the plurality of strip-shaped substrates are combined.
【0010】上記構成による作用を説明する。請求項1
記載の液晶表示装置の構成によれば、走査配線であるゲ
ート配線が短冊上の基板の接着面に存在するため、ゲー
ト配線は、信号配線であるソース配線と平面上で交差す
ることがない。従って、層間絶縁膜の欠損などによる配
線間のリークがほとんど発生しない。また、ゲート配線
とソース配線、ゲート配線と対向電極との間で、容量を
形成することがないので、ゲート配線の容量を小さくす
ることができる。また、ゲート配線を十分に低い配線抵
抗にするには、短冊状の基板の幅を変えることで対応す
ることができる。従って、ゲート配線の低抵抗化と低容
量化から、遅延時間を減少させることができる。さら
に、ゲート配線が平面上に存在しないので、開口率が向
上することができ、明るい表示が可能となる。The operation of the above configuration will be described. Claim 1
According to the configuration of the liquid crystal display device described above, the gate wiring, which is the scanning wiring, exists on the adhesive surface of the substrate on the strip, so that the gate wiring does not intersect with the source wiring, which is the signal wiring, on the plane. Therefore, there is almost no leakage between the wirings due to the loss of the interlayer insulating film. Further, since no capacitance is formed between the gate wiring and the source wiring and between the gate wiring and the counter electrode, the capacitance of the gate wiring can be reduced. Further, the wiring resistance of the gate wiring can be made sufficiently low by changing the width of the strip-shaped substrate. Therefore, the delay time can be reduced due to the low resistance and low capacitance of the gate wiring. Further, since the gate wiring is not present on the plane, the aperture ratio can be improved and bright display can be realized.
【0011】請求項2記載の液晶表示装置によれば、短
冊状の基板の両面にゲート配線が形成され、ゲート配線
間は絶縁性の接着剤で貼り合わせてあるので、それぞれ
異なるゲート配線として使用することができる。すなわ
ち、ゲート配線の本数を倍に増やすことができる。さら
に、1つの短冊状の基板の上に画素電極を2列形成する
ことができ、より高精細な表示をすることができる。According to the liquid crystal display device of the second aspect, since the gate wirings are formed on both surfaces of the strip-shaped substrate and the gate wirings are bonded with the insulating adhesive, they are used as different gate wirings. can do. That is, the number of gate wirings can be doubled. Furthermore, two rows of pixel electrodes can be formed on one strip-shaped substrate, and higher-definition display can be performed.
【0012】請求項3記載の液晶表示装置によれば、接
着剤により新たに基板を構成することができる。さら
に、短冊状の基板の両面にゲート配線が形成され、ゲー
ト配線は絶縁性の接着剤で貼り合わせるので、隣接する
ゲート配線間でリークが発生しない。According to the liquid crystal display device of the third aspect, the substrate can be newly formed by the adhesive. Furthermore, since the gate wiring is formed on both surfaces of the strip-shaped substrate and the gate wiring is bonded with the insulating adhesive, no leak occurs between the adjacent gate wirings.
【0013】[0013]
【発明の実施の形態】本発明の実施の形態を図面に基づ
いて説明する。
(実施形態1)図1に示すように、ガラスなどの絶縁性
の基板1の表面に金属薄膜を形成する。この実施形態1
では基板1としてガラス板を用いる。この金属薄膜は走
査配線であるゲート配線として使用することになる金属
薄膜である。この金属薄膜を形成後、基板1を複数の短
冊2に分断する。分断する幅はゲート配線として使用す
るため、その幅は配線抵抗にならないように、金属薄膜
の抵抗率から計算して設定する。分断してできた短冊2
の金属薄膜面をA面、その裏面をB面とする。BEST MODE FOR CARRYING OUT THE INVENTION Embodiments of the present invention will be described with reference to the drawings. (Embodiment 1) As shown in FIG. 1, a metal thin film is formed on the surface of an insulating substrate 1 such as glass. This Embodiment 1
Then, a glass plate is used as the substrate 1. This metal thin film is a metal thin film to be used as a gate wiring which is a scanning wiring. After forming this metal thin film, the substrate 1 is divided into a plurality of strips 2. Since the width to be divided is used as a gate wiring, the width is calculated and set from the resistivity of the metal thin film so as not to become wiring resistance. Strip 2 made by dividing
The metal thin film surface is referred to as A surface and the back surface thereof is referred to as B surface.
【0014】次に、図2に示すように、短冊2どうしを
短冊2のA面とB面とが密着するように、絶縁性の接着
剤などを用いて貼り合わせる。この貼り合わせてできた
新しい基板を便宜上基板10と呼ぶ。この貼り合わせた
面にある金属薄膜がゲート配線である。短冊2の数は作
製する表示のゲート配線の本数分貼り合わせる。例え
ば、VGA表示であれば、480本の短冊2を用意す
る。この480本を接着して金属薄膜面(A面)を端面
にもつガラス板からなる基板10を作製する。この基板
10の新しい面(C面)を研磨し、平坦化する。Next, as shown in FIG. 2, the strips 2 are attached to each other by using an insulating adhesive or the like so that the A side and the B side of the strips 2 are in close contact with each other. The new substrate formed by the bonding is referred to as the substrate 10 for convenience. The metal thin film on this bonded surface is the gate wiring. The number of the strips 2 is the same as the number of the gate wirings of the display to be manufactured. For example, in the case of VGA display, 480 strips 2 are prepared. The 480 pieces are adhered to produce a substrate 10 made of a glass plate having a metal thin film surface (A surface) as an end surface. The new surface (C surface) of this substrate 10 is polished and flattened.
【0015】次に、図3に示すように、このC面に金属
薄膜を形成し、パターニングして、TFTのゲート電極
21を形成する。このゲート電極21が接着面に存在す
るゲート配線20と電気的に接続するように形成する。
ゲート電極21間のピッチPは短冊2の厚さ、すなわち
分断前の基板1であるガラス板の厚さである。Next, as shown in FIG. 3, a metal thin film is formed on the C surface and patterned to form a gate electrode 21 of the TFT. The gate electrode 21 is formed so as to be electrically connected to the gate wiring 20 existing on the adhesive surface.
The pitch P between the gate electrodes 21 is the thickness of the strip 2, that is, the thickness of the glass plate which is the substrate 1 before the division.
【0016】次に、ゲート絶縁膜、半導体層、コンタク
ト層を形成し、それぞれ所定の形にパターニングする。
続いて、図4に示すように、信号配線であるソース配線
30となる金属を薄膜形成し、ソース配線30およびT
FT3のソース電極31、ドレイン電極32を形成す
る。Next, a gate insulating film, a semiconductor layer, and a contact layer are formed and patterned into a predetermined shape.
Subsequently, as shown in FIG. 4, a thin film of a metal to be the source wiring 30 which is a signal wiring is formed, and the source wiring 30 and T
The source electrode 31 and the drain electrode 32 of FT3 are formed.
【0017】次に、図5に示すように、透明電極を用い
て、画素電極50を形成する。最後に、保護膜を形成
し、端子部を露出するためのパターニングをして、アク
ティブマトリクス基板4が完成する。この短冊2を貼り
合わせて新しく構成された基板をアクティブマトリクス
基板4とする。Next, as shown in FIG. 5, a pixel electrode 50 is formed using a transparent electrode. Finally, a protective film is formed and patterning is performed to expose the terminal portion, and the active matrix substrate 4 is completed. A substrate newly formed by bonding the strips 2 together is referred to as an active matrix substrate 4.
【0018】その後、対向電極を成膜した対向基板と、
アクティブマトリクス基板4と貼り合わせ、その基板間
に液晶を注入して、液晶表示装置が完成する。Then, a counter substrate having a counter electrode formed thereon,
A liquid crystal display device is completed by bonding the active matrix substrate 4 and injecting liquid crystal between the substrates.
【0019】(実施形態2)実施形態2では、対角1m
のSVGA表示の液晶表示装置の製造について、図面を
基に詳しく説明する。このアクティブマトリクス基板4
の完成図は図6である。実施形態1と同じところは、実
施形態1の図面を用いて説明する。(Second Embodiment) In the second embodiment, the diagonal is 1 m.
Manufacturing of the SVGA display liquid crystal display device will be described in detail with reference to the drawings. This active matrix substrate 4
The completed drawing is shown in FIG. The same parts as those of the first embodiment will be described with reference to the drawings of the first embodiment.
【0020】図1、図2、図7に示すように、厚さ1m
mのガラス板に金属薄膜をスパッタリング法を用いて形
成する。実施形態2では、金属材料として、Taを用い
た。膜厚は150nmから500nmが適当であるが、
実施形態2では、250nmとした。次に、ダイシング
法を使用して、ガラス板を短冊2に分断する。短冊2の
幅は1mm、長さは800mm以上とする。分断してで
きた短冊2の金属薄膜面をA面、その裏面をB面とす
る。短冊2どうしを短冊2のA面とB面とが密着するよ
うに、絶縁性の接着剤を用いて貼り合わせ、これを束ね
て基板状にする。短冊2を600枚使うことで、貼り合
わせた基板の表示部分の面積が、600mm×800m
mの液晶表示装置を作ることができる。短冊2の両側に
は同じ厚みで幅の大きな短冊11を貼り、この部分をシ
ール部、額縁部、ソース端子部として利用する。As shown in FIGS. 1, 2 and 7, the thickness is 1 m.
A metal thin film is formed on the glass plate of m by the sputtering method. In the second embodiment, Ta is used as the metal material. A suitable film thickness is 150 nm to 500 nm,
In the second embodiment, the thickness is 250 nm. Next, the glass plate is cut into strips 2 by using the dicing method. The width of the strip 2 is 1 mm and the length is 800 mm or more. The metal thin film surface of the strip 2 formed by the division is referred to as A surface, and the back surface thereof is referred to as B surface. The strips 2 are attached to each other with an insulating adhesive so that the A side and the B side of the strips 2 are in close contact with each other, and the strips are bundled into a substrate. By using 600 strips 2, the display area of the bonded substrates is 600 mm x 800 m
m liquid crystal display device can be manufactured. A strip 11 having the same thickness and a large width is attached to both sides of the strip 2, and this portion is used as a seal portion, a frame portion, and a source terminal portion.
【0021】貼り合わせてできた新しい基板を便宜上基
板10と呼ぶ。ゲート配線20は基板10の貼り合わせ
面に存在する。実施形態2の場合、Taの配線の長さは
800mm、幅1mm、厚み250nmであるから、T
aの比抵抗を25μΩcmとすると、配線抵抗は800
Ωになる。この値はガラス基板上に形成する通常プロセ
スの場合と比べて著しく小さく、大型基板を作製するに
は十分な値である。The new substrate formed by pasting together is called the substrate 10 for convenience. The gate wiring 20 exists on the bonding surface of the substrate 10. In the case of the second embodiment, the Ta wiring has a length of 800 mm, a width of 1 mm, and a thickness of 250 nm.
If the specific resistance of a is 25 μΩcm, the wiring resistance is 800
Becomes Ω. This value is remarkably small as compared with the case of a normal process of forming on a glass substrate, and is a sufficient value for producing a large substrate.
【0022】次に、図3に示すように、基板10の表面
を研磨し、平坦化した後、スパッタリング法を用いて、
Taを形成し、パターニングして、TFTのゲート電極
21、ゲート配線の端子部を形成する。ゲート配線20
は貼り合わせ面に存在する。ゲート電極21間のピッチ
Pは短冊2の厚さ、すなわち分断前のガラス板の厚さ1
mmである。Next, as shown in FIG. 3, the surface of the substrate 10 is polished and flattened, and then the sputtering method is used.
Ta is formed and patterned to form the gate electrode 21 of the TFT and the terminal portion of the gate wiring. Gate wiring 20
Exists on the bonding surface. The pitch P between the gate electrodes 21 is the thickness of the strip 2, that is, the thickness 1 of the glass plate before division.
mm.
【0023】図6のTFT3のX−X断面における断面
図を図8に示す。次に、CVDを用いて窒化シリコンか
らなるゲート絶縁膜40、アモルファスシリコンからな
る半導体層41、n+としたアモルファスシリコンから
なるコンタクト層42を形成する。ドライエッエングを
用いて半導体層41とコンタクト層42とを島状にパタ
ーニングする。次に、ゲート絶縁膜40をエッチングし
て、端子部にコンタクトホールを設ける。FIG. 8 shows a sectional view of the TFT 3 of FIG. 6 taken along the line XX. Next, by CVD, a gate insulating film 40 made of silicon nitride, a semiconductor layer 41 made of amorphous silicon, and a contact layer 42 made of amorphous silicon as n + are formed. The semiconductor layer 41 and the contact layer 42 are patterned into an island shape by using dry etching. Next, the gate insulating film 40 is etched to form a contact hole in the terminal portion.
【0024】図6に示すように、ソース配線30となる
金属薄膜をスパッタリングで成膜し、ソース配線30、
ソース配線の端子部、TFT3のソース電極31とドレ
イン電極32を形成する。このとき、ソース配線30の
配線間ピッチは1/3mmとする。As shown in FIG. 6, a metal thin film to be the source wiring 30 is formed by sputtering, and the source wiring 30 is formed.
The terminal portion of the source wiring, the source electrode 31 and the drain electrode 32 of the TFT 3 are formed. At this time, the wiring pitch of the source wirings 30 is set to 1/3 mm.
【0025】次に、図8に示すように、TFT3のチャ
ネル部のコンタクト層42をエッチングで抜いて、TF
T3を完成させる。その上に、ITOからなる透明電極
をスパッタリング法で成膜してエッチングして、画素電
極50を形成する。最後に、窒化シリコンからなる保護
膜60をCVD法で形成し、パターニングしてアクティ
ブマトリクス基板4が完成する。この短冊2を貼り合わ
せて新しく構成された基板をアクティブマトリクス基板
4とする。Next, as shown in FIG. 8, the contact layer 42 in the channel portion of the TFT 3 is removed by etching to remove TF.
Complete T3. A transparent electrode made of ITO is formed thereon by a sputtering method and etched to form a pixel electrode 50. Finally, a protective film 60 made of silicon nitride is formed by the CVD method and patterned to complete the active matrix substrate 4. A substrate newly formed by bonding the strips 2 together is referred to as an active matrix substrate 4.
【0026】その後、対向電極、カラーフィルターを成
膜した対向基板と、アクティブマトリクス基板と貼り合
わせ、その基板間に液晶を注入して、液晶表示装置が完
成する。After that, the counter substrate on which the counter electrode and the color filter are formed is bonded to the active matrix substrate, and liquid crystal is injected between the substrates to complete the liquid crystal display device.
【0027】カラー表示では、RGBの3つの画素電極
で1個のカラー画素電極を形成するため、カラー画素電
極は1mm角の大きさとなる。この大きさでSVGA表
示画面を作製すると、対角1m、横800mm×縦60
0mmの液晶表示装置を得ることができる。In color display, since one color pixel electrode is formed by three pixel electrodes of RGB, the color pixel electrode has a size of 1 mm square. When an SVGA display screen is produced with this size, the diagonal is 1 m, the width is 800 mm and the length is 60 mm.
A 0 mm liquid crystal display device can be obtained.
【0028】(実施形態3)実施形態3は、実施形態2
と同じ厚みのガラス基板を用いて、実施形態2よりも精
細度の高い表示をできるものである。実施形態3の説明
では、実施形態2と異なるところだけを主に説明する。(Embodiment 3) Embodiment 3 is Embodiment 2
Using a glass substrate having the same thickness as in (1), it is possible to perform display with higher definition than in the second embodiment. In the description of the third embodiment, only the points different from the second embodiment will be mainly described.
【0029】図7に示すように、厚さ1mmのガラス板
の両面に金属薄膜をスパッタリング法を用いて形成す
る。すなわち、図1、図2のA面とB面に金属薄膜を形
成する。次に、ダイシング法を使用して、そのガラス板
を短冊2に分断する。分断してできた短冊2の金属薄膜
面どうしを密着するように、絶縁性の接着剤を用いて貼
り合わせ、これを束ねて基板状にする。この貼り合わせ
てできた新しい基板を便宜上基板10と呼ぶ。基板10
上に画素電極50とTFT3を形成するのは実施形態2
と同様であるが、この実施形態3では、短冊2の両面に
金属薄膜が形成され、金属薄膜面は絶縁性の接着剤で貼
り合わせてあるので、それぞれ異なるゲート配線として
使用することができる。このため、1つの短冊2の上に
画素電極を2列形成することができ、より高精細な表示
をすることができる。As shown in FIG. 7, metal thin films are formed on both surfaces of a glass plate having a thickness of 1 mm by the sputtering method. That is, metal thin films are formed on the A and B surfaces of FIGS. Next, the glass plate is divided into strips 2 by using the dicing method. The metal thin film surfaces of the strips 2 formed by the division are adhered to each other using an insulating adhesive so that the metal thin film surfaces adhere to each other, and these are bundled to form a substrate. The new substrate formed by the bonding is referred to as the substrate 10 for convenience. Board 10
The pixel electrode 50 and the TFT 3 are formed on the second embodiment.
However, in Embodiment 3, since metal thin films are formed on both surfaces of the strip 2 and the metal thin film surfaces are bonded by an insulating adhesive, they can be used as different gate wirings. Therefore, two rows of pixel electrodes can be formed on one strip 2 and higher definition display can be performed.
【0030】図9に示すように、基板10にゲート電極
21を形成する。ゲート配線20は貼り合わせ面に存在
する。このとき、隣接するゲート電極21どうしがリー
クしないように形成する。As shown in FIG. 9, a gate electrode 21 is formed on the substrate 10. The gate wiring 20 exists on the bonding surface. At this time, the gate electrodes 21 adjacent to each other are formed so as not to leak.
【0031】次に、図10に示すように、ソース配線3
0、TFT3のソース電極31とドレイン電極32を形
成する。さらに、ITOからなる透明電極をスパッタリ
ング法で成膜してエッチングして、画素電極50を形成
する。最後に、窒化シリコンからなる保護膜をCVD法
で形成し、パターニングしてアクティブマトリクス基板
4が完成する。この短冊2を貼り合わせて新しく構成さ
れた基板をアクティブマトリクス基板4とする。Next, as shown in FIG. 10, the source wiring 3
0, the source electrode 31 and the drain electrode 32 of the TFT 3 are formed. Further, a transparent electrode made of ITO is formed by a sputtering method and etched to form the pixel electrode 50. Finally, a protective film made of silicon nitride is formed by the CVD method and patterned to complete the active matrix substrate 4. A substrate newly formed by bonding the strips 2 together is referred to as an active matrix substrate 4.
【0032】このような構成により、ゲート電極21を
配置することで、実施形態2では短冊2の上に、画素電
極50を1列しか形成できなかったが、図10に示すよ
うに、画素電極50を2列に形成することができる。With such a configuration, by disposing the gate electrode 21, only one row of pixel electrodes 50 could be formed on the strip 2 in the second embodiment. However, as shown in FIG. The 50 can be formed in two rows.
【0033】このような構成により、ゲート配線20の
本数を倍に増やすことができる。ゲート電極21形成後
の工程は、パターニングのマスクの形状が異なるだけで
あり、その形成方法は実施形態2と同様の方法で作製す
ることができる。With such a structure, the number of gate wirings 20 can be doubled. The steps after forming the gate electrode 21 are different only in the shape of the patterning mask, and the forming method can be the same as that of the second embodiment.
【0034】上記で説明したように、実施形態1から実
施形態3のような構成にすることにより、下記のような
効果がある。ゲート配線が短冊の接着面に存在するた
め、ゲート配線はソース配線と平面上で交差することが
ない。従って、層間絶縁膜の欠損などによる配線間のリ
ークがほとんど発生しない。また、ゲート配線とソース
配線、ゲート配線と対向電極との間で、容量を形成する
ことがないので、ゲート配線の容量を小さくすることが
できる。また、ゲート配線を十分に低い配線抵抗にする
には、短冊の幅を変えることで対応することができる。
ゲート配線の低抵抗化と低容量化から、遅延時間を減少
させることができる。ゲート配線が平面上に存在しない
ので、開口率が向上することができ、明るい表示が可能
となる。As described above, the following effects can be obtained by adopting the configurations of the first to third embodiments. Since the gate wiring exists on the adhesive surface of the strip, the gate wiring does not intersect the source wiring on the plane. Therefore, there is almost no leakage between the wirings due to the loss of the interlayer insulating film. Further, since no capacitance is formed between the gate wiring and the source wiring and between the gate wiring and the counter electrode, the capacitance of the gate wiring can be reduced. In addition, a sufficiently low wiring resistance of the gate wiring can be dealt with by changing the width of the strip.
The delay time can be reduced due to the low resistance and low capacitance of the gate wiring. Since the gate wiring does not exist on the plane, the aperture ratio can be improved and bright display can be achieved.
【0035】[0035]
【発明の効果】本発明の構成にすることにより、下記の
ような効果がある。ゲート配線が短冊の接着面に存在す
るため、ゲート配線はソース配線と平面上で交差するこ
とがない。従って、層間絶縁膜の欠損などによる配線間
のリークがほとんど発生しない。また、ゲート配線とソ
ース配線、ゲート配線と対向電極との間で、容量を形成
することがないので、ゲート配線の容量を小さくするこ
とができる。また、ゲート配線を十分に低い配線抵抗に
するには、短冊の幅を変えることで対応することができ
る。従って、ゲート配線の低抵抗化と低容量化から、遅
延時間を減少させることができる。ゲート配線が平面上
に存在しないので、開口率が向上することができ、明る
い表示が可能となる。EFFECTS OF THE INVENTION By adopting the constitution of the present invention, the following effects are obtained. Since the gate wiring exists on the adhesive surface of the strip, the gate wiring does not intersect the source wiring on the plane. Therefore, there is almost no leakage between the wirings due to the loss of the interlayer insulating film. Further, since no capacitance is formed between the gate wiring and the source wiring and between the gate wiring and the counter electrode, the capacitance of the gate wiring can be reduced. In addition, a sufficiently low wiring resistance of the gate wiring can be dealt with by changing the width of the strip. Therefore, the delay time can be reduced due to the low resistance and low capacitance of the gate wiring. Since the gate wiring does not exist on the plane, the aperture ratio can be improved and bright display can be achieved.
【0036】また、短冊の両面にゲート配線が形成さ
れ、ゲート配線は絶縁性の接着剤で貼り合わせてあるの
で、それぞれ異なるゲート配線として使用することがで
きる。すなわち、ゲート配線の本数を倍に増やすことが
できる。さらに、1つの短冊の上に画素電極を2列形成
することができ、より高精細な表示をすることができ
る。Further, since the gate wirings are formed on both sides of the strip and the gate wirings are adhered by an insulating adhesive, they can be used as different gate wirings. That is, the number of gate wirings can be doubled. Furthermore, two rows of pixel electrodes can be formed on one strip, and higher-definition display can be performed.
【0037】また、短冊の両面にゲート配線が形成され
ている場合、ゲート配線は絶縁性の接着剤で貼り合わせ
るので、隣接するゲート配線間でリークが発生しない。Further, when the gate wirings are formed on both sides of the strip, the gate wirings are adhered with an insulating adhesive, so that no leak occurs between the adjacent gate wirings.
【図1】短冊2の製造方法を示す図である。FIG. 1 is a diagram showing a method of manufacturing a strip 2.
【図2】短冊2を貼り合わせて構成する基板10の製造
方法を示す図である。FIG. 2 is a diagram showing a method of manufacturing a substrate 10 configured by sticking strips 2 together.
【図3】ゲート電極21の形成を示す図である。FIG. 3 is a diagram showing formation of a gate electrode 21.
【図4】TFT3、ソース配線30の形成を示す図であ
る。FIG. 4 is a diagram showing formation of a TFT 3 and a source wiring 30.
【図5】画素電極50の形成を示す図である。FIG. 5 is a diagram showing formation of a pixel electrode 50.
【図6】実施形態2のアクティブマトリクス基板4を示
す図である。FIG. 6 is a diagram showing an active matrix substrate 4 according to a second embodiment.
【図7】実施形態2の短冊2の構成を示す図である。FIG. 7 is a diagram showing a configuration of a strip 2 according to the second embodiment.
【図8】図6のX−X断面図である。8 is a sectional view taken along line XX of FIG.
【図9】実施形態3のゲート電極21の形成を示す図で
ある。FIG. 9 is a diagram showing the formation of the gate electrode 21 of the third embodiment.
【図10】実施形態3のアクティブマトリクス基板4を
示す図である。FIG. 10 is a diagram showing an active matrix substrate 4 according to a third embodiment.
1 10 基板 2 11 短冊 3 TFT 4 アクティブマトリクス基板 20 ゲート配線 21 ゲート電極 30 ソース配線 31 ソース電極 32 ドレイン電極 40 ゲート絶縁膜 41 半導体層 42 コンタクト層 50 画素電極 60 保護膜 1 10 substrate 2 11 strips 3 TFT 4 Active matrix substrate 20 gate wiring 21 Gate electrode 30 source wiring 31 source electrode 32 drain electrode 40 Gate insulation film 41 Semiconductor layer 42 Contact layer 50 pixel electrodes 60 protective film
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平1−195420(JP,A) 特開 平6−151463(JP,A) 特開 平9−258262(JP,A) 特開 昭63−167332(JP,A) 特表 平7−504044(JP,A) (58)調査した分野(Int.Cl.7,DB名) G02F 1/1333 G02F 1/1343 G02F 1/1368 ─────────────────────────────────────────────────── ─── Continuation of the front page (56) Reference JP-A-1-195420 (JP, A) JP-A-6-151463 (JP, A) JP-A-9-258262 (JP, A) JP-A-63- 167332 (JP, A) Special table HEI 7-504044 (JP, A) (58) Fields surveyed (Int.Cl. 7 , DB name) G02F 1/1333 G02F 1/1343 G02F 1/1368
Claims (3)
枚用いて、 前記短冊状の基板の前記金属膜形成面と、前記金属膜形
成面の裏面とを組み合わせて、新たに基板を構成し、 前記短冊状の基板を組み合わせた面に形成されている前
記金属膜を走査配線として用い、 前記新たに構成した基板上に、前記走査配線と立体交差
するように複数の信号配線を形成し、 前記信号配線と前記走査配線との交差部近傍にスイッチ
ング素子と画素電極が設けられたことを特徴とする液晶
表示装置。1. A plurality of strip-shaped substrates on which a metal film is formed is used, and a new substrate is formed by combining the metal film formation surface of the strip-shaped substrate and the back surface of the metal film formation surface. And using the metal film formed on the surface formed by combining the strip-shaped substrates as scanning wiring, and forming a plurality of signal wirings on the newly-configured substrate so as to intersect the scanning wiring in a three-dimensional manner. A liquid crystal display device, wherein a switching element and a pixel electrode are provided near an intersection of the signal line and the scanning line.
裏面に、金属膜が形成されたことを特徴とする請求項1
記載の液晶表示装置。2. A metal film is formed on the back surface of the metal film formation surface of the strip-shaped substrate.
The described liquid crystal display device.
面の両面に、絶縁性の接着剤が介在していることを特徴
とする請求項1または2記載の液晶表示装置。3. The liquid crystal display device according to claim 1, wherein an insulating adhesive is provided on both surfaces of a surface where a plurality of strip-shaped substrates are combined.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32601997A JP3364584B2 (en) | 1997-11-27 | 1997-11-27 | Liquid crystal display |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32601997A JP3364584B2 (en) | 1997-11-27 | 1997-11-27 | Liquid crystal display |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11160689A JPH11160689A (en) | 1999-06-18 |
| JP3364584B2 true JP3364584B2 (en) | 2003-01-08 |
Family
ID=18183195
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32601997A Expired - Fee Related JP3364584B2 (en) | 1997-11-27 | 1997-11-27 | Liquid crystal display |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3364584B2 (en) |
-
1997
- 1997-11-27 JP JP32601997A patent/JP3364584B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11160689A (en) | 1999-06-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3406727B2 (en) | Display device | |
| JPS6265017A (en) | Thin film fet driven type liquid crystal display unit havingredundant conductor structure | |
| JPH0728091A (en) | Liquid crystal display device | |
| JPH08254715A (en) | Liquid-crystal display device | |
| JP3998317B2 (en) | Manufacturing method of liquid crystal display device | |
| KR100262954B1 (en) | Liquid crystal display manufacturing method and structure by the manufacturing method | |
| JP2800958B2 (en) | Active matrix substrate | |
| JP3223805B2 (en) | Forward staggered thin film transistor | |
| JP3364584B2 (en) | Liquid crystal display | |
| US6248634B1 (en) | Field-effect transistor and fabrication method thereof and image display apparatus | |
| JP2949758B2 (en) | Active matrix type liquid crystal display device and manufacturing method thereof | |
| JPH0391721A (en) | Active matrix substrate | |
| JP3357822B2 (en) | Liquid crystal display | |
| KR100254873B1 (en) | LCD Display | |
| JP2947299B2 (en) | Matrix display device | |
| JP3187004B2 (en) | Liquid crystal display device and manufacturing method thereof | |
| JPH06242453A (en) | Active matrix liquid crystal display | |
| JPH1048660A (en) | Liquid crystal display | |
| JP3008032B2 (en) | Semiconductor device for light valve substrate and method of manufacturing the same | |
| JP2000227610A (en) | Scattering surface forming method, liquid crystal display device manufacturing method, and electronic equipment | |
| JP3406894B2 (en) | Method for manufacturing display device | |
| JP3406893B2 (en) | Method for manufacturing display device | |
| JP3442726B2 (en) | Method of mounting semiconductor integrated circuit for display device | |
| JPH11109378A (en) | Liquid crystal display device | |
| KR100697368B1 (en) | Manufacturing Method of Thin Film Transistor Liquid Crystal Display |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071025 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081025 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081025 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091025 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091025 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101025 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111025 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121025 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131025 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |