JP3366633B2 - ピクセル変更システム及びピクセル変更方法 - Google Patents
ピクセル変更システム及びピクセル変更方法Info
- Publication number
- JP3366633B2 JP3366633B2 JP51000393A JP51000393A JP3366633B2 JP 3366633 B2 JP3366633 B2 JP 3366633B2 JP 51000393 A JP51000393 A JP 51000393A JP 51000393 A JP51000393 A JP 51000393A JP 3366633 B2 JP3366633 B2 JP 3366633B2
- Authority
- JP
- Japan
- Prior art keywords
- operand
- destination operand
- bits
- mask
- destination
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30098—Register arrangements
- G06F9/30141—Implementation provisions of register files, e.g. ports
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30003—Arrangements for executing specific machine instructions
- G06F9/3004—Arrangements for executing specific machine instructions to perform operations on memory
- G06F9/30043—LOAD or STORE instructions; Clear instruction
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30098—Register arrangements
- G06F9/30105—Register structure
- G06F9/30109—Register structure having multiple operands in a single register
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T1/00—General purpose image data processing
- G06T1/20—Processor architectures; Processor configuration, e.g. pipelining
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Record Information Processing For Printing (AREA)
- Image Processing (AREA)
- Editing Of Facsimile Originals (AREA)
- Image Generation (AREA)
- Controls And Circuits For Display Device (AREA)
Description
【発明の詳細な説明】
関連特許出願の引照
本特許出願は、1991年７月８日出願され、係属中の米
国特許出願第07/726,929号、発明の名称「シングル・チ
ップ・ページ・プリンタ・コントローラ:Single Chip P
age Printer Controller」に関連するものであり、当該
米国特許出願の番号を参照することによって当該米国特
許出願の明細書の記載内容が本明細書の一部分を構成す
るものとする。
国特許出願第07/726,929号、発明の名称「シングル・チ
ップ・ページ・プリンタ・コントローラ:Single Chip P
age Printer Controller」に関連するものであり、当該
米国特許出願の番号を参照することによって当該米国特
許出願の明細書の記載内容が本明細書の一部分を構成す
るものとする。
発明の背景
I.産業上の利用分野
本発明はコンピュータ・グラフィックスの分野に関
し、より具体的には、ラスタ・プリンタ、画面（スクリ
ーン）、表示装置か、その他の人間の視覚に感じられる
明示方法によって表されるビデオ・イメージに係わるビ
ット・マップに格納されたデータを操作することに関す
る。
し、より具体的には、ラスタ・プリンタ、画面（スクリ
ーン）、表示装置か、その他の人間の視覚に感じられる
明示方法によって表されるビデオ・イメージに係わるビ
ット・マップに格納されたデータを操作することに関す
る。
II.関連技術
ラスタ・グラフィックス・システムにおいて、グラフ
ィックス・イメージはメモリに格納され、そのイメージ
（画像）をビットのマトリックス（行列）の図形で表現
することによって、プリンタ、画面、もしくは表示装置
に表される。そのマトリックスは「ビット・マップ」あ
るいは「フレーム・バッファ」と呼ばれる。単色システ
ムでは、ビット・マップの１ビットが表示面上の１個の
可視ドット、もしくは画素（略して、ピクセル）を表
す。グレー・スケールあるいはカラーのシステムでは、
ビット・マップの数ビットが表示面上の１ピクセルもし
くはピクセル集合を表す。
ィックス・イメージはメモリに格納され、そのイメージ
（画像）をビットのマトリックス（行列）の図形で表現
することによって、プリンタ、画面、もしくは表示装置
に表される。そのマトリックスは「ビット・マップ」あ
るいは「フレーム・バッファ」と呼ばれる。単色システ
ムでは、ビット・マップの１ビットが表示面上の１個の
可視ドット、もしくは画素（略して、ピクセル）を表
す。グレー・スケールあるいはカラーのシステムでは、
ビット・マップの数ビットが表示面上の１ピクセルもし
くはピクセル集合を表す。
グラフィックス・イメージの表示を制御するために数
多くのタイプのグラフィックス・プロセッサが当業界で
設計され実現されてきた。このタスク専用のグラフィッ
クス・プロセッサは制御プロセッサの処理負担を軽減す
るのに役立つ。グラフィックス・プロセッサは通常イメ
ージ・データを生成するためだけでなく、ビット・マッ
プ内に存在しているイメージ・データを操作するように
も設計されている。一つの典型的なグラフィックス操作
が回転（rotation）及び変換（translation）である。
「回転」とは、あるイメージを、もしくはそれを部分的
に、表示面に対し垂直をなす軸の回りを動かすことを言
う。これと対比し、「変換」は移動（movement）の線形
成分、即ち、回転させないで表示面を横切る移動のこと
を言う。
多くのタイプのグラフィックス・プロセッサが当業界で
設計され実現されてきた。このタスク専用のグラフィッ
クス・プロセッサは制御プロセッサの処理負担を軽減す
るのに役立つ。グラフィックス・プロセッサは通常イメ
ージ・データを生成するためだけでなく、ビット・マッ
プ内に存在しているイメージ・データを操作するように
も設計されている。一つの典型的なグラフィックス操作
が回転（rotation）及び変換（translation）である。
「回転」とは、あるイメージを、もしくはそれを部分的
に、表示面に対し垂直をなす軸の回りを動かすことを言
う。これと対比し、「変換」は移動（movement）の線形
成分、即ち、回転させないで表示面を横切る移動のこと
を言う。
イメージの操作は膨大な算術計算を要する。一つの理
由は、ビット・マップがＸ成分とＹ成分を有する座標系
として取り扱われることである。ビット・マップの１ビ
ットを操作するためには、前記ＸとＹの両成分が考慮さ
れなければならない。米国マサチューセッツ州ボストン
市のマサチューセッツ工科大学（MIT:Massachusetts In
stitute of Technology）によって開発され、ウィンド
ウ式グラフィックスの業界基準の仕様になっているのが
「Ｘウィンドウ・システム」であるが、そのＸウィンド
ウ・システムにおいては、ピクセルを表現するＸ成分及
びＹ成分というような、２つのオペランドで論理的な演
算を行なうために、16の算術演算が使われる場合があ
る。
由は、ビット・マップがＸ成分とＹ成分を有する座標系
として取り扱われることである。ビット・マップの１ビ
ットを操作するためには、前記ＸとＹの両成分が考慮さ
れなければならない。米国マサチューセッツ州ボストン
市のマサチューセッツ工科大学（MIT:Massachusetts In
stitute of Technology）によって開発され、ウィンド
ウ式グラフィックスの業界基準の仕様になっているのが
「Ｘウィンドウ・システム」であるが、そのＸウィンド
ウ・システムにおいては、ピクセルを表現するＸ成分及
びＹ成分というような、２つのオペランドで論理的な演
算を行なうために、16の算術演算が使われる場合があ
る。
グラフィックス・イメージの操作には複雑な数学が伴
うのであるが、そのために、イメージの操作を実現する
のに必要な機構を備えつつ、且つ算術計算の数を削減す
るための設計技法が当業者によって数多く実現されてき
た。こうした技法はソフトウェア、ハードウェアによっ
て、もしくはその両方を組み合わせることによって実現
することが可能である。一般的に、ハードウェアによる
実現はソフトウェアよりも速いが、柔軟性の点でソフト
ウェアよりも制限される。
うのであるが、そのために、イメージの操作を実現する
のに必要な機構を備えつつ、且つ算術計算の数を削減す
るための設計技法が当業者によって数多く実現されてき
た。こうした技法はソフトウェア、ハードウェアによっ
て、もしくはその両方を組み合わせることによって実現
することが可能である。一般的に、ハードウェアによる
実現はソフトウェアよりも速いが、柔軟性の点でソフト
ウェアよりも制限される。
「マスキング」と呼ばれる、よく知られた技法が、イ
メージ操作を実行中、必要な算術演算の数を削減するた
めに使われてきた。基本的に、ピクセルのブロックはエ
ッジ・ピクセルのみを考慮して一つのユニットとして取
り扱われる。ブロックの内部ピクセルが考慮から外され
るが、ブロックを操作するのに必要な算術演算の数は大
きく削減される。当業界において、ピクセル・ブロック
の転送ならびに操作はよく「ビット境界ブロック転送」
（BitBlt）と呼ばれる。
メージ操作を実行中、必要な算術演算の数を削減するた
めに使われてきた。基本的に、ピクセルのブロックはエ
ッジ・ピクセルのみを考慮して一つのユニットとして取
り扱われる。ブロックの内部ピクセルが考慮から外され
るが、ブロックを操作するのに必要な算術演算の数は大
きく削減される。当業界において、ピクセル・ブロック
の転送ならびに操作はよく「ビット境界ブロック転送」
（BitBlt）と呼ばれる。
もう一つの技法は「クリッピング」である。「クリッ
ピング」とはイメージの一部分を削除するプロセスのこ
とである。マスキング同様、ピクセルのブロックはエッ
ジ・ピクセルだけを考慮して一つのユニットとして取り
扱われる。イメージの一部分はピクセルのエッジに沿っ
て他の部分から切り離され、それによってそのイメージ
の一部分を削除する。この手続きを使うと、すでに取り
除かれた領域内のピクセル・データについて算術計算を
行なう必要がない。
ピング」とはイメージの一部分を削除するプロセスのこ
とである。マスキング同様、ピクセルのブロックはエッ
ジ・ピクセルだけを考慮して一つのユニットとして取り
扱われる。イメージの一部分はピクセルのエッジに沿っ
て他の部分から切り離され、それによってそのイメージ
の一部分を削除する。この手続きを使うと、すでに取り
除かれた領域内のピクセル・データについて算術計算を
行なう必要がない。
イメージ操作を行なうのに必要な算術演算の数を削減
するための、さらにまた別のよく知られた技法は、「鏡
映（mirroring）」である。「鏡映」はイメージを、あ
るいはそのイメージを部分的に、垂直軸または水平軸と
いった１本の軸に対して左右対称的に反映させるために
使われる。データの鏡映はよくバレル・シフタ（barrel
shifter）又はそれに類似の装置を使ってピクセル・デ
ータを送信することによって行なわれる。
するための、さらにまた別のよく知られた技法は、「鏡
映（mirroring）」である。「鏡映」はイメージを、あ
るいはそのイメージを部分的に、垂直軸または水平軸と
いった１本の軸に対して左右対称的に反映させるために
使われる。データの鏡映はよくバレル・シフタ（barrel
shifter）又はそれに類似の装置を使ってピクセル・デ
ータを送信することによって行なわれる。
以上述べた技法は、ある程度、イメージ操作の実行に
係わる算術の超負荷（overload）を軽減してはきたが、
スピードと効率が主要なドライビング・フォース（driv
ing forces）となる、競争の激しいグラフィックス業界
では、従来の技法よりさらに性能、柔軟性ともに優れた
グラフィックス・プロセッサが必要とされている。
係わる算術の超負荷（overload）を軽減してはきたが、
スピードと効率が主要なドライビング・フォース（driv
ing forces）となる、競争の激しいグラフィックス業界
では、従来の技法よりさらに性能、柔軟性ともに優れた
グラフィックス・プロセッサが必要とされている。
発明の概要
本発明は、グラフィックス・プロセッサにおいてビッ
ト・マップ・データに対する操作を行なうための、高性
能ピクセル変更ユニットである。このピクセル変更ユニ
ットは論理関数ユニット、マスキング・ユニットならび
にバイト・ミラー・ユニットから成り立っている。
ト・マップ・データに対する操作を行なうための、高性
能ピクセル変更ユニットである。このピクセル変更ユニ
ットは論理関数ユニット、マスキング・ユニットならび
にバイト・ミラー・ユニットから成り立っている。
論理関数ユニットは「ソース（source）」オペランド
および「デスティネーション（destination）」オペラ
ンドと呼ばれる２つのオペランドの個々のビットに対し
て論理演算を行なうことができる。ソース・オペランド
はビット・マップ又は固定データからのピクセル・デー
タとしてよい。一方、デスティネーション・オペランド
はプリンタ、表示装置もしくはそれらに類似の装置によ
って使われるグラフィックス・ビット・マップからのピ
クセル・データである。
および「デスティネーション（destination）」オペラ
ンドと呼ばれる２つのオペランドの個々のビットに対し
て論理演算を行なうことができる。ソース・オペランド
はビット・マップ又は固定データからのピクセル・デー
タとしてよい。一方、デスティネーション・オペランド
はプリンタ、表示装置もしくはそれらに類似の装置によ
って使われるグラフィックス・ビット・マップからのピ
クセル・データである。
マスキング・ユニットは、論理関数ユニットがそのマ
スクされたビットに対しては演算を行なわないように、
デスティネーション・オペランドの一部或いは全部のビ
ットをマスクすることができる。マスキングが実行され
ると、ピクセル変更ユニットの出力は、デスティネーシ
ョン・オペランドからのマスクされたビット及び論理関
数ユニットによって演算が行なわれたマスクされていな
いビットとから導出される。この導出はマスキング・ユ
ニットによって制御されるマルチプレクサ・ユニットに
よってなされる。
スクされたビットに対しては演算を行なわないように、
デスティネーション・オペランドの一部或いは全部のビ
ットをマスクすることができる。マスキングが実行され
ると、ピクセル変更ユニットの出力は、デスティネーシ
ョン・オペランドからのマスクされたビット及び論理関
数ユニットによって演算が行なわれたマスクされていな
いビットとから導出される。この導出はマスキング・ユ
ニットによって制御されるマルチプレクサ・ユニットに
よってなされる。
バイト・ミラー・ユニットは、ビット・マップから検
索されたピクセル・データ内のバイトのビットの順序を
単に逆にすることによって、ビット・マップ上の図形を
水平方向に鏡映（mirror）もしくは反映（reflect）す
る。
索されたピクセル・データ内のバイトのビットの順序を
単に逆にすることによって、ビット・マップ上の図形を
水平方向に鏡映（mirror）もしくは反映（reflect）す
る。
本発明には数多くの利点がある。本発明の１つの利点
は、ビット単位の論理演算がグラフィックス・ビット・
マップからのピクセル・データに対して行なえること
で、そのために遂行が可能な論理演算のタイプに関して
極度の柔軟性が生まれてくることである。もう一つの利
点は、ピクセル・データを全体的にもしくは部分的にマ
スクすることが可能であり、それによってビット・マッ
プを選択して操作することが可能になることである。ま
た別の利点は、イメージの効率的な鏡映が単純な多重化
（マルチプレクシング:multiplexing）によって実現可
能なことである。さらにまた別の利点は、本発明は安価
で、高性能なハードウェアにおいて実現できることであ
る。最後に、本発明はRISC型マイクロプロセッサのよう
な集積回路（IC）の中に組み込むことができることであ
る。疑いなく、本発明のここに記載した以外の利点なら
びに特徴が本明細書の文面ならびに添付図面を吟味する
ことによって当業者にはさらに明確になるであろう。
は、ビット単位の論理演算がグラフィックス・ビット・
マップからのピクセル・データに対して行なえること
で、そのために遂行が可能な論理演算のタイプに関して
極度の柔軟性が生まれてくることである。もう一つの利
点は、ピクセル・データを全体的にもしくは部分的にマ
スクすることが可能であり、それによってビット・マッ
プを選択して操作することが可能になることである。ま
た別の利点は、イメージの効率的な鏡映が単純な多重化
（マルチプレクシング:multiplexing）によって実現可
能なことである。さらにまた別の利点は、本発明は安価
で、高性能なハードウェアにおいて実現できることであ
る。最後に、本発明はRISC型マイクロプロセッサのよう
な集積回路（IC）の中に組み込むことができることであ
る。疑いなく、本発明のここに記載した以外の利点なら
びに特徴が本明細書の文面ならびに添付図面を吟味する
ことによって当業者にはさらに明確になるであろう。
図面の簡単な説明
本発明は特許請求の範囲に記載されている通りである
が、下記の図面を参照することによってよりよく理解す
ることができる。
が、下記の図面を参照することによってよりよく理解す
ることができる。
第１図は本発明によるピクセル変更ユニットのブロッ
ク図である。
ク図である。
第２図は第１図に示されたバイト・ミラー・ユニット
の低レベル（low level）のブロック図である。
の低レベル（low level）のブロック図である。
好適な実施例の詳細な説明
本発明によるピクセル変更ユニット100のアーキテク
チャ（architectute）は第１図に示す通りである。ピク
セル変更ユニット（pixel modification unit）100はグ
ラフィックス・プロセッサの中に実現することが可能で
あるが、これは印刷されかもしくは表示装置上に表示さ
れるイメージに相当するグラフィックス・ビット・マッ
プ101（当業界ではデスティネーション・ビット・マッ
プとして知られている）内に収められたピクセル・デー
タを変更するためのものである。一般的に、ピクセル変
更ユニット100は、グラフィックス・ビット・マップ101
からのピクセル・データを含む、様々な入力オペランド
102〜112を受信し、これらのオペランドに対して数値操
作を行ない、続いて出力オペランド114を出す。そのオ
ペランド出力114はグラフィックス・ビット・マップ101
に戻され格納されるピクセル・データである。
チャ（architectute）は第１図に示す通りである。ピク
セル変更ユニット（pixel modification unit）100はグ
ラフィックス・プロセッサの中に実現することが可能で
あるが、これは印刷されかもしくは表示装置上に表示さ
れるイメージに相当するグラフィックス・ビット・マッ
プ101（当業界ではデスティネーション・ビット・マッ
プとして知られている）内に収められたピクセル・デー
タを変更するためのものである。一般的に、ピクセル変
更ユニット100は、グラフィックス・ビット・マップ101
からのピクセル・データを含む、様々な入力オペランド
102〜112を受信し、これらのオペランドに対して数値操
作を行ない、続いて出力オペランド114を出す。そのオ
ペランド出力114はグラフィックス・ビット・マップ101
に戻され格納されるピクセル・データである。
本発明によれば、グラフィックス・ビット・マップの
ピクセル・データは、デスティネーション・オペランド
104のマスキング、ミラー・オペランド106のバイト鏡
映、さらにソース・オペランド102及びデスティネーシ
ョン・オペランド104間のビット単位の論理演算によっ
て変更することができる。本明細書において、「ミラ
ー」オペランド106や「デスティネーション」オペラン
ド104は、プリンタ、表示装置、或いはこれらに類似の
装置に対応する、グラフィックス・ビット・マップ110
からのピクセル・データである。他方、「ソース」オペ
ランド102は、例えば、ビット・マップ、或いは制御ソ
フトウェアによってダイナミックに（dynamically）プ
ログラムすることができる固定データからのピクセル・
データである。
ピクセル・データは、デスティネーション・オペランド
104のマスキング、ミラー・オペランド106のバイト鏡
映、さらにソース・オペランド102及びデスティネーシ
ョン・オペランド104間のビット単位の論理演算によっ
て変更することができる。本明細書において、「ミラ
ー」オペランド106や「デスティネーション」オペラン
ド104は、プリンタ、表示装置、或いはこれらに類似の
装置に対応する、グラフィックス・ビット・マップ110
からのピクセル・データである。他方、「ソース」オペ
ランド102は、例えば、ビット・マップ、或いは制御ソ
フトウェアによってダイナミックに（dynamically）プ
ログラムすることができる固定データからのピクセル・
データである。
第１図において、ピクセル変更ユニット100は、論理
関数ユニット（Logic Function Unit:LFU）116、バイト
・ミラー・ユニット120、マスキング・ユニット122、マ
ルチプレクサ（MUX/LATCH）124から成り立っている。
関数ユニット（Logic Function Unit:LFU）116、バイト
・ミラー・ユニット120、マスキング・ユニット122、マ
ルチプレクサ（MUX/LATCH）124から成り立っている。
好適な実施例において、論理関数ユニット116は、32
ビットのソース（SRC）・オペランド102並びに32ビット
のデスティネーション（DST）・オペランド104をラッチ
する。バイト・ミラー・ユニット120は32ビットのミラ
ー（MIR）・オペランド106をラッチするが、それは基本
的に水平方向に鏡映もしくは反映されるべきデスティネ
ーション・オペランドである。マスキング・ユニット12
2は、32ビットのマスク（MSK）・オペランド108、５ビ
ットの右エッジ・マスク（REM）オペランド110、ならび
に５ビットの左エッジ・マスク（LEM）オペランド112を
ラッチする。前記マスク・オペランドの相互関係につい
ては以下に詳細に説明する。マルチプレクサ124は、論
理関数ユニット（LFU）116、バイト・ミラー・ユニット
120、あるいはマスキング・ユニット122の出力を選択し
てラッチするが、その結果32ビットの出力114を出す。
ビットのソース（SRC）・オペランド102並びに32ビット
のデスティネーション（DST）・オペランド104をラッチ
する。バイト・ミラー・ユニット120は32ビットのミラ
ー（MIR）・オペランド106をラッチするが、それは基本
的に水平方向に鏡映もしくは反映されるべきデスティネ
ーション・オペランドである。マスキング・ユニット12
2は、32ビットのマスク（MSK）・オペランド108、５ビ
ットの右エッジ・マスク（REM）オペランド110、ならび
に５ビットの左エッジ・マスク（LEM）オペランド112を
ラッチする。前記マスク・オペランドの相互関係につい
ては以下に詳細に説明する。マルチプレクサ124は、論
理関数ユニット（LFU）116、バイト・ミラー・ユニット
120、あるいはマスキング・ユニット122の出力を選択し
てラッチするが、その結果32ビットの出力114を出す。
論理関数ユニット116は、ソース・オペランド102およ
びデスティネーション・オペランド104間においてビッ
ト単位で16の業界基準の論理関数のどれでも行なうこと
ができる。論理関数ユニット116によって行なわれる論
理演算（logic operation）は、ダイナミックにプログ
ラム可能な４ビットの制御入力FX［3:0］118によって決
定される。論理関数ユニット116は、下の表Ａに示すよ
うに、制御入力FX［3:0］118をデコードする。
びデスティネーション・オペランド104間においてビッ
ト単位で16の業界基準の論理関数のどれでも行なうこと
ができる。論理関数ユニット116によって行なわれる論
理演算（logic operation）は、ダイナミックにプログ
ラム可能な４ビットの制御入力FX［3:0］118によって決
定される。論理関数ユニット116は、下の表Ａに示すよ
うに、制御入力FX［3:0］118をデコードする。
＜表Ａ＞
LFU演算（operation） FX［3:0］
０ 0000
SRC＆DST 0001
SRC＆〜DST 0010
SRC 0011
〜SRC＆DST 0100
DST 0101
SRC^DST 0110
SRC|DST 0111
〜SRC＆〜DST 1000
〜SRC^DST 1001
〜DST 1010
SRC|〜DST 1011
〜SRC 1100
〜SRC|DST 1101
〜SRC|〜DST 1110
１ 1111
マスキング・ユニット122は、論理インバータ126、右
マスク・ジェネレータ128、左マスク・ジェネレータ13
0、および結合器（combiner）132から成り立っている
が、結合器132は好適な実施例においては単なる一つのO
R論理関数である。論理インバータ126はマスク・オペラ
ンド108のビットを反転させるが、この実施例特有の設
計的細部にすぎない。インバータ126は、マスク・デー
タの極性をセットするために使われ、それによってピク
セルの変更が可能になるが、本発明の特徴を達成するた
めに満たされなければならないものではない。さらに、
左右のマスク・ジェネレータ128及び130は、デスティネ
ーション・オペランド104をマスクするために、REMオペ
ランド110並びにLEMオペランド112をそれぞれ別々にデ
コードする。言い換えれば、これらのオペランドは、ど
のビットが論理関数ユニット116によって変化されない
かを決定するために使われる。REMオペランド110及びLE
Mオペランド112のそれぞれの数値に対応した、左右のマ
スク・ジェネレータ128及び130からの出力は以下の表Ｂ
及び表Ｃに示す通りである。
マスク・ジェネレータ128、左マスク・ジェネレータ13
0、および結合器（combiner）132から成り立っている
が、結合器132は好適な実施例においては単なる一つのO
R論理関数である。論理インバータ126はマスク・オペラ
ンド108のビットを反転させるが、この実施例特有の設
計的細部にすぎない。インバータ126は、マスク・デー
タの極性をセットするために使われ、それによってピク
セルの変更が可能になるが、本発明の特徴を達成するた
めに満たされなければならないものではない。さらに、
左右のマスク・ジェネレータ128及び130は、デスティネ
ーション・オペランド104をマスクするために、REMオペ
ランド110並びにLEMオペランド112をそれぞれ別々にデ
コードする。言い換えれば、これらのオペランドは、ど
のビットが論理関数ユニット116によって変化されない
かを決定するために使われる。REMオペランド110及びLE
Mオペランド112のそれぞれの数値に対応した、左右のマ
スク・ジェネレータ128及び130からの出力は以下の表Ｂ
及び表Ｃに示す通りである。
＜表Ｂ＞
REM［4:0］ 右ジェネレータ出力［31:0］
00000 11111……1110
00001 11111……1100
00010 11111……1000
・ ・
・ ・
・ ・
11111 00000……0000
＜表Ｃ＞
REM［4:0］ 左ジェネレータ出力［31:0］
00000 00000……0000
00001 00000……0001
00010 00000……0011
・ ・
・ ・
・ ・
11111 01111……1111
第１図に示すように、左右のマスク・ジェネレータ12
8ならびに130からの出力は結合器132によってマスク・
オペランド108を反転したものと結合される。参照番号1
28で表記された、この結合関数の結果により、デスティ
ネーション・オペランド104の元々のビット132か、ある
いはそれに代わるものとしてデスティネーション・オペ
ランド104の変更ビット130かがマルチプレクサ124を経
由して出力114に渡されるかどうかが決定される。
8ならびに130からの出力は結合器132によってマスク・
オペランド108を反転したものと結合される。参照番号1
28で表記された、この結合関数の結果により、デスティ
ネーション・オペランド104の元々のビット132か、ある
いはそれに代わるものとしてデスティネーション・オペ
ランド104の変更ビット130かがマルチプレクサ124を経
由して出力114に渡されるかどうかが決定される。
本発明によるビット単位の演算（operation）をさら
に解明するために、次の例を考えてみよう。デスティネ
ーション・オペランド104の全ビットが変更されるべき
場合のシナリオを考えてみよう。その場合、出力114は
元々のデスティネーション・オペランド104の全ての32
ビットに対するLFU演算（operation）の結果になる。出
力114を含むビットは、参照矢印130で示すように、LFU1
16から出力される。望み通りの効果をあげるためには、
マスキング・ユニット122からのビット128が全てロジッ
ク・ロー（Ｍ＝０）でなければならない。マスク・オペ
ランド108、110、112の可能な組み合わせは次のように
なるであろう。MSK［31:0］11…111、REM［4:0］＝1111
1、LEM［4:0］＝00000。
に解明するために、次の例を考えてみよう。デスティネ
ーション・オペランド104の全ビットが変更されるべき
場合のシナリオを考えてみよう。その場合、出力114は
元々のデスティネーション・オペランド104の全ての32
ビットに対するLFU演算（operation）の結果になる。出
力114を含むビットは、参照矢印130で示すように、LFU1
16から出力される。望み通りの効果をあげるためには、
マスキング・ユニット122からのビット128が全てロジッ
ク・ロー（Ｍ＝０）でなければならない。マスク・オペ
ランド108、110、112の可能な組み合わせは次のように
なるであろう。MSK［31:0］11…111、REM［4:0］＝1111
1、LEM［4:0］＝00000。
もう一つの例として、デスティネーション・オペラン
ド104のビット３〜27だけを変更したい場合を考えてみ
よう。この結果を達成し得るマスク・オペランド108、1
10、112の可能な組み合わせは次のようになるであろ
う。MSK［31:0］＝0000111…1000、REM［4:0］＝1111
1、LEM［4:0］＝00000。結果的に同じ機能性をもたらす
別の可能な組み合わせは次のようになるであろう。MSK
［31:0］＝1111…1111、REM［4:0］＝11011、LEM［4:
0］＝00011。このように、マスク・オペランド108、11
0、112のたくさんの組み合わせが結果的に同じマスキン
グ演算に落ち着くことは明らかである。
ド104のビット３〜27だけを変更したい場合を考えてみ
よう。この結果を達成し得るマスク・オペランド108、1
10、112の可能な組み合わせは次のようになるであろ
う。MSK［31:0］＝0000111…1000、REM［4:0］＝1111
1、LEM［4:0］＝00000。結果的に同じ機能性をもたらす
別の可能な組み合わせは次のようになるであろう。MSK
［31:0］＝1111…1111、REM［4:0］＝11011、LEM［4:
0］＝00011。このように、マスク・オペランド108、11
0、112のたくさんの組み合わせが結果的に同じマスキン
グ演算に落ち着くことは明らかである。
イメージの水平鏡映、あるいはイメージの部分的な水
平鏡映は本発明のもう一つの重要な特徴である。バイト
・ミラー・ユニット120は各ミラー・オペランド106内の
各バイト（４バイト＝１ワード）のビットの順序を逆に
するのであるが、ミラー・オペランド106は基本的に４
データ・バイトを有するデータ・ワードである。鏡映さ
れたワードは、参照矢印134で示すように、マルチプレ
クサ124に送られる。
平鏡映は本発明のもう一つの重要な特徴である。バイト
・ミラー・ユニット120は各ミラー・オペランド106内の
各バイト（４バイト＝１ワード）のビットの順序を逆に
するのであるが、ミラー・オペランド106は基本的に４
データ・バイトを有するデータ・ワードである。鏡映さ
れたワードは、参照矢印134で示すように、マルチプレ
クサ124に送られる。
バイト・ミラー・ユニット120の低レベルのブロック
図は第２図に示す通りである。好適な実施例において、
バイト鏡映は単に論理パスもしくはワイヤを交差させる
だけでよい。従って、実現しやすく且つ信頼性が高い。
バイト鏡映はほとんどの場合ビット・マップ・イメージ
の水平鏡映の付加的なサポートとして十分である。それ
は何故ならば、２バイトと４バイトのようにデータ・サ
イズが異なってもバイト単位での鏡映が可能であり、バ
イトは従来的に入手可能な（conventionally availabl
e）他のハードウェアとの交換（swap）が可能であるか
らである。
図は第２図に示す通りである。好適な実施例において、
バイト鏡映は単に論理パスもしくはワイヤを交差させる
だけでよい。従って、実現しやすく且つ信頼性が高い。
バイト鏡映はほとんどの場合ビット・マップ・イメージ
の水平鏡映の付加的なサポートとして十分である。それ
は何故ならば、２バイトと４バイトのようにデータ・サ
イズが異なってもバイト単位での鏡映が可能であり、バ
イトは従来的に入手可能な（conventionally availabl
e）他のハードウェアとの交換（swap）が可能であるか
らである。
第２図において参照番号212で一まとめにして示すよ
うに、各バイト内のビットの順序を逆にするために、４
つのデータ・バイト204、206、208、210を包含する32ビ
ットのワード入力MIR［31:0］106に対しバイト・ミラー
・ユニット120によって演算がなされる。例えば、参照
番号204で表記した、ワード入力106の最上位に位置する
バイトはバイト214に変換される。それはなおもワード
入力106の最上位に位置するが、ビットの順序を逆にす
るように置き換えられている。
うに、各バイト内のビットの順序を逆にするために、４
つのデータ・バイト204、206、208、210を包含する32ビ
ットのワード入力MIR［31:0］106に対しバイト・ミラー
・ユニット120によって演算がなされる。例えば、参照
番号204で表記した、ワード入力106の最上位に位置する
バイトはバイト214に変換される。それはなおもワード
入力106の最上位に位置するが、ビットの順序を逆にす
るように置き換えられている。
再び第１図に戻ると、マルチプレクサ124は次に記す
るオペランドのどれでも出力することができる。即ち、
ミラー・オペランド106、マスク・オペランド108、REM
オペランド110、LEMオペランド112、もしくは変更され
たデスティネーション・オペランド（LFU出力）130のど
れでも出力することができる。マルチプレクサ124はマ
スキング・ユニット122の出力128と、さらにダイナミッ
クにプログラム可能な選択レジスタ126によって制御さ
れる。選択レジスタ126はマルチプレクサ124に対する読
み取り許可にデコードされる。
るオペランドのどれでも出力することができる。即ち、
ミラー・オペランド106、マスク・オペランド108、REM
オペランド110、LEMオペランド112、もしくは変更され
たデスティネーション・オペランド（LFU出力）130のど
れでも出力することができる。マルチプレクサ124はマ
スキング・ユニット122の出力128と、さらにダイナミッ
クにプログラム可能な選択レジスタ126によって制御さ
れる。選択レジスタ126はマルチプレクサ124に対する読
み取り許可にデコードされる。
本発明の実施例について以上詳述してきたが、当業者
は本発明が新規に教えるところから本質的に逸脱するこ
となく、多くの変更並びに応用が可能なことを容易に認
識することであろう。例えば、好適な実施例において
は、ビット・マップ101の１ビットだけが１ピクセルに
相当するようになっているが、それは何故ならば、ピク
セル変更ユニット100は白黒のプリンタを想定している
からである。しかしながら、本明細書に述べた基本原理
は、ビデオ画面システム以外に、グレー・スケール或い
はカラーのプリンタ・システムにも同等に適用できるも
のである。従って、そうした全ての変更並びに応用は以
下の特許請求の範囲に記載されているように本発明の範
囲に含まれることを意図するものである。
は本発明が新規に教えるところから本質的に逸脱するこ
となく、多くの変更並びに応用が可能なことを容易に認
識することであろう。例えば、好適な実施例において
は、ビット・マップ101の１ビットだけが１ピクセルに
相当するようになっているが、それは何故ならば、ピク
セル変更ユニット100は白黒のプリンタを想定している
からである。しかしながら、本明細書に述べた基本原理
は、ビデオ画面システム以外に、グレー・スケール或い
はカラーのプリンタ・システムにも同等に適用できるも
のである。従って、そうした全ての変更並びに応用は以
下の特許請求の範囲に記載されているように本発明の範
囲に含まれることを意図するものである。
─────────────────────────────────────────────────────
フロントページの続き
(56)参考文献 特開 平３−211067（ＪＰ，Ａ)
特開 昭62−156961（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
G06T 3/00
B41J 5/30
H04N 1/387
G09G 5/36 - 5/38
Claims (7)
- 【請求項１】ラスタ・グラフィックス・データのビット
単位の操作のためのシステムで、それが 変更されたデスティネーション・オペランドを生成する
ために、固定データかもしくは二次ビット・マップかの
いずれかであるソース・オペランドと、操作されるべき
イメージに相当する一次ビット・マップであるデスティ
ネーション・オペランドとの間で、ビット単位の論理演
算を行なうための論理演算手段と、 前記論理演算手段が前記デスティネーション・オペラン
ドの１つ以上のビットに対して演算を行なわないように
するためのマスキング手段と、 前記マスキング手段によって制御され、前記の変更され
たデスティネーション・オペランドならびに前記デステ
ィネーション・オペランドから出力するためのマルチプ
レクサ手段とからなり、 前記マスキング手段が右マスク・ジェネレータ、左マス
ク・ジェネレータ・結合器を備えており、前記の左右の
マスク・ジェネレータが左右それぞれのマスクを規定す
るために左右それぞれのマスクを出力するためのもので
あり、前記結合器が前記マルチプレクサ手段を制御する
ために前記の左右のマスク出力をマスク・オペランドと
論理的に結合させるためのものであることを特徴とする
ピクセル変更システム。 - 【請求項２】図形が前記イメージ内で水平方向に反映さ
れるように前記のイメージ内で前記図形を形成するビッ
ト・マップ・データを動かすためのバイト・ミラー手段
をさらに備えていることを特徴とする特許請求の範囲第
１項に記載のシステム。 - 【請求項３】前記結合器が入力の論理和をとるものであ
ることを特徴とする特許請求の範囲第１項に記載のシス
テム。 - 【請求項４】前記反映を実行するように、入力されたミ
ラー・オペランドの各バイト内のビットの順序を逆にす
るための手段をさらに備えていることを特徴とする特許
請求の範囲第２項に記載のシステム。 - 【請求項５】グラフィックス・プロセッサにおいてイメ
ージのピクセルを変更する方法で、それが 変更されたデスティネーション・オペランド、固定デー
タか二次ビット・マップかのいずれかであるソース・オ
ペランド、前記イメージに相当する一次ビット・マップ
であるデスティネーション・オペランドを供給するため
に、ソース・オペランドとデスティネーション・オペラ
ンドとの問でビット単位の論理演算を行なうステップ
と、 前記デスティネーション・オペランドのどのビットがマ
スクされるべきかを決定するステップと、 前記デスティネーション・オペランドからのマスクされ
たビット及び前記の変更されたデスティネーション・オ
ペランドからのマスクされていないビットとから導出さ
れた出力を供給するステップと、 前記デスティネーション・オペランドの最上位の位置近
くのどのビットがマスクされるべきかを示す右マスク信
号を生成するステップと、 前記デスティネーション・オペランドの最下位の位置近
くのどのビットがマスクされるべきかを示す左マスク信
号を生成するステップと、 右および左のマスク信号とマスク・オペランドとを結合
するステップと、 前記結合器の制御に基づき前記出力を導出すべく、前記
デスティネーション・オペランドのビットおよび前記の
変更されたデスティネーション・オペランドのビットを
マルチプレクシングするステップと、 を備えていることをピクセル変更方法。 - 【請求項６】図形を水平方向に反映させるように、第二
のデスティネーション・オペランドの各バイト内のビッ
トの順序を逆にするステップをさらに備えていることを
特徴とする特許請求の範囲第５項に記載の方法。 - 【請求項７】前記ソース・オペランドおよびデスティネ
ーション・オペランドとの間でビット単位で行なわれる
16の論理関数の１つを選択するステップをさらに備えて
いることを特徴とする特許請求の範囲第５項に記載の方
法。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US79870591A | 1991-11-27 | 1991-11-27 | |
| US798,705 | 1991-11-27 | ||
| PCT/JP1992/001559 WO1993011500A1 (en) | 1991-11-27 | 1992-11-27 | Pixel modification unit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07501639A JPH07501639A (ja) | 1995-02-16 |
| JP3366633B2 true JP3366633B2 (ja) | 2003-01-14 |
Family
ID=25174072
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP51000393A Expired - Fee Related JP3366633B2 (ja) | 1991-11-27 | 1992-11-27 | ピクセル変更システム及びピクセル変更方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5533185A (ja) |
| JP (1) | JP3366633B2 (ja) |
| WO (1) | WO1993011500A1 (ja) |
Families Citing this family (42)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5651121A (en) * | 1992-12-18 | 1997-07-22 | Xerox Corporation | Using mask operand obtained from composite operand to perform logic operation in parallel with composite operand |
| JP3904244B2 (ja) * | 1993-09-17 | 2007-04-11 | 株式会社ルネサステクノロジ | シングル・チップ・データ処理装置 |
| JP3683598B2 (ja) * | 1994-03-30 | 2005-08-17 | シャープ株式会社 | データ駆動型情報処理装置 |
| US5734874A (en) * | 1994-04-29 | 1998-03-31 | Sun Microsystems, Inc. | Central processing unit with integrated graphics functions |
| JP3707084B2 (ja) * | 1994-10-31 | 2005-10-19 | ソニー株式会社 | 表示装置及び表示方法 |
| US7483935B2 (en) | 1995-08-16 | 2009-01-27 | Microunity Systems Engineering, Inc. | System and method to implement a matrix multiply unit of a broadband processor |
| US6295599B1 (en) * | 1995-08-16 | 2001-09-25 | Microunity Systems Engineering | System and method for providing a wide operand architecture |
| US7301541B2 (en) * | 1995-08-16 | 2007-11-27 | Microunity Systems Engineering, Inc. | Programmable processor and method with wide operations |
| US5742840A (en) * | 1995-08-16 | 1998-04-21 | Microunity Systems Engineering, Inc. | General purpose, multiple precision parallel operation, programmable media processor |
| US6643765B1 (en) * | 1995-08-16 | 2003-11-04 | Microunity Systems Engineering, Inc. | Programmable processor with group floating point operations |
| US5953241A (en) | 1995-08-16 | 1999-09-14 | Microunity Engeering Systems, Inc. | Multiplier array processing system with enhanced utilization at lower precision for group multiply and sum instruction |
| US5768429A (en) * | 1995-11-27 | 1998-06-16 | Sun Microsystems, Inc. | Apparatus and method for accelerating digital video decompression by performing operations in parallel |
| US5933160A (en) * | 1995-11-27 | 1999-08-03 | Sun Microsystems | High-performance band combine function |
| US5767867A (en) * | 1995-11-27 | 1998-06-16 | Sun Microsystems, Inc. | Method for alpha blending images utilizing a visual instruction set |
| US6011585A (en) | 1996-01-19 | 2000-01-04 | Apple Computer, Inc. | Apparatus and method for rotating the display orientation of a captured image |
| WO1997034213A2 (en) * | 1996-03-14 | 1997-09-18 | I.I. Interactive Innovations Ltd. | Computerized graphics systems |
| JP3590203B2 (ja) | 1996-07-16 | 2004-11-17 | 株式会社東芝 | 記憶手段の制御方法及びその装置 |
| US5854641A (en) * | 1996-09-27 | 1998-12-29 | Apple Computer, Inc. | Method and apparatus for display image rotation |
| USRE38471E1 (en) * | 1996-09-27 | 2004-03-23 | Apple Computer, Inc. | Method and apparatus for display image rotation |
| USD403662S (en) * | 1996-12-19 | 1999-01-05 | Xs Technologies, Inc. | Uninterruptible power supply |
| USD396845S (en) | 1996-12-19 | 1998-08-11 | Xs Technologies, Inc. | Uninterruptible power supply control and display module |
| US5793627A (en) * | 1997-02-10 | 1998-08-11 | Xs Technologies, Inc | Uninterruptible power supply system with removable front panel display and control module |
| US5929872A (en) * | 1997-03-21 | 1999-07-27 | Alliance Semiconductor Corporation | Method and apparatus for multiple compositing of source data in a graphics display processor |
| US5892890A (en) * | 1997-06-17 | 1999-04-06 | Hewlett-Packard Company | Computer system with parallel processor for pixel arithmetic |
| US5880746A (en) * | 1997-06-20 | 1999-03-09 | Sun Microsystems, Inc. | Apparatus for forming a sum in a signal processing system |
| US6073150A (en) * | 1997-06-23 | 2000-06-06 | Sun Microsystems, Inc. | Apparatus for directing a parallel processing computing device to form an absolute value of a signed value |
| US5954786A (en) * | 1997-06-23 | 1999-09-21 | Sun Microsystems, Inc. | Method for directing a parallel processing computing device to form an absolute valve of a signed valve |
| US5973664A (en) * | 1998-03-19 | 1999-10-26 | Portrait Displays, Inc. | Parameterized image orientation for computer displays |
| US6281872B1 (en) * | 1998-04-09 | 2001-08-28 | Hewlett-Packard Company | Rotation of an image implementing an independent mirror attribute |
| US6433791B2 (en) * | 1999-08-10 | 2002-08-13 | Smar Research Corporation | Displaceable display arrangement |
| US6784882B1 (en) * | 1999-09-10 | 2004-08-31 | Sony Computer Entertainment Inc. | Methods and apparatus for rendering an image including portions seen through one or more objects of the image |
| US7027663B2 (en) * | 2000-02-11 | 2006-04-11 | Sony Corporation | Masking tool |
| US7391929B2 (en) * | 2000-02-11 | 2008-06-24 | Sony Corporation | Masking tool |
| FR2818145B1 (fr) * | 2000-12-18 | 2003-11-28 | Oreal | Compositions cosmetiques antisolaires a base d'un melange synergetique de filtres et utilisations |
| AU2002339867A1 (en) | 2001-09-04 | 2003-03-18 | Microunity Systems Engineering, Inc. | System and method for performing multiplication |
| US6671212B2 (en) * | 2002-02-08 | 2003-12-30 | Ati Technologies Inc. | Method and apparatus for data inversion in memory device |
| US6847385B1 (en) | 2002-06-01 | 2005-01-25 | Silicon Motion, Inc. | Method and apparatus for hardware rotation |
| TW564373B (en) * | 2002-09-19 | 2003-12-01 | Via Tech Inc | Partial image rotation device and method |
| KR100813955B1 (ko) * | 2003-04-16 | 2008-03-14 | 삼성전자주식회사 | 버튼 기능 표시 방법, 그에 적합한 영상 표시 장치,그리고 그에 적합한 ｏｓｄ 메뉴 처리 방법 |
| US20050249435A1 (en) * | 2004-05-06 | 2005-11-10 | Rai Barinder S | Apparatuses and methods for rotating an image |
| CN102521360B (zh) * | 2011-12-15 | 2013-06-19 | 北京地拓科技发展有限公司 | 栅格数据传输方法及系统 |
| GB2597077B (en) * | 2020-07-14 | 2022-07-27 | Graphcore Ltd | Clearing register data |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL8304442A (nl) * | 1983-12-27 | 1985-07-16 | Koninkl Philips Electronics Nv | Geintegreerde en programmeerbare processor voor woordsgewijze digitale signaalbewerking. |
| US4648045A (en) * | 1984-05-23 | 1987-03-03 | The Board Of Trustees Of The Leland Standford Jr. University | High speed memory and processor system for raster display |
| JPS61199175A (ja) * | 1985-02-28 | 1986-09-03 | Mitsubishi Electric Corp | イメ−ジの任意角度回転方式 |
| US5056041A (en) * | 1986-12-31 | 1991-10-08 | Texas Instruments Incorporated | Data processing apparatus with improved bit masking capability |
| US4874164A (en) * | 1986-07-18 | 1989-10-17 | Commodore-Amiga, Inc. | Personal computer apparatus for block transfer of bit-mapped image data |
| US4941190A (en) * | 1988-07-15 | 1990-07-10 | Minnesota Mining And Manufacturing Company | Method and system for enhancement of a digitized image |
| JPH0747335B2 (ja) * | 1988-08-05 | 1995-05-24 | 株式会社日立製作所 | 文字発生装置および文字発生方法 |
-
1992
- 1992-11-27 JP JP51000393A patent/JP3366633B2/ja not_active Expired - Fee Related
- 1992-11-27 WO PCT/JP1992/001559 patent/WO1993011500A1/en not_active Ceased
-
1993
- 1993-10-28 US US08/141,966 patent/US5533185A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| WO1993011500A1 (en) | 1993-06-10 |
| JPH07501639A (ja) | 1995-02-16 |
| US5533185A (en) | 1996-07-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3366633B2 (ja) | ピクセル変更システム及びピクセル変更方法 | |
| US5398309A (en) | Method and apparatus for generating composite images using multiple local masks | |
| US5274760A (en) | Extendable multiple image-buffer for graphics systems | |
| US5606650A (en) | Method and apparatus for storage and retrieval of a texture map in a graphics display system | |
| US5251298A (en) | Method and apparatus for auxiliary pixel color management using monomap addresses which map to color pixel addresses | |
| JP4365950B2 (ja) | 高速ラスタ形式レンダリングのためのグラフィックオブジェクト処理方法および装置 | |
| US6924808B2 (en) | Area pattern processing of pixels | |
| US20060203005A1 (en) | System and method for multi-sampling primitives to reduce aliasing | |
| US6166743A (en) | Method and system for improved z-test during image rendering | |
| JPS6145369A (ja) | デジタルイメ−ジフレ−ムプロセツサ | |
| US7310103B2 (en) | Pipelined 2D viewport clip circuit | |
| US6532009B1 (en) | Programmable hardwired geometry pipeline | |
| KR20010102977A (ko) | 3ｄ 파이프라인을 이용하여 스트레치 블리팅하기 위한방법 및 장치 | |
| EP0230352B1 (en) | Graphic and data display system | |
| KR940003631B1 (ko) | 제어장치를 구비한 시스템 | |
| US6731303B1 (en) | Hardware perspective correction of pixel coordinates and texture coordinates | |
| US20030169261A1 (en) | Stalling pipelines in large designs | |
| GB2388288A (en) | Improving magnified texture-mapped pixel performance in a single-pixel pipeline | |
| JP4288281B2 (ja) | アプリケーション環境に基づいて、ウィンドウｉｄを動的にプログラミングするための装置及び方法 | |
| US6831645B2 (en) | System and method for performing font operations when background color is transparent | |
| US20030169270A1 (en) | Magnified texture-mapped pixel performance in a single-pixel pipeline | |
| KR0170665B1 (ko) | 3차원 그래픽스용 램 | |
| JPH0229834A (ja) | 画像処理装置 | |
| JPH0570833B2 (ja) | ||
| GB2227148A (en) | Apparatus and method for using a test window in a graphics subsystem which incorporates hardware to perform clipping of images |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081101 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091101 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091101 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101101 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101101 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111101 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111101 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121101 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121101 Year of fee payment: 10 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121101 Year of fee payment: 10 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |