JP3368971B2

JP3368971B2 - 周波数同期装置及びクロック信号再生装置

Info

Publication number: JP3368971B2
Application number: JP04714594A
Authority: JP
Inventors: 工宮下
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1994-03-17
Filing date: 1994-03-17
Publication date: 2003-01-20
Anticipated expiration: 2018-01-20
Also published as: JPH07264058A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、位相同期ループ（ＰＬ
Ｌ）型の周波数同期装置及びそれを利用したクロック再
生装置に関し、特にノンリターンゼロ（ＮＲＺ）のデー
タ信号からクロック信号を再生するクロック再生装置に
関する。

【０００２】

【従来の技術】近年、光通信等を利用したデータ通信に
おいては、データの送信効率を高めるために、ノンリタ
ーンゼロ（ＮＲＺ）の方式でデータが送信されることが
多い。ＮＲＺの方式で送信されたデータ信号を受信側で
再生するためには、データ信号の変化と同期するクロッ
ク信号が受信側に必要である。そのため、受信側に受信
したデータ信号からクロック信号を再生するクロック信
号再生装置を設け、そこで再生したクロック信号に従っ
てデータ信号の再生を行うようにしている。

【０００３】従来のクロック信号再生装置の例を図１５
及び図１６に示す。図１５のクロック信号再生装置は、
Ｑ値の高いフィルタを使用してクロック信号を再生する
もので、（１）に回路構成を、（２）にその動作のタイ
ムチャートを示す。図示のように、図１５の（１）のク
ロック信号再生装置は、データ信号をあらかじめわかっ
ているクロック信号の半周期分遅延させるＴ／２遅延線
１５１と、Ｔ／２遅延線１５１で遅延されたデータ信号
と元のデータ信号の排他的論理和をとるＥＸＯＲゲート
１５２と、高いＱ値を有しクロック信号の周波数付近の
信号のみを通過させるフィルタ１５３と、その出力を増
幅するアンプ１５４と、アンプ１５４の出力したクロッ
ク信号の位相を変化させる位相調整部１５５を有する。
このクロック信号再生装置の動作を図１５の（２）に従
って説明する。

【０００４】データ信号及びデータ信号に含まれる基本
クロック信号が図示の通りであったとする。Ｔ／２遅延
線１５１により遅延されたデータ信号はノードａに示す
ような信号になるため、ＥＸＯＲゲート１５２の出力と
して図示のようなクロック信号の一部を除いたような信
号が得られる。フィルタ１５３はＱ値が高いため、この
ような信号が入力されると、クロック信号の周波数の発
振信号を出力する。しかしこの信号の位相は、原クロッ
ク信号の位相と一致していないため、位相調整部１５５
で原クロック信号と位相が一致するように変化させる。
位相調整部１５５における遅延量の調整は、通常配線長
を変化させることにより行う。

【０００５】図１５のクロック信号再生装置は構成が簡
単であるが、再生できるのはフィルタ１５３の通過周波
数内の非常に狭い周波数範囲の信号であり、周波数の異
なるクロック信号に対してはフィルタを変える必要があ
り、使用できる周波数が固定されるという問題がある。
また、位相調整部１５５の遅延量はそれぞれの装置毎に
定める必要があり、製造工程において配線長を調整する
必要があるため、製造工程が複雑になり、ＩＣ化するの
が難しいという問題がある。

【０００６】データ通信においては、ある程広い周波数
範囲のクロック信号が再生できることが求められてお
り、図１５のクロック信号再生装置では要求を満たすこ
とができない。そこで、図１６に示すＰＬＬ回路による
クロック信号再生装置が提案されている。図１６のクロ
ック信号再生装置において、参照番号１６１は電圧制御
発振器（ＶＣＯ）、１６３はローパスフィルタ、１６４
は位相周波数比較器（ＰＦＤ）、１６５はＰＦＤ用チャ
ージポンプ、１６６は位相比較器（ＰＤ）、１６７はＰ
Ｄ用チャージポンプ、１６８は１／２分周器、１６９は
位相誤差検出器（ロック検出器）である。このクロック
信号再生装置においては、ＶＣＯ１６１と、ローパスフ
ィルタ１６３と、ＰＦＤ１６４と、ＰＦＤ用チャージポ
ンプ１６５とが第１のループを構成し、ＶＣＯ１６１
と、ローパスフィルタ１６３と、ＰＤ１６６と、ＰＤ用
チャージポンプ１６７とが第２のループを構成する。第
１のループは、基準クロック信号ｆｒとＶＣＯ１６１の
出力するクロック信号の位相をＰＦＤ１６４で比較して
ＰＦＤ用チャージポンプ１６５とローパスフィルタ１６
３を介してＶＣＯ１６１にフィードバックすることによ
り、ＶＣＯ１６１の出力するクロック信号を基準クロッ
ク信号ｆｒに同期させて周波数を一致させるループであ
る。第２のループは、ＶＣＯ１６１の出力するクロック
信号を１／２分周器１６８で分周した信号の位相とデー
タ信号の位相をＰＤ１６６で比較してＰＤ用チャージポ
ンプ１６７とローパスフィルタ１６３を介してＶＣＯ１
６１にフィードバックすることにより、ＶＣＯ１６１の
出力するクロック信号をデータ信号の基本クロック信号
に同期させるループである。

【０００７】第２のループを非動作状態にした上で、第
１のループでＶＣＯ１６１の出力するクロック信号を基
準クロック信号ｆｒに十分同期させる。クロック信号の
周波数と基準クロック信号ｆｒの周波数がほぼ一致した
時点で、ＰＦＤ１６４を非動作状態にＰＤ１６６を動作
状態にすることにより、第１のループを非動作状態に、
第２のループを動作状態に切り換え、ＶＣＯ１６１の出
力するクロック信号をデータ信号に同期させる。これに
よりデータ再生に必要なクロック信号が再生される。も
しデータ信号の周波数又は位相が変化してＶＣＯ１６１
の出力するクロック信号とデータ信号とが同期しなくな
った時にはロック検出器１６９でこれを検出し、第２ル
ープを非動作状態に、第１ループを動作状態に切り換
え、再びクロック信号の周波数を基準クロック信号ｆｒ
に一致させた上で、第１ループから第２ループに切り換
えてデータ信号に同期させる。

【０００８】ＰＬＬ回路によってＮＲＺデータ信号から
クロック信号を再生する場合、周波数と位相の両方を一
致させる必要があるが、両方を直接一致させるのは難し
いため、図１６の装置のように第１のループで再生クロ
ック信号の周波数を基準クロック信号ｆｒの周波数にま
ず引き込み、その後第２のループに引き込んでデータ信
号の位相に再生クロック信号の位相を一致させる。

【０００９】

【発明が解決しようとする課題】しかし、上記の説明で
も明らかなように、図１６のクロック信号再生装置で
は、ロック検出器によりＰＦＤとＰＤを動作状態と非動
作状態の間で切り換えることにより、第１のループと第
２のループを切り換えるが、ＰＦＤとＰＤの間には位相
のオフセットがあるため、第２のループに切り換えてか
ら引き込まれるまでに時間がかかるという問題がある。
また、データ信号との同期がとれなくなったために第１
のループに切り換えた場合にも、位相のオーバシュート
が発生して基準クロック信号ｆｒの周波数に引き込むま
で時間がかかる。すなわち、データ信号との同期がとれ
なくなった時には、再び同期するまでに時間がかかると
いう問題がある。このような問題があると、データが受
信できるようになるまでに時間がかかり、通信効率が低
下することになる。

【００１０】本発明は上記問題点に鑑みてなされたもの
であり、データ信号からクロック信号を再生するクロッ
ク信号再生装置において応答性を改良すること及びこの
ような装置で使用されるクロック信号の周波数をあらか
じめ基準クロック信号の周波数に同期させる周波数同期
装置の実現を目的とする。

【００１１】

【課題を解決するための手段】図１は本発明の周波数同
期装置の原理構成図であり、（１）は基本構成を示し、
（２）はこの装置におけるフィードバック特性を示す。
図１において、参照番号１は印加する電圧に応じて発振
周波数を変化させることが可能な電圧制御発振器、２は
第１基準信号ｆｒと前記電圧制御発振器１の出力する発
振信号を比較して位相差に応じた信号を出力する基準位
相検出手段、３は基準位相検出手段２の出力信号から高
周波数成分を除去するローパスフィルタである。ローパ
スフィルタ３の出力を電圧制御発振器１にフィードバッ
クすることにより、電圧制御発振器１の出力する発振信
号を第１基準信号ｆｒに同期させる。この周波数同期装
置のフィードバック系は、第１基準信号ｆｒと電圧制御
発振器１の出力する発振信号を比較し、比較結果が電圧
制御発振器に入力される第１フィードバック系と、第１
基準信号ｆｒと電圧制御発振器１の出力する発振信号を
比較し、比較結果が前記電圧制御発振器に入力される第
２フィードバック系と、を備え、前記第１フィードバッ
ク系と前記第２フィードバック系は、略同一のゲインを
有するとともに、フィードバックの方向が逆方向である
ことを特徴とする。この周波数同期装置のフィードバッ
ク系は、上記の構成により、位相誤差がゼロである場合
を含む所定の位相誤差範囲では電圧制御発振器１の発振
周波数を変化させない。更に、それ以外の範囲では電圧
制御発振器１の発振周波数を第１基準信号ｆｒの周波数
に一致させる方向に働く特性を有するようにする。

【００１２】

【作用】本発明の周波数同期装置のフィードバック系
は、図１の（２）に示すようなフィードバック特性を有
する。図示のように、位相誤差がゼロの部分を含む矢印
の範囲では位相誤差にかかわらずローパスフィルタ３の
出力電圧、すなわちＶＣＯ１へのフィードバック電圧
は、発振周波数を変化させない。この範囲は例えば−π
から＋πの範囲である。２つのクロック信号の周波数が
一致しており位相のみが異なる場合には、位相誤差は一
定であるためかならず矢印の範囲に入るからＶＣＯ１の
発振周波数は変化しないことになる。しかし、周波数が
異なる場合には、たとえ初期段階で位相が一致していて
も位相誤差が徐々に拡大し、矢印の範囲を越えた場合に
フィードバックがかかるため、周波数は一致することに
なる。

【００１３】第１基準信号ｆｒとは周波数がある程度の
範囲で異なる可能性があり、位相も不定である第２基準
信号と同期させてクロック信号を再生する装置を、本発
明の周波数同期装置のＶＣＯ１の出力信号又はその分周
信号と第２基準信号の位相誤差を検出してＶＣＯ１にフ
ィードバックする第２のループを形成することにより構
成すれば、ＶＣＯ１の出力信号は常時第１基準信号ｆｒ
の周波数に一致するようにフィードバックされているた
め、図１６の従来のクロック信号再生装置で生じた切り
換えに伴う問題は発生しなくなる。

【００１４】

【実施例】図２は本発明の第１実施例の周波数同期装置
の全体構成を示す図である。図２において、参照番号１
１はＶＣＯ、２１はディジタル式の位相周波数比較器
（ＰＦＤ：Phase Frequency Detector）、２２はＰＦＤ
２１の出力をローパスフィルタ３１への充放電信号に変
換するＰＦＤ用チャージポンプ、２３はディジタル式の
位相比較器（ＰＤ：Phase Detector）、２４はＰＤ２３
の出力をローパスフィルタ３１への充放電信号に変換す
るチャージポンプ、３１はローパスフィルタである。ロ
ーパスフィルタ３１は、図示のように抵抗と容量素子で
構成される。

【００１５】図３はＰＦＤ２１とＰＦＤ用チャージポン
プ２２の回路構成を示す図であり、図４はその動作を示
すタイムチャートである。図３のＰＦＤは通常のＰＬＬ
回路では、単に位相比較器と呼ばれることもあるが、こ
こでは位相周波数比較器（ＰＦＤ）と位相比較器（Ｐ
Ｄ）とは区別する。図３のＰＦＤは広く知られており、
ここでは詳細な説明は省略するが、Ｓ入力がＲ入力に対
して位相が進んでいるか遅れているかによってＵ又はＤ
に正か負の信号が現れる。位相が進んでいる場合にはＤ
にパルスが出力され、位相が遅れている場合にはＵにパ
ルスが出力され、そのパルス幅は位相の進み量に応じて
変化する。しかし、図３の回路は順序回路であるため、
入力端子ＲとＳのレベルだけで一義的に端子ＵとＤの状
態が決定されるものではなく、その前の状態に影響され
る。Ｕのパルスはインバータで反転された後、チャージ
ポンプ２４のＰチャンネルトランジスタのゲートに印加
され、Ｐチャンネルトランジスタを導通させる。これに
よりパルス幅の期間だけ高電位側の電源端子より抵抗を
介して出力端子に充電が行われる。Ｄのパルスはチャー
ジポンプ２４のＮチャンネルトランジスタのゲートに印
加され、Ｎチャンネルトランジスタを導通させる。これ
によりパルス幅の期間だけ抵抗を介して出力端子から低
電位側の電源端子に放電が行われる。すなわち、位相の
差に応じてローパスフィルタ３１への充放電が行われ、
ＶＣＯ１１にフィードバックされて位相差がゼロになる
ように制御される。ここでは、Ｒ入力として基準信号ｆ
ｒが入力され、Ｓ入力としてＶＣＯ１の出力するクロッ
ク信号が入力されるので、ＶＣＯ１の出力するクロック
信号の位相が基準信号ｆｒより進んでいる時にはＤにパ
ルスが出力されて放電が行われ、位相が遅れている場合
にはＵにパルスが出力されて充電が行われる。

【００１６】図５はＰＤ２３とＰＤ用チャージポンプ２
４の回路構成を示す図であり、図６はその動作を示すタ
イムチャートである。図５の回路では、Ｒ入力の信号は
１／２分周器２３１によって分周された後、排他的論理
和（ＥＸＯＲ）ゲート２３４に入力される。Ｓ入力の信
号はインバータゲート２３２で反転された後、１／２分
周器２３３によって分周されてＥＸＯＲゲート２３４に
入力される。ＥＸＯＲゲート２３４の出力は、図６に示
すように、位相が一致している場合は高レベルの状態と
低レベルの状態の期間が等しく、Ｓ入力の信号がＲ入力
の信号より位相が進んでいる時には低レベルの状態の割
合が大きくなり、位相が遅れている場合には高レベルの
状態の割合が大きくなる。ＥＸＯＲゲート２３４の出力
はＣＭＯＳインバータゲートを構成するＰチャンネルト
ランジスタとＮチャンネルトランジスタのゲートに印加
される。これにより、ＥＸＯＲゲート２３４の出力が低
レベルの状態ではＰチャンネルトランジスタが導通して
高電位側の電源端子よりその期間だけ抵抗を介して出力
端子に充電が行われ、ＥＸＯＲゲート２３４の出力が高
レベルの状態ではＮチャンネルトランジスタが導通して
その期間だけ抵抗を介して出力端子から低電位側の電源
端子に放電が行われる。すなわち、位相の差に応じてロ
ーパスフィルタ３１への充放電が行われ、ＶＣＯ１１に
フィードバックされて位相差がゼロになるように制御さ
れる。この回路も順序回路であり、直前の状態によって
出力の状態が影響を受ける。ここでも、Ｒ入力として基
準信号ｆｒが入力され、Ｓ入力としてＶＣＯ１の出力す
るクロック信号が入力されるので、ＶＣＯ１の出力する
クロック信号の位相が基準信号ｆｒより進んでいる時に
はＰチャンネルトランジスタの導通する割合が大きくな
り、充電が行われる。クロック信号の位相が基準信号ｆ
ｒより遅れている時にはＮチャンネルトランジスタの導
通する割合が大きくなり、放電が行われる。

【００１７】ここで、ＰＦＤ２１とＰＦＤ用チャージポ
ンプ２２の第１のフィードバック系と、ＰＤ２３とＰＦ
Ｄ用チャージポンプ２４の第２のフィードバック系で
は、位相誤差に対するフィードバックの方向が逆である
点が重要である。また、２つの系のゲインは−πから＋
πお範囲で等しくなるように設定されている。これにつ
いては後で説明する。

【００１８】図７はＶＣＯ１１の回路構成を示す図であ
る。図７のＶＣＯ１１はＭＥＳトランジスタで構成した
発振回路であり、２つのＭＥＳトランジスタが交互に導
通しながら容量素子の充放電を繰り返すことにより発振
するが、低電位側の電源端子との間のＭＥＳトランジス
タのゲート電圧Ｖｃを変化させることにより、容量素子
の充放電の時定数が変化して発振周波数が変化する。こ
こでは電圧Ｖｃを増加させれば発振周波数も増加し、電
圧Ｖｃを低下させれば発振周波数も低下する。

【００１９】以上が図２の第１実施例の周波数同期装置
の各要素の説明であるが、装置全体のフィードバック系
について、図８を参照して説明する。図８は装置全体の
フィードバック系における位相誤差とローパスフィルタ
３１の出力電圧、すなわちＶＣＯ１１への印加電圧の関
係を示す位相誤差出力特性の図である。

【００２０】図８において、１点鎖線はＰＦＤ２１とＰ
ＦＤ用チャージポンプ２２の第１のフィードバック系の
位相誤差出力特性を示し、２点鎖線はＰＤ２３とＰＤ用
チャージポンプ２４の第２のフィードバック系の位相誤
差出力特性を示す。上記のように、２つのフィードバッ
ク系のゲインは等しく、フィードバックの方向が逆であ
るため、図２に示すように、ＰＦＤ用チャージポンプ２
２とＰＤ用チャージポンプ２４の出力を接続してローパ
スフィルタ３１に入力すると、合成した位相誤差出力特
性は実線で示したようになる。すなわち、−πから＋π
の位相誤差範囲内では、２つのフィードバック系の出力
が互いに打ち消し合い、たとえ位相誤差があってもロー
パスフィルタの出力電圧は一定に保持される。また、−
πから＋πの範囲外では、位相誤差に応じてローパスフ
ィルタの出力電圧が変化するが、位相が進んだ状態又は
遅れた状態でローパスフィルタの出力電圧が中心レベル
を越えて変化することはない。

【００２１】このような位相誤差出力特性を有すること
により、２つのクロック信号の周波数が少しでも異な
り、位相差が徐々にでも拡大する場合には、２つのクロ
ック信号の周波数を一致させるようにフィードバックが
働くが、２つのクロック信号の周波数が同じ場合には、
位相差は−π以下又は＋π以上には拡大しないため、位
相差があってもフィードバックは働かないことになる。

【００２２】以上が第１実施例の周波数同期装置の説明
であるが、このような周波数同期装置を使用してデータ
信号からクロック信号を再生するクロック再生装置の実
施例を以下に説明する。図９は第２実施例のクロック再
生装置の構成を示す図であり、図９において、参照番号
９１はＶＣＯ、９３はローパスフィルタ、９２１はＰＦ
Ｄ、９２２はＰＦＤ用チャージポンプ、９２３はＰＤ、
９２４はＰＤ用チャージポンプであり、これらは図２の
周波数同期装置の各要素と同一である。本実施例のクロ
ック再生装置は、更にデータ信号用位相検出器（ＰＤ）
９４と、データ信号チャージポンプ９５とを有する。

【００２３】図１０はデータ信号用ＰＤ９４とデータ信
号チャージポンプ９５の回路を示す図である。図５と図
１０を比べて明らかなように、図１０の回路は図５の回
路に類似しているが、１／２分周器２３１がない点が異
なる。この回路で比較するのはＶＣＯ９１の出力するク
ロック信号とデータ信号であり、データ信号はＮＲＺ信
号であるため、データ信号の基本周期はクロック信号を
１／２に分周した周期に等しい。従って、Ｒ入力として
入力されるデータ信号を分周する必要はなく、１／２分
周器２３１は除かれている。

【００２４】また、図１０の回路ではＥＸＯＲゲート９
４３が使用さているが、この代わりに排他的否定論理和
（ＥＸＮＯＲ）ゲートを使用してもよい。いずれにし
ろ、図９の回路では、ＶＣＯ９１の出力するクロック信
号は、ＰＦＤ９２１と、ＰＦＤ用チャージポンプ９２２
と、ＰＤ９２３と、ＰＤ用チャージポンプ９２４と、ロ
ウパスフィルタ９３とで構成される周波数同期装置によ
って基準信号ｆｒの周波数に一致するように常時制御さ
れた上、データ信号用ＰＤ９４とデータ信号チャージポ
ンプ９５と、ロウパスフィルタ９３とで構成されるルー
プによりデータ信号の原クロック信号に周波数と位相が
一致するように制御されることになる。これにより、切
り換えてから引き込まれるまでに時間がかかるという図
１６に示した従来のクロック信号再生装置での問題は解
決される。

【００２５】図１１は第３実施例のクロック信号再生装
置の構成を示すブロック図である。本実施例は、本発明
を周波数合成器（シンセサイザ）に適用した例である。
図１１において、参照番号１１１はＶＣＯ、１１３はロ
ーパスフィルタ、１１２１はＰＦＤ、１１２２はＰＦＤ
用チャージポンプ、１１２３はＰＤ、１１２４はＰＤ用
チャージポンプ、１１７はデータ信号用位相検出器（Ｐ
Ｄ）、１１８はデータ信号チャージポンプ９５であり、
これらは、図９の第２実施例の各要素と同一のものであ
る。本実施例では、更に、ＶＣＯ１１１の出力するクロ
ック信号を分周する２モジュールプリスケラ１１４と、
スワロカウンタ１１５と、プログラマブルカウンタ１１
６とを有している。

【００２６】ＰＦＤ１１２１は応答時間がある程度長い
ため、ＶＣＯ１１１の出力するクロック信号が非常な高
周波である場合、基準信号とクロック信号の位相差を直
接検出するのは難しい。そのため、クロック信号を分周
比Ｎで分周し、基準信号も１／Ｎに分周した信号にす
る。２モジュールプリスケラ１１４と、スワロカウンタ
１１５と、プログラマブルカウンタ１１６とで構成され
る部分は、任意の整数Ｎの分周比でクロック信号を分周
するための部分である。

【００２７】図１２は２モジュラスプリスケーラ（２−
Modulous Prescaler）１１４の回路構成を示す図であ
る。この回路は１／Ｐ又は１／（Ｐ＋１）（Ｐは任意の
整数）に分周する回路である。１／Ｐと１／（Ｐ＋１）
のいずれかに分周するかはモード選択端子に印加る信号
で選択される。図１１の構成において、スワロカウンタ
１１５が２モジュラスプリスケーラ１１４の出力をＡ
（Ａは任意の整数）カウントし終えるまで、２モジュラ
スプリスケーラ１１４が（Ｐ＋１）分周を行う。従っ
て、この間にはＡ（Ｐ＋１）のカウントが行われる。そ
の後、プログラマブルカウンタ１１６が２モジュラスプ
リスケーラ１１４の出力を（Ｍ−Ａ）だけカウントする
まで、２モジラスルプリスケーラ１１４がＰ分周を行
う。従って、この間には（Ｍ−Ａ）Ｐのカウントが行わ
れる。従って、全体としてはこの間にカウントされる数
Ｎは、次式のようになる。

【００２８】Ｎ＝Ａ（Ｐ＋１）＋（Ｍ−Ａ）Ｐ＝ＭＰ＋Ａ従って、Ｐ、Ａ、Ｍを適当に決定することにより、Ｎを
任意に設定できる。図１１に示した第３実施例の動作
は、基準信号が１／Ｎに分周されている点とＶＣＯ１１
の出力が１／Ｎに分周される点を除けば第２実施例の動
作と同じである。

【００２９】図１３は第４実施例のクロック信号再生装
置の構成を示す図である。図１３において、第１ＶＣＯ
１３１、第１ローパスフィルタ１３３、第１ＰＦＤ１３
２１、第１ＰＦＤ用チャージポンプ１３２２、第１ＰＤ
１３２３、及び第１ＰＤ用チャージポンプ１３２４で構
成される第１の部分と、第２ＶＣＯ１５１、第２ローパ
スフィルタ１３６、第２ＰＦＤ１３５１、第２ＰＦＤ用
チャージポンプ１３５２、第２ＰＤ１３５３、及び第２
ＰＤ用チャージポンプ１３５４で構成される第２の部分
は、それぞれ図２に示した周波数同期装置と同様の構成
を有するが、第１ＶＣＯ１３１と第２ＶＣＯ１５１がデ
ータ信号に応じて相補的に動作する点が異なる。第１Ｖ
ＣＯ１３１と第２ＶＣＯ１５１から出力されるクロック
信号はＯＲゲート１３７で合成され、合成したクロック
信号と基準信号ｆｒとの位相差が第３ＰＤ１３８で検出
される。第３ＰＤ１３８で検出された誤差信号は第３Ｐ
Ｄ用チャージポンプＡ１３９と第３ＰＤ用チャージポン
プＢ１４０とを介して第１の部分のローパスフィルタ１
３３と第２の部分のローパスフィルタ１３６にフィード
バックされる。第３ＰＤ１３８は、第１ＰＤ及び第２Ｐ
Ｄと同様の構成を有する。

【００３０】図１３のクロック信号再生装置では、第１
の部分と第２部分はそれぞれ第１ＶＣＯ１３１と第２Ｖ
ＣＯ１５１がデータ信号に応じて相補的に動作するた
め、データ信号に応じて相補的に動作状態と非動作状態
を繰り返すことになる。しかも非動作状態から動作状態
への変化はデータ信号の変化に同期しているため、第１
ＶＣＯ１３１と第２ＶＣＯ１５１から出力されるクロッ
ク信号の位相はデータ信号の位相と一致している。しか
も各部分は図２の周波数同期装置と同様の構成を有する
ため、第１ＶＣＯ１３１と第２ＶＣＯ１５１から出力さ
れるクロック信号の周波数は基準信号ｆｒの周波数に一
致しており、第１ＶＣＯ１３１と第２ＶＣＯ１５１の出
力するクロック信号をＯＲゲート１３７で合成すれば、
基準信号と同じ周波数のデータ信号と位相が一致したク
ロック信号が得られる。

【００３１】このようにして得られた合成クロック信号
と基準信号ｆｒの位相差を第３ＰＤ１３８で検出して、
第３ＰＤ用チャージポンプＡ１３９と第３ＰＤ用チャー
ジポンプＢ１３９を介して第１の部分及び第２の部分に
フィードバックすると、合成クロック信号と基準信号ｆ
ｒの位相差に応じて第１ＶＣＯ１３１と第２ＶＣＯ１３
４の発振周波数を変化させることになる。上記の説明か
ら明らかなように、合成クロック信号の位相はデータ信
号の変化に確実に一致するため、このようなフィードバ
ックをかけることにより、第１ＶＣＯ１３１と第２ＶＣ
Ｏ１３４の発振周波数がデータ信号の基本クロック信号
に一致するように制御されることになる。従って、最終
的にはデータ信号の基本クロック信号に同期したクロッ
ク信号が再生されることになる。

【００３２】図１４は第５実施例のクロック信号再生装
置の構成を示す図である。図１４において、ＶＣＯ１４
１、ローパスフィルタ１４３、ＰＦＤ１４２１、ＰＦＤ
用チャージポンプ１４２２、ＰＤ１４２３、ＰＤ用チャ
ージポンプ１４２４、データ信号用ＰＤ１４４、及びデ
ータ信号第１チャージポンプ１４５は、それぞれ図９の
各要素に対応し、同様の構成を有する。図９と異なるの
は、基準信号を発生する基準ＶＣＯ１４６が装置の外部
に設けられ、データ信号用ＰＤ１４４で検出した位相誤
差をデータ信号第２チャージポンプ１４７とローパスフ
ィルタ１４８を介して基準ＶＣＯ１４６にフィードバッ
クしていることである。

【００３３】図９に示した第２実施例をはじめこれまで
説明した実施例では、基準信号ｆｒは水晶振動子等を利
用した発振器から出力され、常時一定の周波数で連続的
に発振している信号としていた。基準信号ｆｒの発振周
波数はデータ信号の基本クロック信号の周波数に近似し
て選択されるが、完全には一致していないため、周波数
同期装置でＶＣＯの発振周波数を基準信号ｆｒに一致さ
せても、データ信号との位相比較結果に基づいて位相を
一致させるだけでなく、周波数も一致させるように若干
変化させる必要がある。そのため、実際のフィードバッ
ク制御においては、ＶＣＯの発振周波数を基準信号ｆｒ
に一致させようとする制御とデータ信号の基本クロック
信号の周波数に一致させようとする２つのフィードバッ
ク制御が行われることになり、非常に複雑な制御が行わ
れることになる。

【００３４】これに対して、第５実施例では、ＶＣＯ１
４１のクロック信号を、基準ＶＣＯ１４６の出力する基
準信号ｆｒの周波数に等しくなるように制御した上で、
データ信号の基本クロック信号の周波数と位相に一致さ
せるように制御されるが、ＶＣＯ１４１のクロック信号
とデータ信号との位相差に応じたフィードバックが基準
ＶＣＯ１４６に対して行われるため、基準ＶＣＯ１４６
の発振周波数自体がデータ信号の基本クロック信号の周
波数に一致するように制御されることになる。これによ
り、基準ＶＣＯ１４６の発生する基準信号ｆｒとＶＣＯ
１４１の発生するクロック信号が共にデータ信号の基本
クロック信号に同期した状態になる。

【００３５】

【発明の効果】以上説明したように、本発明の周波数同
期装置を用いれば、ＮＲＺのデータ信号から基本クロッ
ク信号を再生するクロック信号再生装置の応答性を改善
することができ、それにより通信効率の向上を図ること
ができる。

【図面の簡単な説明】

【図１】本発明の周波数同期装置の原理構成図である。

【図２】第１実施例の周波数同期装置の全体構成図であ
る。

【図３】位相周波数比較器（ＰＦＤ）とそのチャージポ
ンプの回路図である。

【図４】図３のＰＦＤとチャージポンプの動作を説明す
る図である。

【図５】位相比較器（ＰＤ）とそのチャージポンプの回
路図である。

【図６】図５のＰＤとチャージポンプの動作を説明する
図である。

【図７】電圧制御発振器（ＶＣＯ）の回路図である。

【図８】第１実施例の周波数同期装置の位相誤差出力特
性を示すグラフである。

【図９】第２実施例のクロック信号再生装置の構成図で
ある。

【図１０】データ信号用ＰＤとそのチャージポンプの回
路図である。

【図１１】第３実施例のクロック信号再生装置の構成図
である。

【図１２】２モジュールプリスケラの回路図である。

【図１３】第４実施例のクロック信号再生装置の構成図
である。

【図１４】第５実施例のクロック信号再生装置の構成図
である。

【図１５】従来のクロック信号再生装置の第１の例を示
す図である。

【図１６】従来のクロック信号再生装置の第２の例を示
す図である。

【符号の説明】

１…電圧制御発振器（ＶＣＯ）２…基準位相検出手段３…ローパスフィルタ

Claims

(57)【特許請求の範囲】

【請求項１】印加する電圧に応じて発振周波数を変化
させることが可能な電圧制御発振器と、第１基準信号と前記電圧制御発振器の出力する発振信号
を比較して位相差に応じた信号を出力する基準位相検出
手段と、前記基準位相検出手段の出力信号から高周波数成分を除
去するローパスフィルタとを備え、前記ローパスフィルタの出力を前記電圧制御発振器にフ
ィードバックすることにより、前記電圧制御発振器の出
力する発振信号を前記第１基準信号に同期させる周波数
同期装置であって、前記第１基準信号と前記電圧制御発振器の出力する発振
信号を比較し、該比較結果が前記電圧制御発振器に入力
される第１フィードバック系と、前記第１基準信号と前記電圧制御発振器の出力する発振
信号を比較し、該比較結果が前記電圧制御発振器に入力
される第２フィードバック系と、を備え、前記第１フィードバック系と前記第２フィードバック系
は、略同一のゲインを有するとともに、フィードバック
の方向が逆方向であることを特徴とする周波数同期装
置。
【請求項２】前記基準位相検出手段は、前記第１基準信号と前記電圧制御発振器の出力する発振
信号を比較する位相周波数比較器と、該位相周波数比較
器の出力を前記ローパスフィルタへの充放電信号に変換
するＰＦＤ用チャージポンプとで構成される第１位相比
較手段と、前記第１基準信号と前記電圧制御発振器の出力する発振
信号を比較する位相比較器と、該位相比較器の出力を前
記ローパスフィルタへの充放電信号に変換するＰＤ用チ
ャージポンプとで構成される第２位相比較手段とを、備
えることを特徴とする請求項１に記載の周波数同期装
置。
【請求項３】前記電圧制御発振器の出力する発振信号
を１／Ｎ（Ｎ：１以外の正の整数）に分周する分周手段
を備え、前記第１基準信号の発振周波数は前記電圧制御
発振器の発振周波数の１／Ｎであることを特徴とする請
求項１又は２に記載の周波数同期装置。
【請求項４】印加する電圧に応じて発振周波数を変化
させることが可能な電圧制御発振器と、第１基準信号と
前記電圧制御発振器の出力する発振信号を比較して位相
差に応じた信号を出力する基準位相検出手段と、該基準
位相検出手段の出力信号から高周波数成分を除去するロ
ーパスフィルタとを備え、位相誤差がゼロである場合を
含む所定の位相誤差範囲では前記電圧制御発振器の発振
周波数を変化させず、それ以外の範囲では前記電圧制御
発振器の発振周波数を前記第１基準信号の周波数に一致
させる方向に働くように前記ローパスフィルタの出力を
前記電圧制御発振器にフィードバックする周波数同期装
置と、第２基準信号と前記電圧制御発振器の出力する発振信号
又はその分周信号を比較して位相差に応じた信号を出力
する第２基準位相検出器とを備え、該第２基準位相検出
器の出力を前記ローパスフィルタに入力して前記電圧制
御発振器にフィードバックすることにより、前記第１基
準信号に対して周波数同期された前記電圧制御発振器を
前記第２基準信号に対して更に同期させることを特徴と
するクロック再生装置。
【請求項５】前記第２基準信号はシリアル伝送データ
信号であり、前記電圧制御発振器の出力は再生クロック
信号であることを特徴とする請求項４に記載のクロック
再生装置。
【請求項６】前記基準位相検出手段は、前記第１基準信号と前記電圧制御発振器の出力する発振
信号を比較し、前記ローパスフィルタへの充放電信号に
変換する第１位相比較手段と、前記第１基準信号と前記電圧制御発振器の出力する発振
信号を比較し前記ローパスフィルタへの充放電信号に変
換する第２位相比較手段とを備え、前記第１位相比較手
段と前記第２位相比較手段は略同一のゲインを有し、そ
れらの出力を合成した時に実質的に減算されるように構
成されていることを特徴とする請求項４又は５に記載の
クロック再生装置。
【請求項７】前記第１位相比較手段は、前記第１基準
信号と前記電圧制御発振器の出力する発振信号を比較す
る位相周波数比較器と、該位相周波数比較器の出力を前
記ローパスフィルタへの充放電信号に変換するＰＦＤ用
チャージポンプとで構成され、前記第２位相比較手段は、前記第１基準信号と前記電圧
制御発振器の出力する発振信号を比較する位相比較器
と、該位相比較器の出力を前記ローパスフィルタへの充
放電信号に変換するＰＤ用チャージポンプとで構成され
ることを特徴とする請求項６に記載のクロック再生装
置。
【請求項８】前記電圧制御発振器の出力する発振信号
を１／ｎ（ｎ：１以外の正の整数）に分周する分周手段
を備え、前記第１基準信号の発振周波数は前記電圧制御
発振器の発振周波数の１／ｎであることを特徴とする請
求項４乃至７のいずれかに記載のクロック再生装置。
【請求項９】前記第１基準信号を発生する回路は、印
加する電圧に応じて発振周波数を変化させることが可能
な基準電圧制御発振器であり、前記第２基準位相検出器の出力は前記基準電圧制御発振
器に印加されることを特徴とする請求項４乃至８のいず
れかに記載のクロック再生装置。
【請求項１０】前記基準電圧制御発振器を除く各要素
は１チップ上に形成され、前記基準電圧制御発振器は該
チップの外部に設けられることを特徴とする請求項９に
記載のクロック再生装置。
【請求項１１】印加する電圧に応じて発振周波数を変
化させることが可能な電圧制御発振器と、第１基準信号
と前記電圧制御発振器の出力する発振信号を比較して位
相差に応じた信号を出力する基準位相検出手段と、該基
準位相検出手段の出力信号から高周波数成分を除去する
ローパスフィルタとを備え、位相誤差がゼロである場合
を含む所定の位相誤差範囲では前記電圧制御発振器の発
振周波数を変化させず、それ以外の範囲では前記電圧制
御発振器の発振周波数を前記第１基準信号の周波数に一
致させる方向に働くように前記ローパスフィルタの出力
を前記電圧制御発振器にフィードバックする周波数同期
装置を複数個備え、前記電圧制御発振器は第２基準信号
に応じて相補的に動作することを特徴とするクロック再
生装置。
【請求項１２】各電圧制御発振器の出力を合成して連
続したクロック信号を生成する連続クロック信号合成手
段と、該連続クロック信号合成手段の出力する合成クロック信
号と前記第１基準信号とを比較して位相差に応じた信号
を前記ローパスフィルタに出力する位相検出手段とを備
えることを特徴とする請求項１１に記載のクロック再生
装置。
【請求項１３】印加する電圧に応じて発振周波数を変
化させることが可能な電圧制御発振器と、第１基準信号と前記電圧制御発振器の出力する発振信号
を比較して位相差に応じた信号を出力する基準位相検出
手段と、前記基準位相検出手段の出力信号から高周波数成分を除
去するローパスフィルタとを備え、前記ローパスフィルタの出力を前記電圧制御発振器にフ
ィードバックすることにより、前記電圧制御発振器の出
力する発振信号を前記第１基準信号に同期させる周波数
同期装置であって、前記第１基準信号と前記電圧制御発振器の出力する発振
信号を比較する第１位相比較手段を備え、該第１位相比
較手段の出力が前記ローパスフィルタに出力される第１
フィードバック系と、前記第１基準信号と前記電圧制御発振器の出力する発振
信号を比較する第２位相比較手段を備え、該第２位相比
較手段の出力が前記ローパスフィルタに出力される第２
フィードバック系と、を備え、前記第１フィードバック系と前記第２フィードバック系
は、略同一のゲインを有すると共に、フィードバックの
方向が逆方向であることを特徴とする周波数同期装置。
【請求項１４】前記第１位相比較手段と前記第２位相
比較手段との出力を合成した時に実質的に減算されるよ
うに構成されていることを特徴とする請求項１３に記載
の周波数同期装置。
【請求項１５】前記第１フィードバック系と前記第２
フィードバック系で構成されるフィードバック系は、位相差がゼロである場合を含む所定の位相誤差範囲で
は、前記電圧制御発振器の発振周波数を変化させず、それ以外の範囲では、前記電圧制御発振器の発振周波数
を、前記第１基準信号の周波数に一致させる方向に働く
特性を有することを特徴とする請求項１、１３又は１４
のいずれか１項に記載の周波数同期装置。