JP3370540B2 - Wiring board - Google Patents
Wiring boardInfo
- Publication number
- JP3370540B2 JP3370540B2 JP01568197A JP1568197A JP3370540B2 JP 3370540 B2 JP3370540 B2 JP 3370540B2 JP 01568197 A JP01568197 A JP 01568197A JP 1568197 A JP1568197 A JP 1568197A JP 3370540 B2 JP3370540 B2 JP 3370540B2
- Authority
- JP
- Japan
- Prior art keywords
- metallized metal
- metal layer
- metal conductor
- semiconductor element
- insulating substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/09—Use of materials for the conductive, e.g. metallic pattern
- H05K1/092—Dispersed materials, e.g. conductive pastes or inks
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
- H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/24—Reinforcing of the conductive pattern
- H05K3/245—Reinforcing conductive patterns made by printing techniques or by other techniques for applying conductive pastes, inks or powders; Reinforcing other conductive patterns by such techniques
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
- H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
- H05K3/4061—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in inorganic insulating substrates
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
- H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Wire Bonding (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
Description
【0001】[0001]
【発明の属する技術分野】本発明は、半導体素子がフリ
ップチップ方式により搭載される、半導体素子を収容す
るための半導体素子収納用パッケージや混成集積回路基
板等に用いられる配線基板に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a wiring board used for a semiconductor element housing package for housing a semiconductor element, a hybrid integrated circuit board, or the like in which a semiconductor element is mounted by a flip chip method.
【0002】[0002]
【従来の技術】近年、ICチップ(半導体集積回路素
子)等の半導体素子を収容するための半導体素子収納用
パッケージや混成集積回路基板等に用いられる配線基板
へ半導体素子を搭載する技術として、半田や銀ペースト
・ロウ材等の導電性接合材を用いて両者の接続用電極同
士を直接接続するいわゆるフリップチップ方式のボンデ
ィングが多用されつつある。2. Description of the Related Art In recent years, soldering has been used as a technique for mounting a semiconductor element on a wiring board used for a semiconductor element housing package for housing a semiconductor element such as an IC chip (semiconductor integrated circuit element) or a hybrid integrated circuit board. The so-called flip-chip type bonding in which the connecting electrodes of the two are directly connected using a conductive bonding material such as silver paste or a brazing material is being widely used.
【0003】このフリップチップボンディング用途の配
線基板やそれを用いた半導体素子収納用パッケージの半
導体素子搭載面には、半導体素子の入出力用端子電極と
半田ボール等の導電性接合材で接合するための接続用電
極パッドとして、例えばマイクロパッド等が半導体素子
の入出力用端子電極に対応して形成されている。このよ
うな接続用電極パッドの形成に際しては、例えばセラミ
ック絶縁基板を用いる場合であれば、まずアルミナ質焼
結体等のセラミック絶縁基板を形成するためのセラミッ
クグリーンシート(セラミック生シート)に微細な孔加
工を行なって所定の貫通孔を形成し、これらの貫通孔
(スルーホール)にタングステンまたはモリブデン等の
メタライズインクをスクリーン印刷法等により埋め込ん
だ後、約1600℃で焼成して、スルーホール中に充填され
たメタライズ金属導体から成る、いわゆるヴィアホール
が形成されたセラミック絶縁基板を得る。次に、このセ
ラミック絶縁基板の表面を研磨してヴィアホールの露出
表面の平坦度を確保した後、半田との濡れ性を良好にす
るためにヴィアホールの露出表面をニッケルメッキおよ
び金メッキ等で被覆して、所望の接続用電極パッドを形
成する。To bond the input / output terminal electrodes of the semiconductor element and a conductive bonding material such as a solder ball to the semiconductor element mounting surface of the wiring board for flip-chip bonding and the semiconductor element housing package using the same. As the connection electrode pad, a micro pad or the like is formed corresponding to the input / output terminal electrode of the semiconductor element. When forming such a connecting electrode pad, for example, when a ceramic insulating substrate is used, first, a fine ceramic green sheet (ceramic green sheet) for forming a ceramic insulating substrate such as an alumina sintered body is used. After drilling holes to form predetermined through holes, and then embedding metallization ink such as tungsten or molybdenum in these through holes (through holes) by screen printing method, etc., burn at about 1600 ℃, and then through holes A ceramic insulating substrate having a so-called via hole formed of a metallized metal conductor filled in is obtained. Next, after polishing the surface of this ceramic insulating substrate to ensure the flatness of the exposed surface of the via hole, the exposed surface of the via hole is coated with nickel plating or gold plating to improve the wettability with solder. Then, a desired electrode pad for connection is formed.
【0004】ここで、セラミック絶縁基板の焼成後にセ
ラミック表面を研磨する理由は、セラミックグリーンシ
ートに形成した微細なスルーホールにメタライズインク
を埋め込む際にその露出表面を平滑に充填することが難
しいことから、そのためにヴィアホールの露出表面と半
田ボール等との接合が不十分となって信頼性が乏しくな
るのを防ぐためである。Here, the reason why the ceramic surface is polished after firing the ceramic insulating substrate is that it is difficult to smoothly fill the exposed surface when the metallized ink is embedded in the fine through holes formed in the ceramic green sheet. This is to prevent the bonding between the exposed surface of the via hole and the solder ball or the like from becoming insufficient, resulting in poor reliability.
【0005】また、ヴィアホール中のメタライズ金属導
体の露出表面は凹凸が大きく、加えて焼成によりメタラ
イズ金属導体が収縮してヴィアホールの開口とメタライ
ズ金属導体とにより凹部が形成され、この凹部の開口が
小さくかつ奥行きが深くなる場合も多いことから、この
メタライズ金属導体の露出表面へのメッキ金属層の付き
回りをよくして所望の接続用電極パッドを形成するため
に、ヴィアホールの上面にタングステンまたはモリブデ
ン等のメタライズインクを塗布して焼成することにより
平坦な表面メタライズ金属層を形成してメタライズ金属
導体の露出表面を覆い、その凹凸を平坦化することも行
なわれている。In addition, the exposed surface of the metallized metal conductor in the via hole has large irregularities, and in addition, the metallized metal conductor contracts due to firing to form a recessed portion due to the opening of the via hole and the metallized metal conductor. In many cases, the depth of the metallized metal conductor is small and the depth of the metallized metal conductor is large. Alternatively, a metallized ink such as molybdenum is applied and baked to form a flat surface metallized metal layer to cover the exposed surface of the metallized metal conductor and flatten the irregularities.
【0006】[0006]
【発明が解決しようとする課題】しかしながら、上述の
ように焼成後にセラミック絶縁基板の表面を研磨する方
法によると、工程が複雑であり、かつ基板の表面汚染を
生じやすいため、ヴィアホール中のメタライズ金属導体
の上面に形成された接続用電極パッドと半田との濡れ性
を良くするためのニッケルメッキや金メッキが十分に施
せなくなったり、接続用電極パッドとこれらメッキ金属
層との密着性が不完全になったりして、半田ボール等と
の接続や半導体素子との接続が不十分なものとなり、電
子部品としての信頼性に著しく劣ることとなるという問
題点があった。また、研磨工程での取扱いによるセラミ
ックの欠け等の不具合が生じやすく、研磨時の取扱い等
によって接続用電極パッドの表面にも異物付着や金属の
酸化が発生しやすくなるため、ニッケルメッキや金メッ
キ等のメッキ欠けが生じたりメッキ金属層の密着不良が
生じたりするという問題点もあった。However, according to the method of polishing the surface of the ceramic insulating substrate after firing as described above, the process is complicated and the surface of the substrate is likely to be contaminated. Therefore, the metallization in the via hole is likely to occur. Nickel plating or gold plating to improve the wettability between the connection electrode pad formed on the upper surface of the metal conductor and the solder cannot be applied sufficiently, or the adhesion between the connection electrode pad and these plated metal layers is incomplete. However, there is a problem in that the connection with the solder ball or the like or the connection with the semiconductor element becomes insufficient, and the reliability as an electronic component is significantly deteriorated. In addition, defects such as ceramic chipping are likely to occur during handling in the polishing process, and foreign substances are likely to adhere to the surface of the connecting electrode pad or metal is likely to be oxidized due to handling during polishing, so nickel plating, gold plating, etc. There is also a problem in that the plating chipping and the poor adhesion of the plated metal layer occur.
【0007】さらに、半導体素子の高集積化に対応して
ヴィアホールが狭ピッチで設けられている場合には、ヴ
ィアホール上面の表面メタライズ金属層の表面積を十分
に大きくすることができず、このため焼成工程において
表面メタライズ金属層とヴィアホール中のメタライズ金
属導体との間で一方の金属層中のタングステンが他方の
金属層中のモリブデン中へ熱拡散するという現象が発生
し、タングステンが拡散していった側の金属層中にタン
グステンの痕が空孔となって残留してその金属層の機械
的強度を極めて弱いものとしてしまい、表面メタライズ
金属層とヴィアホール中のメタライズ金属導体との機械
的強度が弱くなるという問題点もあった。Further, when the via holes are provided at a narrow pitch in correspondence with the high integration of the semiconductor element, the surface area of the surface metallized metal layer on the upper surface of the via holes cannot be made sufficiently large. Therefore, in the firing process, a phenomenon occurs in which tungsten in one metal layer thermally diffuses into molybdenum in the other metal layer between the surface metallized metal layer and the metallized metal conductor in the via hole, and tungsten diffuses. Traces of tungsten remain as vacancies in the metal layer on the removed side, leaving the mechanical strength of the metal layer to be extremely weak, resulting in mechanical damage between the surface metallized metal layer and the metallized metal conductor in the via hole. There is also a problem that the target strength becomes weak.
【0008】本発明は上記事情に鑑み案出されたもので
あり、その目的は、フリップチップ方式で半導体素子が
搭載される配線基板およびそれを用いた半導体素子収納
用パッケージにおいて、半導体素子搭載面にヴィアホー
ルが狭ピッチで設けられている場合でもヴィアホール上
面に接続用電極パッドとしての表面メタライズ金属層を
強固に形成することができ、これにより焼成後の絶縁基
板表面の研磨を不要としてメッキ金属層の付き回り性を
確保できる、低コストで製造可能で、接続信頼性の高い
フリップチップボンディングが可能な配線基板および半
導体素子収納用パッケージを提供することにある。The present invention has been made in view of the above circumstances, and an object thereof is a wiring board on which a semiconductor element is mounted by a flip chip method and a semiconductor element mounting package using the wiring board. Even if the via holes are formed at a narrow pitch, the surface metallized metal layer as the connection electrode pad can be firmly formed on the upper surface of the via holes, which makes it possible to plate the insulating substrate surface after firing without polishing. An object of the present invention is to provide a wiring board and a semiconductor element housing package that can secure the throwing power of a metal layer, can be manufactured at low cost, and can be flip-chip bonded with high connection reliability.
【0009】[0009]
【課題を解決するための手段】本発明の配線基板は、表
面に半導体素子が搭載される搭載部を有する絶縁基板
と、この絶縁基板に形成された貫通孔に充填され、一端
が前記絶縁基板の搭載部表面に導出されるメタライズ金
属導体と、前記絶縁基板の搭載部表面に前記半導体素子
の端子電極に対応して形成され、前記メタライズ金属導
体の一端に接続された表面メタライズ金属層とを具備す
る配線基板において、前記メタライズ金属導体および表
面メタライズ金属層がそれぞれタングステンおよびモリ
ブデンから成り、かつ、タングステンおよびモリブデン
の合計含有量に対するモリブデン含有率を前記メタライ
ズ金属導体中でX重量%、前記表面メタライズ金属層中
でY重量%としたときに下記式を満足するとともに、前
記表面メタライズ金属層は、厚みが5μm以上30μm以
下であり、メッキ金属層の付き回り性および導電性接合
材との接合が良好な平滑性を有していることを特徴とす
るものである。
X−20≦Y≦X+20、0≦X≦100、0≦Y≦100
ただし、(X=0,Y=0)および(X=100,Y=10
0)は除く。A wiring board of the present invention is an insulating substrate having a mounting portion on the surface of which a semiconductor element is mounted, and a through hole formed in the insulating substrate, one end of which is the insulating substrate. And a surface metallized metal layer formed corresponding to the terminal electrode of the semiconductor element on the mounting part surface of the insulating substrate and connected to one end of the metallized metal conductor. In the wiring board, the metallized metal conductor and the surface metallized metal layer are made of tungsten and molybdenum, respectively, and a molybdenum content rate with respect to a total content of tungsten and molybdenum is X% by weight in the metallized metal conductor, and the surface metallized layer. When Y% by weight in the metal layer, the following formula is satisfied and the surface metallized gold is Layer, a thickness of 5μm or 30μm or less, and is characterized in that the bonding between around and conductive bonding material per the plated metal layer has good smoothness. X−20 ≦ Y ≦ X + 20, 0 ≦ X ≦ 100, 0 ≦ Y ≦ 100 where (X = 0, Y = 0) and (X = 100, Y = 10
0) is excluded.
【0010】また本発明の配線基板は、上記構成におい
て、前記表面メタライズ金属層が、前記メタライズ金属
導体の一端にそのメタライズ金属導体の一端の露出面積
の80%以上の面積で接続されていることを特徴とするも
のである。Further, in the wiring board of the present invention, in the above structure, the surface metallized metal layer is connected to one end of the metallized metal conductor in an area of 80% or more of an exposed area of the one end of the metallized metal conductor. It is characterized by.
【0011】本発明の配線基板によれば、絶縁基板の半
導体素子搭載部表面にメタライズ金属導体の一端に接続
された表面メタライズ金属層を半導体素子の端子電極に
対応して形成し、その厚みを5μm以上30μm以下とし
たことから、絶縁基板の焼成後に基板表面を研磨するこ
となく半導体素子との接続用電極パッドとして実質的に
十分な平滑性を得ることができ、半田や銀ペースト・ロ
ウ材等の導電性接合材との接合を極めて良好なものとす
ることができるとともに、メッキ金属層の良好な付き回
り性を確保することができる。According to the wiring board of the present invention, the surface metallized metal layer connected to one end of the metallized metal conductor is formed on the surface of the insulating substrate on which the semiconductor element is mounted, corresponding to the terminal electrode of the semiconductor element, and the thickness thereof is reduced. Since the thickness is 5 μm or more and 30 μm or less, it is possible to obtain substantially sufficient smoothness as an electrode pad for connection with a semiconductor element without polishing the surface of the substrate after firing the insulating substrate. It is possible to achieve excellent bonding with a conductive bonding material such as, and to secure good throwing power of the plated metal layer.
【0012】また本発明の配線基板によれば、メタライ
ズ金属導体および表面メタライズ金属層がそれぞれタン
グステン(W)およびモリブデン(Mo)から成り、か
つ、タングステンおよびモリブデンの合計含有量に対す
るモリブデン含有率を前記メタライズ金属導体中でX重
量%、前記表面メタライズ金属層中でY重量%としたと
きに、X−20≦Y≦X+20、0≦X≦100、0≦Y≦100
(ただし、(X=0,Y=0)および(X=100,Y=1
00)は除く)を満足するものとしたことから、焼成工程
において表面メタライズ金属層とメタライズ金属導体と
の間でタングステン含有率(モリブデン含有率)の大き
な差に起因して一方の金属材料中のタングステンが他方
の金属材料中のモリブデン中へ熱拡散するという現象が
発生しなくなり、従ってタングステンが拡散していった
側の金属材料中にタングステンの痕が空孔となって残留
してその金属材料の機械的強度を弱いものとすることが
なくなって、表面メタライズ金属層とメタライズ金属導
体とを高い機械的強度で接合することができ、機械的に
も電気的にも良好な特性を有する所望の接続用電極パッ
ドを形成することができるものとなる。Further, according to the wiring board of the present invention, the metallized metal conductor and the surface metallized metal layer are made of tungsten (W) and molybdenum (Mo), respectively, and the molybdenum content ratio with respect to the total content of tungsten and molybdenum is the above. When X wt% in the metallized metal conductor and Y wt% in the surface metallized metal layer, X-20 ≦ Y ≦ X + 20, 0 ≦ X ≦ 100, 0 ≦ Y ≦ 100
(However, (X = 0, Y = 0) and (X = 100, Y = 1
(Excluding 00)) is satisfied. Therefore, due to a large difference in tungsten content (molybdenum content) between the surface metallized metal layer and the metallized metal conductor in the firing step, The phenomenon of thermal diffusion of tungsten into molybdenum in the other metal material does not occur, and therefore, traces of tungsten remain as vacancies in the metal material on the side where the tungsten has diffused, leaving the metal material. It is possible to bond the surface metallized metal layer and the metallized metal conductor with high mechanical strength without weakening the mechanical strength of the metallized metal, and to obtain a desired mechanically and electrically good characteristic. The electrode pads for connection can be formed.
【0013】また、本発明の配線基板によれば、前記表
面メタライズ金属層が、前記メタライズ金属導体の一端
にそのメタライズ金属導体の一端の露出面積の80%以上
の面積で接続されている場合、メタライズ金属導体の露
出された一端に対する表面メタライズ金属層による被覆
が十分なものとなって、接続用電極パッドとしての表面
メタライズ金属層へのメッキ金属層の付き回り性が十分
に確保されて良好な密着性が得られるとともに、上述の
タングステンの熱拡散による空孔の発生とそれに伴う劣
化とをより一層効果的に抑制できるものとなる。Further, according to the wiring board of the present invention, when the surface metallized metal layer is connected to one end of the metallized metal conductor in an area of 80% or more of the exposed area of the one end of the metallized metal conductor, The exposed one end of the metallized metal conductor is sufficiently covered with the surface metallized metal layer, and the throwing power of the plated metal layer to the surface metallized metal layer as the connection electrode pad is sufficiently secured, which is good. Adhesion can be obtained, and at the same time, the generation of voids due to the thermal diffusion of tungsten and the accompanying deterioration can be suppressed more effectively.
【0014】以上の結果、フリップチップ方式で半導体
素子が搭載される配線基板およびそれを用いた半導体素
子収納用パッケージにおいて、半導体素子搭載面にヴィ
アホールが狭ピッチで設けられている場合でもヴィアホ
ール上面に接続用電極パッドとしての表面メタライズ金
属層を強固に形成することができ、これにより焼成後の
絶縁基板表面の研磨を不要としてメッキ金属層の付き回
り性を確保できる、低コストで製造可能で、接続信頼性
の高いフリップチップボンディングが可能な配線基板お
よび半導体素子収納用パッケージを提供することができ
る。As a result of the above, in the wiring board on which the semiconductor element is mounted by the flip chip method and the package for storing the semiconductor element using the same, even if the via hole is provided on the semiconductor element mounting surface at a narrow pitch, the via hole is formed. A surface metallized metal layer as a connecting electrode pad can be firmly formed on the upper surface, which makes it possible to secure the throwing power of the plated metal layer without the need to polish the surface of the insulating substrate after firing, and it can be manufactured at low cost. Thus, it is possible to provide a wiring board and a semiconductor element accommodating package capable of flip chip bonding with high connection reliability.
【0015】[0015]
【発明の実施の形態】以下、本発明を添付図面に基づき
詳細に説明する。図1は本発明の配線基板の実施の形態
の一例を示す部分断面図である。同図の1は配線基板、
7は半導体集積回路素子等の半導体素子を示し、同図で
は配線基板1の搭載部における部分断面図を示してい
る。この配線基板1において2はセラミック絶縁材料等
から成る絶縁基板であり、3は絶縁基板1に形成された
貫通孔に充填され、一端が絶縁基板1の搭載部表面に導
出されるメタライズ金属導体、4は絶縁基板1の搭載部
表面に半導体素子7の表面に配設された入出力用の端子
電極8に対応して形成され、メタライズ金属導体3の一
端に接続された表面メタライズ金属層である。5は表面
メタライズ金属層4の表面に被着形成されたNi−Au
メッキ等から成るメッキ金属層であり、これら表面メタ
ライズ配線層4とメッキ金属層5とにより接続用電極パ
ッド6が形成されている。そして、半導体素子7は配線
基板1の搭載部に搭載され、配線基板1の接続用電極パ
ッド6と半導体素子7の端子電極8とが、半田ボールや
銀ペースト・ロウ材等から成る導電性接合材9により接
合されるとともに電気的に接続されている。DETAILED DESCRIPTION OF THE INVENTION The present invention will be described below in detail with reference to the accompanying drawings. FIG. 1 is a partial sectional view showing an example of an embodiment of a wiring board of the present invention. 1 in the figure is a wiring board,
Reference numeral 7 denotes a semiconductor element such as a semiconductor integrated circuit element, and in the figure, a partial cross-sectional view of a mounting portion of the wiring board 1 is shown. In this wiring board 1, 2 is an insulating substrate made of a ceramic insulating material or the like, 3 is a metallized metal conductor which is filled in a through hole formed in the insulating substrate 1 and whose one end is led out to the mounting portion surface of the insulating substrate 1, Reference numeral 4 denotes a surface metallized metal layer which is formed on the surface of the mounting portion of the insulating substrate 1 corresponding to the input / output terminal electrodes 8 arranged on the surface of the semiconductor element 7, and which is connected to one end of the metallized metal conductor 3. . Reference numeral 5 denotes Ni-Au deposited on the surface of the surface metallized metal layer 4.
The surface metallized wiring layer 4 and the plated metal layer 5 are plated metal layers made of plating or the like, and the connection electrode pads 6 are formed. Then, the semiconductor element 7 is mounted on the mounting portion of the wiring board 1, and the connecting electrode pad 6 of the wiring board 1 and the terminal electrode 8 of the semiconductor element 7 are electrically conductively joined by solder balls, silver paste, brazing material, or the like. The material 9 is joined and electrically connected.
【0016】本発明の配線基板においては、メタライズ
金属導体3および表面メタライズ金属層4がそれぞれタ
ングステンおよびモリブデンから成り、かつ、タングス
テンおよびモリブデンの合計含有量に対するモリブデン
含有率、すなわち{モリブデン含有量/(モリブデン含
有量+タングステン含有量)}×100(重量%)の値を
メタライズ金属導体3中でX重量%、表面メタライズ金
属層4中でY重量%としたときに、X−20≦Y≦X+2
0、0≦X≦100、0≦Y≦100(ただし、(X=0,Y
=0)および(X=100,Y=100)は除く)を満足する
ものとしたことを特徴とするものである。この両者Xお
よびYの関係を図2に線図で示す。In the wiring board of the present invention, the metallized metal conductor 3 and the surface metallized metal layer 4 are made of tungsten and molybdenum, respectively, and the molybdenum content relative to the total content of tungsten and molybdenum, that is, {molybdenum content / ( Molybdenum content + tungsten content)} × 100 (wt%), where X wt% in the metallized metal conductor 3 and Y wt% in the surface metallized metal layer 4, X-20 ≦ Y ≦ X + 2
0, 0 ≦ X ≦ 100, 0 ≦ Y ≦ 100 (where (X = 0, Y
= 0) and (excluding X = 100, Y = 100)) are satisfied. The relationship between the two X and Y is shown diagrammatically in FIG.
【0017】図2の線図において横軸はX重量%、縦軸
はY重量%を示し、斜線を施した領域Aは上記式を満足
する範囲を示している。この範囲Aは(X,Y)の座標
で表したときに(0,0)および(20,0)、(100 ,
80)、(100 ,100 )、(80,100 )、(0,20)で結
ばれる領域の内部であり、各座標を結ぶ直線上は含ま
れ、(0,0)および(100 ,100 )の2点は除かれ
る。In the diagram of FIG. 2, the horizontal axis represents X% by weight, the vertical axis represents Y% by weight, and the hatched area A represents the range satisfying the above formula. This range A is (0,0) and (20,0), (100, when expressed by the coordinates of (X, Y).
80), (100,100), (80,100), inside the area connected by (0,20), including the line connecting each coordinate, (0,0) and (100,100) 2 points are excluded.
【0018】さらに、X重量%およびY重量%がX−10
≦Y≦X+10、0≦X≦100 、0≦Y≦100 (ただし、
(X=0,Y=0)および(X=100 ,Y=100 )は除
く)を満足するものとした場合には、タングステンの熱
拡散による空孔の発生とそれに伴う機械的強度の劣化を
さらに有効に抑制することができ、より好ましいものと
なる。Further, X wt% and Y wt% are X-10.
≦ Y ≦ X + 10, 0 ≦ X ≦ 100, 0 ≦ Y ≦ 100 (however,
When (X = 0, Y = 0) and (X = 100, Y = 100) are satisfied, the generation of holes due to the thermal diffusion of tungsten and the accompanying deterioration of mechanical strength are caused. It can be suppressed more effectively, which is more preferable.
【0019】絶縁基板2は酸化アルミニウム質焼結体や
ムライト質焼結体・窒化アルミニウム質焼結体・酸化珪
素質焼結体・ガラスセラミックス焼結体等の電気絶縁材
料から成り、例えば酸化アルミニウム質焼結体から成る
場合は酸化アルミニウム・酸化珪素・酸化マグネシウム
・酸化カルシウム等の原料粉末に適当な有機バインダ・
溶剤・可塑剤・分散剤等を添加混合して泥漿物を作ると
ともにこの泥漿物を従来周知のドクターブレード法等の
シート成形法を採用してシート状のセラミックグリーン
シートとなし、しかる後、所定のセラミックグリーンシ
ートに適当な打ち抜き加工を施すとともにこれを複数枚
積層し、約1600℃の温度で焼成することによって製作さ
れる。The insulating substrate 2 is made of an electrically insulating material such as an aluminum oxide sintered body, a mullite sintered body, an aluminum nitride sintered body, a silicon oxide sintered body, or a glass ceramic sintered body. If it is made of high quality sintered material, suitable organic binder for raw material powder of aluminum oxide, silicon oxide, magnesium oxide, calcium oxide, etc.
A solvent, a plasticizer, a dispersant, etc. are added and mixed to form a sludge, and this sludge is formed into a sheet-shaped ceramic green sheet by adopting a conventionally known sheet forming method such as a doctor blade method. It is manufactured by subjecting the ceramic green sheet of No. 1 to an appropriate punching process, laminating a plurality of these, and firing at a temperature of about 1600 ° C.
【0020】また絶縁基板2にはその上面に半導体素子
7が搭載される搭載部を有しており、この搭載部に半導
体素子7の端子電極8が導電性接合材9を介して接続用
電極パッド6に接続されるとともに、半導体素子7と絶
縁基板2との隙間に樹脂等を注入して、いわゆるアンダ
ーフィルを形成して接着固定される。The insulating substrate 2 has a mounting portion on the upper surface of which the semiconductor element 7 is mounted, and the terminal electrode 8 of the semiconductor element 7 is connected to this mounting portion via a conductive bonding material 9. While being connected to the pad 6, a resin or the like is injected into a gap between the semiconductor element 7 and the insulating substrate 2 to form a so-called underfill, which is adhesively fixed.
【0021】メタライズ金属導体3は、タングステンお
よびモリブデンの高融点金属粉末から成り,これらの粉
末を上記組成で混合したものに適当な有機バインダ・溶
剤・可塑剤等を添加混合して得た金属ペースト(メタラ
イズインク)を絶縁基板2と成るセラミックグリーンシ
ートに所定パターンで設けられた貫通孔に印刷塗布して
充填しておき、これをセラミックグリーンシートと同時
に焼成することによって、絶縁基板2の内部や下面・側
面に被着形成された配線導体層と接続されるとともに、
その一端が絶縁基板2の搭載部表面の所定位置に所定パ
ターンに導出されて形成される。The metallized metal conductor 3 is composed of refractory metal powders of tungsten and molybdenum, and a metal paste obtained by adding and mixing an appropriate organic binder, solvent, plasticizer, etc. to a mixture of these powders having the above composition. (Metalized ink) is applied by printing onto the ceramic green sheet to be the insulating substrate 2 in a through hole provided in a predetermined pattern and filled, and is baked at the same time as the ceramic green sheet. While being connected to the wiring conductor layer adhered to the bottom and side surfaces,
One end thereof is formed in a predetermined pattern at a predetermined position on the surface of the mounting portion of the insulating substrate 2.
【0022】なお、メタライズ金属導体3を形成するた
めのメタライズインクには、本発明の範囲内のタングス
テンおよびモリブデンとともに、絶縁基板2との熱膨張
係数を合わせるため等の目的で種々のガラス成分やセラ
ミック成分等を添加してもよい。The metallized ink for forming the metallized metal conductor 3 contains various glass components such as tungsten and molybdenum within the scope of the present invention and various glass components for the purpose of matching the coefficient of thermal expansion with the insulating substrate 2. A ceramic component or the like may be added.
【0023】また、このメタライズ金属導体3の断面形
状は円形が一般的であるが、その他にも楕円形や三角形
・四角形等の異形のものであっても差し支えない。The metallized metal conductor 3 generally has a circular cross-section, but other shapes such as an ellipse, a triangle and a quadrangle may be used.
【0024】表面メタライズ金属層4は、タングステン
およびモリブデンの高融点金属粉末を上記組成で混合し
た上述のメタライズ金属導体3と同様のメタライズイン
クを用いて、絶縁基板2の搭載部となるセラミックグリ
ーンシートのメタライズ金属導体3となるメタライズイ
ンクが充填された貫通孔の表面に半導体素子7の端子電
極8に対応して、またメタライズ金属導体3の一端の露
出面積の80%以上の面積で接続されるように、印刷塗布
されて形成される。これにより、絶縁基板2の焼成後に
絶縁基板2表面を研磨することなく半導体素子7との接
続用電極パッド6として実質的に十分な平滑性を得るこ
とができ、半田や銀ペースト・ロウ材等から成る導電性
接合材9との接合を極めて良好な接続用電極パッド6を
形成することができるとともに、接続用電極パッド6に
メッキ金属層5を被着形成する場合にも良好なメッキ付
き回り性を確保することができる。The surface metallized metal layer 4 is made of the same metallized ink as the metallized metal conductor 3 in which refractory metal powders of tungsten and molybdenum are mixed in the above composition, and the ceramic green sheet to be the mounting portion of the insulating substrate 2 is formed. Is connected to the surface of the through-hole filled with the metallized ink to be the metallized metal conductor 3 corresponding to the terminal electrode 8 of the semiconductor element 7 and with an area of 80% or more of the exposed area of one end of the metallized metal conductor 3. As described above, it is formed by being applied by printing. As a result, it is possible to obtain substantially sufficient smoothness as the electrode pad 6 for connection with the semiconductor element 7 without polishing the surface of the insulating substrate 2 after firing the insulating substrate 2, and solder, silver paste, brazing material, etc. It is possible to form the connection electrode pad 6 that is excellent in terms of joining with the conductive joining material 9 that is made of It is possible to secure the sex.
【0025】この表面メタライズ金属層4の形状も円形
が一般的であるが、メタライズ金属導体2の一端の露出
表面と80%以上の面積で接続されており、隣接する接続
用電極パッド6同士が短絡しなければ、楕円形や三角形
・四角形・不定形等の異形のものであっても差し支えな
い。The shape of the surface metallized metal layer 4 is also generally circular, but it is connected to the exposed surface at one end of the metallized metal conductor 2 with an area of 80% or more, and adjacent connection electrode pads 6 are connected to each other. As long as it does not short-circuit, it may be an elliptical shape, a triangle, a quadrangle, or an irregular shape.
【0026】また、この表面メタライズ金属層4の厚み
は5μm以上とすることが好ましく、この厚みが5μm
未満の場合にはメタライズ金属導体3の一端の露出表面
の凹凸の影響により表面メタライズ金属層4の表面も凹
凸形状を示すものとなり、メッキ金属層5の付き回り性
を良好なものとするのに十分な程度に平坦な表面メタラ
イズ金属層4を得ることが困難となる傾向がある。The surface metallized metal layer 4 preferably has a thickness of 5 μm or more, and the thickness is 5 μm.
If less than the above, the surface of the surface metallized metal layer 4 also exhibits an uneven shape due to the influence of the unevenness of the exposed surface at one end of the metallized metal conductor 3, and the throwing power of the plated metal layer 5 is improved. It tends to be difficult to obtain a sufficiently flat surface metallized metal layer 4.
【0027】一方、表面メタライズ金属層4の厚みは30
μm以下とすることが好ましく、この厚みが30μmを超
える場合には焼成時の熱応力のために表面メタライズ金
属層4が剥がれやすくなる傾向がある。On the other hand, the surface metallized metal layer 4 has a thickness of 30.
The thickness is preferably not more than 30 μm, and when the thickness is more than 30 μm, the surface metallized metal layer 4 tends to be easily peeled off due to thermal stress during firing.
【0028】なお、表面メタライズ金属層4の面積のメ
タライズ金属導体3の一端の露出面積に対する比率の上
限は特にないが、この比率が4倍(400 %)を超える
と、半導体素子7の高集積化に伴って端子電極8が高密
度に配設され、それに応じて接続用電極パッド6も高密
度に配設された場合に、隣接する接続用電極パッド6間
での短絡が発生しやすくなる危険性が高まるため、表面
メタライズ金属層4の面積はメタライズ金属導体3の一
端の露出面積に対して4倍(400 %)以下とすることが
好ましい。There is no particular upper limit on the ratio of the area of the surface metallized metal layer 4 to the exposed area of one end of the metallized metal conductor 3, but if this ratio exceeds 4 times (400%), the high integration of the semiconductor element 7 is achieved. In the case where the terminal electrodes 8 are arranged at a high density due to the increase in the number of the electrodes and the connection electrode pads 6 are arranged at a high density accordingly, a short circuit easily occurs between the adjacent connection electrode pads 6. In order to increase the risk, it is preferable that the area of the surface metallized metal layer 4 is 4 times (400%) or less than the exposed area of one end of the metallized metal conductor 3.
【0029】表面メタライズ金属層4の表面には、その
露出表面に酸化腐食を防止しつつ導電性接合材9との接
合を容易かつ強固とするために、耐蝕性および導電性接
合材9との接合性に優れる金属から成るメッキ金属層5
を、表面メタライズ金属層4を被覆するように被着形成
しておくことが好ましい。On the surface of the surface metallized metal layer 4, in order to prevent the exposed surface from being oxidized and corroded and to easily and firmly bond with the conductive bonding material 9, the metallized metal layer 4 has a corrosion resistance and a conductive bonding material 9. Plated metal layer 5 made of metal with excellent bonding properties
Is preferably deposited so as to cover the surface metallized metal layer 4.
【0030】このようなメッキ金属層5には、例えばニ
ッケル(Ni)メッキ層と金(Au)メッキ層とを積層
したものやNi−Auメッキ層・銅(Cu)メッキ層・
Niメッキ層とCuメッキ層とを積層したもの、更に錫
(Sn)メッキ層やSn−鉛(Pb)メッキ層を積層し
たもの等が用いられ、これらのメッキ層の被着形成には
従来周知の無電解メッキ法や電解メッキ法等が採用され
る。Such a plated metal layer 5 includes, for example, a laminate of a nickel (Ni) plated layer and a gold (Au) plated layer, a Ni-Au plated layer, a copper (Cu) plated layer,
A laminate of a Ni plating layer and a Cu plating layer, a laminate of a tin (Sn) plating layer or a Sn-lead (Pb) plating layer, and the like are used, and these plating layers are conventionally known to be deposited. The electroless plating method and the electrolytic plating method are adopted.
【0031】導電性接合材9は、配線基板1の搭載部に
搭載された半導体素子7の端子電極8と、配線基板1の
表面に配設された接続用電極パッド6とを機械的に接合
するとともに電気的に接続するものであり、一般的には
SnとPbとの共晶半田や、Pbを主成分としSnや銀
(Ag)を添加したいわゆる高温半田等の半田材から成
る半田ボール、あるいはAu−Snなどの低融点ロウ材
等から成るボール形状のものが使用される。The conductive bonding material 9 mechanically bonds the terminal electrode 8 of the semiconductor element 7 mounted on the mounting portion of the wiring board 1 and the connection electrode pad 6 arranged on the surface of the wiring board 1. Solder balls made of eutectic solder of Sn and Pb or a solder material such as so-called high temperature solder containing Pb as a main component and Sn or silver (Ag) added. Alternatively, a ball-shaped one made of a low melting point brazing material such as Au—Sn is used.
【0032】また、その接続用電極パッド6との取着あ
るいは接続用電極パッド6および端子電極8との接合
は、例えば、ベルト式連続炉によるいわゆるリフロー方
式の加熱やヒーターブロックまたはヒーターチップによ
る加熱方式を利用したいわゆるフリップチップボンダー
等によって行なわれる。The attachment to the connecting electrode pad 6 or the joining to the connecting electrode pad 6 and the terminal electrode 8 is carried out, for example, by so-called reflow heating by a belt type continuous furnace or heating by a heater block or heater chip. It is performed by a so-called flip chip bonder using the method.
【0033】[0033]
【実施例】次に、本発明の配線基板について実験例に基
づき説明する。EXAMPLES Next, the wiring board of the present invention will be described based on experimental examples.
【0034】絶縁基板2として酸化アルミニウム質焼結
体を用い、その一端が半導体素子7の搭載部に導出され
た、表1に示した直径および金属材料組成の断面が円形
のメタライズ金属導体3と、そのメタライズ金属導体3
の一端を覆うように接続され、半導体素子7の端子電極
8に対応して形成された、表1に示した直径および金属
材料組成の表面メタライズ金属層4とから成る接続用電
極パッド6を形成した。An aluminum oxide sintered body was used as the insulating substrate 2, one end of which was led to the mounting portion of the semiconductor element 7, and a metallized metal conductor 3 having a circular cross section with the diameter and metal material composition shown in Table 1 was used. , Its metallized metal conductor 3
To form a connection electrode pad 6 which is formed so as to cover one end of the semiconductor element 7 and which is formed corresponding to the terminal electrode 8 of the semiconductor element 7 and which includes the surface metallized metal layer 4 having the diameter and the metal material composition shown in Table 1. did.
【0035】このとき、メタライズ金属導体3の断面の
面積に対する表面メタライズ金属層4の面積の比率を接
続面積(%)とした。At this time, the ratio of the area of the surface metallized metal layer 4 to the area of the cross section of the metallized metal conductor 3 was defined as the connection area (%).
【0036】次に、それぞれの表面メタライズ金属層4
の表面に3〜6μmのNiメッキおよび0.03〜0.10μm
のAuメッキを施して、表1および表2に示す試料番号
1〜50の配線基板試料を得た。Next, each surface metallized metal layer 4
Ni plating of 3 to 6 μm and 0.03 to 0.10 μm on the surface of
Au plating was performed to obtain wiring board samples of sample numbers 1 to 50 shown in Tables 1 and 2.
【0037】次に、これらの各配線基板試料の接続用電
極パッド6それぞれ100 個分に、導電性接合材9として
Sn:Pb=63:37の共晶半田から成る直径180 μmの
半田ボールを用いて、半田メッキした厚さ1mmの銅板
を約200 ℃で融着させ、その後、配線基板および銅板に
引張り試験用の治具をエポキシ樹脂で取り付け、垂直方
向の外力を加え、各配線基板試料について接続用電極パ
ッド6と導電性接合材9との接合の破断強度および破断
モードを観察した。Next, a solder ball having a diameter of 180 μm made of eutectic solder of Sn: Pb = 63: 37 was used as the conductive bonding material 9 on each of 100 connection electrode pads 6 of each wiring board sample. Using a solder-plated copper plate with a thickness of 1 mm at approximately 200 ° C, attach a tensile test jig to the wiring board and copper plate with epoxy resin, and apply an external force in the vertical direction to each wiring board sample. The fracture strength and fracture mode of the joint between the connection electrode pad 6 and the conductive joint material 9 were observed.
【0038】破断強度は、引張り試験の実測値をパッド
数(100 個)で割り、1パッド当たりの平均強度(g/
パッド)として求めた。The breaking strength is obtained by dividing the actual value of the tensile test by the number of pads (100) and the average strength per pad (g /
Pad).
【0039】また、破断モードは、破断を生じた半田ボ
ールについて、半田ボールの内部で破断したものは良、
その他の部分(表面メタライズ金属層4内やメッキ金属
層5の界面等)で破断したものを不良としてカウント
し、その不良率(%)として求めた。そして、その評価
基準は、1パッドでも半田以外での破断を生じた試料を
不良とした。これらの結果を表1および表2に示す。な
お、表1および表2において*印を付した試料番号のも
のは本発明の範囲外のものを示している。The fracture mode is good if the fractured solder balls are fractured inside the solder balls,
Those broken at other portions (such as inside the surface metallized metal layer 4 and at the interface of the plated metal layer 5) were counted as defects and calculated as the defect rate (%). Then, the evaluation standard was that a sample in which even one pad broke other than solder was regarded as defective. The results are shown in Tables 1 and 2. In Tables 1 and 2, the sample numbers marked with * are outside the scope of the present invention.
【0040】[0040]
【表1】 [Table 1]
【0041】[0041]
【表2】 [Table 2]
【0042】表1および表2の結果において試料番号2
〜5、7〜16、33〜50により分かるように、タングステ
ンおよびモリブデンから成るメタライズ金属導体3と表
面メタライズ金属層4との組成範囲を上述の範囲内とし
たことで、破断強度が130.1g/パッド以上と大きく、
破断モードも不良率が0%となっていることから、本発
明の配線基板によれば接続用電極パッド6の接合信頼性
が向上したことが確認できた。Sample No. 2 in the results of Table 1 and Table 2
As can be seen from ~ 5, 7-16, 33-50, the breaking strength is 130.1 g / by setting the composition range of the metallized metal conductor 3 made of tungsten and molybdenum and the surface metallized metal layer 4 within the above range. Greater than a pad,
Since the failure rate in the break mode was 0%, it was confirmed that the wiring board of the present invention improved the joint reliability of the connection electrode pad 6.
【0043】また、試料番号34および39、44、48により
分かるように、メタライズ金属導体3の一端と表面メタ
ライズ金属層4との接続面積がメタライズ金属導体3の
一端の露出面積の80%以上であれば、破断強度が140.2
g/パッド以上となり、破断モードも不良率が0%とな
っていることから、接続用電極パッド6の接合信頼性が
さらに向上するものとなることが確認できた。As can be seen from the sample numbers 34, 39, 44 and 48, the connection area between one end of the metallized metal conductor 3 and the surface metallized metal layer 4 is 80% or more of the exposed area of one end of the metallized metal conductor 3. If so, breaking strength is 140.2
Since it was more than g / pad and the failure rate was 0% in the fracture mode, it was confirmed that the bonding reliability of the connection electrode pad 6 was further improved.
【0044】他方、試料番号18〜32のようにX−20≦Y
≦X+20の範囲外の場合は、破断強度が120.2 g/パッ
ド以下であり、破断モードも不良率が5%以上となり、
本発明の配線基板に対して接続用電極パッドの接合信頼
性に劣ることが分かる。On the other hand, as in sample numbers 18 to 32, X-20≤Y
When it is out of the range of ≦ X + 20, the breaking strength is 120.2 g / pad or less, and the failure rate is 5% or more in the breaking mode.
It can be seen that the wiring board of the present invention is inferior in connection reliability of the connecting electrode pad.
【0045】なお、試料番号1、6および17について
は、破断強度および破断モードとも問題ないが、表面メ
タライズ金属層へのメッキ金属層の密着不良が見られ、
実用的ではない傾向が見られた。Regarding Sample Nos. 1, 6 and 17, there was no problem in breaking strength and breaking mode, but poor adhesion of the plated metal layer to the surface metallized metal layer was observed.
The tendency was not practical.
【0046】また、試料番号42は表面メタライズ金属層
4の面積がメタライズ金属導体3の露出面積の4倍を超
えた例であり、この場合は破断強度および破断モードと
も問題はなかったが、フリップチップボンディングの目
的からして隣接する接続用電極パッド6間での短絡が発
生しやすいものであった。Further, sample No. 42 is an example in which the area of the surface metallized metal layer 4 exceeds four times the exposed area of the metallized metal conductor 3. In this case, there was no problem with the breaking strength and the breaking mode, but the flip For the purpose of chip bonding, a short circuit is likely to occur between the adjacent connection electrode pads 6.
【0047】なお、表1および表2の例ではメタライズ
金属導体3の断面形状および表面メタライズ金属層4の
形状が円形の場合を示したが、これらの形状が前述のよ
うな異形のものであっても同様の結果が得られた。Although the examples of Tables 1 and 2 show the case where the cross-sectional shape of the metallized metal conductor 3 and the shape of the surface metallized metal layer 4 are circular, these shapes are different shapes as described above. However, similar results were obtained.
【0048】本発明は以上の例に限定されるものではな
く、本発明の要旨を逸脱しない範囲で変更や改良を加え
ることは何ら差し支えない。例えば、メタライズ金属と
絶縁基板のセラミックとの接合性をさらに向上させる目
的で、メタライズ金属中にマンガン(Mn)・ニオブ
(Nb)・チタン(Ti)・タンタル(Ta)等のいわ
ゆる活性金属を微量添加してもよい。The present invention is not limited to the above examples, and changes and improvements may be added without departing from the gist of the present invention. For example, in order to further improve the bondability between the metallized metal and the ceramic of the insulating substrate, a small amount of so-called active metal such as manganese (Mn), niobium (Nb), titanium (Ti), tantalum (Ta) is contained in the metallized metal. You may add.
【0049】[0049]
【発明の効果】本発明の配線基板によれば、絶縁基板の
搭載部表面にメタライズ金属導体の一端に接続された表
面メタライズ金属層を半導体素子の端子電極に対応して
形成し、その厚みを5μm以上30μm以下としたことか
ら、絶縁基板の焼成後に基板表面を研磨することなく接
続用電極パッドとして実質的に十分な平滑性を得ること
ができ、導電性接合材との接合を極めて良好なものとす
ることができるとともに、メッキ金属層の良好な付き回
り性を確保することができた。According to the wiring board of the present invention, the surface metallized metal layer connected to one end of the metallized metal conductor is formed on the surface of the mounting portion of the insulating substrate so as to correspond to the terminal electrode of the semiconductor element, and its thickness is reduced. Since the thickness is 5 μm or more and 30 μm or less, it is possible to obtain substantially sufficient smoothness as a connecting electrode pad without polishing the substrate surface after firing the insulating substrate, and it is possible to bond the conductive bonding material very well. In addition to the above, it was possible to ensure good throwing power of the plated metal layer.
【0050】また本発明の配線基板によれば、それぞれ
タングステンおよびモリブデンから成るメタライズ金属
導体および表面メタライズ金属層について、タングステ
ンおよびモリブデンの合計含有量に対するモリブデン含
有率を前記メタライズ金属導体中でX重量%、前記表面
メタライズ金属層中でY重量%としたときに、X−20≦
Y≦X+20、0≦X≦100、0≦Y≦100(ただし、(X
=0,Y=0)および(X=100,Y=100)は除く)を
満足するものとしたことから、焼成工程において表面メ
タライズ金属層とメタライズ金属導体との間でタングス
テン含有率(モリブデン含有率)の大きな差に起因して
一方の金属材料中のタングステンが他方の金属材料中の
モリブデン中へ熱拡散するという現象が発生しなくな
り、従ってタングステンが拡散していった側の金属材料
中にタングステンの痕が空孔となって残留してその金属
材料の機械的強度を弱いものとすることがなくなって、
表面メタライズ金属層とメタライズ金属導体とを高い機
械的強度で接合することができ、機械的にも電気的にも
良好な特性を有する所望の接続用電極パッドを形成する
ことができた。According to the wiring board of the present invention, the molybdenum content of the metallized metal conductor and the surface metallized metal layer, which are made of tungsten and molybdenum, respectively, is X wt% in the metallized metal conductor with respect to the total content of tungsten and molybdenum. , Y-20% by weight in the surface metallized metal layer, X-20 ≦
Y ≦ X + 20, 0 ≦ X ≦ 100, 0 ≦ Y ≦ 100 (however, (X
= 0, Y = 0) and (X = 100, Y = 100) are not satisfied, the tungsten content ratio (molybdenum content) between the surface metallized metal layer and the metallized metal conductor in the firing step is satisfied. The phenomenon of thermal diffusion of tungsten in one metal material into molybdenum in the other metal material due to the large difference in The traces of tungsten no longer remain as voids and weaken the mechanical strength of the metal material,
The surface metallized metal layer and the metallized metal conductor could be joined with high mechanical strength, and a desired connecting electrode pad having good mechanical and electrical characteristics could be formed.
【0051】また、本発明の配線基板によれば、前記表
面メタライズ金属層が、前記メタライズ金属導体の一端
にそのメタライズ金属導体の一端の露出面積の80%以上
の面積で接続されている場合、メタライズ金属導体の露
出された一端に対する表面メタライズ金属層による被覆
が十分なものとなって、接続用電極パッドとしての表面
メタライズ金属層へのメッキ金属層の付き回り性が十分
に確保されて良好な密着性が得られるとともに、上述の
タングステンの熱拡散による空孔の発生とそれに伴う劣
化とをより一層効果的に抑制できた。According to the wiring board of the present invention, in the case where the surface metallized metal layer is connected to one end of the metallized metal conductor in an area of 80% or more of the exposed area of the one end of the metallized metal conductor, The exposed one end of the metallized metal conductor is sufficiently covered with the surface metallized metal layer, and the throwing power of the plated metal layer to the surface metallized metal layer as the connection electrode pad is sufficiently secured, which is good. Adhesion was obtained, and the generation of voids due to the thermal diffusion of tungsten and the accompanying deterioration could be suppressed more effectively.
【0052】以上の結果、フリップチップ方式で半導体
素子が搭載される配線基板およびそれを用いた半導体素
子収納用パッケージにおいて、半導体素子搭載面にヴィ
アホールが狭ピッチで設けられている場合でもヴィアホ
ール上面に接続用電極パッドとしての表面メタライズ金
属層を強固に形成することができ、これにより焼成後の
絶縁基板表面の研磨を不要としてメッキ金属層の付き回
り性を確保できる、低コストで製造可能で、接続信頼性
の高いフリップチップボンディングが可能な配線基板お
よび半導体素子収納用パッケージを提供することができ
た。As a result, in the wiring board on which the semiconductor elements are mounted by the flip chip method and the semiconductor element housing package using the same, even if the via holes are provided on the semiconductor element mounting surface at a narrow pitch, the via holes are formed. A surface metallized metal layer as a connecting electrode pad can be firmly formed on the upper surface, which makes it possible to secure the throwing power of the plated metal layer without the need to polish the surface of the insulating substrate after firing, and it can be manufactured at low cost. Thus, it is possible to provide a wiring board and a package for accommodating semiconductor elements, which enables flip chip bonding with high connection reliability.
【図1】本発明の配線基板の実施の形態の一例を示す部
分断面図である。FIG. 1 is a partial cross-sectional view showing an example of an embodiment of a wiring board of the present invention.
【図2】本発明の配線基板におけるメタライズ金属導体
と表面メタライズ金属層とのモリブデン含有率の関係を
示す線図である。FIG. 2 is a diagram showing the relationship of molybdenum content between the metallized metal conductor and the surface metallized metal layer in the wiring board of the present invention.
1・・・・・配線基板 2・・・・・絶縁基板 3・・・・・メタライズ金属導体 4・・・・・表面メタライズ金属層 7・・・・・半導体素子 8・・・・・端子電極 9・・・・・導電性接合材 1 ... Wiring board 2 ... Insulating substrate 3 ... Metallized metal conductor 4 ... Surface metallized metal layer 7 ... Semiconductor element 8: Terminal electrode 9 ... Conductive bonding material
Claims (2)
有する絶縁基板と、該絶縁基板に形成された貫通孔に充
填され、一端が前記絶縁基板の搭載部表面に導出される
メタライズ金属導体と、前記絶縁基板の搭載部表面に前
記半導体素子の端子電極に対応して形成され、前記メタ
ライズ金属導体の一端に接続された表面メタライズ金属
層とを具備する配線基板において、前記メタライズ金属
導体および表面メタライズ金属層がそれぞれタングステ
ンおよびモリブデンから成り、かつ、タングステンおよ
びモリブデンの合計含有量に対するモリブデン含有率を
前記メタライズ金属導体中でX重量%、前記表面メタラ
イズ金属層中でY重量%としたときに下記式を満足する
とともに、前記表面メタライズ金属層は、厚みが5μm
以上30μm以下であり、メッキ金属層の付き回り性お
よび導電性接合材との接合が良好な平滑性を有している
ことを特徴とする配線基板。 X−20≦Y≦X+20、0≦X≦100、0≦Y≦100 ただし、(X=0,Y=0)および(X=100,Y=
100)は除く。1. An insulating substrate having a mounting portion on which a semiconductor element is mounted, and a metallized metal conductor which is filled in a through hole formed in the insulating substrate and whose one end is led to the surface of the mounting portion of the insulating substrate. And a surface metallized metal layer formed on the surface of the mounting portion of the insulating substrate corresponding to the terminal electrode of the semiconductor element and connected to one end of the metallized metal conductor. made surface metallized metal layer is tungsten and Mo Ribuden respectively, and, X wt% molybdenum content to the total content of tungsten and molybdenum in the metallized metal conductor in a Y weight% by the surface metallized metal layer Satisfies the following formula
In addition, the surface metallized metal layer has a thickness of 5 μm.
30 μm or less, and the throwing power of the plated metal layer
And a wiring board having good smoothness in bonding with a conductive bonding material . X-20 ≦ Y ≦ X + 20, 0 ≦ X ≦ 100, 0 ≦ Y ≦ 100 However, (X = 0, Y = 0) and (X = 100, Y =
100) is excluded.
ライズ金属導体の一端に該メタライズ金属導体の一端の
露出面積の80%以上の面積で接続されていることを特
徴とする請求項1記載の配線基板。2. The wiring according to claim 1, wherein the surface metallized metal layer is connected to one end of the metallized metal conductor in an area of 80% or more of an exposed area of the one end of the metallized metal conductor. substrate.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01568197A JP3370540B2 (en) | 1997-01-29 | 1997-01-29 | Wiring board |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01568197A JP3370540B2 (en) | 1997-01-29 | 1997-01-29 | Wiring board |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10214860A JPH10214860A (en) | 1998-08-11 |
| JP3370540B2 true JP3370540B2 (en) | 2003-01-27 |
Family
ID=11895504
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP01568197A Expired - Fee Related JP3370540B2 (en) | 1997-01-29 | 1997-01-29 | Wiring board |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3370540B2 (en) |
-
1997
- 1997-01-29 JP JP01568197A patent/JP3370540B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10214860A (en) | 1998-08-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5293185B2 (en) | Manufacturing method of electronic parts | |
| JP2009200067A (en) | Semiconductor chip and semiconductor device | |
| JP3347578B2 (en) | Wiring board | |
| JP3370540B2 (en) | Wiring board | |
| JPH10275522A (en) | Conductive resin paste, package base and semiconductor package using the same | |
| JP3420469B2 (en) | Wiring board | |
| JP3372769B2 (en) | Package for storing semiconductor elements | |
| JP3744678B2 (en) | Wiring board mounting structure | |
| JP3024506B2 (en) | Connection method between Si chip and package | |
| JP3623686B2 (en) | Wiring board manufacturing method | |
| JP4044801B2 (en) | Wiring board | |
| JP2003133656A (en) | Semiconductor element mounting structure | |
| JPH11111766A (en) | Wiring board and method of manufacturing the same | |
| JPH07202356A (en) | Circuit board | |
| JP3532049B2 (en) | Connection structure between semiconductor device and circuit board | |
| JP4105928B2 (en) | Wiring board with lead pins | |
| JP3502759B2 (en) | Semiconductor element mounting structure and wiring board mounting structure | |
| JP5058071B2 (en) | Electronic component mounting board | |
| JPH108005A (en) | Anisotropic conductive adhesive | |
| JP2001267734A (en) | Electronic component mounting structure and electronic component structure used in this mounting structure | |
| JPH1093227A (en) | Ceramic wiring board | |
| JP3583018B2 (en) | Ceramic wiring board | |
| JPH0555718A (en) | Circuit board | |
| JP3692215B2 (en) | Wiring board mounting structure | |
| JP3854177B2 (en) | Wiring board for mounting semiconductor element and method for manufacturing the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071115 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081115 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091115 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101115 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101115 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111115 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111115 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121115 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121115 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131115 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |