JP3376259B2 - Differential amplifier - Google Patents
Differential amplifierInfo
- Publication number
- JP3376259B2 JP3376259B2 JP30190697A JP30190697A JP3376259B2 JP 3376259 B2 JP3376259 B2 JP 3376259B2 JP 30190697 A JP30190697 A JP 30190697A JP 30190697 A JP30190697 A JP 30190697A JP 3376259 B2 JP3376259 B2 JP 3376259B2
- Authority
- JP
- Japan
- Prior art keywords
- input
- output
- current
- voltage
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Amplifiers (AREA)
Description
【0001】[0001]
【発明の属する技術分野】本発明は、差動増幅器に関
し、特にセットリング特性のよい低消費電力化した差動
増幅器に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a differential amplifier, and more particularly to a differential amplifier with good settling characteristics and low power consumption.
【0002】[0002]
【従来の技術】従来の差動増幅器の回路構成を図3に示
す。本差動増幅器は、(「超LSIのためのアナログ集
積回路設計技術 下巻」原著者P.R.グレイ、R.
G.メイヤー、発行所 培風館p.317参照)によっ
て紹介されているMOS型演算増幅器である。2. Description of the Related Art The circuit configuration of a conventional differential amplifier is shown in FIG. This differential amplifier is described in "Analog Integrated Circuit Design Technology for VLSI, Vol.
G. Mayer, Publisher Baifukan p. 317)).
【0003】図3に示す差動増幅器の回路について以下
に説明する。バイアス電圧104に接続されたn型MO
Sの定電流源トランジスタ204は、一対の入力n型ト
ランジスタ200,202の共通ソースに接続し、入力
トランジスタ200,202に流れる和の電流を、一定
になるように働く。The circuit of the differential amplifier shown in FIG. 3 will be described below. N-type MO connected to bias voltage 104
The constant current source transistor 204 of S is connected to the common source of the pair of input n-type transistors 200 and 202, and operates so that the sum current flowing through the input transistors 200 and 202 becomes constant.
【0004】入力端子100,102に入力された電圧
は、入力トランジスタ200,202で電流に変換さ
れ、差電圧分が能動負荷p型トランジスタ206,20
8として増幅されて、電圧に変換され、入力トランジス
タ202のドレインの出力電圧が出力p型トランジスタ
210のゲート電極に印加され、出力トランジスタ21
0で増幅されて、出力端子106に出力される。The voltage input to the input terminals 100 and 102 is converted into a current by the input transistors 200 and 202, and the differential voltage component is the active load p-type transistors 206 and 20.
8 is amplified and converted into a voltage, and the output voltage of the drain of the input transistor 202 is applied to the gate electrode of the output p-type transistor 210.
It is amplified by 0 and output to the output terminal 106.
【0005】また、差動増幅器の動作を安定させるため
に、位相補償容量300が、出力トランジスタ210の
ゲートと、出力端子106の間に接続される。In order to stabilize the operation of the differential amplifier, the phase compensation capacitor 300 is connected between the gate of the output transistor 210 and the output terminal 106.
【0006】さらに、出力端子106に付く負荷抵抗を
ドライブするために、出力定電流源n型MOSトランジ
スタ212のドレインが出力端子106に接続され、出
力定電流源トランジスタ212のゲートは、バイアス電
圧104に接続される。Further, in order to drive the load resistance attached to the output terminal 106, the drain of the output constant current source n-type MOS transistor 212 is connected to the output terminal 106, and the gate of the output constant current source transistor 212 has a bias voltage 104. Connected to.
【0007】この差動増幅器のセットリングタイムの最
大値は、入力トランジスタ202、能動負荷トランジス
タ206に流れる電流の最大値、すなわち、電流源トラ
ンジスタ204に定常的に流れる電流値iを、位相補償
容量300の容量Cと、出力の変動電圧Vで割った値t
=i/CV secで定義される。The maximum value of the settling time of this differential amplifier is the maximum value of the current flowing in the input transistor 202 and the active load transistor 206, that is, the current value i which constantly flows in the current source transistor 204, Value t divided by the capacitance C of 300 and the fluctuation voltage V of the output
= I / CV sec.
【0008】一方、差動増幅器の特性中、スルーレート
は、入力に立ち上がりの速い理想的なパルスを加えたと
きの、出力電圧の立ち上がり時間をオシロスコープで観
測し、出力電圧の変化をV/μsなどで表す。パルスの
代わりに正弦波を使って、周波数を少しずつ上昇させ、
出力波形がひずみを生じない最高周波数とその時の振幅
からも求めることができる。高スルーレートOPアンプ
では、数100V/μs,特別なものでは数kV/μs
のものもある。これにより、OPアンプの出力が高周波
でいかに振幅電圧を大きくとれるかの目安を与える。On the other hand, among the characteristics of the differential amplifier, as for the slew rate, the rise time of the output voltage when an ideal pulse with a fast rise is applied to the input is observed with an oscilloscope, and the change in the output voltage is V / μs. Expressed as Use a sine wave instead of a pulse to raise the frequency little by little,
It can also be obtained from the maximum frequency at which the output waveform does not cause distortion and the amplitude at that time. High slew rate OP amplifier is several 100V / μs, special one is several kV / μs
There is also one. This gives a measure of how large the amplitude voltage of the output of the OP amplifier can be at high frequencies.
【0009】従って、差動増幅器のセットリングタイム
は入力パルスの立ち上がり時に入力段のダイナミックレ
ンジと高周波特性とが高いほど短縮されることはスルー
レートと同じだが、出力段の位相補償用の容量のために
出力波形になまりが出てしまって、差動増幅器としての
セットリングタイム特性が悪化してしまうという表現で
用いられる。Therefore, the settling time of the differential amplifier is shortened as the dynamic range and the high frequency characteristics of the input stage are higher at the rising edge of the input pulse, which is the same as the slew rate, but the capacitance for phase compensation of the output stage is increased. Therefore, it is used in the expression that the output waveform is rounded and the settling time characteristic as a differential amplifier is deteriorated.
【0010】[0010]
【発明が解決しようとする課題】この様な差動増幅器で
は、セットリングを高速にするためには、入力トランジ
スタ対のバイアス電流を増加させる必要がある。In such a differential amplifier, it is necessary to increase the bias current of the input transistor pair in order to increase the settling speed.
【0011】従来は上記説明の通り、このバイアス電流
を定電流源で与えているため、セットリング時にのみ必
要な大電流を確保するために、定常的に消費電流を増加
させなければならないという問題点があった。Conventionally, as described above, since the bias current is supplied by the constant current source, the current consumption must be constantly increased in order to secure a large current required only during settling. There was a point.
【0012】[発明の目的]本発明は、差動増幅器の低
消費電力でのセットリングの高速化を目的とする。An object of the present invention is to speed up settling of a differential amplifier with low power consumption.
【0013】[0013]
【課題を解決するための手段】本発明は、上記目的を達
成するもので、定常電流で動作する差動入力段と、該差
動入力段の出力を受けて出力する差動増幅出力段と、前
記差動入力段と前記差動増幅出力段との結合回路を安定
に動作することを補償する位相補償回路とからなる差動
増幅器において、前記差動入力段の入力電圧に差が生じ
たことを検出する差動検出段と、該差動検出段の電流出
力を電圧出力に変換する電流/電圧変換部と、該電流/
電圧変換部の出力をスレッシュホルド電圧以上となった
とき前記差動入力段の補充電流とする電流帰還部とを備
え、前記差動入力段はMOSトランジスタ対と、該MO
Sトランジスタ対の共通ソースに接続した定電流源MO
Sトランジスタと、前記MOSトランジスタ対の各ドレ
インに接続したカレントミラー構成の能動負荷トランジ
スタ対とから構成され、前記差動増幅出力段は前記能動
負荷トランジスタ対の一方にゲートを接続した出力MO
Sトランジスタと、該出力MOSトランジスタの負荷と
なる定電流源MOSトランジスタとから構成され、前記
位相補償回路は前記能動負荷トランジスタ対の一方と前
記出力MOSトランジスタの出力との間に接続され、前
記差動検出段は前記差動入力段の出力を一方の入力端子
に受け他方の入力端子を基準電圧とする帰還差動トラン
ジスタ対を有し、前記電流/電圧変換部は前記帰還差動
トランジスタ対の負荷にそれぞれ接続されたゲートとド
レインを直結した変換MOSトランジスタ対からなり、
前記電流帰還部は前記変換MOSトランジスタ対のドレ
インをゲートにそれぞれ接続した帰還MOSトランジス
タ対とからなり、該帰還MOSトランジスタ対のドレイ
ンを前記差動入力段の電流供給部に接続したことを特徴
とする。さらに、上記記載の差動増幅器において、前記
帰還差動トランジスタ対の負荷として定電流源MOSト
ランジスタ対が接続され、該定電流源MOSトランジス
タ対のゲートには一定電圧のバイアス電圧を供給され、
該バイアス電圧は前記出力MOSトランジスタの負荷と
なる定電流源MOSトランジスタのゲートに供給される
ことを特徴とする。 SUMMARY OF THE INVENTION The present invention achieves the above-mentioned object, and provides a differential input stage that operates at a constant current and a differential input stage.
Differential amplification output stage that receives and outputs the output of the dynamic input stage,
Stable coupling circuit between the differential input stage and the differential amplification output stage
Differential consisting of a phase compensation circuit that compensates
In the amplifier, a difference occurs in the input voltage of the differential input stage.
Of the differential detection stage and the current output of the differential detection stage
A current / voltage converter for converting force into a voltage output, and
The output of the voltage converter exceeds the threshold voltage.
And a current feedback section for supplying supplemental current to the differential input stage.
The differential input stage includes a MOS transistor pair and the MO transistor pair.
Constant current source MO connected to common source of S transistor pair
S transistor and each drain of the MOS transistor pair
In-connected current mirror active load transitions
And a differential amplifier output stage
Output MO with gate connected to one of load transistor pair
S transistor and load of the output MOS transistor
And a constant current source MOS transistor
The phase compensation circuit is connected to one of the active load transistor pair and the front side.
It is connected between the output of the output MOS transistor and
The differential detection stage uses the output of the differential input stage as one input terminal.
To the feedback differential transformer that receives the other input terminal as the reference voltage.
The current / voltage converter has a pair of transistors and the feedback differential
A gate and a gate connected to the load of the transistor pair, respectively.
It consists of a pair of conversion MOS transistors directly connected to the rain,
The current feedback section includes a drain of the conversion MOS transistor pair.
Feedback MOS transistor in which each gate is connected to IN
And a drain of the feedback MOS transistor pair.
Is connected to the current supply section of the differential input stage.
And Furthermore, in the differential amplifier described above,
A constant current source MOS transistor is used as the load of the feedback differential transistor pair.
A constant current source MOS transistor is connected to the transistor pair.
A constant bias voltage is supplied to the gates of the
The bias voltage is the load of the output MOS transistor
Is supplied to the gate of the constant current source MOS transistor
It is characterized by
【0014】また、本発明は、定常電流で動作する差動
入力段と、該差動入力段の出力を受けて出力する差動増
幅出力段と、前記差動入力段と前記差動増幅出力段との
結合回路を安定に動作することを補償する位相補償回路
とからなる差動増幅器において、前記差動入力段の入力
電圧に差が生じたことを検出する差動検出段と、該差動
検出段の電流出力を電圧出力に変換する電流/電圧変換
部と、該電流/電圧変換部の出力をスレッシュホルド電
圧以上となったとき前記差動入力段の補充電流とする電
流帰還部とを備え、前記差動入力段はMOSトランジス
タ対と、該MOSトランジスタ対の共通ソースに接続し
た定電流源MOSトランジスタと、前記MOSトランジ
スタ対の各ドレインに接続したカレントミラー構成の能
動負荷トランジスタ対とから構成され、前記差動増幅出
力段は前記能動負荷トランジスタ対の一方にゲートを接
続した出力MOSトランジスタと、該出力MOSトラン
ジスタの負荷となる定電流源MOSトランジスタとから
構成され、前記位相補償回路は前記能動負荷トランジス
タ対の一方と前記出力MOSトランジスタの出力との間
に接続され、前記差動検出段は前記差動入力段の出力を
一方の入力端子に受け他方の入力端子を基準電圧とする
帰還差動トランジスタ対を有し、前記電流/電圧変換部
は前記帰還差動トランジスタ対の負荷にそれぞれ接続さ
れた抵抗からなり、前記電流帰還部は前記各抵抗をゲー
トとソース間に接続した帰還MOSトランジスタ対とか
らなり、該帰還MOSトランジスタ対のドレインを前記
差動入力段の電流供給部に接続したことを特徴とする。 The present invention also provides a differential operating with a steady current.
An input stage and a differential amplifier that receives and outputs the output of the differential input stage.
Width output stage, the differential input stage and the differential amplification output stage
Phase compensation circuit that compensates stable operation of coupling circuit
A differential amplifier consisting of
A differential detection stage for detecting a difference in voltage,
Current / voltage conversion that converts the current output of the detection stage to a voltage output
Section and the output of the current / voltage conversion section
When the voltage exceeds the voltage, it is used as the supplemental current of the differential input stage.
A current feedback section, and the differential input stage is a MOS transistor.
And a common source of the MOS transistor pair
Constant current source MOS transistor and the MOS transistor
Of the current mirror configuration connected to each drain of the star pair
And a differential amplification output.
The power stage connects the gate to one of the active load transistor pair.
The continuous output MOS transistor and the output MOS transistor
From the constant current source MOS transistor which becomes the load of the transistor
And the phase compensation circuit comprises the active load transistor.
Between one of the data pair and the output of the output MOS transistor
And the differential detection stage outputs the output of the differential input stage.
Received by one input terminal and set the other input terminal as reference voltage
The current / voltage conversion unit having a feedback differential transistor pair
Are connected to the loads of the feedback differential transistor pair, respectively.
The current feedback unit, the current feedback unit
Such as a pair of feedback MOS transistors connected between the source and the source
And the drain of the feedback MOS transistor pair is
It is characterized in that it is connected to the current supply section of the differential input stage.
【0015】また、本発明は、各々のゲートを入力端子
とし、ソースを共通接続した一対の入力トランジスタ対
と、前記入力トランジスタ対の共通ソースに接続し、バ
イアス電流を供給する電流源トランジスタと、前記入力
トランジスタ対のドレインからの出力電流を各々のドレ
インに入力し、一方のドレインを共通のゲートに接続し
た能動負荷トランジスタ対と、前記能動負荷トランジス
タ対の出力電圧を入力して増幅する出力増幅段と、前記
能動負荷トランジスタ対の出力と前記出力増幅段の出力
端子の間に接続した位相補償容量とを備えた差動増幅器
において、 前記入力トランジスタ対は、ドレインが前
記能動負荷トランジスタ対の共通のゲートとこの能動負
荷トランジスタ対の一方のドレインに接続された第1の
入力トランジスタとドレインが前記能動負荷トランジス
タ対の他方のドレインに接続された第2の入力トランジ
スタとを有し、前記能動負荷トランジスタ対の共通のゲ
ート電圧を一方の入力とする第3のトランジスタと他方
の入力を前記入力トランジスタ対の入力電圧が等しい時
の能動負荷トランジスタ対のゲート電圧と等しい基準電
圧を他方の入力とする第4のトランジスタとを有するソ
ースを共通接続した帰還回路のトランジスタ対と、前記
帰還回路のトランジスタ対の共通のソースにバイアス電
流を供給する帰還回路の電流源トランジスタと、前記第
3、第4のトランジスタのそれぞれのドレインからの出
力電流を入力して電圧に変換する第1、第2の電流−電
圧変換回路とを有する一対の電流−電圧変換回路と、前
記一対の電流−電圧変換回路の出力電圧を各々のゲート
に接続し前記一対の入力トランジスタ対の共通ソースに
ドレインを接続した前記帰還回路の出力トランジスタ対
を持ち、前記電流−電圧変換回路の出力電圧の出力電圧
が、前記入力トランジスタ対の入力電圧が等しいときに
は、前記帰還回路の出力トランジスタ対のスレッシュホ
ルド電圧以下で前記入力トランジスタ対のバイアス電流
を増加させず、前記第1の入力トランジスタの入力電圧
が第2の入力トランジスタより大きいときに、前記第3
のトランジスタのドレイン電流を増加させて前記帰還回
路の一方の電流−電圧変換回路をオンし、前記第1の入
力トランジスタの入力電圧が第2の入力トランジスタよ
り小さいときに、前記第4のトランジスタのドレイン電
流を増加させて前記帰還回路の他方の電 流−電圧変換回
路をオンし、前記入力トランジスタ対のバイアス電流を
増加させることを特徴とする。 Further , according to the present invention, each gate is connected to an input terminal.
And a pair of input transistors whose sources are commonly connected
Connected to the common source of the input transistor pair,
A current source transistor for supplying a bias current, and the input
The output current from the drain of the transistor pair is
IN and connect one drain to a common gate
Active load transistor pair and the active load transistor
An output amplification stage for inputting and amplifying the output voltage of
Output of active load transistor pair and output of said output amplification stage
A differential amplifier having a phase compensation capacitance connected between terminals
Where the input transistor pair has a drain
The common gate of the active load transistor pair and this active negative
First transistor connected to one drain of the load transistor pair
The input transistor and drain are the active load transistors
Second input transistor connected to the other drain of the
And a common gate of the active load transistor pair.
The third transistor that receives the gate voltage as one input and the other
When the input voltage of the input transistor pair is the same,
Voltage equal to the gate voltage of the active load transistor pair of
And a fourth transistor whose pressure is applied to the other input.
The transistor pair of the feedback circuit in which the source is commonly connected,
A bias voltage is applied to the common source of the transistor pair of the feedback circuit.
A current source transistor of a feedback circuit that supplies a current,
Output from the drain of each of the third and fourth transistors
The first and second current-electric currents that input force current and convert it into voltage
A pair of current-voltage conversion circuits having a pressure conversion circuit;
The output voltage of a pair of current-voltage conversion circuits is applied to each gate.
Connected to the common source of the pair of input transistors
Output transistor pair of the feedback circuit with drain connected
Having an output voltage of the output voltage of the current-voltage conversion circuit
When the input voltage of the input transistor pair is equal,
Is the threshold of the output transistor pair of the feedback circuit.
Bias voltage below the bias voltage of the input transistor pair
The input voltage of the first input transistor without increasing
Is larger than the second input transistor, the third
The drain current of the transistor
One current-voltage conversion circuit of the path is turned on, and the first input voltage is turned on.
The input voltage of the input transistor is the second input transistor
The drain voltage of the fourth transistor when
The other current of the feedback circuit to increase the flow - voltage conversion times
Turn on the path and turn on the bias current of the input transistor pair.
It is characterized by increasing.
【0016】本発明による高速セットリング差動増幅器
は、各々のゲートを入力端子とし、ソースを共通接続し
た一対の入力トランジスタ対と、前記入力トランジスタ
対の共通ソースに接続し、バイアス電流を供給する電流
源トランジスタと、前記入力トランジスタ対のドレイン
からの出力電流を各々のドレインに入力し、一方のドレ
インを共通のゲートに接続した能動負荷トランジスタ対
と、前記能動負荷トランジスタ対の出力電圧を入力し
て、増幅する出力増幅段と、前記能動負荷トランジスタ
対の出力と、出力増幅段の出力端子の間に、接続した位
相補償容量と、前記能動負荷トランジスタ対のゲート電
圧を一方の入力とし、他方の入力を、入力トランジスタ
対の入力電圧が等しい時の能動負荷トランジスタ対のゲ
ート電圧と等しい基準電圧とし、ソースを共通接続した
帰還回路の入力トランジスタ対と、前記帰還回路の入力
トランジスタ対の共通ソースにバイアス電流を供給する
帰還回路の電流源トランジスタと、前記帰還回路の入力
トランジスタ対のドレインからの出力電流を入力して電
圧に変換する一対の電流−電圧変換回路と、前記一対の
電流−電圧変換回路の出力電圧を夫々のゲートに接続
し、前記入力増幅段の入力トランジスタ対の共通ソース
にドレインを接続した帰還回路の出力トランジスタ対を
持ち、前記電流−電圧変換回路の出力電圧の出力電圧
が、入力トランジスタ対の入力電圧が等しいときには、
前記帰還回路の出力トランジスタのスレッシュホルド電
圧以下となることを特徴とした差動増幅器で、入力増幅
段のゲートに印加される2つの入力電圧に差が生じたと
き、つまり、能動負荷トランジスタのゲート電圧が、帰
還回路の入力トランジスタに与えた基準電圧からある方
向にずれたときには、帰還回路の一方の入力トランジス
タの出力電流が増加し、逆方向にずれたときには、帰還
回路の他方の入力トランジスタの出力電流が増加するよ
うに動作し、復帰回路の各々の入力トランジスタの出力
電流を入力する帰還回路の一対の電流−電圧変換回路
が、帰還回路の入力トランジスタの電流の増加に伴い、
出力電圧を増加させるように動作し、帰還回路の一対の
出力トランジスタの一方のゲート電圧のスレッシュホル
ド電圧以上になったときに、帰還回路の出力トランジス
タが動作することにより、入力増幅段のバイアス電流を
増加させるように動作することを特徴とする。A high-speed settling differential amplifier according to the present invention supplies a bias current by connecting a pair of input transistors having respective gates as input terminals and commonly connecting sources and a common source of the input transistor pairs. An output current from the drain of the current source transistor and the input transistor pair is input to each drain, and the output voltage of the active load transistor pair in which one drain is connected to a common gate and the output voltage of the active load transistor pair are input. A phase compensation capacitance connected between the output amplification stage for amplification, the output of the active load transistor pair, and the output terminal of the output amplification stage, and the gate voltage of the active load transistor pair as one input, and the other Is equal to the gate voltage of the active load transistor pair when the input voltage of the input transistor pair is equal. From a drain of the input transistor pair of the feedback circuit, a current source transistor of the feedback circuit that supplies a bias current to the common source of the input transistor pair of the feedback circuit, A pair of current-voltage conversion circuits for inputting the output current of the input voltage and converting the output current to a voltage, and the output voltages of the pair of current-voltage conversion circuits are connected to their respective gates, and a common source of the input transistor pair of the input amplification stage is connected. When the output voltage of the output voltage of the current-voltage conversion circuit is equal to the input voltage of the input transistor pair,
A differential amplifier characterized in that the threshold voltage of the output transistor of the feedback circuit is equal to or lower than the threshold voltage, and when a difference occurs between two input voltages applied to the gate of the input amplification stage, that is, the gate of the active load transistor. When the voltage deviates in a certain direction from the reference voltage applied to the input transistor of the feedback circuit, the output current of one input transistor of the feedback circuit increases, and when it deviates in the opposite direction, the voltage of the other input transistor of the feedback circuit increases. The pair of current-voltage conversion circuits of the feedback circuit, which operates so that the output current increases and inputs the output current of each input transistor of the restoration circuit, increases with the increase of the current of the input transistor of the feedback circuit.
When the output transistor of the feedback circuit operates to increase the output voltage, and the threshold voltage of one of the gate voltages of the pair of output transistors of the feedback circuit exceeds the threshold voltage, the bias current of the input amplification stage It is characterized in that it operates so as to increase.
【0017】[作用]差動増幅器の入力に、大きな差動
電圧が加えられた場合に差動増幅器の入力段のバイアス
電流を増加させる様に働く帰還回路を備える。[Operation] A feedback circuit is provided which works so as to increase the bias current of the input stage of the differential amplifier when a large differential voltage is applied to the inputs of the differential amplifier.
【0018】これにより、従来高速度セットリングを実
現する場合には、差動増幅器の入力段のバイアス電流
を、定常的に増加させていたのを、セットリング時のみ
増加させる事によって、定常的な消費電流の増加を、押
さえる事ができる。As a result, when a high speed settling is conventionally realized, the bias current of the input stage of the differential amplifier is constantly increased. It is possible to suppress an increase in current consumption.
【0019】[0019]
【発明の実施の形態】次に、本発明の実施形態について
図面を参照して詳細に説明する。DESCRIPTION OF THE PREFERRED EMBODIMENTS Next, embodiments of the present invention will be described in detail with reference to the drawings.
【0020】図1を参照すると、本発明の最良の実施の
形態は、入力増幅段600、出力増幅段800、位相補
償容量300、帰還回路500からなり、帰還回路50
0が、入力増幅段600に差動電圧が生じた場合のみ、
入力増幅段600の電流を増加させるように動作するこ
とが必要である。Referring to FIG. 1, the preferred embodiment of the present invention comprises an input amplification stage 600, an output amplification stage 800, a phase compensation capacitor 300, a feedback circuit 500, and a feedback circuit 50.
0 is only when a differential voltage is generated in the input amplification stage 600,
It is necessary to operate to increase the current in the input amplification stage 600.
【0021】[第一の実施形態]次に本発明の第一の実
施形態ついて図面を参照して、説明する。図1は、本発
明の第一の実施形態の回路図である。[First Embodiment] Next, a first embodiment of the present invention will be described with reference to the drawings. FIG. 1 is a circuit diagram of the first embodiment of the present invention.
【0022】本実施形態の高速セットリング差動増幅器
は、差動入力端子100,102を持つ入力増幅段60
0と、出力端子106を持つ出力増幅段800と、位相
補償容量300と、帰還回路500とバイアス電圧源端
子104を備える。The high-speed settling differential amplifier of the present embodiment has an input amplification stage 60 having differential input terminals 100 and 102.
0, an output amplification stage 800 having an output terminal 106, a phase compensation capacitor 300, a feedback circuit 500, and a bias voltage source terminal 104.
【0023】この入力増幅段600が、n型MOSトラ
ンジスタ200と202からなる差動入力トランジスタ
対と、n型バイアス電流源MOSトランジスタ204
と、p型MOSトランジスタ206と208からなる能
動負荷トランジスタ対で構成される。The input amplification stage 600 includes a differential input transistor pair composed of n-type MOS transistors 200 and 202, and an n-type bias current source MOS transistor 204.
And an active load transistor pair composed of p-type MOS transistors 206 and 208.
【0024】また、出力増幅段800が、入力増幅段6
00の出力で制御されるp型MOSの出力トランジスタ
210と、n型MOSの定電流源トランジスタ212の
直列接続で構成され、位相補償容量300が、入力増幅
段600の出力と出力端子106の間に接続されて、位
相的な回転による回路の不正な発振を防止し、安定な動
作を補償している。Further, the output amplification stage 800 is the input amplification stage 6
A p-type MOS output transistor 210 controlled by the output of 00 and an n-type MOS constant current source transistor 212 are connected in series, and a phase compensation capacitor 300 is provided between the output of the input amplification stage 600 and the output terminal 106. It is connected to and prevents illegal oscillation of the circuit due to phase rotation and compensates for stable operation.
【0025】さらに、帰還回路500は、p型MOSト
ランジスタ400,402からなる入力トランジスタ対
と、p型バイアス電流源MOSトランジスタ404と、
p型MOSトランジスタ402のゲートに基準電圧を与
えるp型の基準電圧源MOSトランジスタ408と、n
型MOSトランジスタ416,422からなる第一の電
流−電圧変換回路と、n型MOSトランジスタ414,
420からなる第二の電流−電圧変換回路と、第一の電
流−電圧変換回路の出力で制御され、入力増幅段600
のバイアス電流を増加させるn型の帰還回路の第一の出
力MOSトランジスタ424と、第二の電流−電圧変換
回路の出力で制御され、入力増幅段600のバイアス電
流を増加させるn型の帰還回路の第二の出力MOSトラ
ンジスタ426と、p型バイアス電流源MOSトランジ
スタ404にバイアス電圧を与えるp型のMOSトラン
ジスタ406と、MOSトランジスタ406にバイアス
電流を与えるn型のMOSトランジスタ410と、MO
Sトランジスタ408にバイアス電流を与えるn型のM
OSトランジスタ412で構成される。Further, the feedback circuit 500 includes an input transistor pair composed of p-type MOS transistors 400 and 402, a p-type bias current source MOS transistor 404, and
a p-type reference voltage source MOS transistor 408 for applying a reference voltage to the gate of the p-type MOS transistor 402, and n.
-Type MOS transistors 416 and 422, and a first current-voltage conversion circuit, and n-type MOS transistors 414 and
The input amplification stage 600 is controlled by the output of the second current-voltage conversion circuit consisting of 420 and the first current-voltage conversion circuit.
N-type feedback circuit that increases the bias current of the input amplification stage 600 by being controlled by the first output MOS transistor 424 of the n-type feedback circuit that increases the bias current and the output of the second current-voltage conversion circuit. Second output MOS transistor 426, a p-type MOS transistor 406 that applies a bias voltage to the p-type bias current source MOS transistor 404, an n-type MOS transistor 410 that supplies a bias current to the MOS transistor 406, and a MO
An n-type M that gives a bias current to the S transistor 408
It is composed of an OS transistor 412.
【0026】入力端子100と102に入力される電圧
の間に差がない時のトランジスタ408とトランジスタ
206の各々のドレイン電流と各々のトランジスタのW
/L(W:MOSトランジスタのゲートのチャネル幅、
L:該ゲートのチャネル長)との比率を同一の比率にな
るように設計し、帰還回路500の入力トランジスタ4
02に与える基準電圧を発生させる。トランジスタ41
4と416は、トランジスタ404に流す電流の1/2
倍以上、1倍未満の定電流を流せるサイズに設計し、入
力端子100と102に入力される電圧に差がないとき
には、トランジスタ400,402の各々のドレインか
らの出力電流は、トランジスタ416,414のみに流
れ、トランジスタ422,420に流れないので、トラ
ンジスタ422,420のドレイン電圧が、出力トラン
ジスタ424,426のスレッシュホルド電圧以下にな
り、トランジスタ424,426がオフしており、入力
増幅段600のバイアス電流が増加しないよう働く。こ
れにより、通常時の消費電力を最小に設定される。The drain currents of the transistors 408 and 206 and the W of each transistor when there is no difference between the voltages input to the input terminals 100 and 102.
/ L (W: channel width of the gate of the MOS transistor,
L: channel length of the gate) and the input transistor 4 of the feedback circuit 500 are designed to have the same ratio.
A reference voltage to be supplied to 02 is generated. Transistor 41
4 and 416 are 1/2 of the current flowing through the transistor 404.
When the size is designed such that a constant current of more than twice and less than one time can flow, and there is no difference in the voltage input to the input terminals 100 and 102, the output currents from the drains of the transistors 400 and 402 are the same as those of the transistors 416 and 414. Since it does not flow to the transistors 422 and 420, the drain voltage of the transistors 422 and 420 becomes equal to or lower than the threshold voltage of the output transistors 424 and 426, the transistors 424 and 426 are turned off, and the input amplification stage 600 It works so that the bias current does not increase. As a result, the power consumption during normal operation is set to the minimum.
【0027】上記の構成により、入力端子100と10
2に入力される電圧に差が生じ、入力端子102の入力
電圧が入力端子100の入力電圧より大きいときには、
トランジスタ400のドレインからの出力電流が増加
し、トランジスタ422と424がオンして電流が流
れ、入力増幅段600のバイアス電流が増加して、高速
なセットリングが可能になるという効果を持つ。With the above configuration, the input terminals 100 and 10
When the input voltage of the input terminal 102 is larger than the input voltage of the input terminal 100, a difference occurs in the voltages input to the two terminals,
The output current from the drain of the transistor 400 is increased, the transistors 422 and 424 are turned on and current flows, the bias current of the input amplification stage 600 is increased, and high-speed settling is possible.
【0028】また、入力端子102の入力電圧が入力端
子100の入力電圧より小さくなったときには、トラン
ジスタ402のドレインからの出力電流が増加し、トラ
ンジスタ420,426がオンして電流が流れ、入力増
幅段600のバイアス電流が増加して、高速なセットリ
ングが可能になるという効果を持つ。When the input voltage at the input terminal 102 becomes lower than the input voltage at the input terminal 100, the output current from the drain of the transistor 402 increases, the transistors 420 and 426 turn on and a current flows, and the input amplification. This has the effect that the bias current of the stage 600 is increased to enable high-speed settling.
【0029】従って、高速変化電圧の入力信号が入力端
子100,102に印加されると、その変化に応じて帰
還回路500の差動増幅トランジスタ400,402に
伝送され、伝送された電流に対応した電圧がその出力ト
ランジスタ424,426のスレッシュホルド電圧以上
の変化の場合に、入力信号に応じた電流を入力増幅段6
00に供給するので、入力増幅段600では瞬時に必要
な電流を流すのみで高速なセットリングが可能であって
消費電力の無駄な浪費を防止できる。Therefore, when the input signal of the fast changing voltage is applied to the input terminals 100 and 102, it is transmitted to the differential amplifying transistors 400 and 402 of the feedback circuit 500 in accordance with the change and corresponds to the transmitted current. When the voltage changes more than the threshold voltage of the output transistors 424 and 426, a current corresponding to the input signal is input to the input amplification stage 6
00, the input amplification stage 600 can perform high-speed settling by simply supplying a necessary current instantaneously, and prevent wasteful consumption of power.
【0030】[第二の実施形態]図2は、本発明の第二
の実施形態の回路図である。本実施形態と第一の実施形
態との違いは、帰還回路500の電流−電圧変換回路
を、抵抗430と、432で構成した点である。本実施
形態の入力増幅段600と、出力段800とは第一の実
施形態と同様なので、重複する説明を省略する。[Second Embodiment] FIG. 2 is a circuit diagram of a second embodiment of the present invention. The difference between this embodiment and the first embodiment is that the current-voltage conversion circuit of the feedback circuit 500 is composed of resistors 430 and 432. Since the input amplification stage 600 and the output stage 800 of this embodiment are the same as those of the first embodiment, duplicate description will be omitted.
【0031】抵抗430,432はp型MOSトランジ
スタ404に流れる電流の1/2の電流が流れたときに
は、帰還回路500の出力MOSトランジスタ424と
426のしきい値電圧(スレッシュホールド電圧)以下
になるように設計する。The resistances 430 and 432 are equal to or lower than the threshold voltage (threshold voltage) of the output MOS transistors 424 and 426 of the feedback circuit 500 when half the current flowing through the p-type MOS transistor 404 flows. To design.
【0032】ここで、入力端子102の入力電圧が入力
端子100の入力電圧より大きいときには、MOSトラ
ンジスタ400のドレインからの出力電流が増加し、抵
抗432の電圧が増加し、MOSトランジスタ424の
スレッシュホールド電圧より大きくなったときにMOS
トランジスタ424に電流が流れ、入力電圧に応じた定
常電流に補充電流が供給される。When the input voltage of the input terminal 102 is higher than the input voltage of the input terminal 100, the output current from the drain of the MOS transistor 400 increases, the voltage of the resistor 432 increases, and the threshold of the MOS transistor 424 increases. When the voltage becomes larger than the voltage, the MOS
A current flows through the transistor 424, and a supplemental current is supplied to the steady current according to the input voltage.
【0033】また、入力端子100の入力電圧が入力端
子102の入力電圧より大きいときには、MOSトラン
ジスタ402のドレインからの出力電流が増加し、抵抗
430の電圧が増加し、MOSトランジスタ426のス
レッシュホールド電圧より大きくなったときにMOSト
ランジスタ426に電流が流れ、入力電圧に応じた定常
電流に加えた補充電流が供給される。When the input voltage of the input terminal 100 is larger than the input voltage of the input terminal 102, the output current from the drain of the MOS transistor 402 increases, the voltage of the resistor 430 increases, and the threshold voltage of the MOS transistor 426 increases. When it becomes larger, a current flows through the MOS transistor 426, and a supplementary current added to the steady current corresponding to the input voltage is supplied.
【0034】当然、入力端子100の入力電圧と入力端
子102の入力電圧とが一致する場合には、入力増幅段
に流れる電流はミニマムになるように設定されている。Naturally, when the input voltage of the input terminal 100 and the input voltage of the input terminal 102 match, the current flowing through the input amplification stage is set to be minimum.
【0035】こうして、入力電圧に一定以上の差異電圧
が入力されたときに、入力増幅段600のバイアス電流
が増加することにより、高速なセットリングが可能にな
り、一定以下の差異電圧が入力された場合には、定常の
電流によってセットリングが達成できるので、結果とし
てセットリングの高速化と共に低消費電力を図れるとい
う効果を奏することができる。In this way, when a differential voltage above a certain level is input to the input voltage, the bias current of the input amplification stage 600 increases, enabling high-speed settling, and a differential voltage below a certain level is input. In this case, the settling can be achieved by a steady current, and as a result, the settling speed can be increased and low power consumption can be achieved.
【0036】これにより、第一の実施形態では、帰還回
路500の入力トランジスタの出力電流の増加と、帰還
回路500の出力トランジスタの出力電流の増加が、比
例関係であるのに対して、本実施形態では、MOSトラ
ンジスタのVGS−ID 特性にしたがって出力電流が増加
する、つまり帰還回路500の入力MOSトランジスタ
400,402の出力電流の増加と、帰還回路500の
出力電流の増加が2乗特性の関係になり、より急峻なセ
ットリングを実現できるという効果を持つ。As a result, in the first embodiment, the increase in the output current of the input transistor of the feedback circuit 500 and the increase in the output current of the output transistor of the feedback circuit 500 are in a proportional relationship, whereas in the present embodiment. in the form, the output current increases in accordance with V GS -I D characteristic of the MOS transistor, that is an increase in the output current of the input MOS transistors 400 and 402 of the feedback circuit 500, increasing the square characteristics of the output current of the feedback circuit 500 And the effect that a steeper settling can be realized.
【0037】[0037]
【発明の効果】以上説明したように、本発明の差動増幅
器は、従来例と比較し、定常電流を増加させずに、高速
なセットリングを実現できるという効果を持つ。As described above, the differential amplifier of the present invention has an effect that a high-speed settling can be realized without increasing the steady current as compared with the conventional example.
【図1】本発明の第1の実施形態の回路図である。FIG. 1 is a circuit diagram of a first embodiment of the present invention.
【図2】本発明の第2の実施形態の回路図である。FIG. 2 is a circuit diagram of a second embodiment of the present invention.
【図3】本発明に関する従来例の回路図である。FIG. 3 is a circuit diagram of a conventional example related to the present invention.
100,102 入力端子
104 バイアス電圧端子
106 出力端子
200,202 入力増幅段入力トランジスタ
204 バイアス電流源トランジスタ
206,208 能動負荷トランジスタ
210,212 出力トランジスタ
300 位相補償容量
400,402 帰還回路入力トランジスタ
408 基準電圧発生トランジスタ
416,420 帰還回路の出力トランジスタ
414,416,420,422 電流−電圧変換回路
トランジスタ
430,432 電流−電圧変換抵抗100,102 Input terminal 104 Bias voltage terminal 106 Output terminal 200,202 Input amplification stage input transistor 204 Bias current source transistor 206,208 Active load transistor 210,212 Output transistor 300 Phase compensation capacitance 400,402 Feedback circuit input transistor 408 Reference voltage Generation transistors 416, 420 Output transistors 414, 416, 420, 422 of feedback circuit Current-voltage conversion circuit transistors 430, 432 Current-voltage conversion resistance
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H03F 1/00 - 3/72 ─────────────────────────────────────────────────── ─── Continuation of the front page (58) Fields surveyed (Int.Cl. 7 , DB name) H03F 1/00-3/72
Claims (4)
動入力段の出力を受けて出力する差動増幅出力段と、前
記差動入力段と前記差動増幅出力段との結合回路を安定
に動作することを補償する位相補償回路とからなる差動
増幅器において、前記差動入力段の入力電圧に差が生じ
たことを検出する差動検出段と、該差動検出段の電流出
力を電圧出力に変換する電流/電圧変換部と、該電流/
電圧変換部の出力をスレッシュホルド電圧以上となった
とき前記差動入力段の補充電流とする電流帰還部とを備
え、前記差動入力段はMOSトランジスタ対と、該MO
Sトランジスタ対の共通ソースに接続した定電流源MO
Sトランジスタと、前記MOSトランジスタ対の各ドレ
インに接続したカレントミラー構成の能動負荷トランジ
スタ対とから構成され、前記差動増幅出力段は前記能動
負荷トランジスタ対の一方にゲートを接続した出力MO
Sトランジスタと、該出力MOSトランジスタの負荷と
なる定電流源MOSトランジスタとから構成され、前記
位相補償回路は前記能動負荷トランジスタ対の一方と前
記出力MOSトランジスタの出力との間に接続され、前
記差動検出段は前記差動入力段の出力を一方の入力端子
に受け他方の入力端子を基準電圧とする帰還差動トラン
ジスタ対を有し、前記電流/電圧変換部は前記帰還差動
トランジスタ対の負荷にそれぞれ接続されたゲートとド
レインを直結した変換MOSトランジスタ対からなり、
前記電流帰還部は前記変換MOSトランジスタ対のドレ
インをゲートにそれぞれ接続した帰還MOSトランジス
タ対とからなり、該帰還MOSトランジスタ対のドレイ
ンを前記差動入力段の電流供給部に接続したことを特徴
とする差動増幅器。1. A differential input stage that operates with a steady current, a differential amplification output stage that receives and outputs the output of the differential input stage, and a coupling between the differential input stage and the differential amplification output stage. In a differential amplifier including a phase compensation circuit that compensates for stable operation of the circuit, a differential detection stage that detects a difference in input voltage of the differential input stage, and a differential detection stage of the differential detection stage. A current / voltage converter for converting a current output into a voltage output, and
The differential input stage comprises a MOS transistor pair and the MO transistor pair, and a current feedback unit for making a supplementary current of the differential input stage when the output of the voltage conversion unit becomes equal to or higher than a threshold voltage.
Constant current source MO connected to common source of S transistor pair
An S-transistor and an active load transistor pair of a current mirror configuration connected to each drain of the MOS transistor pair. The differential amplification output stage has an output MO having a gate connected to one of the active load transistor pair.
The phase compensation circuit includes an S transistor and a constant current source MOS transistor serving as a load of the output MOS transistor, and the phase compensation circuit is connected between one of the active load transistor pair and the output of the output MOS transistor. The motion detection stage has a feedback differential transistor pair that receives the output of the differential input stage at one input terminal and uses the other input terminal as a reference voltage, and the current / voltage conversion unit includes the feedback differential transistor pair. consists load conversion MOS transistor pair is directly connected to the connected gate and drain, respectively,
And wherein the current feedback unit is composed of a feedback MOS transistor pairs respectively connected to the gate and drain of said conversion MOS transistor pair, it is connected to the drain of the feedback MOS transistor pair to the current supply portion of the differential input stage Differential amplifier to do.
て、前記帰還差動トランジスタ対の負荷として定電流源
MOSトランジスタ対が接続され、該定電流源MOSト
ランジスタ対のゲートには一定電圧のバイアス電圧を供
給され、該バイアス電圧は前記出力MOSトランジスタ
の負荷となる定電流源MOSトランジスタのゲートに供
給されることを特徴とする差動増幅器。2. The differential amplifier according to claim 1 , wherein a constant current source MOS transistor pair is connected as a load of the feedback differential transistor pair, and a constant voltage bias is applied to the gate of the constant current source MOS transistor pair. A differential amplifier characterized in that a voltage is supplied and the bias voltage is supplied to the gate of a constant current source MOS transistor serving as a load of the output MOS transistor.
動入力段の出力を受けて出力する差動増幅出力段と、前
記差動入力段と前記差動増幅出力段との結合回路を安定
に動作することを補償する位相補償回路とからなる差動
増幅器におい て、前記差動入力段の入力電圧に差が生じ
たことを検出する差動検出段と、該差動検出段の電流出
力を電圧出力に変換する電流/電圧変換部と、該電流/
電圧変換部の出力をスレッシュホルド電圧以上となった
とき前記差動入力段の補充電流とする電流帰還部とを備
え、前記差動入力段はMOSトランジスタ対と、該MO
Sトランジスタ対の共通ソースに接続した定電流源MO
Sトランジスタと、前記MOSトランジスタ対の各ドレ
インに接続したカレントミラー構成の能動負荷トランジ
スタ対とから構成され、前記差動増幅出力段は前記能動
負荷トランジスタ対の一方にゲートを接続した出力MO
Sトランジスタと、該出力MOSトランジスタの負荷と
なる定電流源MOSトランジスタとから構成され、前記
位相補償回路は前記能動負荷トランジスタ対の一方と前
記出力MOSトランジスタの出力との間に接続され、前
記差動検出段は前記差動入力段の出力を一方の入力端子
に受け他方の入力端子を基準電圧とする帰還差動トラン
ジスタ対を有し、前記電流/電圧変換部は前記帰還差動
トランジスタ対の負荷にそれぞれ接続された抵抗からな
り、前記電流帰還部は前記各抵抗をゲートとソース間に
接続した帰還MOSトランジスタ対とからなり、該帰還
MOSトランジスタ対のドレインを前記差動入力段の電
流供給部に接続したことを特徴とする差動増幅器。3. A differential input stage operating with a steady current, and the difference.
Differential amplification output stage that receives and outputs the output of the dynamic input stage,
Stable coupling circuit between the differential input stage and the differential amplification output stage
Differential consisting of a phase compensation circuit that compensates
Te amplifier smell, a difference in the input voltage of the differential input stage occurs
Of the differential detection stage and the current output of the differential detection stage
A current / voltage converter for converting force into a voltage output, and
The output of the voltage converter exceeds the threshold voltage.
And a current feedback section for supplying supplemental current to the differential input stage.
The differential input stage includes a MOS transistor pair and the MO transistor pair.
Constant current source MO connected to common source of S transistor pair
S transistor and each drain of the MOS transistor pair
In-connected current mirror active load transitions
And a differential amplifier output stage
Output MO with gate connected to one of load transistor pair
S transistor and load of the output MOS transistor
And a constant current source MOS transistor
The phase compensation circuit is connected to one of the active load transistor pair and the front side.
The differential detection stage has a feedback differential transistor pair connected to the output of the output MOS transistor and receiving the output of the differential input stage at one input terminal and using the other input terminal as a reference voltage. The current / voltage conversion unit includes resistors connected to the loads of the feedback differential transistor pair, and the current feedback unit includes a feedback MOS transistor pair in which the resistors are connected between a gate and a source. A differential amplifier characterized in that a drain of a feedback MOS transistor pair is connected to a current supply section of the differential input stage.
共通接続した一対の入力トランジスタ対と、前記入力ト
ランジスタ対の共通ソースに接続し、バイアス電流を供
給する電流源トランジスタと、前記入力トランジスタ対
のドレインからの出力電流を各々のドレインに入力し、
一方のドレインを共通のゲートに接続した能動負荷トラ
ンジスタ対と、前記能動負荷トランジスタ対の出力電圧
を入力して増幅する出力増幅段と、前記能動負荷トラン
ジスタ対の出力と前記出力増幅段の出力端子の間に接続
した位相補償容量とを備えた差動増幅器において、 前
記入力トランジスタ対は、ドレインが前記能動負荷トラ
ンジスタ対の共通のゲートとこの能動負荷トランジスタ
対の一方のドレインに接続された第1の入力トランジス
タとドレインが前記能動負荷トランジスタ対の他方のド
レインに接続された第2の入力トランジスタとを有し、 前記能動負荷トランジスタ対の共通のゲート電圧を一方
の入力とする第3のトランジスタと他方の入力を前記入
力トランジスタ対の入力電圧が等しい時の能動負荷トラ
ンジスタ対のゲート電圧と等しい基準電圧を他方の入力
とする第4のトランジスタとを有するソースを共通接続
した帰還回路のトランジスタ対と、前記帰還回路のトラ
ンジスタ対の共通のソースにバイアス電流を供給する帰
還回路の電流源トランジスタと、前記第3、第4のトラ
ンジスタのそれぞれのドレインからの出力電流を入力し
て電圧に変換する第1、第2の電流−電圧変換回路とを
有する一対の電流−電圧変換回路と、前記一対の電流−
電圧変換回路の出力電圧を各々のゲートに接続し前記一
対の入力トランジスタ対の共通ソースにドレインを接続
した前記帰還回路の出力トランジスタ対を持ち、前記電
流−電圧変換回路の出力電圧の出力電圧が、前記入力ト
ランジスタ対の入力電圧が等しいときには、前記帰還回
路の出力トランジスタ対のスレッシュホルド電圧以下で
前記入力トランジスタ対のバイアス電流を増加させず、
前記第1の入力トランジスタの入力電圧が第2の入力ト
ランジスタより大きいときに、前記第3のトランジスタ
のドレイン電流を増加させて前記帰還回路の一方の電流
−電圧変換回路をオンし、前記第1の入力トランジスタ
の入力電圧が第2の入力トランジスタより小さいとき
に、前記第4のトランジスタのドレイン電流を増加させ
て前記帰還回路の他方の電流−電圧変換回路をオンし、
前記入力トランジスタ対のバイアス電流を増加させるこ
とを特徴とした差動増幅器。4. A pair of input transistors having respective gates as input terminals and sources commonly connected to each other, a current source transistor connected to a common source of the pair of input transistors to supply a bias current, and the pair of input transistors. Input the output current from the drain of each to the drain,
An active load transistor pair having one drain connected to a common gate, an output amplification stage for inputting and amplifying an output voltage of the active load transistor pair, an output of the active load transistor pair and an output terminal of the output amplification stage A differential amplifier having a phase compensation capacitance connected between the first and second input transistor pairs, wherein the input transistor pair has a drain connected to a common gate of the active load transistor pair and one drain of the active load transistor pair. An input transistor and a second input transistor having a drain connected to the other drain of the active load transistor pair, and a third transistor having a common gate voltage of the active load transistor pair as one input. The other input is connected to the gate of the active load transistor pair when the input voltages of the input transistor pair are equal. A transistor pair of a feedback circuit having a source commonly connected with a fourth transistor having a reference voltage equal to the voltage as the other input, and a current of the feedback circuit for supplying a bias current to the common source of the transistor pair of the feedback circuit. source and the transistor, the third, first, second current to be converted to respective voltage inputs an output current from the drain of the fourth transistor - a pair of current having a voltage conversion circuit - voltage conversion circuit , The pair of currents −
The output voltage of the voltage conversion circuit has an output transistor pair of the feedback circuit in which the output voltage of the feedback circuit is connected to each gate and the drain is connected to the common source of the pair of input transistors, and the output voltage of the output voltage of the current-voltage conversion circuit is , When the input voltages of the input transistor pair are equal, do not increase the bias current of the input transistor pair below the threshold voltage of the output transistor pair of the feedback circuit,
When the input voltage of the first input transistor is higher than the second input transistor, the drain current of the third transistor is increased to turn on one current-voltage conversion circuit of the feedback circuit, When the input voltage of the input transistor is smaller than the second input transistor, the drain current of the fourth transistor is increased to turn on the other current-voltage conversion circuit of the feedback circuit ,
A differential amplifier characterized by increasing a bias current of the input transistor pair.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30190697A JP3376259B2 (en) | 1997-11-04 | 1997-11-04 | Differential amplifier |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30190697A JP3376259B2 (en) | 1997-11-04 | 1997-11-04 | Differential amplifier |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11136044A JPH11136044A (en) | 1999-05-21 |
| JP3376259B2 true JP3376259B2 (en) | 2003-02-10 |
Family
ID=17902546
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30190697A Expired - Fee Related JP3376259B2 (en) | 1997-11-04 | 1997-11-04 | Differential amplifier |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3376259B2 (en) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007171225A (en) * | 2005-12-19 | 2007-07-05 | Sony Corp | Amplifier circuit, driving circuit for liquid crystal display device, and liquid crystal display device |
| JP5094441B2 (en) | 2008-01-21 | 2012-12-12 | 株式会社日立製作所 | Operational amplifier |
| KR20100063494A (en) | 2008-12-03 | 2010-06-11 | 삼성전자주식회사 | Low power operational amplifier |
-
1997
- 1997-11-04 JP JP30190697A patent/JP3376259B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11136044A (en) | 1999-05-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5525897A (en) | Transistor circuit for use in a voltage to current converter circuit | |
| KR100225714B1 (en) | Amplifiers and Semiconductor Integrated Circuits for Mobile Phones | |
| US5266887A (en) | Bidirectional voltage to current converter | |
| US7298210B2 (en) | Fast settling, low noise, low offset operational amplifier and method | |
| US5343164A (en) | Operational amplifier circuit with slew rate enhancement | |
| JPH0629761A (en) | Differential amplifier provided with reinforced in-phase mode stability | |
| JP2003514478A (en) | amplifier | |
| KR20020008515A (en) | Comparator with offset voltage | |
| CA2388039A1 (en) | Improved floating, balanced output circuit | |
| EP0685126B1 (en) | Cmos operational amplifier with improved rail-to-rail performance | |
| JPH08505032A (en) | Balanced high-speed differential input stage for operational amplifiers | |
| US5021730A (en) | Voltage to current converter with extended dynamic range | |
| US7728669B2 (en) | Output stage circuit and operational amplifier thereof | |
| EP0240114B1 (en) | A comparator for comparing differential input signals and method therefor | |
| US20020180529A1 (en) | Differential amplifier | |
| KR19980036295A (en) | Mixers with Replication Voltage-to-Current Converter | |
| US6400219B1 (en) | High-speed offset comparator | |
| EP1488516B1 (en) | CMOS inverter circuit | |
| US5515006A (en) | Low distortion efficient large swing CMOS amplifier output | |
| KR987001154A (en) | amplifier | |
| JP3376259B2 (en) | Differential amplifier | |
| US6018271A (en) | Amplifier circuit with wide dynamic range and low power consumption | |
| US7378905B2 (en) | Differential driver circuit | |
| US4972158A (en) | Transistor amplifier with variable bias circuits | |
| US7015756B1 (en) | Push-pull buffer/amplifier |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |