Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP3377896B2 - Method for manufacturing semiconductor device - Google Patents
[go: Go Back, main page]

JP3377896B2 - Method for manufacturing semiconductor device - Google Patents

Method for manufacturing semiconductor device

Info

Publication number
JP3377896B2
JP3377896B2 JP31292095A JP31292095A JP3377896B2 JP 3377896 B2 JP3377896 B2 JP 3377896B2 JP 31292095 A JP31292095 A JP 31292095A JP 31292095 A JP31292095 A JP 31292095A JP 3377896 B2 JP3377896 B2 JP 3377896B2
Authority
JP
Japan
Prior art keywords
film
forming
metal
polysilicon film
polysilicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP31292095A
Other languages
Japanese (ja)
Other versions
JPH09153468A (en
Inventor
博 大木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP31292095A priority Critical patent/JP3377896B2/en
Publication of JPH09153468A publication Critical patent/JPH09153468A/en
Application granted granted Critical
Publication of JP3377896B2 publication Critical patent/JP3377896B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【発明の詳細な説明】 【0001】 【発明の属する技術分野】本発明は、半導体装置及びそ
の製造方法に関するものであり、さらに詳しくは、ポリ
シリコンを用いた自己整合コンタクト構造を有する半導
体装置及びその製造方法に関するものである。 【0002】 【従来の技術】LSI等の半導体装置においては、集積
度の増大の要求から、素子上のゲート電極の密集パター
ンにコンタクトする技術が強く求められている。層間絶
縁膜にフォトリソグラフィ技術によって形成したレジス
トマスクを用いてコンタクトホールを形成する方法で
は、解像限界、位置合わせ余裕をとる等の微細なコンタ
クトを形成するのには限界がある。ゲート電極が密集す
るパターンにコンタクトする技術としては、ゲート電極
とその側壁にサイドウォール絶縁膜とを形成し、ゲート
電極間に形成された拡散層上及び上記サイドウォール上
に、パターニングしたポリサイドを形成し、コンタクト
パッドとして用いる自己整合コンタクト(Self−A
ligned Contact:SAC)が有望であ
る。従来、このようなコンタクトに対して、ポリサイド
(タングステンシリサイド(WSiX)/ポリシリコ
ン)等の配線層又はコンタクトプラグを形成する。 【0003】図3を用いて従来の自己整合コンタクトを
有する半導体装置の製造工程を説明する。 【0004】まず、通常のMOSトランジスタの形成工
程により、シリコン基板21上にゲート絶縁膜23形成
後、ゲート電極となるポリシリコン膜24及びタングス
テンシリサイド膜25を積層し、さらにその上にシリコ
ン酸化膜26を形成し、ゲート電極形状にパターニング
し、イオン注入により、ソース/ドレイン領域の低濃度
不純物領域22bを形成する。その後全面に絶縁膜を堆
積し、エッチバックを行って、ゲート電極の側壁にサイ
ドウォール27を形成後、イオン注入により、ソース/
ドレイン領域の高濃度不純物領域22aを形成する。次
に、絶縁膜28を約500Å程度堆積させる(図3
(a))。 【0005】次に、コンタクトホール形成のためのフォ
トレジスト29のパターニングは、ゲート電極の一部を
オーバーラップするようにし、絶縁膜28のエッチング
はウエットエッチ及びドライエッチを併用し、半導体基
板21をオーバーエッチしないようにする(図3
(b))。これにより、微細なゲート電極パターン間に
コンタクトを形成することが可能になり、セル面積の縮
小に効果がある。 【0006】次に、ポリサイド膜(ポリシリコン膜31
及びタングステンシリサイド膜32)及びNSG膜33
を堆積させ(図3(c))、NSG膜33を介して、イ
オン注入により、ポリサイド膜に不純物をドーピングし
た後、ポリサイド膜上のNSG膜33をウエットエッチ
により除去する。その後パターニングしたフォトレジス
トにより、ポリサイド膜をエッチングする。このように
して製造されたポリサイド配線を有する自己整合コンタ
クトは、図3(d)に示すような断面構造を有する。 【0007】上述のようにポリサイド配線構造のほか
に、微細コンタクトホールを用いる場合には、タングス
テンを用いてプラグを形成する技術が用いられる。この
タングステンプラグを用いる場合、タングステンが基板
に拡散するの防ぐため、タングステンプラグと基板との
間にチタンナイトライド層/チタン層からなるバリアメ
タルを形成する方法が一般的である。また、ポリサイド
配線構造においてもアルミシリサイドを用いた場合、基
板へのアルミニウムの拡散が生じ、同様の手法が取られ
ると考えられる。 【0008】上記バリアメタル形成には、異方性スパッ
タを行うコリメータ等を装着したスパッタ装置がコンタ
クト底部にバリアメタル層を十分に成膜できる点で有望
視される。 【0009】 【発明が解決しようとする課題】しかしながら、基板の
ゲート電極間にポリサイドを形成し、層間絶縁膜を形成
し、コンタクトホールを形成する自己整合コンタクト技
術を用いた場合、コンタクトホール形成後にバリアメタ
ルを形成することになる。コリメータを装着したスパッ
タ装置によるバリアメタルの形成では、スパッタの堆積
が異方性を有するため、問題点の説明に供する図である
図4に示すように微細なコンタクトホール内の傾斜部に
おいては成膜しにくく、バリアメタル36の被覆は不完
全である。この結果、タングステン35がポリシリコン
膜31を通して、シリコン基板21内に拡散し、接合リ
ークが増大するという問題点がある。 【0010】本発明は、下地に段差構造をもつ微細コン
タクトホールに対しても、良好なカバレッジでバリアメ
タル層を有する半導体装置を提供することを目的とする
ものである。 【0011】 【課題を解決するための手段】上記課題を解決するため
に、本発明は、絶縁膜から成るサイドウォールを有する
複数のゲート電極間の半導体基板に形成された拡散層上
及び上記サイドウォール上にゲート電極の一部をオーバ
ーラップすることにより段差構造を有するポリシリコン
膜を有し、上記ポリシリコン膜全面に、遷移金属又は高
融点金属のシリサイド膜及び該遷移金属又は高融点金属
のナイトライド膜の2層からなるバリアメタル膜が形成
され、該バリアメタル膜を介して、層間絶縁膜に形成さ
れたコンタクトホール内に形成される導電層と上記ポリ
シリコン膜とが電気的に接続されていることを特徴とす
半導体装置である。 【0012】また、絶縁膜から成る湾曲した側面形状の
サイドウォールを有する複数のゲート電極間の半導体基
板に形成された拡散層上及び上記サイドウォール上に
平坦な基板面からサイドウォール上の湾曲部分上を経て
ゲート電極の一部をオーバーラップする位置に至るまで
の段差部分を覆うようにポリシリコン膜をパターン形成
する工程と、 該ポリシリコン膜全面に遷移金属又は高
融点金属を堆積させる工程と、熱処理により、上記ポリ
シリコン膜と遷移金属又は高融点金属とを反応させ、上
記遷移金属又は高融点金属のシリサイド膜を形成する工
程と、未反応の遷移金属又は高融点金属を除去した後、
窒素雰囲気中で上記シリサイド膜を熱処理することによ
り、表面に上記遷移金属又は高融点金属のナイトライド
膜を形成する工程と、層間絶縁膜を形成する工程と、基
板面上の平坦部分からサイドウォール上の湾曲部分の一
部にわたるポリシリコン膜上部にコンタクトホールを形
成する工程と、該コンタクトホール内に導電層を形成
し、上記シリサイド膜及びナイトライド膜を介して上記
導電層と上記ポリシリコン膜とを電気的に接続する工程
とを有することを特徴とする、半導体装置の製造方法で
ある。 【0013】 【発明の実施の形態】以下、発明の実施の形態に基づい
て本発明について詳細に説明する。 【0014】図1は本発明の一実施の形態の、半導体装
置の構造断面図であり、図2は図1に示す半導体装置の
製造工程図である。図1及び図2において、1はシリコ
ン基板、2はアイソレーション酸化膜、3aは低濃度不
純物拡散層、3bは高濃度不純物拡散層、4はゲート絶
縁膜、5はゲート電極、6は絶縁膜、6aはサイドウォ
ール、7はポリシリコン膜、8はチタン(Ti)膜、9
はチタンシリサイド膜、10はチタンナイトライド膜、
11は層間絶縁膜、12はタングステンプラグ、13は
配線を示す。 【0015】本実施の形態においては、チタン膜を用い
ているが、高融点金属、遷移金属として、Ti、Co、
W、Ni、Mo、TaやTiW等の、ポリシリコンと反
応してシリサイド層を形成するものが用いられる。 【0016】本発明の半導体装置は、図1に示すよう
に、絶縁膜6から成るサイドウォール6aを有するゲー
ト電極5間の半導体基板1に形成された高濃度不純物拡
散層3b上及び上記サイドウォール6a上に所定の形状
のポリシリコン膜7を有し、上記ポリシリコン膜7全面
に、遷移金属又は高融点金属のシリサイド膜9及び該遷
移金属又は高融点金属のナイトライド膜10の2層から
なるバリアメタル層が形成され、該バリアメタル層を介
して、層間絶縁膜10に形成されたコンタクトホールに
埋設された導電層と上記ポリシリコン膜とが電気的に接
続されている。バリアメタル層のうち、ナイトライド膜
10が拡散バリアの働きをし、シリサイド膜9はコンタ
クト抵抗を低減する働きをする。 【0017】次に、図2を用いて本発明の一実施の形態
の半導体装置の製造工程を説明する。 【0018】まず、従来の技術により、シリコン基板1
上にゲート絶縁膜5を介してポリシリコンから成るゲー
ト電極4を形成し、ゲート電極4をマスクにイオン注入
により低濃度不純物拡散層3aを形成する。その後、絶
縁膜を全面に形成し、エッチバックにてサイドウォール
を形成した後、イオン注入にて高濃度不純物拡散層3b
を形成する。 【0019】次にポリシリコン膜7を500Å程度形成
し、ポリシリコン膜7にひ素As(リンPの注入でも適
用可能である。)を注入エネルギーを80keV、ドー
ズ量を6×1015cm-2としてイオン注入した後、所定
の形状にパターニングする。ポリシリコン膜7への注入
条件は、ショートシャネル効果抑制とケルビン抵抗の低
減の両面から最適化したものである。例えば、ドーズ量
を大きくすると、ショートチャネル効果は悪化し、少な
くすると抵抗が増大する傾向にある。 【0020】次に、スパッタ装置を用いて厚さが300
〜2000Å程度のチタン膜8を形成する。この場合、
チタン膜8が全てチタンシリサイド膜とすることが望ま
しい(後の未反応のチタン膜を除去する工程が省け
る。)ことから、膜厚は300Å程度が望ましい(図2
(a))。チタン膜8の堆積には、段差部に対するカバ
レッジが良好な、CVD法やコリメータを用いないスパ
ッタ法による成膜が好ましい。 【0021】次に、RTAを用いて窒素雰囲気中で55
0℃〜700℃、特に675℃程度で約30秒間加熱す
ると、チタン膜8とポリシリコン膜7との反応が起こ
り、シリサイド膜9が形成される(図2(b))。70
0℃を越えると、シリサイド化が急激に起こってしま
い、好ましくない。この際の未反応のチタン膜7と絶縁
膜上のチタン膜7はH2SO4+H22+H2O系の混合
溶液で約150℃でエッチング除去する。これの未反応
チタン膜8の除去工程は、未反応チタン膜8は残ってい
ると、後のシリサイド膜9を低抵抗化するための850
℃程度での熱処理の際、シリサイド化が更に進み、接合
リークが増加したり、ゲート電極と拡散層との間のショ
ートが生じることがあるため行われる。上述の工程によ
り、ポリシリコン膜7全面にチタンシリサイド膜9が表
出する。 【0022】次に、窒素雰囲気中で800℃以上、好ま
しくは850℃で10秒間で熱処理し、チタンシリサイ
ド膜9が低抵抗化するために必要な構造とするととも
に、チタンシリサイド膜9表面にチタンナイトライド膜
10を形成する(図2(c))。 【0023】次に、従来技術を用いて、層間絶縁膜11
を形成し、コンタクトホールを形成した後、タングステ
ンプラグ12を形成し、アルミニウム配線13を通常の
スパッタ法で形成する(図2(d))。 【0024】尚、本実施の形態において、タングステン
プラグ12を用いた工程について説明したが、プラグを
用いず、直接コンタクトパッドとなるポシリシコン膜に
配線をコンタクトする場合においても、配線とコンタク
トパッドとなるポリシリコン膜との間に本発明に係るバ
リアメタルを適用することは可能である。 【0025】 【発明の効果】以上、詳細に説明したように、本発明を
用いると、下地に段差を有するコンタクトホールに対し
て良好に被覆されたバリアメタル層を得ることができ、
プラグに用いるタングステンや、配線に用いるアルミニ
ウムの拡散による接合リークを大幅に低減できる。 【0026】したがって、微細なコンタクトを有する半
導体装置が製造可能となり、LSIの微細化、高集積化
が図れる。
Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device and a method of manufacturing the same, and more particularly, to a semiconductor device having a self-aligned contact structure using polysilicon and a semiconductor device having the same. The present invention relates to the manufacturing method. 2. Description of the Related Art In a semiconductor device such as an LSI, a technology for contacting a dense pattern of gate electrodes on an element is strongly demanded in order to increase the degree of integration. In a method of forming a contact hole using a resist mask formed by a photolithography technique in an interlayer insulating film, there is a limit in forming a fine contact such as a resolution limit and a margin for alignment. As a technique for contacting a pattern where the gate electrodes are densely formed, a gate electrode and a sidewall insulating film are formed on the side walls thereof, and a patterned polycide is formed on the diffusion layer formed between the gate electrodes and on the sidewalls. And self-aligned contacts (Self-A
(Signed Contact: SAC) is promising. Conventionally, against such contact, to form the wiring layer or a contact plug, such as a polycide (tungsten silicide (WSi X) / polysilicon). A manufacturing process of a conventional semiconductor device having a self-aligned contact will be described with reference to FIG. First, a gate insulating film 23 is formed on a silicon substrate 21 by a normal MOS transistor forming process, and then a polysilicon film 24 and a tungsten silicide film 25 serving as a gate electrode are laminated, and a silicon oxide film is further formed thereon. 26 are formed, patterned into the shape of a gate electrode, and low-concentration impurity regions 22b of source / drain regions are formed by ion implantation. Thereafter, an insulating film is deposited on the entire surface and etched back to form a sidewall 27 on the side wall of the gate electrode.
A high concentration impurity region 22a of the drain region is formed. Next, an insulating film 28 is deposited at about 500 ° (FIG.
(A)). Next, patterning of the photoresist 29 for forming a contact hole is performed so that a part of the gate electrode is overlapped, and etching of the insulating film 28 is performed by using both wet etching and dry etching. Avoid over-etching (Fig. 3
(B)). This makes it possible to form a contact between fine gate electrode patterns, which is effective in reducing the cell area. Next, a polycide film (polysilicon film 31) is used.
And tungsten silicide film 32) and NSG film 33
Is deposited (FIG. 3C), the polycide film is doped with impurities through the NSG film 33 by ion implantation, and the NSG film 33 on the polycide film is removed by wet etching. Thereafter, the polycide film is etched using the patterned photoresist. The self-aligned contact having the polycide wiring manufactured in this manner has a cross-sectional structure as shown in FIG. When a fine contact hole is used in addition to the polycide wiring structure as described above, a technique of forming a plug using tungsten is used. When this tungsten plug is used, a method of forming a barrier metal composed of a titanium nitride layer / titanium layer between the tungsten plug and the substrate is generally used in order to prevent tungsten from diffusing into the substrate. Also, when aluminum silicide is used in the polycide wiring structure, diffusion of aluminum into the substrate occurs, and it is considered that a similar method is employed. The formation of the barrier metal is promising because a sputtering apparatus equipped with a collimator for performing anisotropic sputtering can sufficiently form a barrier metal layer on the bottom of the contact. However, when a self-aligned contact technique of forming a polycide between gate electrodes of a substrate, forming an interlayer insulating film, and forming a contact hole is used, after the formation of the contact hole, A barrier metal will be formed. In the formation of a barrier metal by a sputtering apparatus equipped with a collimator, the sputter deposition has anisotropy. Therefore, as shown in FIG. It is difficult to form a film, and the coating of the barrier metal 36 is incomplete. As a result, there is a problem that the tungsten 35 diffuses into the silicon substrate 21 through the polysilicon film 31 and junction leakage increases. An object of the present invention is to provide a semiconductor device having a barrier metal layer with good coverage even for a fine contact hole having a step structure in the base. Means for Solving the Problems To solve the above problems
The present invention, over a part of the gate electrode on a plurality of diffusion layers formed in the semiconductor substrate between the gate electrode and on the side wall having a side wall made of an insulating film
A polysilicon film having a step structure by lapping, a barrier metal comprising a silicide film of a transition metal or a refractory metal and a nitride film of the transition metal or a refractory metal on the entire surface of the polysilicon film. film is formed, via the barrier metal film, a semiconductor device the conductive layer and which is formed in the contact hole formed in the interlayer insulating film and the polysilicon film is characterized by being electrically connected It is. In addition, on a diffusion layer formed on a semiconductor substrate between a plurality of gate electrodes having a curved side wall formed of an insulating film and on the side wall ,
From the flat substrate surface to the position where the part of the gate electrode overlaps through the curved part on the sidewall
Patterning a polysilicon film so as to cover a step portion of the above, a step of depositing a transition metal or a high melting point metal on the entire surface of the polysilicon film, and a heat treatment to form the polysilicon film and the transition metal or the high melting point metal. The step of forming a silicide film of the transition metal or high melting point metal, and after removing the unreacted transition metal or high melting point metal,
Heat treating the silicide film in a nitrogen atmosphere to form a nitride film of the transition metal or refractory metal on the surface, a step of forming an interlayer insulating film,
From the flat part on the board surface to the curved part on the sidewall
Form a contact hole in the polysilicon film top over a part
A step of forming, to form a conductive layer in the contact hole, characterized in that a step of electrically connecting the conductive layer and the polysilicon film through the silicide film and nitride film And a method for manufacturing a semiconductor device. DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, the present invention will be described in detail based on embodiments of the present invention. FIG. 1 is a structural sectional view of a semiconductor device according to an embodiment of the present invention, and FIG. 2 is a manufacturing process diagram of the semiconductor device shown in FIG. 1 and 2, reference numeral 1 denotes a silicon substrate, 2 denotes an isolation oxide film, 3a denotes a low concentration impurity diffusion layer, 3b denotes a high concentration impurity diffusion layer, 4 denotes a gate insulating film, 5 denotes a gate electrode, and 6 denotes an insulating film. , 6a are sidewalls, 7 is a polysilicon film, 8 is a titanium (Ti) film, 9
Is a titanium silicide film, 10 is a titanium nitride film,
Reference numeral 11 denotes an interlayer insulating film, 12 denotes a tungsten plug, and 13 denotes a wiring. In this embodiment, a titanium film is used, but Ti, Co,
What reacts with polysilicon and forms a silicide layer, such as W, Ni, Mo, Ta, and TiW, is used. As shown in FIG. 1, the semiconductor device according to the present invention has a structure on the high-concentration impurity diffusion layer 3b formed on the semiconductor substrate 1 between the gate electrodes 5 having the side walls 6a made of the insulating film 6 and the side walls. 6a, a polysilicon film 7 having a predetermined shape is formed on the entire surface of the polysilicon film 7; and a silicide film 9 of a transition metal or a high melting point metal and a nitride film 10 of the transition metal or the high melting point metal are formed on the entire surface. A barrier metal layer is formed, and a conductive layer buried in a contact hole formed in the interlayer insulating film 10 is electrically connected to the polysilicon film via the barrier metal layer. Of the barrier metal layers, the nitride film 10 functions as a diffusion barrier, and the silicide film 9 functions to reduce contact resistance. Next, a manufacturing process of the semiconductor device according to one embodiment of the present invention will be described with reference to FIG. First, a silicon substrate 1 is formed by a conventional technique.
A gate electrode 4 made of polysilicon is formed thereon via a gate insulating film 5, and a low concentration impurity diffusion layer 3a is formed by ion implantation using the gate electrode 4 as a mask. Thereafter, an insulating film is formed on the entire surface, sidewalls are formed by etch back, and then the high concentration impurity
To form [0019] Next, the polysilicon film 7 is formed approximately 500 Å, a polysilicon film 7 (which is also applicable in implantation of phosphorus P.) Arsenic As the implantation energy 80 keV, a dose of 6 × 10 15 cm -2 And then patterning into a predetermined shape. The conditions for implantation into the polysilicon film 7 are optimized in terms of both the suppression of the short Chanel effect and the reduction of the Kelvin resistance. For example, when the dose is increased, the short channel effect tends to deteriorate, and when the dose is decreased, the resistance tends to increase. Next, a thickness of 300
A titanium film 8 having a thickness of about 2000 ° is formed. in this case,
Since it is desirable that the titanium film 8 is entirely a titanium silicide film (a step of removing the unreacted titanium film later can be omitted), the film thickness is desirably about 300 ° (FIG. 2).
(A)). The deposition of the titanium film 8 is preferably performed by a CVD method or a sputtering method that does not use a collimator and has good coverage for the step. Next, using a RTA in a nitrogen atmosphere,
When heating is performed at 0 ° C. to 700 ° C., particularly about 675 ° C. for about 30 seconds, a reaction between the titanium film 8 and the polysilicon film 7 occurs, and a silicide film 9 is formed (FIG. 2B). 70
If the temperature exceeds 0 ° C., silicidation occurs rapidly, which is not preferable. At this time, the unreacted titanium film 7 and the titanium film 7 on the insulating film are removed by etching at about 150 ° C. using a mixed solution of H 2 SO 4 + H 2 O 2 + H 2 O. In the step of removing the unreacted titanium film 8, if the unreacted titanium film 8 remains, 850 for lowering the resistance of the later silicide film 9 is performed.
At the time of the heat treatment at about ° C, silicidation is further promoted, so that junction leakage may increase or a short circuit may occur between the gate electrode and the diffusion layer. Through the above steps, the titanium silicide film 9 is exposed on the entire surface of the polysilicon film 7. Next, heat treatment is performed in a nitrogen atmosphere at 800 ° C. or higher, preferably 850 ° C., for 10 seconds to obtain a structure necessary for lowering the resistance of the titanium silicide film 9. A nitride film 10 is formed (FIG. 2C). Next, the interlayer insulating film 11 is formed using a conventional technique.
After forming a contact hole, a tungsten plug 12 is formed, and an aluminum wiring 13 is formed by a normal sputtering method (FIG. 2D). In the present embodiment, the process using the tungsten plug 12 has been described. However, even when a wiring is directly contacted with a polysilicon film serving as a contact pad without using a plug, the wiring and the contact pad are used. It is possible to apply the barrier metal according to the present invention between the polysilicon film. As described above in detail, according to the present invention, it is possible to obtain a barrier metal layer which is well-covered for a contact hole having a step in a base.
Junction leakage due to diffusion of tungsten used for the plug and aluminum used for the wiring can be significantly reduced. Therefore, a semiconductor device having fine contacts can be manufactured, and miniaturization and high integration of LSI can be achieved.

【図面の簡単な説明】 【図1】本発明の一実施の形態の半導体装置の構造断面
図である。 【図2】本発明の一実施の形態の半導体装置の製造工程
図である。 【図3】従来の半導体装置の製造工程図である。 【図4】従来の問題点の説明に供する図である。 【符号の説明】 1 シリコン基板 2 アイソレーション酸化膜 3a 低濃度不純物拡散層 3b 高濃度不純物拡散層 4 ゲート絶縁膜 5 ゲート電極 6 絶縁膜 6a サイドウォール 7 ポリシリコン膜 8 チタン膜 9 チタンシリサイド膜 10 チタンナイトライド膜 11 層間絶縁膜 12 タングステンプラグ 13 配線
BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a structural sectional view of a semiconductor device according to an embodiment of the present invention. FIG. 2 is a manufacturing process diagram of the semiconductor device according to one embodiment of the present invention; FIG. 3 is a manufacturing process diagram of a conventional semiconductor device. FIG. 4 is a diagram for explaining a conventional problem. [Description of Reference Numerals] 1 silicon substrate 2 isolation oxide film 3a low concentration impurity diffusion layer 3b high concentration impurity diffusion layer 4 gate insulating film 5 gate electrode 6 insulating film 6a sidewall 7 polysilicon film 8 titanium film 9 titanium silicide film 10 Titanium nitride film 11 Interlayer insulating film 12 Tungsten plug 13 Wiring

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H01L 21/28 301 H01L 21/768 ──────────────────────────────────────────────────続 き Continued on the front page (58) Field surveyed (Int.Cl. 7 , DB name) H01L 21/28 301 H01L 21/768

Claims (1)

(57)【特許請求の範囲】 【請求項1】 絶縁膜から成る湾曲した側面形状のサイ
ドウォールを有する複数のゲート電極間の半導体基板に
形成された拡散層上及び上記サイドウォール上に、平坦
な基板面からサイドウォール上の湾曲部分上を経てゲー
ト電極の一部をオーバーラップする位置に至るまでの段
差部分を覆うようにポリシリコン膜をパターン形成する
工程と、 該ポリシリコン膜全面に遷移金属又は高融点金属を堆積
させる工程と、 熱処理により、上記ポリシリコン膜と遷移金属又は高融
点金属とを反応させ、上記遷移金属又は高融点金属のシ
リサイド膜を形成する工程と、 未反応の遷移金属又は高融点金属を除去した後、窒素雰
囲気中で上記シリサイド膜を熱処理することにより、表
面に上記遷移金属又は高融点金属のナイトライド膜を形
成する工程と、層間絶縁膜を形成する工程と、 基板面上の平坦部分からサイドウォール上の湾曲部分の
一部にわたる ポリシリコン膜上部にコンタクトホール
形成する工程と、 該コンタクトホール内に導電層を形成し、上記シリサイ
ド膜及びナイトライド膜を介して上記導電層と上記ポリ
シリコン膜とを電気的に接続する工程とを有することを
特徴とする、半導体装置の製造方法。
(57) Claims 1. On a diffusion layer formed on a semiconductor substrate between a plurality of gate electrodes having side walls having a curved side surface made of an insulating film, and on the sidewalls Top , flat
From the substrate surface to the position where a part of the gate electrode overlaps through the curved portion on the sidewall.
Patterning a polysilicon film so as to cover the difference portion ; depositing a transition metal or a refractory metal on the entire surface of the polysilicon film; and heat treating the polysilicon film and the transition metal or the refractory metal. Reacting and forming a silicide film of the transition metal or high melting point metal, and removing the unreacted transition metal or high melting point metal, and then heat-treating the silicide film in a nitrogen atmosphere. A step of forming a nitride film of a metal or a refractory metal, a step of forming an interlayer insulating film, and a step of forming a curved portion on a sidewall from a flat portion on a substrate surface.
A contact hole in the polysilicon film upper wide portion
Forming, and forming a conductive layer in the contact hole, and electrically connecting the conductive layer and the polysilicon film via the silicide film and the nitride film. , A method of manufacturing a semiconductor device.
JP31292095A 1995-11-30 1995-11-30 Method for manufacturing semiconductor device Expired - Lifetime JP3377896B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP31292095A JP3377896B2 (en) 1995-11-30 1995-11-30 Method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP31292095A JP3377896B2 (en) 1995-11-30 1995-11-30 Method for manufacturing semiconductor device

Publications (2)

Publication Number Publication Date
JPH09153468A JPH09153468A (en) 1997-06-10
JP3377896B2 true JP3377896B2 (en) 2003-02-17

Family

ID=18035067

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31292095A Expired - Lifetime JP3377896B2 (en) 1995-11-30 1995-11-30 Method for manufacturing semiconductor device

Country Status (1)

Country Link
JP (1) JP3377896B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100358175B1 (en) * 1998-12-24 2002-12-18 주식회사 하이닉스반도체 Method of fabricating tungsten bit line of semiconductor device
KR100527577B1 (en) * 1999-12-24 2005-11-09 주식회사 하이닉스반도체 Fabricating method for semiconductor device
US6603166B2 (en) 2001-03-14 2003-08-05 Honeywell International Inc. Frontside contact on silicon-on-insulator substrate

Also Published As

Publication number Publication date
JPH09153468A (en) 1997-06-10

Similar Documents

Publication Publication Date Title
JP3571301B2 (en) Method for forming contact hole in semiconductor device
US5472897A (en) Method for fabricating MOS device with reduced anti-punchthrough region
JP3626058B2 (en) Manufacturing method of semiconductor device
US6555450B2 (en) Contact forming method for semiconductor device
JPS63299251A (en) Manufacture of semiconductor device
JP3022744B2 (en) Semiconductor device and manufacturing method thereof
JP3466874B2 (en) Semiconductor device and manufacturing method thereof
JPH03218626A (en) Wiring contact structure of semiconductor device and manufacture thereof
JP2002280452A (en) Integrated circuit device capable of effectively preventing short circuit and method of manufacturing the same
JPH10223770A (en) Semiconductor device and manufacturing method thereof
JP2944903B2 (en) Method for manufacturing field effect transistor
JP3161408B2 (en) Semiconductor device and manufacturing method thereof
JPH0878354A (en) Contact in integrated circuit and manufacturing method thereof
US6833293B2 (en) Semiconductor device and method for manufacturing the same
JP2945964B2 (en) Wiring structure of semiconductor element
JP3377896B2 (en) Method for manufacturing semiconductor device
US6077763A (en) Process for fabricating a self-aligned contact
JP2910653B2 (en) Method for manufacturing semiconductor device
JP3075351B2 (en) Semiconductor device and manufacturing method thereof
JPH08264771A (en) Semiconductor device and manufacturing method thereof
US6586162B2 (en) Simple photo development step to form TiSix gate in DRAM process
JP3209639B2 (en) Method for manufacturing semiconductor device
JP3172229B2 (en) Method for manufacturing semiconductor device
JP3596062B2 (en) Method of forming contact structure
JPH10284438A (en) Semiconductor integrated circuit and manufacturing method thereof

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071206

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081206

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091206

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091206

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101206

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101206

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111206

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111206

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121206

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121206

Year of fee payment: 10

EXPY Cancellation because of completion of term