JP3377928B2 - Circuit board - Google Patents
Circuit boardInfo
- Publication number
- JP3377928B2 JP3377928B2 JP13892997A JP13892997A JP3377928B2 JP 3377928 B2 JP3377928 B2 JP 3377928B2 JP 13892997 A JP13892997 A JP 13892997A JP 13892997 A JP13892997 A JP 13892997A JP 3377928 B2 JP3377928 B2 JP 3377928B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- heat
- insulating substrate
- thermal
- heat transfer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
Landscapes
- Structure Of Printed Boards (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
【0001】[0001]
【発明の属する技術分野】本発明は、ICなどの発熱性
を有する電子部品を搭載する回路基板において、その熱
を効率的に放熱するための構造の改良に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an improvement in a structure for efficiently dissipating heat in a circuit board on which an electronic component having heat generating properties such as an IC is mounted.
【0002】[0002]
【従来技術】従来から、セラミックスまたは有機樹脂な
どからなる絶縁基板の表面に、ICや抵抗素子などの電
子部品を搭載した回路基板が知られている。最近に至っ
て、これらの回路基板に搭載される電子部品の高集積化
等に伴い、たとえば、IC素子などの電子部品は、それ
自体が作動する時に発生する熱が大きくなりつつあり、
それに伴い、その熱によって、発熱する電子部品やその
他の電子部品に、作動状態に悪影響を及ぼすことから、
それらの熱をいかに効率的に放熱するかが大きな課題と
なっている。2. Description of the Related Art Conventionally, a circuit board is known in which electronic parts such as ICs and resistance elements are mounted on the surface of an insulating board made of ceramics or organic resin. With the recent increase in the degree of integration of electronic components mounted on these circuit boards, for example, in electronic components such as IC elements, the heat generated when the components themselves operate is increasing,
Accordingly, the heat adversely affects the operating state of the electronic components and other electronic components that generate heat.
A major issue is how to efficiently dissipate such heat.
【0003】従来から用いられる一般的な放熱構造とし
ては、図3に示すように、絶縁基板11の一方の表面に
ハイブリッドICなどの電子部品12が実装され、他方
の表面に放熱体13を取付け、電子部品12から発生す
る熱を絶縁基板11内に設けられた伝熱用ビアホール導
体(以下、サーマルビアという。)14を経由して放熱
体13に伝えられ、その放熱体から直接またはそれに接
合された放熱フィンから大気に放出される構造からな
る。As a general heat dissipation structure used conventionally, as shown in FIG. 3, an electronic component 12 such as a hybrid IC is mounted on one surface of an insulating substrate 11, and a heat radiator 13 is mounted on the other surface. The heat generated from the electronic component 12 is transmitted to the heat radiator 13 via a heat transfer via-hole conductor (hereinafter referred to as a thermal via) 14 provided in the insulating substrate 11, and the heat radiator directly or bonded to the heat radiator 13. The heat radiation fins are released into the atmosphere.
【0004】[0004]
【発明が解決しようとする課題】しかしながら、ハイブ
リッドICなどのように複数のIC素子が搭載される回
路基板においては、局所的な熱の淀みが点在するため
に、特に自動車などのエンジン制御などに用いられる回
路基板においては、IC部の温度が保証作動温度以上に
なる場合があった。その対策として、ヒートシンクが基
板背面に直接接着され、放熱の多くを放熱用サーマルビ
アを通して基板背面から行っていた。従って、そのサー
マルビアは、数多く、または太く形成した方が伝熱性に
優れる。However, in a circuit board on which a plurality of IC elements are mounted, such as a hybrid IC, local stagnation of heat is scattered, so engine control for automobiles, etc. In the circuit board used for the above, the temperature of the IC part sometimes exceeds the guaranteed operating temperature. As a countermeasure, a heat sink is directly bonded to the back surface of the substrate, and most of the heat radiation is performed from the back surface of the substrate through a thermal via for heat radiation. Therefore, the number of thermal vias formed or the thermal vias formed thicker are superior in heat conductivity.
【0005】しかしながら、アルミナ焼結体からなる絶
縁基板に対して、WやMoなどの高融点金属によってサ
ーマルビアを絶縁基板との同時焼成によって形成する場
合、アルミナ基板の熱膨張係数が8ppm/℃、高融点
金属の熱膨張係数が約5ppm/℃と異なるために、サ
ーマルビア径を0.5mm以上にしたり、数多く形成し
すぎると、焼成時に基板に反りが生じたり、サーマルビ
ア周辺またはサーマルビア間に亀裂が生じるなどの問題
があった。However, when a thermal via is made of a refractory metal such as W or Mo by simultaneous firing with an insulating substrate made of an alumina sintered body, the thermal expansion coefficient of the alumina substrate is 8 ppm / ° C. Since the thermal expansion coefficient of the refractory metal is different from about 5ppm / ℃, if the thermal via diameter is set to 0.5mm or more, or if too many are formed, the substrate will warp during firing, or the thermal via periphery or the thermal via There was a problem such as cracks between them.
【0006】[0006]
【課題を解決するための手段】本発明者らは、サーマル
ビアの径を大きくすることなく、しかもセラミック絶縁
基板との同時焼成によって形成した場合においても亀裂
の発生のない、放熱効率に優れたサーマルビアの配列に
ついて検討を重ねた結果、電子部品を金属導体層上に搭
載し、基板の裏面に設けた放熱体を3個以上の伝熱用ビ
アホール導体によって熱的に接続し、その伝熱用ビアホ
ール導体を特定の間隔をおいて三角格子状に配列するこ
とにより、放熱効率を高められるとともに、セラミック
絶縁基板との同時焼成において亀裂の発生が抑制できる
ことを見いだした。DISCLOSURE OF THE INVENTION The inventors of the present invention have excellent heat dissipation efficiency without increasing the diameter of a thermal via and without causing cracks even when formed by co-firing with a ceramic insulating substrate. As a result of repeated studies on the arrangement of thermal vias, electronic components were mounted on the metal conductor layer, and the heat radiator provided on the back surface of the substrate was thermally connected by three or more via hole conductors for heat transfer, and the heat transfer was performed. It was found that by arranging the via-hole conductors in a triangular lattice pattern at specific intervals, the heat dissipation efficiency can be improved and cracks can be suppressed during co-firing with the ceramic insulating substrate.
【0007】即ち、本発明の回路基板は、第1の表面
と、第2の表面を具備するセラミック絶縁基板と、前記
第1の表面に金属導体層を介して搭載された電子部品
と、前記第2の表面に一体的に形成された放熱体と、前
記金属導体層と前記放熱体とを熱的に接続するための3
個以上の伝熱用ビアホール導体とを具備する回路基板で
あって、前記伝熱用ビアホール導体は、最大径dが0.
1〜0.4mmの円柱体から構成されるとともに、各ビ
アホール導体間が1.5d〜4.0dの間隔をもって、
隣接する各ビアホール導体の中心を結ぶ線分が正三角形
をなすように配列したことを特徴とするものであり、特
に、前記絶縁基板が、アルミナ質焼結体からなり、前記
伝熱用ビアホール導体が、W(タングステン)またはM
o(モリブデン)等の高融点金属からなる場合に、好適
に適用される。That is, the circuit board of the present invention includes a ceramic insulating substrate having a first surface and a second surface, an electronic component mounted on the first surface via a metal conductor layer, and 3 for thermally connecting the heat radiator integrally formed on the second surface with the metal conductor layer and the heat radiator
A circuit board comprising at least one heat transfer via-hole conductor, wherein the heat transfer via-hole conductor has a maximum diameter d of 0.
It is composed of a cylindrical body of 1 to 0.4 mm, and the distance between the via-hole conductors is 1.5d to 4.0d.
It is characterized in that the line segments connecting the centers of adjacent via-hole conductors are arranged so as to form an equilateral triangle. In particular, the insulating substrate is made of an alumina-based sintered body, But W (tungsten) or M
It is preferably applied when it is made of a refractory metal such as o (molybdenum).
【0008】[0008]
【発明の実施の形態】以下、本発明の図1を参照して説
明する。図1は、本発明の回路基板の一実施例を説明す
るための概略断面図である。図1によれば、本発明の回
路基板によれば、絶縁基板1の一方の表面に、IC素子
などの電子部品2が搭載される。この電子部品2は、絶
縁基板1の表面に形成された金属導体層3を介して搭載
されている。また、電子部品2は、絶縁基板1の表面に
形成された配線層(図示せず)と電気的に接続されてい
る。BEST MODE FOR CARRYING OUT THE INVENTION Hereinafter, the present invention will be described with reference to FIG. FIG. 1 is a schematic cross-sectional view for explaining one embodiment of the circuit board of the present invention. According to FIG. 1, according to the circuit board of the present invention, the electronic component 2 such as an IC element is mounted on one surface of the insulating substrate 1. The electronic component 2 is mounted via the metal conductor layer 3 formed on the surface of the insulating substrate 1. The electronic component 2 is electrically connected to a wiring layer (not shown) formed on the surface of the insulating substrate 1.
【0009】絶縁基板1は、電気的に高電気抵抗を有す
る周知のセラミック絶縁材料から構成されるが、車載用
など過酷な条件下で優れた耐久性を保つ上で、アルミ
ナ、AlN、Si3 N4 などのセラミックスが望まし
い。また、絶縁基板1の内部には、電子部品2や表面配
線層と接続される内部配線層(図示せず)が形成される
場合もある。The insulating substrate 1 is made of a well-known ceramic insulating material having an electrically high electric resistance, but alumina, AlN, and Si 3 are used in order to maintain excellent durability under harsh conditions such as vehicle mounting. Ceramics such as N 4 are desirable. In some cases, an internal wiring layer (not shown) connected to the electronic component 2 and the surface wiring layer may be formed inside the insulating substrate 1.
【0010】一方、金属導体層3は、それ自体、電子部
品と直接的に接触しているために、電子部品2から発生
した熱を効率的に伝達させる作用をなすものである。そ
のため、金属導体層3は、銅、銀などの高熱伝導性金属
から構成されることが望ましい。この金属導体層は、5
〜15μmの厚みが形成されるのが適当であり、絶縁基
板が、セラミックスからなる場合には、セラミックスの
表面に銅などの金属を含むペーストを塗布し、800〜
1100℃の適当な温度で焼き付け処理することにより
形成される。On the other hand, since the metal conductor layer 3 itself is in direct contact with the electronic component, the metal conductor layer 3 serves to efficiently transfer the heat generated from the electronic component 2. Therefore, it is desirable that the metal conductor layer 3 be made of a metal with high thermal conductivity such as copper or silver. This metal conductor layer is 5
It is suitable that a thickness of ˜15 μm is formed, and when the insulating substrate is made of ceramics, a paste containing a metal such as copper is applied to the surface of the ceramics,
It is formed by baking at an appropriate temperature of 1100 ° C.
【0011】図1において、絶縁基板1の裏面には、放
熱体4が絶縁基板1の一体的に形成されている。この放
熱体は、それ自体、高熱伝導性材料から構成されるもの
で、例えば、銅−タングステン、コバー(Kova
r)、アルミニウムなどが挙げられる。この放熱体4
は、絶縁基板1に対してロウ付け、半田付け等の手法に
よって一体的に取り付けられている。In FIG. 1, a radiator 4 is integrally formed on the back surface of the insulating substrate 1 with the insulating substrate 1. The heat radiator itself is made of a material having high thermal conductivity, and is made of, for example, copper-tungsten or Kova.
r), aluminum and the like. This radiator 4
Are integrally attached to the insulating substrate 1 by a method such as brazing or soldering.
【0012】また、本発明の回路基板においては、絶縁
基板1の内部に伝熱用ビアホール導体(以下、サーマル
ビアという場合がある。)5を有する。このサーマルビ
ア5は、金属導体層3と放熱体4とを熱的に接続するよ
うに、絶縁基板1内部を貫通するように形成される。ま
た、サーマルビア5は、金属からなる円柱体から構成さ
れる。Further, the circuit board of the present invention has a heat transfer via-hole conductor (hereinafter also referred to as a thermal via) 5 inside the insulating substrate 1. The thermal via 5 is formed so as to penetrate the inside of the insulating substrate 1 so as to thermally connect the metal conductor layer 3 and the radiator 4. The thermal via 5 is composed of a cylindrical body made of metal.
【0013】本発明によれば、上記のサーマルビア5
は、3個以上有するものであり、その最大径dが0.1
〜0.4mm、特に0.15〜0.3mmであることが
必要である。これは、最大径が0.4mmよりも大きい
と、セラミック絶縁基板との熱膨張差によって亀裂や基
板の反りが発生したり、0.1mmよりも小さいとサー
マルビアの伝熱機能が低くなるためである。According to the present invention, the thermal via 5 described above is used.
Has three or more, and the maximum diameter d is 0.1
.About.0.4 mm, especially 0.15 to 0.3 mm. This is because if the maximum diameter is larger than 0.4 mm, cracks or warpage of the substrate occurs due to the difference in thermal expansion from the ceramic insulating substrate, and if it is smaller than 0.1 mm, the heat transfer function of the thermal via becomes low. Is.
【0014】また、本発明によれば、3個以上のサーマ
ルビアが、図2の配置図に示すように、隣接するサーマ
ルビア同士の間隔cがすべて1.5d〜4.0d、特に
1.5d〜3.0dの間隔をもつように配列する。それ
によって、隣接する各ビアホール導体の中心を結ぶ線分
によって正三角形が形成され、サーマルビアは三角格子
状に配列されることになる。Further, according to the present invention, as shown in the layout diagram of FIG. 2, three or more thermal vias have an interval c between adjacent thermal vias of all 1.5d to 4.0d, particularly 1.d. It is arranged so as to have an interval of 5d to 3.0d. As a result, an equilateral triangle is formed by the line segment connecting the centers of adjacent via-hole conductors, and the thermal vias are arranged in a triangular lattice pattern.
【0015】このように、本発明では、サーマルビア同
士の間隔cを上記のように設定することにより、効率的
な熱伝達を行うとともに、セラミック絶縁基板との同時
焼成の場合においてもサーマルビア周辺、サーマルビア
間での亀裂の発生を抑制することができるものであり、
この間隔cが1.5dよりも小さいと、サーマルビア5
間に存在する絶縁基板のセラミックスの厚みが薄くなる
ことにより、このサーマルビア5を同時焼成によって形
成する場合において、亀裂が発生しやすくなるという問
題がある。また、間隔cが4.0dよりも大きいと、単
位面積当たりの放熱性が大幅に小さくなるために、放熱
効率が低下するためである。As described above, in the present invention, by setting the interval c between the thermal vias as described above, efficient heat transfer is performed, and even in the case of simultaneous firing with the ceramic insulating substrate, the periphery of the thermal vias. It is possible to suppress the occurrence of cracks between the thermal vias,
If this distance c is smaller than 1.5d, the thermal via 5
There is a problem that cracks are likely to occur when the thermal vias 5 are formed by co-firing because the thickness of the ceramics of the insulating substrate existing between them is thin. Further, if the distance c is larger than 4.0d, the heat dissipation performance per unit area is significantly reduced, and the heat dissipation efficiency is reduced.
【0016】さらに、サーマルビアを四角格子状に形成
すると、単位面積あたりのサーマルビアの形成数が少な
くなり放熱性が低下するとともに、一個のサーマルビア
周辺のサーマルビアとの距離が四角格子状での辺と対角
線に位置するサーマルビアによって距離が異なる結果、
サーマルビアに対する周辺の応力分布が不均一となりサ
ーマルビア間のセラミックスに亀裂が発生しやすくな
る。Further, if the thermal vias are formed in a square lattice shape, the number of thermal vias formed per unit area is reduced and the heat dissipation is deteriorated, and the distance between the thermal vias around one thermal via is a square lattice shape. As a result of different distances depending on the thermal vias located on the diagonal of the
The stress distribution around the thermal vias becomes non-uniform, and cracks easily occur in the ceramics between the thermal vias.
【0017】本発明において、サーマルビア5をセラミ
ック絶縁基板1内に形成するには、例えば、アルミナを
主体とする混合粉末をスラリー化した後、これをドクタ
ーブレード法等のシート成形法によってグリーンシート
を作製し、このグリーンシートに対して所定径のホール
をマイクロドリル等によって形成し、その後、タングス
テン、モリブデンなどの高融点金属を含む導体ペースト
をそのホール内に充填する。そして、これを1500〜
1800℃の非酸化性雰囲気中で加熱して、グリーンシ
ートとサーマルビアを同時焼成することにより形成され
る。In the present invention, in order to form the thermal vias 5 in the ceramic insulating substrate 1, for example, a mixed powder mainly containing alumina is slurried and then formed into a green sheet by a sheet forming method such as a doctor blade method. A hole having a predetermined diameter is formed in the green sheet by a microdrill or the like, and then the hole is filled with a conductor paste containing a refractory metal such as tungsten or molybdenum. And this is 1500-
It is formed by heating in a non-oxidizing atmosphere at 1800 ° C. and simultaneously firing the green sheet and the thermal via.
【0018】[0018]
【実施例】アルミナを主体とする混合粉末をスラリー化
した後、ドクターブレード法により、厚さ300μmの
グリーンシートを作製した。そして、このグリーンシー
トを6層積層した後、10mm四方の領域にマイクロド
リルを用いて、焼成後の直径、ピッチが表1となるよう
にビアホールを形成した。そして、そのホール内にタン
グステンにアルミナを添加して混合した導体ペーストを
充填した。その後、これを1600℃の還元雰囲気で同
時焼成して、回路基板を作製した。Example A green sheet having a thickness of 300 μm was prepared by a doctor blade method after making a mixed powder mainly containing alumina into a slurry. Then, after stacking 6 layers of this green sheet, a via hole was formed in a region of 10 mm square by using a microdrill so that the diameter and pitch after firing were as shown in Table 1. Then, the hole was filled with a conductor paste in which alumina was added to tungsten and mixed. Then, this was co-fired in a reducing atmosphere at 1600 ° C. to produce a circuit board.
【0019】焼成後に基板のサーマルビアの端面が露出
した一方の表面に銅ペーストを塗布し900℃で焼き付
け処理して10μmの厚さの金属導体層を形成した。ま
た、基板の他方の表面に、アルミニウムからなる放熱体
をサーマルビアと接続される位置にSi系接着材を用い
て取付けた。なお、配列の比較例として、サーマルビア
を四角格子状に配列したものを上記と同様にして作製し
た。After firing, copper paste was applied to one surface of the substrate where the end surface of the thermal via was exposed and baked at 900 ° C. to form a metal conductor layer having a thickness of 10 μm. Further, a radiator made of aluminum was attached to the other surface of the substrate at a position where it was connected to the thermal via, using a Si-based adhesive. In addition, as a comparative example of arrangement, an arrangement in which thermal vias are arranged in a square lattice shape was produced in the same manner as above.
【0020】得られた各回路基板に対して、仕上がり状
況として、目視によるサーマルビア間の亀裂の発生およ
び基板の反りの発生を実体顕微鏡で観察した。また、回
路基板を金属導体層上にヒータチップを取付け、100
℃の雰囲気中で一定の出力を加えて発熱させた時のアル
ミニウム放熱体の温度を測定した。測定の結果は、表1
に示した。As for the finished state of each of the obtained circuit boards, the occurrence of cracks between the thermal vias and the occurrence of warpage of the boards were visually observed with a stereoscopic microscope. In addition, a heater chip is attached to the circuit board on the metal conductor layer,
The temperature of the aluminum radiator was measured when heat was generated by applying a constant output in an atmosphere of ° C. The measurement results are shown in Table 1.
It was shown to.
【0021】[0021]
【表1】 [Table 1]
【0022】表1の結果から明らかなように、サーマル
ビア直径dが0.1〜0.4mm、c/dが1.5〜
4.0の場合において、亀裂や反りの発生がなく、ヒー
トシンクの温度が130℃以上と高く、サーマルビアに
よる熱伝達性に優れることがわかった。As is clear from the results shown in Table 1, the thermal via diameter d is 0.1 to 0.4 mm and c / d is 1.5 to.
In the case of 4.0, it was found that there was no crack or warpage, the temperature of the heat sink was as high as 130 ° C. or higher, and the heat transfer due to the thermal via was excellent.
【0023】これに対して、サーマルビア径dが0.4
mmを越えた場合、サーマルビア周辺に多数の亀裂の発
生が観察された。また、c/dが1.5より小さい場合
においても多数の亀裂が確認された。4.0より大きい
と熱伝達性が低下した。On the other hand, the thermal via diameter d is 0.4.
When it exceeds mm, a large number of cracks are observed around the thermal via. Also, many cracks were confirmed even when c / d was less than 1.5. If it is more than 4.0, the heat transfer property is lowered.
【0024】また、四角格子状に配列した試料No.12
と、同一直径、同一ピッチで三角格子状に配列した試料
No.9と比較すると、三角格子状に配列した方が熱伝達
性に優れ、しかも四角格子状の場合、わずかに亀裂の発
生が認められた。Sample No. 12 arranged in a square lattice pattern
When compared with Sample No. 9 in which the same diameter and the same pitch are arranged in a triangular lattice pattern, the triangular lattice pattern is superior in heat transfer property, and in the case of a square lattice pattern, a slight crack is observed. Was given.
【0025】[0025]
【発明の効果】以上詳述した通り、本発明の回路基板
は、複数個のサーマルビアの直径、ビア間距離および配
列を調整することにより、セラミック絶縁基板に同時焼
成によってサーマルビアを用いた場合に、反りや亀裂の
発生なく、放熱効率を高めることができる。これによ
り、ICなどの電子部品から発生する熱を効率的に放熱
体に伝達することが可能となり、ICの誤動作などの発
生のない信頼性の高い回路基板を提供できる。As described above in detail, in the circuit board of the present invention, when the thermal vias are used in the ceramic insulating substrate by co-firing by adjusting the diameter, the distance between the vias and the arrangement of the thermal vias. In addition, the heat dissipation efficiency can be improved without the occurrence of warpage or cracks. As a result, the heat generated from the electronic component such as the IC can be efficiently transmitted to the radiator, and a highly reliable circuit board without malfunction of the IC can be provided.
【図1】本考案の回路基板の一実施例を説明するための
概略断面図である。FIG. 1 is a schematic sectional view for explaining an embodiment of a circuit board of the present invention.
【図2】本発明におけるサーマルビアの配置を説明する
ための概略図である。FIG. 2 is a schematic diagram for explaining the arrangement of thermal vias in the present invention.
【図3】従来の回路基板を説明するための概略断面図で
ある。FIG. 3 is a schematic cross-sectional view for explaining a conventional circuit board.
1 絶縁基板 2 電子部品 3 金属導体層 4 放熱体 5 サーマルビア 1 Insulation board 2 electronic components 3 Metal conductor layer 4 radiator 5 thermal vias
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H01L 23/12 ─────────────────────────────────────────────────── ─── Continuation of front page (58) Fields surveyed (Int.Cl. 7 , DB name) H01L 23/12
Claims (2)
ミック絶縁基板と、前記第1の表面に金属導体層を介し
て搭載された電子部品と、前記第2の表面に一体的に形
成された放熱体と、前記金属導体層と前記放熱体とを熱
的に接続するための3個以上の伝熱用ビアホール導体と
を具備する回路基板であって、前記伝熱用ビアホール導
体は、最大径dが0.1〜0.4mmの円柱体から構成
されるとともに、各ビアホール導体間が1.5d〜4.
0dの間隔をもって、隣接する各ビアホール導体の中心
を結ぶ線分が正三角形をなすように配列したことを特徴
とする回路基板。1. A ceramic insulating substrate having a first surface and a second surface, an electronic component mounted on the first surface via a metal conductor layer, and an integral part of the second surface. A circuit board comprising: a heat dissipation member formed on the heat dissipation member; and three or more heat transfer via hole conductors for thermally connecting the metal conductor layer and the heat dissipation member, the heat transfer via hole conductor being provided. Is composed of a columnar body having a maximum diameter d of 0.1 to 0.4 mm, and the distance between the via-hole conductors is 1.5d to 4.
A circuit board in which line segments connecting the centers of adjacent via-hole conductors are arranged at regular intervals of 0d so as to form an equilateral triangle.
り、前記伝熱用ビアホール導体が、W(タングステン)
またはMo(モリブデン)等の高融点金属からなること
を特徴とする請求項1記載の回路基板。2. The insulating substrate is made of an alumina sintered body, and the heat transfer via-hole conductor is W (tungsten).
The circuit board according to claim 1, which is made of a refractory metal such as Mo (molybdenum).
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13892997A JP3377928B2 (en) | 1997-05-28 | 1997-05-28 | Circuit board |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13892997A JP3377928B2 (en) | 1997-05-28 | 1997-05-28 | Circuit board |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10335514A JPH10335514A (en) | 1998-12-18 |
| JP3377928B2 true JP3377928B2 (en) | 2003-02-17 |
Family
ID=15233449
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13892997A Expired - Fee Related JP3377928B2 (en) | 1997-05-28 | 1997-05-28 | Circuit board |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3377928B2 (en) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3929660B2 (en) * | 1999-10-29 | 2007-06-13 | 京セラ株式会社 | Insulating alumina substrate and alumina copper-clad circuit substrate |
| JP3668083B2 (en) * | 1999-12-27 | 2005-07-06 | 京セラ株式会社 | Ceramic wiring board |
| JP2005235840A (en) * | 2004-02-17 | 2005-09-02 | Nec Corp | Printed board, and heat radiator of heating electronic component mounted thereon |
| JP2015056546A (en) | 2013-09-12 | 2015-03-23 | アルプス電気株式会社 | Electronic circuit module |
| JP6275989B2 (en) * | 2013-10-11 | 2018-02-07 | 日本特殊陶業株式会社 | Ceramic wiring board |
| JP6567305B2 (en) * | 2015-03-20 | 2019-08-28 | Agc株式会社 | LED light source |
| JP2017157693A (en) * | 2016-03-02 | 2017-09-07 | 日本特殊陶業株式会社 | Wiring board |
| CN114300419A (en) * | 2021-12-09 | 2022-04-08 | 扬州扬杰电子科技股份有限公司 | A kind of IGBT high thermal conductivity packaging structure and preparation method |
-
1997
- 1997-05-28 JP JP13892997A patent/JP3377928B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10335514A (en) | 1998-12-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4915058B2 (en) | LED component and manufacturing method thereof | |
| JP3377928B2 (en) | Circuit board | |
| JP2002198660A (en) | Circuit board and method of manufacturing the same | |
| JPH06104350A (en) | Multilayer wiring board | |
| CN108028232B (en) | Wiring board, electronic device, and electronic module | |
| JP2000269392A (en) | Semiconductor module and heat dissipation insulating plate | |
| JPH10326984A (en) | Wiring board module | |
| JPS617647A (en) | Circuit substrate | |
| JP3588315B2 (en) | Semiconductor element module | |
| JP2001127224A (en) | Insulating alumina substrate and alumina copper bonded circuit board | |
| JPH0513610A (en) | Semiconductor integrated circuit chip mounting substrate | |
| JP2965223B2 (en) | Composite board for heat dissipation | |
| JP2000077583A (en) | Electronic component package and method of manufacturing the same | |
| JPWO2020095980A1 (en) | Wiring boards, composite boards and electrical equipment | |
| JP2000114442A (en) | Package for electronic components | |
| JP2000164996A (en) | Ceramic wiring board | |
| JPH1117047A (en) | Substrate for mounting electronic components | |
| KR20050086589A (en) | Method and structures for enhanced temperature control of high power components on multilayer ltcc and ltcc-m boards | |
| JPH10135405A (en) | Wiring board module | |
| JP2001230350A (en) | Method of manufacturing metal plate for heat radiation | |
| JPH11233674A (en) | Manufacture of ceramics substrate | |
| JP2568301Y2 (en) | IC chip mounting structure to wiring board | |
| JPH05114665A (en) | Heat radiative substrate | |
| JP2005223348A (en) | Multilayer board | |
| JPH0529509A (en) | Substrate for semiconductor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081206 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091206 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101206 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |