JP3378259B2 - How to create a contact structure - Google Patents
How to create a contact structureInfo
- Publication number
- JP3378259B2 JP3378259B2 JP54959498A JP54959498A JP3378259B2 JP 3378259 B2 JP3378259 B2 JP 3378259B2 JP 54959498 A JP54959498 A JP 54959498A JP 54959498 A JP54959498 A JP 54959498A JP 3378259 B2 JP3378259 B2 JP 3378259B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- mask
- electronic component
- region
- seed layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/01—Manufacture or treatment
- H10W70/05—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers
- H10W70/093—Connecting or disconnecting other interconnections thereto or therefrom, e.g. connecting bond wires or bumps
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4092—Integral conductive tabs, i.e. conductive parts partly detached from the substrate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/01—Manufacture or treatment
- H10W70/05—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
- H10W70/66—Conductive materials thereof
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
- H10W72/01204—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps using temporary auxiliary members, e.g. using sacrificial coatings or handle substrates
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
- H10W72/01215—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps forming coatings
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
- H10W72/01221—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps using local deposition
- H10W72/01225—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps using local deposition in solid form, e.g. by using a powder or by stud bumping
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
- H10W72/01231—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps using blanket deposition
- H10W72/01233—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps using blanket deposition in liquid form, e.g. spin coating, spray coating or immersion coating
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
- H10W72/01231—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps using blanket deposition
- H10W72/01233—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps using blanket deposition in liquid form, e.g. spin coating, spray coating or immersion coating
- H10W72/01235—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps using blanket deposition in liquid form, e.g. spin coating, spray coating or immersion coating by plating, e.g. electroless plating or electroplating
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
- H10W72/01231—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps using blanket deposition
- H10W72/01236—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps using blanket deposition in solid form, e.g. by using a powder or by laminating a foil
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
- H10W72/01231—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps using blanket deposition
- H10W72/01238—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps using blanket deposition in gaseous form, e.g. by CVD or PVD
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
- H10W72/01251—Changing the shapes of bumps
- H10W72/01255—Changing the shapes of bumps by using masks
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/019—Manufacture or treatment of bond pads
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/019—Manufacture or treatment of bond pads
- H10W72/01951—Changing the shapes of bond pads
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/0198—Manufacture or treatment batch processes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/072—Connecting or disconnecting of bump connectors
- H10W72/07231—Techniques
- H10W72/07236—Soldering or alloying
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
- H10W72/221—Structures or relative sizes
- H10W72/222—Multilayered bumps, e.g. a coating on top and side surfaces of a bump core
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
- H10W72/231—Shapes
- H10W72/232—Plan-view shape, i.e. in top view
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
- H10W72/231—Shapes
- H10W72/234—Cross-sectional shape, i.e. in side view
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
- H10W72/241—Dispositions, e.g. layouts
- H10W72/244—Dispositions, e.g. layouts relative to underlying supporting features, e.g. bond pads, RDLs or vias
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
- H10W72/241—Dispositions, e.g. layouts
- H10W72/245—Dispositions, e.g. layouts of outermost layers of multilayered bumps, e.g. bump coating being only on a part of a bump core
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
- H10W72/241—Dispositions, e.g. layouts
- H10W72/247—Dispositions of multiple bumps
- H10W72/248—Top-view layouts, e.g. mirror arrays
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
- H10W72/251—Materials
- H10W72/252—Materials comprising solid metals or solid metalloids, e.g. PbSn, Ag or Cu
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
- H10W72/251—Materials
- H10W72/255—Materials of outermost layers of multilayered bumps, e.g. material of a coating
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
- H10W72/29—Bond pads specially adapted therefor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/921—Structures or relative sizes of bond pads
- H10W72/923—Bond pads having multiple stacked layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/951—Materials of bond pads
- H10W72/952—Materials of bond pads comprising metals or metalloids, e.g. PbSn, Ag or Cu
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
- H10W90/722—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between stacked chips
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
- H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Measuring Leads Or Probes (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Wire Bonding (AREA)
- Coupling Device And Connection With Printed Circuit (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
Description
【発明の詳細な説明】
関連出願に対する相互参照
本特許出願は、Pedersen及びKhandrosにより1998年2
月4日に出願され「MICROELECTRONIC CONTACT STRUCTUR
ES」と題する、本出願人により所有される同時係属中の
米国特許出願第60/073,679号の一部継続出願であり、こ
の米国特許出願はここでの参照によって本明細書に組み
入れるものとする。DETAILED DESCRIPTION OF THE INVENTION Cross Reference to Related Applications This patent application was filed by Pedersen and Khandros 1998 2
"MICRO ELECTRONIC CONTACT STRUCTUR"
This is a continuation-in-part of co-pending U.S. patent application Ser. No. 60 / 073,679, entitled "ES," which is hereby incorporated by reference herein. .
本特許出願はまた、Eldridge,Khandros,Mathieu及びP
edersenにより1997年5月6日に出願され本出願人によ
り所有される同時係属中の米国特許出願第08/852,152号
(現状、出願中)及び1997年5月15日に出願されたその
対応PCT特許出願第US97/08634号(現状、1997年11月20
日にWO97/43654号として公開)の一部継続出願であり、
これらは何れもここでの参照によって本明細書に組み入
れるものとし、またこれら両者を以下では「親出願」と
呼ぶものとする。This patent application also applies to Eldridge, Khandros, Mathieu and P.
Co-pending US patent application Ser. No. 08 / 852,152 (currently pending) filed May 6, 1997 by edersen and owned by the applicant and its corresponding PCT filed May 15, 1997 Patent application No. US97 / 08634 (current situation, November 20, 1997)
Published as WO97 / 43654 on the day)
Both of which are hereby incorporated by reference herein, and both are hereinafter referred to as the "parent application."
本発明の技術分野
本発明は、電子部品の間で圧力による及び/又は従順
(compliant)な接続を達成するのに適した、弾性(バ
ネ)接触(相互接続)要素(構造体)に関し、より詳し
くは超小型微細接触構造体に関するものである。TECHNICAL FIELD OF THE INVENTION The present invention relates to elastic (spring) contact (interconnect) elements (structures) suitable for achieving pressure and / or compliant connections between electronic components, and more Specifically, it relates to a microminiature contact structure.
本発明の背景
Eldridge,Grube,Khandros及びMathieuにより1995年5
月26日に出願され本出願人により所有される同時係属中
の米国特許出願第08/452,255号(現状、出願中)及び19
95年11月13日に出願されたその対応PCT特許出願第US95/
14909号(現状、1996年6月6日にWO95/14909号として
公開)は、超小型電子(マイクロエレクトロニクス)用
の弾性相互接続要素を作成するための方法を開示してい
る。これは、可撓性のある細長いコア要素(例えばワイ
ヤの「軸」又は「骨格」)の一端を電子部品上の端子に
実装し、この可撓性コア要素及びこれに隣接する端子表
面の「シェル」でコーティングすることを包含する。こ
のシェルは、得られるバネ接触体が所定の力−たわみ特
性を有するように、厚み、降伏強度及び弾性係数が所定
の組み合わせとなるようにされた1又はより多くの材料
からなっている。コア要素の材料として例示されるもの
には金がある。コーティングの材料として例示されるも
のには、ニッケル及びその合金がある。得られるバネ接
触要素は、2又はより多くの電子部品、特に半導体デバ
イスを含む超小型電子部品の間で、圧力による、即ち取
り外し可能な接続を行うために使用することができる。BACKGROUND OF THE INVENTION By Eldridge, Grube, Khandros and Mathieu 1995 1995
Co-pending US patent application Ser. Nos. 08 / 452,255 (currently pending) and 19
Corresponding PCT patent application No. US95 / filed November 13, 1995
No. 14909 (currently published as WO95 / 14909 on June 6, 1996) discloses a method for making elastic interconnection elements for microelectronics. This mounts one end of a flexible elongate core element (eg, the "axis" or "skeleton" of the wire) to a terminal on an electronic component, the flexible core element and the " Coating with a "shell". The shell is made of one or more materials arranged in a given combination of thickness, yield strength and elastic modulus such that the resulting spring contact has a given force-deflection characteristic. Gold is an example of a material for the core element. Examples of coating materials include nickel and its alloys. The resulting spring contact element can be used to make a pressure or releasable connection between two or more electronic components, especially microelectronic components including semiconductor devices.
上述した親出願は、基板の表面上に堆積された多重の
マスク層に画定された開口内に、金属材料の少なくとも
1つの層を堆積することにより、バネ接触要素を製造す
ることを開示している。基板は、能動半導体デバイスの
ような電子部品でありうる。各々のバネ接触要素は基端
部と、接触端部と、中央本体部を有する。親出願に開示
された実施例の1つでは、接触端部は基端部からz軸に
沿ってオフセットして(ずれて)おり(異なる高さにあ
る)、またx軸方向とy軸方向の少なくとも1つに沿っ
てオフセットしている。このようにして、複数のバネ接
触要素が基板上に、相互に予め規定された空間的関係を
もって製造される。これらのバネ接触要素は別の電子部
品の端子と、一時的な(即ち圧力による)又は永続的な
(例えば半田付け又は蝋付け、或いは導電性接着剤によ
る接合)接続を行い、それらの間に電気的な接続をもた
らす。例示的な適用例では、これらのバネ接触要素は半
導体ウエハー上にある半導体デバイス上に配置され、そ
れにより半導体ウエハーから1つずつ切り出すに先立っ
て半導体デバイスをバーンイン及び/又は試験するため
に、半導体デバイスとの一時的な接続を行うことが可能
である。The parent application mentioned above discloses manufacturing a spring contact element by depositing at least one layer of a metallic material in an opening defined in multiple mask layers deposited on the surface of a substrate. There is. The substrate can be an electronic component such as an active semiconductor device. Each spring contact element has a proximal end, a contact end, and a central body. In one of the embodiments disclosed in the parent application, the contact ends are offset (offset) along the z axis from the base end (at different heights), and the x and y directions are also different. Is offset along at least one of In this way, a plurality of spring contact elements are manufactured on the substrate in a predefined spatial relationship to each other. These spring contact elements make a temporary (ie pressure) or permanent (eg soldering or brazing, or conductive adhesive bond) connection to the terminals of another electronic component between them. Make an electrical connection. In an exemplary application, these spring contact elements are disposed on semiconductor devices that are on a semiconductor wafer, thereby allowing semiconductors to be burned in and / or tested prior to being cut one by one from the semiconductor wafer. It is possible to make a temporary connection with the device.
親出願の場合と同様に本発明も、端子(ボンディング
パッド)が微細なピッチで配置されている最新の超小型
電子デバイスに対して相互接続を行うことを対象とし、
またこれに特に適したものである。本明細書で使用する
ところでは、「微細なピッチ」という用語は、端子が5
ミル未満、例えば2.5ミル即ち65マイクロメートルとい
った間隔で配置されている超小型電子デバイスを参照す
るものである。以下の記載から明らかとなるように、こ
れは好ましくは、接触要素を製造するために機械的な技
術ではなく、リソグラフ(石版印刷)的な技術を用いる
ことによって容易に実現可能な精密な公差を利用するこ
とによって達成される。Similar to the case of the parent application, the present invention is also directed to interconnecting the latest microelectronic devices in which terminals (bonding pads) are arranged at a fine pitch,
It is also particularly suitable for this. As used herein, the term "fine pitch" refers to five terminals.
References are made to microelectronic devices spaced less than a mil, such as 2.5 mils or 65 micrometers. As will be apparent from the description below, this preferably provides the precise tolerances that can be easily achieved by using lithographic techniques rather than mechanical techniques to manufacture the contact elements. It is achieved by utilizing.
ここでの参照によって本明細書に取り入れる、Eldrid
geらにより1997年10月20日に出願され本出願人により所
有される同時係属中の米国特許出願第08/955,001号(現
状、出願中)もまた、端子(ボンディングパッド)が微
細なピッチで配置されている最新の超小型電子デバイス
に対して相互接続を行うことを対象とし、またこれに特
に適したものである。その出願に記載されているよう
に、バネ接触要素は、それらが電子的に接続される端子
とは離れた、電子部品上の領域に製造することができ、
これらの端子に対しては導電性ラインを介して電気的に
接続される。導電性ラインは電子部品の端子から、これ
らの端子とは離れた位置へと延びる。このようにして、
複数の実質的に同一なバネ接触要素を電子部品上に、そ
れらの自由端があるパターンでもって、電子部品上の端
子のパターンから空間的に変位した位置に配置されるよ
うにして実装することができる。バネ接触要素には複合
相互接続要素やメッキ仕上げ構造体が含まれるが、これ
らに限定されるものではない。電子部品には半導体デバ
イス、メモリチップ、半導体ウエハーの一部、空間変形
器、プローブカード、チップキャリヤ、及びソケットが
含まれるが、これらに限定されるものではない。Eldrid, incorporated herein by reference herein
Co-pending U.S. patent application Ser. No. 08 / 955,001 (currently pending) filed Oct. 20, 1997 by ge et al., also owned by the applicant, also has terminals (bonding pads) with fine pitch. It is intended and particularly suitable for interconnecting modern microelectronic devices that are deployed. As described in that application, the spring contact elements can be manufactured in an area on the electronic component separate from the terminals to which they are electronically connected,
These terminals are electrically connected via conductive lines. The conductive line extends from the terminals of the electronic component to a position away from these terminals. In this way
Mounting a plurality of substantially identical spring contact elements on an electronic component in a pattern with their free ends positioned spatially displaced from the pattern of terminals on the electronic component. You can Spring contact elements include, but are not limited to, composite interconnect elements and plated finish structures. Electronic components include, but are not limited to, semiconductor devices, memory chips, portions of semiconductor wafers, spatial deformers, probe cards, chip carriers, and sockets.
本発明の概要
本発明の目的は、バネ接触要素を製造するための改良
された技術を提供することである。SUMMARY OF THE INVENTION It is an object of the invention to provide improved techniques for manufacturing spring contact elements.
本発明の別の目的は、超小型電子の微細なピッチ、精
密公差という分野に本質的に良好に適合しているプロセ
スを用いて、バネ接触要素を製造するための技術を提供
することである。Another object of the present invention is to provide a technique for manufacturing spring contact elements using a process that is inherently well adapted to the field of microelectronic fine pitch, precision tolerance. .
本発明の別の目的は、半導体デバイスのような能動電
子部品上に直接に、その半導体デバイスを損傷すること
なく、超小型微細バネ接触要素を製造するための技術を
提供することである。これは、半導体ウエハーから半導
体デバイスを単独で切り出すに先立って、半導体ウエハ
ー上に存在している半導体デバイス上に超微細小型バネ
接触要素を製造することを含んでいる。Another object of the present invention is to provide a technique for manufacturing a microminiature spring contact element directly on an active electronic component such as a semiconductor device without damaging the semiconductor device. This involves fabricating ultra-fine miniature spring contact elements on the semiconductor devices that are present on the semiconductor wafer, prior to singulating the semiconductor devices from the semiconductor wafer alone.
本発明の別の目的は、半導体デバイスにバーンインを
行うなどのために、半導体デバイスのような電子部品を
ソケット化(着脱可能に接続するための1つの形態)す
るのに適したバネ接触要素を製造するための技術を提供
することである。Another object of the present invention is to provide a spring contact element suitable for socketing (one form for detachably connecting) an electronic component such as a semiconductor device, such as performing burn-in to the semiconductor device. It is to provide a technology for manufacturing.
本発明によれば、超小型電子接触構造体は、電子部品
の表面上にマスク層を適用し、マスク層に開口を生成
し、マスク層上及び開口内に導電性トレースを堆積し、
そして導電性トレース上に導電性材料の塊を構築するこ
とによって製造される。導電性材料の塊はそれぞれ、開
口を通って上方に延びる基端部と、マスク層を横断して
(導電性トレース上を)伸びる主本体部と、先端部とを
有する接触構造体を表すことになる。According to the present invention, a microelectronic contact structure applies a mask layer on a surface of an electronic component, creates an opening in the mask layer, deposits conductive traces on and in the mask layer,
It is then manufactured by building up a mass of conductive material on the conductive traces. Each lump of conductive material represents a contact structure having a proximal end extending upward through the opening, a main body extending across the mask layer (on the conductive trace), and a tip. become.
本発明の1つの側面によれば、マスク層にある開口の
側壁は好ましくは、テーパ状になって(傾斜して)いる
ことができる。テーパ(傾斜)開口を形成する技術が本
明細書において開示される。According to one aspect of the invention, the sidewalls of the openings in the mask layer can preferably be tapered (sloped). Disclosed herein are techniques for forming tapered openings.
本発明の1つの側面によれば、導電性トレースはマス
ク層上に、ステンシル(シャドウマスク)を用いて堆積
することができる。According to one aspect of the invention, conductive traces can be deposited on the mask layer using a stencil (shadow mask).
本発明の1つの側面によれば、接触構造体のうち選択
されたものの基端部を画定する、マスク層にある開口
は、電子部品のコンタクトパッド上に配置することがで
きる。代替的には、接触構造体のうち選択されたものの
基端部を画定する、マスク層にある開口は、コンタクト
パッドから離して配置可能であり、コンタクトパッドに
対しては、マスク層の下側にあるパターン化された導電
層によって接続される。According to one aspect of the invention, the opening in the mask layer that defines the proximal end of the selected one of the contact structures can be located on the contact pad of the electronic component. Alternatively, the opening in the mask layer that defines the proximal end of the selected one of the contact structures can be located away from the contact pad, with respect to the contact pad being below the mask layer. Connected by a patterned conductive layer at.
本発明の1つの側面によれば、マスク層上には突出し
た造作を堆積し、それによって接触構造体の先端部が、
接触構造体の主本体部からオフセットされる(ずれる)
ようにすることができる。According to one aspect of the invention, a protruding feature is deposited on the mask layer, whereby the tip of the contact structure is
Offset from main body of contact structure
You can
電子部品には能動半導体デバイス、メモリチップ、半
導体ウエハーの一部、空間変形器、プローブカード、チ
ップキャリヤ、及びソケットが含まれるが、これらに限
定されるものではない。換言すれば、電子部品は1又は
より多くの電子接続を支援するための、受動デバイスで
あってもよい。特に好ましいのは、本発明の超小型電子
接触構造体を能動電子デバイス、特にシリコン半導体デ
バイスに付加することである。Electronic components include, but are not limited to, active semiconductor devices, memory chips, portions of semiconductor wafers, spatial deformers, probe cards, chip carriers, and sockets. In other words, the electronic component may be a passive device to support one or more electronic connections. Particularly preferred is the addition of the microelectronic contact structure of the present invention to active electronic devices, especially silicon semiconductor devices.
本発明の接触構造体は、印刷回路板(PCB)相互接続
基板のような、別の電子部品の端子に対して一時的又は
永続的な電気接続を行うのに適したものである。The contact structure of the present invention is suitable for making a temporary or permanent electrical connection to the terminals of another electronic component, such as a printed circuit board (PCB) interconnect substrate.
一時的な接触を行うためには、上側に接触構造体が製
造された部品を他の電子部品と一緒にして、接触構造体
の先端部が他方の電子部品の端子と圧力接続を行うよう
にする。接触構造体は弾性的に(弾性変形モードで)反
応し、これら2つの部品の間に接触圧力と電気接続を維
持する。In order to make a temporary contact, the part on which the contact structure is manufactured is put together with other electronic parts so that the tip of the contact structure makes a pressure connection with the terminal of the other electronic part. To do. The contact structure reacts elastically (in an elastic deformation mode), maintaining contact pressure and electrical connection between these two parts.
永続的な接続を行うためには、上側に接触構造体が製
造された部品を他の電子部品と一緒にして、接触構造体
の先端部を他方の電子部品の端子に対し、半田付け、蝋
付け、又は導電性接着剤の如きによって接合する。接触
構造体は従順であり、これら2つの部品の間における熱
膨張差に対応できる。In order to make a permanent connection, the component on which the contact structure is manufactured is joined together with other electronic components, and the tip of the contact structure is soldered to the terminal of the other electronic component and soldered. Attaching or joining by using a conductive adhesive or the like. The contact structure is compliant and able to accommodate the differential thermal expansion between these two parts.
本発明の接触構造体は、半導体デバイスの表面上に、
或いは半導体ウエハー上に存在している複数の半導体デ
バイスの表面上に、直接に製造することができる。この
ようにして、半導体ウエハー上に存在している複数の半
導体デバイスを、半導体ウエハーから別々に切り出すに
先立って、バーンイン及び/又は試験を行うのに「準備
ができた」ようにすることができる。The contact structure of the present invention, on the surface of a semiconductor device,
Alternatively, it can be directly manufactured on the surface of a plurality of semiconductor devices existing on the semiconductor wafer. In this way, a plurality of semiconductor devices present on a semiconductor wafer can be made "ready" for burn-in and / or testing prior to separate slicing from the semiconductor wafer. .
本発明の1つの側面によれば、マスク層にあるテーパ
(傾斜)開口は、シード層におけるテーパ(傾斜)領域
として、またシード層上に形成された最終の接触構造体
のテーパ(傾斜)領域に現れる。According to one aspect of the invention, the tapered openings in the mask layer are used as tapered areas in the seed layer and in the final contact structure formed on the seed layer. Appear in.
本発明の他の目的、特徴並びに利点は、以下の本発明
の説明に照らして明らかとなる。Other objects, features and advantages of the invention will be apparent in light of the following description of the invention.
手短に言えば、本発明は1又はより多くの超小型電子
接触構造体の製造を指向している。こうした構造体は、
電子部品の表面上にマスク層を適用し、マスク層に開口
を生成し、マスク層上及び開口内にシード層を堆積し
(好ましくは導電性トレースとして)、そして導電性ト
レース上に導電性材料の塊を構築することによって製造
できる。開口の側壁はテーパ状になっていることができ
る。開口の側壁をテーパ状にする技術が開示される。導
電性トレースはステンシル(シャドウマスク)を介して
堆積することができ、それによって付加的なマスク層に
対する必要性が回避される。絶縁材料のドットの如き形
態の突出した造作をマスク層上に堆積し、得られる接触
構造体の先端部がトポロジーを有するようにすることが
できる。導電性材料の塊は、シード層上に構築された状
態で、ほぼ半球形の横断面を有する。マスク層にある開
口は、接触構造体の基端部を画定し、電子部品のコンタ
クトパッドを覆うこともでき、またそこから離して配置
されて、導電性トレースによってコンタクトパッドに接
続されることもできる。Briefly, the present invention is directed to the fabrication of one or more microelectronic contact structures. These structures are
Applying a mask layer on the surface of the electronic component, creating an opening in the mask layer, depositing a seed layer on and in the mask layer (preferably as a conductive trace), and a conductive material on the conductive trace. Can be manufactured by building a mass of. The sidewalls of the opening can be tapered. Techniques for tapering the sidewalls of an opening are disclosed. The conductive traces can be deposited via a stencil (shadow mask), thereby avoiding the need for additional mask layers. Protruding features, such as dots of insulating material, can be deposited on the mask layer so that the tips of the resulting contact structures have a topology. The mass of electrically conductive material has a substantially hemispherical cross section as built on the seed layer. The opening in the mask layer defines the proximal end of the contact structure and may cover the contact pad of the electronic component, or it may be spaced apart and connected to the contact pad by a conductive trace. it can.
本発明の技術と、親出願に開示された技術との大きな
相違には以下のものが含まれるが、しかしこれらに限ら
れたものではない。Significant differences between the technology of the present invention and the technology disclosed in the parent application include, but are not limited to:
a)親出願では、接触構造体は多重レベルのマスク層に
ある、多重レベルのトラフに構築される。こうした多重
レベルのトラフの生成は、本発明の比較的簡明な技術と
比較すると相対的に複雑である。本発明は、マスク層
(220)に開口(222)を形成することを包含するが、マ
スク層は好ましくは単一のマスク層であり、単一のステ
ップでもってパターン化可能である。a) In the parent application, the contact structure is constructed in a multi-level trough, which is in a multi-level mask layer. Generation of such multi-level troughs is relatively complex when compared to the relatively straightforward technique of the present invention. The invention includes forming openings (222) in mask layer (220), but the mask layer is preferably a single mask layer and can be patterned in a single step.
b)本発明の技術では、(例えば開口222の)テーパ状
側壁の形成が容易にされるが、これは接触構造体の1つ
のレベル(例えばその基端部)から接触構造体の別のレ
ベル(例えばその主本体部)へのスムーズな遷移をもた
らす。b) The technique of the present invention facilitates the formation of tapered sidewalls (eg, of the opening 222), which occurs from one level of the contact structure (eg, its proximal end) to another level of the contact structure. Brings a smooth transition to (eg, its main body).
c)「第3のレベル」、即ち接触構造体の先端部は、突
出造作(230)という比較的簡明な手段によって画定さ
れるが、これは別のマスク層にある別のトラフ、といっ
たものとは対照をなす。c) The "third level", ie the tip of the contact structure, is defined by the relatively simple means of a protruding feature (230), such as another trough in another mask layer. Contrasts.
d)接触構造体の全体的な形状(幾何学的配置)は、ト
ラフ内においてではなく、導電性トレース(250)によ
り画定され、またその上に構築される。一般的な事項と
して、何か(即ちトラフ)の「中へ」とメッキを行うよ
りも、何か(即ち導電性トレース)の「上に」メッキを
行う方が幾らか簡単で信頼性があり、また制御可能でも
ある。湾曲した(直線的に対するものとして)接触構造
体を具現化するについて、このことはパターン形成を非
常に単純化する。d) The overall shape (geometry) of the contact structure is defined by and built on the conductive traces (250) rather than within the trough. As a general matter, it is somewhat easier and more reliable to plate “on” something (ie a conductive trace) than to “in” something (ie a trough). It is also controllable. For implementing curved (as opposed to linear) contact structures, this greatly simplifies patterning.
e)x軸及びy軸方向(電子部品がxy平面にある表面を
有するとして)における接触構造体の全体的な形状は、
基本的にステンシル又はシャドウマスクによって画定さ
れる。対照的に、親出願におけるx軸及びy軸方向の形
状は基本的に、マスク材料の各種の層をパターン化する
ことによって画定される。e) The overall shape of the contact structure in the x-axis and y-axis directions (assuming the electronic component has a surface in the xy plane) is
It is basically defined by a stencil or shadow mask. In contrast, the x-axis and y-axis shapes in the parent application are basically defined by patterning the various layers of mask material.
図面の簡単な説明
さて本発明の好ましい実施例を詳細に参照することに
するが、その例が添付図面に示されている。これらの図
面は例示を意図したものであり、限定を行うものではな
い。本発明はこれらの好ましい実施例の文脈において説
明されるが、それは本発明の思想及び範囲をこれらの具
体的な実施例に限定することを意図したものではないこ
とが理解されねばならない。添付図面の中から選ばれた
図中のある種の要素は、例示を明確にするために、縮尺
通りではなしに示されている。多くの場合、図全体にわ
たって同様である要素は、同様の参照番号によって示さ
れている。例えば要素199は恐らく、別の図の要素299と
多くの点で類似するものである。また多くの場合、同様
の要素は同じ図中でも同様の番号で示されている。例え
ば複数の要素199は、199a,199b,199c等々として示され
るであろう。BRIEF DESCRIPTION OF THE DRAWINGS Reference will now be made in detail to the preferred embodiment of the invention, an example of which is illustrated in the accompanying drawings. These drawings are intended to be illustrative, not limiting. Although the present invention is described in the context of these preferred embodiments, it should be understood that it is not intended to limit the spirit and scope of the invention to these specific embodiments. Certain elements in the figures, selected from the accompanying drawings, are shown not to scale for clarity of illustration. In many cases, elements that are similar throughout the figures are designated by like reference numbers. Element 199, for example, is likely similar in many ways to element 299 in another figure. Also, often, similar elements are designated with similar numbers in the same figures. For example, multiple elements 199 may be designated as 199a, 199b, 199c, and so on.
図1Aは、親出願に開示されているような、バネ接触要
素を作成するための技術の側部断面図である。FIG. 1A is a side cross-sectional view of a technique for making a spring contact element, as disclosed in the parent application.
図1Bは、親出願に開示されているような、図1Aのバネ
接触要素の側部断面図である。FIG. 1B is a side cross-sectional view of the spring contact element of FIG. 1A as disclosed in the parent application.
図1Cは、親出願に開示されているような、図1Bのバネ
接触要素の斜視図である。FIG. 1C is a perspective view of the spring contact element of FIG. 1B as disclosed in the parent application.
図2Aは、本発明により接触構造体を作成するためのプ
ロセスの、第1の例示的な実施例における1つのステッ
プの側部断面図である。FIG. 2A is a side cross-sectional view of one step of a first exemplary embodiment of a process for making a contact structure according to the present invention.
図2Bは、本発明により接触構造体を作成するためのプ
ロセスの、第1の例示的な実施例における別つのステッ
プの側部断面図である。FIG. 2B is a side cross-sectional view of another step of the first exemplary embodiment of a process for making a contact structure in accordance with the present invention.
図2Cは、本発明により接触構造体を作成するためのプ
ロセスの、第1の例示的な実施例による、図2Bに示され
たステップにおいて形成された中間製品の上部平面図で
ある。2C is a top plan view of the intermediate product formed in the step shown in FIG. 2B, according to the first exemplary embodiment of a process for making a contact structure according to the present invention.
図2Dは、本発明により接触構造体を作成するためのプ
ロセスの、第1の例示的な実施例における別つのステッ
プの側部断面図である。FIG. 2D is a side cross-sectional view of another step of the first exemplary embodiment of a process for making a contact structure in accordance with the present invention.
図2Eは、本発明により接触構造体を作成するためのプ
ロセスの、第1の例示的な実施例における別のステップ
の側部断面図である。FIG. 2E is a side cross-sectional view of another step of the first exemplary embodiment of a process for making a contact structure in accordance with the present invention.
図2Fは、本発明により接触構造体を作成するためのプ
ロセスの、第1の例示的な実施例による、図2Eに示され
たステップにおいて形成された中間製品の上部平面図で
ある。2F is a top plan view of the intermediate product formed in the step shown in FIG. 2E, according to the first exemplary embodiment of a process for making a contact structure according to the present invention.
図2Gは、本発明により接触構造体を作成するためのプ
ロセスの、第1の例示的な実施例における別のステップ
の側部断面図である。FIG. 2G is a side cross-sectional view of another step of the first exemplary embodiment of a process for making a contact structure in accordance with the present invention.
図2Hは、本発明により接触構造体を作成するためのプ
ロセスの、第1の例示的な実施例による、図2Gに示され
たステップにおいて形成された製品の端部断面図であ
る。FIG. 2H is an end cross-sectional view of the product formed in the step shown in FIG. 2G, according to the first exemplary embodiment of a process for making a contact structure according to the present invention.
図2I及び図2Jは、本発明の接触構造体について考えら
れる多数の構成のうちの2つの斜視図であり、漏斗状に
なった基端部を強調している。図2Iは、全般的に図2E及
び図2Gに示されているように、開口の側壁を部分的にコ
ーティングすることにより得られる構造体を例示してい
る。図2Jは、図4E及び図4Gに示されているように、開口
の側壁を完全にコーティングすることにより得られる構
造体を示している。2I and 2J are perspective views of two of the many possible configurations for the contact structure of the present invention, highlighting the funnel-shaped proximal end. FIG. 2I illustrates a structure obtained by partially coating the sidewalls of the opening, as generally shown in FIGS. 2E and 2G. FIG. 2J shows the structure obtained by completely coating the sidewalls of the opening, as shown in FIGS. 4E and 4G.
図2Kは、本発明により接触構造体を作成するためのプ
ロセスの、第1の例示的な実施例による、図2Gに示され
たステップにおいて形成された中間製品の上部平面図で
ある。2K is a top plan view of the intermediate product formed in the step shown in FIG. 2G, according to a first exemplary embodiment of a process for making a contact structure in accordance with the present invention.
図2L及び図2Mはそれぞれ、本発明により接触構造体を
作成するためのプロセスの第1の例示的な実施例によ
る、電子部品上に形成された完成した接触構造体の側部
断面図及び斜視図である。2L and 2M are side cross-sectional views and perspective views, respectively, of a completed contact structure formed on an electronic component, according to a first exemplary embodiment of a process for making a contact structure according to the present invention. It is a figure.
図2Nは、先端部が電子部品のコンタクトパッドと接触
している、本発明による図2L及び図2Mの接触構造体の側
部断面図である。FIG. 2N is a side cross-sectional view of the contact structure of FIGS. 2L and 2M according to the present invention with the tip in contact with the contact pad of the electronic component.
図2Oは、先端部が電子部品のコンタクトパッドに半田
付けされた、本発明による図2L及び図2Mの接触構造体の
側部断面図である。FIG. 2O is a side cross-sectional view of the contact structure of FIGS. 2L and 2M according to the present invention with the tip soldered to the contact pad of the electronic component.
図3Aは、本発明により接触構造体を作成するためのプ
ロセスの一部の第2の例示的な実施例において、図2Dに
示したステップに匹敵する1つのステップの側部断面図
である。FIG. 3A is a side cross-sectional view of one step, comparable to the step shown in FIG. 2D, in a second exemplary embodiment of some of the processes for making contact structures in accordance with the present invention.
図3Bは、本発明により接触構造体を作成するためのプ
ロセスの一部の第2の例示的な実施例において、図2Eに
示したステップに匹敵する別のステップの側部断面図で
ある。3B is a side cross-sectional view of another step, comparable to the step shown in FIG. 2E, in a second exemplary embodiment of some of the processes for making contact structures according to this invention.
図3Cは、本発明により接触構造体を作成するためのプ
ロセスの一部の第2の例示的な実施例において、図2Kに
示したステップに匹敵する別のステップの側部断面図で
ある。FIG. 3C is a side cross-sectional view of another step, comparable to the step shown in FIG. 2K, in a second exemplary embodiment of some of the processes for making contact structures in accordance with the present invention.
図3Dは、図3Cの構造体に対して先端及びポスト構造を
付加した、任意選択的な増補構造の側部断面図である。3D is a side cross-sectional view of the optional augmentation structure with tip and post structures added to the structure of FIG. 3C.
図4Aは、本発明により接触構造体を作成するためのプ
ロセスの第3の例示的な実施例において、図2Aに示した
ステップに匹敵する1つのステップの側部断面図であ
る。FIG. 4A is a side cross-sectional view of one step, comparable to the step shown in FIG. 2A, in a third exemplary embodiment of a process for making a contact structure in accordance with the present invention.
図4Bは、本発明により接触構造体を作成するためのプ
ロセスの第3の例示的な実施例において、図2Bに示した
ステップに匹敵する別のステップの側部断面図である。FIG. 4B is a side cross-sectional view of another step, comparable to the step shown in FIG. 2B, in a third exemplary embodiment of a process for making a contact structure in accordance with the present invention.
図4Cは、本発明により接触構造体を作成するためのプ
ロセスの、第3の例示的な実施例による、図4Bに示され
たステップにおいて形成された中間製品の上部平面図で
ある。4C is a top plan view of the intermediate product formed in the step shown in FIG. 4B, according to a third exemplary embodiment of a process for making a contact structure in accordance with the present invention.
図4Dは、本発明により接触構造体を作成するためのプ
ロセスの第3の例示的な実施例において、図2Dに示した
ステップに匹敵する別のステップの側部断面図である。FIG. 4D is a side cross-sectional view of another step, comparable to the step shown in FIG. 2D, in a third exemplary embodiment of a process for making a contact structure in accordance with the present invention.
図4Eは、本発明により接触構造体を作成するためのプ
ロセスの第3の例示的な実施例において、図2Eに示した
ステップに匹敵する別のステップの側部断面図である。FIG. 4E is a side cross-sectional view of another step, comparable to the step shown in FIG. 2E, in a third exemplary embodiment of a process for making a contact structure in accordance with the present invention.
図4Fは、本発明により接触構造体を作成するためのプ
ロセスの、第3の例示的な実施例による、図4Eに示され
たステップにおいて形成された中間製品の上部平面図で
ある。4F is a top plan view of the intermediate product formed in the step shown in FIG. 4E, according to a third exemplary embodiment of a process for making a contact structure according to the present invention.
図4Gは、本発明により接触構造体を作成するためのプ
ロセスの第3の例示的な実施例において、図2Gに示した
ステップに匹敵する別のステップの側部断面図である。FIG. 4G is a side cross-sectional view of another step, comparable to the step shown in FIG. 2G, in a third exemplary embodiment of a process for making a contact structure in accordance with the present invention.
図5Aは、従来技術による、基板上のマスク層に開口を
生成するための技術の側部断面図である。FIG. 5A is a side cross-sectional view of a technique for creating openings in a mask layer on a substrate according to the prior art.
図5Bは、従来技術による、基板上のマスク層に生成さ
れた開口の側部断面図である。FIG. 5B is a side cross-sectional view of an opening created in a mask layer on a substrate according to the prior art.
図5Cは、従来技術による、基板上のマスク層に開口を
生成するための別の技術の側部断面図である。FIG. 5C is a side cross-sectional view of another technique for creating openings in a mask layer on a substrate, according to the prior art.
図5Dは、本発明により基板上のマスク層にテーパ開口
を生成する技術の側部断面図である。FIG. 5D is a side cross-sectional view of a technique for creating a tapered opening in a mask layer on a substrate according to the present invention.
図5Eは、本発明により基板上のマスク層にテーパ開口
を生成する別の技術の側部断面図である。FIG. 5E is a side cross-sectional view of another technique for creating a tapered opening in a mask layer on a substrate according to the present invention.
図5Fは、本発明により基板上のマスク層にテーパ開口
を生成する別の技術の側部断面図である。FIG. 5F is a side cross-sectional view of another technique for creating a tapered opening in a mask layer on a substrate according to the present invention.
図6Aは、本発明により接触構造体の先端部の1つの実
施例の上部平面図である。FIG. 6A is a top plan view of one embodiment of a tip of a contact structure according to the present invention.
図6Bは、本発明による接触構造体の先端部の別の実施
例の上部平面図である。FIG. 6B is a top plan view of another embodiment of the tip of the contact structure according to the present invention.
図7は、本発明によるバネ形状の好ましい実施例の上
部平面図である。FIG. 7 is a top plan view of a preferred embodiment of the spring shape according to the present invention.
図8は、本発明による突出造作を形成し転写するため
のステンシルを示す。FIG. 8 shows a stencil for forming and transferring a protruding feature according to the present invention.
本発明の詳細な説明
本発明の技術と、それにより得られる超小型電子接触
構造体について記述する前に、親出願に記載された技術
について簡単に復習しておくことが有用である。本発明
により採用される材料及びプロセスと、親出願のそれら
との間には、幾らかの共通性があり、また両者は共に超
小型電子接触構造体、おそらくはバネ接触要素の製造を
指向するものであるが、以下の記載からは、注目すべ
き、顕著な相違が明らかとなろう。DETAILED DESCRIPTION OF THE INVENTION Before describing the techniques of the present invention and the resulting microelectronic contact structures, it is useful to briefly review the techniques described in the parent application. There is some commonality between the materials and processes employed by the present invention and those of the parent application, and both are both directed to the fabrication of microelectronic contact structures, perhaps spring contact elements. However, noteworthy and significant differences will be apparent from the following description.
図1Aから図1Cは、基板の表面上に堆積された多重のマ
スク層に画定された開口内へと、少なくとも1層の金属
材料を堆積することにより、バネ接触要素である超小型
電子接触構造体を製造する技術を例示している。この基
板は、前述の親出願に開示されているように、能動半導
体デバイスの如き電子部品であることができる。一般に
は、開口が形成される多数の絶縁層が整列され、導電性
材料の層が「シード(注入)」される。次いで、シード
された開口に導電性材料の塊を、電気メッキ(又はCV
D、スパッタリング、無電解メッキなど)の如きにより
形成(又は堆積)することができる。絶縁層が除去され
た後、この塊は自立型の弾性接触構造体として機能する
ことができる。この接触構造体は、電子部品の表面上に
垂直方向に延びるだけでなく、それが実装された位置か
ら横方向にも延びる。このようにして、接触構造体はx
−y平面(電子部品表面と平行)と、z軸方向の両者に
おいて従順であるように、容易に作成される。3次元の
関係というのは一般に変形され、移動され、回転される
から、図1A、図1B及び図1Cにおいて、「上」というのは
図面上の意味でのみ理解されるべきであり、本発明の教
示の範囲内にとどまるべきものである。FIGS. 1A-1C show a microelectronic contact structure that is a spring contact element by depositing at least one layer of metallic material into an opening defined in multiple mask layers deposited on the surface of a substrate. 3 illustrates a technique for manufacturing a body. This substrate can be an electronic component such as an active semiconductor device, as disclosed in the aforementioned parent application. In general, a number of insulating layers in which openings are formed are aligned and a layer of conductive material is "seeded". The seeded openings are then electroplated (or CV) with a mass of conductive material.
It can be formed (or deposited) by a method such as D, sputtering, or electroless plating. After the insulating layer is removed, the mass can function as a self-supporting elastic contact structure. The contact structure extends not only vertically on the surface of the electronic component, but also laterally from the position where it is mounted. In this way, the contact structure is x
Easily made to be compliant in both the -y plane (parallel to the electronic component surface) and the z-axis direction. Since the three-dimensional relationship is generally deformed, moved, and rotated, the term "above" in FIGS. 1A, 1B, and 1C should be understood only in the meaning of the drawings, and Should remain within the teachings of.
図1Aは、基板102上に複数の自立型の弾性(バネ)接
触要素120の1つを製造するための、例示的な技術を図
示している。基板102は例えば、半導体ウエハー上に存
在している半導体デバイスなどの、半導体デバイスその
他の能動電子部品であることができる。FIG. 1A illustrates an exemplary technique for making one of a plurality of self-supporting resilient (spring) contact elements 120 on a substrate 102. Substrate 102 can be, for example, a semiconductor device or other active electronic component, such as a semiconductor device residing on a semiconductor wafer.
基板102はその表面上に複数の領域112(多数のうち1
つを示す)を有し、そこにバネ接触要素が製造される。
基板102が電子部品(半導体デバイスのような)である
場合、これらの領域112は電子部品の端子(ボンディン
グパッドのような)であることが好ましい。Substrate 102 has a plurality of regions 112 (one of many) on its surface.
One of which is shown), in which the spring contact element is manufactured.
If the substrate 102 is an electronic component (such as a semiconductor device), then these regions 112 are preferably the terminals of the electronic component (such as bonding pads).
一般に、これに包含される技術には、開口を有するパ
ターン化された多数の(3層を示す)マスク層104,106
及び108を基板表面上に適用することが含まれる。これ
らの層は、領域112と整合する開口(図示の如き)を有
するようにパターン化されており、またこれらの開口
は、1つの層(例えば108,106)にある開口が、下側の
層(例えば106,104のそれぞれ)にある開口よりも、領
域112からさらに拡がるような寸法及び形状とされてい
る。換言すれば、第1の層104の有する開口は、領域112
上にある。第2の層106にある開口の一部は、第1の層1
04にある開口の少なくとも一部に整合し、また逆に、第
1の層104の一部は第2の層106の開口の一部分の下側に
ある。同様に、第3の層108にある開口の一部は、第2
の層106にある開口の少なくとも一部に整合し、また逆
に、第2の層106の一部は第3の層108の開口の一部分の
下側にある。所与の開口の全体について、底部は選択さ
れた領域112の上側にあり、頂部は底部から持ち上げら
れている。以下でより詳しく説明するように、導電性金
属材料がこれらの開口内に堆積され、マスク層が除去さ
れ、自立型の接触構造体が得られる。この構造体は、そ
の基端部が領域112において基板102に固定された状態
で、基板上に直接に製造されたものであり、またその自
由端は基板の表面の上方に、且つ領域112から横方向に
変位されて延びている。In general, the techniques involved include a number of patterned mask layers 104,106 (showing three layers) with openings.
And 108 on the substrate surface. These layers are patterned to have openings (as shown) that are aligned with regions 112, and those openings are such that the openings in one layer (eg, 108, 106) are lower layers (eg, 108). 106 and 104) and are sized and shaped to extend further out of the region 112 than the openings in each. In other words, the opening that the first layer 104 has is the region 112.
It is above. Some of the openings in the second layer 106 are in the first layer 1
Aligned with at least a portion of the opening in 04, and conversely, a portion of the first layer 104 underlies a portion of the opening in the second layer 106. Similarly, some of the openings in the third layer 108 are
Of at least a portion of the openings in layer 106 of the second layer 106, and vice versa, a portion of the second layer 106 underlies a portion of the openings of the third layer 108. For the entire given opening, the bottom is above the selected area 112 and the top is lifted from the bottom. A conductive metallic material is deposited in these openings and the mask layer is removed, resulting in a free-standing contact structure, as described in more detail below. The structure was manufactured directly on the substrate with its proximal end secured to the substrate 102 in region 112, and its free end was above the surface of the substrate and from region 112. It is displaced laterally and extends.
電気メッキなどのために必要であれば、チタン−タン
グステン(Ti−W)などの導電性材料の薄い(例えば45
0nm)「シード」層114を開口内に堆積させることができ
る。次いで、導電性金属材料(例えばニッケル)の塊12
0を、電気メッキにより開口内に堆積することが可能で
ある。If necessary for electroplating, etc., use a thin conductive material such as titanium-tungsten (Ti-W) (for example, 45
A 0 nm) "seed" layer 114 may be deposited in the opening. Then, a mass 12 of conductive metallic material (eg nickel).
It is possible to deposit 0 in the openings by electroplating.
図1B及び図1Cは、得られるバネ接触要素120を示して
おり、これは基端部122が領域112に隣接し、自由端(先
端部)124が基板102の表面からz軸方向に持ち上げら
れ、且つ基端部122からx軸及びy軸方向に横方向にオ
フセットしている。1B and 1C show the resulting spring contact element 120, with the proximal end 122 adjacent the region 112 and the free end (tip) 124 lifted in the z-axis direction from the surface of the substrate 102. And laterally offset from the base end portion 122 in the x-axis and y-axis directions.
図1Cにおいて最も良く観察されるように、矢印132に
より示されるように、接触構造体120はその先端部124に
おいてz軸方向に加えられる圧力に反応するが、こうし
たことは別の電子部品(図示せず)の端子(図示せず)
と一時的な、圧力による電気接続を行う場合に発生す
る。z軸に沿っての従順性(コンプライアンス)は、接
触力(圧力)が維持されることを確実にし、また他の電
子部品(図示せず)上にある端子(図示せず)との間に
おける非平坦性(もしあれば)に対処する。こうした一
時的な電気接続は、電子部品102のバーンイン及び/又
は試験を行うなどのために、電子部品102に対して一時
的な接続を行うために有用である。As best seen in FIG. 1C, the contact structure 120 is responsive to pressure applied in the z-axis direction at its tip 124, as indicated by arrow 132, which does not result in another electronic component (FIG. Terminal (not shown) (not shown)
Occurs when making a temporary, pressure-based electrical connection. Compliance along the z-axis ensures that the contact force (pressure) is maintained and also between terminals (not shown) on other electronic components (not shown). Address non-flatness (if any). Such temporary electrical connections are useful for making temporary connections to the electronic component 102, such as for burn-in and / or testing of the electronic component 102.
先端部124はまた、それぞれ矢印136と134によって示
されているように、x軸及びy軸方向に従順に自由に動
くことができる。これは、先端部124を、基板(電子部
品)102とは異なる熱膨張係数を有する別の電子部品
(図示せず)の端子(図示せず)に対して接合する(半
田付け、蝋付け、又は導電性接着剤により)について重
要である。こうした永続的な電気接続は、複数のメモリ
チップ(それぞれが基板102により表される)の如き電
子部品を、印刷回路板(「PCB」、図示せず)のような
相互接続基板の如き別の電子部品に対して組み付けるに
ついて有用である。The tip 124 is also free to move compliantly in the x-axis and y-axis directions, as indicated by arrows 136 and 134, respectively. This joins (soldering, brazing, etc.) the tip portion 124 to a terminal (not shown) of another electronic component (not shown) having a thermal expansion coefficient different from that of the substrate (electronic component) 102. Or with a conductive adhesive). Such permanent electrical connections allow electronic components, such as multiple memory chips (each represented by substrate 102), to be connected to another, such as an interconnect substrate, such as a printed circuit board ("PCB", not shown). It is useful for mounting on electronic parts.
材料と幾何学的配置を適切に選択することにより、こ
うして製造される塊120は、精密な寸法で且つ相互に非
常に精密な間隔で製造された、自立型の弾性接触構造体
として機能しうる。例えば、何万ものこうしたバネ接触
要素120を、半導体ウエハー(図示せず)上に存在して
いる半導体デバイスにある同じ数の端子上に、容易且つ
精密に製造することができる。With proper selection of materials and geometry, the mass 120 thus produced can function as a self-supporting resilient contact structure, manufactured with precise dimensions and very precise spacing from each other. . For example, tens of thousands of such spring contact elements 120 can be easily and precisely manufactured on the same number of terminals on a semiconductor device that are present on a semiconductor wafer (not shown).
得られるバネ接触要素120は基本的に、好ましくは全
体が金属からなり、また多層構造として形成(製造)さ
れうる。接触構造体の層の1つ又はより多くについて好
適な材料は、親出願に記載されている。こうした材料の
代表的な1つは、ニッケル(及びその合金)である。The resulting spring contact element 120 is basically preferably made entirely of metal and can be formed (manufactured) as a multi-layer structure. Suitable materials for one or more of the layers of the contact structure are described in the parent application. One representative of such materials is nickel (and its alloys).
かくして親出願には、半導体ウエハー上に存在してい
る半導体デバイスのような電子部品の如き基板102上
に、バネ接触要素120を直接に製造する方法が記載され
ている。これは基板102の表面上にマスク材料からなる
少なくとも1つの層104,106,108を適用し、このマスク
層をパターン化して、基板上の領域112から延びて、基
板表面の上方に離間し且つ領域112から側方及び/又は
横方向にオフセットした位置に至る開口を有するように
し、導電性金属材料の少なくとも1つの層を開口内に堆
積することによってこれらの開口を任意選択的にシード
114し、そしてマスク材料を除去して残存する導電性金
属材料により、基板表面から延びる自立型の接触要素を
形成させることによるものである。各々の接触要素は基
板の領域の1つに固定された基端部と、電子部品の端子
に対して電気接触を行うための先端部とを有している。
以下の記載から明らかになるように、本発明の技術は、
少なくとも特定の側面において、超小型電子接触構造体
の製造プロセスを劇的に単純化するものである。Thus, the parent application describes a method of manufacturing spring contact elements 120 directly on a substrate 102, such as an electronic component such as a semiconductor device residing on a semiconductor wafer. This applies at least one layer 104, 106, 108 of mask material on the surface of the substrate 102, the mask layer being patterned to extend from a region 112 on the substrate, spaced above the substrate surface and lateral to the region 112. Laterally and / or laterally offset locations, and optionally seeding these openings by depositing at least one layer of a conductive metallic material within the openings.
By removing the mask material and leaving the conductive metal material to form free-standing contact elements extending from the substrate surface. Each contact element has a proximal end fixed to one of the areas of the substrate and a distal end for making electrical contact to the terminals of the electronic component.
As will be apparent from the following description, the technique of the present invention is
At least in certain aspects, it dramatically simplifies the manufacturing process of microelectronic contact structures.
本発明の例示的なプロセス
図1Aから図1Cに関してこれまでに説明してきたプロセ
スは、パターン化され相互に積層して適用されねばなら
ないマスク材料の3つの層104,106,108を使用し、その
結果として、材料120が堆積されねばならない多重レベ
ルのトレンチを得ている。Exemplary Processes of the Invention The process described above with respect to FIGS. 1A-1C uses three layers of mask material 104, 106, 108 that must be applied patterned and stacked on top of each other, resulting in a material Obtaining a multi-level trench where 120 must be deposited.
本発明によれば、同様の超小型電子接触構造体(以下
「接触構造体」)を、マスク材料(例えばフォトレジス
ト)のより少ない層でもって製造することができる。図
2Aから図2Lは、本発明の技術の実施例を例示している。According to the present invention, similar microelectronic contact structures (hereinafter "contact structures") can be manufactured with fewer layers of mask material (eg photoresist). Figure
2A to 2L illustrate an embodiment of the present technique.
図2Aは、例示的な電子部品200を示しており、その上
に複数の接触構造体を製造することができる。以下の大
部分では、単一の接触構造体260の製造を、複数のそう
した接触構造体を好ましくは同じ電子部品上に全部を同
時に製造することを例示するものとして説明する。典型
的には、単一の電子部品上に製造される接触構造体の各
々は相互に実質的に同一(即ち寸法、形状その他が)で
あるが、所与の適用例の条件に応じて、設計者が各々の
接触構造体の寸法及び形状を個別に制御し決定すること
は、本発明の範囲内のものである。FIG. 2A illustrates an exemplary electronic component 200 on which multiple contact structures can be manufactured. In the majority of the following, the fabrication of a single contact structure 260 will be described as illustrating the fabrication of multiple such contact structures, preferably all simultaneously on the same electronic component. Typically, each of the contact structures fabricated on a single electronic component are substantially identical (ie, in size, shape, etc.) to each other, but depending on the requirements of a given application, It is within the scope of the invention for the designer to individually control and determine the size and shape of each contact structure.
この例では、電子部品200は半導体デバイスであっ
て、シリコン基板202と、シリコン基板202上に配置され
たパッシベーション層(例えば4μm厚のポリイミド)
204と、パッシベーション層204を通って金属のコンタク
トパッド208まで延びる複数の開口206(多数のうち1つ
を示す)からなる。典型的には、電子部品上にはこうし
たコンタクトパッドが複数個存在する。完全なアセンブ
リにおいては、各々のコンタクトパッドは、薄型小輪郭
パッケージ(TSOP)のような別の電子部品(図示せず)
上にある対応するコンタクトパッドへと、共通して(即
ち従来技術により)接続(例えばボンディングワイヤ
で)される。In this example, the electronic component 200 is a semiconductor device, and includes a silicon substrate 202 and a passivation layer (for example, polyimide having a thickness of 4 μm) arranged on the silicon substrate 202.
204 and a plurality of openings 206 (one of many shown) extending through the passivation layer 204 to the metal contact pads 208. Typically, there are multiple such contact pads on an electronic component. In the complete assembly, each contact pad has a separate electronic component (not shown), such as a thin profile package (TSOP).
Commonly (i.e. according to the prior art) connected (e.g. with bonding wires) to the corresponding contact pads above.
図2Aに示されているように、本プロセスの第1のステ
ップにおいては、導電層210が堆積される。この導電層2
10は例えばチタン−タングステン(Ti−W)であり、約
300−600nm、例えば約450nmの厚みにスパッタリングす
ることによって堆積可能である。この導電層210は実質
的に、パッシベーション層204の表面、開口206の側壁、
及び金属製コンタクトパッド208の露出(開口内での)
表面を同一形状で連続的に覆う。導電層210は好ましく
は電気的に伝導性であり、また連続する「ブランケッ
ト」層として堆積された場合には、電子部品の全てのコ
ンタクトパッド208をまとめて電気的に短絡する。以下
の説明から明らかになるように、導電層210のこの短絡
性能は、電子部品上に接触構造体を製造するための電解
プロセス(例えば電気メッキ)について、適切な電位を
確立するために有利に使用可能である。As shown in FIG. 2A, in the first step of the process, conductive layer 210 is deposited. This conductive layer 2
10 is, for example, titanium-tungsten (Ti-W),
It can be deposited by sputtering to a thickness of 300-600 nm, for example about 450 nm. The conductive layer 210 is substantially the surface of the passivation layer 204, the sidewalls of the opening 206,
And exposed metal contact pad 208 (within the opening)
The surface is continuously covered with the same shape. The conductive layer 210 is preferably electrically conductive and, when deposited as a continuous "blanket" layer, electrically shorts all the contact pads 208 of the electronic component together. As will be apparent from the description below, this shorting capability of the conductive layer 210 is advantageous for establishing a suitable potential for an electrolytic process (eg, electroplating) for making contact structures on electronic components. It can be used.
導電層210が連続的なものではなしにパターン化さ
れ、多重の、非連続領域として堆積可能とされること
も、本発明の範囲内にある。好ましい実施例では、導電
層210は端子208の露出された表面を覆う。代替的な実施
例では、導電層210は端子208の一部のみを覆う。別の代
替的な実施例では、導電層210は端子208を全く覆わない
が、端子208の汎用領域にあるようにし、シード層250が
適用された場合に導電層210と接触を行うようにされ
る。It is also within the scope of the invention that conductive layer 210 be patterned rather than continuous and can be deposited as multiple, non-continuous areas. In the preferred embodiment, conductive layer 210 covers the exposed surface of terminal 208. In an alternative embodiment, conductive layer 210 covers only a portion of terminal 208. In another alternative embodiment, the conductive layer 210 does not cover the terminals 208 at all, but is located in a general area of the terminals 208 so as to make contact with the conductive layer 210 when the seed layer 250 is applied. It
また、別の材料(例えば金)からなる第2の導電層
(412、以下に説明する)を導電層210(同類の導電層41
0を参照、これは図4Aの記述において説明する)上に堆
積しパターン化することも、本発明の範囲内にある。こ
れは例えば、コンタクトパッド208から接触構造体260へ
と信号を局所的に相互接続し経路指定するために使用で
きる。一般に、多くの用途について2層が好ましいもの
である。適切な材料を選択することは、当業者の能力範
囲内にある。In addition, a second conductive layer (412, described below) made of another material (eg, gold) is used as the conductive layer 210 (similar conductive layer 41).
It is also within the scope of the invention to deposit and pattern on (see 0, which is explained in the description of FIG. 4A). This can be used, for example, to locally interconnect and route signals from contact pad 208 to contact structure 260. Two layers are generally preferred for many applications. Selection of the appropriate material is within the ability of one of ordinary skill in the art.
通常はパッシベーション層が半導体デバイス上に存在
しているが、パッシベーション層204なしで、コンタク
トパッド208が基板202自体の表面上又は表面内(まだ露
出されていない)にあることも、本発明の範囲内にあ
る。導電層210の堆積に先立って、パッシベーション層2
04(もしそれが存在するなら)を任意選択的にまず「粗
面化」して、パッシベーション層204に対する導電層210
の付着性を向上させることもできる。このことは単に、
パッシベーション層上に所望の表面テクスチャを得るべ
く、適切なパラメータ(当業者により容易に決定されう
る)でもって電子部品200を酸素(O2)プラズマに曝露
することによって達成可能である。材料の選択はまた、
パッシベーション層に対するシード層の付着性にも影響
する。例えばチタン−タングステン(Ti−W)又は銅
は、ポリイミドに対して良好に付着することが知られて
いる。Although a passivation layer is typically present on the semiconductor device, it is also within the scope of the invention that the contact pad 208 is on or in the surface of the substrate 202 itself (not yet exposed) without the passivation layer 204. It is inside. Prior to depositing conductive layer 210, passivation layer 2
The conductive layer 210 to the passivation layer 204 is optionally first "roughened" 04 (if it is present).
It is also possible to improve the adhesiveness of. This is simply
It can be achieved by exposing the electronic component 200 to an oxygen (O 2 ) plasma with suitable parameters (which can be easily determined by those skilled in the art) to obtain the desired surface texture on the passivation layer. Material selection is also
It also affects the adhesion of the seed layer to the passivation layer. Titanium-Tungsten (Ti-W) or copper, for example, are known to adhere well to polyimides.
図2Bに示されているように、プロセスの次のステップ
において、マスク材料(例えばフォトレジスト)の層22
0が部品202の表面上(即ち導電層210上)に堆積され、
マスク層220を完全に貫通して延びる開口222を含むよう
にパターン化(例えば在来のフォトリソグラフィ(写真
石版)技術を用いて)される。開口222は、パッシベー
ション層204にある開口206の上側の位置に配置でき(図
示のように)、或いは開口206から離れた、使ってコン
タクトパッド208から離れた位置に配置できる(後述す
るように)。In the next step of the process, as shown in FIG. 2B, a layer 22 of mask material (eg photoresist) is used.
0 is deposited on the surface of component 202 (ie, on conductive layer 210),
It is patterned (eg, using conventional photolithography techniques) to include an opening 222 that extends completely through the mask layer 220. The opening 222 can be located above the opening 206 in the passivation layer 204 (as shown) or can be located away from the opening 206 and away from the contact pad 208 (as described below). .
以下でより詳細に説明するように、開口222をコンタ
クトパッド208から離れた位置に配置することにより、
電子部品上に複数の接触構造体を、電子部品のコンタク
トパッドのそれとは異なるレイアウトでもって製造する
ことができる。特に好ましい1つの構成は、開口222
を、その上に構築される接触構造体が、ボールグリッド
アレイに匹敵する領域アレイ(area array)に配置され
た先端部を有するように配置することである。これらの
開口は、例えば周辺パッドとして配列される電子部品上
のコンタクトパッドに対して接続可能である。接触構造
体は、コンタクトパッドから変位させることなしに、実
質的に同一のものとすることが有利である。この場合に
有用なのは、開口222を、最終的な接触構造体の先端部
のアレイに対応する領域アレイに配置することである。By locating opening 222 away from contact pad 208, as described in more detail below,
A plurality of contact structures on the electronic component can be manufactured with a different layout than that of the contact pads of the electronic component. One particularly preferred configuration is aperture 222.
Is arranged so that the contact structure constructed thereon has the tips arranged in an area array comparable to the ball grid array. These openings can be connected, for example, to contact pads on electronic components arranged as peripheral pads. Advantageously, the contact structures are substantially identical without displacement from the contact pads. Useful in this case is to place the openings 222 in an array of areas corresponding to the array of tips of the final contact structure.
各々の開口222は好ましくは、コンタクトパッド208上
の開口206の面積よりも大きな面積を有する。例えば、
4ミル×4ミル(即ち100μm×100μm)と測定される
方形のコンタクトパッド208は、露出面積が10,000μm2
であり、200μm×200μmと測定される方形の開口222
は、40,000μm2(コンタクトパッド208の露出面積の4
倍)の面積を有する。直径200μmの円形開口222は、3
1,400μm2(コンタクトパッド208の露出面積の約3倍)
の面積を有する。一般に、開口が露出する端子及び/又
は基板の面積は、10,000から40,000μm2の間が好まし
く、最も好ましくは約30,000μm2以上である。本発明の
鍵となる特徴ではないが、一般的な事項として、接触構
造体の足跡(基端部面積)は、電子部品に対する接触構
造体の機械的固定(付着)に十分な面積をもたらすもの
でなければならない。Each opening 222 preferably has an area greater than the area of opening 206 on contact pad 208. For example,
The square contact pad 208, which measures 4 mils x 4 mils (ie 100 μm x 100 μm), has an exposed area of 10,000 μm 2
And a square aperture 222 measuring 200 μm × 200 μm
Is 40,000 μm 2 (4 of the exposed area of contact pad 208
Area). The circular opening 222 with a diameter of 200 μm has 3
1,400 μm 2 (about 3 times the exposed area of contact pad 208)
Has an area of. Generally, the area of the terminals and / or substrate where the openings are exposed is preferably between 10,000 and 40,000 μm 2 , and most preferably about 30,000 μm 2 or more. Although not a key feature of the present invention, as a general matter, the footprint (base end area) of the contact structure provides an area sufficient for mechanically fixing (adhering) the contact structure to an electronic component. Must.
開口222に対しては、それらがテーパしており(図5D
から図5Fに関して詳細に後述するように)、またテーパ
した開口の底部における寸法が、方形の開口については
200μm×200μmのオーダ、また円形の開口について直
径200μmのオーダであることが好ましい。空間的に制
約があり、こうした寸法が不可能な用途では、利用可能
な空間を用いることができる。例えば中心間距離125μ
mで100μm×100μmのパッドを有する電子部品を扱う
場合、開口222は105μm×105μm、110μm×110μm
等といったオーダの寸法を有することができる。代替的
に、空間に制約のある用途においては、接触構造体の基
端部を、それらが電気接続されるパッドから離して配置
することができ(後述する)、そして好ましいより大き
な(例えば200μm)寸法とすることができる。開口222
のテーパ(傾斜)領域は、図2Bにおいて参照番号223に
より示してある。For openings 222, they taper (Figure 5D
(See below for details with respect to FIG. 5F), and the dimensions at the bottom of the tapered opening are
It is preferably on the order of 200 μm × 200 μm, and on the order of 200 μm in diameter for circular openings. In applications where space is constrained and these dimensions are not possible, the available space can be used. For example, center distance 125μ
When handling an electronic component having a pad of 100 μm × 100 μm in m, the opening 222 is 105 μm × 105 μm, 110 μm × 110 μm
Can have dimensions of the order such as. Alternatively, in space constrained applications, the proximal ends of the contact structures can be located away from the pads to which they are electrically connected (discussed below), and are preferably larger (eg, 200 μm). It can be dimensioned. Opening 222
The taper (slope) area of the is indicated by reference numeral 223 in FIG. 2B.
マスク層220は好ましくは、少なくとも約50μmの厚
みで配置されるが、これには少なくとも約100μm、少
なくとも約150μm、及び少なくとも約200μmが含まれ
る。マスク層220は多重層として配置可能である。基本
的にはこのマスク層220の全体的な厚みによって、接触
構造体の主本体部が電子部品の表面から離間される距離
が定まる。図2Lに示した、バネ接触要素260の基端部262
からの主本体部266のオフセット距離「d2」を参照のこ
と。前述した親出願の、図3Aと比較されたい。Mask layer 220 is preferably disposed at a thickness of at least about 50 μm, including at least about 100 μm, at least about 150 μm, and at least about 200 μm. The mask layer 220 can be arranged as multiple layers. Basically, the overall thickness of this mask layer 220 determines the distance that the main body of the contact structure is separated from the surface of the electronic component. The proximal end 262 of the spring contact element 260 shown in FIG. 2L.
See main body section 266 offset distance from “d2”. Compare FIG. 3A of the parent application mentioned above.
開口222の側壁(端壁)は、この開口が導電層210の部
分よりもマスク層220の表面でより大きくなるように、
テーパを有するのが好ましい。これを「正の」テーパと
称する。角度が90゜の急峻な側壁には、テーパは付かな
い。好ましくは、開口の側壁は平均で約60−75゜のテー
パ角を有する。このことは、マスク層220の材料として
フォトレジストを用い、このフォトレジストを焼いてリ
フローさせることによって容易に達成できる。本発明が
最も適合する技術の通常の知識を有する者であれば、本
明細書に示された記述に基づき、側壁のテーパをどのよ
うに制御するかを容易に理解するであろう。テーパの付
いた開口を何らかの適切な仕方で形成し、また事実上階
段状に、逆さの団付きの截頭ピラミッドのようにして形
成しうることも、本発明の範囲内にある。マスク層220
内の開口222の形状を制御することについて、以下で詳
細に議論する。The sidewalls (end walls) of the opening 222 are such that the opening is larger at the surface of the mask layer 220 than at the portion of the conductive layer 210.
It is preferable to have a taper. This is called a "positive" taper. There is no taper on the steep side wall with an angle of 90 °. Preferably, the sidewalls of the openings have an average taper angle of about 60-75 °. This can be easily achieved by using a photoresist as the material of the mask layer 220 and baking and reflowing the photoresist. Those of ordinary skill in the art with which the present invention is best suited will readily understand how to control the sidewall taper based on the description provided herein. It is within the scope of the present invention that the tapered openings may be formed in any suitable manner, and may be formed substantially stepwise, such as a truncated pyramid with an inverted brim. Mask layer 220
Controlling the shape of the opening 222 within is discussed in detail below.
図2Cは、図2Bの電子部品200の上部平面図であり、マ
スク層220にある2つの開口222a及び開口222bを示して
いる。これらの開口はそれぞれ、2つのコンタクトパッ
ド208a及び208b(点線で示す)の一方に組み合わせられ
ている。開口222a及び222bのテーパ領域は、この図にお
いてそれぞれ参照番号223a及び223bにより指定されてい
る。FIG. 2C is a top plan view of the electronic component 200 of FIG. 2B showing two openings 222a and 222b in the mask layer 220. Each of these openings is associated with one of the two contact pads 208a and 208b (shown in dotted lines). The tapered regions of openings 222a and 222b are designated in this figure by reference numerals 223a and 223b, respectively.
図2Dに示すように、このプロセスの次のステップにお
いて、複数の開口222の選択された各々について、マス
ク層220の表面上に突出造作230を、その中心が開口222
の中心から距離「L」となるようにして配置しうる。明
らかとなるように、この造作230は電子部品上に製造さ
れ、結果として得られる接触構造体260の接触(先端)
端部264を画定するものであり、また距離「L」は、電
子部品上に製造されている接触構造体260の基端部262及
び先端部264の間の直線距離を表すものである。この突
出造作230は材料の「ドット」又は「小塊」であること
ができ、例えば押しつぶれた半球形状を示し、おそらく
は少量のエポキシ樹脂やフォトレジストその他であっ
て、ステンシルを介して、或いは在来のスクリーン印刷
技術を用いて適宜適用可能なものである。突出造作230
はまた、導電性材料からなることができる。押しつぶさ
れた半球形状のドットの形態を有する突出造作230に適
切な寸法は、直径が約5−15ミル(125−375μm)、高
さが約2ミル(50μm)である。突出造作をより細く
(例えば約5ミル幅未満)し、或いはこれをより幅広く
(例えば約15ミル幅超)することは、本発明の範囲内に
ある。しかしながら好ましくは、殆どの用途について、
高さを約2.0−7.5ミルの範囲内とするのが望ましい。In the next step of this process, as shown in FIG. 2D, for each selected plurality of openings 222, a protruding feature 230 is formed on the surface of the mask layer 220, the center of which is an opening 222.
They may be arranged at a distance "L" from the center of. As will be apparent, this feature 230 is manufactured on an electronic component and the resulting contact structure 260 contacts (tips).
It defines the end 264 and the distance “L” represents the linear distance between the proximal end 262 and the distal end 264 of the contact structure 260 being manufactured on the electronic component. This protruding feature 230 can be a "dot" or "blob" of material, for example exhibiting a crushed hemispherical shape, possibly a small amount of epoxy resin, photoresist or the like, via a stencil or present. It can be appropriately applied by using the conventional screen printing technique. Protruding feature 230
Can also consist of a conductive material. Suitable dimensions for protruding features 230 having the shape of crushed hemispherical dots are approximately 5-15 mils (125-375 μm) in diameter and approximately 2 mils (50 μm) high. It is within the scope of the invention to make the overhanging feature thinner (eg, less than about 5 mils wide) or wider (eg, greater than about 15 mils wide). However, preferably for most applications
It is desirable that the height be within the range of about 2.0-7.5 mils.
以下でより詳細に説明するように、突出造作について
の他の形状、より広く言うならば製造される接触構造体
260について得られる先端部264についての種々の形状に
は、ピラミッド型、円錐形又は半球形、及び截頭された
ピラミッド型、円錐形又は半球形、並びに十字形、環状
その他があり、これらは本発明の範囲内のものである。Other shapes for protruding features, or more broadly, contact structures manufactured, as described in more detail below.
Various shapes for the tip 264 obtained for 260 include pyramidal, conical or hemispherical, and truncated pyramid, conical or hemispherical, as well as crosses, annulars, etc. It is within the scope of the invention.
本発明が最も適合する技術の通常の知識を有する者で
あれば、本明細書に示された記述に基づき、突出造作23
0の適用及び制御をどのように行うかを容易に理解する
であろう。例えばフォトレジストとステンシル(図示せ
ず)を用いて突出造作230を生成するには、ステンシル
を位置決めして、フォトレジストを穏やかに焼いて突出
造作をステンシルから離脱させ、次いでステンシルを除
去した後に硬く焼き固めることができる。Those of ordinary skill in the art with whom the present invention is best suited may be made based on the description provided herein.
It will be easy to understand how to apply and control 0. For example, to create a protruding feature 230 using photoresist and a stencil (not shown), position the stencil and gently bake the photoresist to disengage the protruding feature from the stencil, then harden after removing the stencil. Can be baked and hardened.
得られる超小型電子バネ接触構造体の基端部262と先
端部264の間の距離「L」は、例えば約10−1000ミルの
範囲内にあり、好ましくは10−50ミルの範囲内にある。The distance "L" between the proximal end 262 and the distal end 264 of the resulting microelectronic spring contact structure is, for example, in the range of about 10-1000 mils, preferably in the range of 10-50 mils. .
図2Eに示されているように、本プロセスの次のステッ
プでは、ステンシル(シャドウマスク)240をマスク層2
20の表面上に配置することができる。ステンシル240は
複数の開口242を有する(多数のうち1つを図示す
る)。図示のように、開口242は開口222から、対応する
突出造作230へと延びる。ステンシル240は好適には、薄
い(例えば2ミル厚)のステンレススチールの箔であっ
てよく、これが開口242を有するようにパンチング又は
エッチングされうる。ステンシル240は、開口242の形状
に対応する導電性トレースのパターンでもってマスク材
料220上にシード層250を堆積させうるなら、いかなる適
当な厚みのいかなる材料からもなることができる。As shown in FIG. 2E, the next step in the process is to apply stencil (shadow mask) 240 to mask layer 2
Can be placed on 20 surfaces. The stencil 240 has a plurality of openings 242 (one of many shown). As shown, the opening 242 extends from the opening 222 to a corresponding protruding feature 230. Stencil 240 may preferably be a thin (eg, 2 mil thick) stainless steel foil, which may be punched or etched to have openings 242. Stencil 240 can be made of any material of any suitable thickness provided that seed layer 250 can be deposited on mask material 220 with a pattern of conductive traces corresponding to the shape of openings 242.
ステンシル240がマスク層220の表面上に位置決めされ
た状態で、「シード」層250がマスク層220の露出表面と
突出造作230の上に、スパッタリングの如きにより堆積
される。シード層250は開口222の露出部分の範囲内で、
この開口222内の導電層210の表面上に堆積される。シー
ド層250は傾斜領域253を有し、そこではマスク層220に
ある開口222の傾斜領域223上に堆積されたものとなって
いる。With the stencil 240 positioned on the surface of the mask layer 220, a "seed" layer 250 is deposited, such as by sputtering, on the exposed surface of the mask layer 220 and the raised features 230. The seed layer 250 is within the exposed portion of the opening 222,
Deposited on the surface of the conductive layer 210 in this opening 222. The seed layer 250 has a graded region 253, where it is deposited on the graded region 223 of the opening 222 in the mask layer 220.
シード層250は複数の「トレース」のパターンとして
堆積でき、これらのトレースの各々は、上側にあるステ
ンシル240に設けられた開口242のパターンを物理的に具
体化したものである。かくしてパターン化されたシード
層250は、電子部品上に製造される接触構造体の前駆体
として作用する。例えば電気メッキプロセスにおいて
は、シード層250の導電性トレースの各々は電鋳型とし
て作用し、その上に接触構造体260の物質(塊)を製造
可能である。Seed layer 250 can be deposited as a pattern of multiple "traces," each of which is a physical realization of the pattern of openings 242 in upper stencil 240. The thus patterned seed layer 250 acts as a precursor for the contact structure produced on the electronic component. For example, in an electroplating process, each of the conductive traces of seed layer 250 can act as an electromold, onto which the material of contact structure 260 can be produced.
マスク材料220と、シード層250の堆積のためのプロセ
スの選択は、一緒に考える必要がある。マスク材料は、
堆積プロセスの環境において安定である必要がある。例
えば、典型的なポジフォトレジスト材料には幾らかの溶
媒が含まれており、高真空条件の下ではガスを発生しう
る。この場合に好ましいのは、例えば焼成や露光によっ
てマスク材料を架橋その他により硬化させて、材料を変
性させることである。ポリイミドは有用なマスク材料で
あり、実質的な劣化を伴うことなしに、スパッタリング
環境に耐えうる。堆積もまた、化学蒸着(CVD)又は電
子ビームプロセスによることができる。これらはスパッ
タリングの場合よりも、要求される真空度が小さい。こ
れらについては、おそらくは幾らかの穏やかな架橋でも
って、在来のノボラックフォトレジスト樹脂を使用可能
である。別の考慮事項としては、マスク材料を真空下で
安定とするための、マスク材料に対するどのような変性
も、プロセスの後の方でそれを除去することを困難にし
うるものである、ということがある。適切な材料とプロ
セスは、当業者により選択可能である。特に好ましい1
つのプロセスは、ノボラックフォトレジスト樹脂を使用
し、上述のようにしてパターン化し、次いで加熱により
部分的に架橋することである。シード層250の堆積は、C
VDを用いて行われる。The choice of mask material 220 and process for deposition of seed layer 250 must be considered together. The mask material is
It should be stable in the environment of the deposition process. For example, a typical positive photoresist material contains some solvent and may evolve gas under high vacuum conditions. In this case, it is preferable to cure the mask material by crosslinking or the like, for example, by baking or exposure to modify the material. Polyimide is a useful mask material and can withstand sputtering environments without substantial degradation. Deposition can also be by chemical vapor deposition (CVD) or electron beam processes. These require less vacuum than in the case of sputtering. For these, conventional novolak photoresist resins can be used, possibly with some mild crosslinking. Another consideration is that any modification to the mask material to make it stable under vacuum can make it difficult to remove later in the process. is there. Appropriate materials and processes can be selected by those skilled in the art. Particularly preferred 1
One process is to use a novolac photoresist resin, patterning as described above, then partially crosslinked by heating. The deposition of seed layer 250 is C
Performed using VD.
図2Fは、図2Eで記述したステップの結果を上面図で示
しており、ステンシル240にある2つの開口242a及び242
bを示している。これらの開口242a及び242bの各々は、
関連する2つのコンタクトパッド208a及び208b(点線で
示す)のそれぞれ1つの上側から、2つの突出造作230a
及び230b(点線で示す)の選択されたそれぞれ1つへと
延びている。FIG. 2F shows in top view the result of the steps described in FIG. 2E, showing two openings 242a and 242 in stencil 240.
b is shown. Each of these openings 242a and 242b is
Two protruding features 230a from the top of each of the two associated contact pads 208a and 208b (shown in dotted lines).
And 230b (indicated by dotted lines) to each selected one.
図2Fはまた、ステンシル240にある開口242a及び242b
を介して堆積された、シード層の2つのパターン化され
たトレース250a及び250bを示している。これらのトレー
ス250a及び250bは、図示の明確化のために斜線のハッチ
ングで示されているが、この斜線のハッチングはこの図
において断面を示すものではないことが明らかに了解さ
れねばならない。FIG. 2F also shows openings 242a and 242b in stencil 240.
Figure 2 shows two patterned traces 250a and 250b of the seed layer deposited via. Although these traces 250a and 250b are shown with diagonal hatching for clarity of illustration, it should be clearly understood that this hatching does not show a cross section in this figure.
図2Fに示されたトレース250a及び25bの各々は、導電
性トレース250a及び250b上に構築される接触構造体260
の基端部262、先端部264及び中央本体部266のそれぞれ
に対応して、基端部252a及び252bと、先端部254a及び25
4bと、中央本体部256a及び256bをそれぞれに有する。こ
の図には、トレース250a及び250bのそれぞれの傾斜領域
253a及び253bが示されている。Each of the traces 250a and 25b shown in FIG.2F includes a contact structure 260 built on the conductive traces 250a and 250b.
Corresponding to the base end portion 262, the tip end portion 264, and the central body portion 266 of the base end portion 252a and 252b and the tip end portion 254a and 25,
4b and central body portions 256a and 256b, respectively. This figure shows the sloped regions of each of traces 250a and 250b.
253a and 253b are shown.
図2Gは、本プロセスの次のステップを示しており、そ
こではシャドウマスク240が除去されており、メッキ
(例えば電気メッキ)の如きにより複数の(多数のうち
1つを示す)接触構造体260が、複数の(多数のうち1
つを示す)トレース250の上に導電性材料の塊として構
築されている。接触構造体260の各々は、基端部262(親
出願の302と比較せよ)と、先端部264(親出願の304と
比較せよ)と、基端部262と先端部264の間に延びる主本
体部266(親出願の306と比較せよ)とを有する。図示の
ように、接触構造体260はその基端部262と主本体部266
の間に傾斜領域263を有し、この傾斜領域263はシード層
250の傾斜領域253上に構築されているが、シード層250
はまた、マスク材料220にある開口222の傾斜領域223上
に構築されている。FIG. 2G illustrates the next step in the process where the shadow mask 240 has been removed and a plurality of (one of many) contact structures 260 have been formed, such as by plating (eg, electroplating). However, there are multiple (1 of many
It is constructed as a mass of conductive material on a trace 250 (shown as one). Each of the contact structures 260 includes a proximal portion 262 (compare parent application 302), a distal portion 264 (compare parent application 304), and a main portion extending between proximal portion 262 and distal portion 264. A body 266 (compare parent application 306). As shown, the contact structure 260 has a proximal end 262 and a main body 266.
Has a sloping region 263 between, and the sloping region 263 is a seed layer.
Built on 250 sloped areas 253, but with seed layer 250
Are also constructed on the sloped regions 223 of the openings 222 in the mask material 220.
図2Hは、2H−2H線で取った図2Gの電子部品200の断面
図であり、本発明の1つの好ましい実施形態により作成
した接触構造体260の輪郭(横方向断面)を示してい
る。この輪郭はおおよそ半円形、又はマッシュルーム型
である。主本体部266を介して取ったこの断面は、接触
構造体の全体の長さについて、代表的な輪郭である。こ
の構造は、ほぼ平坦な露出されたシード層上に電気メッ
キを行った結果である。2H is a cross-sectional view of the electronic component 200 of FIG. 2G taken along line 2H-2H, showing the contour (transverse cross-section) of the contact structure 260 made in accordance with one preferred embodiment of the present invention. This contour is approximately semi-circular or mushroom-shaped. This cross section taken through the main body 266 is a representative contour for the entire length of the contact structure. This structure is the result of electroplating on an exposed seed layer that is substantially flat.
図2Gで最も良く看取されるように(図2Mをも参照)、
得られる接触構造体260の全高「H」、換言すれば基板2
02の表面から離れた先端部264の高さは、好ましくは少
なくとも約4.0ミルであり、おそらくは約8.0ミル又はよ
り多くである。As best seen in Figure 2G (see also Figure 2M),
The resulting contact structure 260 total height "H", in other words substrate 2
The height of the tip 264 away from the surface of 02 is preferably at least about 4.0 mils, and perhaps about 8.0 mils or more.
図2Hで最も良く看取されるように、接触構造体260そ
れ自体、換言すればトレース250上の導電性材料の塊の
厚み「t」は、好ましくは少なくとも約0.5ミルであ
り、おそらくは約1.5ミル又はより多くである。As best seen in FIG. 2H, the contact structure 260 itself, or in other words the mass “t” of conductive material on the trace 250, is preferably at least about 0.5 mils, and perhaps about 1.5 mils. Mill or more.
図2Hで最も良く看取されるように、接触構造体260そ
れ自体、換言すればトレース250上の導電性材料の塊の
幅「w」は、好ましくは少なくとも約0.5ミルであり、
おそらくは約4.0ミル又はより多くである。この幅は主
本体部266に沿って一定であってもよく、或いは主本体
部は例えば基端部262付近では幅広く、主本体部266の先
端部264付近では狭くというように、幅が先細であって
もよい。As best seen in FIG. 2H, the contact structure 260 itself, or in other words the width “w” of the mass of conductive material on the trace 250, is preferably at least about 0.5 mils,
Probably about 4.0 mils or more. This width may be constant along the main body portion 266, or the main body portion may be narrow, such as wide near the proximal end 262 and narrow near the distal end 264 of the main body 266. It may be.
以上に述べたように、得られる超小型電子接触構造体
260の基端部262と先端部264の間の長さ「L」は、好適
には少なくとも約10ミルであり、おそらくは最長約50ミ
ル又はより多くである。As described above, the obtained microminiature electronic contact structure is obtained.
The length "L" between the proximal 262 and distal 264 portions of 260 is preferably at least about 10 mils, and perhaps up to about 50 mils or more.
バネ形状の設計に対する通常の要求事項は、技術的に
一般的に知られている。寸法、曲げモーメント、種々の
寸法において撓曲を可能にする形状その他といった詳細
は、設計者が選択可能であり、また本発明の教示に従っ
て具現化可能である。1つの特に好ましい形状は、環状
の切片を近似し、内側及び外側の曲率が先細りとなるも
のである。こうした形状を図7に示す。The usual requirements for spring-shaped designs are generally known in the art. Details such as dimensions, bending moments, shapes that allow flexing in various dimensions, and the like are selectable by the designer and can be implemented in accordance with the teachings of the present invention. One particularly preferred shape approximates an annular segment with tapered inner and outer curvatures. Such a shape is shown in FIG.
図2I及び図2Jは、図2Gの接触構造体260について考え
られる多くの構成のうちの2つを示す斜視図であるが、
図示の明確化のために部材200からは切り離してある。
これらの図面は、本発明を用いて選択することのでき
る、2つの重要な改変例を示している。図2Iにおいて
は、接触構造体は方形の基端部262を有する。図2Jで
は、接触構造体は円形(環形)の基端部262を有してい
る。これらの図面の何れにおいても、傾斜領域263にお
ける基端部の漏斗型形状を容易に認識することができる
が、この形状はマスク層220にある開口222の傾斜側壁22
3によって、基端部に与えられたものである。図2Jで
は、基端部262の傾斜領域263は完全に(360゜)被覆さ
れており、僅かな「リップ」が基端部全周に沿って延び
ている。この完全な漏斗型形状は、マスク層420の全て
の側壁と表面の一部に沿ってシード層を堆積することを
可能にするステンシル440を用いることによって、容易
に獲得できる。このようなステンシルは図4Eに示してあ
り、得られる構造は図4Gに示してある。図2Iは、開口22
2の側壁の一部のみの上にシード層を堆積した結果を示
している。これは、図2Eに示すように、開口222の一部
を覆うステンシルを用いることによって、容易に獲得で
きる。選択されるマスク及び堆積条件に応じて、側壁を
より多く又はより少なく被覆可能である。これに含まれ
るものとしては、1つの側壁の一部のみ、図2Iに示され
ているように1つの側面全部、1つの側面よりも多い部
分(好ましい実施例)、或いは図2Jに示されているよう
に側面領域の全てにより完全な漏斗を形成すること(特
に好ましい実施例)などがある。メッキの後に得られる
構造体は、図2Gに断面で示してある。基端部が方形であ
れば、図2Gを斜視図で見ると図2Iに類似のものとなろ
う。2I and 2J are perspective views showing two of the many possible configurations for the contact structure 260 of FIG. 2G,
It has been removed from member 200 for clarity of illustration.
These drawings show two important modifications that can be selected using the present invention. In FIG. 2I, the contact structure has a square proximal end 262. In FIG. 2J, the contact structure has a circular (annular) proximal end 262. In any of these drawings, the funnel shape of the proximal end in the sloped region 263 can be easily recognized, which shape is the sloped sidewall 22 of the opening 222 in the mask layer 220.
It is given to the base end by 3. In FIG. 2J, the beveled region 263 of the proximal end 262 is completely (360 °) covered with a slight “lip” extending around the entire circumference of the proximal end. This perfect funnel shape can be easily obtained by using a stencil 440 that allows the seed layer to be deposited along all sidewalls and a portion of the surface of the mask layer 420. Such a stencil is shown in Figure 4E and the resulting structure is shown in Figure 4G. Figure 2I shows the opening 22
2 shows the result of depositing a seed layer on only part of the side wall of 2. This can be easily obtained by using a stencil that covers a portion of the opening 222, as shown in FIG. 2E. More or less sidewalls can be coated, depending on the mask and deposition conditions selected. Included in this is only a portion of one sidewall, all one side as shown in FIG. 2I, more than one side (preferred embodiment), or as shown in FIG. 2J. Such that a complete funnel is formed by all of the lateral areas (a particularly preferred embodiment). The resulting structure after plating is shown in cross section in Figure 2G. If the proximal end is rectangular, a perspective view of Figure 2G would be similar to Figure 2I.
図示の便宜から、上部平面図2F及び図2Kは、図2E、図
2G及び図2Lの詳細な断面図の部分的に漏斗型の実施例を
代替する、完全な漏斗型の実施例を示している。当業者
であれば、図2F及び図2Kを僅かに変形して、図2E、図2G
及び図2Lの具体的な実施例に対応させうることを認識す
るであろう。得られる構造体は、図2Jに示すような円形
の基部を備えた、図2Iに示すような部分的漏斗に類似す
るであろう。For convenience of illustration, the top plan views 2F and 2K are shown in FIG. 2E and FIG.
2G and 2L show a complete funnel embodiment, replacing the partially funnel embodiment of the detailed cross-sectional views of FIG. 2L. Those skilled in the art can slightly modify FIGS. 2F and 2K to obtain FIGS. 2E and 2G.
And that it may correspond to the specific embodiment of FIG. 2L. The resulting structure will resemble a partial funnel as shown in Figure 2I with a circular base as shown in Figure 2J.
図2Kは図2Gの電子部品200の上部平面図であり、複数
の接触構造体のうち2つである260a及び260bを示してい
る。各々の接触構造体260a及び260bは、2つのコンタク
トパッド208a及び208b(点線で示す)の1つと組み合わ
せられている。接触構造体260a及び260bの各々はそれぞ
れ、基端部262a及び262bと、先端部264a及び264bと、中
央本体部266a及び266bを有している。接触構造体260a及
び260bの傾斜領域263a及び263bは、それぞれこの図に示
されている。2K is a top plan view of electronic component 200 of FIG. 2G showing two of the plurality of contact structures 260a and 260b. Each contact structure 260a and 260b is associated with one of two contact pads 208a and 208b (shown in dotted lines). Each of the contact structures 260a and 260b has a proximal end 262a and 262b, a distal end 264a and 264b, and a central body 266a and 266b, respectively. The sloped regions 263a and 263b of the contact structures 260a and 260b are shown in this figure, respectively.
図2Kで明らかなように、得られる接触構造体は前述し
た親出願において図示し記述したテーパ状の接触構造体
と同様の仕方で、それぞれ基端部262a及び262bにおける
幅広から、先端部264a及び264bにおける幅狭へと、適切
にテーパ(幅に関して)している。接触構造体260a及び
260bは図示の明確化のために交叉したハッチングで示さ
れているが、この交叉したハッチングはこの図において
断面を示すものではないことが明らかに了解されねばな
らない。As can be seen in FIG.2K, the resulting contact structure is in the same manner as the tapered contact structure illustrated and described in the parent application described above, from wide at the proximal ends 262a and 262b respectively to the distal end 264a and Properly taper (with respect to width) to narrow at 264b. Contact structure 260a and
Although 260b is shown with cross hatching for clarity of illustration, it should be clearly understood that this cross hatch is not a cross section in this figure.
図2Gの例示から明らかなように、基端部262、従って
接触構造体260の全体は、シード層250及び導電層210を
介して、電子部品のコンタクトパッド208の関連する1
つへと電気的に接続されている、これまでの記述からや
はり明らかなように、電子部品の一群のコンタクトパッ
ド208を導電層210によって相互に短絡することができ、
それによって電気メッキプロセスによる接触構造体260
の構築が容易にされる。As is apparent from the illustration of FIG. 2G, the proximal end 262, and thus the entire contact structure 260, is associated with the contact pad 208 of the electronic component via the seed layer 250 and the conductive layer 210.
Electrically connected to one another, as is also apparent from the foregoing description, a group of contact pads 208 of electronic components can be shorted together by a conductive layer 210,
Thereby the contact structure 260 by electroplating process
Is easy to build.
本プロセスの最終的な処理ステップにおいては、マス
ク層220を、例えば適当な溶剤で洗い去ることによって
除去できる。例えばフォトレジストのマスク層220は、
上述した他の要素の何れに対しても悪影響を与えること
なしに、アセトンで選択的に洗い去ることができる。そ
して最後に、他の材料により(即ちシード層250によ
り)覆われていない導電層210の全ての部分を、適当な
化学的手段を用いて選択的にエッチング除去することが
できる。In the final processing step of the process, the mask layer 220 can be removed, for example by washing off with a suitable solvent. For example, the photoresist mask layer 220 is
It can be selectively washed off with acetone without adversely affecting any of the other factors mentioned above. And finally, all portions of conductive layer 210 that are not covered by another material (ie, by seed layer 250) can be selectively etched away using suitable chemical means.
図2L及び図2Mは、それぞれ断面図及び斜視図でもって
最終製品たる自立型の接触構造体260を示している。こ
れはその基端部262において電子部品に取着されてお
り、主本体部266は電子部品202の表面から離して配置さ
れ、またその先端部264は主本体部266のレベルよりもさ
らに突出する形状を有している。得られる接触構造体26
0の基端部262の傾斜領域263は、これらの図面から明瞭
に看取でき、また後述する図2N及び図2Oにおいても明確
に視認可能である。2L and 2M show the free-standing contact structure 260, which is the final product, in cross-sectional view and perspective view, respectively. It is attached to the electronic component at its proximal end 262, the main body 266 is located away from the surface of the electronic component 202, and its tip 264 projects further than the level of the main body 266. It has a shape. The resulting contact structure 26
The inclined region 263 of the base end portion 262 of 0 can be clearly seen from these drawings and can also be clearly seen in FIGS. 2N and 2O described later.
基本的には、接触構造体260の各々について、導電性
材料の細長い塊がマスク材料上に、基端部262と、基端
部262と反対側の先端部264と、これらの基端部262及び
先端部264の間の主本体部266を有するように堆積され、
そこにおいて主本体部266は、基板202の表面と好ましく
はほぼ平行で且つ基端部262からオフセットした(z軸
方向に)平面にある。突出造作230を有する結果、先端
部264は、主本体部266からさらにオフセットしている。
マスク材料220が除去された時点で、得られる接触構造
体260は自立型であり、その基端部262により基板202に
固定されており、またその先端部264は別の電子部品
(後述するように、例えば272又は282のそれぞれ)の端
子(例えば270又は280)と自由に接触を行う。Basically, for each of the contact structures 260, an elongated mass of conductive material is provided on the mask material, the proximal end 262, the distal end 264 opposite the proximal end 262, and the proximal ends 262 thereof. And having a main body portion 266 between a tip portion 264 and
There, the main body 266 lies in a plane that is preferably substantially parallel to the surface of the substrate 202 and offset (in the z-axis direction) from the proximal end 262. As a result of having the protruding feature 230, the tip 264 is further offset from the main body 266.
When the mask material 220 is removed, the resulting contact structure 260 is self-supporting and is secured to the substrate 202 by its proximal end 262 and its distal end 264 is another electronic component (see below). , For example, 272 or 282, respectively) and (eg, 270 or 280) terminals are freely contacted.
材料とプロセス
親出願の手法と同様に、本発明の接触構造体は主とし
て、好ましくは全体的に金属製であり、多層構造体とし
て形成(製造)されてよい。接触構造体の塊の1又はよ
り多くの層に適切な材料には次のものが含まれるが、こ
れらに限定される訳ではない。Materials and Processes Similar to the parent application approach, the contact structures of the present invention are primarily, preferably wholly metallic, and may be formed (manufactured) as a multilayer structure. Suitable materials for one or more layers of the contact structure mass include, but are not limited to:
ニッケル、及びその合金。 Nickel and its alloys.
銅、コバルト、鉄、及びこれらの合金。 Copper, cobalt, iron and their alloys.
金(特に硬金(hard gold))及び銀。これらは何れ
も優れた電流搬送能力と、良好な接触抵抗特性を示す。Gold (especially hard gold) and silver. All of these show excellent current carrying ability and good contact resistance characteristics.
プラチナ族の元素。 Platinum family element.
貴金属。 Precious metal.
半貴金属及びそれらの合金、特にパラジウム族の元素
及びそれらの合金。Semi-precious metals and their alloys, especially elements of the palladium group and their alloys.
タングステン、モリブデン及び他の耐火金属及びそれ
らの合金。ニッケル及びニッケル合金の使用が特に好ま
しい。Tungsten, molybdenum and other refractory metals and their alloys. The use of nickel and nickel alloys is particularly preferred.
半田様の仕上げが望ましい場合には、スズ、鉛、ビス
マス、インジウム、及びこれらの合金を用いることも可
能である。Tin, lead, bismuth, indium, and alloys thereof can also be used if a solder-like finish is desired.
導電層210、シード層250及び接触構造体260のための
材料を堆積するのに好ましいプロセスには、水溶液から
の材料の堆積を伴う各種のプロセス、電解メッキ、無電
解メッキ、化学蒸着(CVD)、物理蒸着(PVD)、液体又
は固体の前駆体の誘発性崩壊を通じて材料の堆積を生じ
させるプロセスその他があるが、これらに限定されるも
のではない。材料を堆積させるためのこれらの技術は全
て、一般に広く知られている。Preferred processes for depositing materials for the conductive layer 210, seed layer 250 and contact structure 260 include various processes involving deposition of materials from an aqueous solution, electroplating, electroless plating, chemical vapor deposition (CVD). , But not limited to, physical vapor deposition (PVD), processes that cause deposition of materials through the induced disintegration of liquid or solid precursors, and the like. All these techniques for depositing materials are generally well known.
導電層210に適した材料にはチタン−タングステン(T
i−W)が含まれ、これはスパッタリングにより、300−
600nmの厚み、例えば450nmの厚みに堆積できる。任意選
択的ではあるが、導電層210に対して金の層を付加する
のが好ましく、これは250−450nmの厚み、例えば350nm
の厚みに堆積できる。導電層210の目的は主として、最
終的にシード層上で接触構造体260となる導電性材料の
塊を構築するのに電気メッキプロセスを使用するため、
導電性トレース250に対して電気接続をもたらすことに
ある。しかしながら、導電層210を省略することも本発
明の範囲内にある。最終的に接触構造体となる導電性材
料の塊を構築するために、無電解メッキのような別のプ
ロセスを使用することができる。A suitable material for the conductive layer 210 is titanium-tungsten (T
i-W), which is 300-
It can be deposited to a thickness of 600 nm, for example 450 nm. Although optional, it is preferred to add a layer of gold to the conductive layer 210, which has a thickness of 250-450 nm, for example 350 nm.
Can be deposited to a thickness of. The purpose of the conductive layer 210 is primarily to use an electroplating process to build the mass of conductive material that will eventually become the contact structure 260 on the seed layer.
To provide an electrical connection to the conductive traces 250. However, it is within the scope of the invention to omit the conductive layer 210. Other processes, such as electroless plating, can be used to build up the mass of conductive material that will eventually become the contact structure.
シード層250は例えば金(Au)からなることができ、
これはスパッタリングによって約250−400nmの厚みに堆
積することができる。別の好ましい実施例では、シード
層は銅(Cu)であり、これはスパッタリングによって10
0−300nmの厚みに堆積することができる。代替的に、シ
ード層250は、上側に最終の接触構造体260の塊を構築可
能な、別の適切な材料からなることもできる。The seed layer 250 may be made of gold (Au), for example,
It can be deposited by sputtering to a thickness of about 250-400 nm. In another preferred embodiment, the seed layer is copper (Cu), which is sputtered
It can be deposited to a thickness of 0-300 nm. Alternatively, the seed layer 250 can be composed of another suitable material on which the final contact structure 260 mass can be built.
マスク層220,320,420に適当な材料には、各種のリソ
グラフィ用フォトレジスト、ノボラック樹脂、及びポリ
イミドが含まれる。Suitable materials for the mask layers 220, 320, 420 include various lithographic photoresists, novolac resins, and polyimides.
従順性と弾性
図2Nは、接触構造体260の先端部264と、印刷回路板
(PCB)のような別の電子部品272のコンタクトパッド27
0との間で、圧力接触による接続を行うのが望ましい場
合を例示している。この場合、接触構造体260は、基板2
02の表面に垂直な(90゜の)「z軸」に沿って弾性的に
(即ち可塑的にではなく弾力的に)反応しなければなら
ない。これは例えば、基板202と電子部品272の間でソケ
ット化可能な、容易に着脱可能な接続を行うのが望まし
いような場合である。Compliant and Elastic Figure 2N shows the tip 264 of the contact structure 260 and the contact pad 27 of another electronic component 272, such as a printed circuit board (PCB).
The case where it is desirable to make a connection by pressure contact with 0 is illustrated. In this case, the contact structure 260 is the substrate 2
It must react elastically (ie elastically rather than plastically) along the "z-axis" (90 °) perpendicular to the surface of 02. This is the case, for example, when it is desirable to make a socketable, easily removable connection between the substrate 202 and the electronic component 272.
図2Oは、接触構造体260の先端部264を、印刷回路板
(PCB)のような別の電子部品282(272と比較せよ)の
コンタクトパッド280(270と比較せよ)に対し、半田28
4の如きによって、より永続的に接合することが望まし
い場合を例示している。この場合、接触構造体260は基
板202の表面と平行な「z軸」及び/又は「y軸」に沿
って、従順に反応しなければならない。これは例えば、
2つの電子部品の間の熱膨張係数の差に対処することが
望ましいような場合である。FIG. 2O shows the tip 264 of the contact structure 260 soldered to a contact pad 280 (compare 270) of another electronic component 282 (compare 272) such as a printed circuit board (PCB).
By way of example 4, the case where more permanent joining is desired is illustrated. In this case, the contact structure 260 must react compliantly along the “z axis” and / or the “y axis” parallel to the surface of the substrate 202. This is for example
It is when it is desirable to address the difference in coefficient of thermal expansion between two electronic components.
接触構造体260がx軸、y軸、及びz軸の何れか又は
全てに沿って弾性的に及び/又は従順にたわむことによ
って、加えられた力に反応することは、本発明の範囲内
にある。It is within the scope of the invention for the contact structure 260 to respond to an applied force by elastically and / or compliantly flexing along any or all of the x, y, and z axes. is there.
こうした弾性接触構造体は、付加的な部材を追加する
ことによって強化できる。「Contact Tip Structures f
or Microelectronic Interconnection Elements and me
thods of Making Same」と題し、本出願人により所有さ
れる同時係属中の米国特許出願第08/819,464号、及び19
97年11月20日にWO97/43653号として公開されたその対応
PCT特許出願第PCT/US97/08606号は、犠牲基板上に先端
構造を画定し、この構造を電子部品に移し替える方法を
記述している。この先端構造は、この出願中で説明され
た技術を用いて、図2Lの構造体に対して移設できる。Such elastic contact structures can be reinforced by the addition of additional members. `` Contact Tip Structures f
or Microelectronic Interconnection Elements and me
Co-pending U.S. Patent Application Nos. 08 / 819,464, and 19 entitled "thods of Making Same"
Correspondence published as WO97 / 43653 on November 20, 1997
PCT Patent Application No. PCT / US97 / 08606 describes a method of defining a tip structure on a sacrificial substrate and transferring this structure to an electronic component. This tip structure can be transferred to the structure of FIG. 2L using the techniques described in this application.
別の例示的な接触構造体
本発明の接触構造体260の有用な特徴は、先端部264が
主本体部266からオフセットしていることである。この
オフセットは、突出造作230が存在することの帰結であ
る。図2Lに示された、バネ接触要素260の主本体部266か
らの先端部264のオフセット距離「d1」に着目された
い。前述の親出願の図3Aと比較されたい。Another Exemplary Contact Structure A useful feature of the contact structure 260 of the present invention is that the tip 264 is offset from the main body 266. This offset is a consequence of the presence of protruding feature 230. Note the offset distance “d1” of the tip 264 from the main body 266 of the spring contact element 260 shown in FIG. 2L. Compare with Figure 3A of the aforementioned parent application.
しかしながらある種の用途では、接触構造体の主本体
部からの先端部のこうしたオフセットが必要でないこと
も考えられる。However, in some applications it is possible that such offset of the tip from the main body of the contact structure is not required.
本発明の1つの実施例によれば、接触構造体の主本体
部は当該接触構造体の先端部まで延びるが、先端部は主
本体部からオフセットしていない。例えば、先端部はほ
ぼ、主本体部と同一平面にあることができる。こうした
接触構造体を製造するためのプロセスは、大体は図2Aか
ら図2Lに関してこれまでに述べた仕方で進行するが、以
下の変化がある。According to one embodiment of the invention, the main body of the contact structure extends to the tip of the contact structure, but the tip is not offset from the main body. For example, the tip can be substantially flush with the main body. The process for manufacturing such contact structures proceeds generally in the manner previously described with respect to FIGS. 2A-2L with the following changes.
図3A(図2Dと比較せよ)は、パッシベーション層304
(204と比較せよ)に設けられた開口306(206と比較せ
よ)を介して露出されたコンタクトパッド308(208と比
較せよ)を有する基板302(202と比較せよ)上の導電層
310(210と比較せよ)の上側に設けられた開口322(222
と比較せよ)を有するマスク層320(220と比較せよ)を
例示している。図2Dと区別されるように、突出造作230
は設けられていない。図2Bに関してこれまでに述べたと
ころと同様にして、開口322のテーパ領域はこの図では
参照番号323で指定されている。FIG. 3A (compare FIG. 2D) shows a passivation layer 304.
A conductive layer on a substrate 302 (compare 202) having contact pads 308 (compare 208) exposed through openings 306 (compare 206) provided in (compare 204).
An opening 322 (222) provided above the 310 (compare 210)
(Compare with) and mask layer 320 (compare 220). A protruding feature 230, as distinguished from FIG. 2D.
Is not provided. Similar to what has been described above with respect to FIG. 2B, the tapered region of opening 322 is designated in this figure by reference numeral 323.
図3B(図2Eと比較せよ)はまた、マスク層320を覆っ
て配置されるステンシル(シャドウマスク)340(240と
比較せよ)をも例示しており、このステンシル340は開
口342(242と比較せよ)を有し、これを介してシード層
350(250と比較せよ)がマスク層320上に、開口310及び
306内並びにコンタクトパッド308上を含めて堆積されて
いる。この実施例では突出造作230が設けられていない
から、シード層350は最終的な接触構造体の先端部とな
るべき部分に向けてバンプ状に盛り上がってはいない
が、最終的な接触構造体の主本体部となるべき部分と本
質的に一直線(同一平面)となっていることが看取でき
る。シード層350は傾斜領域353を有し、そこではマスク
材料320にある開口322の傾斜領域323上に堆積されてい
る。FIG. 3B (compare FIG. 2E) also illustrates a stencil (shadow mask) 340 (compare 240) that is placed over the mask layer 320, which stencil 340 compares with aperture 342 (242). The seed layer through which
350 (compare 250) over the mask layer 320, opening 310 and
Deposited inside 306 as well as on contact pad 308. Since no protruding features 230 are provided in this example, the seed layer 350 is not bumped up towards the tip of the final contact structure, but the final contact structure does not. It can be seen that it is essentially aligned (coplanar) with the part that should be the main body. The seed layer 350 has a graded region 353, where it is deposited on the graded region 323 of the opening 322 in the mask material 320.
その後の処理ステップは、接触構造体360を形成する
材料の堆積、マスク層320の除去、及び導電層310の露出
(被覆されていない)部分の除去を含めて、前述の実施
例について説明したように進行する。図3C(図2Kと比較
せよ)は、上述したメッキ、マスク層320の洗い去り、
及び導電層310の一部の選択的なエッチングが行われた
後の、こうしたプロセスから得られる接触構造体360(2
60と比較せよ)を例示している。得られた接触構造体36
0は、基端部362(262と比較せよ)、先端部364(264と
比較せよ)、及び主本体部366(266と比較せよ)を有す
る。図示のように、この接触構造体360はその基端部362
と主本体部366の間に傾斜領域363を有する。傾斜領域36
3はシード層350の傾斜領域353側にあり、これはまたマ
スク層320にある開口322の傾斜領域323上にある。Subsequent processing steps include deposition of the material forming contact structure 360, removal of mask layer 320, and removal of exposed (uncovered) portions of conductive layer 310 as described in the previous embodiments. Proceed to. FIG. 3C (compare FIG. 2K) shows the above-described plating, washing away of the mask layer 320,
And contact structure 360 (2) resulting from such a process after selective etching of a portion of conductive layer 310.
(Compare 60). The resulting contact structure 36
The 0 has a proximal portion 362 (compare 262), a distal portion 364 (compare 264), and a main body portion 366 (compare 266). As shown, this contact structure 360 has its proximal end 362.
And a main body portion 366 having an inclined region 363. Inclined area 36
3 is on the inclined region 353 side of the seed layer 350, which is also on the inclined region 323 of the opening 322 in the mask layer 320.
この構造体は、付加的な部材を追加してさらに処理し
て、より複雑な構造体を形成することができる。「Cont
act Tip Structures for Microelectronic Interconnec
tion Elements and methods of Making Same」と題し、
本出願人により所有される同時係属中の米国特許出願第
08/819,464号、及び1997年11月20日にWO97/43653号とし
て公開されたその対応PCT特許出願第PCT/US97/08606号
は、犠牲基板上に先端構造を画定し、この構造を電子部
品に移し替える方法を記述している。この先端構造は、
この出願中で説明された技術を用いて、図3Cの構造体に
対して移設できる。This structure can be further processed with the addition of additional components to form more complex structures. "Cont
act Tip Structures for Microelectronic Interconnec
Action Elements and methods of Making Same ",
Co-pending US patent application owned by the applicant
08 / 819,464, and its corresponding PCT patent application No. PCT / US97 / 08606, published as WO97 / 43653 on Nov. 20, 1997, define a tip structure on a sacrificial substrate, which is used as an electronic component. Describes how to transfer to. This tip structure is
The techniques described in this application can be used to transfer to the structure of Figure 3C.
この構造体に対する別の有用な強化には、スペーサ要
素を含めて、追加された先端要素が主本体部366からさ
らに突出するようにさせることがある。1998年1月29日
に出願され、「MICROELECTRONIC CONTACT STRUCTURES,A
ND METHODS OF MAKING SAME」と題し、本出願人により
所有される同時係属中の米国特許出願第08/(未付与)
号は、ポスト構造体を作成し、先端構造体を作成し、こ
れら2つを一緒に支持構造体に接合することを記述して
いる。これは図3Cの弾性接触構造体について良好に作用
し、精密に画定された先端構造体を有する弾性接触構造
体がもたらされる。1つの好ましい実施例では、今述べ
た同時係属中の米国特許出願に記載されたようにして作
成された先端−ポストの組合せは、主本体部366の先端
部に蝋付けされ、そしてこの先端−ポストとの組合せ
は、この同時係属中の米国特許出願に記載のようにして
解放される。図3Dを参照すると、先端部364は蝋付け材
料381によってポスト382に固定されており、このポスト
は蝋付け材料383によって先端本体部384に固定されてい
る。先端本体部384は、好ましい突端385を備えて図示さ
れているが、この造作は任意選択的なものである。Another useful enhancement to this structure may be to include a spacer element so that the added tip element projects further from the main body portion 366. Filed on January 29, 1998, "MICROELECTRONIC CONTACT STRUCTURES, A
Co-pending US Patent Application No. 08 / (Not Granted) owned by the applicant entitled "ND METHODS OF MAKING SAME"
The issue describes making a post structure, making a tip structure, and joining the two together to a support structure. This works well for the elastic contact structure of FIG. 3C, resulting in an elastic contact structure with a precisely defined tip structure. In one preferred embodiment, a tip-post combination made as described in the co-pending U.S. patent application just mentioned is brazed to the tip of the main body portion 366 and the tip-post combination is The combination with the post is released as described in this co-pending US patent application. Referring to FIG. 3D, tip 364 is secured to post 382 by brazing material 381, which is secured to tip body 384 by brazing material 383. Although the tip body 384 is shown with the preferred tip 385, this feature is optional.
接触構造体の遠隔配置
以上では、半導体デバイスのような電子部品のコンタ
クトパッド208の位置に、ほぼ直接的に設けられた基端
部262を有する接触構造体260の製造技術について説明し
た。電子部品のある種の用途においては、接触構造体、
特にその基端部を、それが接続されるコンタクトパッド
から離して配置することが望ましい。このようにすれ
ば、接触構造体260の先端部264は、それらが接続される
コンタクトパッドとは異なるレイアウト(パターン、ピ
ッチその他)を有することができる。Remote Placement of Contact Structures Above, a technique for making contact structure 260 having a proximal end 262 provided substantially directly at a contact pad 208 of an electronic component such as a semiconductor device has been described. In some applications of electronic components, contact structures,
In particular, it is desirable to place its base end away from the contact pad to which it is connected. In this way, the tips 264 of the contact structures 260 can have a different layout (pattern, pitch, etc.) than the contact pads to which they are connected.
前述した米国特許出願第08/955,001号は、バネ接触要
素を電子部品上に、それが結合される(それが電気接続
される)端子(コンタクトパッド)から離れた領域にお
いて製造することを開示している。一般にバネ接触要素
は、電子部品の端子(コンタクトパッド)から、その端
子から離れた位置まで延びる導電性ラインに実装でき
る。こうして、複数の実質的に同一なバネ接触要素を電
子部品上に、それらの自由(末)端が、電子部品上にあ
る端子のパターンと無関係なパターン及び位置でもって
配置されるようにして実装可能である。特に有用な実施
例では、バネ接触端子の自由端は、それらが電気接続さ
れる端子から空間的に変位されていてよい。The aforementioned US patent application Ser. No. 08 / 955,001 discloses manufacturing a spring contact element on an electronic component in a region remote from the terminal (contact pad) to which it is coupled (to which it is electrically connected). ing. Generally, the spring contact element can be mounted on a conductive line extending from a terminal (contact pad) of an electronic component to a position away from the terminal. Thus, a plurality of substantially identical spring contact elements are mounted on an electronic component such that their free (end) ends are arranged in a pattern and position that is independent of the pattern of the terminals on the electronic component. It is possible. In a particularly useful embodiment, the free ends of the spring contact terminals may be spatially displaced from the terminals to which they are electrically connected.
バネ接触要素を電子部品の端子から離して配置すると
いう概念は、本発明の技術中に取り入れ可能であり、本
発明の超小型電子接触構造体は、それらが結合される
(電気接続される)端子から離れた位置において製造で
きる。The concept of placing the spring contact elements away from the terminals of the electronic component can be incorporated into the technology of the present invention, and the microelectronic contact structure of the present invention allows them to be coupled (electrically connected) together. It can be manufactured at a position away from the terminals.
図4Aは図2Aに比肩しうるものであり、複数の接触構造
体をその上に製造可能な例示的な電子部品400(200と比
較せよ)を示している。単一の接触構造体460(260と比
較せよ)の製造について説明するが、これは複数のそう
した接触構造体を、好ましくは同じ部材上に全て同時に
製造することの例をなすものである。典型的には、単一
の部材上に製造される接触構造体の各々は相互に実質的
に同一(即ち寸法、形状その他)であるが、所与の用途
の要求事項に応じて、設計者が各々の接触構造体の寸法
及び形状を個別に制御及び決定可能であることは、本発
明の範囲内にある。FIG. 4A is comparable to FIG. 2A and shows an exemplary electronic component 400 (compare 200) on which a plurality of contact structures can be manufactured. Although the fabrication of a single contact structure 460 (compare 260) is described, this is an example of the fabrication of multiple such contact structures, preferably all on the same member at the same time. Typically, each of the contact structures manufactured on a single member are substantially identical (ie, size, shape, etc.) to each other, but depending on the requirements of a given application, the designer It is within the scope of the present invention that can individually control and determine the size and shape of each contact structure.
前述した実施例におけるように、この実施例において
も、電子部品400は半導体デバイスであって、シリコン
基板402(202と比較せよ)と、このシリコン基板402の
表面上に配置されたパッシベーション層404(204と比較
せよ)と、パッシベーション層404を貫通して金属製の
コンタクトパッド408(208と比較せよ)まで延びる開口
406(206と比較せよ)からなっている。In this embodiment as well, as in the previous embodiment, the electronic component 400 is a semiconductor device, a silicon substrate 402 (compare 202), and a passivation layer 404 (compare to the surface of the silicon substrate 402). (Compare 204) and an opening extending through the passivation layer 404 to the metal contact pad 408 (compare 208).
It consists of 406 (compare 206).
前述した実施例におけるように、図4Aに示す如く(図
2Aに匹敵する)、このプロセスの最初のステップでは、
導電層410(210と比較せよ)が堆積される。これはチタ
ン−タングステン(Ti−W)からなる同一形状の連続的
な層として、約450nmの厚みでスパッタリングにより堆
積され、パッシベーション層404の表面、開口406の側
壁、及び金属製のコンタクトパッド408の露出(開口内
の)表面を被覆する。As in the previously described embodiment, as shown in FIG.
2A), the first step in this process is
A conductive layer 410 (compare 210) is deposited. It is deposited as a continuous layer of identical shape of titanium-tungsten (Ti-W) with a thickness of about 450 nm by sputtering, and is deposited on the surface of the passivation layer 404, the sidewalls of the opening 406 and the metal contact pad 408. Cover the exposed (inside the opening) surface.
前述した実施例とは対照的に、この実施例では第2の
導電層412を導電層410上に堆積しパターン化して、コン
タクトパッド408上のある位置から、このコンタクトパ
ッド408から離れた位置422まで延びる領域を覆うように
することができる。第2の導電層412を堆積しパターン
化することは、在来の半導体プロセス技術で行うことが
でき、これには次のものを含むがこれらに限定される訳
ではない。In contrast to the previously described embodiment, in this embodiment a second conductive layer 412 is deposited and patterned on the conductive layer 410 to provide a location 422 from a location on the contact pad 408 that is remote from the contact pad 408. It is possible to cover an area extending to. Deposition and patterning of the second conductive layer 412 can be done by conventional semiconductor processing techniques, including but not limited to:
(a)第2の導電層412をブランケット層として堆積
し、次いでパターン化する(例えば在来のフォトリソグ
ラフィ技術を用いて)。(A) Deposit second conductive layer 412 as a blanket layer and then pattern (eg, using conventional photolithographic techniques).
(b)例えば上述のステンシル240の如きステンシルを
用いて、第2の導電層412をパターン化された層として
堆積する。或いは、
(c)第2の導電層412をブランケット層として堆積
し、導電層410の全部、又はおそらくは一部の領域を覆
う。この第2の導電層412はその後のステップで、例え
ば前述した米国特許出願第08/955,001号に記載された技
術を用いてパターン化できる。(B) Deposit a second conductive layer 412 as a patterned layer using a stencil, such as stencil 240 described above. Alternatively, (c) the second conductive layer 412 is deposited as a blanket layer to cover all, or possibly some areas of the conductive layer 410. This second conductive layer 412 can be patterned in a subsequent step using, for example, the techniques described in the aforementioned US patent application Ser. No. 08 / 955,001.
第2の導電層412は好ましくは250−450nm厚、例えば3
50nm厚の金(Au)の層である。この第2の導電層412の
設計及び具体的な寸法は、在来のトレースにほぼ対応さ
せることができ、当業者であれば適切な寸法を容易に選
択することができる。The second conductive layer 412 is preferably 250-450 nm thick, eg 3
It is a 50 nm thick layer of gold (Au). The design and specific dimensions of this second conductive layer 412 can largely correspond to conventional traces, and one of ordinary skill in the art can easily select an appropriate dimension.
パターン化された第2の導電層412をもたらすための
種々の技術は、前述した米国特許出願第08/955,001号に
記載されており、ここでの参照によって本明細書に取り
入れるものとする。Various techniques for providing the patterned second conductive layer 412 are described in the aforementioned US patent application Ser. No. 08 / 955,001, which is hereby incorporated by reference.
図4B(図2Bに匹敵する)に示されているように、この
プロセスの次のステップでは、マスク材料(例えばフォ
トレジスト)の層420がシリコン基板402の表面上に(即
ち導電層410及び第2の導電層412の上に)堆積され、マ
スク層420を貫通して延びる開口422(222と比較せよ)
を含むようにしてパターン化される(例えば在来のフォ
トリソグラフィ技術を用いて)。この例では、開口422
はパッシベーション層404に設けられた開口406の上側に
ある(前述の実施例に関して述べたように)のではな
く、開口406から、従ってコンタクトパッド408から離れ
た位置に配置される。複数のこうした開口422をコンタ
クトパッド408から離れた位置に配置することにより、
複数の実施的に同一の接触構造体460を電子部品上に、
その電子部品のコンタクトパッドのレイアウトとは異な
るレイアウトでもって製造することができる。As shown in FIG. 4B (compared to FIG. 2B), in the next step of the process, a layer 420 of mask material (eg, photoresist) is placed on the surface of the silicon substrate 402 (ie, conductive layer 410 and first layer). Second conductive layer 412) and an opening 422 (compare 222) extending through the mask layer 420.
Patterned (eg, using conventional photolithographic techniques). In this example, the opening 422
Are not above the opening 406 provided in the passivation layer 404 (as described with respect to the previous embodiments), but are located away from the opening 406 and thus from the contact pad 408. By locating multiple such openings 422 away from contact pads 408,
A plurality of substantially identical contact structures 460 on the electronic component,
The electronic component can be manufactured with a layout different from the layout of the contact pad.
前述した実施例におけるように、この実施例では各々
の開口422は好ましくは、コンタクトパッド408上の開口
406の面積よりも大きな面積を有する。例えば開口422
は、40,000μm2の面積(コンタクトパッド408の露出面
積の4倍)を有しうる。この場合にも、本発明の鍵とな
る特徴ではないが一般的な事項として、接触構造体の足
跡(基端部面積)は、電子部品に対する接触構造体の機
械的固定(付着)のために十分大きなものでなければな
らない(所与の空間的制約の下で)。As in the previous embodiment, in this embodiment each opening 422 is preferably an opening on contact pad 408.
It has a larger area than the area of 406. For example opening 422
May have an area of 40,000 μm 2 (4 times the exposed area of contact pad 408). Even in this case, as a general matter, which is not the key feature of the present invention, the footprint (base end area) of the contact structure is due to mechanical fixation (adhesion) of the contact structure to the electronic component. Must be large enough (under given spatial constraints).
前述した実施例におけるように、この実施例ではマス
ク層420は好ましくは少なくとも約50μmの厚みで堆積
されるが、これには少なくとも約100μm、少なくとも
約150μm、及び少なくとも約200μmが含まれる。前述
した実施例におけるように、この実施例では開口422の
側壁(端壁)は正にテーパしているのが好ましい。先に
図2Bに関して記載したのと同様にして、開口422の傾斜
領域はこの図では参照番号423により指定されている。As in the previous embodiments, in this embodiment mask layer 420 is preferably deposited to a thickness of at least about 50 μm, including at least about 100 μm, at least about 150 μm, and at least about 200 μm. As in the previous embodiment, in this embodiment the side wall (end wall) of the opening 422 is preferably positively tapered. Similar to that described above with respect to FIG. 2B, the beveled region of aperture 422 is designated in this figure by reference numeral 423.
図4C(図2Cに匹敵する)は図4Bの電子部品400の上部
平面図であり、マスク層420にある開口422と、これに組
み合わせられたコンタクトパッド408(点線で示す)を
示している。この図面では、第2の導電層412のパター
ン化された部分もまた点線で示されており、コンタクト
パッド408から開口422内まで延びている。先に図2Cに関
して記載したのと同様にして、開口422の傾斜領域はこ
の図では参照番号423により指定されている。FIG. 4C (compared to FIG. 2C) is a top plan view of electronic component 400 of FIG. 4B, showing opening 422 in mask layer 420 and associated contact pad 408 (shown in dotted lines). In this figure, the patterned portion of the second conductive layer 412 is also shown in dashed lines and extends from the contact pad 408 into the opening 422. In a manner similar to that described above with respect to FIG. 2C, the beveled area of aperture 422 is designated in this figure by reference numeral 423.
この実施例では、前述した実施例における手法と同様
にして、図4D(図2Dに匹敵する)に示されているよう
に、このプロセスの次のステップにおいて、突出造作43
0をマスク層420の表面上に、開口422から距離「L'」
(距離「L」に匹敵する)でもって配置することができ
る。前述した実施例のように、この実施例では突出造作
430は、電子部品400上に製造されている最終的な接触構
造体460の接触(先端)端部464の基本的な幾何学的配置
を画定する。前述した実施例におけるように、この例示
的な実施例で突出造作430は、エポキシ樹脂、フォトレ
ジストなどの如き材料からなる「ドット」又は「小塊」
である。In this example, in the next step of the process, as shown in FIG. 4D (compared to FIG. 2D), the protruding feature 43 is similar to the technique in the previous embodiment.
0 on the surface of the mask layer 420, the distance “L '” from the opening 422.
They can be placed at (comparable to the distance "L"). As in the previous embodiment, this embodiment has a protruding feature.
430 defines the basic geometry of the contact (tip) end 464 of the final contact structure 460 being manufactured on the electronic component 400. As in the previous embodiments, in this exemplary embodiment the protruding features 430 are "dots" or "nodules" made of materials such as epoxy resin, photoresist and the like.
Is.
前述した実施例におけるように、この実施例では図4E
に示すように、このプロセスの次のステップにおいて、
ステンシル(シャドウマスク)440(240と比較せよ)が
マスク層420の表面上に堆積され、また開口442(242と
比較せよ)を有する。ステンシル440がマスク層420の表
面上に位置決めされた状態で、「シード」層450(例え
ば金からなる)がマスク層420の露出(開口422を介す
る)表面及び突出造作430上へと堆積される(例えばス
パッタリングにより)。この堆積は、マスク層420にあ
る開口422の内部、及び第2の導電層412の露出表面上に
対するものを含む。このパターン化された部分的なシー
ド層450は、電子部品400上に製造される接触構造体460
を画定するための基礎として働く「トレース」と考える
ことができる。このシード層450は傾斜領域453を有し、
そこにおいてはマスク材料420に設けられた開口422の傾
斜領域423上に堆積されている。As in the previous embodiment, in this embodiment FIG.
In the next step of this process, as shown in
A stencil (shadow mask) 440 (compare 240) is deposited on the surface of mask layer 420 and has openings 442 (compare 242). With the stencil 440 positioned on the surface of the mask layer 420, a “seed” layer 450 (comprising gold, for example) is deposited on the exposed (via openings 422) surface of the mask layer 420 and on the raised features 430. (Eg by sputtering). This deposition includes within the openings 422 in the mask layer 420 and on the exposed surface of the second conductive layer 412. This patterned partial seed layer 450 forms a contact structure 460 fabricated on the electronic component 400.
Can be thought of as a "trace" that serves as the basis for defining The seed layer 450 has a sloped region 453,
There, it is deposited on the inclined regions 423 of the openings 422 provided in the mask material 420.
図4F(図2Fに匹敵する)は図4Eの電子部品400の上部
平面図であり、ステンシル440に設けられた開口422を示
している。この開口422はコンタクトパッド408(点線で
示す)から離れた位置(開口422)から、突出造作430
(点線で示す)まで延びている。FIG. 4F (comparable to FIG. 2F) is a top plan view of electronic component 400 of FIG. 4E, showing opening 422 provided in stencil 440. This opening 422 projects from a position (opening 422) away from the contact pad 408 (shown in dotted lines).
It extends to (indicated by the dotted line).
図4Fはまた、ステンシル440の開口422を介して堆積さ
れたシード層450のパターン化されたトレースをも示し
ている。このトレースは図示の明確化のために斜線のハ
ッチングで示されているが、この斜線のハッチングはこ
の図において断面を示すものではないことが明らかに了
解されねばならない。このトレースは基端部452と、先
端部454と、そして中央本体部456とを有する。FIG. 4F also shows patterned traces of seed layer 450 deposited through openings 422 in stencil 440. Although this trace is shown with diagonal hatching for clarity of illustration, it should be clearly understood that this hatching does not show a cross section in this figure. The trace has a proximal end 452, a distal end 454, and a central body 456.
図4G(図2Gに匹敵する)は、このプロセスの次のステ
ップの後の結果を示しており、そこでは接触構造体460
(260と比較せよ)がシード層450の導電性トレース上に
構築されている。接触構造体460は基端部462(262と比
較せよ)と、先端部464(264と比較せよ)と、基端部46
2と先端部464の間に延びる主本体部466(266と比較せ
よ)とを有する。図示のように、この接触構造体460は
その基端部462と主本体部466の間に傾斜領域463を有す
る。傾斜領域463はシード層450の傾斜領域453上にあ
り、これはまたマスク材料420にある開口422の傾斜領域
423上にある。主本体部466を通って取った接触構造体46
0の断面図は、図21に示された接触構造体260の断面図と
同様に見える。FIG. 4G (comparable to FIG. 2G) shows the results after the next step in this process, where contact structure 460 is shown.
(Compare 260) is constructed on the conductive traces of seed layer 450. The contact structure 460 includes a proximal end 462 (compare 262), a distal end 464 (compare 264), and a proximal end 46.
2 and a main body portion 466 (compare 266) extending between the tip portion 464. As shown, the contact structure 460 has a beveled region 463 between its proximal end 462 and main body 466. The graded region 463 is on the graded region 453 of the seed layer 450, which is also the graded region of the opening 422 in the mask material 420.
It's on 423. Contact structure 46 taken through main body 466
The cross-sectional view of 0 looks similar to the cross-sectional view of the contact structure 260 shown in FIG.
殆どの側面において、接触構造体460は接触構造体260
と同一であることができるが、顕著な相違はその基端部
462が、組み合わせられるコンタクトパッド408から離れ
て位置することである。換言すれば、接触構造体460は
接触構造体260と同様に、同じ範囲内の種々の幾何学的
配置、寸法及び材料からなることができる。On most sides, the contact structure 460 is the contact structure 260.
Can be identical to the
462 is located away from the contact pads 408 with which it is mated. In other words, contact structure 460, like contact structure 260, can be of various geometries, dimensions and materials within the same range.
前述した実施例(図2Kと比較せよ)と同様に、この実
施例のプロセスの最終的な処理ステップにおいて、適当
な溶媒で洗い去るといったことによって、上述した他の
要素の何れかに対しても悪影響を及ぼすことなしに、マ
スク層420を除去可能である。そして最後に、別の材料
(この実施例では第2の導電層412)によって覆われて
いない導電層410の全ての部分を、適当な化学的手段を
用いて選択的にエッチング除去することができる。その
結果得られる最終製品は、自立型の接触構造体460であ
り、これはその基端部462において電子部品400に、それ
が電気接続されるコンタクトパッド408から離れた位置
で取着されており、その主本体部466は電子部品400の表
面から離して配置され、またその先端部464は主本体部4
66のレベルよりもさらに離れて位置した形状を有してい
る。Similar to the previous example (compare FIG. 2K), for any of the other factors mentioned above, such as by washing off with a suitable solvent in the final treatment step of the process of this example. The mask layer 420 can be removed without adversely affecting it. And finally, all portions of conductive layer 410 that are not covered by another material (second conductive layer 412 in this example) can be selectively etched away using suitable chemical means. . The resulting end product is a freestanding contact structure 460 that is attached at its proximal end 462 to the electronic component 400 at a location remote from the contact pads 408 to which it is electrically connected. , Its main body portion 466 is arranged away from the surface of the electronic component 400, and its tip portion 464 has its main body portion 4
It has a shape that is located further than 66 levels.
前述した実施例におけるように、この実施例の接触構
造体は、マスク層上に最初にドット430を堆積させるこ
となしに製造可能であり、その結果として、先端部が主
本体部と一直線になった接触構造体(360と比較せよ)
が得られる。しかしながらこの場合にも、こうした接触
構造体の基端部は、それが第2の導電層412により電気
接続されるコンタクトパッドから離して配置される。As in the previous embodiment, the contact structure of this embodiment can be manufactured without first depositing the dots 430 on the mask layer, so that the tip is aligned with the main body. Contact structure (compare 360)
Is obtained. However, again, the proximal end of such a contact structure is located away from the contact pad to which it is electrically connected by the second conductive layer 412.
以上に説明した種々の接触構造体(例えば260,360,46
0)を何らかの組合せでもって単一の電子部品上に実装
可能であることは、本発明の範囲内にある。The various contact structures described above (eg 260, 360, 46
It is within the scope of the invention that 0) can be implemented on a single electronic component in any combination.
経路指定及び空間変形
遠隔配置される接触構造体460については、前述した
米国特許出願第08/955,001号に記載により考慮されてい
るような仕方で、種々の複雑な経路指定方式を実施する
ことができる。Routing and Spatial DeformationFor remotely located contact structures 460, various complex routing schemes may be implemented in a manner as discussed by the aforementioned US patent application Ser. No. 08 / 955,001. it can.
換言すれば、電子部品上に超小型電子接触構造体を製
造するための技術が説明されており、この電子部品は接
触構造体が実装された電子部品のコンタクトパッド(端
子)からの「空間変形」をもたらす。ここで使用する用
語「空間変形」は、接触構造体の先(末)端部が、それ
らが電気接続された電子部品の端子のそれとは異なる間
隔(ピッチ)及び/又は向きで配置されることを意味す
る。In other words, a technique for manufacturing a microminiature electronic contact structure on an electronic component is described, the electronic component being a “spatial deformation” from a contact pad (terminal) of the electronic component on which the contact structure is mounted. Bring in. As used herein, the term "spatial deformation" means that the tip (end) ends of the contact structures are arranged at a different pitch (pitch) and / or orientation than that of the terminals of the electronic component to which they are electrically connected. Means
このようにして、複数の接触構造体を電子部品に実装
し、電子部品上の対応する複数の端子に対して、接触構
造体のレイアウト及び/又はピッチが電子部品の端子の
それとは異なるような仕方で電気接続することができ
る。例えば電子部品の端子は周辺列をなすパターンにお
いて第1のピッチで配置し、接触構造体の先端部は第2
のピッチでもって、領域アレイ状に配置することがで
き、またその逆も可能といった具合である。In this way, the plurality of contact structures are mounted on the electronic component, and the layout and / or pitch of the contact structure is different from that of the terminals of the electronic component with respect to the corresponding plurality of terminals on the electronic component. Can be electrically connected in any way. For example, the terminals of the electronic component are arranged at a first pitch in a pattern forming a peripheral row, and the tip of the contact structure is arranged at a second pitch
It is possible to arrange them in the form of a region array with the pitch of ∘ and vice versa.
好ましくは、電子部品上の複数の接触構造体につい
て、接触構造体の各々を相互に実質的に類似に(同一の
ように)製造する。同様な構造体を用いることの1つの
利点は、構造体の機械的及び弾性的特性を類似としうる
ことである。空間変形は、接触構造体の製造に対する影
響が最小限となる処理ステップによって行うことが可能
である。Preferably, for a plurality of contact structures on an electronic component, each of the contact structures is manufactured substantially similar (same) to one another. One advantage of using similar structures is that the mechanical and elastic properties of the structures can be similar. Spatial deformation can be performed by processing steps that have minimal impact on the manufacture of the contact structure.
空間変形を達成する第2の導電層412の導電性トレー
スは、ファンアウト(又はファンイン)の如き「単純
な」空間変形を達成するために、電子部品の表面に沿っ
て接触構造体の基端部まで直線状に(線形に)延伸する
ことができる。或いは、空間変形を達成する導電性トレ
ースは、所望ならばより複雑な空間変形方式を達成する
ために、相互に交差することを含めて、電子部品の表面
に沿って経路指定可能である。The conductive traces of the second conductive layer 412 that achieve the spatial deformation provide the basis for contact structures along the surface of the electronic component to achieve a "simple" spatial deformation, such as fan-out (or fan-in). It can be stretched linearly (linearly) to the edges. Alternatively, the conductive traces that achieve spatial deformation can be routed along the surface of the electronic component, including intersecting with each other to achieve more complex spatial deformation schemes if desired.
本発明の利点は、既存の電子部品の接点レイアウト
を、その電子部品が既に完全に作成された後に変更可能
であることにある。例えば、完成した(仕上げられた)
半導体デバイスは、パッシベーション層にある開口を介
してその表面からアクセス可能な、多数のボンディング
パッド端子を有している。これらの端子上に複数の同一
の接触構造体が実装又は製造されるのであれば、それら
の接触構造体の先端部はポンディングパッドのレイアウ
トを「映す」ことになる。本発明は本質的に、これらの
端子(少なくともその一部)を「再配置」し、接触構造
体の先端部が半導体デバイスのボンディングパッドとは
全く異なるレイアウトを有することを可能にする。An advantage of the present invention is that the contact layout of an existing electronic component can be modified after the electronic component has already been completely created. For example, finished (finished)
The semiconductor device has a number of bond pad terminals accessible from its surface through openings in the passivation layer. If multiple identical contact structures are mounted or manufactured on these terminals, the tips of those contact structures will "mirror" the layout of the bonding pad. The present invention essentially "repositions" these terminals (at least a portion thereof) and allows the tips of the contact structures to have a layout that is quite different from the bonding pads of the semiconductor device.
マスク層の開口のテーパ付け
これまでに議論したように、マスク層220,320,420に
ある開口222,322,422はテーパしていることが好まし
い。テーパしている開口は、多くの仕方で具現化でき
る。Tapering the openings in the mask layers As discussed above, the openings 222,322,422 in the mask layers 220,320,420 are preferably tapered. Tapered openings can be implemented in many ways.
図5A及び図5Bは、基板506上のマスク材料の層504を介
して、開口502を生成するための従来技術の技法を例示
している。マスク層504は、フォトレジストのような感
光性材料であることができる。マスク層504上には、フ
ォトリソグラフィマスク508が配置される。このマスク5
08は、好ましくは化学線源510からの光に対して透明
(透過性)である。マスク508はその表面上に、不透明
材料(例えば酸化鉄又はクロム)512のパターンを有し
ている。5A and 5B illustrate prior art techniques for creating openings 502 through a layer 504 of mask material on a substrate 506. The mask layer 504 can be a photosensitive material such as photoresist. A photolithography mask 508 is disposed on the mask layer 504. This mask 5
08 is preferably transparent (transmissive) to the light from actinic radiation source 510. The mask 508 has a pattern of opaque material 512 (eg, iron oxide or chrome) 512 on its surface.
典型的には、マスク508はマスク材料504に対して可能
な限り接近して配置され、写真業界における「密着焼
付」と類似性を示すようなものとなる。Typically, the mask 508 is placed as close as possible to the mask material 504, such that it exhibits similarities to "contact printing" in the photographic industry.
マスク508の表面に不透明材料512がない領域514にお
いては、源510からの光はマスク508を通過してマスク材
料504に至ることができる。マスク508の表面に不透明材
料512がある領域では、源510からの光はマスク508を通
過してマスク材料504上に至ることができない。このよ
うにして、不透明材料512の下側のマスク材料504の「非
露光」領域522は光から遮蔽され、不透明材料512がない
マスク508の非不透明領域514の下側にあるマスク材料50
4の「露光」領域524は光に曝露される。一般に、マスク
508を通過する光に曝露されるマスク材料504の領域524
は「現像」され、マスク508を通過する光から遮蔽され
るマスク材料504の領域522は「現像」されない。残存す
るマスク材料がマスク上の不透明材料のパターンを複製
することから、これは「ポジ」型のフォトレジストを例
証するものである。マスク材料504が「ポジ」又は「ネ
ガ」の何れであるかに応じて、露光の完了に際して、領
域522又は領域524の何れかを適切な溶媒、例えばアセト
ンによって選択的に洗い去る(除去する)ことができ
る。In areas 514 where there is no opaque material 512 on the surface of mask 508, light from source 510 can pass through mask 508 to mask material 504. In areas where there is opaque material 512 on the surface of mask 508, light from source 510 cannot pass through mask 508 and onto mask material 504. Thus, the "non-exposed" areas 522 of the mask material 504 below the opaque material 512 are shielded from light and the mask material 50 below the non-opaque areas 514 of the mask 508 without the opaque material 512.
The four "exposed" areas 524 are exposed to light. Generally, a mask
Regions 524 of mask material 504 exposed to light passing through 508
Are "developed" and areas 522 of mask material 504 that are shielded from light passing through mask 508 are not "developed". This illustrates a "positive" type photoresist, as the remaining mask material replicates the pattern of opaque material on the mask. Upon completion of the exposure, depending on whether the mask material 504 is "positive" or "negative," either the area 522 or the area 524 is selectively washed away (removed) with a suitable solvent, such as acetone. be able to.
図5Bで最も良く看取されるように、マスク材料504の
現像された領域524は、露光の完了に際して洗い去られ
ている。As best seen in Figure 5B, the developed areas 524 of the mask material 504 have been washed away upon completion of the exposure.
図5Cは、基板506上のマスク材料の層504'(504と比較
せよ)を介して開口502を生成するための、従来技術の
代替的な技法を例示している。フォトリソグラフィマス
ク508がマスク層504'上に置かれ、その表面には不透明
材料514'(512と比較せよ)のパターンを有している。
この例では、不透明材料514'はマスク材料504'の領域52
4'上にあり、そこに開口502を生成することが所望され
る。マスク508の残存領域512'(514と比較せよ)は不透
明材料で覆われておらず、源510からの光はこれらの領
域を通過して、マスク材料504'の下側にある領域522'に
至ることができる。この例では、領域522'は光に曝露さ
れて「現像」され、領域524'は光に曝露されない。かく
して領域524'は露光の完了に際して洗い去ることが可能
であり、その結果、マスク材料の層504'に所望の開口50
2が得られる。残存するマスク材料がマスク上の不透明
材料のパターンと正反対となることから、これは「ネ
ガ」型のフォトレジストを例証するものである。FIG. 5C illustrates an alternative prior art technique for creating openings 502 through a layer of mask material 504 ′ (compare 504) on a substrate 506. A photolithographic mask 508 is placed on the mask layer 504 'and has a pattern of opaque material 514' (compare 512) on its surface.
In this example, the opaque material 514 'is the area 52 of the mask material 504'.
It is on 4'and it is desired to create an opening 502 therein. Remaining areas 512 'of mask 508 (compare 514) are not covered with opaque material and light from source 510 passes through these areas to areas 522' underlying mask material 504 '. Can be reached. In this example, region 522 'is exposed to light and "developed" and region 524' is not exposed to light. Thus, the area 524 'can be washed away upon completion of the exposure, resulting in the desired opening 50 in the layer of mask material 504'.
You get 2. This exemplifies a "negative" type photoresist because the remaining mask material is the exact opposite of the pattern of opaque material on the mask.
公知のように、所与のマスク材料(「ポジ」型及び
「ネガ」型のフォトレジスト材料を含む)については、
マスク材料504の特定の領域(例えば524)が完全に現像
されるのを確実にする、最適な曝露強度及び曝露時間が
ある。図5Bで最も良く看取されるように、こうした技術
はマスク材料504中で得られる開口502について、非常に
急峻な側壁をもたらしうるものである。既存の用途の殆
どについて、急峻な側壁の開口は非常に望ましいと考え
られている。As is known, for a given mask material (including "positive" and "negative" photoresist materials),
There is an optimum exposure intensity and exposure time that ensures that a particular area of mask material 504 (eg 524) is fully developed. As best seen in FIG. 5B, such techniques can result in very steep sidewalls for the resulting openings 502 in the mask material 504. For most existing applications, steep sidewall openings are considered highly desirable.
前述したように、本発明のマスク層にある開口222,32
2,422の側壁(端壁)はテーパしていることが好まし
く、また60−75゜の範囲の如き「正の」テーパを有す
る。マスク層220,320,420の材料にフォトレジストを使
用する可能性と、急峻な側壁(例えば図5B参照)を有す
る開口から出発し、次いでフォトレジストを穏やかにリ
フローさせて側壁をテーパさせることについては上述し
た。As mentioned above, the openings 222, 32 in the mask layer of the present invention.
The 2,422 side walls (end walls) are preferably tapered and have a "positive" taper, such as in the range 60-75 °. The possibility of using photoresist for the material of the mask layers 220, 320, 420 and starting from an opening with steep sidewalls (see, eg, FIG. 5B) and then gently reflowing the photoresist to taper the sidewalls was described above.
本発明の1つの側面によれば、マスク材料中の開口内
のテーパした側壁はは、例えば以下によって達成可能で
ある。According to one aspect of the invention, tapered sidewalls in the openings in the mask material can be achieved, for example by:
(a)マスク材料を穏やかにリフローさせて開口の側壁
をテーパさせる。又は
(b)露光強度及び/又は時間を制御する。又は
(c)露光中に、マスク層からのマスクの距離を変化さ
せる(露光中にマスクを本質的に焦点ぼけさせる)。又
は
(d)マスク層を2回又はより多く露光し、1回は小さ
な透明領域(例えば514)を有するマスクで行い、また
別により大きな透明領域を有するマスクで行う(本質的
に、段の付いた開口となる)。段付きのマスク層を任意
選択的にリフローさせて段を滑らかにすることができ
る。又は
(e)多重のマスク層の各々に重なり合う開口を、それ
ぞれが前のマスク層の開口よりも順次大きく(又は小さ
く)なるように生成する。この場合にも段付きのマスク
層が得られる。これは任意選択的にリフローして、1又
はより多くの段を滑らかにすることができる、又は
(f)上記(a−e)の組合せ。(A) Gently reflow the mask material to taper the sidewalls of the opening. Or (b) controlling the exposure intensity and / or time. Or (c) changing the distance of the mask from the mask layer during exposure (essentially defocusing the mask during exposure). Or (d) exposing the mask layer twice or more, once with a mask having smaller transparent areas (eg 514) and another with a larger transparent area (essentially stepped) And the opening). The stepped mask layer can be optionally reflowed to smooth the steps. Or (e) the openings that overlap each of the multiple mask layers are formed so that each is sequentially larger (or smaller) than the opening of the previous mask layer. In this case also, a stepped mask layer is obtained. This can optionally be reflowed to smooth one or more steps, or (f) a combination of (ae) above.
以下の(a)から(e)の説明は、上記した例(a)
から(e)のそれぞれを発展させたものである。The explanation of (a) to (e) below is based on the above-mentioned example (a).
It is a development of each of (e) to (e).
(a)リフローによるテーパ付け
図5Dに示されているように、基板536上のマスク材料5
34の層にある伝統的な開口532、即ち急峻な側壁を示す
(図5Bと比較せよ)開口532から始めて、仕上げ前のス
テップにおいて、マスク材料534を制御された仕方で加
熱し及び/又は希薄溶剤中に浸漬することができる。こ
れによって開口の急峻な側壁の角度を「鈍らせ」ること
が可能であり、その結果として、基部(基板536の表面
にある)からマスク材料534の頂部(図示の如く)表面
にかけて穏やかに(例えば図示のように正弦波状に)湾
曲(テーパ)する開口538(222,322,422と比較せよ)が
得られる。しかしながら明らかに、開口の基部の面積は
低減する。従って、最終的な「リフロー」された開口の
基部寸法が所望の寸法(例えば直径200μm)となるよ
うに、マスク材料中の最初の開口は然るべく過剰寸法と
すべきである。この図は、マスク材料534にある開口538
が、テーパ領域539(223,323,423と比較せよ)を有する
ことを示している。(A) Reflow taper mask material 5 on substrate 536 as shown in FIG. 5D.
Starting with a traditional opening 532 in 34 layers, ie opening 532 showing steep sidewalls (compare FIG. 5B), in a pre-finishing step the mask material 534 is heated and / or diluted in a controlled manner. It can be immersed in a solvent. This allows the angle of the steep sidewalls of the opening to be "blunted", resulting in a gentle (as shown) surface from the base (at the surface of substrate 536) to the top (as shown) surface of mask material 534. For example, an opening 538 (compare 222, 322, 422) that is curved (tapered) as shown is obtained. Obviously, however, the area of the base of the opening is reduced. Therefore, the first opening in the mask material should be oversized accordingly so that the base dimension of the final "reflowed" opening is the desired dimension (eg 200 μm diameter). This figure shows openings 538 in mask material 534.
Have tapered regions 539 (compare 223, 323, 423).
(b)露光の制御によるテーパ付け
図5Eは、図5Aに関して記載した例示的な技術を用い、
マスク508の透明領域514を通過する光の線量(曝露と期
間)を制御することで、基板546(536と比較せよ)上の
マスク材料544(534と比較せよ)の層を介して、テーパ
した側壁を有する開口を生成するための技術を例示して
いる。一般に、マスク材料544の表面(上面、図示の通
り)に最も近い部分は、マスク材料544の層の「より深
い」部分よりも迅速に現像される。マスク材料544の最
も速く現像される部分は従って、マスク508に最も近
い、マスク材料544の上部(図示の通り)表面である。
また逆に、マスク材料544の最も遅く現像される部分
は、基板546に直ちに隣接する部分である。(B) Controlled taper of exposure FIG. 5E uses the exemplary technique described with respect to FIG.
Controlling the dose of light (exposure and duration) that passes through the transparent regions 514 of the mask 508 is tapered through the layer of mask material 544 (compare 534) on the substrate 546 (compare 536). 3 illustrates a technique for creating an opening having sidewalls. Generally, the portion of the mask material 544 closest to the surface (top surface, as shown) develops faster than the "deeper" portions of the layer of mask material 544. The fastest developing portion of mask material 544 is therefore the top (as shown) surface of mask material 544 closest to mask 508.
Conversely, the slowest developed portion of mask material 544 is the portion immediately adjacent substrate 546.
マスク508の透明領域514の直ぐ下側にあるマスク材料
544の全面を完全に現像するのに通常必要な露光の一部
に、例えば半分までに露光を限定することにより、マス
ク材料544の現像はその上部表面(マスクに最も近い)
からその下部表面(マスクから最も遠く、基板に最も近
い)にかけて不均一になる。Mask material just below transparent area 514 of mask 508
The development of the mask material 544 is limited to the part of the exposure normally required to fully develop the entire surface of the 544, for example, up to half, the development of the mask material 544 on its upper surface (closest to the mask)
To its lower surface (farthest from the mask and closest to the substrate).
図5Eでは中間製品が表示されており、現像が行われた
マスク材料544の部分548aは破線のハッチングで示され
ていて、前述したように洗い去ることによって所望の開
口が提供されうる。この開口は、マスク材料の現像部分
と同じ輪郭を有するようになる。現像されていないマス
ク材料544の部分548bはハッチングなしで示されてお
り、現像部分を洗い去った後に、得られる開口の側壁
(点線で示す)を画定する。先の実施例と同様に、この
開口の側壁はマスク材料の表面において大きく、そこか
ら基板表面のより小さいものへとテーパするから、最終
的な開口の基部寸法が所望の寸法(例えば直径200μ
m)となるように、マスク材料中の最初の開口は然るべ
く過剰寸法とすべきである。この図は、マスク材料544
にある開口となる部分548aが、テーパ領域549(223,32
3,423と比較せよ)を有することを示している。In FIG. 5E, the intermediate product is shown, and the portion 548a of the mask material 544 that has been developed is shown by dashed hatching, which can be washed away to provide the desired opening, as described above. This opening will have the same contour as the developed portion of the mask material. The portion 548b of the undeveloped mask material 544 is shown without hatching and defines the sidewalls of the resulting opening (shown in dotted lines) after washing away the developed portion. As in the previous embodiment, the sidewalls of this opening are large at the surface of the mask material and taper from there to a smaller one at the substrate surface, so that the final opening base dimension is the desired dimension (e.g. 200 μm diameter).
m), the first opening in the mask material should be oversized accordingly. This figure shows the mask material 544
The portion 548a which becomes the opening in the taper region 549 (223, 32
(Compare 3,423).
上記(f)したように、ここに開示するテーパ付け技
術(a−e)の1又はより多くを相互に組み合わせて、
マスク材料に所望輪郭の開口を得ることができる。As (f) above, one or more of the tapering techniques (a-e) disclosed herein are combined with one another,
The desired contoured openings can be obtained in the mask material.
(c)マスク距離を変化させることによるテーパ付け
マスク層に開口を生成し、この開口がテーパした側壁
を有するようにする別の技術は、露光の間にマスク508
を基板506から徐々に離れるように動かすことである。
これにより、マスク材料の表面上にあるマスクの像は焦
点ぼけし、図5Eに示した中間製品と同類の状況がもたら
される。マスク材料の露光の間にマスク材料に対するマ
スクの距離をどのように変化させるかを制御することに
よって、得られる開口はマスク508の透明部分514よりも
大きくなりうる。従って、最終的な開口の基部寸法が所
望の寸法(例えば直径200μm)となるように、マスク
材料中の最初の開口は然るべく過小寸法とすることがで
きる。(C) Tapering by varying mask distance Another technique for creating openings in the mask layer so that the openings have tapered sidewalls is mask 508 during exposure.
Is to move away from the substrate 506 gradually.
This causes the image of the mask on the surface of the mask material to be defocused, resulting in a situation similar to the intermediate product shown in Figure 5E. By controlling how the distance of the mask to mask material is varied during exposure of the mask material, the resulting aperture can be larger than the transparent portion 514 of the mask 508. Therefore, the first opening in the mask material can be accordingly undersized so that the final opening has a desired base dimension (eg, 200 μm diameter).
(d)多重露光
図5Fは、図5Aに関して記載した例示的な技術を用い
て、基板556(546と比較せよ)上のマスク材料554(544
と比較せよ)の層を介して、テーパした側壁を有する開
口を生成するための技術を例示している。この実施例で
は、第1の幅寸法を有する第1の領域においてマスク材
料554の一部558aを実質的に完全に現像するために、第
1のマスクが使用されている。第1の幅寸法よりも大き
な第2の幅寸法を有する第2の領域においてマスク材料
554の上部558b(例えば半分の厚み)のみを実質的に現
像するために、第2のマスクが使用されている。例えば
第1の露光により200μmの直径を有する第1の領域を
生成し、第2の露光により225−250μmの直径を有する
第2の領域を生成することができる。好ましくは、第2
の領域は第1の領域と重なるように整列されるが、これ
らが同心である必要性はない。(D) Multiple Exposures FIG. 5F shows mask material 554 (544) on substrate 556 (compare 546) using the exemplary technique described with respect to FIG. 5A.
Cf. layers) to create openings with tapered sidewalls. In this embodiment, the first mask is used to substantially completely develop the portion 558a of mask material 554 in the first region having the first width dimension. Mask material in a second region having a second width dimension greater than the first width dimension
A second mask is used to substantially develop only the upper portion 558b (eg, half the thickness) of 554. For example, the first exposure can produce a first region having a diameter of 200 μm and the second exposure can produce a second region having a diameter of 225-250 μm. Preferably, the second
Regions are aligned to overlap the first region, but they need not be concentric.
これにより、逆さにしたウェディングケーキのような
段の付いた開口558(538と比較せよ)を有するマスク材
料554が得られる。2より多いマスクを使用可能である
ことは本発明の範囲内にあり、それらの各々は先行する
マスクより大きな面積を露出して、1より多い段を有す
る開口を形成する。得られる開口558から鋭い縁部(も
しあれば)を除去するために、マスク材料は上述のよう
にしてリフロー可能であり、或いは各々の側壁の傾斜を
鈍くするために他の方法によって処理されうる。この図
は、マスク材料554にある開口558が、この場合には滑ら
かではなく段付きのテーパ領域(223,323,423と比較せ
よ)を有することを示している。This results in a mask material 554 having an inverted wedding cake-like stepped opening 558 (compare 538). It is within the scope of the invention that more than two masks can be used, each of them exposing a larger area than the preceding mask, forming an opening with more than one step. The mask material can be reflowed as described above to remove the sharp edges (if any) from the resulting openings 558, or can be treated by other methods to blunt each sidewall. . The figure shows that the openings 558 in the mask material 554 have stepped tapered regions (compare 223, 323, 423) in this case rather than being smooth.
(e)多重層の使用によるテーパ付け
上述した技術(a−d)は主として、マスク材料の単
一の層にテーパ付き開口を生成することを目標としたも
のである。しかしながらこれらはまた、マスク材料の複
数層の各々に対しても適用できる。(E) Tapering by the use of multiple layers The techniques (a-d) described above are mainly aimed at creating tapered openings in a single layer of mask material. However, they are also applicable to each of the multiple layers of mask material.
例えばマスク材料の第1の層を露光し、次いで第2の
マスク層を第1のマスク層上に適用し露光することがで
きる。両方のマスク層が露光された後、これらのマスク
層を洗浄して開口を生成するが、それらの開口はマスク
材料の露光された領域である場合もあり、またマスク材
料の非露光領域である場合もある。For example, a first layer of mask material can be exposed and then a second mask layer can be applied and exposed on the first mask layer. After both mask layers have been exposed, the mask layers are washed to create openings, which may be exposed areas of the mask material or unexposed areas of the mask material. In some cases.
例えば、図5Fに示すような最終製品は、マスク材料の
第1の層を露光して200μmの直径を持つ第1の領域を
有するようにし、次いでマスク材料の第2の層を適用
し、そしてこのマスク材料の第2の層を露光して225−2
50μmの直径を持つ第2の領域を有するようにし、この
マスク材料を洗浄して前述したような仕方で段の付いた
開口を有するようにすることで製造できる。こうした多
重層の1つ又はより多くは、図5Eに関して上述したよう
にして部分的に露光可能であり、それによって露光領域
の各々がそれ自体でテーパしているようにできる。そし
て最終的な仕上げ前ステップにおいて、マスク材料に形
成された開口の側壁を、前述したように例えばリフロー
によって「滑らか」にできる。For example, the final product as shown in FIG. 5F exposes a first layer of mask material to have a first region having a diameter of 200 μm, then applies a second layer of mask material, and Expose a second layer of this mask material to 225-2
It can be manufactured by having a second region with a diameter of 50 μm and cleaning this mask material to have a stepped opening in the manner described above. One or more of these multilayers can be partially exposed as described above with respect to Figure 5E, such that each of the exposed areas taper on itself. Then, in a final pre-finishing step, the sidewalls of the openings formed in the mask material can be "smoothed", for example by reflow, as described above.
テーパした側壁を有する開口を生成することに関して
は、滑らかな(段付きではなく)側壁を有することが有
利であるが、必要という訳ではない。また開口の側壁に
ついては、一定の傾斜、又は徐々に変化する傾斜を有す
ることが有利であるが、必要という訳ではない。多くの
比較的低い段がある場合には特に、多重の段(例えば逆
さまのウェディングケーキ状)を採用するのが有利とな
りうる。個々の段(階層)の各々の側壁が比較的急峻な
場合でさえも、有用な平均的傾斜を規定することができ
る。ここでの目的は一般に、傾斜した部材で構築される
構造体の機械的な恩恵をもたらすことである。好適に傾
斜したマスク層は、機械的又は電気的な不連続性なしに
容易にコーティング(例えばシード層250で)される
が、これは他の場合、開口の側壁が高く急峻であるとき
は冒険である。With respect to creating openings with tapered sidewalls, it is advantageous, but not necessary, to have smooth (rather than stepped) sidewalls. Also, it is advantageous, but not necessary, for the sidewalls of the opening to have a constant slope or a gradual slope. It may be advantageous to employ multiple stages (eg, upside down wedding cake), especially when there are many relatively low stages. A useful average slope can be defined even if the sidewalls of each individual step (hierarchy) are relatively steep. The purpose here is generally to provide the mechanical benefits of structures constructed with slanted members. A suitably graded mask layer is easily coated (eg, with seed layer 250) without mechanical or electrical discontinuities, which would otherwise be an adventure when the sidewalls of the openings are high and steep. Is.
先端部の幾何学的配置
上側に接触構造体(260,360,460のそれぞれ)が構築
されるシード層250,350,450の幾何学的配置とパターン
は、シード層に所望とされるどのようなパターニングの
場合とも同様にして、容易に制御される。接触構造体
(260,360,460のそれぞれ)の基端部(262,362,462のそ
れぞれ)は、所望に応じた大きさの寸法とすることがで
きる。接触構造体(260,360,460のそれぞれ)の主本体
部(266,366,466のそれぞれ)は、真っ直ぐではなく湾
曲させることができる。接触構造体(260,360,460のそ
れぞれ)の先端部(264,364,464のそれぞれ)は、殆ど
どのような所望形状とすることもできる。これまでに例
示した先端部(264,364,464のそれぞれ)は、円形の輪
郭(平面図で)を有するものとして示してきた(例えば
図2Kの上部平面図及び図2Mの斜視図を参照)。これは、
ほぼ半球形のトポロジーに対応するものとして記載され
たものであるが、容易に円錐形又は球形の断面とするこ
とができ、また突出造作230(又は430)の形状に応じて
截頭とすることもできる。Tip Geometry The geometry and pattern of the seed layers 250, 350, 450 on which the contact structures (260, 360, 460, respectively) are built up are similar to any desired patterning of the seed layers. , Easily controlled. The proximal ends (respectively 262, 362 and 462) of the contact structures (respectively 260, 360 and 460) can be dimensioned as desired. The main body portions (266, 366, 466, respectively) of the contact structure (260, 360, 460) can be curved rather than straight. The tips (264, 364, 464, respectively) of the contact structures (260, 360, 460, respectively) can have almost any desired shape. The tip portions (264, 364, 464, respectively) illustrated so far have been shown as having a circular contour (in plan view) (see, eg, the top plan view of FIG. 2K and the perspective view of FIG. 2M). this is,
Although described as corresponding to a nearly hemispherical topology, it can easily have a conical or spherical cross section and be truncated depending on the shape of the protruding feature 230 (or 430). You can also
これまでに例えば図2Oに関して述べたように、ある種
の用途では接触構造体の先端部264を、印刷回路板のよ
うな電子部品282の端子280に対して半田付け(又は蝋付
け)することが望ましい。この例示から明らかなよう
に、半田284はパッド280の露出領域と接触構造体260の
先端部264の露出領域の間をスムースに「流れ」る「フ
ィレット(隅肉)」を形成する。一般的な事項として、
半田がフィレットを形成可能な領域が大きいほど、得ら
れる半田接合はより強い。In some applications, the tip 264 of the contact structure is soldered (or brazed) to a terminal 280 of an electronic component 282, such as a printed circuit board, as previously described with respect to FIG. 2O, for example. Is desirable. As is apparent from this illustration, the solder 284 forms a "fillet" that smoothly "flows" between the exposed areas of the pad 280 and the exposed portion of the tip 264 of the contact structure 260. As a general matter,
The larger the area in which the solder can form the fillet, the stronger the solder joint obtained.
従って、本発明の1つの側面によれば、シード層250,
350,450にある導電性トレースの幾何学的配置は、フィ
レットの形成のために、接触構造体に得られる先端部上
の表面積の大きさが増大するように調整することができ
る。Therefore, according to one aspect of the present invention, the seed layer 250,
The geometry of the conductive traces at 350,450 can be adjusted to increase the amount of surface area on the tip obtained on the contact structure due to the formation of fillets.
図6Aは、接触構造体610(260と比較せよ)の先端部61
4(264と比較せよ)について考えられる多くの形状の1
つを、平面図で示している。この実施例では、先端部61
4はリングとして形成されており、ほぼ環状の外側縁部6
14aと、ほぼ環状の内側縁部614bと、これら外側及び内
側の縁部614a及び614bの間に延びるギャップ614cとを有
している。このようにして、所与の厚み(この図では見
えず、紙面の奥に向かうもの)について、外側及び内側
の縁部614a及び614bのそれぞれの全体が、半田(602と
比較せよ)が付着してフィレットを形成しうる表面積を
もたらすものである。トポロジーにおいては、1つの好
ましい形態では、これはスロットの設けられたディスク
の形状を有し、傾斜した部分613によって主本体部616に
接続される。この傾斜した部分は傾斜領域263(図2G参
照)に匹敵するものであるが、この傾斜した部分613は
主本体部と先端部の間にある。ディスクはほぼ平坦であ
り、ギャップ614cが示されている。こうしたディスクは
截頭円錐の形状を有する突出造作(230参照)上に形成
され、ステンシル(240参照)に設けられた開口でもっ
て、図示のようなスロット付きのディスクが画定され
る。第2の好ましい形状では、トポロジーはスロット付
きの半球体となり、適当な開口を有するステンシルを用
いて、半球形の突出造作上に構築される。第3の好まし
い形状では、先端部は主本体部616とほぼ同一平面にあ
る。FIG. 6A shows tip 61 of contact structure 610 (compare 260).
1 of many possible shapes for 4 (compare 264)
Is shown in plan view. In this example, the tip 61
4 is formed as a ring and has a substantially annular outer edge 6
14a, a generally annular inner edge 614b, and a gap 614c extending between the outer and inner edges 614a and 614b. In this way, for a given thickness (not visible in this view, towards the back of the paper), each of the outer and inner edges 614a and 614b is entirely soldered (compare 602). To provide a surface area that can form a fillet. In topology, in one preferred form it has the shape of a slotted disc and is connected to the main body 616 by a beveled portion 613. This sloped portion is comparable to the sloped region 263 (see Figure 2G), but the sloped portion 613 is between the main body and the tip. The disc is generally flat, and a gap 614c is shown. Such discs are formed on a protruding feature (see 230) having the shape of a frusto-cone and the openings provided in the stencil (see 240) define the slotted disc as shown. In the second preferred form, the topology is a slotted hemisphere and is built on a hemispherical protruding feature using a stencil with appropriate openings. In the third preferred configuration, the tip is generally flush with the main body 616.
図6Bは、接触構造体660(610と比較せよ)の先端部66
4(614と比較せよ)について考えられる多くの形状の別
の1つを、平面図で示している。この例では先端部664
は、先端部614の面積に匹敵する面積(点線で示す)内
において、「十字形」として形成されている。これは所
与の寸法の先端部について、先端部の表面積、従ってフ
ィレット形成面積の大きさを補完する別の手法である。
トポロジーにおいては、1つの好ましい形態ではこの十
字形は、図6Aに関して前述したものと同様の、パターン
化されたディスクから作成される。これは傾斜した部分
613に匹敵する傾斜部分663を含む。別の好ましい実施例
では、十字形は単に、接触構造体660の主本体部666の延
長であり、これとほぼ同一平面にある。さらに別の実施
例では、十字形は半球形の突出造作(230参照)を適当
にマスキングすることによって形成される。FIG. 6B shows tip 66 of contact structure 660 (compare 610).
Another of the many possible shapes for 4 (compare 614) is shown in plan view. In this example the tip 664
Is formed as a "cross" within an area (shown by the dotted line) that is comparable to the area of the tip 614. This is another way to supplement the surface area of the tip, and thus the fillet forming area, for a tip of a given size.
In topology, in one preferred form this cross is made from a patterned disc similar to that described above with respect to FIG. 6A. This is the sloping part
Includes a sloped portion 663 comparable to 613. In another preferred embodiment, the cruciform is simply an extension of the main body portion 666 of the contact structure 660 and is generally flush therewith. In yet another embodiment, the cruciform is formed by suitable masking of hemispherical protruding features (see 230).
図6A及び図6Bの上部平面図においては、接触構造体61
0及び660のそれぞれの先端部614及び664の有効濡れ面積
(z軸に沿っての、即ち図示のように紙面の奥に向けて
の)を増大させることが重視されている。先端部は厚み
(図示のように図面のシートの奥に向けての)を有し、
また上述した接触構造体の実施例の何れかによる側部輪
郭を有している。In the top plan views of FIGS. 6A and 6B, the contact structure 61
Emphasis is placed on increasing the effective wetting area (along the z-axis, ie towards the back of the paper as shown) of the tips 614 and 664, respectively of 0 and 660. The tip has a thickness (toward the back of the sheet in the drawing as shown),
It also has a side profile according to any of the embodiments of the contact structure described above.
上述したように、突出造作はステンシル又はスクリー
ン印刷を用いて形成可能である。突出造作を形成するた
めの好ましい方法の1つは、明確な形状を有して配置さ
れた開口を備えたステンシルを用いることである。図8
を参照すると、ステンシル810は1又はより多くの開口8
15を備えて製造されている。これらの開口815は、最終
製品上に設けられる突出造作の所望のレイアウトに対応
させて、高い精度でパターン化可能である。各々の開口
815はまた、所望のトポロジーを画定するように成形で
きる。図示のこの例では開口はテーパしており、これは
截頭円錐断面又は截頭角錐断面について有用である。他
の形状も所望に応じて画定可能である。As mentioned above, the raised features can be formed using stencils or screen printing. One of the preferred methods for forming a protruding feature is to use a stencil with openings that are arranged with a well-defined shape. Figure 8
Referring to, the stencil 810 has one or more openings 8
Manufactured with 15. These openings 815 can be patterned with high precision to correspond to the desired layout of the protruding features provided on the final product. Each opening
815 can also be shaped to define the desired topology. In this example shown, the aperture is tapered, which is useful for frusto-conical or frusto-pyramidal cross sections. Other shapes can be defined as desired.
開口815は材料830で実質的に充填され、ステンシルは
電子部品(202参照)上にあるマスク層(図2Dの220参
照)の上に配置される。好ましい材料830の1つはフォ
トリソグラフィにおけるレジスト材料であり、硬化され
て所望の機械的及び化学的性質を有するものである。材
料830及びマスク層220のための材料は、これらの材料が
付着して、ステンシル810を単に持ち上げてマスク材料2
20から除去すると突出造作230が残されるように選択可
能である。加熱や適当な剥離条件といった付加的なプロ
セスを必要に応じて適用できる。別の好ましい剥離機構
は、剥離プレート820上に設けられたポスト825によっ
て、開口815から材料830を押し出すことである。ステン
シルはそれまでのようにマスク層(220参照)に対して
配置しておくことができ、従って材料830はマスク材料
に接触する。次いで、例えばポスト825がちょうど材料8
30に触れるようにして、剥離プレート820をステンシル8
10に対して位置決めする。ステンシルを剥離プレート82
0に向けて動かすと(位置810')、ポスト825は材料830
をマスク材料と接触したままに保持する。この方法によ
り、突出造作を広範な種々の形状でもって、マスク材料
に適用することができる。The opening 815 is substantially filled with material 830 and the stencil is placed on the mask layer (see 220 in FIG. 2D) overlying the electronic component (see 202). One of the preferred materials 830 is a photolithographic resist material that is cured to have the desired mechanical and chemical properties. The materials for material 830 and mask layer 220 are such that these materials adhere and mask stencil 810 is simply lifted.
It can be selected such that removal from 20 leaves a protruding feature 230. Additional processes such as heating and suitable stripping conditions can be applied as needed. Another preferred stripping mechanism is to push material 830 through opening 815 by posts 825 provided on stripping plate 820. The stencil can still be placed against the mask layer (see 220), so that the material 830 contacts the mask material. Then, for example, post 825 is just material 8
Stencil 8 the release plate 820 by touching 30
Position with respect to 10. Peeling stencil plate 82
Moving towards 0 (position 810 '), post 825 will be in material 830
Are kept in contact with the mask material. By this method, protruding features can be applied to the mask material in a wide variety of shapes.
他の変形
これまでの教示と組み合わせて取り上げることで、当
業者には本発明の教示を種々発展させたものが利用可能
となる。例えばステンシル240を用いて電鋳トレース250
を画定するのではなしに、適当な材料とレーザ縮写法を
用いて、トレースを画定及び生成することが可能であ
る。Other Modifications By taking the above teachings in combination, a person skilled in the art can use various developments of the teachings of the present invention. For example electroformed trace 250 using stencil 240
It is possible to define and produce traces using appropriate materials and laser reduction techniques, rather than defining.
Eldridgeらにより1997年3月6日に出願され本出願人
により所有される同時係属中の米国特許出願第08/819,4
64号(現状、係属中)、及び1997年5月15日に出願され
たその対応PCT特許出願第US97/08606号(現状、1997年1
1月20日にWO97/43653号として公開)は、犠牲基板上に
接触先端構造体を製造し、この予め製造された接触先端
構造体を弾性接触構造体の端部に実装し、犠牲基板を除
去する技術を開示している。こうした技術は、例えばこ
れまでに述べた接触構造体360について、接触構造体の
先端部362にトポロジーを付与するために採用できる。Co-pending US patent application Ser. No. 08 / 819,4 filed March 6, 1997 by Eldridge et al. And owned by the applicant
No. 64 (currently pending) and its corresponding PCT patent application No. US97 / 08606 filed on May 15, 1997 (currently 1997 1
Published as WO97 / 43653 on Jan. 20), a contact tip structure is manufactured on a sacrificial substrate, and the prefabricated contact tip structure is mounted on the end of the elastic contact structure to remove the sacrificial substrate. A technique for removing is disclosed. Such techniques can be employed, for example, with respect to the contact structure 360 described so far, to impart a topology to the tip 362 of the contact structure.
得られた接触構造体は、1997年9月17日に出願され本
出願により所有される同時係属中の米国特許出願第08/9
31,923号(現状、係属中)に開示されているように、そ
の機械的特性を具合良く調整するために加熱処理するこ
とができる。The resulting contact structure is co-pending US patent application Ser. No. 08/9 filed Sep. 17, 1997 and owned by the present application.
As disclosed in No. 31,923 (currently pending), it can be heat treated to finely adjust its mechanical properties.
ニッケル製の接触構造体は、技術的に知られた「金浸
漬」プロセスにかけて、ニッケル製の接触構造体の外側
(露出)部分を金で置換することができる。このこと
は、接触構造体の最終的な接触特性を修正し、及び/又
はニッケル製の接触構造体の外側部分の冶金的性質を変
化させ、またその後の選択的エッチングプロセスにおい
て接触構造体を保護する役割を果たしうる。The nickel contact structure can be subjected to a "gold immersion" process known in the art to replace the outer (exposed) portion of the nickel contact structure with gold. This modifies the final contact properties of the contact structure and / or changes the metallurgical properties of the outer part of the nickel contact structure and also protects the contact structure in the subsequent selective etching process. Can play a role.
結論
以上においては、電子部品上に超小型電子接触構造体
を製造する技術が記載されたものであり、そこでは接触
構造体は電子部品のコンタクトパッドと結合(及び電気
接続)されている。多数の変形例が説明され、それらは
接触構造体の先端部のトポロジーを変化させるための突
出造作(例えば230,430)や、接触構造体(例えば460)
を対応するコンタクトパッドから離れた位置に製造する
こと、及び先端部(例えば614)の幾何学的形状を制御
して半田付けに際して頑丈なフィレット形成を容易にす
ることなどを含み、或いは含まないものである。本明細
書に開示された種々の技術及び構造体は、相互に「混合
及び調和」させて上記した変形例を生成可能であり、ま
た接触構造体の各種の実施例はどのような所与の電子部
品上にも配置可能である。Conclusion Above is described a technique for manufacturing microelectronic contact structures on electronic components, where the contact structures are bonded (and electrically connected) to contact pads of the electronic component. A number of variants have been described, which include protruding features (eg 230,430) to change the topology of the tip of the contact structure, and contact structures (eg 460).
With or without the manufacture of the dies away from their corresponding contact pads, and controlling the geometry of the tip (eg 614) to facilitate robust fillet formation during soldering, etc. Is. The various techniques and structures disclosed herein can be "mixed and matched" with each other to create the variations described above, and various embodiments of contact structures may be used in any given application. It can also be placed on electronic components.
本発明を図面及び以上の説明において詳細に例示し記
載したが、これらは例示的なものであって制限的な特質
のものではないと考えるべきものである。好ましい実施
例だけが図示され記述されたことが了解されるものであ
り、本発明の思想の範囲内に入る全ての変更及び修正が
保護されることが望まれる。これまでに記載した主題の
他の多くの変形例が、本発明が最も良く適合する技術分
野の通常の知識を有する者に想起されるであろうことは
疑いもなく、そうした変形例は、ここに開示される本発
明の範囲内にあることが意図されるものである。While the invention has been illustrated and described in detail in the drawings and foregoing description, it is to be considered that these are illustrative and not restrictive in character. It should be understood that only the preferred embodiment has been shown and described, and all changes and modifications that come within the spirit of the invention are desired to be protected. No doubt many other variations of the subject matter described above will occur to those of ordinary skill in the art to which the present invention best fits, and such variations may be found here. It is intended to be within the scope of the invention disclosed in.
───────────────────────────────────────────────────── フロントページの続き (31)優先権主張番号 09/032,473 (32)優先日 平成10年2月26日(1998.2.26) (33)優先権主張国 米国(US) 前置審査 (56)参考文献 特開 平8−276597(JP,A) 特開 平7−333232(JP,A) 特開 平9−27521(JP,A) 特表 平9−512139(JP,A) 特表 平9−505439(JP,A) 米国特許5354712(US,A) 国際公開96/15459(WO,A1) 国際公開95/14314(WO,A1) (58)調査した分野(Int.Cl.7,DB名) H01L 23/12 H01L 21/60 311 ─────────────────────────────────────────────────── --Continued from the front page (31) Priority claim number 09 / 032,473 (32) Priority date February 26, 1998 (February 26, 1998) (33) Country of priority claim United States (US) Previous Screening (56) Reference JP-A-8-276597 (JP, A) JP-A-7-333232 (JP, A) JP-A-9-27521 (JP, A) JP-A-9-512139 (JP, A) ) Table 9-505439 (JP, A) US Patent 5354712 (US, A) International Publication 96/15459 (WO, A1) International Publication 95/14314 (WO, A1) (58) Fields investigated (Int.Cl . 7 , DB name) H01L 23/12 H01L 21/60 311
Claims (65)
備し、 前記電子部品上に、前記表面に隣接する開口を備えるマ
スク層を堆積し、 導電性材料のシード層を堆積して、前記端子の少なくと
も1部の上側に前記シード層の基端部領域を形成し、前
記マスク層の少なくとも1部の上側に前記シード層の主
本体部領域を形成し、前記基端部領域と前記主本体部領
域が接続されており、前記主本体部領域はその長さが前
記基端部領域と前記主本体部領域の先端部の間の直線距
離よりも長くなるように湾曲しており、及び 前記シード層上に導電性材料の塊層を堆積して、前記端
子に電気接続された接触構造体を形成することからなる
方法。1. A method of making a contact structure, comprising preparing an electronic component having a surface and a terminal adjacent to the surface, and depositing a mask layer having an opening adjacent to the surface on the electronic component. And depositing a seed layer of conductive material to form a proximal region of the seed layer above at least a portion of the terminal and a main body of the seed layer above at least a portion of the mask layer. A part region is formed, and the base end region and the main body part region are connected, and the length of the main body part region is between the base end part region and the tip part of the main body part region. A method that is curved to be longer than a linear distance and that comprises depositing a mass layer of conductive material on the seed layer to form a contact structure electrically connected to the terminal.
少なくとも1部の上側と前記端子の少なくとも1部の上
側に導電性材料からなる初期導電層を堆積し、次いでこ
の初期導電層の少なくとも1部の上側に前記マスク層を
堆積することをさらに含む、請求項1の方法。2. An initial conductive layer of conductive material is deposited over at least a portion of the electronic component and over at least a portion of the terminal prior to depositing the mask layer, and the initial conductive layer is then deposited. The method of claim 1, further comprising depositing the mask layer on at least a portion of the upper side.
造体を解放することをさらに含む、請求項1の方法。3. The method of claim 1, further comprising removing the mask layer to release the resulting contact structure.
輪郭を画定することをさらに含む、請求項1の方法。4. The method of claim 1, further comprising patterning the seed layer to define an elastic member profile.
で前記シード層を堆積して前記突出要素を少なくとも部
分的に覆い、それにより導電性材料の前記塊層を前記シ
ード層上に堆積した場合に前記塊層の1部が前記突出要
素上で前記シード層上に堆積されて、前記塊層の他の部
分よりも前記電子部品からさらに離れた導電性領域がも
たらされる、請求項1の方法。5. Placing protruding elements on the mask layer and then depositing the seed layer to at least partially cover the protruding elements, thereby depositing the bulk layer of conductive material on the seed layer. A portion of the bulk layer is deposited on the seed layer on the protruding element, resulting in a conductive region that is further away from the electronic component than other portions of the bulk layer. the method of.
品とほぼ平行で、且つその表面から変位されている、請
求項1の方法。6. The method of claim 1, wherein the main body region of the seed layer is substantially parallel to the electronic component and is displaced from the surface thereof.
ら約125μmと5mmの間の距離だけ変位されている、請求
項6の方法。7. The method of claim 6, wherein the main body portion region is displaced from the surface of the electronic component by a distance of between about 125 μm and 5 mm.
ら約50μmと200μmの間の距離だけ変位されている、
請求項6の方法。8. The main body portion region is displaced from the surface of the electronic component by a distance of between about 50 μm and 200 μm.
The method of claim 6.
定する1又はより多くの開口を備えたシャドウマスクを
介して堆積することにより前記シード層をパターン化す
ることをさらに含む、請求項1の方法。9. The method further comprising patterning the seed layer by depositing the seed layer through a shadow mask with one or more openings that define a desired seed layer shape. Method 1.
ら離れた前記マスク層の表面との間で傾斜した領域を含
むようにして前記マスク層に前記開口を製造することを
さらに含む、請求項1の方法。10. The method of claim 1, further comprising fabricating the opening in the mask layer to include a sloped region between a surface of the electronic component and a surface of the mask layer remote from the electronic component. the method of.
み、前記主本体部領域と前記基端部領域を接続する前記
シード層の接続領域をさらに含む、請求項10の方法。11. The method of claim 10, further comprising a connection region of the seed layer that includes at least a portion of the sloped region and that connects the main body region and the proximal region.
間の厚みを有する、請求項1の方法。12. The method of claim 1, wherein the mask material has a thickness of between about 50 μm and 200 μm.
部品の表面上にある領域を含み、これが前記端子の幾ら
か又は全部を含み、約10,000から約42,000μm2の面積を
有する、請求項1の方法。13. The opening in the mask layer includes a region on the surface of the electronic component, which includes some or all of the terminals and has an area of about 10,000 to about 42,000 μm 2. Method 1.
部品の表面上にある領域を含み、これが前記端子の幾ら
か又は全部を含み、最終の接触構造体を固定するに十分
である、請求項1の方法。14. The opening in the mask layer includes an area on the surface of the electronic component, which includes some or all of the terminals, and is sufficient to secure the final contact structure. Item 1 method.
の平均角度を有する、請求項10の方法。15. The method of claim 10, wherein the sloped region has an average angle of between about 60 and about 75 degrees.
ら175μmだけ突出する、請求項5の方法。16. The method of claim 5, wherein the protruding elements protrude from the mask layer by about 50 to 175 μm.
の基部寸法を有する、請求項5の方法。17. The method of claim 5, wherein the protruding elements have a base dimension of between about 125 and about 375 μm.
みを有する、請求項1の方法。18. The method of claim 1, wherein the seed layer has a thickness of between about 100 and 420 nm.
金からなる、請求項1の方法。19. The method of claim 1, wherein the seed layer comprises gold with a thickness of about 250 to 420 nm.
銅からなる、請求項1の方法。20. The method of claim 1, wherein the seed layer comprises copper having a thickness of about 100 to 300 nm.
の厚みを有する、請求項2の方法。21. The method of claim 2, wherein the initial conductive layer has a thickness of between about 300 and about 600 nm.
の合金からなる、請求項2の方法。22. The method of claim 2, wherein the initial conductive layer comprises an alloy of titanium and tungsten.
することをさらに含む、請求項2の方法。23. The method of claim 2, further comprising depositing a second conductive layer on the initial conductive layer.
約450nmの間の厚みを備える、請求項23の方法。24. The method of claim 23, wherein the second conductive layer is gold and has a thickness of between about 250 and about 450 nm.
ック樹脂、及びフォトレジストからなる群より選ばれる
材料からなる、請求項1の方法。25. The method of claim 1, wherein the mask material comprises a material selected from the group consisting of polyimide, novolac resin, and photoresist.
前記側壁を実質的に覆う、請求項1の方法。26. The method of claim 1, wherein the opening has sidewalls and the seed layer substantially covers the sidewalls.
前記側壁を部分的にのみ覆う、請求項1の方法。27. The method of claim 1, wherein the opening has sidewalls and the seed layer only partially covers the sidewalls.
蒸着、物理蒸着、及び電子ビーム堆積からなる群より選
ばれるプロセスにより堆積される、請求項1の方法。28. The method of claim 1, wherein the seed layer is deposited by a process selected from the group consisting of sputtering, chemical vapor deposition, physical vapor deposition, and electron beam deposition.
り堆積される、請求項1の方法。29. The method of claim 1, wherein the bulk layer of conductive material is deposited by electrolytic plating.
無電解メッキ、化学蒸着、物理蒸着、水溶液からの材料
の堆積を伴うプロセス、液体又は固体の前駆体の誘発性
崩壊を通じて材料の堆積を生じさせるプロセスからなる
群より選ばれるプロセスにより堆積される、請求項1の
方法。30. The bulk layer of conductive material is electrolytically plated,
Deposited by a process selected from the group consisting of electroless plating, chemical vapor deposition, physical vapor deposition, processes involving the deposition of materials from aqueous solutions, processes that result in the deposition of materials through the induced disintegration of liquid or solid precursors, The method of claim 1.
る、請求項1の方法。31. The method of claim 1, wherein the bulk layer of conductive material comprises nickel.
銅、コバルト、鉄、金、銀、白金族の元素、貴金属、半
貴金属、パラジウム族の元素、タングステン、及びモリ
ブデンからなる群より選ばれる材料からなる、請求項1
の方法。32. The bulk layer of conductive material is nickel,
A material selected from the group consisting of copper, cobalt, iron, gold, silver, platinum group elements, noble metals, semi-precious metals, palladium group elements, tungsten, and molybdenum.
the method of.
の表面上にあり前記端子から離して配置された遠隔端子
の間で導電性部品を形成し、次いで前記マスク層を前記
開口が前記端子ではなく前記遠隔端子の上側にあるよう
にして堆積し、さらに前記シード層と前記塊層を堆積し
て前記マスク層にある前記開口に従って前記遠隔端子に
接触させることをさらに含む、請求項1の方法。33. A conductive component is formed between the terminal of the electronic component and a remote terminal located on the surface of the electronic component and spaced apart from the terminal, and then the mask layer is formed with the opening in the terminal. And instead of depositing the seed layer and the agglomerate layer to contact the remote terminal according to the opening in the mask layer. Method.
接触構造体に永続的に接合して、第2の修正接触構造体
を作成することをさらに含む、請求項1の方法。34. The method of claim 1, further comprising manufacturing a separate tip structure and permanently bonding it to the contact structure to create a second modified contact structure.
ト構造体を製造し、このポスト構造体を前記接触構造体
に接合して、第3の修正接触構造体を作成することをさ
らに含む、請求項34の方法。35. Further comprising manufacturing a post structure connected to the separate tip structure and bonding the post structure to the contact structure to create a third modified contact structure. 35. The method of claim 34.
請求項1の方法。36. The electronic component is a semiconductor device.
The method of claim 1.
出されていない半導体デバイスである、請求項1の方
法。37. The method of claim 1, wherein the electronic component is a semiconductor device that is not individually cut from a wafer.
リデバイス、半導体ウエハーの部分、半導体ウエハー全
部、空間変形器、セラミックデバイス、プローブカー
ド、チップキャリヤ、及びソケットからなる群より選択
される、請求項1の方法。38. The electronic component is selected from the group consisting of a semiconductor device, a memory device, a portion of a semiconductor wafer, an entire semiconductor wafer, a space deformer, a ceramic device, a probe card, a chip carrier, and a socket. Method 1.
子と物理的に接触している、請求項1の方法。39. The method of claim 1, wherein the proximal region of the seed layer is in physical contact with the terminal.
子から変位しているが前記端子と電気接触している、請
求項1の方法。40. The method of claim 1, wherein the proximal region of the seed layer is displaced from the terminal but in electrical contact with the terminal.
であって、 表面と、この表面に隣接する端子を備えた電子部品を準
備し、 前記端子に隣接する開口を備えて、前記電子部品上にマ
スク層を適用し、前記開口が前記電子部品の前記表面と
前記電子部品から離れた前記マスク層の表面との間に傾
斜領域を含み、及び 弾性材料の塊層を適用して、前記端子の少なくとも1部
に接続して前記塊層の基端部領域を形成し、前記マスク
層の少なくとも1部を覆って前記塊層の主本体部領域を
形成し、前記傾斜領域の少なくとも1部に沿って前記基
端部領域と前記主本体部領域を接続するようにして、前
記端子に電気接続され、前記基板に対して固定した関係
で機械的に接続された接触構造体を形成することからな
る方法。41. A method of manufacturing a contact structure having an inclined region, comprising: preparing an electronic component having a surface and a terminal adjacent to the surface, wherein the electronic component is provided with an opening adjacent to the terminal. Applying a mask layer on the component, the opening including a sloped region between the surface of the electronic component and the surface of the mask layer remote from the electronic component, and applying a bulk layer of elastic material, Connecting to at least a part of the terminal to form a proximal end region of the lump layer, covering at least a part of the mask layer to form a main body region of the lump layer, and forming at least one of the sloping regions. A contact structure electrically connected to the terminals and mechanically connected to the substrate in a fixed relationship such that the proximal region and the main body region are connected along a section. A method consisting of things.
構造体を解放することをさらに含む、請求項41の方法。42. The method of claim 41, further comprising removing the mask layer to release the resulting contact structure.
ことをさらに含み、前記シード層が前記端子の少なくと
も1部に接続して前記シード層の基端部領域を形成し、
前記マスク層の少なくとも1部を覆って前記シード層の
主本体部領域を形成し、前記傾斜領域の少なくとも1部
に沿って前記基端部領域と前記主本体部領域を接続す
る、請求項41の方法。43. further comprising depositing a seed layer prior to applying the bulk layer, the seed layer connecting to at least a portion of the terminal to form a proximal region of the seed layer;
41. A main body portion region of the seed layer is formed to cover at least a part of the mask layer, and the base end region and the main body portion region are connected along at least a part of the inclined region. the method of.
材の輪郭を画定することをさらに含む、請求項41の方
法。44. The method of claim 41, further comprising patterning the seed layer to define an elastic member profile.
画定する1又はより多くの開口を備えたシャドウマスク
を介して堆積することにより前記シード層をパターン化
することをさらに含む、請求項41の方法。45. Patterning the seed layer by depositing the seed layer through a shadow mask with one or more openings defining a desired seed layer shape. 41 ways.
化して、内側半径を備えたほぼ円形の内側曲線と外側半
径を備えたほぼ円形の外側曲線を有するほぼ環状の領域
を含むようにし、前記外側半径が前記内側半径より大き
く、前記内側半径の中心点が前記外側半径の中心点から
適宜ずれていて前記ほぼ環状の領域が弾性部材の輪郭を
なす、請求項41の方法。46. Patterning a main body region of the seed layer to include a generally annular region having a generally circular inner curve with an inner radius and a generally circular outer curve with an outer radius, 42. The method of claim 41, wherein the outer radius is greater than the inner radius, the center point of the inner radius is appropriately offset from the center point of the outer radius, and the substantially annular region outlines an elastic member.
いで前記塊層を堆積して前記突出要素を少なくとも部分
的に覆い、前記塊層の他の部分よりも前記電子部品から
さらに離れた導電性領域がもたらされる、請求項41の方
法。47. Placing a protruding element on the mask layer and then depositing the lump layer to at least partially cover the protruding element and further away from the electronic component than other portions of the lump layer. 42. The method of claim 41, wherein a conductive region is provided.
とほぼ平行で、且つその表面から変位されている、請求
項41の方法。48. The method of claim 41, wherein a main body region of the bulk layer is substantially parallel to the electronic component and is displaced from a surface thereof.
から約50μmと200μmの間の距離だけ変位されてい
る、請求項48の方法。49. The method of claim 48, wherein the main body region is displaced from the surface of the electronic component by a distance of between about 50 μm and 200 μm.
均角度を有する、請求項41の方法。50. The method of claim 41, wherein the sloped region has an average angle of between about 60 and about 75 degrees.
ら175μmだけ突出する、請求項47の方法。51. The method of claim 47, wherein the protruding elements protrude from the mask layer by about 50 to 175 μm.
金からなる、請求項43の方法。52. The method of claim 43, wherein the seed layer comprises gold with a thickness of about 250 to 420 nm.
銅からなる、請求項43の方法。53. The method of claim 43, wherein the seed layer comprises copper having a thickness of about 100 to 300 nm.
り堆積される、請求項41の方法。54. The method of claim 41, wherein the bulk layer of conductive material is deposited by electrolytic plating.
無電解メッキ、化学蒸着、物理蒸着、水溶液からの材料
の堆積を伴うプロセス、液体又は固体の前駆体の誘発性
崩壊を通じて材料の堆積を生じさせるプロセスからなる
群より選ばれるプロセスにより堆積される、請求項41の
方法。55. The bulk layer of conductive material is electroplated,
Deposited by a process selected from the group consisting of electroless plating, chemical vapor deposition, physical vapor deposition, processes involving the deposition of materials from aqueous solutions, processes that result in the deposition of materials through the induced disintegration of liquid or solid precursors, 42. The method of claim 41.
銅、コバルト、鉄、金、銀、白金族の元素、貴金属、半
貴金属、パラジウム族の元素、タングステン、及びモリ
ブデンからなる群より選ばれる材料からなる、請求項41
の方法。56. The bulk layer of conductive material is nickel,
41. A material selected from the group consisting of copper, cobalt, iron, gold, silver, platinum group elements, noble metals, semi-precious metals, palladium group elements, tungsten, and molybdenum.
the method of.
の表面上にあり前記端子から離して配置された遠隔端子
の間で導電性部品を形成し、次いで前記マスク層を前記
開口が前記端子ではなく前記遠隔端子の上側にあるよう
にして堆積し、さらに前記シード層と前記塊層を堆積し
て前記マスク層にある前記開口に従って前記遠隔端子に
接触させることをさらに含む、請求項41の方法。57. Forming a conductive component between the terminal of the electronic component and a remote terminal located on the surface of the electronic component and spaced from the terminal, and then forming the mask layer with the opening in the terminal. 42. and further comprising: depositing over the remote terminal rather than, and further depositing the seed layer and the bulk layer to contact the remote terminal according to the opening in the mask layer. Method.
請求項41の方法。58. The electronic component is a semiconductor device.
42. The method of claim 41.
リデバイス、半導体ウエハーの部分、半導体ウエハー全
部、空間変形器、セラミックデバイス、プローブカー
ド、チップキャリヤ、及びソケットからなる群より選択
される、請求項41の方法。59. The electronic component is selected from the group consisting of a semiconductor device, a memory device, a portion of a semiconductor wafer, an entire semiconductor wafer, a space deformer, a ceramic device, a probe card, a chip carrier, and a socket. 41 ways.
し、 前記開口の前記側壁がより傾斜したようになるように、
前記開口の領域で前記マスク材料をリフローさせること
からなる、請求項41の方法。60. The application of the mask layer further forms an opening in the mask material, the opening having a sidewall, wherein the sidewall of the opening becomes more sloping.
42. The method of claim 41, comprising reflowing the mask material in the area of the openings.
料の最も深い露光が前記基板の前記表面と平行に、前記
マスク材料の最も浅い露光における露光寸法よりも小さ
な寸法を有するようにし、及び 露光されたマスク材料を除去して、前記基板の前記表面
に向けて概して狭くなる開口を形成することからなる、
請求項41の方法。61. The application of the mask layer further exposes the mask layer to different degrees such that the deepest exposure of the mask material is parallel to the surface of the substrate and at the shallowest exposure of the mask material. Comprising a dimension smaller than the dimension and removing the exposed mask material to form an opening that generally narrows toward the surface of the substrate.
42. The method of claim 41.
光強度を変化させることをさらに含む、請求項61の方
法。62. The method of claim 61, further comprising varying exposure intensity for different depths of the mask material.
され、浅い露光については広いパターンが使用されるよ
うに、前記マスク材料を露光するパターンを異ならせる
ことをさらに含む、請求項61の方法。63. The method of claim 61, further comprising differentiating the pattern exposing the mask material such that a narrow pattern is used for deep exposures and a wide pattern is used for shallow exposures.
記成形部材の第1の部分が前記基板の前記表面に付着
し、前記成形部材の第2の部分が前記マスク材料にある
前記開口の形状にほぼ従うようにすることをさらに含
む、請求項61の方法。64. The opening wherein a molding member is formed within the opening, a first portion of the molding member is attached to the surface of the substrate, and a second portion of the molding member is in the mask material. 62. The method of claim 61, further comprising substantially conforming to the shape of.
前記表面に付着した前記成形部材を残すことをさらに含
む、請求項64の方法。65. The method of claim 64, further comprising removing the mask material to leave the molding adhered to the surface of the substrate.
Applications Claiming Priority (8)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| WO97/08634 | 1997-05-15 | ||
| PCT/US1997/008634 WO1997043654A1 (en) | 1996-05-17 | 1997-05-15 | Microelectronic spring contact elements |
| US7367998P | 1998-02-04 | 1998-02-04 | |
| US3247398A | 1998-02-26 | 1998-02-26 | |
| US97/08634 | 1998-02-26 | ||
| US60/073,679 | 1998-02-26 | ||
| US09/032,473 | 1998-02-26 | ||
| PCT/US1998/009999 WO1998052224A1 (en) | 1997-05-15 | 1998-05-14 | Lithographically defined microelectronic contact structures |
Related Child Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001378598A Division JP2002231718A (en) | 1997-05-15 | 2001-12-12 | Method of manufacturing inclined side wall for opening in mask material layer |
| JP2002152167A Division JP2003031289A (en) | 1997-05-15 | 2002-05-27 | Lithographically defined microelectronic contact structure |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000512437A JP2000512437A (en) | 2000-09-19 |
| JP3378259B2 true JP3378259B2 (en) | 2003-02-17 |
Family
ID=26708466
Family Applications (3)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP54959498A Expired - Fee Related JP3378259B2 (en) | 1997-05-15 | 1998-05-14 | How to create a contact structure |
| JP2001378598A Withdrawn JP2002231718A (en) | 1997-05-15 | 2001-12-12 | Method of manufacturing inclined side wall for opening in mask material layer |
| JP2002152167A Pending JP2003031289A (en) | 1997-05-15 | 2002-05-27 | Lithographically defined microelectronic contact structure |
Family Applications After (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001378598A Withdrawn JP2002231718A (en) | 1997-05-15 | 2001-12-12 | Method of manufacturing inclined side wall for opening in mask material layer |
| JP2002152167A Pending JP2003031289A (en) | 1997-05-15 | 2002-05-27 | Lithographically defined microelectronic contact structure |
Country Status (5)
| Country | Link |
|---|---|
| EP (1) | EP0985231A1 (en) |
| JP (3) | JP3378259B2 (en) |
| KR (2) | KR100577132B1 (en) |
| AU (1) | AU7491598A (en) |
| WO (1) | WO1998052224A1 (en) |
Families Citing this family (66)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6520778B1 (en) | 1997-02-18 | 2003-02-18 | Formfactor, Inc. | Microelectronic contact structures, and methods of making same |
| US7063541B2 (en) | 1997-03-17 | 2006-06-20 | Formfactor, Inc. | Composite microelectronic spring structure and method for making same |
| US6807734B2 (en) | 1998-02-13 | 2004-10-26 | Formfactor, Inc. | Microelectronic contact structures, and methods of making same |
| US6441315B1 (en) | 1998-11-10 | 2002-08-27 | Formfactor, Inc. | Contact structures with blades having a wiping motion |
| CN1276259C (en) * | 1998-12-02 | 2006-09-20 | 佛姆法克特股份有限公司 | Photolithographic contact elements |
| US6255126B1 (en) | 1998-12-02 | 2001-07-03 | Formfactor, Inc. | Lithographic contact elements |
| US6672875B1 (en) | 1998-12-02 | 2004-01-06 | Formfactor, Inc. | Spring interconnect structures |
| US6268015B1 (en) | 1998-12-02 | 2001-07-31 | Formfactor | Method of making and using lithographic contact springs |
| US6491968B1 (en) | 1998-12-02 | 2002-12-10 | Formfactor, Inc. | Methods for making spring interconnect structures |
| US6208225B1 (en) | 1999-02-25 | 2001-03-27 | Formfactor, Inc. | Filter structures for integrated circuit interfaces |
| US6218910B1 (en) | 1999-02-25 | 2001-04-17 | Formfactor, Inc. | High bandwidth passive integrated circuit tester probe card assembly |
| US6448865B1 (en) | 1999-02-25 | 2002-09-10 | Formfactor, Inc. | Integrated circuit interconnect system |
| US6459343B1 (en) | 1999-02-25 | 2002-10-01 | Formfactor, Inc. | Integrated circuit interconnect system forming a multi-pole filter |
| US6812718B1 (en) | 1999-05-27 | 2004-11-02 | Nanonexus, Inc. | Massively parallel interface for electronic circuits |
| US7382142B2 (en) | 2000-05-23 | 2008-06-03 | Nanonexus, Inc. | High density interconnect system having rapid fabrication cycle |
| US7247035B2 (en) | 2000-06-20 | 2007-07-24 | Nanonexus, Inc. | Enhanced stress metal spring contactor |
| US7349223B2 (en) | 2000-05-23 | 2008-03-25 | Nanonexus, Inc. | Enhanced compliant probe card systems having improved planarity |
| US6780001B2 (en) | 1999-07-30 | 2004-08-24 | Formfactor, Inc. | Forming tool for forming a contoured microelectronic spring mold |
| US6713374B2 (en) | 1999-07-30 | 2004-03-30 | Formfactor, Inc. | Interconnect assemblies and methods |
| US6939474B2 (en) * | 1999-07-30 | 2005-09-06 | Formfactor, Inc. | Method for forming microelectronic spring structures on a substrate |
| US7189077B1 (en) | 1999-07-30 | 2007-03-13 | Formfactor, Inc. | Lithographic type microelectronic spring structures with improved contours |
| AU6385600A (en) * | 1999-07-30 | 2001-02-19 | Formfactor, Inc. | Interconnect assemblies and methods |
| US6888362B2 (en) | 2000-11-09 | 2005-05-03 | Formfactor, Inc. | Test head assembly for electronic components with plurality of contoured microelectronic spring contacts |
| US7435108B1 (en) | 1999-07-30 | 2008-10-14 | Formfactor, Inc. | Variable width resilient conductive contact structures |
| DE19958328A1 (en) | 1999-10-08 | 2001-07-12 | Flexchip Ag | Production of an electrical connection between chip contact element units and external contact connections comprises pressing the contact element material into the contact connection material by stamping or pressing |
| US6827584B2 (en) * | 1999-12-28 | 2004-12-07 | Formfactor, Inc. | Interconnect for microelectronic structures with enhanced spring characteristics |
| EP1200992B1 (en) * | 1999-12-29 | 2008-10-29 | FormFactor, Inc. | Resilient interconnect structure for electronic components and method for making the same |
| US7458816B1 (en) | 2000-04-12 | 2008-12-02 | Formfactor, Inc. | Shaped spring |
| CN100339985C (en) * | 2000-04-12 | 2007-09-26 | 佛姆法克特股份有限公司 | Shaped springs and methds of fabricating and using shaped springs |
| US6640432B1 (en) | 2000-04-12 | 2003-11-04 | Formfactor, Inc. | Method of fabricating shaped springs |
| US7579848B2 (en) | 2000-05-23 | 2009-08-25 | Nanonexus, Inc. | High density interconnect system for IC packages and interconnect assemblies |
| TW558856B (en) * | 2000-11-09 | 2003-10-21 | Formfactor Inc | Lithographic type microelectronic spring structures with improved contours |
| JP2002286758A (en) * | 2001-03-28 | 2002-10-03 | Yamaha Corp | Probe unit and method of manufacturing the same |
| US6729019B2 (en) | 2001-07-11 | 2004-05-04 | Formfactor, Inc. | Method of manufacturing a probe card |
| EP1407280B1 (en) | 2001-07-11 | 2005-11-23 | Formfactor, Inc. | Method of manufacturing a probe card |
| US7168160B2 (en) | 2001-12-21 | 2007-01-30 | Formfactor, Inc. | Method for mounting and heating a plurality of microelectronic components |
| US6891385B2 (en) | 2001-12-27 | 2005-05-10 | Formfactor, Inc. | Probe card cooling assembly with direct cooling of active electronic components |
| CN100373167C (en) | 2001-12-27 | 2008-03-05 | 佛姆费克托公司 | Cooling assembly for direct cooling of active electronic components |
| US7064953B2 (en) | 2001-12-27 | 2006-06-20 | Formfactor, Inc. | Electronic package with direct cooling of active electronic components |
| US6638870B2 (en) * | 2002-01-10 | 2003-10-28 | Infineon Technologies Ag | Forming a structure on a wafer |
| GB2388468B (en) * | 2002-02-08 | 2005-05-04 | Microsaic Systems Ltd | Microengineered electrical connectors |
| JP2005533263A (en) * | 2002-07-15 | 2005-11-04 | フォームファクター,インコーポレイテッド | Reference alignment target for ultra-small electronic spring contactor |
| US7047638B2 (en) | 2002-07-24 | 2006-05-23 | Formfactor, Inc | Method of making microelectronic spring contact array |
| CN100555752C (en) * | 2005-09-16 | 2009-10-28 | 鸿富锦精密工业(深圳)有限公司 | Elastic contact device and electronic equipment using the elastic contact device |
| JP4848752B2 (en) * | 2005-12-09 | 2011-12-28 | イビデン株式会社 | Printed wiring board having component mounting pins and electronic device using the same |
| JP2007165383A (en) | 2005-12-09 | 2007-06-28 | Ibiden Co Ltd | Printed circuit board with component mounting pins |
| JP4654897B2 (en) * | 2005-12-09 | 2011-03-23 | イビデン株式会社 | Method for manufacturing printed wiring board having component mounting pins |
| US7534652B2 (en) * | 2005-12-27 | 2009-05-19 | Tessera, Inc. | Microelectronic elements with compliant terminal mountings and methods for making the same |
| ITMI20060478A1 (en) * | 2006-03-16 | 2007-09-17 | Eles Semiconductor Equipment Spa | SYSTEM FOR CONTACTING ELECTRONIC DEVICES AND ITS PRODUCTION METHOD BASED ON WIRED CONDUCTOR IN INSULATING MATERIAL |
| US7528618B2 (en) | 2006-05-02 | 2009-05-05 | Formfactor, Inc. | Extended probe tips |
| US7527998B2 (en) | 2006-06-30 | 2009-05-05 | Qualcomm Mems Technologies, Inc. | Method of manufacturing MEMS devices providing air gap control |
| US20080043315A1 (en) * | 2006-08-15 | 2008-02-21 | Cummings William J | High profile contacts for microelectromechanical systems |
| US7684106B2 (en) | 2006-11-02 | 2010-03-23 | Qualcomm Mems Technologies, Inc. | Compatible MEMS switch architecture |
| US7674112B2 (en) | 2006-12-28 | 2010-03-09 | Formfactor, Inc. | Resilient contact element and methods of fabrication |
| US20090324906A1 (en) * | 2008-06-26 | 2009-12-31 | Marcoux Phil P | Semiconductor with top-side wrap-around flange contact |
| US7858512B2 (en) | 2008-06-26 | 2010-12-28 | Wafer-Level Packaging Portfolio Llc | Semiconductor with bottom-side wrap-around flange contact |
| JP2008292500A (en) * | 2008-07-17 | 2008-12-04 | Yamaichi Electronics Co Ltd | Probe unit and manufacturing method thereof |
| JP5673181B2 (en) * | 2011-02-15 | 2015-02-18 | トヨタ自動車株式会社 | Semiconductor device |
| US9134527B2 (en) | 2011-04-04 | 2015-09-15 | Qualcomm Mems Technologies, Inc. | Pixel via and methods of forming the same |
| US8963159B2 (en) | 2011-04-04 | 2015-02-24 | Qualcomm Mems Technologies, Inc. | Pixel via and methods of forming the same |
| ITUB20160027A1 (en) * | 2016-02-01 | 2017-08-01 | St Microelectronics Srl | PROCEDURE FOR PRODUCING SEMICONDUCTOR AND CORRESPONDING DEVICES |
| IT201700087201A1 (en) | 2017-07-28 | 2019-01-28 | St Microelectronics Srl | SEMICONDUCTOR AND CORRESPONDING DEVICE MANUFACTURING METHOD OF SEMICONDUCTOR DEVICES |
| IT201700087174A1 (en) | 2017-07-28 | 2019-01-28 | St Microelectronics Srl | SEMICONDUCTOR AND CORRESPONDING DEVICE MANUFACTURING METHOD OF SEMICONDUCTOR DEVICES |
| IT201700087318A1 (en) | 2017-07-28 | 2019-01-28 | St Microelectronics Srl | INTEGRATED ELECTRONIC DEVICE WITH REDISTRIBUTION AND HIGH RESISTANCE TO MECHANICAL STRESS AND ITS PREPARATION METHOD |
| US11469194B2 (en) | 2018-08-08 | 2022-10-11 | Stmicroelectronics S.R.L. | Method of manufacturing a redistribution layer, redistribution layer and integrated circuit including the redistribution layer |
| TWI811053B (en) * | 2022-08-04 | 2023-08-01 | 矽品精密工業股份有限公司 | Carrier structure |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5354712A (en) | 1992-11-12 | 1994-10-11 | Northern Telecom Limited | Method for forming interconnect structures for integrated circuits |
| WO1995014314A1 (en) | 1993-11-16 | 1995-05-26 | Formfactor, Inc. | Contact structure for interconnections, interposer, semiconductor assembly and method |
| WO1996015459A1 (en) | 1994-11-15 | 1996-05-23 | Formfactor, Inc. | Mounting spring elements on semiconductor devices, and wafer-level testing methodology |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CH661129A5 (en) * | 1982-10-21 | 1987-06-30 | Feinmetall Gmbh | CONTACT DEVICE. |
| US5476211A (en) * | 1993-11-16 | 1995-12-19 | Form Factor, Inc. | Method of manufacturing electrical contacts, using a sacrificial member |
| US5172050A (en) * | 1991-02-15 | 1992-12-15 | Motorola, Inc. | Micromachined semiconductor probe card |
| KR960004089B1 (en) * | 1992-12-30 | 1996-03-26 | 현대전자산업주식회사 | Forming method of low resistance contact for semiconductor device |
| US5518964A (en) * | 1994-07-07 | 1996-05-21 | Tessera, Inc. | Microelectronic mounting with multiple lead deformation and bonding |
| US5495667A (en) * | 1994-11-07 | 1996-03-05 | Micron Technology, Inc. | Method for forming contact pins for semiconductor dice and interconnects |
-
1998
- 1998-05-14 AU AU74915/98A patent/AU7491598A/en not_active Abandoned
- 1998-05-14 KR KR1019997010532A patent/KR100577132B1/en not_active Expired - Fee Related
- 1998-05-14 JP JP54959498A patent/JP3378259B2/en not_active Expired - Fee Related
- 1998-05-14 WO PCT/US1998/009999 patent/WO1998052224A1/en not_active Ceased
- 1998-05-14 EP EP98922344A patent/EP0985231A1/en not_active Withdrawn
- 1998-05-14 KR KR1020047003178A patent/KR100577131B1/en not_active Expired - Fee Related
-
2001
- 2001-12-12 JP JP2001378598A patent/JP2002231718A/en not_active Withdrawn
-
2002
- 2002-05-27 JP JP2002152167A patent/JP2003031289A/en active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5354712A (en) | 1992-11-12 | 1994-10-11 | Northern Telecom Limited | Method for forming interconnect structures for integrated circuits |
| WO1995014314A1 (en) | 1993-11-16 | 1995-05-26 | Formfactor, Inc. | Contact structure for interconnections, interposer, semiconductor assembly and method |
| WO1996015459A1 (en) | 1994-11-15 | 1996-05-23 | Formfactor, Inc. | Mounting spring elements on semiconductor devices, and wafer-level testing methodology |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20010012575A (en) | 2001-02-15 |
| KR100577132B1 (en) | 2006-05-09 |
| WO1998052224A1 (en) | 1998-11-19 |
| KR20040034685A (en) | 2004-04-28 |
| AU7491598A (en) | 1998-12-08 |
| JP2003031289A (en) | 2003-01-31 |
| JP2000512437A (en) | 2000-09-19 |
| KR100577131B1 (en) | 2006-05-10 |
| JP2002231718A (en) | 2002-08-16 |
| EP0985231A1 (en) | 2000-03-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3378259B2 (en) | How to create a contact structure | |
| JP3058919B2 (en) | Fabrication of interconnects and tips using sacrificial substrates | |
| CN1900725B (en) | Photolithographic contact elements | |
| JP3386077B2 (en) | Probe card assemblies and kits and methods of using them | |
| US6184053B1 (en) | Method of making microelectronic spring contact elements | |
| US7118389B2 (en) | Stud bump socket | |
| US6297164B1 (en) | Method for producing contact structures | |
| TW201208024A (en) | Microelectronic packages with dual or multiple-etched flip-chip connectors | |
| JP2008518209A (en) | An electroformed spring made on a mandrel that can be moved to other surfaces | |
| TW200525669A (en) | Semiconductor device and method of fabricating the same | |
| JPH1116933A (en) | Method of manufacturing circuit board having metal bumps and method of manufacturing semiconductor chip package using this circuit board | |
| US7714235B1 (en) | Lithographically defined microelectronic contact structures | |
| KR100733525B1 (en) | Interconnect Assemblies and Methods | |
| JPH09203749A (en) | Probe head for semiconductor LSI inspection device and method of manufacturing the same | |
| JP3671999B2 (en) | Semiconductor device, manufacturing method thereof, and semiconductor mounting apparatus | |
| JPH01123157A (en) | Probe head for semiconductor LSI inspection equipment and its manufacturing method | |
| JP4188546B2 (en) | Microelectronic spring contact parts | |
| JP2023011900A (en) | Metal mask | |
| KR100324064B1 (en) | Contact tip structure for microelectronic interconnection element and its manufacturing method | |
| US7335591B2 (en) | Method for forming three-dimensional structures on a substrate | |
| CN111599704B (en) | A method of constructing an integrated circuit bump | |
| JP4359193B2 (en) | Spiral contactor and manufacturing method thereof | |
| JP2024158501A (en) | Array Mask | |
| JP2020027831A (en) | Array mask | |
| JPS62128132A (en) | Electronic part packaged circuit and manufacture thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081206 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091206 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101206 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101206 Year of fee payment: 8 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101206 Year of fee payment: 8 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: R3D02 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101206 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111206 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |