JP3378710B2 - 縮小画像の書き込み／読み出し方法及び縮小画像処理回路 - Google Patents
縮小画像の書き込み／読み出し方法及び縮小画像処理回路Info
- Publication number
- JP3378710B2 JP3378710B2 JP26710895A JP26710895A JP3378710B2 JP 3378710 B2 JP3378710 B2 JP 3378710B2 JP 26710895 A JP26710895 A JP 26710895A JP 26710895 A JP26710895 A JP 26710895A JP 3378710 B2 JP3378710 B2 JP 3378710B2
- Authority
- JP
- Japan
- Prior art keywords
- reduction
- control unit
- memory
- input
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
- G09G5/39—Control of the bit-mapped memory
- G09G5/393—Arrangements for updating the contents of the bit-mapped memory
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T3/00—Geometric image transformations in the plane of the image
- G06T3/40—Scaling of whole images or parts thereof, e.g. expanding or contracting
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/14—Display of multiple viewports
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
- G09G5/39—Control of the bit-mapped memory
- G09G5/391—Resolution modifying circuits, e.g. variable screen formats
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
- G09G5/39—Control of the bit-mapped memory
- G09G5/399—Control of the bit-mapped memory using two or more bit-mapped memories, the operations of which are switched in time, e.g. ping-pong buffers
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
- H04N5/445—Receiver circuitry for the reception of television signals according to analogue transmission standards for displaying additional information
- H04N5/45—Picture in picture, e.g. displaying simultaneously another television channel in a region of the screen
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2340/00—Aspects of display data processing
- G09G2340/04—Changes in size, position or resolution of an image
- G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Controls And Circuits For Display Device (AREA)
- Editing Of Facsimile Originals (AREA)
- Studio Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、フィールドメモリ
やフレームメモリ等のバッファメモリを用い、入力映像
画面を縮小してウインドウ表示する縮小映像信号処理回
路に関わり、特に、縮小率が変更可能な同回路に関す
る。
やフレームメモリ等のバッファメモリを用い、入力映像
画面を縮小してウインドウ表示する縮小映像信号処理回
路に関わり、特に、縮小率が変更可能な同回路に関す
る。
【０００２】
【従来の技術】テレビジョンの表示機能として、１画面
を全面表示するだけでなく、複数の画面をウインドウ表
示するいわゆるＰＩＰ機能が一般的に知られている。一
方、マルチメディア時代を迎え、より多彩な表示機能が
要求されるようになってきている。特に、パーソナルコ
ンピュータの操作環境で一般化されつつある「任意の縮
小率でのウインドウ表示機能」は、テレビジョン表示に
おいても求められている。このような別画面をウインド
ウ表示させるためには、親画面と子画面の同期をとるた
めフィールドメモリやフレームメモリ等のバッファメモ
リが必要となる。
を全面表示するだけでなく、複数の画面をウインドウ表
示するいわゆるＰＩＰ機能が一般的に知られている。一
方、マルチメディア時代を迎え、より多彩な表示機能が
要求されるようになってきている。特に、パーソナルコ
ンピュータの操作環境で一般化されつつある「任意の縮
小率でのウインドウ表示機能」は、テレビジョン表示に
おいても求められている。このような別画面をウインド
ウ表示させるためには、親画面と子画面の同期をとるた
めフィールドメモリやフレームメモリ等のバッファメモ
リが必要となる。
【０００３】そこで、図６に従来の縮小映像信号処理回
路のブロック図を示す。まず、ウインドウ表示用の子画
面の入力映像信号は入力処理部１に入力され、内部のフ
ィルタ回路１０を用いて縮小率データＫに応じた縮小処
理が施され、その縮小映像信号がフィールドメモリ２，
３に送出される。一方、制御ブロック４には、フィール
ドメモリ２，３の書き込みを制御するための入力映像ク
ロックジェネレータ５と、読み出しを制御するための表
示映像クロックジェネレータ６が設けられており、入力
映像クロックジェネレータ５に外部から縮小率データＫ
が供給され、ここから入力処理部１に縮小率データＫが
入力される。
路のブロック図を示す。まず、ウインドウ表示用の子画
面の入力映像信号は入力処理部１に入力され、内部のフ
ィルタ回路１０を用いて縮小率データＫに応じた縮小処
理が施され、その縮小映像信号がフィールドメモリ２，
３に送出される。一方、制御ブロック４には、フィール
ドメモリ２，３の書き込みを制御するための入力映像ク
ロックジェネレータ５と、読み出しを制御するための表
示映像クロックジェネレータ６が設けられており、入力
映像クロックジェネレータ５に外部から縮小率データＫ
が供給され、ここから入力処理部１に縮小率データＫが
入力される。
【０００４】また、入力映像クロックジェネレータ５
は、入力映像信号の水平同期信号（入力Ｈ）と垂直同期
信号（入力Ｖ）を入力し、入力Ｈに同期した画素クロッ
クと同一レートの書き込みクロックＷＣＬＫと、入力映
像信号の有効表示期間の間フィールドメモリ２，３をフ
ィールド単位に交互にイネーブル状態とするライトイネ
ーブル信号ＷＥ１，ＷＥ２と、ライトイネーブル信号の
立ち上がり時にフィールドメモリ２，３の書き込みアド
レスをリセットするライトリセット信号ＷＲＳＴを出力
する。フィールドメモリ２，３は、各々、書き込みと読
み出しを独立して指定するためのアドレスカウンタを有
しており、書き込み用のアドレスカウンタが、信号ＷＲ
ＳＴによりリセットされ、イネーブル信号ＷＥ１，ＷＥ
２がＨレベルの期間に書き込みクロックＷＣＬＫをカウ
ントすることにより、書き込みアドレスをインクリメン
トして、入力処理部１からの縮小映像信号をフィールド
メモリ２，３に書き込む。
は、入力映像信号の水平同期信号（入力Ｈ）と垂直同期
信号（入力Ｖ）を入力し、入力Ｈに同期した画素クロッ
クと同一レートの書き込みクロックＷＣＬＫと、入力映
像信号の有効表示期間の間フィールドメモリ２，３をフ
ィールド単位に交互にイネーブル状態とするライトイネ
ーブル信号ＷＥ１，ＷＥ２と、ライトイネーブル信号の
立ち上がり時にフィールドメモリ２，３の書き込みアド
レスをリセットするライトリセット信号ＷＲＳＴを出力
する。フィールドメモリ２，３は、各々、書き込みと読
み出しを独立して指定するためのアドレスカウンタを有
しており、書き込み用のアドレスカウンタが、信号ＷＲ
ＳＴによりリセットされ、イネーブル信号ＷＥ１，ＷＥ
２がＨレベルの期間に書き込みクロックＷＣＬＫをカウ
ントすることにより、書き込みアドレスをインクリメン
トして、入力処理部１からの縮小映像信号をフィールド
メモリ２，３に書き込む。
【０００５】ここで、縮小率データＫが「１」のとき、
即ち、縮小処理を行わないときは、ライトイネーブル信
号ＷＥ１，ＷＥ２は有効映像期間中連続してＨレベルを
維持する。しかしながら、縮小率データＫが「１」より
小さいときは、縮小率データＫに応じてイネーブル信号
ＷＥ１，ＷＥ２のＨレベル期間が制御され、例えば「１
／２」であるときは、図７イ，ウに示すように、１画素
おきにＨレベルとＬレベルを繰り返すように出力され
る。
即ち、縮小処理を行わないときは、ライトイネーブル信
号ＷＥ１，ＷＥ２は有効映像期間中連続してＨレベルを
維持する。しかしながら、縮小率データＫが「１」より
小さいときは、縮小率データＫに応じてイネーブル信号
ＷＥ１，ＷＥ２のＨレベル期間が制御され、例えば「１
／２」であるときは、図７イ，ウに示すように、１画素
おきにＨレベルとＬレベルを繰り返すように出力され
る。
【０００６】更に、入力映像クロックジェネレータ５
は、縮小率データＫに基づいて画像サイズデータＳＩＺ
を演算し、このデータＳＩＺを表示映像クロックジェネ
レータ６に送出する。例えば、入力映像信号の水平画素
数及び垂直画素数が「６４０」及び「４８０」で、縮小
率データＫが「１／２」であれば、画像サイズデータＳ
ＩＺは、水平ＳＩＺ（Ｈ）及び垂直ＳＩＺ（Ｖ）が各々
「３２０」，「２４０」となる。
は、縮小率データＫに基づいて画像サイズデータＳＩＺ
を演算し、このデータＳＩＺを表示映像クロックジェネ
レータ６に送出する。例えば、入力映像信号の水平画素
数及び垂直画素数が「６４０」及び「４８０」で、縮小
率データＫが「１／２」であれば、画像サイズデータＳ
ＩＺは、水平ＳＩＺ（Ｈ）及び垂直ＳＩＺ（Ｖ）が各々
「３２０」，「２４０」となる。
【０００７】一方、フィールドメモリ２，３から縮小映
像信号を読み出すために、表示映像クロックジェネレー
タ６には、親画面である表示映像信号の水平同期信号
（表示Ｈ）及び垂直同期信号（表示Ｖ）と、縮小画像の
ウインドウ表示位置を示す表示位置データ（Ｘ，Ｙ）が
入力され、表示Ｈに同期した画素クロックと同一レート
の読み出しクロックＲＣＬＫと、表示映像信号の有効表
示期間の間フィールドメモリ２，３をフィールド単位に
交互にイネーブル状態とするリードイネーブル信号ＲＥ
１，ＲＥ２と、リードイネーブル信号の立ち上がり時に
フィールドメモリ２，３の読み出しアドレスをリセット
するリードリセット信号ＲＲＳＴを出力する。そして、
フィールドメモリ２，３内の読み出し用のアドレスカウ
ンタが、信号ＲＲＳＴによりリセットされ、イネーブル
信号ＲＥ１，ＲＥ２がＨレベルの期間に読み出しクロッ
クＲＣＬＫをカウントすることにより、読み出しアドレ
スをインクリメントして、フィールドメモリ２，３から
縮小映像信号を読み出す。尚、表示Ｈ及び表示Ｖは、予
めわかっている場合表示映像クロックジェネレータ６で
発生するようにして、これらに基づいて各種信号ＲＲＳ
Ｔ，ＲＣＬＫ，ＲＥ１，ＲＥ２を発生してもよい。
像信号を読み出すために、表示映像クロックジェネレー
タ６には、親画面である表示映像信号の水平同期信号
（表示Ｈ）及び垂直同期信号（表示Ｖ）と、縮小画像の
ウインドウ表示位置を示す表示位置データ（Ｘ，Ｙ）が
入力され、表示Ｈに同期した画素クロックと同一レート
の読み出しクロックＲＣＬＫと、表示映像信号の有効表
示期間の間フィールドメモリ２，３をフィールド単位に
交互にイネーブル状態とするリードイネーブル信号ＲＥ
１，ＲＥ２と、リードイネーブル信号の立ち上がり時に
フィールドメモリ２，３の読み出しアドレスをリセット
するリードリセット信号ＲＲＳＴを出力する。そして、
フィールドメモリ２，３内の読み出し用のアドレスカウ
ンタが、信号ＲＲＳＴによりリセットされ、イネーブル
信号ＲＥ１，ＲＥ２がＨレベルの期間に読み出しクロッ
クＲＣＬＫをカウントすることにより、読み出しアドレ
スをインクリメントして、フィールドメモリ２，３から
縮小映像信号を読み出す。尚、表示Ｈ及び表示Ｖは、予
めわかっている場合表示映像クロックジェネレータ６で
発生するようにして、これらに基づいて各種信号ＲＲＳ
Ｔ，ＲＣＬＫ，ＲＥ１，ＲＥ２を発生してもよい。
【０００８】図９は、入力映像信号Ａをウインドウ表示
した状態を示し、図示したように、表示位置データ
（Ｘ，Ｙ）は親画面（表示映像信号）上での表示位置を
表し、画像サイズデータＳＩＺ（Ｈ，Ｖ）はウインドウ
表示される子画面（入力映像信号）の大きさを表す。そ
して、表示映像クロックジェネレータ６は、図７オ，カ
に示すように、画像サイズデータＳＩＺ（Ｈ，Ｖ）と画
像位置データ（Ｘ，Ｙ）に基づいて、図９の表示を実現
するよう有効表示期間のみにおいて、上述のリードイネ
ーブル信号ＲＥ１，ＲＥ２をＨレベルとする。この場合
は、入力側と異なり連続してＨレベルが出力される。
した状態を示し、図示したように、表示位置データ
（Ｘ，Ｙ）は親画面（表示映像信号）上での表示位置を
表し、画像サイズデータＳＩＺ（Ｈ，Ｖ）はウインドウ
表示される子画面（入力映像信号）の大きさを表す。そ
して、表示映像クロックジェネレータ６は、図７オ，カ
に示すように、画像サイズデータＳＩＺ（Ｈ，Ｖ）と画
像位置データ（Ｘ，Ｙ）に基づいて、図９の表示を実現
するよう有効表示期間のみにおいて、上述のリードイネ
ーブル信号ＲＥ１，ＲＥ２をＨレベルとする。この場合
は、入力側と異なり連続してＨレベルが出力される。
【０００９】また、画像サイズデータＳＩＺ（Ｈ，Ｖ）
及び画像位置データ（Ｘ，Ｙ）は、表示映像クロックジ
ェネレータ４からフィールドメモリ２，３の後段に設け
られた表示処理部７に送出され、ここで、読み出された
縮小映像信号に枠付けや背景データの付加等ウインドウ
表示用の表示処理が施され、その結果が表示映像信号と
して出力される。
及び画像位置データ（Ｘ，Ｙ）は、表示映像クロックジ
ェネレータ４からフィールドメモリ２，３の後段に設け
られた表示処理部７に送出され、ここで、読み出された
縮小映像信号に枠付けや背景データの付加等ウインドウ
表示用の表示処理が施され、その結果が表示映像信号と
して出力される。
【００１０】
【発明が解決しようとする課題】縮小率を任意に変更で
きるようにするためには、縮小率データの入力に応じて
上述した書き込み側と読み出し側の双方において処理内
容を変更する必要がある。しかしながら、書き込み及び
読み出しを実際に行っている最中に処理内容を変更して
しまうと表示映像に乱れを生ずるので、これを防止する
ために縮小率の変更処理は映像の垂直帰線期間に行われ
ていた。
きるようにするためには、縮小率データの入力に応じて
上述した書き込み側と読み出し側の双方において処理内
容を変更する必要がある。しかしながら、書き込み及び
読み出しを実際に行っている最中に処理内容を変更して
しまうと表示映像に乱れを生ずるので、これを防止する
ために縮小率の変更処理は映像の垂直帰線期間に行われ
ていた。
【００１１】ところが、入力Ｖと表示Ｖは同期していな
いために、縮小率の変更処理は書き込み側と読み出し側
で時間のずれを生ずる。例えば、図７のア，エに示すよ
うに、表示Ｖの位相が入力Ｖより遅れている場合に、新
たな縮小率データＫが時刻Ｔ１で入力されると、入力映
像クロックジェネレータ５及び入力処理部１では、Ｔ１
のすぐ後の垂直帰線期間ＮＰ１で縮小率の変更がなさ
れ、それ以後の縮小処理及び書き込み制御は変更された
縮小率に応じて行われる。そして、表示映像クロックジ
ェネレータ６及び表示処理部７では、Ｔ１のすぐ後の垂
直帰線期間ＤＰ１で縮小率の変更がなされ、この変更タ
イミングは入力側での変更タイミングＮＰ１より後であ
るため、変更された縮小率に応じて書き込まれた映像信
号がＤＰ１以降で表示処理されることとなる。
いために、縮小率の変更処理は書き込み側と読み出し側
で時間のずれを生ずる。例えば、図７のア，エに示すよ
うに、表示Ｖの位相が入力Ｖより遅れている場合に、新
たな縮小率データＫが時刻Ｔ１で入力されると、入力映
像クロックジェネレータ５及び入力処理部１では、Ｔ１
のすぐ後の垂直帰線期間ＮＰ１で縮小率の変更がなさ
れ、それ以後の縮小処理及び書き込み制御は変更された
縮小率に応じて行われる。そして、表示映像クロックジ
ェネレータ６及び表示処理部７では、Ｔ１のすぐ後の垂
直帰線期間ＤＰ１で縮小率の変更がなされ、この変更タ
イミングは入力側での変更タイミングＮＰ１より後であ
るため、変更された縮小率に応じて書き込まれた映像信
号がＤＰ１以降で表示処理されることとなる。
【００１２】しかしながら、図８に示すように、入力Ｖ
での垂直帰線期間ＮＰ１の後であって表示Ｖの垂直帰線
期間ＤＰ１の前である時刻Ｔ２に、新たな縮小率データ
が入力されると、入力映像クロックジェネレータ５及び
入力処理部１では、Ｔ２の後の垂直帰線期間ＮＰ２で縮
小率の変更がなされるが、表示映像クロックジェネレー
タ６及び表示処理部７では、入力側の縮小率の変更に先
立ち、ＮＰ２より前の垂直帰線期間ＤＰ１で縮小率の変
更がなされてしまう。このため、縮小率の変更（ＤＰ
１）後の表示期間においては、縮小率が変更される前の
映像信号が表示の対象となってしまい、ウインドウ表示
映像に著しい歪みが生じてしまう。従って、ウインドウ
表示を続行したままでは縮小率の変更ができないという
問題があった。
での垂直帰線期間ＮＰ１の後であって表示Ｖの垂直帰線
期間ＤＰ１の前である時刻Ｔ２に、新たな縮小率データ
が入力されると、入力映像クロックジェネレータ５及び
入力処理部１では、Ｔ２の後の垂直帰線期間ＮＰ２で縮
小率の変更がなされるが、表示映像クロックジェネレー
タ６及び表示処理部７では、入力側の縮小率の変更に先
立ち、ＮＰ２より前の垂直帰線期間ＤＰ１で縮小率の変
更がなされてしまう。このため、縮小率の変更（ＤＰ
１）後の表示期間においては、縮小率が変更される前の
映像信号が表示の対象となってしまい、ウインドウ表示
映像に著しい歪みが生じてしまう。従って、ウインドウ
表示を続行したままでは縮小率の変更ができないという
問題があった。
【００１３】
【課題を解決するための手段】本発明は、入力画像に縮
小率に応じた縮小処理を施して２つのバッファメモリに
交互に書き込むと共に、書き込まれた縮小画像を前記２
つのバッファメモリから交互に読み出す方法において、
前記縮小率が変更されたとき、読み出しメモリを前記バ
ッファメモリの一方に固定し、固定後書き込みメモリを
前記バッファメモリの他方に固定して新たな縮小率で画
像データを書き込み、次に該書き込みが行われたバッフ
ァメモリに対して読み出しを行い、書き込みメモリとし
て固定されたバッファメモリに対する書き込み及び読み
出しが完了した後に、前記メモリの固定を解除すること
を特徴とする。
小率に応じた縮小処理を施して２つのバッファメモリに
交互に書き込むと共に、書き込まれた縮小画像を前記２
つのバッファメモリから交互に読み出す方法において、
前記縮小率が変更されたとき、読み出しメモリを前記バ
ッファメモリの一方に固定し、固定後書き込みメモリを
前記バッファメモリの他方に固定して新たな縮小率で画
像データを書き込み、次に該書き込みが行われたバッフ
ァメモリに対して読み出しを行い、書き込みメモリとし
て固定されたバッファメモリに対する書き込み及び読み
出しが完了した後に、前記メモリの固定を解除すること
を特徴とする。
【００１４】また、本発明は、前記バッファメモリに対
する読み出しは前記縮小率に基づく画像サイズに従って
行われ、前記固定された書き込みメモリからの読み出し
を行うまでは該画像サイズの更新を禁止し、該読み出し
を行う際新たな縮小率に対応する画像サイズへの更新を
行うことを特徴とする。また、本発明は、縮小率データ
に応じて入力画像に縮小処理を施す縮小処理部と、縮小
画像が交互に書き込まれる２つのバッファメモリと、前
記縮小率データに従って前記バッファメモリに対する書
き込み及び読み出しを各々制御する書き込み制御部及び
読み出し制御部とを備え、前記書き込み制御部及び読み
出し制御部は、各々、入力映像信号及び表示映像信号の
各々の垂直帰線期間に一方から他方に入力される第１乃
至第３の制御信号を取り込む入力縮小制御部及び表示縮
小制御部を含み、該入力縮小制御部は前記縮小率データ
の変化を検出して前記第１及び第２の制御信号を第１レ
ベルとし、前記表示縮小制御部は前記第１及び第２の制
御信号に応答して、読み出しメモリを前記バッファメモ
リの一方に固定すると共に前記第３の制御信号を第１レ
ベルとし、前記入力縮小制御部は該第３の制御信号に応
答して、書き込みメモリを前記バッファメモリの他方に
固定して新たな縮小率で画像データを書き込むと共に前
記第１の制御信号を第２レベルとし、前記表示縮小制御
部は該第１制御信号に応答して、読み出しメモリを前記
バッファメモリの他方に固定して新たな縮小率での画像
データを読み出すと共に前記第３の制御信号を第２レベ
ルとし、前記入力縮小制御部は該第３の制御信号に応答
して、書き込みメモリの固定を解除すると共に第１の制
御信号を第２レベルとし、前記表示縮小制御部は該第１
の制御信号に応答して読み出しメモリの固定を解除する
ことを特徴とする。
する読み出しは前記縮小率に基づく画像サイズに従って
行われ、前記固定された書き込みメモリからの読み出し
を行うまでは該画像サイズの更新を禁止し、該読み出し
を行う際新たな縮小率に対応する画像サイズへの更新を
行うことを特徴とする。また、本発明は、縮小率データ
に応じて入力画像に縮小処理を施す縮小処理部と、縮小
画像が交互に書き込まれる２つのバッファメモリと、前
記縮小率データに従って前記バッファメモリに対する書
き込み及び読み出しを各々制御する書き込み制御部及び
読み出し制御部とを備え、前記書き込み制御部及び読み
出し制御部は、各々、入力映像信号及び表示映像信号の
各々の垂直帰線期間に一方から他方に入力される第１乃
至第３の制御信号を取り込む入力縮小制御部及び表示縮
小制御部を含み、該入力縮小制御部は前記縮小率データ
の変化を検出して前記第１及び第２の制御信号を第１レ
ベルとし、前記表示縮小制御部は前記第１及び第２の制
御信号に応答して、読み出しメモリを前記バッファメモ
リの一方に固定すると共に前記第３の制御信号を第１レ
ベルとし、前記入力縮小制御部は該第３の制御信号に応
答して、書き込みメモリを前記バッファメモリの他方に
固定して新たな縮小率で画像データを書き込むと共に前
記第１の制御信号を第２レベルとし、前記表示縮小制御
部は該第１制御信号に応答して、読み出しメモリを前記
バッファメモリの他方に固定して新たな縮小率での画像
データを読み出すと共に前記第３の制御信号を第２レベ
ルとし、前記入力縮小制御部は該第３の制御信号に応答
して、書き込みメモリの固定を解除すると共に第１の制
御信号を第２レベルとし、前記表示縮小制御部は該第１
の制御信号に応答して読み出しメモリの固定を解除する
ことを特徴とする。
【００１５】また、本発明は、縮小率データに応じて入
力画像に縮小処理を施す縮小処理部と、縮小画像が交互
に書き込まれる２つのバッファメモリと、前記縮小率デ
ータに従って前記バッファメモリに対する書き込み及び
読み出しを各々制御する書き込み制御部及び読み出し制
御部と、前記バッファメモリから読み出された縮小画像
に前記縮小率データに基づく画像サイズデータに従って
ウインドウ表示処理を行う表示処理部とを備え、前記書
き込み制御部及び読み出し制御部は、各々、入力映像信
号及び表示映像信号の各々の垂直帰線期間に一方から他
方に入力される第１乃至第３の制御信号を取り込む入力
縮小制御部及び表示縮小制御部を含み、該入力縮小制御
部は前記縮小率データの変化を検出して前記第１及び第
２の制御信号を第１レベルとし、前記表示縮小制御部は
前記第１及び第２の制御信号に応答して、読み出しメモ
リを前記バッファメモリの一方に固定し、且つ、前記画
像サイズデータの変更を禁止すると共に前記第３の制御
信号を第１レベルとし、前記入力縮小制御部は該第３の
制御信号に応答して、書き込みメモリを前記バッファメ
モリの他方に固定して新たな縮小率で画像データを書き
込み、且つ、新たな縮小率に対応する新たな画像サイズ
データを送出すると共に前記第１の制御信号を第２レベ
ルとし、前記表示縮小制御部は該第１制御信号に応答し
て、前記新たな画像サイズデータを取り込み、読み出し
メモリを前記バッファメモリの他方に固定して新たな縮
小率での画像データを読み出し、且つ、前記第３の制御
信号を第２レベルとし、前記入力縮小制御部は該第３の
制御信号に応答して書き込みメモリの固定を解除し、且
つ、第１の制御信号を第２レベルとし、前記表示縮小制
御部は該第１の制御信号に応答して読み出しメモリの固
定を解除することを特徴とする。
力画像に縮小処理を施す縮小処理部と、縮小画像が交互
に書き込まれる２つのバッファメモリと、前記縮小率デ
ータに従って前記バッファメモリに対する書き込み及び
読み出しを各々制御する書き込み制御部及び読み出し制
御部と、前記バッファメモリから読み出された縮小画像
に前記縮小率データに基づく画像サイズデータに従って
ウインドウ表示処理を行う表示処理部とを備え、前記書
き込み制御部及び読み出し制御部は、各々、入力映像信
号及び表示映像信号の各々の垂直帰線期間に一方から他
方に入力される第１乃至第３の制御信号を取り込む入力
縮小制御部及び表示縮小制御部を含み、該入力縮小制御
部は前記縮小率データの変化を検出して前記第１及び第
２の制御信号を第１レベルとし、前記表示縮小制御部は
前記第１及び第２の制御信号に応答して、読み出しメモ
リを前記バッファメモリの一方に固定し、且つ、前記画
像サイズデータの変更を禁止すると共に前記第３の制御
信号を第１レベルとし、前記入力縮小制御部は該第３の
制御信号に応答して、書き込みメモリを前記バッファメ
モリの他方に固定して新たな縮小率で画像データを書き
込み、且つ、新たな縮小率に対応する新たな画像サイズ
データを送出すると共に前記第１の制御信号を第２レベ
ルとし、前記表示縮小制御部は該第１制御信号に応答し
て、前記新たな画像サイズデータを取り込み、読み出し
メモリを前記バッファメモリの他方に固定して新たな縮
小率での画像データを読み出し、且つ、前記第３の制御
信号を第２レベルとし、前記入力縮小制御部は該第３の
制御信号に応答して書き込みメモリの固定を解除し、且
つ、第１の制御信号を第２レベルとし、前記表示縮小制
御部は該第１の制御信号に応答して読み出しメモリの固
定を解除することを特徴とする。
【００１６】
【発明の実施の形態】図１は、本発明の実施形態を示す
ブロック図であり、図６に示す従来例と同一構成には同
一符号を付している。制御ブロック２０は、入力映像ク
ロックジェネレータ２１及び表示映像クロックジェネレ
ータ２２を有し、入力映像クロックジェネレータ２１
は、従来の入力映像クロックジェネレータ５と同様、入
力Ｈ，入力Ｖ，縮小率データＫを入力し、縮小率データ
Ｋ，画像サイズデータＳＩＺ，ライトクロックＷＣＬ
Ｋ、ライトリセット信号ＷＲＳＴ，ライトイネーブル信
号ＷＥ１，ＷＥ２を出力し、表示映像クロックジェネレ
ータ２４は、従来の入力映像クロックジェネレータ６と
同様、表示Ｈ，表示Ｖ，表示位置データ（Ｘ，Ｙ），画
像サイズデータＳＩＺを入力し、画像サイズデータＳＩ
Ｚ，リードクロックＲＣＬＫ、リードリセット信号ＲＲ
ＳＴ，リードイネーブル信号ＲＥ１，ＲＥ２、表示位置
データ（Ｘ，Ｙ）を出力する。
ブロック図であり、図６に示す従来例と同一構成には同
一符号を付している。制御ブロック２０は、入力映像ク
ロックジェネレータ２１及び表示映像クロックジェネレ
ータ２２を有し、入力映像クロックジェネレータ２１
は、従来の入力映像クロックジェネレータ５と同様、入
力Ｈ，入力Ｖ，縮小率データＫを入力し、縮小率データ
Ｋ，画像サイズデータＳＩＺ，ライトクロックＷＣＬ
Ｋ、ライトリセット信号ＷＲＳＴ，ライトイネーブル信
号ＷＥ１，ＷＥ２を出力し、表示映像クロックジェネレ
ータ２４は、従来の入力映像クロックジェネレータ６と
同様、表示Ｈ，表示Ｖ，表示位置データ（Ｘ，Ｙ），画
像サイズデータＳＩＺを入力し、画像サイズデータＳＩ
Ｚ，リードクロックＲＣＬＫ、リードリセット信号ＲＲ
ＳＴ，リードイネーブル信号ＲＥ１，ＲＥ２、表示位置
データ（Ｘ，Ｙ）を出力する。
【００１７】更に、各ジェネレータ２１及び２２には、
縮小率の変更を行うために、各々、入力映像縮小制御部
２３及び表示映像縮小制御部２４が設けられており、こ
れらの制御内容について、図２を参照しながら概要を説
明する。まず、入力映像縮小制御部２３は、外部から縮
小率データＫが入力されると、入力Ｖの帰線期間にＫの
値が変更されたか否かを検出し、変更されていれば画像
サイズデータホールド信号ＲＨＯＬＤとメモリホールド
信号ＡＤＣＡＮＳをＨレベルにして、表示映像縮小制御
部２４に送出する。表示映像縮小制御部２４では、表示
Ｖの帰線期間にＨレベルの信号ＲＨＯＬＤ及びＡＤＣＡ
ＮＳを取り込み、信号ＲＨＯＬＤに応答して画像サイズ
データＳＩＺの取り込みを禁止すると共に、読み出しメ
モリとして奇数（ＯＤＤ）フィールド用のフィールドメ
モリ２を選択し、信号ＡＤＣＡＮＳに応答して読み出し
メモリの選択されたメモリに固定する。つまり、読み出
しメモりをフィールドメモリ２に固定し、固定したこと
を入力映像縮小制御部２３に知らせるため読み出しメモ
リ固定アクノリッジ信号ＲＡＣＫをＨレベルにして送出
する。ここでの読み出しにおいては、変更前の縮小率デ
ータＫn-1に基づく画像データが読み出される。
縮小率の変更を行うために、各々、入力映像縮小制御部
２３及び表示映像縮小制御部２４が設けられており、こ
れらの制御内容について、図２を参照しながら概要を説
明する。まず、入力映像縮小制御部２３は、外部から縮
小率データＫが入力されると、入力Ｖの帰線期間にＫの
値が変更されたか否かを検出し、変更されていれば画像
サイズデータホールド信号ＲＨＯＬＤとメモリホールド
信号ＡＤＣＡＮＳをＨレベルにして、表示映像縮小制御
部２４に送出する。表示映像縮小制御部２４では、表示
Ｖの帰線期間にＨレベルの信号ＲＨＯＬＤ及びＡＤＣＡ
ＮＳを取り込み、信号ＲＨＯＬＤに応答して画像サイズ
データＳＩＺの取り込みを禁止すると共に、読み出しメ
モリとして奇数（ＯＤＤ）フィールド用のフィールドメ
モリ２を選択し、信号ＡＤＣＡＮＳに応答して読み出し
メモリの選択されたメモリに固定する。つまり、読み出
しメモりをフィールドメモリ２に固定し、固定したこと
を入力映像縮小制御部２３に知らせるため読み出しメモ
リ固定アクノリッジ信号ＲＡＣＫをＨレベルにして送出
する。ここでの読み出しにおいては、変更前の縮小率デ
ータＫn-1に基づく画像データが読み出される。
【００１８】入力映像縮小制御部２３は、入力Ｖの帰線
期間にＨレベルの信号ＲＡＣＫを取り込むと、書き込み
メモリを偶数（ＥＶＥＮ）用の他方のフィールドメモリ
３に固定し、変更された縮小率データＫを入力処理部１
に送出し、且つ、この縮小率データＫから画像サイズデ
ータＳＩＺを算出して表示映像縮小制御部２４に送出す
る。つまり、変更後の縮小率データＫに基づく画像デー
タ（Ｋ変画像）がフィールドメモリ３に書き込まれ、更
に、信号ＲＨＯＬＤがＬレベルに落とされる。表示映像
縮小制御部２４では、表示Ｖの帰線期間にＬレベルの信
号ＲＨＯＬＤを受け取り、これに応答して変更後の縮小
率データＫに基づく新たな画像サイズデータＳＩＺを取
り込み、これを表示処理部７に送出すると共に、読み出
しメモりをＥＶＥＮ用のフィールドメモリ３に固定す
る。従って、ここでの読み出しにおいては、変更後の縮
小率データＫに基づく画像データが読み出され、表示処
理部７でウインドウ表示処理が施される。また、この画
像データの読み出し開始時には信号ＲＡＣＫがＬレベル
に変更されるので、入力映像縮小制御部２３はこの信号
ＲＡＣＫの変化を入力Ｖの帰線期間に受け取り、書き込
みメモリをＯＤＤ用のフィールドメモリ２に切り換え、
ここに次のフィールドの画像データを書き込むと共に、
信号ＡＤＣＡＮＳをＬレベルに落とす。表示映像縮小制
御部２４は、表示Ｖの帰線期間に信号ＡＤＣＡＮＳの変
化を受け取り、縮小率データＫの変更状態における特別
な制御処理から抜け出て、読み出しが終了したＥＶＥＮ
用のフィールドメモリ３とは異なる他方のフィールドメ
モリ２に対し読み出し動作を開始する。よって、以降は
フィールドメモリ２，３に対し、書き込み及び読み出し
が交互に行われる。
期間にＨレベルの信号ＲＡＣＫを取り込むと、書き込み
メモリを偶数（ＥＶＥＮ）用の他方のフィールドメモリ
３に固定し、変更された縮小率データＫを入力処理部１
に送出し、且つ、この縮小率データＫから画像サイズデ
ータＳＩＺを算出して表示映像縮小制御部２４に送出す
る。つまり、変更後の縮小率データＫに基づく画像デー
タ（Ｋ変画像）がフィールドメモリ３に書き込まれ、更
に、信号ＲＨＯＬＤがＬレベルに落とされる。表示映像
縮小制御部２４では、表示Ｖの帰線期間にＬレベルの信
号ＲＨＯＬＤを受け取り、これに応答して変更後の縮小
率データＫに基づく新たな画像サイズデータＳＩＺを取
り込み、これを表示処理部７に送出すると共に、読み出
しメモりをＥＶＥＮ用のフィールドメモリ３に固定す
る。従って、ここでの読み出しにおいては、変更後の縮
小率データＫに基づく画像データが読み出され、表示処
理部７でウインドウ表示処理が施される。また、この画
像データの読み出し開始時には信号ＲＡＣＫがＬレベル
に変更されるので、入力映像縮小制御部２３はこの信号
ＲＡＣＫの変化を入力Ｖの帰線期間に受け取り、書き込
みメモリをＯＤＤ用のフィールドメモリ２に切り換え、
ここに次のフィールドの画像データを書き込むと共に、
信号ＡＤＣＡＮＳをＬレベルに落とす。表示映像縮小制
御部２４は、表示Ｖの帰線期間に信号ＡＤＣＡＮＳの変
化を受け取り、縮小率データＫの変更状態における特別
な制御処理から抜け出て、読み出しが終了したＥＶＥＮ
用のフィールドメモリ３とは異なる他方のフィールドメ
モリ２に対し読み出し動作を開始する。よって、以降は
フィールドメモリ２，３に対し、書き込み及び読み出し
が交互に行われる。
【００１９】次に、入力映像縮小制御部２３及び表示映
像縮小制御部２４の具体回路例を、各々図３及び図４に
示し、以下説明する。図３に示すように、入力映像縮小
制御部２３は、縮小率データＫを入力Ｖの帰線期間を示
すタイミング信号ＮＰで取り込むＫレジスタ３０と、Ｋ
レジスタの内容を信号ＮＰで取り込み出力を入力処理部
１に送出するＫバッファ３１と、Ｋレジスタ３０とＫバ
ッファ３１の内容を比較して一致しているときＬレベル
で不一致のときＨレベルとなる信号ＫＣを出力するコン
パレータ３２と、コンパレータ３２の出力を信号ＮＰで
ラッチするＤフリップフロップ３３と、コンパレータ３
２の出力ＫＣを反転してイネーブル信号ＫＲＥＮをＫレ
ジスタ３０に送出するインバータ３４と、表示映像縮小
制御部２４から供給される信号ＲＡＣＫを信号ＮＰでラ
ッチするＤフリップフロップと、このＤフリップフロッ
プ３５の出力ＷＨＯＬＤと信号ＲＨＯＬＤを入力し出力
を信号ＨＨＯＬＤとするＯＲゲート３６と、信号ＷＨＯ
ＬＤでリセットされ信号ＫＣを入力映像信号の画素クロ
ックＮＣＬＫでラッチするＤフリップフロップ３７と、
Ｄフリップフロップ３７の出力を反転してイネーブル信
号ＫＢＥＮをＫバッファ３１に送出するインバータ３８
と、固定のＬレベル信号を第１端子に入力し、入力Ｖの
立ち上がりに同期して信号レベルが交互に反転するライ
トセレクト信号ＷＥを第２端子に入力し、信号ＷＨＯＬ
ＤがＨレベルのとき固定のＬレベル信号をセレクトし、
Ｌレベルのとき信号ＷＥをセレクトするセレクタ３９と
から構成されている。入力映像クロックジェネレータ２
１には、一端に有効映像期間信号ＤＩＳＰ１を入力する
ＡＮＤゲート２１０及び２１１が設けられており、セレ
クタ３９の出力ＷＳＥＬ及びその反転信号を、各々、こ
れらの各ゲートに入力することにより、フィールドメモ
リ２，３へのライトイネーブル信号ＷＥ１，ＷＥ２を生
成している。
像縮小制御部２４の具体回路例を、各々図３及び図４に
示し、以下説明する。図３に示すように、入力映像縮小
制御部２３は、縮小率データＫを入力Ｖの帰線期間を示
すタイミング信号ＮＰで取り込むＫレジスタ３０と、Ｋ
レジスタの内容を信号ＮＰで取り込み出力を入力処理部
１に送出するＫバッファ３１と、Ｋレジスタ３０とＫバ
ッファ３１の内容を比較して一致しているときＬレベル
で不一致のときＨレベルとなる信号ＫＣを出力するコン
パレータ３２と、コンパレータ３２の出力を信号ＮＰで
ラッチするＤフリップフロップ３３と、コンパレータ３
２の出力ＫＣを反転してイネーブル信号ＫＲＥＮをＫレ
ジスタ３０に送出するインバータ３４と、表示映像縮小
制御部２４から供給される信号ＲＡＣＫを信号ＮＰでラ
ッチするＤフリップフロップと、このＤフリップフロッ
プ３５の出力ＷＨＯＬＤと信号ＲＨＯＬＤを入力し出力
を信号ＨＨＯＬＤとするＯＲゲート３６と、信号ＷＨＯ
ＬＤでリセットされ信号ＫＣを入力映像信号の画素クロ
ックＮＣＬＫでラッチするＤフリップフロップ３７と、
Ｄフリップフロップ３７の出力を反転してイネーブル信
号ＫＢＥＮをＫバッファ３１に送出するインバータ３８
と、固定のＬレベル信号を第１端子に入力し、入力Ｖの
立ち上がりに同期して信号レベルが交互に反転するライ
トセレクト信号ＷＥを第２端子に入力し、信号ＷＨＯＬ
ＤがＨレベルのとき固定のＬレベル信号をセレクトし、
Ｌレベルのとき信号ＷＥをセレクトするセレクタ３９と
から構成されている。入力映像クロックジェネレータ２
１には、一端に有効映像期間信号ＤＩＳＰ１を入力する
ＡＮＤゲート２１０及び２１１が設けられており、セレ
クタ３９の出力ＷＳＥＬ及びその反転信号を、各々、こ
れらの各ゲートに入力することにより、フィールドメモ
リ２，３へのライトイネーブル信号ＷＥ１，ＷＥ２を生
成している。
【００２０】また、図４に示すように、表示映像縮小制
御部２４は、信号ＲＨＯＬＤを表示映像信号の画素クロ
ックＤＣＬＫでラッチするＤフリップフロップ５０と、
Ｄフリップフロップ５０の反転Ｑ出力と表示Ｖの帰線期
間を示す信号ＤＰを入力するＡＮＤゲート５１と、ＡＮ
Ｄゲート５１の出力を画素クロックＤＣＬＫでラッチす
るＤフリップフロップ５２と、Ｄフリップフロップ５２
の出力に応じて入力映像クロックジェネレータ２１から
の画像サイズデータＳＩＺを取り込むサイズレジスタ５
３と、入力映像縮小制御部２３からの信号ＲＨＯＬＤを
信号ＤＰでラッチし出力を信号ＲＡＣＫとして送出する
Ｄフリップフロップ５４と、入力映像縮小制御部２３か
らの信号ＡＤＣＡＮＳを信号ＤＰでラッチするＤフリッ
プフロップ５５と、信号ＲＡＣＫを第１端子に入力し、
表示Ｖの立ち上がりに同期して信号レベルが交互に反転
するリードセレクト信号ＲＥを第２端子に入力し、Ｄフ
リップフロップ５５の出力信号ＲＡＤＣＡＮＳがＨレベ
ルのとき信号ＲＡＣＫをセレクトし、Ｌレベルのとき信
号ＲＥをセレクトするセレクタ５６とから構成されてい
る。表示映像クロックジェネレータ２２には、一端に有
効映像期間信号ＤＩＳＰ２を入力するＡＮＤゲート２２
０及び２２１が設けられており、セレクタ５６の出力Ｒ
ＳＥＬ及びその反転信号を、各々、これらの各ゲートに
入力することにより、フィールドメモリ２，３へのリー
ドイネーブル信号ＲＥ１，ＲＥ２を生成している。
御部２４は、信号ＲＨＯＬＤを表示映像信号の画素クロ
ックＤＣＬＫでラッチするＤフリップフロップ５０と、
Ｄフリップフロップ５０の反転Ｑ出力と表示Ｖの帰線期
間を示す信号ＤＰを入力するＡＮＤゲート５１と、ＡＮ
Ｄゲート５１の出力を画素クロックＤＣＬＫでラッチす
るＤフリップフロップ５２と、Ｄフリップフロップ５２
の出力に応じて入力映像クロックジェネレータ２１から
の画像サイズデータＳＩＺを取り込むサイズレジスタ５
３と、入力映像縮小制御部２３からの信号ＲＨＯＬＤを
信号ＤＰでラッチし出力を信号ＲＡＣＫとして送出する
Ｄフリップフロップ５４と、入力映像縮小制御部２３か
らの信号ＡＤＣＡＮＳを信号ＤＰでラッチするＤフリッ
プフロップ５５と、信号ＲＡＣＫを第１端子に入力し、
表示Ｖの立ち上がりに同期して信号レベルが交互に反転
するリードセレクト信号ＲＥを第２端子に入力し、Ｄフ
リップフロップ５５の出力信号ＲＡＤＣＡＮＳがＨレベ
ルのとき信号ＲＡＣＫをセレクトし、Ｌレベルのとき信
号ＲＥをセレクトするセレクタ５６とから構成されてい
る。表示映像クロックジェネレータ２２には、一端に有
効映像期間信号ＤＩＳＰ２を入力するＡＮＤゲート２２
０及び２２１が設けられており、セレクタ５６の出力Ｒ
ＳＥＬ及びその反転信号を、各々、これらの各ゲートに
入力することにより、フィールドメモリ２，３へのリー
ドイネーブル信号ＲＥ１，ＲＥ２を生成している。
【００２１】次に、これら具体回路の動作を、図５のタ
イミングチャートを参照しながら説明する。まず、入力
映像縮小制御部２３において、新たな縮小率データＫn
が入力されると、このデータＫnは図５イに示すように
入力Ｖの帰線期間ＮＰ１でＫレジスタ３０に取り込ま
れ、このとき、Ｋバッファ３１の内容は図５エの如く変
更前のデータＫn-1であるので、コンパレータ３２の出
力ＫＣは図５カのようにＨレベルになる。これにより、
Ｋレジスタ３０へのイネーブル信号ＫＲＥＮがＬレベル
になるので（図５ウ）、新たな縮小率データの取り込み
が禁止される。また、信号ＫＣの立ち上がりに応じてＤ
フリップフロップ３７の出力ＫＣＥＮがＨレベルになり
（図５キ）、これによって、Ｋバッファ３１へのイネー
ブル信号ＫＢＥＮもＬレベルとなり、新たな縮小率デー
タの取り込みが禁止される。
イミングチャートを参照しながら説明する。まず、入力
映像縮小制御部２３において、新たな縮小率データＫn
が入力されると、このデータＫnは図５イに示すように
入力Ｖの帰線期間ＮＰ１でＫレジスタ３０に取り込ま
れ、このとき、Ｋバッファ３１の内容は図５エの如く変
更前のデータＫn-1であるので、コンパレータ３２の出
力ＫＣは図５カのようにＨレベルになる。これにより、
Ｋレジスタ３０へのイネーブル信号ＫＲＥＮがＬレベル
になるので（図５ウ）、新たな縮小率データの取り込み
が禁止される。また、信号ＫＣの立ち上がりに応じてＤ
フリップフロップ３７の出力ＫＣＥＮがＨレベルになり
（図５キ）、これによって、Ｋバッファ３１へのイネー
ブル信号ＫＢＥＮもＬレベルとなり、新たな縮小率デー
タの取り込みが禁止される。
【００２２】コンパレータ３２の出力ＫＣは、次の垂直
帰線期間ＮＰ２でＤフリップフロップ３３に取り込ま
れ、この時点から出力ＲＨＯＬＤは図５クに示すように
Ｈレベルに立ち上がる。この信号ＲＨＯＬＤはＯＲゲー
ト３６を介して信号ＡＤＣＡＮＳとしても出力されるの
で、Ｋの時点で信号ＡＤＣＡＮＳも図５コの如くＨレベ
ルの立ち上がる。
帰線期間ＮＰ２でＤフリップフロップ３３に取り込ま
れ、この時点から出力ＲＨＯＬＤは図５クに示すように
Ｈレベルに立ち上がる。この信号ＲＨＯＬＤはＯＲゲー
ト３６を介して信号ＡＤＣＡＮＳとしても出力されるの
で、Ｋの時点で信号ＡＤＣＡＮＳも図５コの如くＨレベ
ルの立ち上がる。
【００２３】これらの信号ＲＨＯＬＤ及びＡＤＣＡＮＳ
は、表示映像縮小制御部２４に送出され、図４に示す内
部のＤフリップフロップ５４及び５５に各々ラッチされ
る。そして、各出力ＲＡＣＫ及びＲＡＤＣＡＮＳは、図
５サ，シに示すように表示Ｖの垂直帰線期間ＤＰ２でＨ
レベルになる。信号ＲＡＤＣＡＮＳがＨレベルになる
と、セレクタ５６において信号ＲＡＣＫがセレクトさ
れ、この際、信号ＲＡＣＫはＨレベルであるのでリード
イネーブル信号ＲＥ１がＨレベルになり、リードイネー
ブル信号ＲＥ２がＬレベルになる。よって、読み出しメ
モリはＯＤＤ用のフィールドメモリ２に固定される。
は、表示映像縮小制御部２４に送出され、図４に示す内
部のＤフリップフロップ５４及び５５に各々ラッチされ
る。そして、各出力ＲＡＣＫ及びＲＡＤＣＡＮＳは、図
５サ，シに示すように表示Ｖの垂直帰線期間ＤＰ２でＨ
レベルになる。信号ＲＡＤＣＡＮＳがＨレベルになる
と、セレクタ５６において信号ＲＡＣＫがセレクトさ
れ、この際、信号ＲＡＣＫはＨレベルであるのでリード
イネーブル信号ＲＥ１がＨレベルになり、リードイネー
ブル信号ＲＥ２がＬレベルになる。よって、読み出しメ
モリはＯＤＤ用のフィールドメモリ２に固定される。
【００２４】更に、Ｈレベルの信号ＲＨＯＬＤはＤフリ
ップフロップ５０にもラッチされ、その反転出力はＬレ
ベルになるので、サイズレジスタ５３へはクロックが印
加されない。このため、新たな縮小率データＫｎに基づ
く新たな画像サイズデータＳＩＺｎが、入力映像クロッ
クジェネレータ２１から表示映像縮小制御部２４内のサ
イズレジスタ５３のデータ端子Ｄに入力されていても取
り込まれることなく、画像サイズデータＳＩＺは固定さ
れた状態となる。
ップフロップ５０にもラッチされ、その反転出力はＬレ
ベルになるので、サイズレジスタ５３へはクロックが印
加されない。このため、新たな縮小率データＫｎに基づ
く新たな画像サイズデータＳＩＺｎが、入力映像クロッ
クジェネレータ２１から表示映像縮小制御部２４内のサ
イズレジスタ５３のデータ端子Ｄに入力されていても取
り込まれることなく、画像サイズデータＳＩＺは固定さ
れた状態となる。
【００２５】一方、信号ＲＡＣＫが入力映像縮小制御部
２３に返送されると、この信号はＤフリップフロップ３
５で次の帰線期間ＮＰ３にラッチされ、出力信号ＷＨＯ
ＬＤが図５ケに示すようにＨレベルになる。信号ＷＨＯ
ＬＤがＨレベルになると、セレクタ３９では固定のＬレ
ベルがセレクトされるので、その出力ＷＳＥＬはＬレベ
ルになり、ライトイネーブル信号ＷＥ２がＨレベルにな
り、ライトイネーブル信号ＷＥ１がＬレベルになる。つ
まり、表示側において読み出しメモりとして固定された
フィールドメモリ２とは逆のＥＶＥＮ用のフィールドメ
モリ３が、書き込みメモリに固定される。また、信号Ｗ
ＨＯＬＤの立ち上がりによってＤフリップフロップ３７
はリセットされ、その出力ＫＣＥＮがＬレベルに落ち、
これによって、Ｋバッファ３１へのイネーブル信号ＫＢ
ＥＮが図５オに示すようにＨレベルとなる。従って、次
の帰線期間ＮＰ４で、Ｋバッファ３１の内容は図５エの
如く変更された縮小率データＫnに更新され、この新た
なデータＫnが入力処理部１に送出される。よって、Ｅ
ＶＥＮ用のフィールドメモリ３に、新たな縮小率データ
Ｋnに基づく画像データが書き込まれることとなる。ま
た、Ｋバッファ３１の内容がＫレジスタ３０と同一の値
に更新されると、コンパレータ３２の出力ＫＣはＬレベ
ルになり（図５カ）、次の垂直帰線期間ＮＰ５でＬレベ
ルの信号がＤフリップフロップ３３に取り込まれ、その
出力ＲＨＯＬＤは図５クに示すようにＬレベルになる。
２３に返送されると、この信号はＤフリップフロップ３
５で次の帰線期間ＮＰ３にラッチされ、出力信号ＷＨＯ
ＬＤが図５ケに示すようにＨレベルになる。信号ＷＨＯ
ＬＤがＨレベルになると、セレクタ３９では固定のＬレ
ベルがセレクトされるので、その出力ＷＳＥＬはＬレベ
ルになり、ライトイネーブル信号ＷＥ２がＨレベルにな
り、ライトイネーブル信号ＷＥ１がＬレベルになる。つ
まり、表示側において読み出しメモりとして固定された
フィールドメモリ２とは逆のＥＶＥＮ用のフィールドメ
モリ３が、書き込みメモリに固定される。また、信号Ｗ
ＨＯＬＤの立ち上がりによってＤフリップフロップ３７
はリセットされ、その出力ＫＣＥＮがＬレベルに落ち、
これによって、Ｋバッファ３１へのイネーブル信号ＫＢ
ＥＮが図５オに示すようにＨレベルとなる。従って、次
の帰線期間ＮＰ４で、Ｋバッファ３１の内容は図５エの
如く変更された縮小率データＫnに更新され、この新た
なデータＫnが入力処理部１に送出される。よって、Ｅ
ＶＥＮ用のフィールドメモリ３に、新たな縮小率データ
Ｋnに基づく画像データが書き込まれることとなる。ま
た、Ｋバッファ３１の内容がＫレジスタ３０と同一の値
に更新されると、コンパレータ３２の出力ＫＣはＬレベ
ルになり（図５カ）、次の垂直帰線期間ＮＰ５でＬレベ
ルの信号がＤフリップフロップ３３に取り込まれ、その
出力ＲＨＯＬＤは図５クに示すようにＬレベルになる。
【００２６】信号ＲＨＯＬＤがＬレベルになると、表示
映像縮小制御部２４では、帰線期間ＤＰ５でＤフリップ
フロップ５４の出力ＲＡＣＫがＬレベルになる。セレク
タ５６では、ＲＡＤＣＡＮＳにより依然として信号ＲＡ
ＣＫがセレクトされているので、出力ＲＳＥＬはＬレベ
ルになり、これによってリードイネーブル信号ＲＥ２が
Ｈレベルになり、新たな縮小率データＫnに基づく画像
データが書き込まれたＥＶＥＮ用フィールドメモリ３
が、読み出しメモリに固定される。更に、信号ＲＨＯＬ
ＤのＬレベルはＤフリップフロップ５０に取り込まれる
ので、その出力がＨレベルになり、Ｄフリップフロップ
５２からＤフリップフロップ５３にクロックが印加され
るようになる。このため、新たな画像サイズデータＳＩ
Ｚnがサイズレジスタ５３に取り込まれ、このデータと
外部からの表示位置データ（Ｘ，Ｙ）に基づいて、表示
映像クロックジェネレータから読み出しの制御信号が出
力されると共に、両データＳＩＺ，（Ｘ，Ｙ）は表示処
理部７に送出される。よって、フィールドメモリ３から
新たな縮小率の画像データが、その縮小率に対応する読
み出し制御によって読み出され、表示処理部７において
縮小率に応じたウインドウ表示処理が行われる。
映像縮小制御部２４では、帰線期間ＤＰ５でＤフリップ
フロップ５４の出力ＲＡＣＫがＬレベルになる。セレク
タ５６では、ＲＡＤＣＡＮＳにより依然として信号ＲＡ
ＣＫがセレクトされているので、出力ＲＳＥＬはＬレベ
ルになり、これによってリードイネーブル信号ＲＥ２が
Ｈレベルになり、新たな縮小率データＫnに基づく画像
データが書き込まれたＥＶＥＮ用フィールドメモリ３
が、読み出しメモリに固定される。更に、信号ＲＨＯＬ
ＤのＬレベルはＤフリップフロップ５０に取り込まれる
ので、その出力がＨレベルになり、Ｄフリップフロップ
５２からＤフリップフロップ５３にクロックが印加され
るようになる。このため、新たな画像サイズデータＳＩ
Ｚnがサイズレジスタ５３に取り込まれ、このデータと
外部からの表示位置データ（Ｘ，Ｙ）に基づいて、表示
映像クロックジェネレータから読み出しの制御信号が出
力されると共に、両データＳＩＺ，（Ｘ，Ｙ）は表示処
理部７に送出される。よって、フィールドメモリ３から
新たな縮小率の画像データが、その縮小率に対応する読
み出し制御によって読み出され、表示処理部７において
縮小率に応じたウインドウ表示処理が行われる。
【００２７】ところで、信号ＲＡＣＫがＬレベルに落ち
ることにより、入力映像縮小制御部２３では帰線期間Ｎ
Ｐ６でＤフリップフロップ３５の出力信号ＷＨＯＬＤが
Ｌレベルになり、これに応じて信号ＡＤＣＡＮＳもＬレ
ベルになる。信号ＷＨＯＬＤがＬレベルになると、セレ
クタ３９では信号ＷＥがセレクトされるようになるの
で、書き込みメモリの強制的な固定が解除され、通常通
り、信号ＷＥに基づきフィールドメモリ２，３が交互に
選ばれるようになる。
ることにより、入力映像縮小制御部２３では帰線期間Ｎ
Ｐ６でＤフリップフロップ３５の出力信号ＷＨＯＬＤが
Ｌレベルになり、これに応じて信号ＡＤＣＡＮＳもＬレ
ベルになる。信号ＷＨＯＬＤがＬレベルになると、セレ
クタ３９では信号ＷＥがセレクトされるようになるの
で、書き込みメモリの強制的な固定が解除され、通常通
り、信号ＷＥに基づきフィールドメモリ２，３が交互に
選ばれるようになる。
【００２８】一方、表示映像縮小制御部２４では、信号
ＡＤＣＡＮＳがＬレベルになることに応じて、帰線期間
ＤＰ６に信号ＲＡＤＯＣＡＮＳがＬレベルになり、これ
によって、セレクタ５６でも読み出しメモリの強制的な
固定が解除されて、通常の信号ＲＥがセレクトされるよ
うになり、以降はこの信号ＲＥに基づきフィールドメモ
リ２，３が交互に選ばれるようになる。
ＡＤＣＡＮＳがＬレベルになることに応じて、帰線期間
ＤＰ６に信号ＲＡＤＯＣＡＮＳがＬレベルになり、これ
によって、セレクタ５６でも読み出しメモリの強制的な
固定が解除されて、通常の信号ＲＥがセレクトされるよ
うになり、以降はこの信号ＲＥに基づきフィールドメモ
リ２，３が交互に選ばれるようになる。
【００２９】以上のように縮小率Ｋの変更処理を行うた
め、図７，８で示したようないずれのタイミングＴ１，
Ｔ２で新たな縮小率データＫが入力されても、表示画像
に歪みを生ずることなく、ウインドウ表示したまま縮小
率を変更できる。
め、図７，８で示したようないずれのタイミングＴ１，
Ｔ２で新たな縮小率データＫが入力されても、表示画像
に歪みを生ずることなく、ウインドウ表示したまま縮小
率を変更できる。
【００３０】
【発明の効果】本発明によれば、縮小率の変更がいつ行
われても確実に対応する表示処理を行えるので、縮小映
像をウインドウ表示したまま縮小率の変更が可能とな
る。しかも、この際表示画像に著しい歪みが生じること
を防止できる。
われても確実に対応する表示処理を行えるので、縮小映
像をウインドウ表示したまま縮小率の変更が可能とな
る。しかも、この際表示画像に著しい歪みが生じること
を防止できる。
【図１】本発明の縮小映像信号処理回路を示すブロック
図である。
図である。
【図２】縮小率の変更処理を説明するための説明図であ
る。
る。
【図３】入力映像縮小制御部の具体回路を示す回路図で
ある。
ある。
【図４】表示映像縮小制御部の具体回路を示す回路図で
ある。
ある。
【図５】入力映像縮小制御部及び表示映像縮小制御部の
動作を説明するためのタイミングチャートである。
動作を説明するためのタイミングチャートである。
【図６】従来の縮小映像信号処理回路を示すブロック図
である。
である。
【図７】縮小映像信号処理回路の動作を説明するための
タイミングチャートである。
タイミングチャートである。
【図８】縮小映像信号処理回路の他の動作を説明するた
めのタイミングチャートである。
めのタイミングチャートである。
【図９】ウインドウ表示例を示す図である。
１ 入力処理部
２，３ フィールドメモリ
４，２０ 制御ブロック
５，２１ 入力映像クロックジェネレータ
６，２２ 表示映像クロックジェネレータ
７ 表示処理部
２３ 入力映像縮小制御部
２４ 標示映像縮小制御部
３０ Ｋレジスタ
３１ Ｋバッファ
３２ コンパレータ
３３，３５，３７，５０，５２，５４，５５ Ｄフリッ
プフロップ ３９，５６ セレクタ ５３ サイズレジスタ
プフロップ ３９，５６ セレクタ ５３ サイズレジスタ
─────────────────────────────────────────────────────
フロントページの続き
(51)Int.Cl.7 識別記号 ＦＩ
Ｇ０９Ｇ 5/397 Ｇ０９Ｇ 5/00 ５５５Ｗ
5/399 5/36 ５２０Ｇ
Ｈ０４Ｎ 1/393
(56)参考文献 特開 平４−329779（ＪＰ，Ａ)
特開 平１−272270（ＪＰ，Ａ)
特開 昭64−46376（ＪＰ，Ａ)
特開 昭62−21381（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H04N 5/44 - 5/45
H04N 1/393
G09G 5/00 - 5/14
G09G 5/36 - 5/399
Claims (4)
- 【請求項１】 入力画像に縮小率に応じた縮小処理を施
して２つのバッファメモリに交互に書き込むと共に、書
き込まれた縮小画像を前記２つのバッファメモリから交
互に読み出す方法において、前記縮小率が変更されたと
き、読み出しメモリを前記バッファメモリの一方に固定
し、固定後書き込みメモリを前記バッファメモリの他方
に固定して新たな縮小率で画像データを書き込み、次に
該書き込みが行われたバッファメモリに対して読み出し
を行い、書き込みメモリとして固定されたバッファメモ
リに対する書き込み及び読み出しが完了した後に、前記
メモリの固定を解除することを特徴とする縮小画像の書
き込み／読み出し方法。 - 【請求項２】 請求項１記載の方法において、前記バッ
ファメモリに対する読み出しは前記縮小率に基づいて演
算した画像サイズに従って行われ、前記固定された書き
込みメモリからの読み出しを行うまでは該画像サイズの
更新を禁止し、該読み出しを行う際新たな縮小率に対応
する画像サイズへの更新を行うことを特徴とする縮小画
像の書き込み／読み出し方法。 - 【請求項３】 縮小率データに応じて入力画像に縮小処
理を施す縮小処理部と、縮小画像が交互に書き込まれる
２つのバッファメモリと、前記縮小率データに従って前
記バッファメモリに対する書き込み及び読み出しを各々
制御する書き込み制御部及び読み出し制御部とを備え、
前記書き込み制御部及び読み出し制御部は、各々、入力
映像信号及表示映像信号の各々の垂直帰線期間に一方か
ら他方に入力される第１乃至第３の制御信号を取り込む
入力縮小制御部及び表示縮小制御部を含み、該入力縮小
制御部は前記縮小率データの変化を検出して前記第１及
び第２の制御信号を第１レベルとし、前記表示縮小制御
部は前記第１及び第２の制御信号に応答して、読み出し
メモリを前記バッファメモリの一方に固定すると共に前
記第３の制御信号を第１レベルとし、前記入力縮小制御
部は該第３の制御信号に応答して、書き込みメモリを前
記バッファメモリの他方に固定して新たな縮小率で画像
データを書き込むと共に前記第１の制御信号を第２レベ
ルとし、前記表示縮小制御部は該第１制御信号に応答し
て、読み出しメモリを前記バッファメモリの他方に固定
して新たな縮小率での画像データを読み出すと共に前記
第３の制御信号を第２レベルとし、前記入力縮小制御部
は該第３の制御信号に応答して、書き込みメモリの固定
を解除すると共に第１の制御信号を第２レベルとし、前
記表示縮小制御部は該第１の制御信号に応答して読み出
しメモリの固定を解除することを特徴とする縮小画像処
理回路。 - 【請求項４】 縮小率データに応じて入力画像に縮小処
理を施す縮小処理部と、縮小画像が交互に書き込まれる
２つのバッファメモリと、前記縮小率データに従って前
記バッファメモリに対する書き込み及び読み出しを各々
制御する書き込み制御部及び読み出し制御部と、前記バ
ッファメモリから読み出された縮小画像に前記縮小率に
基づいて演算した画像サイズに従ってウインドウ表示処
理を行う表示処理部とを備え、前記書き込み制御部及び
読み出し制御部は、各々、入力映像信号及び表示映像信
号の各々の垂直帰線期間に一方から他方に入力される第
１乃至第３の制御信号を取り込む入力縮小制御部及び表
示縮小制御部を含み、該入力縮小制御部は前記縮小率デ
ータの変化を検出して前記第１及び第２の制御信号を第
１レベルとし、前記表示縮小制御部は前記第１及び第２
の制御信号に応答して、読み出しメモリを前記バッファ
メモリの一方に固定し、且つ、前記画像サイズデータの
変更を禁止すると共に前記第３の制御信号を第１レベル
とし、前記入力縮小制御部は該第３の制御信号に応答し
て、書き込みメモリを前記バッファメモリの他方に固定
して新たな縮小率で画像データを書き込み、且つ、新た
な縮小率に対応する新たな画像サイズデータを送出する
と共に前記第１の制御信号を第２レベルとし、前記表示
縮小制御部は該第１制御信号に応答して、前記新たな画
像サイズデータを取り込み、読み出しメモリを前記バッ
ファメモリの他方に固定して新たな縮小率での画像デー
タを読み出し、且つ、前記第３の制御信号を第２レベル
とし、前記入力縮小制御部は該第３の制御信号に応答し
て書き込みメモリの固定を解除し、且つ、第１の制御信
号を第２レベルとし、前記表示縮小制御部は該第１の制
御信号に応答して読み出しメモリの固定を解除すること
を特徴とする縮小画像処理回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26710895A JP3378710B2 (ja) | 1995-10-16 | 1995-10-16 | 縮小画像の書き込み／読み出し方法及び縮小画像処理回路 |
| US08/732,845 US5963221A (en) | 1995-10-16 | 1996-10-15 | Device for writing and reading of size reduced video on a video screen by fixing read and write of alternating field memories during resize operation |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26710895A JP3378710B2 (ja) | 1995-10-16 | 1995-10-16 | 縮小画像の書き込み／読み出し方法及び縮小画像処理回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09116828A JPH09116828A (ja) | 1997-05-02 |
| JP3378710B2 true JP3378710B2 (ja) | 2003-02-17 |
Family
ID=17440180
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26710895A Expired - Fee Related JP3378710B2 (ja) | 1995-10-16 | 1995-10-16 | 縮小画像の書き込み／読み出し方法及び縮小画像処理回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5963221A (ja) |
| JP (1) | JP3378710B2 (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3269000B2 (ja) * | 1997-03-31 | 2002-03-25 | 三洋電機株式会社 | 映像信号処理回路 |
| WO1999026413A1 (en) * | 1997-11-17 | 1999-05-27 | Sony Corporation | Television device, display method of television device, screen control device and screen control method |
| JP3671120B2 (ja) * | 1999-06-16 | 2005-07-13 | 株式会社ソニー・コンピュータエンタテインメント | データ転送装置、データ転送システムおよびデータ転送方法 |
| US6633344B1 (en) | 1999-07-15 | 2003-10-14 | Thomson Licensing S.A. | Processing of progressive video signals in digital TV receivers |
| JP4103321B2 (ja) * | 2000-10-24 | 2008-06-18 | 三菱電機株式会社 | 画像表示装置および画像表示方法 |
| US7038689B2 (en) * | 2002-02-19 | 2006-05-02 | Intel Corporation | Sparse refresh double-buffering |
| US20050231637A1 (en) * | 2004-04-16 | 2005-10-20 | Eric Jeffrey | Method for live image display and apparatus for performing the same |
| KR101019482B1 (ko) * | 2004-09-17 | 2011-03-07 | 엘지전자 주식회사 | 디지털 ｔｖ의 채널 전환 장치 및 방법 |
| TWI262725B (en) * | 2005-06-30 | 2006-09-21 | Cheertek Inc | Video decoding apparatus and digital audio and video display system capable of controlling presentation of subtitles and method thereof |
| WO2010116763A1 (ja) * | 2009-04-10 | 2010-10-14 | パナソニック株式会社 | 物体検出装置、物体検出システム、物体検出用集積回路、物体検出機能付きカメラおよび物体検出方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4961071A (en) * | 1988-09-23 | 1990-10-02 | Krooss John R | Apparatus for receipt and display of raster scan imagery signals in relocatable windows on a video monitor |
| US5327243A (en) * | 1989-12-05 | 1994-07-05 | Rasterops Corporation | Real time video converter |
| US5594467A (en) * | 1989-12-06 | 1997-01-14 | Video Logic Ltd. | Computer based display system allowing mixing and windowing of graphics and video |
| US5557302A (en) * | 1990-09-10 | 1996-09-17 | Next, Inc. | Method and apparatus for displaying video data on a computer display |
| FR2683966B1 (fr) * | 1991-11-20 | 1998-06-05 | Jacques Guichard | Procede de synchronisation du circuit de balayage d'un appareil de visualisation d'images. |
| AU683254B2 (en) * | 1993-04-16 | 1997-11-06 | Media 100 Inc. | Displaying a subsampled video image on a computer display |
| US5517612A (en) * | 1993-11-12 | 1996-05-14 | International Business Machines Corporation | Device for scaling real-time image frames in multi-media workstations |
-
1995
- 1995-10-16 JP JP26710895A patent/JP3378710B2/ja not_active Expired - Fee Related
-
1996
- 1996-10-15 US US08/732,845 patent/US5963221A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09116828A (ja) | 1997-05-02 |
| US5963221A (en) | 1999-10-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3378710B2 (ja) | 縮小画像の書き込み／読み出し方法及び縮小画像処理回路 | |
| JP3801242B2 (ja) | 縮小画像表示装置 | |
| US6356306B1 (en) | Digital camera capable of converting a progressive scan signal into an interlace scan signal | |
| JP3269000B2 (ja) | 映像信号処理回路 | |
| JP3384659B2 (ja) | 縮小映像信号処理回路 | |
| JP3268999B2 (ja) | 映像信号処理回路 | |
| US5500682A (en) | Memory equipment for writing/reading a defective video signal in a FIFO memory device consectively | |
| JP2001111968A (ja) | フレームレート変換装置 | |
| US8531350B2 (en) | Display control apparatus, and setting method and program for display control apparatus | |
| US6266095B1 (en) | Apparatus and method for controlling scaler memory of video signal processing system | |
| JP4041955B2 (ja) | 信号処理装置および方法、撮像装置、記録媒体、並びにプログラム | |
| JP3792470B2 (ja) | 画像転送方法およびその装置ならびに画像処理装置 | |
| JP2000250512A (ja) | ディスプレイ装置及び画像データ合成方法 | |
| JPH07143448A (ja) | 静止画表示装置 | |
| JPH08190368A (ja) | 映像変換装置と映像変換方法 | |
| JPH11202848A (ja) | ディジタル動画像の転送方式 | |
| JP2001285713A (ja) | 映像信号処理回路 | |
| JPH0817477B2 (ja) | 画像情報変換装置 | |
| JPH08328542A (ja) | 画像処理方法及び装置 | |
| JPH0595529A (ja) | 画像表示方法 | |
| JPH06289846A (ja) | 動画像出力装置 | |
| JPH05344420A (ja) | 撮像装置 | |
| JP2001078112A (ja) | 多画面表示装置 | |
| JPH0553547A (ja) | 表示制御装置 | |
| JP2005175705A (ja) | 画像処理装置、マイクロコンピュータ及び電子機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081206 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |