JP3383129B2 - 半導体装置の配線構造 - Google Patents
半導体装置の配線構造Info
- Publication number
- JP3383129B2 JP3383129B2 JP18367995A JP18367995A JP3383129B2 JP 3383129 B2 JP3383129 B2 JP 3383129B2 JP 18367995 A JP18367995 A JP 18367995A JP 18367995 A JP18367995 A JP 18367995A JP 3383129 B2 JP3383129 B2 JP 3383129B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- side wall
- width
- semiconductor device
- unevenness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 23
- 239000000758 substrate Substances 0.000 claims description 19
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 7
- 238000002161 passivation Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 2
- 238000010030 laminating Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 230000002040 relaxant effect Effects 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は、半導体装置における
配線構造、特に、幅の広い部分の配線構造に関する。 【０００２】 【従来の技術】近年、半導体素子の微細化に伴って、素
子間を接続する配線層も微細加工化が進み、配線幅およ
び配線間隔は１μｍ以下のいわゆるサブミクロンの配線
構造（配線層）が形成されている。 【０００３】 【発明が解決しようとする課題】しかしながら、半導体
装置の製造工程中において、基板上に配線（例えばアル
ミニウム（Ａｌ）配線）を形成した後に熱処理を行う
と、このＡｌ配線のＡｌ結晶が部分的に異常成長するこ
とがある。特に、Ａｌ配線の側壁部分から基板面に平行
な方向に異常成長するものをラテラルヒロックと称す
る。このラテラルヒロックは、Ａｌ配線のうち、配線の
幅や面積の広い部分の側壁部分に発生し易い。これは、
配線の幅や面積の広い部分の側壁部分には、幅が狭い部
分の側壁部分よりも横方向に大きな応力がかかるためで
ある。 【０００４】そして、このラテラルヒロックは、大きな
ものは１ミクロン以上に成長することもあり、近接する
他のＡｌ配線等の構造と電気的に短絡することがある。
短絡が生じた半導体装置は不良品となるため、ラテラル
ヒロックは半導体装置の歩留りを下げる要因となってい
た。 【０００５】また、電源用配線等電流が多く流れる配線
および低抵抗が要求される配線は、配線の幅を広くする
ことが要求される。この様な幅の比較的広い配線は、ラ
テラルヒロックによる短絡を防止するために、隣接する
配線との間隔をその時代の最小加工寸法よりも広くする
必要があった。 【０００６】尚、Ａｌ配線のラテテルヒロックについ
て、文献：（１９８５年「シンポジウム オン ＶＬＳ
Ｉ テクノロジー ダイジェスト オブ テクニカルペ
ーパー」、第５０〜５１頁）にも記載されている。 【０００７】このため、ラテラルヒロックの発生を抑制
できる配線構造の実現が望まれていた。 【０００８】 【課題を解決するための手段】この出願に係る発明の半
導体装置の配線構造は、下記のような構成上の特徴を有
する。すなわち、基板上に形成された第１の配線と第２
の配線とを備えており、この第１の配線は、第２の配線
と隣り合って配置されており、第２の配線よりも広い幅
を有し、かつ、第２の配線と対向する側に第２の配線と
の間隔を広くする凹部が形成されているとともに、第２
の配線と対向する側の反対側に当該凹部に対応する凸部
が形成されていることを特徴とする。 【０００９】尚、ここで半導体の下地とは、基板一般の
他に、例えば基板上に絶縁膜等を積層した状態のものも
含む。 【００１０】 【作用】この発明の半導体装置の配線構造によれば、配
線構造の側壁部分に凹凸を設けてある。その結果、側壁
の横方向の応力を緩和することができる。応力を緩和す
ることにより、ラテラルヒロックの発生を抑制すること
ができる。若し、凹凸を設けた部分にラテラルヒロック
が発生する場合でも、ラテラルヒロックは凹部から主に
発生し、凸部から発生する可能性は小さい。これは、例
えばパッシベーション膜によって凹部にかかる応力に比
べて凸部にかかる応力が小さいためである。尚、この応
力は、例えば、パッシベーション膜上に配線を設けた場
合は、このパッシベーション膜によって配線の側壁部分
にかかる。 【００１１】従って、ラテラルヒロックの発生を考慮す
る必要がなくなるので、配線構造に近接する構造（例え
ば隣接する配線）と側壁部分の凸部との距離を、その時
代の最小加工寸法まで接近させて配線構造を設けること
が可能となる。その結果、配線をより集積化することが
可能となる。 【００１２】さらに、一方の側壁に凹凸を形成した配線
構造において、配線の幅が一定になる様に、もう一方の
側壁にも凹凸を設けてあるので、エレクトロマイグレー
ションの発生を抑制することができる。 【００１３】 【実施例】以下、図面を参照して、この発明の配線構造
の例について説明する。尚、参照する図面は、この発明
が理解できる程度に各構成成分の形状、大きさおよび配
置関係を概略的に示してあるにすぎない。従って、この
発明は図示例にのみ限定されるものではない。尚、各図
では、断面部分ではないが、発明の理解を容易にするた
め、配線部分にハッチングを付して図示する。 【００１４】＜第１の参考例＞ 以下、図１を参照して、この発明の配線構造の第１の参
考例について説明する。図１の（Ａ）は、第１の参考例
の説明に供する平面図である。図１の（Ｂ）は、図１の
（Ａ）中のＺで示した円で囲まれた部分の拡大図であ
る。 【００１５】第１の参考例では、半導体装置において、
半導体の下地としてのＳｉの基板１０上に、配線構造と
して５μｍ程度の幅の第１配線１２を設けてある。ま
た、基板１０上のこの第１配線１２と近接、すなわち隣
接した構造として１μｍ程度の幅の第２配線１４を設け
ている。第１および第２配線は、いずれも、基板１０上
に、厚さ１０００ÅのＴｉＮ、厚さ１０００〜７０００
ÅのＡｌおよび厚さ１０００ÅのＴｉＮを順次に積層し
た配線層からなる。 【００１６】そして、この第１の参考例では、この第２
配線１４と近接した第１配線の側壁部分１６に、連続し
た矩形状の凹凸を設けている。この凹凸は、従来周知の
フォトリソグラフィおよびエッチング技術を用いて形成
すると良い。また、凹凸の凸部の先端と、第２配線との
距離は、最小加工寸法（例えばサブミクロン程度）と
し、第１および第２配線の最短距離がこの最小加工寸法
以下にならない様にする。これは、最小加工寸法以下で
は、ラテラルヒロックが発生しなくとも、加工精度の点
から短絡が生じる恐れがあるためである。 【００１７】また、凹凸の寸法は、図１の（Ｂ）に示す
様に、例えば深さａ＝１μｍ、凹部の幅ｂ＝１μｍ、凸
部の幅ｃ＝１μｍとしてある。ここでは、凹凸の深さと
は、（凹凸を設けない場合の）側壁に垂直な方向での凹
部（窪み）と凸部と落差を指し、また、凹部および凸部
の幅とは、第１配線の延在する方向に沿った方向での凹
部および凸部の長さを指す。 【００１８】尚、この第１の参考例では凹凸の深さａ＝
１μｍとしたが、凹凸の深さは、凹部にラテラルヒロッ
ク１８が発生した場合に、このラテラルヒロック１８の
高さ（凹部の底面からラテラルヒロックの先端までの）
ｈと同程度か大きめの値にすると良い。具体的な寸法
は、凹凸部に発生するラテラルヒロックの高さｈに基づ
いて経験的に設定すると良い。 【００１９】＜第１実施例＞ 以下、図２を参照して、この発明の半導体装置の配線構
造の第１実施例について説明する。図２の（Ａ）は、第
１実施例の説明に供する平面図である。 【００２０】第１実施例では、半導体装置において、半
導体の下地としての基板２０上に、配線構造として５μ
ｍ程度の幅の第１配線２２を設けている。また、基板２
０上のこの第１配線２２と近接、すなわち隣接した構造
として１μｍ程度の幅の第２配線２４を設けてある。第
１および第２配線は、いずれも、基板２０上に、厚さ１
０００ÅのＴｉＮ、厚さ１０００〜７０００ÅのＡｌお
よび厚さ１０００ÅのＴｉＮを順次に積層した配線層か
らなる。 【００２１】そして、第１実施例では、この第２配線２
４と近接した第１配線の側壁部分２６に、鋸歯状の凹凸
を設けている。また、鋸歯状の歯の先端と、第２配線２
４との距離は、最小加工寸法（例えばサブミクロン程
度）とし、第１および第２配線の最短距離がこの最小加
工寸法以下にならない様にする。これは、最小加工寸法
以下では、ラテラルヒロックが発生しなくとも、加工精
度の点から短絡が生じる恐れがあるためである。 【００２２】さらに、第１実施例では、鋸歯状の凹凸を
具えた側壁部分２６と背中合わせとなる側壁部分２６ａ
に、この凹凸に対応した凹凸を具えたことにより、この
両側壁部分に挟まれた部分の第１配線の幅Ｗ1 を一定と
する。ここで、配線の幅とは、配線が延在する方向（即
ち、電流の流れる方向）に垂直な方向に沿った配線の幅
を指す。例えば、側壁部分２６の凸部の先端からこの凸
部と背中合わせになる側壁部分２６ａの凹部の先端（最
深部）までの距離がＷ1 に相当する。 【００２３】通常、幅の広い配線には多くの電流が流さ
れる。このとき線幅が一定でないと、線幅が狭まってい
る場所でエレクトロマイグレーションが発生し易い。こ
の点、第１実施例では、第１配線の幅Ｗ1 を一定とする
ことにより、エレクトロマイグレーションの発生を抑制
することができる。 【００２４】＜第２の参考例＞ 以下、図３を参照して、この発明の半導体装置の配線構
造の第２の参考例について説明する。図３は、第２の参
考例の説明に供する平面図である。第２の参考例では、
幅の広い配線同士を近接させた場合について説明する。 【００２５】第２の参考例では、半導体装置において、
半導体の下地としてのＳｉの基板３０上に、配線構造と
して５μｍ程度の幅の第１配線３２を設けている。ま
た、基板３０上のこの第１配線３２と近接、すなわち隣
接した構造として５μｍ程度の幅の第２配線３４を設け
てある。第１および第２配線は、いずれも、基板３０上
に、厚さ１０００ÅのＴｉＮ、厚さ１０００〜７０００
ÅのＡｌおよび厚さ１０００ÅのＴｉＮを順次に積層し
た配線層からなる。 【００２６】そして、第２の参考例では、互いに近接し
た第１および第２配線の側壁部分３６および３８にそれ
ぞれ、連続した矩形の凹凸を設けている。この凹凸は、
従来周知のフォトリソグラフィおよびエッチング技術を
用いて形成すると良い。この実施例では凹凸の深さおよ
び幅をそれぞれ１μｍとする。また、互いに対向する側
壁部分３６および３８の凹凸同士の最短距離は、最小加
工寸法（例えばサブミクロン程度）以下にならない様に
する。これは、最小加工寸法以下では、ラテラルヒロッ
クが発生しなくとも、加工精度の点から短絡が生じる恐
れがあるためである。 【００２７】＜第２実施例＞ 以下、図４を参照して、この発明の半導体装置の配線構
造の第２実施例について説明する。図４は、第２実施例
の説明に供する平面図である。第２実施例では、比較的
幅の広い配線同士を近接させ、かつ、配線の幅を一定に
した場合について説明する。 【００２８】第２実施例では、半導体装置において、半
導体の下地としての基板４０上に、配線構造として５μ
ｍ程度の幅の第１配線４２を設けている。また、基板４
０上のこの第１配線４２と近接、すなわち隣接した構造
として５μｍ程度の幅の第２配線４４を設けてある。第
１および第２配線は、いずれも、基板４０上に、厚さ１
０００ÅのＴｉＮ、厚さ１０００〜７０００ÅのＡｌお
よび厚さ１０００ÅのＴｉＮを順次に積層した配線層か
らなる。 【００２９】そして、第２実施例では、互いに近接した
第１および第２配線の側壁部分４６および４８にそれぞ
れ、鋸歯状の凹凸を設けている。また、対向する凹凸同
士の最短距離は、最小加工寸法（例えばサブミクロン程
度）以下にならない様にする。これは、最小加工寸法以
下では、ラテラルヒロックが発生しなくとも、加工精度
の点から短絡が生じる恐れがあるためである。 【００３０】さらに、第２実施例では、第１配線の鋸歯
状の凹凸を具えた側壁部分４６と背中合わせとなる側壁
部分４６ａに、この凹凸に対応した凹凸を具えたことに
より、この両側壁部分に挟まれた部分の第１配線幅Ｗ1
を一定とする。ここで、配線の幅とは、配線が延在する
方向（即ち、電流の流れる方向）に垂直な方向に沿った
配線の幅を指す。例えば、側壁部分４６の凸部の先端か
らこの凸部と背中合わせになる側壁部分４６ａの凹部の
先端（最深部）までの距離がＷ1 に相当する。 【００３１】また、第２配線の鋸歯状の凹凸を具えた側
壁部分４８と背中合わせとなる側壁部分４８ａにも、こ
の凹凸に対応した凹凸を具えたことにより、この両側壁
部分に挟まれた部分の第２配線の幅Ｗ2 を一定とする。
従って、第２実施例では、第１および第２配線のエレク
トロマイグレーションの発生を抑制することができる。 【００３２】上述した各実施例では、この発明を特定の
材料を使用し、特定の条件で構成した例について説明し
たが、この発明は多くの変更および変形を行うことがで
きる。例えば、上述した実施例では、凹凸の形状を矩形
または鋸歯状としたが、この発明では凹凸の形状は、例
えば波形や非周期性の形状を含めた所望の形状とするこ
とができる。 【００３３】また、上述した各実施例では、配線をＳｉ
の基板上に設けたが、この発明では、例えば絶縁膜を下
地として、この上に配線を設けても良い。 【００３４】 【発明の効果】この発明の半導体装置の配線構造によれ
ば、配線構造の側壁部分に凹凸を設けてある。その結
果、側壁の横方向の応力を緩和することができる。応力
を緩和することにより、ラテラルヒロックの発生を抑制
することができる。 【００３５】従って、ラテラルヒロックの発生を考慮す
る必要がなくなるので、配線構造に近接する構造（例え
ば隣接する配線）と側壁部分の凸部との距離を、その時
代の最小加工寸法まで接近させて配線構造を設けること
が可能となる。その結果、配線をより集積化することが
可能となる。 【００３６】さらに、一方の側壁に凹凸を形成した配線
構造において、配線の幅が一定になる様に、もう一方の
側壁に凹凸を設けてあるので、エレクトロマイグレーシ
ョンの発生を抑制することができる。
配線構造、特に、幅の広い部分の配線構造に関する。 【０００２】 【従来の技術】近年、半導体素子の微細化に伴って、素
子間を接続する配線層も微細加工化が進み、配線幅およ
び配線間隔は１μｍ以下のいわゆるサブミクロンの配線
構造（配線層）が形成されている。 【０００３】 【発明が解決しようとする課題】しかしながら、半導体
装置の製造工程中において、基板上に配線（例えばアル
ミニウム（Ａｌ）配線）を形成した後に熱処理を行う
と、このＡｌ配線のＡｌ結晶が部分的に異常成長するこ
とがある。特に、Ａｌ配線の側壁部分から基板面に平行
な方向に異常成長するものをラテラルヒロックと称す
る。このラテラルヒロックは、Ａｌ配線のうち、配線の
幅や面積の広い部分の側壁部分に発生し易い。これは、
配線の幅や面積の広い部分の側壁部分には、幅が狭い部
分の側壁部分よりも横方向に大きな応力がかかるためで
ある。 【０００４】そして、このラテラルヒロックは、大きな
ものは１ミクロン以上に成長することもあり、近接する
他のＡｌ配線等の構造と電気的に短絡することがある。
短絡が生じた半導体装置は不良品となるため、ラテラル
ヒロックは半導体装置の歩留りを下げる要因となってい
た。 【０００５】また、電源用配線等電流が多く流れる配線
および低抵抗が要求される配線は、配線の幅を広くする
ことが要求される。この様な幅の比較的広い配線は、ラ
テラルヒロックによる短絡を防止するために、隣接する
配線との間隔をその時代の最小加工寸法よりも広くする
必要があった。 【０００６】尚、Ａｌ配線のラテテルヒロックについ
て、文献：（１９８５年「シンポジウム オン ＶＬＳ
Ｉ テクノロジー ダイジェスト オブ テクニカルペ
ーパー」、第５０〜５１頁）にも記載されている。 【０００７】このため、ラテラルヒロックの発生を抑制
できる配線構造の実現が望まれていた。 【０００８】 【課題を解決するための手段】この出願に係る発明の半
導体装置の配線構造は、下記のような構成上の特徴を有
する。すなわち、基板上に形成された第１の配線と第２
の配線とを備えており、この第１の配線は、第２の配線
と隣り合って配置されており、第２の配線よりも広い幅
を有し、かつ、第２の配線と対向する側に第２の配線と
の間隔を広くする凹部が形成されているとともに、第２
の配線と対向する側の反対側に当該凹部に対応する凸部
が形成されていることを特徴とする。 【０００９】尚、ここで半導体の下地とは、基板一般の
他に、例えば基板上に絶縁膜等を積層した状態のものも
含む。 【００１０】 【作用】この発明の半導体装置の配線構造によれば、配
線構造の側壁部分に凹凸を設けてある。その結果、側壁
の横方向の応力を緩和することができる。応力を緩和す
ることにより、ラテラルヒロックの発生を抑制すること
ができる。若し、凹凸を設けた部分にラテラルヒロック
が発生する場合でも、ラテラルヒロックは凹部から主に
発生し、凸部から発生する可能性は小さい。これは、例
えばパッシベーション膜によって凹部にかかる応力に比
べて凸部にかかる応力が小さいためである。尚、この応
力は、例えば、パッシベーション膜上に配線を設けた場
合は、このパッシベーション膜によって配線の側壁部分
にかかる。 【００１１】従って、ラテラルヒロックの発生を考慮す
る必要がなくなるので、配線構造に近接する構造（例え
ば隣接する配線）と側壁部分の凸部との距離を、その時
代の最小加工寸法まで接近させて配線構造を設けること
が可能となる。その結果、配線をより集積化することが
可能となる。 【００１２】さらに、一方の側壁に凹凸を形成した配線
構造において、配線の幅が一定になる様に、もう一方の
側壁にも凹凸を設けてあるので、エレクトロマイグレー
ションの発生を抑制することができる。 【００１３】 【実施例】以下、図面を参照して、この発明の配線構造
の例について説明する。尚、参照する図面は、この発明
が理解できる程度に各構成成分の形状、大きさおよび配
置関係を概略的に示してあるにすぎない。従って、この
発明は図示例にのみ限定されるものではない。尚、各図
では、断面部分ではないが、発明の理解を容易にするた
め、配線部分にハッチングを付して図示する。 【００１４】＜第１の参考例＞ 以下、図１を参照して、この発明の配線構造の第１の参
考例について説明する。図１の（Ａ）は、第１の参考例
の説明に供する平面図である。図１の（Ｂ）は、図１の
（Ａ）中のＺで示した円で囲まれた部分の拡大図であ
る。 【００１５】第１の参考例では、半導体装置において、
半導体の下地としてのＳｉの基板１０上に、配線構造と
して５μｍ程度の幅の第１配線１２を設けてある。ま
た、基板１０上のこの第１配線１２と近接、すなわち隣
接した構造として１μｍ程度の幅の第２配線１４を設け
ている。第１および第２配線は、いずれも、基板１０上
に、厚さ１０００ÅのＴｉＮ、厚さ１０００〜７０００
ÅのＡｌおよび厚さ１０００ÅのＴｉＮを順次に積層し
た配線層からなる。 【００１６】そして、この第１の参考例では、この第２
配線１４と近接した第１配線の側壁部分１６に、連続し
た矩形状の凹凸を設けている。この凹凸は、従来周知の
フォトリソグラフィおよびエッチング技術を用いて形成
すると良い。また、凹凸の凸部の先端と、第２配線との
距離は、最小加工寸法（例えばサブミクロン程度）と
し、第１および第２配線の最短距離がこの最小加工寸法
以下にならない様にする。これは、最小加工寸法以下で
は、ラテラルヒロックが発生しなくとも、加工精度の点
から短絡が生じる恐れがあるためである。 【００１７】また、凹凸の寸法は、図１の（Ｂ）に示す
様に、例えば深さａ＝１μｍ、凹部の幅ｂ＝１μｍ、凸
部の幅ｃ＝１μｍとしてある。ここでは、凹凸の深さと
は、（凹凸を設けない場合の）側壁に垂直な方向での凹
部（窪み）と凸部と落差を指し、また、凹部および凸部
の幅とは、第１配線の延在する方向に沿った方向での凹
部および凸部の長さを指す。 【００１８】尚、この第１の参考例では凹凸の深さａ＝
１μｍとしたが、凹凸の深さは、凹部にラテラルヒロッ
ク１８が発生した場合に、このラテラルヒロック１８の
高さ（凹部の底面からラテラルヒロックの先端までの）
ｈと同程度か大きめの値にすると良い。具体的な寸法
は、凹凸部に発生するラテラルヒロックの高さｈに基づ
いて経験的に設定すると良い。 【００１９】＜第１実施例＞ 以下、図２を参照して、この発明の半導体装置の配線構
造の第１実施例について説明する。図２の（Ａ）は、第
１実施例の説明に供する平面図である。 【００２０】第１実施例では、半導体装置において、半
導体の下地としての基板２０上に、配線構造として５μ
ｍ程度の幅の第１配線２２を設けている。また、基板２
０上のこの第１配線２２と近接、すなわち隣接した構造
として１μｍ程度の幅の第２配線２４を設けてある。第
１および第２配線は、いずれも、基板２０上に、厚さ１
０００ÅのＴｉＮ、厚さ１０００〜７０００ÅのＡｌお
よび厚さ１０００ÅのＴｉＮを順次に積層した配線層か
らなる。 【００２１】そして、第１実施例では、この第２配線２
４と近接した第１配線の側壁部分２６に、鋸歯状の凹凸
を設けている。また、鋸歯状の歯の先端と、第２配線２
４との距離は、最小加工寸法（例えばサブミクロン程
度）とし、第１および第２配線の最短距離がこの最小加
工寸法以下にならない様にする。これは、最小加工寸法
以下では、ラテラルヒロックが発生しなくとも、加工精
度の点から短絡が生じる恐れがあるためである。 【００２２】さらに、第１実施例では、鋸歯状の凹凸を
具えた側壁部分２６と背中合わせとなる側壁部分２６ａ
に、この凹凸に対応した凹凸を具えたことにより、この
両側壁部分に挟まれた部分の第１配線の幅Ｗ1 を一定と
する。ここで、配線の幅とは、配線が延在する方向（即
ち、電流の流れる方向）に垂直な方向に沿った配線の幅
を指す。例えば、側壁部分２６の凸部の先端からこの凸
部と背中合わせになる側壁部分２６ａの凹部の先端（最
深部）までの距離がＷ1 に相当する。 【００２３】通常、幅の広い配線には多くの電流が流さ
れる。このとき線幅が一定でないと、線幅が狭まってい
る場所でエレクトロマイグレーションが発生し易い。こ
の点、第１実施例では、第１配線の幅Ｗ1 を一定とする
ことにより、エレクトロマイグレーションの発生を抑制
することができる。 【００２４】＜第２の参考例＞ 以下、図３を参照して、この発明の半導体装置の配線構
造の第２の参考例について説明する。図３は、第２の参
考例の説明に供する平面図である。第２の参考例では、
幅の広い配線同士を近接させた場合について説明する。 【００２５】第２の参考例では、半導体装置において、
半導体の下地としてのＳｉの基板３０上に、配線構造と
して５μｍ程度の幅の第１配線３２を設けている。ま
た、基板３０上のこの第１配線３２と近接、すなわち隣
接した構造として５μｍ程度の幅の第２配線３４を設け
てある。第１および第２配線は、いずれも、基板３０上
に、厚さ１０００ÅのＴｉＮ、厚さ１０００〜７０００
ÅのＡｌおよび厚さ１０００ÅのＴｉＮを順次に積層し
た配線層からなる。 【００２６】そして、第２の参考例では、互いに近接し
た第１および第２配線の側壁部分３６および３８にそれ
ぞれ、連続した矩形の凹凸を設けている。この凹凸は、
従来周知のフォトリソグラフィおよびエッチング技術を
用いて形成すると良い。この実施例では凹凸の深さおよ
び幅をそれぞれ１μｍとする。また、互いに対向する側
壁部分３６および３８の凹凸同士の最短距離は、最小加
工寸法（例えばサブミクロン程度）以下にならない様に
する。これは、最小加工寸法以下では、ラテラルヒロッ
クが発生しなくとも、加工精度の点から短絡が生じる恐
れがあるためである。 【００２７】＜第２実施例＞ 以下、図４を参照して、この発明の半導体装置の配線構
造の第２実施例について説明する。図４は、第２実施例
の説明に供する平面図である。第２実施例では、比較的
幅の広い配線同士を近接させ、かつ、配線の幅を一定に
した場合について説明する。 【００２８】第２実施例では、半導体装置において、半
導体の下地としての基板４０上に、配線構造として５μ
ｍ程度の幅の第１配線４２を設けている。また、基板４
０上のこの第１配線４２と近接、すなわち隣接した構造
として５μｍ程度の幅の第２配線４４を設けてある。第
１および第２配線は、いずれも、基板４０上に、厚さ１
０００ÅのＴｉＮ、厚さ１０００〜７０００ÅのＡｌお
よび厚さ１０００ÅのＴｉＮを順次に積層した配線層か
らなる。 【００２９】そして、第２実施例では、互いに近接した
第１および第２配線の側壁部分４６および４８にそれぞ
れ、鋸歯状の凹凸を設けている。また、対向する凹凸同
士の最短距離は、最小加工寸法（例えばサブミクロン程
度）以下にならない様にする。これは、最小加工寸法以
下では、ラテラルヒロックが発生しなくとも、加工精度
の点から短絡が生じる恐れがあるためである。 【００３０】さらに、第２実施例では、第１配線の鋸歯
状の凹凸を具えた側壁部分４６と背中合わせとなる側壁
部分４６ａに、この凹凸に対応した凹凸を具えたことに
より、この両側壁部分に挟まれた部分の第１配線幅Ｗ1
を一定とする。ここで、配線の幅とは、配線が延在する
方向（即ち、電流の流れる方向）に垂直な方向に沿った
配線の幅を指す。例えば、側壁部分４６の凸部の先端か
らこの凸部と背中合わせになる側壁部分４６ａの凹部の
先端（最深部）までの距離がＷ1 に相当する。 【００３１】また、第２配線の鋸歯状の凹凸を具えた側
壁部分４８と背中合わせとなる側壁部分４８ａにも、こ
の凹凸に対応した凹凸を具えたことにより、この両側壁
部分に挟まれた部分の第２配線の幅Ｗ2 を一定とする。
従って、第２実施例では、第１および第２配線のエレク
トロマイグレーションの発生を抑制することができる。 【００３２】上述した各実施例では、この発明を特定の
材料を使用し、特定の条件で構成した例について説明し
たが、この発明は多くの変更および変形を行うことがで
きる。例えば、上述した実施例では、凹凸の形状を矩形
または鋸歯状としたが、この発明では凹凸の形状は、例
えば波形や非周期性の形状を含めた所望の形状とするこ
とができる。 【００３３】また、上述した各実施例では、配線をＳｉ
の基板上に設けたが、この発明では、例えば絶縁膜を下
地として、この上に配線を設けても良い。 【００３４】 【発明の効果】この発明の半導体装置の配線構造によれ
ば、配線構造の側壁部分に凹凸を設けてある。その結
果、側壁の横方向の応力を緩和することができる。応力
を緩和することにより、ラテラルヒロックの発生を抑制
することができる。 【００３５】従って、ラテラルヒロックの発生を考慮す
る必要がなくなるので、配線構造に近接する構造（例え
ば隣接する配線）と側壁部分の凸部との距離を、その時
代の最小加工寸法まで接近させて配線構造を設けること
が可能となる。その結果、配線をより集積化することが
可能となる。 【００３６】さらに、一方の側壁に凹凸を形成した配線
構造において、配線の幅が一定になる様に、もう一方の
側壁に凹凸を設けてあるので、エレクトロマイグレーシ
ョンの発生を抑制することができる。
【図面の簡単な説明】
【図１】（Ａ）は、第１の参考例の説明に供する平面図
であり、（Ｂ）は、（Ａ）の一部拡大図である。 【図２】第１実施例の説明に供する平面図である。 【図３】第２の参考例の説明に供する平面図である。 【図４】第２実施例の説明に供する平面図である。 【符号の説明】 １０、２０、３０、４０：基板 １２、２２、３２、４２：第１配線 １４、２４、３４、４４：第２配線 １６、２６、２６ａ、３６、３８：側壁部分 ４６、４６ａ、４８、４８ａ：側壁部分 １８：ラテラルヒロック
であり、（Ｂ）は、（Ａ）の一部拡大図である。 【図２】第１実施例の説明に供する平面図である。 【図３】第２の参考例の説明に供する平面図である。 【図４】第２実施例の説明に供する平面図である。 【符号の説明】 １０、２０、３０、４０：基板 １２、２２、３２、４２：第１配線 １４、２４、３４、４４：第２配線 １６、２６、２６ａ、３６、３８：側壁部分 ４６、４６ａ、４８、４８ａ：側壁部分 １８：ラテラルヒロック
─────────────────────────────────────────────────────
フロントページの続き
(56)参考文献 特開 昭63−66950（ＪＰ，Ａ)
特開 昭62−160738（ＪＰ，Ａ)
特公 平７−13965（ＪＰ，Ｂ２)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 21/3205
H01L 21/321
H01L 21/3213
H01L 21/768
Claims (1)
- (57)【特許請求の範囲】 【請求項１】 基板上に形成された第１の配線と、 前記第１の配線と隣り合って配置された第２の配線とを
備え、 前記第１の配線は、前記第２の配線よりも幅が広く、か
つ、前記第２の配線と対向する側に前記第２の配線との
間隔を広くする凹部が形成されているとともに、前記第
２の配線と対向する側の反対側に前記凹部に対応する凸
部が形成されていることを特徴とする半導体装置の配線
構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18367995A JP3383129B2 (ja) | 1995-07-20 | 1995-07-20 | 半導体装置の配線構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18367995A JP3383129B2 (ja) | 1995-07-20 | 1995-07-20 | 半導体装置の配線構造 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0936111A JPH0936111A (ja) | 1997-02-07 |
| JP3383129B2 true JP3383129B2 (ja) | 2003-03-04 |
Family
ID=16140034
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18367995A Expired - Fee Related JP3383129B2 (ja) | 1995-07-20 | 1995-07-20 | 半導体装置の配線構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3383129B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010044925A (ko) * | 1999-11-01 | 2001-06-05 | 박종섭 | 반도체 소자의 레이아웃 방법 |
| JP3741603B2 (ja) * | 2000-11-17 | 2006-02-01 | 寛治 大塚 | 配線基板 |
| JP5171003B2 (ja) * | 2005-01-28 | 2013-03-27 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| TWI481024B (zh) | 2005-01-28 | 2015-04-11 | 半導體能源研究所股份有限公司 | 半導體裝置，電子裝置，和半導體裝置的製造方法 |
| JP2016009745A (ja) * | 2014-06-24 | 2016-01-18 | 富士通株式会社 | 電子部品、電子部品の製造方法及び電子装置 |
| JP2021197488A (ja) * | 2020-06-17 | 2021-12-27 | ソニーセミコンダクタソリューションズ株式会社 | 固体撮像装置 |
-
1995
- 1995-07-20 JP JP18367995A patent/JP3383129B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0936111A (ja) | 1997-02-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100699308B1 (ko) | 반도체장치 및 그 제조방법 | |
| JP3383129B2 (ja) | 半導体装置の配線構造 | |
| JP3350352B2 (ja) | 配線パターンを有する半導体装置の支持基体 | |
| KR100200687B1 (ko) | 새로운 패드층을 구비하는 반도체장치 | |
| JP2599349B2 (ja) | 半導体装置 | |
| JP3158457B2 (ja) | アルミニウム系材料配線形成方法 | |
| JPS5966147A (ja) | 多層配線の製造方法 | |
| JPH0713965B2 (ja) | 半導体装置 | |
| JP3178894B2 (ja) | 半導体装置 | |
| JPS60176251A (ja) | 半導体装置 | |
| JP3435317B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
| JPH01138732A (ja) | 半導体装置 | |
| KR0156496B1 (ko) | 박막패턴의 적층구조 | |
| JPS62247549A (ja) | 半導体装置の製造方法 | |
| JPH04313231A (ja) | 半導体装置 | |
| JPH05109710A (ja) | 半導体装置 | |
| JP2717033B2 (ja) | 半導体集積回路 | |
| JP3042075B2 (ja) | 半導体装置の製造方法 | |
| JPH05182969A (ja) | 半導体装置 | |
| JPS59161047A (ja) | 多層配線部材の製造方法 | |
| JPH03293728A (ja) | 半導体装置 | |
| JPS59107539A (ja) | 多層配線の製造方法 | |
| JPH03163828A (ja) | 半導体装置 | |
| JPH04364042A (ja) | 半導体集積回路装置 | |
| JPH05211143A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20021210 |
|
| LAPS | Cancellation because of no payment of annual fees |