Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP3385129B2 - Exciter built-in retarder - Google Patents
[go: Go Back, main page]

JP3385129B2 - Exciter built-in retarder - Google Patents

Exciter built-in retarder

Info

Publication number
JP3385129B2
JP3385129B2 JP15441995A JP15441995A JP3385129B2 JP 3385129 B2 JP3385129 B2 JP 3385129B2 JP 15441995 A JP15441995 A JP 15441995A JP 15441995 A JP15441995 A JP 15441995A JP 3385129 B2 JP3385129 B2 JP 3385129B2
Authority
JP
Japan
Prior art keywords
retarder
thyristor
circuit
signal
exciter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP15441995A
Other languages
Japanese (ja)
Other versions
JPH099697A (en
Inventor
修 武藤
秀樹 木村
雅裕 長田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sawafuji Electric Co Ltd
Original Assignee
Sawafuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sawafuji Electric Co Ltd filed Critical Sawafuji Electric Co Ltd
Priority to JP15441995A priority Critical patent/JP3385129B2/en
Publication of JPH099697A publication Critical patent/JPH099697A/en
Application granted granted Critical
Publication of JP3385129B2 publication Critical patent/JP3385129B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Electric Propulsion And Braking For Vehicles (AREA)

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、エキサイタ内蔵リター
ダ、特にサイリスタの導通タイミングでリターダの制動
トルクが制御される構成のエキサイタ内蔵リターダにお
いて、絶縁の観点からリターダに電力を供給する電力供
給系と車輛用のバッテリ系とを絶縁分離するようにした
エキサイタ内蔵リターダに関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a retarder with a built-in exciter, and more particularly, to a retarder with a built-in exciter in which the braking torque of the retarder is controlled at the conduction timing of a thyristor. The present invention relates to a retarder with a built-in exciter, which is electrically isolated from a vehicle battery system.

【0002】[0002]

【従来の技術】従来、サイリスタの導通タイミングでリ
ターダの制動トルクを制御するエキサイタ内蔵リターダ
は、図5に示すような構成が用いられていた。
2. Description of the Related Art Conventionally, a retarder with a built-in exciter that controls the braking torque of the retarder at the conduction timing of the thyristor has the structure shown in FIG.

【0003】同図において、エキサイタ1で発生した交
流電圧は電力供給回路2内のサイリスタ制御混合ブリッ
ジの整流回路3で直流電圧に変換され、この直流電圧が
リターダ4に供給される。リターダ4のリターダ界磁巻
線5に界磁電流が流れることにより、エキサイタ1の回
転子と共に回転する渦流円筒6に渦電流が発生し、当該
渦電流と上記リターダ界磁巻線5による磁界との間で渦
流円筒6の回転方向と反対方向の電磁力、すなわち制動
トルクが発生し、これが渦流円筒6の回転運動に対して
制動作用を及ぼす。従って渦流円筒6を例えばクランク
シャフトに取付けておけば、ブレーキとして作用する。
In the figure, the AC voltage generated in the exciter 1 is converted into a DC voltage by the rectifier circuit 3 of the thyristor control mixing bridge in the power supply circuit 2, and this DC voltage is supplied to the retarder 4. When a field current flows in the retarder field winding 5 of the retarder 4, an eddy current is generated in the eddy current cylinder 6 that rotates together with the rotor of the exciter 1, and the eddy current and the magnetic field generated by the retarder field winding 5 are generated. Between them, an electromagnetic force, that is, a braking torque, is generated in a direction opposite to the rotation direction of the vortex cylinder 6, which exerts a braking action on the rotational movement of the vortex cylinder 6. Therefore, if the swirl cylinder 6 is attached to, for example, the crankshaft, it will act as a brake.

【0004】この制動トルクは、整流回路3を構成する
サイリスタ制御混合ブリッジのサイリスタ7,8の導通
タイミングによって制御されるが、当該サイリスタ7,
8の導通タイミングは、エキサイタ1の交流電圧を抽出
し同期信号発生回路9から得られた同期信号を基に、次
の図6で説明するゲート信号生成回路で生成されるタイ
ミングの信号がパルストランス11,12に印加される
ことによって定められる。
This braking torque is controlled by the conduction timing of the thyristors 7 and 8 of the thyristor control mixing bridge which constitutes the rectifier circuit 3.
The conduction timing of 8 is based on the synchronization signal obtained from the synchronization signal generation circuit 9 by extracting the AC voltage of the exciter 1, and the timing signal generated by the gate signal generation circuit described in FIG. It is defined by being applied to 11 and 12.

【0005】当該制御系回路10は、負側がボディアー
スされた車輛搭載の例えば、24V系のバッテリ13の
電圧が供給され、これを基にマイコン等のICに供給す
る5V系の直流電圧が生成されるようになっており、当
該5V系直流電圧もアースされている。
The control system circuit 10 is supplied with the voltage of, for example, a 24V battery 13 mounted on a vehicle whose negative side is body-grounded, and based on this, generates a 5V DC voltage to be supplied to an IC such as a microcomputer. The 5V DC voltage is also grounded.

【0006】電力供給回路2内の抵抗14,15は、リ
ターダ界磁巻線5に流れる界磁電流のフィードバック用
電圧検出回路を構成している。またサイリスタ16は、
サイリスタ制御混合ブリッジのサイリスタ7,8が破壊
されて導通状態となったとき、当該サイリスタ16をオ
ンにして強制的に短絡させ、ヒューズ17の溶断でエキ
サイタ内蔵リターダを保護する保護用として設けられて
いるものである。
The resistors 14 and 15 in the power supply circuit 2 constitute a feedback voltage detection circuit for the field current flowing through the retarder field winding 5. Also, the thyristor 16
When the thyristors 7 and 8 of the thyristor-controlled mixing bridge are destroyed and brought into conduction, the thyristor 16 is turned on to forcibly short-circuit, and the fuse 17 is blown to protect the retarder with a built-in exciter. There is something.

【0007】図6は従来のゲート信号生成回路図を示し
ている。同図において、同期信号発生回路9から得られ
たエキサイタ1の交流電圧と同期した同期信号波形のゼ
ロクロス点が、ゼロクロス検出回路18によって検出さ
れる。ゼロクロス検出回路18はそのゼロクロス点検出
のタイミングでワンショットマルチバイブレータ19に
トリガを掛け、ワンショットマルチバイブレータ19か
らエキサイタ1の交流電圧のゼロクロス点と同期した所
定幅のパルスを発生させる。このパルスは次段のアンド
ゲート20に入力される。
FIG. 6 shows a conventional gate signal generation circuit diagram. In the figure, the zero-cross detection circuit 18 detects the zero-cross point of the synchronizing signal waveform synchronized with the AC voltage of the exciter 1 obtained from the synchronizing signal generating circuit 9. The zero-cross detection circuit 18 triggers the one-shot multivibrator 19 at the timing of detecting the zero-cross point, and causes the one-shot multivibrator 19 to generate a pulse having a predetermined width in synchronization with the zero-cross point of the AC voltage of the exciter 1. This pulse is input to the AND gate 20 in the next stage.

【0008】一方、マイコン21は、車速信号、リター
ダ界磁巻線温度信号、リターダ投入信号及び上記抵抗1
4,15のフィードバック用電圧検出回路で検出された
フィードバック用検出信号を基に、車速とリターダ界磁
巻線温度とリターダ作動時間との3次元テーブルを参照
し、当該3次元テーブルから得られた参照電圧値Vref
と上記フィードバック用検出信号の検出電圧Vb との比
較処理を行なう。そして、Vb ≦Vref ならオン(H信
号)、Vb >Vref ならオフ(L信号)のオンオフポー
ト信号を当該マイコン21のポートPから出力する。
On the other hand, the microcomputer 21 controls the vehicle speed signal, the retarder field winding temperature signal, the retarder closing signal and the resistance 1 signal.
Based on the feedback detection signal detected by the feedback voltage detection circuits 4 and 15, the three-dimensional table of the vehicle speed, the retarder field winding temperature, and the retarder operating time is referred to and obtained from the three-dimensional table. Reference voltage value Vref
And the detection voltage Vb of the feedback detection signal are compared. An on / off port signal of ON (H signal) if Vb ≦ Vref and OFF (L signal) if Vb> Vref is output from the port P of the microcomputer 21.

【0009】このオンオフポート信号が上記アンドゲー
ト20に入力され、その出力がトランジスタ22を介し
て図5の例えば、パルストランス11(又は12)に印
加される。当該パルストランス11(又は12)はサイ
リスタ7(又は8)を導通させるゲートトリガ信号を生
成する。すなわち図5で説明したサイリスタ7(又は
8)の導通タイミングを定める。サイリスタ7(又は
8)の導通タイミングによってリターダ界磁巻線5に流
れる界磁電流が制御され、従ってリターダ4に発生する
制動トルクが制御されることとなる。なおマイコン21
内の23は内部タイマであり、当該内部タイマ23を用
いて割り込み処理で上記オンオフポート信号が生成され
る。
This on / off port signal is input to the AND gate 20, and its output is applied to the pulse transformer 11 (or 12) of FIG. The pulse transformer 11 (or 12) generates a gate trigger signal that makes the thyristor 7 (or 8) conductive. That is, the conduction timing of the thyristor 7 (or 8) described in FIG. 5 is determined. The field current flowing through the retarder field winding 5 is controlled by the conduction timing of the thyristor 7 (or 8), and thus the braking torque generated in the retarder 4 is controlled. The microcomputer 21
Reference numeral 23 is an internal timer, and the on / off port signal is generated by interrupt processing using the internal timer 23.

【0010】[0010]

【発明が解決しようとする課題】しかしながら、図5,
図6で示される従来のエキサイタ内蔵リターダでは、電
力供給回路2及び同期信号発生回路9等の電力供給系の
負側がアースにおとされており、制御系回路10へ電源
を供給している車輛用のバッテリ13はその負側がボデ
ィアースされているので、当該車輛用のバッテリ13と
共通のアースとなり、エキサイタ1に発生する交流電圧
が高く,制御系回路10の絶縁処理は強化されていなけ
ればならず、その絶縁処理の経年変化等による信頼性が
なくなる欠点があった。そのためエキサイタ1を含めた
上記電力供給系と車輛用のバッテリ系とが完全に絶縁分
離されていることが望まれる。
However, as shown in FIG.
In the conventional retarder with built-in exciter shown in FIG. 6, the negative side of the power supply system such as the power supply circuit 2 and the synchronization signal generation circuit 9 is grounded, and the vehicle that supplies power to the control system circuit 10 is connected to the vehicle. Since the negative side of the vehicle battery 13 is grounded to the body, the vehicle battery 13 is grounded in common with the vehicle battery 13, the AC voltage generated in the exciter 1 is high, and the insulation process of the control system circuit 10 is not strengthened. However, there is a drawback that reliability is lost due to secular change of the insulation treatment. Therefore, it is desired that the power supply system including the exciter 1 and the vehicle battery system are completely insulated and separated.

【0011】本発明は、上記の欠点を解決することを目
的としており、電力供給系はアースをおとさない回路構
成にして、電力供給系と車輛用のバッテリ系とを完全に
絶縁分離し、アースをおとさない回路構成から生じるサ
イリスタの制御を別方式に変更し、高価なアイソレーシ
ョンアンプを用いることなくコストの安い、しかも電力
供給系と車輛用のバッテリ系とが完全に分離された構成
のエキサイタ内蔵リターダを提供することを目的として
いる。
An object of the present invention is to solve the above-mentioned drawbacks. The power supply system has a circuit configuration which does not ground, so that the power supply system and the vehicle battery system are completely insulated and separated from each other. The control of the thyristor generated from the circuit configuration that does not reduce the cost is changed to another system, the cost is low without using an expensive isolation amplifier, and the power supply system and the battery system for the vehicle are completely separated. It is intended to provide a built-in retarder.

【0012】[0012]

【課題を解決するための手段】上記の目的を解決するた
めに、本発明のエキサイタ内蔵リターダはエキサイタを
内蔵し、エキサイタで発生した交流電圧をサイリスタ制
御混合ブリッジの整流回路で直流電圧に整流してリター
ダに給電する構成のエキサイタ内蔵リターダにおいて、
リターダのリターダ界磁巻線に界磁電流を流すための電
力供給回路のアース側を絶縁する第1の絶縁手段と、サ
イリスタ制御混合ブリッジのサイリスタを制御するため
の同期信号発生回路のアース側を絶縁する第2の絶縁手
段と、車速信号、リターダ界磁巻線温度信号及びリター
ダ投入信号を基に、上記界磁電流を制御するサイリスタ
の制御パターンを発生させる制御パターン発生回路とを
設け、上記第1,第2の絶縁手段で電力供給系のアース
側を、上記サイリスタの導通タイミングを制御する制御
系回路への車輛用のバッテリのアースと絶縁分離するよ
うにしたことを特徴としている。
In order to solve the above-mentioned problems, the retarder with built-in exciter according to the present invention has an exciter built-in, and rectifies an AC voltage generated in the exciter into a DC voltage by a rectifier circuit of a thyristor control mixing bridge. In a retarder with a built-in exciter that supplies power to the retarder with
The first insulating means for insulating the ground side of the power supply circuit for flowing the field current in the retarder field winding of the retarder and the ground side of the synchronous signal generating circuit for controlling the thyristor of the thyristor control mixing bridge are connected. Second insulating means for insulation and a control pattern generation circuit for generating a control pattern of the thyristor for controlling the field current based on the vehicle speed signal, the retarder field winding temperature signal and the retarder closing signal are provided. It is characterized in that the ground side of the power supply system is insulated from the ground of the vehicle battery to the control system circuit for controlling the conduction timing of the thyristor by the first and second insulating means.

【0013】そして上記制御パターン発生回路は、リタ
ーダ界磁巻線温度、車速、リターダ作動時間を要素と
し、サイリスタの導通タイミング制御パターンがデータ
として予め格納されている制御パターンメモリを備えて
いる。
The control pattern generating circuit has a control pattern memory in which the retarder field winding temperature, the vehicle speed, and the retarder operating time are used as elements, and the conduction timing control pattern of the thyristor is stored in advance as data.

【0014】[0014]

【作用】リターダのリターダ界磁巻線に界磁電流を流す
ための電力供給回路のアース側を絶縁する第1の絶縁手
段と、サイリスタ制御混合ブリッジのサイリスタを制御
するための同期信号発生回路のアース側を絶縁する第2
の絶縁手段とで、電力供給系の負側が、車輛用のバッテ
リのアース側から浮かされ、電力供給系回路部と車輛用
のバッテリとが分離される。その際、サイリスタ制御混
合ブリッジのサイリスタの導通制御は、サイリスタのゼ
ロクロスオンオフパターン出力のフィードフォワードに
よるリターダ界磁巻線の温度上昇を見込んだ電圧制御に
基づく電流センサレス電流一定制御方式による。
The first insulating means for insulating the ground side of the power supply circuit for flowing the field current through the retarder field winding of the retarder, and the synchronization signal generating circuit for controlling the thyristor of the thyristor control mixing bridge. Second to insulate the ground side
With the insulating means, the negative side of the power supply system is floated from the ground side of the vehicle battery, and the power supply system circuit section and the vehicle battery are separated. At that time, the conduction control of the thyristor of the thyristor controlled mixing bridge is based on the current sensorless constant current control method based on the voltage control which allows for the temperature rise of the retarder field winding due to the feedforward of the zero-cross on-off pattern output of the thyristor.

【0015】[0015]

【実施例】図1は本発明に係るエキサイタ内蔵リターダ
の一実施例構成を示している。同図において、図5のも
のと同じものは同じ番号が付されている。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS FIG. 1 shows the configuration of an embodiment of a retarder with an exciter according to the present invention. In the figure, the same parts as those in FIG. 5 are designated by the same reference numerals.

【0016】電力供給回路2では、その負側をアースか
ら浮かすために第1の絶縁回路25が整流回路3の両端
に接続されており、ホトカプラ26で車輛用のバッテリ
13のアース側と分離するようにしている。つまりリタ
ーダ界磁巻線5に流れる界磁電流を検出する図5の抵抗
14と15とのフィードバック用電圧検出回路で検出さ
れるフィードバック用検出信号に替えて、当該ホトカプ
ラ26の発光ダイオードと制御系回路10内に描かれて
いる対のホトカプラ26の受光トランジスタとで分離す
ると共にリターダ界磁巻線5に流れる界磁電流の有無を
検出し、非所望な界磁電流が流れていれば,サイリスタ
7,8の故障と判断して,サイリスタ16を短絡するた
めの信号としている。また負側をアースから浮かせるよ
うに構成したことにより、保護用のサイリスタ16のゲ
ートトリガは、パルストランス27を介して行われるよ
うにされている。
In the power supply circuit 2, a first insulation circuit 25 is connected to both ends of the rectifier circuit 3 in order to float the negative side of the power supply circuit 2 from the ground, and a photocoupler 26 separates it from the ground side of the vehicle battery 13. I am trying. That is, instead of the feedback detection signal detected by the feedback voltage detection circuit for detecting the field current flowing through the retarder field winding 5, the resistors 14 and 15 shown in FIG. 5 are replaced by the light emitting diode of the photocoupler 26 and the control system. The presence or absence of a field current flowing in the retarder field winding 5 is detected by separating the photocoupler 26 of the pair shown in the circuit 10 from the light receiving transistor, and if an undesired field current flows, a thyristor is detected. The signal is used for short-circuiting the thyristor 16 when it is determined that the failure has occurred in Nos. 7 and 8. Further, since the negative side is floated from the ground, the gate trigger of the protective thyristor 16 is performed via the pulse transformer 27.

【0017】同期信号発生回路9では、その負側をアー
スから浮かすために第2の絶縁回路28が接続されてお
り、ホトカプラ29で車輛用のバッテリ13のアース側
と分離するようにしている。つまり同期信号発生回路9
の整流回路で整流された全波直流を当該ホトカプラ29
の発光ダイオードに印加し、制御系回路10内に描かれ
ている対のホトカプラ29の受光トランジスタから、エ
キサイタ1の交流電圧と同期した同期信号波形を得ると
共に、車輛用のバッテリ13のアース側と分離するよう
にしている。
In the sync signal generating circuit 9, a second insulating circuit 28 is connected to float the negative side of the sync signal from the ground, and a photocoupler 29 separates the negative side from the ground side of the vehicle battery 13. That is, the synchronization signal generation circuit 9
The full-wave DC rectified by the rectifier circuit of
Applied to the light-emitting diode of the control system circuit 10 to obtain a synchronizing signal waveform synchronized with the AC voltage of the exciter 1 from the light receiving transistor of the pair of photocouplers 29 depicted in the control system circuit 10, and to the ground side of the vehicle battery 13. I try to separate them.

【0018】この様に第1の絶縁回路25のホトカプラ
26と第2の絶縁回路28のホトカプラ29とで、ボデ
ィアースされている車輛用のバッテリ13と完全に分離
する構成としているが、同期信号発生回路9側の第2の
絶縁回路28にトランスを用いて分離する構成にしても
よい。場合によっては第1の絶縁回路25にもトランス
を用いることができる。
As described above, the photocoupler 26 of the first insulating circuit 25 and the photocoupler 29 of the second insulating circuit 28 are configured to be completely separated from the vehicle-grounded vehicle battery 13, but the sync signal The second insulating circuit 28 on the generating circuit 9 side may be separated by using a transformer. In some cases, a transformer can also be used for the first insulating circuit 25.

【0019】当該制御系回路10には、サイリスタ7,
8の導通タイミングを制御する制御パターン発生回路3
0が設けられており、また次に説明する当該制御パター
ン発生回路30に格納されているオンオフパターンデー
タから生成されるパルス信号と同期信号発生回路9から
の同期信号とを基に、サイリスタ7,8の導通タイミン
グを制御する信号を発生させるゲート信号生成回路が設
けられている。
The control system circuit 10 includes a thyristor 7,
Control pattern generation circuit 3 for controlling the conduction timing of 8
0 is provided, and based on the pulse signal generated from the ON / OFF pattern data stored in the control pattern generation circuit 30 described below and the synchronization signal from the synchronization signal generation circuit 9, the thyristor 7, A gate signal generation circuit for generating a signal for controlling the conduction timing of 8 is provided.

【0020】図2は本発明に用いられているゲート信号
生成回路の一実施例構成を示している。同図のマイコン
21は、車速信号、リターダ界磁巻線温度信号、リター
ダ投入信号の3次元信号を基に、車速とリターダ界磁巻
線温度とリターダ投入のリターダ作動時間との予め実験
を行って得られたこれらの各信号の組み合わせに対する
データを図4図示の如く格納した制御パターンメモリ3
1を備えてる。入力された上記車速信号、リターダ界磁
巻線温度信号、リターダ投入信号の要素の組み合わせを
基に、マイコン21は図4図示の当該制御パターンメモ
リ31をアクセスし、当該制御パターンメモリ31から
オン時間とオフ時間との組み合わせに係る、フィードフ
ォワード方式で制御するためのオンオフパターンデータ
を読み出す。そしてマイコン21は当該オンオフパター
ンデータのオン時間とオフ時間との組み合わせから対応
のパルス信号列を生成し、当該パルス信号列をそのポー
トPから出力させる。このパルス信号列がアンドゲート
20に入力される。
FIG. 2 shows the configuration of an embodiment of the gate signal generation circuit used in the present invention. The microcomputer 21 shown in the figure conducts an experiment in advance on the vehicle speed, the retarder field winding temperature, and the retarder activation time based on the three-dimensional signal of the vehicle speed signal, the retarder field winding temperature signal, and the retarder input signal. The control pattern memory 3 that stores the data for the combinations of these respective signals obtained as described above as shown in FIG.
Equipped with 1. Based on the combination of the input vehicle speed signal, retarder field winding temperature signal, and retarder input signal, the microcomputer 21 accesses the control pattern memory 31 shown in FIG. The ON / OFF pattern data for the feed-forward control, which is related to the combination of the ON and OFF times, is read out. Then, the microcomputer 21 generates a corresponding pulse signal sequence from the combination of the on time and the off time of the on / off pattern data, and outputs the pulse signal sequence from the port P thereof. This pulse signal train is input to the AND gate 20.

【0021】一方、第2の絶縁回路28を介し同期信号
発生回路9から得られたエキサイタ1の交流電圧と同期
した同期信号波形のゼロクロス点が、ゼロクロス検出回
路18によって検出され、そのゼロクロス点検出のタイ
ミングでワンショットマルチバイブレータ19にトリガ
を掛け、ワンショットマルチバイブレータ19からエキ
サイタ1の交流電圧のゼロクロス点と同期したパルスを
発生させる。このパルスは次段のアンドゲート20に入
力される。
On the other hand, the zero crossing point of the synchronizing signal waveform synchronized with the AC voltage of the exciter 1 obtained from the synchronizing signal generating circuit 9 via the second insulating circuit 28 is detected by the zero crossing detecting circuit 18, and the zero crossing point is detected. At this timing, the one-shot multivibrator 19 is triggered to generate a pulse synchronized with the zero-cross point of the AC voltage of the exciter 1 from the one-shot multivibrator 19. This pulse is input to the AND gate 20 in the next stage.

【0022】アンドゲート20で上記両パルスのアンド
がとられ、その出力がトランジスタ22を介して図1の
例えば、パルストランス11(又は12)に印加され
る。当該パルストランス11(又は12)はサイリスタ
7(又は8)を導通させるゲートトリガを生成する。す
なわち図5で説明したサイリスタ7(又は8)の導通タ
イミングが定められる。サイリスタ7(又は8)の導通
によってリターダ界磁巻線5に流れる界磁電流が制御さ
れ、リターダ4に発生する制動トルクが制御されること
となる。
The AND gate 20 ANDs both of the above pulses, and the output is applied to the pulse transformer 11 (or 12) of FIG. The pulse transformer 11 (or 12) generates a gate trigger that makes the thyristor 7 (or 8) conductive. That is, the conduction timing of the thyristor 7 (or 8) described in FIG. 5 is determined. The field current flowing through the retarder field winding 5 is controlled by the conduction of the thyristor 7 (or 8), and the braking torque generated in the retarder 4 is controlled.

【0023】例えばその動作の一つを例に挙げ、図3の
動作波形図と共に説明する。マイコン21に、例えばリ
ターダ界磁巻線温度信号がθs(θ1<θs<θ2)、
車速信号がVs(V1<Vs<V2)、リターダ投入信
号の作動時間がt2の各信号が入力されたとき、マイコ
ン21はこの3つの要素を基に制御パターンメモリ31
をアクセスし、当該制御パターンメモリ31からオン時
間Txとオフ時間Tyとの組み合わせのオンオフパター
ンデータを読み出す。そしてマイコン21は当該オンオ
フパターンデータのオン時間Txとオフ時間Tyとの組
み合わせに係るパルス信号列を内部タイマ23を用いて
生成し、そのポートPから当該パルス信号を出力し、ア
ンドゲート20に入力させる(図3の)。
For example, one of the operations will be described as an example together with the operation waveform diagram of FIG. In the microcomputer 21, for example, the retarder field winding temperature signal is θs (θ1 <θs <θ2),
When the vehicle speed signal is Vs (V1 <Vs <V2) and each signal with the operation time of the retarder input signal is t2, the microcomputer 21 controls the control pattern memory 31 based on these three elements.
Is accessed and the on / off pattern data of the combination of the on time Tx and the off time Ty is read from the control pattern memory 31. Then, the microcomputer 21 uses the internal timer 23 to generate a pulse signal sequence relating to the combination of the on time Tx and the off time Ty of the on / off pattern data, outputs the pulse signal from the port P, and inputs the pulse signal to the AND gate 20. (Fig. 3).

【0024】一方、上記説明の如く第2の絶縁回路28
を介し同期信号発生回路9から得られたエキサイタ1の
交流電圧と同期した同期信号波形(図3の)のゼロク
ロス点が、ゼロクロス検出回路18によって検出され、
これに基づくワンショットマルチバイブレータ19から
エキサイタ1の交流電圧のゼロクロス点と同期した所定
幅のパルス(図3の)が、アンドゲート20に入力さ
れる。このときマイコン21のポートPから入力される
パルス信号のオフ時間Tyにワンショットマルチバイブ
レータ19からのパルスAが入力されても、当該アンド
ゲート20はサイリスタ7(又は8)を導通させるため
のパルスを出力することはなく(図3)、そのタイミ
ングでのエキサイタ1の交流電圧は整流回路3で整流さ
れず、その半波が間引かれる(図3のの斜線の部
分)。つまりこの半波が間引かれることにより、リター
ダ界磁巻線5に流れる界磁電流が減少方向に制御され
る。
On the other hand, as described above, the second insulating circuit 28
The zero crossing point of the synchronizing signal waveform (in FIG. 3) synchronized with the AC voltage of the exciter 1 obtained from the synchronizing signal generation circuit 9 via the
Based on this, the one-shot multivibrator 19 inputs a pulse of a predetermined width (in FIG. 3) synchronized with the zero cross point of the AC voltage of the exciter 1 to the AND gate 20. At this time, even if the pulse A from the one-shot multivibrator 19 is input during the off time Ty of the pulse signal input from the port P of the microcomputer 21, the AND gate 20 is a pulse for making the thyristor 7 (or 8) conductive. Is not output (FIG. 3), the AC voltage of the exciter 1 at that timing is not rectified by the rectifier circuit 3 and its half wave is thinned out (hatched portion in FIG. 3). That is, by thinning out the half waves, the field current flowing through the retarder field winding 5 is controlled in a decreasing direction.

【0025】このようにして、入力される車速信号、リ
ターダ界磁巻線温度信号、リターダ投入信号の3次元信
号を基に、マイコン21はオンオフパターンデータのオ
ン時間とオフ時間との組み合わせに係るパルス信号列を
そのポートPから出力させ、サイリスタ7又は8の導通
タイミングを、その時の制御条件に応じたリターダ4の
最適トルクが発生するようにフィードフォワード方式で
制御している。
In this manner, the microcomputer 21 relates to the combination of the on-time and the off-time of the on-off pattern data based on the three-dimensional signals of the vehicle speed signal, the retarder field winding temperature signal and the retarder input signal which are input. A pulse signal train is output from the port P, and the conduction timing of the thyristor 7 or 8 is controlled by the feedforward method so that the optimum torque of the retarder 4 according to the control condition at that time is generated.

【0026】[0026]

【発明の効果】以上説明した如く、本発明によれば、高
電圧を発生するエキサイタ系、すなわち電力供給回路系
のアース側と電圧の低い車輛用のバッテリ系のアース側
と完全に絶縁分離することができる。従って従来のアー
ス共通による車輛系の電食発生が少なくなり、その信頼
性が大幅に向上する。
As described above, according to the present invention, the exciter system for generating a high voltage, that is, the earth side of the power supply circuit system and the earth side of the battery system for a vehicle having a low voltage are completely insulated and separated. be able to. Therefore, the occurrence of electrolytic corrosion in the vehicle system due to common grounding is reduced, and its reliability is greatly improved.

【0027】またアース分離に当たって、リターダ界磁
巻線のフィードバック電圧を検出するフィードバック電
圧制御方式を廃止し、サイリスタのゼロクロスオンオフ
パターン出力のフィードフォワードによるリターダ界磁
巻線の温度上昇を見込んだ電圧制御に基づく電流センサ
レス電流一定制御方式で、電力供給系と車輛用のバッテ
リ系との分離絶縁をする構成にしたので、ホトカプラや
トランスなど安価な部品で構成することができる。
Further, in separating the ground, the feedback voltage control method for detecting the feedback voltage of the retarder field winding is abolished, and the voltage control in which the temperature rise of the retarder field winding is expected by the feedforward of the zero-cross on-off pattern output of the thyristor. Since the current sensorless constant current control system based on is configured to separate and insulate the power supply system and the vehicle battery system, inexpensive components such as a photocoupler and a transformer can be used.

【0028】そのとき、マイコンに入力要素が1つ減ら
した方式となっているので、リターダ制御の信頼性が高
くなる利点を有する。
At this time, since the microcomputer has one input element reduced, there is an advantage that the reliability of the retarder control becomes high.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明に係るエキサイタ内蔵リターダの一実施
例構成である。
FIG. 1 is a configuration of an embodiment of a retarder with an exciter according to the present invention.

【図2】本発明に用いられているゲート信号生成回路の
一実施例構成である。
FIG. 2 is a configuration of an embodiment of a gate signal generation circuit used in the present invention.

【図3】動作波形図である。FIG. 3 is an operation waveform diagram.

【図4】制御パターンメモリの一実施例格納状況説明図
である。
FIG. 4 is an explanatory diagram of a storage status of an embodiment of a control pattern memory.

【図5】従来のエキサイタ内蔵リターダの構成図であ
る。
FIG. 5 is a configuration diagram of a conventional retarder with an exciter.

【図6】従来のゲート信号生成生回路図である。FIG. 6 is a conventional gate signal generation circuit diagram.

【符号の説明】[Explanation of symbols]

1 エキサイタ 2 電力供給回路 3 整流回路 4 リターダ 5 リターダ界磁巻線 7,8 サイリスタ 9 同期信号発生回路 10 制御系回路 13 バッテリ 25 第1の絶縁回路 28 第2の絶縁回路 30 制御パターン発生回路 31 制御パターンメモリ 1 Exciter 2 power supply circuit 3 rectifier circuit 4 retarders 5 retarder field winding 7,8 Thyristor 9 Synchronous signal generation circuit 10 Control system circuit 13 battery 25 First insulation circuit 28 Second insulation circuit 30 control pattern generator 31 Control pattern memory

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平8−126399(JP,A) (58)調査した分野(Int.Cl.7,DB名) H02P 15/00 ─────────────────────────────────────────────────── ─── Continuation of the front page (56) Reference JP-A-8-126399 (JP, A) (58) Fields investigated (Int.Cl. 7 , DB name) H02P 15/00

Claims (2)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 エキサイタを内蔵し、エキサイタで発生
した交流電圧をサイリスタ制御混合ブリッジの整流回路
で直流電圧に整流してリターダに給電する構成のエキサ
イタ内蔵リターダにおいて、 リターダのリターダ界磁巻線に界磁電流を流すための電
力供給回路のアース側を絶縁する第1の絶縁手段と、 サイリスタ制御混合ブリッジのサイリスタを制御するた
めの同期信号発生回路のアース側を絶縁する第2の絶縁
手段と、 車速信号、リターダ界磁巻線温度信号及びリターダ投入
信号を基に、上記界磁電流を制御するサイリスタの制御
パターンを発生させる制御パターン発生回路とを設け、
上記第1,第2の絶縁手段で電力供給系のアース側を、
上記サイリスタの導通タイミングを制御する制御系回路
への車輛用のバッテリのアースと絶縁分離するように構
成したことを特徴とするエキサイタ内蔵リターダ。
1. A retarder with a built-in exciter, in which an AC voltage generated in the exciter is rectified to a DC voltage by a rectifier circuit of a thyristor-controlled mixing bridge to supply power to the retarder, the retarder field winding of the retarder is provided. First insulating means for insulating the ground side of the power supply circuit for flowing the field current, and second insulating means for insulating the ground side of the synchronous signal generating circuit for controlling the thyristor of the thyristor control mixing bridge A control pattern generating circuit for generating a control pattern of the thyristor for controlling the field current based on the vehicle speed signal, the retarder field winding temperature signal and the retarder closing signal,
The ground side of the power supply system is connected by the first and second insulating means,
A retarder with a built-in exciter, which is configured to be insulated from the ground of a vehicle battery to a control system circuit that controls the conduction timing of the thyristor.
【請求項2】 上記制御パターン発生回路は、リターダ
界磁巻線温度、車速、リターダ作動時間を要素とし、サ
イリスタの導通タイミング制御パターンがデータとして
予め格納されている制御パターンメモリを備えているこ
とを特徴とする請求項1記載のエキサイタ内蔵リター
ダ。
2. The control pattern generating circuit comprises a control pattern memory in which a retarder field winding temperature, a vehicle speed, and a retarder operating time are used as elements, and a thyristor conduction timing control pattern is stored in advance as data. The retarder with a built-in exciter according to claim 1.
JP15441995A 1995-06-21 1995-06-21 Exciter built-in retarder Expired - Fee Related JP3385129B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15441995A JP3385129B2 (en) 1995-06-21 1995-06-21 Exciter built-in retarder

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15441995A JP3385129B2 (en) 1995-06-21 1995-06-21 Exciter built-in retarder

Publications (2)

Publication Number Publication Date
JPH099697A JPH099697A (en) 1997-01-10
JP3385129B2 true JP3385129B2 (en) 2003-03-10

Family

ID=15583752

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15441995A Expired - Fee Related JP3385129B2 (en) 1995-06-21 1995-06-21 Exciter built-in retarder

Country Status (1)

Country Link
JP (1) JP3385129B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101516237B1 (en) * 2013-12-30 2015-05-19 (주)케이씨에스 Large capacity energy storage system having a noise preventing unit

Also Published As

Publication number Publication date
JPH099697A (en) 1997-01-10

Similar Documents

Publication Publication Date Title
US4709318A (en) UPS apparatus with control protocols
US5350992A (en) Motor control circuit
EP0446936B1 (en) Electric motor controller with bypass contactor
EP0310131B1 (en) Method and system for braking an electric motor
JP2002527035A (en) Switch reluctance starter / generator control system operable with regenerative load and electric system using the same
JP3385129B2 (en) Exciter built-in retarder
JPH0734679B2 (en) Dual power supply for vehicle
JPH09233897A (en) Control device for retarder with exciter
JPH10295100A (en) Exciter retarder controller
SU1458946A1 (en) Transmitter of dynamoelectric machine rotor position
JPH10108498A (en) Retarder
JPS61149538A (en) Torque fluctuation restricting device for engine
JPH01218326A (en) Field ground fault detector for brushless synchronous machine
JPH1098900A (en) Exciter built-in retarder
JPH10108497A (en) Retarder
JPH0646195Y2 (en) Magnet type AC generator voltage regulator
JP2003009560A (en) Failure detection method for dynamic brake circuit
JPH058800Y2 (en)
JPS6110480Y2 (en)
JPH10146042A (en) Retarder
JP3276991B2 (en) DC brushless motor controller
JPH06105594A (en) Positioning control device
JP2001082980A (en) Resolver processing equipment for electric vehicles
JPH0251071B2 (en)
Offringa Electronic power converter for a flywheel unit with a synchronous electrical permanent magnet machine

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081227

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081227

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091227

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101227

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111227

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees