JP3386385B2 - シリコン集積回路の製造方法 - Google Patents
シリコン集積回路の製造方法Info
- Publication number
- JP3386385B2 JP3386385B2 JP27511798A JP27511798A JP3386385B2 JP 3386385 B2 JP3386385 B2 JP 3386385B2 JP 27511798 A JP27511798 A JP 27511798A JP 27511798 A JP27511798 A JP 27511798A JP 3386385 B2 JP3386385 B2 JP 3386385B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- tin
- cvd
- tin layer
- depositing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
- C23C14/04—Coating on selected surface areas, e.g. using masks
- C23C14/046—Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
- C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
- C23C14/0641—Nitrides
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
- C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
- C23C16/34—Nitrides
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
- H10W20/031—Manufacture or treatment of conductive parts of the interconnections
- H10W20/032—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers
- H10W20/033—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers in openings in dielectrics
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
- H10W20/031—Manufacture or treatment of conductive parts of the interconnections
- H10W20/032—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers
- H10W20/047—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers by introducing additional elements therein
- H10W20/048—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers by introducing additional elements therein by using plasmas or gaseous environments, e.g. by nitriding
Landscapes
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Engineering & Computer Science (AREA)
- Materials Engineering (AREA)
- Mechanical Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Inorganic Chemistry (AREA)
- General Chemical & Material Sciences (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
- Chemical Vapour Deposition (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、シリコン基板に、
または、メタライゼーションレベル間に、電気接点を形
成する方法に関し、特に、アルミニウム合金接点プラグ
のＴｉ／ＴｉＮ障壁（バリア）層に関する。
または、メタライゼーションレベル間に、電気接点を形
成する方法に関し、特に、アルミニウム合金接点プラグ
のＴｉ／ＴｉＮ障壁（バリア）層に関する。
【０００２】
【従来の技術】シリコン集積回路に対するさまざまなメ
タライゼーション法がこれまで用いられているが、現
在、工業的には、比較的少数の高度に開発され検証され
た方式が標準的であるとみなされている。ほとんどすべ
てのメタライゼーション方式は、有力な相互接続（イン
ターコネクト）材料としてアルミニウムおよびアルミニ
ウム合金を使用しているが、これまで、アルミニウム
は、基板接続の場合のシリコンに対して、あるいは、ゲ
ートレベル相互接続におけるポリシリコンに対して、信
頼性の高い接点を形成しないことが知られている。
タライゼーション法がこれまで用いられているが、現
在、工業的には、比較的少数の高度に開発され検証され
た方式が標準的であるとみなされている。ほとんどすべ
てのメタライゼーション方式は、有力な相互接続（イン
ターコネクト）材料としてアルミニウムおよびアルミニ
ウム合金を使用しているが、これまで、アルミニウム
は、基板接続の場合のシリコンに対して、あるいは、ゲ
ートレベル相互接続におけるポリシリコンに対して、信
頼性の高い接点を形成しないことが知られている。
【０００３】これを克服するアプローチとして広く受け
入れられているものに、アルミニウム合金とシリコンあ
るいはポリシリコンの表面との間に障壁層を挿入するも
のがある。この障壁層は一般に、クラスタツールを用い
て、アルゴン中でチタンターゲットからチタンをスパッ
タリングした後、スパッタリング容器内に窒素を導入し
てＴｉＮのオーバーコーティングを生成することにより
形成されるＴｉ／ＴｉＮである。あるいは、ＴｉＮは、
このクラスタツールとは別の容器内で堆積される。チタ
ン層は安定な界面を形成し、シリコンとの接着を促進
し、ＴｉＮ層は、シリコンとアルミニウム合金プラグと
の間の障壁として作用する。しかし、ますます縮小する
リソグラフィデザインルールとともに、ウィンドウおよ
びビアのアスペクト比は、Ｔｉ／ＴｉＮ障壁の底部およ
び側壁のカバレジが不十分になるほどに縮小している。
これにより、いくつかの問題が生じる可能性がある。そ
のうち最も重大な問題は、層が不完全または非常に薄い
領域でアルミニウムスパイクが形成されることである。
入れられているものに、アルミニウム合金とシリコンあ
るいはポリシリコンの表面との間に障壁層を挿入するも
のがある。この障壁層は一般に、クラスタツールを用い
て、アルゴン中でチタンターゲットからチタンをスパッ
タリングした後、スパッタリング容器内に窒素を導入し
てＴｉＮのオーバーコーティングを生成することにより
形成されるＴｉ／ＴｉＮである。あるいは、ＴｉＮは、
このクラスタツールとは別の容器内で堆積される。チタ
ン層は安定な界面を形成し、シリコンとの接着を促進
し、ＴｉＮ層は、シリコンとアルミニウム合金プラグと
の間の障壁として作用する。しかし、ますます縮小する
リソグラフィデザインルールとともに、ウィンドウおよ
びビアのアスペクト比は、Ｔｉ／ＴｉＮ障壁の底部およ
び側壁のカバレジが不十分になるほどに縮小している。
これにより、いくつかの問題が生じる可能性がある。そ
のうち最も重大な問題は、層が不完全または非常に薄い
領域でアルミニウムスパイクが形成されることである。
【０００４】底部カバレジに対処するため、スパッタビ
ームがウィンドウあるいはビアの底部を満たすようにす
るコリメーション技術が試みられている。これは底部カ
バレジを改善するが、堆積の非等方性のため、側壁カバ
レジは依然として問題である。
ームがウィンドウあるいはビアの底部を満たすようにす
るコリメーション技術が試みられている。これは底部カ
バレジを改善するが、堆積の非等方性のため、側壁カバ
レジは依然として問題である。
【０００５】不均一障壁層カバレジに対するもう１つの
アプローチは、ＣＶＤを用いてＴｉＮ障壁層を堆積する
ものである（例えば、Sherman, "Titanium Nitride Dep
osition in a Cold Wall CVD Reactor", Materials Res
earch Society - Proceedings of the 1988 Workshop,
pp.323-329 (1989); Pintchovski et al., "LPCVD Tita
nium Nitride - Deposition, Properties, and Applica
tions to ULSI", Materials Research Society - Proce
edings of the 1988 Workshop, pp.275-282 (1989)、参
照）。この堆積法は、等方的コーティングを生成し、ス
テップカバレジ（側壁）および底部カバレジの両方を改
善する。ＣＶＤ堆積膜の品質およびカバレジはスパッタ
膜よりもすぐれているため、ＴｉＮ障壁層の厚さは大幅
に（一般に、スパッタ障壁の場合の１０００オングスト
ロームから、ＣＶＤ障壁層の場合の２０〜４００オング
ストロームヘ）縮小することが可能である。
アプローチは、ＣＶＤを用いてＴｉＮ障壁層を堆積する
ものである（例えば、Sherman, "Titanium Nitride Dep
osition in a Cold Wall CVD Reactor", Materials Res
earch Society - Proceedings of the 1988 Workshop,
pp.323-329 (1989); Pintchovski et al., "LPCVD Tita
nium Nitride - Deposition, Properties, and Applica
tions to ULSI", Materials Research Society - Proce
edings of the 1988 Workshop, pp.275-282 (1989)、参
照）。この堆積法は、等方的コーティングを生成し、ス
テップカバレジ（側壁）および底部カバレジの両方を改
善する。ＣＶＤ堆積膜の品質およびカバレジはスパッタ
膜よりもすぐれているため、ＴｉＮ障壁層の厚さは大幅
に（一般に、スパッタ障壁の場合の１０００オングスト
ロームから、ＣＶＤ障壁層の場合の２０〜４００オング
ストロームヘ）縮小することが可能である。
【０００６】ＴｉＮは、一般に、２種類のプリカーサ材
料、すなわち、ＴｉＣｌ4または有機チタン化合物（例
えば、テトラキス−（ジメチルアミノ）チタン（ＴＤＭ
ＡＴ）またはテトラキス−（ジエチルアミノ）チタン
（ＴＤＥＡＴ））を用いてＣＶＤによって堆積される
（このプロセスについてさらに詳細には、例えば、Kone
cni et al., "A Stable Plasma Treated CVD Titanium
Nitride Film for Barrier/Glue Layer Applications",
1996 VMIC Conference 1996 ISMIC - 106/96/0181(c),
pp.181-183, 1996、参照）。
料、すなわち、ＴｉＣｌ4または有機チタン化合物（例
えば、テトラキス−（ジメチルアミノ）チタン（ＴＤＭ
ＡＴ）またはテトラキス−（ジエチルアミノ）チタン
（ＴＤＥＡＴ））を用いてＣＶＤによって堆積される
（このプロセスについてさらに詳細には、例えば、Kone
cni et al., "A Stable Plasma Treated CVD Titanium
Nitride Film for Barrier/Glue Layer Applications",
1996 VMIC Conference 1996 ISMIC - 106/96/0181(c),
pp.181-183, 1996、参照）。
【０００７】ＴｉＣｌ4を用いて堆積されたＣＶＤ Ｔ
ｉＮは、高温（一般に５００〜５５０℃）で堆積されな
い限り、非常に高い抵抗率を有する。従って、その応用
は、接点（ウィンドウ）プラグに限定される。さらに、
ＴｉＣｌ4を用いて生成されるＴｉＮは高いＣｌ不純物
含有量を有する。塩素は腐食性があり、高レベルではＩ
Ｃ環境において許容されない。有機プリカーサ（例えば
ＴＤＭＡＴ）は、この分野では広く用いられるようにな
っている。その理由は、コーティングの等方性が高く、
堆積温度が低く、プロセシング技術が簡単なためであ
る。しかし、本発明の発明者は、この技術がいくつかの
制限を有することを発見した。
ｉＮは、高温（一般に５００〜５５０℃）で堆積されな
い限り、非常に高い抵抗率を有する。従って、その応用
は、接点（ウィンドウ）プラグに限定される。さらに、
ＴｉＣｌ4を用いて生成されるＴｉＮは高いＣｌ不純物
含有量を有する。塩素は腐食性があり、高レベルではＩ
Ｃ環境において許容されない。有機プリカーサ（例えば
ＴＤＭＡＴ）は、この分野では広く用いられるようにな
っている。その理由は、コーティングの等方性が高く、
堆積温度が低く、プロセシング技術が簡単なためであ
る。しかし、本発明の発明者は、この技術がいくつかの
制限を有することを発見した。
【０００８】障壁層として堆積されるＣＶＤ−ＴｉＮ
は、層を安定化させるためにＮ2中での堆積後処理を必
要とする（Konecni et al.の前掲論文参照）。通常、こ
の処理は、同じ容器内でプラズマを用いて実行される。
有機プリカーサＴＤＭＡＴおよびＴＤＥＡＴは、残留物
として炭素および酸素を残す。安定化処理は、ＴｉＮ膜
において、炭素の除去を補助し、アミノ基を置換する。
しかし、膜は一般に結晶化を受け、特に、プラズマ暴露
が最も高いフィールド領域やウィンドウ／ビアの底部で
は、大幅に（例えば５０％）収縮する。側壁はそれほど
プラズマの暴露を受けないため、もとの厚さのほとんど
が残る。実際、側壁は、プラズマ処理の後、フィールド
ＴｉＮの厚さの１００％よりも厚くなる（約１１０〜１
３０％）。この暴露差により、側壁と底部の間に膜の形
態に差が生じる。側壁は多少の結晶化を示すが、ほとん
どはアモルファスのままである。しかし、底部領域は高
度に結晶化し、ナノ結晶形態を有する。側壁は、アモル
ファス下層上に結晶材料の薄層を示し、一方、フィール
ドおよび底部領域は、結晶またはナノ結晶構造を示す。
プラズマ処理膜において、転移の程度は、ウィンドウや
ビアのような構造の位置に依存して変わるため、処理さ
れたＴｉＮ膜の結晶テクスチャ（集合組織）もまた変わ
る。Ａｌがプラズマ処理ＴｉＮ膜上に堆積される場合、
この変化するテクスチャのために、Ａｌテクスチャもま
た変化する。その結果、例えば、Ａｌは底部およびフィ
ールド領域では＜１１１＞テクスチャを有し、側壁では
非＜１１１＞テクスチャを有することになる。Ａｌ＜１
１１＞テクスチャの量は、ＴｉＮの転移の程度、プラズ
マ処理パラメータ、プロセシングパラメータなどにも依
存する。
は、層を安定化させるためにＮ2中での堆積後処理を必
要とする（Konecni et al.の前掲論文参照）。通常、こ
の処理は、同じ容器内でプラズマを用いて実行される。
有機プリカーサＴＤＭＡＴおよびＴＤＥＡＴは、残留物
として炭素および酸素を残す。安定化処理は、ＴｉＮ膜
において、炭素の除去を補助し、アミノ基を置換する。
しかし、膜は一般に結晶化を受け、特に、プラズマ暴露
が最も高いフィールド領域やウィンドウ／ビアの底部で
は、大幅に（例えば５０％）収縮する。側壁はそれほど
プラズマの暴露を受けないため、もとの厚さのほとんど
が残る。実際、側壁は、プラズマ処理の後、フィールド
ＴｉＮの厚さの１００％よりも厚くなる（約１１０〜１
３０％）。この暴露差により、側壁と底部の間に膜の形
態に差が生じる。側壁は多少の結晶化を示すが、ほとん
どはアモルファスのままである。しかし、底部領域は高
度に結晶化し、ナノ結晶形態を有する。側壁は、アモル
ファス下層上に結晶材料の薄層を示し、一方、フィール
ドおよび底部領域は、結晶またはナノ結晶構造を示す。
プラズマ処理膜において、転移の程度は、ウィンドウや
ビアのような構造の位置に依存して変わるため、処理さ
れたＴｉＮ膜の結晶テクスチャ（集合組織）もまた変わ
る。Ａｌがプラズマ処理ＴｉＮ膜上に堆積される場合、
この変化するテクスチャのために、Ａｌテクスチャもま
た変化する。その結果、例えば、Ａｌは底部およびフィ
ールド領域では＜１１１＞テクスチャを有し、側壁では
非＜１１１＞テクスチャを有することになる。Ａｌ＜１
１１＞テクスチャの量は、ＴｉＮの転移の程度、プラズ
マ処理パラメータ、プロセシングパラメータなどにも依
存する。
【０００９】
【発明が解決しようとする課題】Ａｌは、開口のさまざ
まな領域でさまざまなテクスチャであるため、Ａｌプラ
グおよび膜の信頼性は低下する。＜１１１＞テクスチャ
のＡｌ膜は、エレクトロマイグレーションおよび応力誘
起空孔生成に対する耐性が高いと報告されているからで
ある。したがって、テクスチャの変化する膜の信頼性に
は疑問がある。
まな領域でさまざまなテクスチャであるため、Ａｌプラ
グおよび膜の信頼性は低下する。＜１１１＞テクスチャ
のＡｌ膜は、エレクトロマイグレーションおよび応力誘
起空孔生成に対する耐性が高いと報告されているからで
ある。したがって、テクスチャの変化する膜の信頼性に
は疑問がある。
【００１０】さらに、開口（接点やビア）の相異なる位
置におけるプラズマ暴露量は異なるため、プラズマ処理
ＴｉＮ（以下「転移領域」という。）の結晶粒度もまた
変わる。非常に小さい結晶粒に伴う結晶粒度の不均一な
変化のため、単位面積あたり多数の拡散経路が生じるこ
とにより、Ａｌの局所移動（マイグレーション）や、接
合漏洩およびスパイクの傾向の増大の可能性がある。
置におけるプラズマ暴露量は異なるため、プラズマ処理
ＴｉＮ（以下「転移領域」という。）の結晶粒度もまた
変わる。非常に小さい結晶粒に伴う結晶粒度の不均一な
変化のため、単位面積あたり多数の拡散経路が生じるこ
とにより、Ａｌの局所移動（マイグレーション）や、接
合漏洩およびスパイクの傾向の増大の可能性がある。
【００１１】
【課題を解決するための手段】本発明によれば、良好な
ステップおよび底部のカバレジを生成するとともに、障
壁層にほぼ均質な形態を生成する障壁層プロセスが実現
される。その結果、アルミニウム合金ウィンドウプラグ
もまた均一な形態で堆積されることにより、界面特性お
よび接点性能が大幅に改善される。障壁層形態の均一性
は、ＣＶＤ層をＰＶＤ層で覆うことによって得られる。
ＰＶＤによって堆積される材料は、プラズマ処理ＣＶＤ
材料よりも大幅に高い秩序および均一性を示す。これら
の堆積法の組合せを用いて、最後の堆積をＰＶＤにする
ことにより、両方の堆積法の特質が得られる。すなわ
ち、ＣＶＤ法の良好なステップおよび底部のカバレジ
と、ＰＶＤ堆積法の均一な形態の特性が得られる。
ステップおよび底部のカバレジを生成するとともに、障
壁層にほぼ均質な形態を生成する障壁層プロセスが実現
される。その結果、アルミニウム合金ウィンドウプラグ
もまた均一な形態で堆積されることにより、界面特性お
よび接点性能が大幅に改善される。障壁層形態の均一性
は、ＣＶＤ層をＰＶＤ層で覆うことによって得られる。
ＰＶＤによって堆積される材料は、プラズマ処理ＣＶＤ
材料よりも大幅に高い秩序および均一性を示す。これら
の堆積法の組合せを用いて、最後の堆積をＰＶＤにする
ことにより、両方の堆積法の特質が得られる。すなわ
ち、ＣＶＤ法の良好なステップおよび底部のカバレジ
と、ＰＶＤ堆積法の均一な形態の特性が得られる。
【００１２】ＴｉＮ障壁層に均一な形態を生成するため
の代替法として、３個以上の薄層として層を堆積し、堆
積と堆積の間に各薄層をプラズマ処理することも可能で
ある。薄層の厚さが薄いことにより、材料のほとんど
は、パシベーションプロセス中に再秩序化される。これ
により、層を堆積して堆積材料を１回の操作で再秩序化
しようとするときよりも均一な結晶構造が各層に生成さ
れる。
の代替法として、３個以上の薄層として層を堆積し、堆
積と堆積の間に各薄層をプラズマ処理することも可能で
ある。薄層の厚さが薄いことにより、材料のほとんど
は、パシベーションプロセス中に再秩序化される。これ
により、層を堆積して堆積材料を１回の操作で再秩序化
しようとするときよりも均一な結晶構造が各層に生成さ
れる。
【００１３】
【発明の実施の形態】図１に、シリコン基板１１と不純
物領域１２を示す。図示した基板はｐ型であり、不純物
領域１２はｎ型であり、例えばｎチャネルシリコントラ
ンジスタのソースまたはドレインである。説明のため
に、シリコンデバイスの一部のみを図示してある。接点
ウィンドウ１３は、一般に、酸化物１４のエッチバック
中に形成される。本発明を説明するために、シリコン基
板への接点ウィンドウがこれらのプロセスシーケンスで
用いられるが、上記の問題点は、ポリシリコンレベルと
第１アルミニウムレベルの間のレベル間接点の場合にも
生じる。既に述べたように、本発明は両方の状況に対処
するとともに、および、障壁層技術が用いられるその他
のアプリケーションにも対処するものである。
物領域１２を示す。図示した基板はｐ型であり、不純物
領域１２はｎ型であり、例えばｎチャネルシリコントラ
ンジスタのソースまたはドレインである。説明のため
に、シリコンデバイスの一部のみを図示してある。接点
ウィンドウ１３は、一般に、酸化物１４のエッチバック
中に形成される。本発明を説明するために、シリコン基
板への接点ウィンドウがこれらのプロセスシーケンスで
用いられるが、上記の問題点は、ポリシリコンレベルと
第１アルミニウムレベルの間のレベル間接点の場合にも
生じる。既に述べたように、本発明は両方の状況に対処
するとともに、および、障壁層技術が用いられるその他
のアプリケーションにも対処するものである。
【００１４】図２において、障壁層の形成は、Ｔｉ層１
５の堆積によって開始される。Ｔｉ層は、周知の方法を
用いて堆積される。実施例では、Ｔｉ層はスパッタリン
グ法（ＰＶＤ）を用いて堆積される。例えば、本発明の
目的に有効なコリメートされたＴｉ膜は、Varian M21反
応器を用いて、純粋アルゴン中で、温度（ペデスタル）
１００〜４００℃（好ましくは約２５０℃）、圧力範囲
２〜６ｍＴｏｒｒ、パワーレベル範囲３〜１０ｋＷ（好
ましくは約６ｋＷ）で、チタンターゲットをスパッタリ
ングすることにより堆積される。層１５の厚さは３０〜
４００オングストロームの範囲であり、好ましくはおよ
そ５０〜１５０オングストロームである。
５の堆積によって開始される。Ｔｉ層は、周知の方法を
用いて堆積される。実施例では、Ｔｉ層はスパッタリン
グ法（ＰＶＤ）を用いて堆積される。例えば、本発明の
目的に有効なコリメートされたＴｉ膜は、Varian M21反
応器を用いて、純粋アルゴン中で、温度（ペデスタル）
１００〜４００℃（好ましくは約２５０℃）、圧力範囲
２〜６ｍＴｏｒｒ、パワーレベル範囲３〜１０ｋＷ（好
ましくは約６ｋＷ）で、チタンターゲットをスパッタリ
ングすることにより堆積される。層１５の厚さは３０〜
４００オングストロームの範囲であり、好ましくはおよ
そ５０〜１５０オングストロームである。
【００１５】同じ装置で、好ましくはウェハを堆積装置
から取り出さずに、図３に示すように、ＴｉＮ層１６を
層１５の上に堆積する。図では説明のためにＴｉＮ層は
チタン層よりかなり厚く示されている。図は、実際の構
造の質的に正確な表示を意図しているが、一定の縮尺で
はない。ＴｉＮ層は、周知技術に従って、ＴＤＭＡＴや
ＴＤＥＡＴのようなプリカーサを用いてＣＶＤにより堆
積される。例えば、本発明の目的に適したＣＶＤ Ｔｉ
Ｎ層は、ＣＶＤ反応器で、温度範囲４００〜４６０℃
（ペデスタル）で、２７５ｓｃｃｍのＨｅキャリアガス
中２２５ｓｃｃｍの流量のＴＤＭＡＴを用いて、堆積さ
れる。堆積は、下のＴｉ層と同程度の（好ましくはＴｉ
層よりやや厚い）、すなわち、５０〜６００オングスト
ローム（好ましくは１００〜２００オングストローム）
の厚さのＴｉＮ層を生成するのに十分な時間継続され
る。
から取り出さずに、図３に示すように、ＴｉＮ層１６を
層１５の上に堆積する。図では説明のためにＴｉＮ層は
チタン層よりかなり厚く示されている。図は、実際の構
造の質的に正確な表示を意図しているが、一定の縮尺で
はない。ＴｉＮ層は、周知技術に従って、ＴＤＭＡＴや
ＴＤＥＡＴのようなプリカーサを用いてＣＶＤにより堆
積される。例えば、本発明の目的に適したＣＶＤ Ｔｉ
Ｎ層は、ＣＶＤ反応器で、温度範囲４００〜４６０℃
（ペデスタル）で、２７５ｓｃｃｍのＨｅキャリアガス
中２２５ｓｃｃｍの流量のＴＤＭＡＴを用いて、堆積さ
れる。堆積は、下のＴｉ層と同程度の（好ましくはＴｉ
層よりやや厚い）、すなわち、５０〜６００オングスト
ローム（好ましくは１００〜２００オングストローム）
の厚さのＴｉＮ層を生成するのに十分な時間継続され
る。
【００１６】本発明の実施例では、図４に示すように、
ＣＶＤ ＴｉＮ層の次に直ちに、ＰＶＤ−ＴｉＮ層１７
をスパッタリングすることによってＴｉＮ層を堆積す
る。ＰＶＤ−ＴｉＮは、２：１〜５：１の範囲の比のア
ルゴン／窒素混合物中でＴｉターゲットからスパッタリ
ングすることによって堆積される。堆積温度は１００〜
４００℃（好ましくは２２５〜２７５℃）の範囲であ
り、圧力は２〜６ｍＴｏｒｒの範囲であり、パワーレベ
ルは１８〜２４ｋＷの範囲（好ましくは約２０ｋＷ）で
ある。ＰＶＤ膜は、当業者に周知のように、コリメート
された、または、イオン補助堆積法を用いて堆積するこ
とも可能である。ＰＶＤ−ＴｉＮ膜の厚さは、ウィンド
ウ１３のアスペクト比および寸法と、前に堆積されたＣ
ＶＤ−ＴｉＮ層１６を覆うのに必要なカバレジ量に依存
する。一般に、層１７の厚さは、１００〜４００オング
ストロームの範囲にあり、好ましくは、２００〜３００
オングストロームである。本発明のこの実施例では、層
１７は、比較的低温（好ましくは４００℃以下）で堆積
される。好ましいプロセシングシーケンスでは、すべて
の堆積（すなわち層１５〜１７）は同じ装置で実行され
る。例えば、１つのクラスタツールで、層１５〜１７が
順に堆積される。当業者であれば、本発明の変形を発展
させることも可能である。例えば、層１５および１６を
１つのツールで堆積し、層１７は別に堆積することなど
も可能である。
ＣＶＤ ＴｉＮ層の次に直ちに、ＰＶＤ−ＴｉＮ層１７
をスパッタリングすることによってＴｉＮ層を堆積す
る。ＰＶＤ−ＴｉＮは、２：１〜５：１の範囲の比のア
ルゴン／窒素混合物中でＴｉターゲットからスパッタリ
ングすることによって堆積される。堆積温度は１００〜
４００℃（好ましくは２２５〜２７５℃）の範囲であ
り、圧力は２〜６ｍＴｏｒｒの範囲であり、パワーレベ
ルは１８〜２４ｋＷの範囲（好ましくは約２０ｋＷ）で
ある。ＰＶＤ膜は、当業者に周知のように、コリメート
された、または、イオン補助堆積法を用いて堆積するこ
とも可能である。ＰＶＤ−ＴｉＮ膜の厚さは、ウィンド
ウ１３のアスペクト比および寸法と、前に堆積されたＣ
ＶＤ−ＴｉＮ層１６を覆うのに必要なカバレジ量に依存
する。一般に、層１７の厚さは、１００〜４００オング
ストロームの範囲にあり、好ましくは、２００〜３００
オングストロームである。本発明のこの実施例では、層
１７は、比較的低温（好ましくは４００℃以下）で堆積
される。好ましいプロセシングシーケンスでは、すべて
の堆積（すなわち層１５〜１７）は同じ装置で実行され
る。例えば、１つのクラスタツールで、層１５〜１７が
順に堆積される。当業者であれば、本発明の変形を発展
させることも可能である。例えば、層１５および１６を
１つのツールで堆積し、層１７は別に堆積することなど
も可能である。
【００１７】本発明の代替実施例では、ＣＶＤ−ＴｉＮ
層１６は、ＰＶＤ−ＴｉＮ膜の堆積の前に、膜の結晶構
造を少なくとも部分的に再秩序化するために、プラズマ
によって処理される。適当なプラズマ処理は３０秒、
１．３ｍＴｏｒｒ、４００〜４６０℃で、窒素と水素の
雰囲気中で行われる。
層１６は、ＰＶＤ−ＴｉＮ膜の堆積の前に、膜の結晶構
造を少なくとも部分的に再秩序化するために、プラズマ
によって処理される。適当なプラズマ処理は３０秒、
１．３ｍＴｏｒｒ、４００〜４６０℃で、窒素と水素の
雰囲気中で行われる。
【００１８】次に、図５に示すように、Ａｌ合金接点層
２１をウィンドウ内に堆積する。接点層の厚さは４００
０〜１５０００オングストロームであり、開口１３（ウ
ィンドウとして図示されているが、前に述べたように、
ビアとすることも可能である）を実質的にふさぐととも
に、必要に応じて、ランナおよび相互接続を提供する。
このＡｌ層は一般に、０．５〜２．０重量％のＳｉを含
むＡｌ−Ｓｉである。他の合金、例えば、０．５〜２．
０重量％のＣｕを含むＡｌや、Ａｌ−Ｓｉ−Ｃｕの三元
合金も使用可能である。信頼性を改善するために、Ｇｅ
やＳｃを添加することも可能である。実施例では、周知
技術を用いて、Ａｌメタライゼーションが、合金ターゲ
ットからスパッタされる。あるいは、ＣＶＤ Ａｌ堆積
法を用いることも可能であり、また、信頼性を改善する
ための合金元素とともに、１つ以上のＣＶＤ Ａｌ層を
１つ以上のＰＶＤ Ａｌ層を交互に堆積することも可能
である。費用の観点から、層１５〜１７を堆積するのに
用いたのと同じ装置でＡｌ層２１を堆積することが都合
がよく有効である。
２１をウィンドウ内に堆積する。接点層の厚さは４００
０〜１５０００オングストロームであり、開口１３（ウ
ィンドウとして図示されているが、前に述べたように、
ビアとすることも可能である）を実質的にふさぐととも
に、必要に応じて、ランナおよび相互接続を提供する。
このＡｌ層は一般に、０．５〜２．０重量％のＳｉを含
むＡｌ−Ｓｉである。他の合金、例えば、０．５〜２．
０重量％のＣｕを含むＡｌや、Ａｌ−Ｓｉ−Ｃｕの三元
合金も使用可能である。信頼性を改善するために、Ｇｅ
やＳｃを添加することも可能である。実施例では、周知
技術を用いて、Ａｌメタライゼーションが、合金ターゲ
ットからスパッタされる。あるいは、ＣＶＤ Ａｌ堆積
法を用いることも可能であり、また、信頼性を改善する
ための合金元素とともに、１つ以上のＣＶＤ Ａｌ層を
１つ以上のＰＶＤ Ａｌ層を交互に堆積することも可能
である。費用の観点から、層１５〜１７を堆積するのに
用いたのと同じ装置でＡｌ層２１を堆積することが都合
がよく有効である。
【００１９】多くの場合、アルミニウムの堆積の前に、
Ｔｉ−ＴｉＮ層をアニールして、Ｔｉ層とシリコン基板
または第１レベル金属の間にシリサイドを形成すること
により、接点抵抗が改善される。
Ｔｉ−ＴｉＮ層をアニールして、Ｔｉ層とシリコン基板
または第１レベル金属の間にシリサイドを形成すること
により、接点抵抗が改善される。
【００２０】上記のように、Ａｌ合金膜の形態は、堆積
される表面の形態を反映する。従って、Ａｌ合金層２１
は、層１６のテクスチャを反映する。ＰＶＤ−ＴｉＮ上
層がない場合のＣＶＤ−ＴｉＮ層の微細構造およびテク
スチャは、開口１３の領域ごとに非常に不規則であるた
め、ＣＶＤ−ＴｉＮのみの上のＡｌ微細構造およびテク
スチャもまた不規則である。しかし、Ａｌ合金層２１を
ＣＶＤ−ＴｉＮ／ＰＶＤ−ＴｉＮスタック上に堆積した
場合、Ａｌ合金テクスチャは選択的に＜１１１＞テクス
チャにそろう。このようなＴｉ／ＣＶＤ−ＴｉＮ／ＰＶ
Ｄ−ＴｉＮ複合構造では、ＣＶＤ−ＴｉＮ層１６によっ
て良好なステップカバレジが保証されるとともに、ＰＶ
Ｄ−ＴｉＮ層１７によって均一な結晶構造およびテクス
チャが保証される。
される表面の形態を反映する。従って、Ａｌ合金層２１
は、層１６のテクスチャを反映する。ＰＶＤ−ＴｉＮ上
層がない場合のＣＶＤ−ＴｉＮ層の微細構造およびテク
スチャは、開口１３の領域ごとに非常に不規則であるた
め、ＣＶＤ−ＴｉＮのみの上のＡｌ微細構造およびテク
スチャもまた不規則である。しかし、Ａｌ合金層２１を
ＣＶＤ−ＴｉＮ／ＰＶＤ−ＴｉＮスタック上に堆積した
場合、Ａｌ合金テクスチャは選択的に＜１１１＞テクス
チャにそろう。このようなＴｉ／ＣＶＤ−ＴｉＮ／ＰＶ
Ｄ−ＴｉＮ複合構造では、ＣＶＤ−ＴｉＮ層１６によっ
て良好なステップカバレジが保証されるとともに、ＰＶ
Ｄ−ＴｉＮ層１７によって均一な結晶構造およびテクス
チャが保証される。
【００２１】上記のプロセスによって生成される障壁層
の有効性は、複合ＣＶＤ／ＰＶＤ構造の間に追加の障壁
層を形成することによってさらに向上する。この層は、
酸窒化チタンからなる。層厚は５０から２００オングス
トロームの範囲とする。この酸窒化物層は、ＣＶＤ Ｔ
ｉＮ層のプラズマパッシベーション中に反応容器内に酸
素を導入することによって容易に生成される。
の有効性は、複合ＣＶＤ／ＰＶＤ構造の間に追加の障壁
層を形成することによってさらに向上する。この層は、
酸窒化チタンからなる。層厚は５０から２００オングス
トロームの範囲とする。この酸窒化物層は、ＣＶＤ Ｔ
ｉＮ層のプラズマパッシベーション中に反応容器内に酸
素を導入することによって容易に生成される。
【００２２】化学蒸着（ＣＶＤ）および物理蒸着（ＰＶ
Ｄ）という用語は当業者の間で確立された意味を有す
る。ＰＶＤプロセスには、反応性スパッタリングを含む
スパッタリングや、蒸発（エバポレーション）が含まれ
る。これらの物理プロセスは、上記の材料とともに、本
発明の状況で用いた場合、特徴的に、結晶またはナノ結
晶堆積物を生成する。他方、ＣＶＤプロセスでは、材料
は、被覆される表面において比較的低温で化学反応によ
り堆積する。従って、堆積は原子レベルで進行し、結晶
配向は生じにくい。
Ｄ）という用語は当業者の間で確立された意味を有す
る。ＰＶＤプロセスには、反応性スパッタリングを含む
スパッタリングや、蒸発（エバポレーション）が含まれ
る。これらの物理プロセスは、上記の材料とともに、本
発明の状況で用いた場合、特徴的に、結晶またはナノ結
晶堆積物を生成する。他方、ＣＶＤプロセスでは、材料
は、被覆される表面において比較的低温で化学反応によ
り堆積する。従って、堆積は原子レベルで進行し、結晶
配向は生じにくい。
【００２３】上記のように、本発明は、シリコン集積回
路におけるウィンドウプラグやレベル間プラグに適用さ
れる。ここでシリコンという用語は、単結晶シリコン
（基板）あるいはポリシリコン（メタライゼーション）
を含む。
路におけるウィンドウプラグやレベル間プラグに適用さ
れる。ここでシリコンという用語は、単結晶シリコン
（基板）あるいはポリシリコン（メタライゼーション）
を含む。
【００２４】
【発明の効果】以上述べたごとく、本発明によれば、良
好なステップおよび底部のカバレジを生成するととも
に、障壁層にほぼ均質な形態を生成する障壁層プロセス
が実現される。その結果、アルミニウム合金ウィンドウ
プラグもまた均一な形態で堆積されることにより、界面
特性および接点性能が大幅に改善される。
好なステップおよび底部のカバレジを生成するととも
に、障壁層にほぼ均質な形態を生成する障壁層プロセス
が実現される。その結果、アルミニウム合金ウィンドウ
プラグもまた均一な形態で堆積されることにより、界面
特性および接点性能が大幅に改善される。
【図１】シリコンデバイスの接点ウィンドウにアルミニ
ウム合金接点を形成するプロセスステップの概略図であ
る。
ウム合金接点を形成するプロセスステップの概略図であ
る。
【図２】シリコンデバイスの接点ウィンドウにアルミニ
ウム合金接点を形成するプロセスステップの概略図であ
る。
ウム合金接点を形成するプロセスステップの概略図であ
る。
【図３】シリコンデバイスの接点ウィンドウにアルミニ
ウム合金接点を形成するプロセスステップの概略図であ
る。
ウム合金接点を形成するプロセスステップの概略図であ
る。
【図４】シリコンデバイスの接点ウィンドウにアルミニ
ウム合金接点を形成するプロセスステップの概略図であ
る。
ウム合金接点を形成するプロセスステップの概略図であ
る。
【図５】シリコンデバイスの接点ウィンドウにアルミニ
ウム合金接点を形成するプロセスステップの概略図であ
る。
ウム合金接点を形成するプロセスステップの概略図であ
る。
１１ シリコン基板
１２ 不純物領域
１３ 接点ウィンドウ
１４ 酸化物
１５ Ｔｉ層
１６ ＴｉＮ層
１７ ＰＶＤ−ＴｉＮ層
２１ Ａｌ合金接点層
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 サイレシュ チッティペディ
アメリカ合衆国，ペンシルヴァニア，ア
レンタウン，レナペ トレイル 308
(72)発明者 サイレシュ マンシン マーチャント
アメリカ合衆国，32835 フロリダ，オ
ーランド，ヴァインランド オークス
ブールヴァード 8214
(56)参考文献 特開 平７−45553（ＪＰ，Ａ)
特開 平10−41247（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 21/768
H01L 21/28
Claims (9)
- 【請求項１】 少なくとも１つのアルミニウム合金接点
がシリコン表面に形成されるシリコン集積回路の製造方
法において、該方法は、 ａ．前記シリコン表面上にＴｉ層を堆積するステップ
と、 ｂ．化学蒸着（ＣＶＤ）によって、第１ＴｉＮ層を前記
Ｔｉ層上に堆積するステップと、 ｃ．前記第１ＴｉＮ層をプラズマ処理するステップと、 ｄ．スパッタによって、第２ＴｉＮ層を前記第１ＴｉＮ
層上に堆積するステップと、 ｅ．化学蒸着によって、第３ＴｉＮ層を前記第２ＴｉＮ
層上に堆積するステップと、 ｆ．前記第３ＴｉＮ層をプラズマ処理するステップと、 ｇ．スパッタによって、第４ＴｉＮ層を前記第３ＴｉＮ
層上に堆積するステップと、 ｈ．化学蒸着によって、第５ＴｉＮ層を前記第４ＴｉＮ
層上に堆積するステップと、 ｊ．前記第５ＴｉＮ層をプラズマ処理するステップと、 ｋ．スパッタによって、第６ＴｉＮ層を前記第５ＴｉＮ
層上に堆積するステップと、 ｌ．スパッタによって、Ａｌを含む層を前記第６ＴｉＮ
層上に堆積するステップと、 を有することを特徴とするシリコン集積回路の製造方
法。 - 【請求項２】 前記複数ステップにより形成される複合
構造の厚さは８０〜１０００オングストロームの範囲に
あることを特徴とする請求項１に記載の方法。 - 【請求項３】 前記ＣＶＤ層の合計の厚さは３０〜４０
０オングストロームの範囲にあることを特徴とする請求
項２に記載の方法。 - 【請求項４】 前記スパッタ層の合計の厚さは５０〜６
００オングストロームの範囲にあることを特徴とする請
求項３に記載の方法。 - 【請求項５】 前記アルミニウム合金は０．５〜２重量
％のＳｉを含むＡｌであることを特徴とする請求項１に
記載の方法。 - 【請求項６】 前記ＣＶＤ層は、ＴＤＭＡＴおよびＴＤ
ＥＡＴからなる群から選択されるプリカーサを用いて形
成されることを特徴とする請求項１に記載の方法。 - 【請求項７】 酸素を含むプラズマに前記ＣＶＤ層を暴
露して酸窒化チタン層を形成するステップをさらに有す
ることを特徴とする請求項１に記載の方法。 - 【請求項８】 前記プラズマ処理が、０．１−３分間窒
素プラズマに前記ＣＶＤ層を暴露するステップを含むこ
とを特徴とする請求項１に記載の方法。 - 【請求項９】 前記ステップａないしｌは真空を破るこ
となく同一の装置内で実行されることを特徴とする請求
項１に記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/941556 | 1997-09-30 | ||
| US08/941,556 US5972179A (en) | 1997-09-30 | 1997-09-30 | Silicon IC contacts using composite TiN barrier layer |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11163141A JPH11163141A (ja) | 1999-06-18 |
| JP3386385B2 true JP3386385B2 (ja) | 2003-03-17 |
Family
ID=25476685
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27511798A Expired - Fee Related JP3386385B2 (ja) | 1997-09-30 | 1998-09-29 | シリコン集積回路の製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5972179A (ja) |
| JP (1) | JP3386385B2 (ja) |
| KR (1) | KR100298970B1 (ja) |
| TW (1) | TW396566B (ja) |
Families Citing this family (56)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6699530B2 (en) * | 1995-07-06 | 2004-03-02 | Applied Materials, Inc. | Method for constructing a film on a semiconductor wafer |
| KR0164149B1 (ko) * | 1995-03-28 | 1999-02-01 | 김주용 | 타이타늄 카보 나이트라이드층의 개질 방법 |
| US6429120B1 (en) | 2000-01-18 | 2002-08-06 | Micron Technology, Inc. | Methods and apparatus for making integrated-circuit wiring from copper, silver, gold, and other metals |
| TW417249B (en) * | 1997-05-14 | 2001-01-01 | Applied Materials Inc | Reliability barrier integration for cu application |
| KR100273989B1 (ko) * | 1997-11-25 | 2001-01-15 | 윤종용 | 반도체장치의콘택형성방법 |
| US6284656B1 (en) | 1998-08-04 | 2001-09-04 | Micron Technology, Inc. | Copper metallurgy in integrated circuits |
| US6187673B1 (en) * | 1998-09-03 | 2001-02-13 | Micron Technology, Inc. | Small grain size, conformal aluminum interconnects and method for their formation |
| US6288442B1 (en) * | 1998-09-10 | 2001-09-11 | Micron Technology, Inc. | Integrated circuit with oxidation-resistant polymeric layer |
| US6358811B1 (en) * | 1998-11-05 | 2002-03-19 | Bae Yeon Kim | Method for forming a stoichiometric ferroelectric and/or dielectric thin film layer containing lead or bismuth on an electrode |
| US6821571B2 (en) * | 1999-06-18 | 2004-11-23 | Applied Materials Inc. | Plasma treatment to enhance adhesion and to minimize oxidation of carbon-containing layers |
| US6328871B1 (en) * | 1999-08-16 | 2001-12-11 | Applied Materials, Inc. | Barrier layer for electroplating processes |
| JP3408463B2 (ja) * | 1999-08-17 | 2003-05-19 | 日本電気株式会社 | 半導体装置の製造方法 |
| US6177316B1 (en) * | 1999-10-05 | 2001-01-23 | Advanced Micro Devices, Inc. | Post barrier metal contact implantation to minimize out diffusion for NAND device |
| US6361880B1 (en) * | 1999-12-22 | 2002-03-26 | International Business Machines Corporation | CVD/PVD/CVD/PVD fill process |
| US7262130B1 (en) | 2000-01-18 | 2007-08-28 | Micron Technology, Inc. | Methods for making integrated-circuit wiring from copper, silver, gold, and other metals |
| US6420262B1 (en) | 2000-01-18 | 2002-07-16 | Micron Technology, Inc. | Structures and methods to enhance copper metallization |
| US6376370B1 (en) | 2000-01-18 | 2002-04-23 | Micron Technology, Inc. | Process for providing seed layers for using aluminum, copper, gold and silver metallurgy process for providing seed layers for using aluminum, copper, gold and silver metallurgy |
| US7211512B1 (en) | 2000-01-18 | 2007-05-01 | Micron Technology, Inc. | Selective electroless-plated copper metallization |
| US6656831B1 (en) * | 2000-01-26 | 2003-12-02 | Applied Materials, Inc. | Plasma-enhanced chemical vapor deposition of a metal nitride layer |
| US6436819B1 (en) * | 2000-02-01 | 2002-08-20 | Applied Materials, Inc. | Nitrogen treatment of a metal nitride/metal stack |
| US6436820B1 (en) * | 2000-02-03 | 2002-08-20 | Applied Materials, Inc | Method for the CVD deposition of a low residual halogen content multi-layered titanium nitride film having a combined thickness greater than 1000 Å |
| US6423629B1 (en) | 2000-05-31 | 2002-07-23 | Kie Y. Ahn | Multilevel copper interconnects with low-k dielectrics and air gaps |
| US6674167B1 (en) | 2000-05-31 | 2004-01-06 | Micron Technology, Inc. | Multilevel copper interconnect with double passivation |
| KR100344836B1 (ko) * | 2000-07-22 | 2002-07-20 | 주식회사 하이닉스반도체 | 반도체 소자의 금속 박막 및 그의 형성 방법 |
| US6562715B1 (en) * | 2000-08-09 | 2003-05-13 | Applied Materials, Inc. | Barrier layer structure for copper metallization and method of forming the structure |
| US6559062B1 (en) | 2000-11-15 | 2003-05-06 | Agere Systems, Inc. | Method for avoiding notching in a semiconductor interconnect during a metal etching step |
| DE10101014A1 (de) * | 2001-01-05 | 2002-07-11 | Zeiss Carl | Beschichtung optischer Elemente, insbesondere für Verwendung mit Ultraviolettlicht |
| US6767832B1 (en) * | 2001-04-27 | 2004-07-27 | Lsi Logic Corporation | In situ liner barrier |
| US6528884B1 (en) * | 2001-06-01 | 2003-03-04 | Advanced Micro Devices, Inc. | Conformal atomic liner layer in an integrated circuit interconnect |
| US6849545B2 (en) * | 2001-06-20 | 2005-02-01 | Applied Materials, Inc. | System and method to form a composite film stack utilizing sequential deposition techniques |
| US20030008243A1 (en) * | 2001-07-09 | 2003-01-09 | Micron Technology, Inc. | Copper electroless deposition technology for ULSI metalization |
| US9708707B2 (en) | 2001-09-10 | 2017-07-18 | Asm International N.V. | Nanolayer deposition using bias power treatment |
| US6607976B2 (en) * | 2001-09-25 | 2003-08-19 | Applied Materials, Inc. | Copper interconnect barrier layer structure and formation method |
| US6734097B2 (en) * | 2001-09-28 | 2004-05-11 | Infineon Technologies Ag | Liner with poor step coverage to improve contact resistance in W contacts |
| US6747445B2 (en) | 2001-10-31 | 2004-06-08 | Agere Systems Inc. | Stress migration test structure and method therefor |
| US7659209B2 (en) * | 2001-11-14 | 2010-02-09 | Canon Anelva Corporation | Barrier metal film production method |
| TWI253478B (en) * | 2001-11-14 | 2006-04-21 | Mitsubishi Heavy Ind Ltd | Barrier metal film production apparatus, barrier metal film production method, metal film production method, and metal film production apparatus |
| US6777328B2 (en) * | 2002-01-31 | 2004-08-17 | Oki Electric Industry Co., Ltd. | Method of forming multilayered conductive layers for semiconductor device |
| US20040203230A1 (en) * | 2002-01-31 | 2004-10-14 | Tetsuo Usami | Semiconductor device having multilayered conductive layers |
| KR100564605B1 (ko) * | 2004-01-14 | 2006-03-28 | 삼성전자주식회사 | 반도체 소자의 금속 배선 형성 방법 |
| US20080070405A1 (en) * | 2002-05-30 | 2008-03-20 | Park Jae-Hwa | Methods of forming metal wiring layers for semiconductor devices |
| KR100475117B1 (ko) * | 2002-11-19 | 2005-03-11 | 삼성전자주식회사 | 반도체 소자의 금속 배선 형성 방법 |
| US7713592B2 (en) | 2003-02-04 | 2010-05-11 | Tegal Corporation | Nanolayer deposition process |
| US9121098B2 (en) | 2003-02-04 | 2015-09-01 | Asm International N.V. | NanoLayer Deposition process for composite films |
| KR100543458B1 (ko) * | 2003-06-03 | 2006-01-20 | 삼성전자주식회사 | 반도체 장치의 도전성 구조체 형성 방법 |
| US7064056B2 (en) * | 2003-06-13 | 2006-06-20 | Taiwan Semiconductor Manufacturing Co., Ltd. | Barrier layer stack to prevent Ti diffusion |
| US7220665B2 (en) | 2003-08-05 | 2007-05-22 | Micron Technology, Inc. | H2 plasma treatment |
| US7335556B2 (en) * | 2004-06-14 | 2008-02-26 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of semiconductor device |
| KR20060079461A (ko) * | 2004-12-31 | 2006-07-06 | 동부일렉트로닉스 주식회사 | 반도체 소자의 금속배선 형성방법 |
| US7407875B2 (en) * | 2006-09-06 | 2008-08-05 | International Business Machines Corporation | Low resistance contact structure and fabrication thereof |
| JP5670085B2 (ja) * | 2010-04-05 | 2015-02-18 | 株式会社アルバック | 半導体装置の製造方法 |
| CN102263031A (zh) * | 2010-05-26 | 2011-11-30 | 上海宏力半导体制造有限公司 | 沟槽型vmos晶体管制作方法 |
| US20130299901A1 (en) * | 2011-09-29 | 2013-11-14 | Force Mos Technology Co., Ltd. | Trench mosfet structures using three masks process |
| FR3017993B1 (fr) * | 2014-02-27 | 2017-08-11 | Commissariat Energie Atomique | Procede de realisation d'une structure par assemblage d'au moins deux elements par collage direct |
| US9650713B2 (en) | 2015-03-12 | 2017-05-16 | Kennamtetal Inc. | PVD-coated cutting tools and method for making the same |
| KR102781934B1 (ko) | 2016-12-30 | 2025-03-19 | 삼성디스플레이 주식회사 | 도전 패턴 및 이를 구비하는 표시 장치 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5232871A (en) * | 1990-12-27 | 1993-08-03 | Intel Corporation | Method for forming a titanium nitride barrier layer |
| US5378660A (en) * | 1993-02-12 | 1995-01-03 | Applied Materials, Inc. | Barrier layers and aluminum contacts |
| US5420072A (en) * | 1994-02-04 | 1995-05-30 | Motorola, Inc. | Method for forming a conductive interconnect in an integrated circuit |
| US5712193A (en) * | 1994-12-30 | 1998-01-27 | Lucent Technologies, Inc. | Method of treating metal nitride films to reduce silicon migration therein |
| KR100220935B1 (ko) * | 1995-12-15 | 1999-09-15 | 김영환 | 메탈 콘택 형성방법 |
| US5776831A (en) * | 1995-12-27 | 1998-07-07 | Lsi Logic Corporation | Method of forming a high electromigration resistant metallization system |
-
1997
- 1997-09-30 US US08/941,556 patent/US5972179A/en not_active Expired - Lifetime
-
1998
- 1998-09-08 TW TW087114879A patent/TW396566B/zh not_active IP Right Cessation
- 1998-09-28 KR KR1019980040192A patent/KR100298970B1/ko not_active Expired - Fee Related
- 1998-09-29 JP JP27511798A patent/JP3386385B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11163141A (ja) | 1999-06-18 |
| TW396566B (en) | 2000-07-01 |
| US5972179A (en) | 1999-10-26 |
| KR100298970B1 (ko) | 2001-10-19 |
| KR19990030184A (ko) | 1999-04-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3386385B2 (ja) | シリコン集積回路の製造方法 | |
| US5567987A (en) | Semiconductor device having a multi-layer metallization structure | |
| JP3094004B2 (ja) | 半導体ウェーハ上へのタングステン層のｃｖｄ蒸着方法 | |
| US5834372A (en) | Pretreatment of semiconductor substrate | |
| US6194310B1 (en) | Method of forming amorphous conducting diffusion barriers | |
| US5378660A (en) | Barrier layers and aluminum contacts | |
| US5498768A (en) | Process for forming multilayer wiring | |
| US6537910B1 (en) | Forming metal silicide resistant to subsequent thermal processing | |
| US8053365B2 (en) | Methods for forming all tungsten contacts and lines | |
| JP3562628B2 (ja) | 拡散バリア膜、多層配線構造、およびそれらの製造方法 | |
| US6554914B1 (en) | Passivation of copper in dual damascene metalization | |
| US6607976B2 (en) | Copper interconnect barrier layer structure and formation method | |
| US5677244A (en) | Method of alloying an interconnect structure with copper | |
| US6054382A (en) | Method of improving texture of metal films in semiconductor integrated circuits | |
| US6066358A (en) | Blanket-selective chemical vapor deposition using an ultra-thin nucleation layer | |
| EP0794568A2 (en) | Blanket-selective deposition of cvd aluminum and reflectivity improvement using a self-aligning ultra-thin layer | |
| US6410986B1 (en) | Multi-layered titanium nitride barrier structure | |
| KR20020063206A (ko) | 티탄실리콘나이트라이드막의 성막방법,티탄실리콘나이트라이드막으로 이루어진 확산방지막,반도체장치 및 그 제조방법, 및티탄실리콘나이트라이드막의 성막장치 | |
| US5994775A (en) | Metal-filled via/contact opening with thin barrier layers in integrated circuit structure for fast response, and process for making same | |
| US6120842A (en) | TiN+Al films and processes | |
| EP1122332A1 (en) | Method and apparatus for deposition of low residual halogen content TiN film | |
| JPH09186102A (ja) | 半導体装置の製造方法 | |
| JPH08264448A (ja) | 緻密なチタン窒化膜及び緻密なチタン窒化膜／薄膜のチタンシリサイドの形成方法及びこれを用いた半導体素子の製造方法 | |
| JPH0922907A (ja) | 埋め込み導電層の形成方法 | |
| US6069073A (en) | Method for forming diffusion barrier layers |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080110 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090110 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090110 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100110 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110110 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110110 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120110 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130110 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130110 Year of fee payment: 10 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |