JP3387291B2 - Semiconductor device - Google Patents
Semiconductor deviceInfo
- Publication number
- JP3387291B2 JP3387291B2 JP26725395A JP26725395A JP3387291B2 JP 3387291 B2 JP3387291 B2 JP 3387291B2 JP 26725395 A JP26725395 A JP 26725395A JP 26725395 A JP26725395 A JP 26725395A JP 3387291 B2 JP3387291 B2 JP 3387291B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- electrode
- injector
- drain
- potential
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Junction Field-Effect Transistors (AREA)
Description
【0001】[0001]
【発明の属する技術分野】本発明は、バイポーラ型でノ
ーマリ・オフ型の縦型パワー素子に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a bipolar normally-off vertical power device.
【0002】[0002]
【従来の技術】従来技術として、特許公開公報平6−2
52408号に開示された半導体装置を紹介する。図7
〜図10は、上記公報から引用したものである。図7は
素子の基本構造を説明する斜視図、図8は図7の前面と
同じ部分を示す断面図、図9は素子の平面図、図10は
図7の側面と同じ断面図である。図9の平面図中の線分
A−A'に沿って紙面に垂直に切った断面図が図8であ
り、同じく線分B−B'に沿って切った断面図が図10
にあたるという関係にある。なお、上記図7と図9にお
いては、説明のため表面の電極である金属膜ならびに表
面保護膜を除去した様子を描いている。2. Description of the Related Art As a prior art, Japanese Patent Laid-Open Publication No. 6-2
The semiconductor device disclosed in No. 52408 will be introduced. Figure 7
10 is quoted from the above publication. 7 is a perspective view for explaining the basic structure of the device, FIG. 8 is a cross-sectional view showing the same portion as the front face of FIG. 7, FIG. 9 is a plan view of the device, and FIG. 10 is the same cross-sectional view as the side face of FIG. FIG. 8 is a sectional view taken along line AA ′ in the plan view of FIG. 9 perpendicularly to the paper surface, and FIG. 10 is a sectional view taken along line BB ′ similarly.
It has a relationship of hitting. Note that, in FIGS. 7 and 9, for the sake of explanation, a state in which the metal film which is the electrode on the surface and the surface protective film are removed is drawn.
【0003】初めに素子構造を説明する。なお、この従
来例は本出願人の出願によるもので、各部名称について
は便宜上、上記公報の内容を逸脱しない範囲内で適宜変
更して記載する。上記の図中、1はn+型の基板領域、
2はn型のドレイン領域、3はn+型のソース領域、4
はMOS型電極、5は絶縁膜である。MOS型電極4は
高濃度のp+型ポリシリコンよりなる。11はドレイン
電極で、基板領域1とオーミックコンタクトしている。
13はソース電極で、ソース領域3とMOS型電極4と
にオーミックコンタクトしてる。すなわち、MOS型電
極4はソース電位に固定されている。よってこのMOS
型電極4と絶縁膜5を合わせて「固定電位絶縁電極」6
と呼ぶ。この固定電位絶縁電極6の断面構造は図8に示
すようにたとえば「U」の字のように側壁がほぼ垂直な
溝の中に形成されている。First, the device structure will be described. This conventional example is filed by the applicant of the present invention, and the names of each part will be appropriately changed and described within the range not departing from the contents of the above publication. In the above figure, 1 is an n + type substrate region,
2 is an n-type drain region, 3 is an n + -type source region, 4
Is a MOS type electrode, and 5 is an insulating film. The MOS type electrode 4 is made of high concentration p + type polysilicon. A drain electrode 11 is in ohmic contact with the substrate region 1.
A source electrode 13 is in ohmic contact with the source region 3 and the MOS electrode 4. That is, the MOS electrode 4 is fixed at the source potential. Therefore this MOS
Formed electrode 4 and insulating film 5 are combined to form "fixed potential insulating electrode" 6
Call. As shown in FIG. 8, the sectional structure of the fixed potential insulating electrode 6 is formed in a groove whose side wall is substantially vertical like a letter "U".
【0004】さらに図8において固定電位絶縁電極6の
間に挟まれたドレイン領域2の部分をチャネル領域7と
呼ぶ。固定電位絶縁電極6の周辺のドレイン領域2に
は、この状態でMOS型電極4から、仕事関数差に起因
する電界によって空乏領域が形成されているが、この固
定電位絶縁電極6に挟まれたチャネル領域7にはこの空
乏領域によって主電流を形成する伝導電子に対してポテ
ンシャル障壁が形成されており、このままではソース領
域3とドレイン領域2とは遮断状態になっている。な
お、チャネル領域の構造はこのポテンシャル障壁を形成
するため、チャネル厚みHはできるだけ狭くする方が望
ましい。一例としてはチャネル厚みHは2μm程度であ
る。さらに、ドレイン電界が強まってもチャネルがパン
チスルーしないように図8中に示すチャネル長Lはチャ
ネル厚みHの2〜3倍以上に設定されている。Further, the portion of the drain region 2 sandwiched between the fixed potential insulating electrodes 6 in FIG. 8 is called a channel region 7. In this state, a depletion region is formed in the drain region 2 around the fixed potential insulating electrode 6 from the MOS type electrode 4 due to the electric field due to the work function difference. A potential barrier is formed in the channel region 7 by the depletion region for conduction electrons that form the main current, and the source region 3 and the drain region 2 are in a cutoff state as they are. Since the structure of the channel region forms this potential barrier, it is desirable to make the channel thickness H as narrow as possible. As an example, the channel thickness H is about 2 μm. Further, the channel length L shown in FIG. 8 is set to 2 to 3 times or more the channel thickness H so that the channel does not punch through even if the drain electric field is increased.
【0005】さらに、絶縁膜5に接してソース領域3と
は離れたところに、p型のインジェクタ領域8が存在す
る。図10中、18はこのインジェクタ領域8とオーミ
ックコンタクトする電極で「注入電極」と呼ぶ。さら
に、9は層間絶縁膜であり、図中の破線は図9との関係
からわかるように、紙面の奥行き方向にある固定電位絶
縁電極6の存在を示したものである。Further, a p-type injector region 8 exists in a position in contact with the insulating film 5 and away from the source region 3. In FIG. 10, reference numeral 18 denotes an electrode which makes ohmic contact with the injector region 8 and is called an "injection electrode". Further, 9 is an interlayer insulating film, and the broken line in the figure shows the existence of the fixed potential insulating electrode 6 in the depth direction of the paper surface, as can be seen from the relationship with FIG.
【0006】次に動作を説明する。この素子は、例えば
ソース電極13は接地(0Vに)され、ドレイン電極1
1は負荷を介してしかるべき正の電位を与えて使用す
る。まず、注入電極18が接地されているとき、素子は
遮断状態にある。またこの状態でドレイン領域2にはこ
のドレイン電位によって空乏層がのびている。空乏層中
で対発生した微量のキャリアのうち、伝導電子はn+型
基板領域1を通ってドレイン電極11へ流れ去り、正孔
は表面の絶縁膜5の界面に到達する。しかし、それによ
って絶縁膜界面の電位が上昇すると、正孔はこれと接す
る電位の低いp型インジェクタ領域8へと移動し、注入
電極18を通って流れ去る。よって、チャネル領域に正
孔が停滞することはなく、素子は遮断状態を保ち続け
る。Next, the operation will be described. In this element, for example, the source electrode 13 is grounded (at 0 V) and the drain electrode 1
1 is used by applying an appropriate positive potential via a load. First, when the injection electrode 18 is grounded, the device is in the cutoff state. Further, in this state, a depletion layer extends in the drain region 2 due to the drain potential. Among a small amount of carriers generated in the depletion layer, conduction electrons flow away to the drain electrode 11 through the n + type substrate region 1, and holes reach the interface of the insulating film 5 on the surface. However, when the potential at the interface of the insulating film rises due to this, the holes move to the p-type injector region 8 having a low potential in contact therewith, and flow away through the injection electrode 18. Therefore, holes do not stagnate in the channel region, and the element keeps the cutoff state.
【0007】次にターンオンであるが、注入電極18の
電位すなわちp型インジェクタ領域8の電位に例えば+
0.5Vを印加すると、正孔は上記とは逆にp型インジ
ェクタ領域8から、これが接している絶縁膜5の界面へ
と流れ込んで界面の電位を上昇させる。するとこの正孔
はMOS型電極4からチャネル領域7への電気力線を遮
蔽し、チャネル領域7中のポテンシャル障壁を低下させ
る。すなわち、これによってドレイン領域2とソース領
域3は導通状態となる。さらに、注入電極18の電位を
上げてゆくと、p型インジェクタ領域8と周辺のn型領
域からなるpn接合が順バイアスされ、正孔は直接ドレ
イン領域2ならびにチャネル領域7へと注入される。す
ると耐圧を保つために不純物濃度を薄く、高抵抗に作ら
れていたこれらn型領域は伝導度が高められ、電流は低
い抵抗で流れるようになる。このようにチャネル領域7
を正孔の導電路として使用するため、固定電位絶縁電極
6は図7〜図10に示すようにストライプ状に形成され
ている。Next, although it is turned on, the potential of the injection electrode 18, that is, the potential of the p-type injector region 8 is, for example, +
When 0.5 V is applied, holes flow from the p-type injector region 8 to the interface of the insulating film 5 in contact therewith, contrary to the above, and raise the potential of the interface. Then, the holes block lines of electric force from the MOS electrode 4 to the channel region 7 and lower the potential barrier in the channel region 7. That is, this brings the drain region 2 and the source region 3 into conduction. When the potential of the injection electrode 18 is further increased, the pn junction composed of the p-type injector region 8 and the peripheral n-type region is forward biased, and holes are directly injected into the drain region 2 and the channel region 7. Then, in order to maintain the breakdown voltage, the impurity concentration is made thin, and the conductivity of these n-type regions, which have been made to have high resistance, is increased, and the current flows with low resistance. In this way, the channel region 7
Is used as a hole conduction path, the fixed potential insulating electrode 6 is formed in a stripe shape as shown in FIGS.
【0008】一度このようにして電流が流れるようにな
ると、この素子は電流制御型素子として捉えることがで
きる。注入電流を一定とした電流・電圧曲線は、たとえ
ば図11に示すように縦型バイポーラトランジスタのそ
れと同形である。すなわち、ドレイン電位が低いところ
では、電流曲線はドレイン電位にほぼ比例して急な傾き
を示しているが(線形領域)、ドレイン電位が高くなる
と電流曲線の傾きは極端に鈍りだし(疑似飽和領域)、
さらにドレイン電位が高いところではほぼ電流値が飽和
する。Once the current flows in this way, this element can be regarded as a current control type element. A current-voltage curve with a constant injection current has the same shape as that of a vertical bipolar transistor as shown in FIG. 11, for example. That is, when the drain potential is low, the current curve shows a steep slope almost in proportion to the drain potential (linear region), but when the drain potential becomes high, the slope of the current curve becomes extremely dull (pseudo saturation region). ),
Further, the current value is almost saturated where the drain potential is high.
【0009】さて、この素子を高電流容量のスイッチン
グデバイスとして使用する場合、動作点は図11中の点
Aに示すようになるべくドレイン電位が低いところで使
う方が素子内の電力損失が少なくてよい。点Cのような
状態で動作させると、より大きな電流を流せるが素子内
での電力損失が数倍になってしまう。ところで図12は
図11中の点Aの状態と点Cの状態に関して、図10中
のソース領域3の直下のドレイン領域における正孔の密
度分布を模式的に説明したグラフである。グラフの横軸
は正孔濃度を示す線形軸で、縦軸は位置を示し、図10
に対応して上部がソース領域3、下部が基板領域1に対
応している。すなわち、図11中の点Aのような状況で
は、注入された正孔は拡散現象により図12中の実線で
示したように広がり、ドレイン領域2の全域を高注入水
準状態としていて、ドレイン領域2は低抵抗になってい
る。なお、ここで濃度分布が表面で高く基板領域に近づ
くにしたがって低くなっているのは、基板領域1の方が
僅かに電位が高いためである。しかし、ドレイン電位が
上昇してきて図11中の点Cのような状況となると、ド
レイン領域2中の正孔分布は図12中の破線で示したよ
うな分布となり、基板領域1に近いドレイン領域2には
高注入水準状態でない領域が現われる。この伝導度変調
されていない領域がドレイン電位の上昇とともにドレイ
ン領域2中に広がるので、ドレイン電位の上昇とともに
素子の抵抗が上昇することになる。なお、このような縦
型デバイスのドレイン領域が全域空乏化され、バイポー
ラトランジスタのベース領域が活性状態となって電流値
が飽和するのは、さらにドレイン電位の高い領域であ
り、図11の点Cのような領域は「疑似飽和領域」と呼
ばれている。When this element is used as a switching device having a high current capacity, the operating point is as shown by point A in FIG. . When operated in the state of point C, a larger current can flow, but the power loss in the element becomes several times. By the way, FIG. 12 is a graph schematically explaining the density distribution of holes in the drain region immediately below the source region 3 in FIG. 10 regarding the state of point A and the state of point C in FIG. The horizontal axis of the graph is the linear axis showing the hole concentration, and the vertical axis is the position.
The upper part corresponds to the source region 3 and the lower part corresponds to the substrate region 1. That is, in the situation like the point A in FIG. 11, the injected holes spread as shown by the solid line in FIG. 12 due to the diffusion phenomenon, and the entire drain region 2 is in the high injection level state, 2 has low resistance. The concentration distribution is higher on the surface and lower as it approaches the substrate region because the substrate region 1 has a slightly higher potential. However, when the drain potential rises and a situation like the point C in FIG. 11 is reached, the hole distribution in the drain region 2 becomes the distribution shown by the broken line in FIG. 12, and the drain region close to the substrate region 1 In 2, a region which is not in a high injection level state appears. Since the region where the conductivity is not modulated spreads in the drain region 2 as the drain potential increases, the resistance of the device increases as the drain potential increases. It is to be noted that the drain region of such a vertical device is entirely depleted, the base region of the bipolar transistor is activated, and the current value is saturated in a region having a higher drain potential, which is indicated by point C in FIG. Such a region is called "pseudo saturation region".
【0010】さらに、この素子のターンオフ時のことを
考えると、この素子を導通状態から遮断状態へ転じる為
には、前記注入電極18すなわちp型インジェクタ領域
8の電位を負に転じる。するとp型インジェクタ領域8
からの正孔注入が止むばかりか、ドレイン領域2内の過
剰正孔がp型インジェクタ領域8へと流れ出して行く
が、この過剰正孔密度がある程度下がるまでは主電流が
流れ続ける。すなわちこの時間は蓄積時間と呼ばれてい
るもので、図中点Aのような動作点ではこれが長くな
り、迅速なスイッチングが出来なくなる。よって、素子
が低損失で主電流を流すことと迅速なスイッチングの両
方を考えると、このデバイスの動作点は図11中の点B
のような処で使用するのが望ましい。Further, considering the turn-off of this element, in order to change this element from the conductive state to the cut-off state, the potential of the injection electrode 18, that is, the p-type injector region 8 is changed to the negative potential. Then, p-type injector region 8
In addition to stopping the injection of holes, the excess holes in the drain region 2 flow out to the p-type injector region 8, but the main current continues to flow until the excess hole density decreases to some extent. That is, this time is called an accumulation time, and at an operating point such as point A in the figure, this becomes long and rapid switching cannot be performed. Therefore, considering both the main current flowing with low loss and quick switching, the operating point of this device is point B in FIG.
It is desirable to use it in places such as.
【0011】上記のような構造においては、さらに、少
ない制御電流(インジェクタ電流)で主電流を流せる方
がよいが、そのような改良には図7〜図10に示すよう
な従来例の構造には、以下のような限界があった。In the structure as described above, it is better that the main current can be made to flow with a small control current (injector current). For such an improvement, the structure of the conventional example as shown in FIGS. Had the following limitations.
【0012】一定の注入電流値で図11の電流曲線が線
形領域から疑似飽和領域へ移行するポイント(点B)の
ドレイン電位の値を上げれば結果的により大きな主電流
を低損失で流すことが出来るのだが、その方策には次の
ようなものがあり、それぞれに限界がある。図10にお
いてp型インジェクタ領域8から注入された正孔の殆ど
は、最終的にはソース領域3へ飛び込むか、あるいはド
レイン領域2の中で電子と対消滅する。If the value of the drain potential at the point (point B) at which the current curve of FIG. 11 shifts from the linear region to the pseudo saturation region is increased at a constant injection current value, a larger main current can eventually flow with low loss. You can, but there are the following measures, and each has its limits. In FIG. 10, most of the holes injected from the p-type injector region 8 eventually jump into the source region 3 or pair annihilate with the electrons in the drain region 2.
【0013】そこで第一に、ソース領域3の面積を減ら
して正孔がソース領域3へ飛び込む割合を制限すること
で、少ない正孔電流でより効率的にドレイン領域2を伝
導度変調するという手立てがある。しかし、ソース領域
3を小さく形成するには技術上の限界もあり、またその
面積をあまりに小さくしてしまうと、かえってオン抵抗
が増大してしまうので、そこには自ずと最適値が存在す
る。Therefore, first, by reducing the area of the source region 3 to limit the rate of holes jumping into the source region 3, a method of conducting conductivity modulation of the drain region 2 more efficiently with a small hole current. There is. However, there is a technical limit to forming the source region 3 in a small size, and if the area is made too small, the on-resistance rather increases, so that the optimum value naturally exists.
【0014】また、第二にソース領域3とインジェクタ
領域8の距離についても、あまり近づけてしまうと、イ
ンジェクタ領域8から注入された正孔は、ドレイン領域
2へ充分に拡散してこれを伝導度変調する事なくソース
領域3へ流れ去ってしまうし、逆に離しすぎると途中の
ドレイン領域2内での再結合によって、肝心の主電流経
路であるソース領域3直下のドレイン領域2の伝導度が
効果的に高められない。また、ドレイン領域2の厚さに
は素子耐圧によってほぼ規定されているので、これらの
幾何学的配置においても最適値が存在する。Secondly, if the distance between the source region 3 and the injector region 8 is too close, the holes injected from the injector region 8 are sufficiently diffused to the drain region 2 and the conductivity thereof is increased. It flows away to the source region 3 without modulation, and conversely, if it is separated too much, the conductivity of the drain region 2 directly below the source region 3 which is the main current path of the main is due to recombination in the drain region 2 on the way. It cannot be increased effectively. Further, since the thickness of the drain region 2 is substantially regulated by the breakdown voltage of the device, there is an optimum value in these geometrical arrangements.
【0015】[0015]
【発明が解決しようとする課題】このように従来の構造
では各領域の距離や寸法を変更して素子の電流特性の線
形領域を広げようとする方策には限界があった。本発明
はこのような問題点に着目し、線形領域の広い電流制御
型素子を提供することを目的としている。As described above, in the conventional structure, there is a limit to the measures for expanding the linear region of the current characteristics of the device by changing the distance and size of each region. The present invention focuses on such problems and aims to provide a current control type element having a wide linear region.
【0016】[0016]
【課題を解決するための手段】上記の目的を達成するた
め、本発明においては特許請求項の範囲に記載するよう
な構成をとる。すなわち、請求項1に記載の発明におい
ては、まず基本となる半導体装置は、基板であるドレイ
ン領域(例えばn型)の表面に同じ導電型のソース領域
を設け、さらにたとえば断面形状がU字型をした固定電
位絶縁電極を、ソース領域を挟み込むように設置する。
ここで、固定電位絶縁電極に挟まれたドレイン領域がチ
ャネル領域となる。この固定電位絶縁電極はソース電極
と同電位に保たれていて、かつ接するドレイン領域なら
びにチャネル領域に空乏層を形成するような仕事関数の
材料、例えばここではp型多結晶半導体からなる。さら
に、ドレイン領域と固定電位絶縁電極の絶縁膜に接し、
ソース領域には接しない、反対導電型のインジェクタ領
域を設けた構成である。In order to achieve the above object, the present invention has a structure as set forth in the claims. That is, in the invention described in claim 1, the basic semiconductor device is such that the source region of the same conductivity type is provided on the surface of the drain region (for example, n-type) that is the substrate, and the cross-sectional shape is U-shaped. The fixed potential insulated electrode having the above structure is installed so as to sandwich the source region.
Here, the drain region sandwiched by the fixed potential insulating electrodes becomes the channel region. The fixed potential insulating electrode is kept at the same potential as the source electrode and is made of a material having a work function such as forming a depletion layer in the drain region and the channel region which are in contact with each other, for example, a p-type polycrystalline semiconductor here. Furthermore, contact the drain region and the insulating film of the fixed potential insulating electrode,
In this structure, an injector region of opposite conductivity type, which is not in contact with the source region, is provided.
【0017】すなわち、デバイスの遮断時は、この固定
電位絶縁電極のつくる空乏層によってチャネル領域内に
多数キャリア(ここでは伝導電子)に対するポテンシャ
ル障壁が形成され、ソース領域とドレイン領域とは電気
的に遮断されている。さらに、導通時には外部からイン
ジェクタ領域に適当な所定の電位を印加し、インジェク
タ領域が接している固定電位絶縁電極の絶縁膜界面へ少
数キャリア(ここでは正孔)を導入することで、固定電
位絶縁電極のp型多結晶半導体からn型のチャネル領域
への電界を遮蔽し、空乏層で形成しているポテンシャル
障壁を減少もしくは消滅させてチャネルを開く。さらに
は、インジェクタ領域からドレイン領域へ正孔を注入す
ることでドレイン領域の伝導度を向上させる。That is, when the device is cut off, the depletion layer formed by the fixed potential insulating electrode forms a potential barrier for majority carriers (here, conduction electrons) in the channel region, and the source region and the drain region are electrically connected. It has been cut off. Furthermore, by applying an appropriate predetermined potential to the injector region from the outside during conduction, and introducing minority carriers (holes here) to the insulating film interface of the fixed potential insulating electrode in contact with the injector region, fixed potential insulation is achieved. The electric field from the p-type polycrystalline semiconductor of the electrode to the n-type channel region is shielded, and the potential barrier formed by the depletion layer is reduced or eliminated to open the channel. Furthermore, the conductivity of the drain region is improved by injecting holes from the injector region into the drain region.
【0018】このような構造の半導体装置において、さ
らに、インジェクタ領域からn型領域へ注入される正孔
(少数キャリア)の主たる経路である、半導体基体表面
のチャネル領域方向に沿ったソース領域からインジェク
タ領域までの長さ(例えば後記図1、図3のaに相当)
を、ソース領域とインジェクタ領域の最短距離(例えば
後記図1、図3のbに相当)よりも長くした構成とす
る。In the semiconductor device having such a structure, the surface of the semiconductor substrate , which is a main path for holes (minority carriers) injected from the injector region to the n-type region, is further provided.
From the source region to the injector region along the direction of the channel region of (for example, corresponding to a in FIGS. 1 and 3 described later)
Is longer than the shortest distance between the source region and the injector region (e.g., corresponding to b in FIGS. 1 and 3 described later).
【0019】さらに請求項2に記載する発明において
は、上記請求項1に記載の発明を実現する手段として、
帯状に形成されたインジェクタ領域と、これと並行して
配置された帯状のソース領域に接する直線形状の固定電
位絶縁電極が、帯状のインジェクタ領域と直角以外の角
度で接する構成とする。Further, in the invention described in claim 2, as means for realizing the invention described in claim 1,
The strip-shaped injector region and the linear fixed-potential insulated electrode in contact with the strip-shaped source region arranged in parallel with the strip-shaped injector region are in contact with the strip-shaped injector region at an angle other than a right angle.
【0020】さらに前記請求項3に記載する発明におい
ては、上記請求項1に記載の発明を実現する手段とし
て、半導体基体表面から見て長さ方向の両側を前記固定
電位絶縁電極に挟まれ、インジェクタ領域からソース領
域へ至るチャネル領域の形状が、湾曲もしくは蛇行もし
くは渦巻きの形状をなす構成とする。Further, in the invention described in claim 3, as a means for realizing the invention described in claim 1, both sides in the length direction viewed from the surface of the semiconductor substrate are fixed.
The channel region sandwiched by the potential insulated electrodes and extending from the injector region to the source region has a curved, meandering, or spiral shape.
【0021】さらに請求項4に記載する発明において
は、上記請求項1から請求項3のいずれかに記載の発明
において、前記固定電位絶縁電極の存在する溝の側壁の
主たる面を、そこに存在する前記絶縁膜の界面に形成さ
れる反転層にとって移動度の高い面方位で形成したもの
である。Further, in the invention described in claim 4, in the invention described in any one of claims 1 to 3, the main surface of the side wall of the groove in which the fixed potential insulated electrode exists is present there. The inversion layer formed at the interface of the insulating film has a plane orientation with high mobility.
【0022】次に、作用を説明する。Next, the operation will be described.
【0023】まず、前記請求項1に記載した構成とする
と、素子の導通状態において前記インジェクタ領域から
注入される少数キャリア(ここでは正孔)は前記ドレイ
ン領域内を拡散してこれを伝導度変調し、やがて前記ソ
ース領域へと流れ込む。ところで前記図11中の点Aの
ような、低いドレイン電位で大きな主電流を流す状況で
は、ドレイン領域内の正孔分布は前記図12中の実線の
ように前記ドレイン領域の前記基板領域との境界付近ま
で高水準に存在している。ということは、このような状
況ではインジェクタ領域と基板領域との間も順バイアス
状態になるということである。よって、ドレイン電位が
上昇してもこのような条件であり続けるためには、その
時のインジェクタ領域の電位も高くなければならない。
しかし、この注入電流の主たる経路は、素子の表面領域
すなわち固定電位絶縁電極に挟まれた前記チャネル領域
であり、従来例のような構造でインジェクタ領域の電位
を高くしてしまうと注入される電流値も増えてしまう。
そこで前記請求項1に記載したように、この主たる電流
路であるインジェクタ領域からソース領域へと通じるチ
ャネル領域の長さを両者の最短距離より長くすると、イ
ンジェクタ領域からソース領域へ電流が流れる際の抵抗
は上昇し、注入された正孔はより有効にドレイン領域内
へ拡散する。すなわち注入電流量が同じであるとき、前
記図11中の電流曲線が直線領域から疑似飽和領域へ移
行する点Bはドレイン領域の高い方へ移行し、直線領域
は広がり、結果的に大きな主電流を低損失で流すことが
出来る。First, according to the structure described in claim 1, the minority carriers (here, holes) injected from the injector region in the conductive state of the element diffuse in the drain region to modulate the conductivity. Then, it eventually flows into the source region. By the way, in a situation where a large main current flows at a low drain potential, such as the point A in FIG. 11, the hole distribution in the drain region is different from that of the substrate region in the drain region as shown by the solid line in FIG. It exists at a high level up to the boundary. This means that in such a situation, the injector region and the substrate region are also in the forward bias state. Therefore, even if the drain potential increases, the potential of the injector region at that time must also be high in order to continue such a condition.
However, the main route of this injection current is the surface region of the element, that is, the channel region sandwiched between the fixed potential insulated electrodes, and the current injected when the potential of the injector region is increased in the structure of the conventional example. The value also increases.
Therefore, as described in claim 1, when the length of the channel region leading from the injector region to the source region, which is the main current path, is made longer than the shortest distance between the two, the current flowing from the injector region to the source region is The resistance increases, and the injected holes diffuse more effectively into the drain region. That is, when the injected current amount is the same, the point B where the current curve in FIG. 11 shifts from the linear region to the pseudo saturation region shifts to the higher side of the drain region, the linear region widens, and as a result, a large main current flows. Can be flowed with low loss.
【0024】さらに、請求項2に記載の発明において
は、請求項1の発明を実現する手段として、帯状のイン
ジェクタ領域と、これと並行して配置されたソース領域
とを持った構成において、直線的な固定電位絶縁電極が
インジェクタ領域と斜めに接することにより、従来例よ
りチャネル領域が長くなる。たとえばその角度が45°
で接していれば、固定電位絶縁電極にそった前記インジ
ェクタ領域から前記ソース領域までの長さは、最短距離
の約1.4倍となり、その間の抵抗もこれに随って増加
する。この値は両者が直角以外の角度で接すれば、かな
らず1より大きくなる。Further, in a second aspect of the present invention, as means for realizing the first aspect of the present invention, a straight line is provided in a structure having a belt-shaped injector region and a source region arranged in parallel therewith. The fixed fixed-potential insulated electrode obliquely contacts the injector region, so that the channel region becomes longer than in the conventional example. For example, the angle is 45 °
, The length from the injector region to the source region along the fixed potential insulated electrode is about 1.4 times the shortest distance, and the resistance therebetween increases accordingly. This value is always greater than 1 if the two contact at an angle other than a right angle.
【0025】また、請求項3に記載の発明においては、
請求項1の発明を実現する手段として、固定電位絶縁電
極に挟まれたチャネル領域の形状を湾曲もしくは蛇行し
たもの、もしくは渦巻き状とすることで、さらに前記イ
ンジェクタ領域から前記ソース領域までの距離は長くな
り、両者の間の抵抗を高くすることが出来る。Further, in the invention described in claim 3,
As a means for realizing the invention of claim 1, the shape of the channel region sandwiched by the fixed potential insulated electrodes is curved or meandering or spiral, and the distance from the injector region to the source region is further reduced. It becomes longer and the resistance between them can be increased.
【0026】また、請求項4に記載の発明においては、
請求項1から請求項3までのいずれかの発明において、
ターンオフ時間を短くする構成である。すなわち、本半
導体装置がオン状態の時、ドレイン領域ならびにチャネ
ル領域には前記インジェクタ領域から正孔(少数キャリ
ア)が注入され、過剰なキャリアが存在している。しか
し、ターンオフ信号が印加されると、逆にインジェクタ
領域はこの過剰少数キャリアを吸い取るようになり、そ
の時、少数キャリアは前記固定絶縁電極の絶縁膜界面へ
集中して反転層を形成し、インジェクタ領域へと流れ
る。このときの反転層の移動度が高い面方位を選ぶこと
により、迅速なターンオフが実現される。Further, in the invention described in claim 4,
In any one of claims 1 to 3,
This is a configuration that shortens the turn-off time. That is, when the semiconductor device is in the ON state, holes (minority carriers) are injected from the injector region into the drain region and the channel region, and excess carriers exist. However, when the turn-off signal is applied, the injector region, on the contrary, absorbs this excess minority carrier, and at that time, the minority carrier concentrates on the insulating film interface of the fixed insulating electrode to form the inversion layer, and the injector region Flows to. By selecting a plane orientation in which the mobility of the inversion layer is high at this time, quick turn-off is realized.
【0027】[0027]
【発明の実施の形態】以下、本発明の実施の形態を詳細
に説明する。BEST MODE FOR CARRYING OUT THE INVENTION Embodiments of the present invention will be described in detail below.
【0028】図1〜図4は、本発明の第1の実施の形態
を示す図である。図1は素子の基本構造を説明するため
の斜視図、図2は図1の左前面との同じ部分を示す断面
図、図3は素子の平面図である。なお、この図3と上記
図1においては表面の電極(金属膜)を除いた様子を示
している。すなわち、図2は図3中の線分A―A'を含
んで紙面に垂直に切った断面を示す。また、図4は図3
中の線分B―B'を通って紙面に垂直な平面で切った断
面図である。なお、この実施の形態では半導体をシリコ
ンとして説明する。1 to 4 are views showing a first embodiment of the present invention. 1 is a perspective view for explaining the basic structure of the device, FIG. 2 is a cross-sectional view showing the same part as the left front surface of FIG. 1, and FIG. 3 is a plan view of the device. It should be noted that FIG. 3 and FIG. 1 show a state in which the electrode (metal film) on the surface is removed. That is, FIG. 2 shows a cross section taken along a line perpendicular to the paper surface including the line segment AA ′ in FIG. In addition, FIG.
FIG. 5 is a cross-sectional view taken along a plane perpendicular to the plane of the drawing through a line segment BB ′ in the inside. In this embodiment, the semiconductor will be described as silicon.
【0029】素子の構造を説明する。図1〜図4中にお
いて、1は基板であるn+型基板領域、2はn型ドレイ
ン領域、3はn+型ソース領域である。また、4はMO
S型電極であり、高濃度のp+型ポリシリコンよりな
る。11はドレイン電極で、基板領域1とオーミックコ
ンタクトしている。13はソース電極で、ソース領域3
とMOS型電極4とにオーミックコンタクトしてる。す
なわち、MOS型電極4はソース電位に固定されてい
る。よって、このMOS型電極4と絶縁膜5を合わせて
「固定電位絶縁電極」6と呼ぶことにする。この固定電
位絶縁電極6の断面構造は図2に示すようにたとえば
「U」の字のように側壁がほぼ垂直な溝の中に形成され
ている。The structure of the device will be described. 1 to 4, 1 is an n + type substrate region which is a substrate, 2 is an n type drain region, and 3 is an n + type source region. Also, 4 is MO
The S-type electrode is made of high-concentration p + -type polysilicon. A drain electrode 11 is in ohmic contact with the substrate region 1. 13 is a source electrode, which is the source region 3
Is in ohmic contact with the MOS type electrode 4. That is, the MOS electrode 4 is fixed at the source potential. Therefore, the MOS type electrode 4 and the insulating film 5 are collectively referred to as "fixed potential insulating electrode" 6. As shown in FIG. 2, the cross-sectional structure of the fixed potential insulating electrode 6 is formed in a groove whose side wall is substantially vertical like a letter "U".
【0030】さらに図2において固定電位絶縁電極6の
間に挟まれたドレイン領域2を、「チャネル領域」7と
呼ぶことにする。固定電位絶縁電極6の周辺のドレイン
領域2にはこの状態で、MOS型電極4との両者の仕事
関数差に起因する電界によって空乏領域が形成されてい
るが、この固定電位絶縁電極6に挟まれたチャネル領域
7には、この空乏領域によって主電流を形成する伝導電
子に対してポテンシャル障壁が形成されており、このま
まではソース領域3とドレイン領域2とは遮断状態にな
っている。なお、チャネル領域の構造はこのポテンシャ
ル障壁を形成するため、チャネル厚みHをできるだけ狭
くする方が望ましい。一例としてはチャネル厚みHは2
μm程度である。さらに、ドレイン電界が強まってもチ
ャネルがパンチスルーしないように図2中に示すチャネ
ル長Lはチャネル厚みHの2〜3倍以上に設定されてい
る。Further, in FIG. 2, the drain region 2 sandwiched between the fixed potential insulating electrodes 6 will be referred to as a "channel region" 7. In this state, a depletion region is formed in the drain region 2 around the fixed potential insulating electrode 6 by the electric field resulting from the work function difference between the drain electrode 2 and the MOS type electrode 4. The depletion region forms a potential barrier against the conduction electrons forming the main current in the opened channel region 7, and the source region 3 and the drain region 2 are in a cutoff state as they are. Since the structure of the channel region forms this potential barrier, it is desirable to make the channel thickness H as narrow as possible. As an example, the channel thickness H is 2
It is about μm. Further, the channel length L shown in FIG. 2 is set to 2 to 3 times or more the channel thickness H so that the channel does not punch through even if the drain electric field is increased.
【0031】さらに、絶縁膜5に接してソース領域3と
は離れたところに、p型のインジェクタ領域8が存在す
る。図4中、18はこのインジェクタ領域8とオーミッ
クコンタクトする電極で「注入電極」と呼ぶ。なお、図
4中の9は層間絶縁膜であり、破線は図3との関係から
分かるように、紙面の奥行き方向にある固定電位絶縁電
極の存在を示したものである。Furthermore, a p-type injector region 8 exists in a position in contact with the insulating film 5 and away from the source region 3. In FIG. 4, reference numeral 18 denotes an electrode which makes ohmic contact with the injector region 8 and is called an "injection electrode". Reference numeral 9 in FIG. 4 denotes an interlayer insulating film, and the broken line indicates the presence of a fixed potential insulating electrode in the depth direction of the paper surface, as can be seen from the relationship with FIG.
【0032】また、図3において、この実施の形態では
固定電位絶縁電極6は直線上の側壁をもち、p型インジ
ェクタ領域8に対して45°の角度で接している。すな
わち、p型インジェクタ領域8とソース領域3との直線
距離に対して固定電位絶縁電極6に沿った両者の距離
は、約1.4倍になっている。Further, in FIG. 3, in this embodiment, the fixed potential insulating electrode 6 has a linear side wall and is in contact with the p-type injector region 8 at an angle of 45 °. That is, the distance between the p-type injector region 8 and the source region 3 along the fixed potential insulated electrode 6 is about 1.4 times the linear distance.
【0033】次に動作を説明する。この素子は、例えば
ソース電極13は接地(0Vに)され、ドレイン電極1
1は負荷を介してしかるべき正の電位を与えて使用す
る。まず、注入電極18が接地されているとき、素子は
遮断状態にある。またこの状態でドレイン領域2にはこ
のドレイン電位によって空乏層がのびている。空乏層中
で対発生した微量のキャリアのうち、伝導電子はそのま
まn+型基板領域1を通ってドレイン電極11へ流れ去
り、正孔は表面の絶縁膜5の界面に到達する。しかし、
それによって絶縁膜界面の電位が上昇すると正孔はこれ
と接する電位の低いp型インジェクタ領域8へと移動
し、注入電極18を通って流れ去る。よって、チャネル
領域7に正孔が停滞することはなく、素子は遮断状態を
保ち続ける。Next, the operation will be described. In this element, for example, the source electrode 13 is grounded (at 0 V) and the drain electrode 1
1 is used by applying an appropriate positive potential via a load. First, when the injection electrode 18 is grounded, the device is in the cutoff state. Further, in this state, a depletion layer extends in the drain region 2 due to the drain potential. Of the minute amount of carriers generated in the depletion layer, conduction electrons flow through the n + type substrate region 1 to the drain electrode 11 as they are, and holes reach the interface of the insulating film 5 on the surface. But,
As a result, when the potential at the insulating film interface rises, the holes move to the p-type injector region 8 having a low potential in contact therewith, and flow away through the injection electrode 18. Therefore, the holes do not stagnate in the channel region 7, and the element keeps the cutoff state.
【0034】次にターンオンであるが、注入電極18の
電位すなわちp型インジェクタ領域8の電位に例えば+
0.5Vを印加すると、正孔は上記とは逆にp型インジ
ェクタ領域8が接している絶縁膜5の界面へと流れ込ん
で界面の電位を上昇させる。するとこの正孔はMOS型
電極4からチャネル領域7への電気力線を遮蔽し、チャ
ネル領域7中のポテンシャル障壁を低下させる。すなわ
ち、これによってドレイン領域2とソース領域3は導通
状態となる。さらに、注入電極18の電位を上げてゆく
と、p型インジェクタ領域8と周辺のn型領域からなる
pn接合が順バイアスされ、正孔は直接ドレイン領域2
ならびにチャネル領域7へと注入される。すると、耐圧
を保つために不純物濃度を薄く、高抵抗に作られていた
これらn型領域は伝導度が高められ、電流は低い抵抗で
流れるようになる。このようにチャネル領域7を正孔の
導電路として使用するため、固定電位絶縁電極6は図1
〜図3に示すようにストライプ状に形成されている。Next, although it is turned on, the potential of the injection electrode 18, that is, the potential of the p-type injector region 8 is increased by, for example, +.
When 0.5 V is applied, holes flow into the interface of the insulating film 5 in contact with the p-type injector region 8 contrary to the above, and raise the potential of the interface. Then, the holes block lines of electric force from the MOS electrode 4 to the channel region 7 and lower the potential barrier in the channel region 7. That is, this brings the drain region 2 and the source region 3 into conduction. When the potential of the injection electrode 18 is further increased, the pn junction composed of the p-type injector region 8 and the surrounding n-type region is forward-biased, and holes are directly transferred to the drain region 2.
And into the channel region 7. Then, the impurity concentration is made thin to maintain the breakdown voltage, and the conductivity of these n-type regions, which have been made to have high resistance, is increased, and the current flows with low resistance. Since the channel region 7 is used as a hole conduction path in this manner, the fixed potential insulated electrode 6 is formed as shown in FIG.
~ It is formed in a stripe shape as shown in Fig. 3.
【0035】一度このようにして電流が流れるようにな
ると、この素子は電流制御型素子として捉えることがで
きる。注入電流を一定とした電流・電圧曲線は、たとえ
ば図11に示すように縦型バイポーラトランジスタのそ
れと同形である。すなわち、ドレイン電位が低いところ
では、電流曲線はドレイン電位にほぼ比例して急な傾き
を示しているが(線形領域)、ドレイン電位が高くなる
と電流曲線の傾きは極端に鈍りだし(疑似飽和領域)、
さらにドレイン電位が高いところではほぼ電流値が飽和
する。Once the current flows in this way, this element can be regarded as a current control type element. A current-voltage curve with a constant injection current has the same shape as that of a vertical bipolar transistor as shown in FIG. 11, for example. That is, when the drain potential is low, the current curve shows a steep slope almost in proportion to the drain potential (linear region), but when the drain potential becomes high, the slope of the current curve becomes extremely dull (pseudo saturation region). ),
Further, the current value is almost saturated where the drain potential is high.
【0036】さて、この素子を高電流容量のスイッチン
グデバイスとして使用する場合、動作点は図11中の点
Aに示すようになるべくドレイン電位が低いところで使
う方が素子内での電力損失が少なくてよい。また、点C
のような状態で動作させると、より大きな電流を流せる
が素子内での電力損失が数倍になってしまう。ところ
で、図12は図11中の点Aの状態と点Cの状態に関し
て、図10中のソース領域3の直下のドレイン領域にお
ける正孔の密度分布を模式的に説明したグラフである。
グラフの横軸は正孔濃度を示す線形軸で、縦軸は位置を
示し、図10に対応して上部がソース領域3、下部が基
板領域1に対応している。すなわち、図11中の点Aの
ような状況では、注入された正孔は拡散現象により図1
2中の実線で示したように広がり、ドレイン領域2の全
域を高注入水準状態としていて、ドレイン領域2は低抵
抗になっている。When this element is used as a switching device having a high current capacity, the operating point is as shown by point A in FIG. 11, and the power loss in the element is smaller when the drain potential is as low as possible. Good. Also, point C
When operated in such a state, a larger current can flow, but the power loss in the element becomes several times. By the way, FIG. 12 is a graph schematically explaining the hole density distribution in the drain region immediately below the source region 3 in FIG. 10 regarding the state of point A and the state of point C in FIG.
The horizontal axis of the graph is a linear axis showing the hole concentration, the vertical axis shows the position, and the upper portion corresponds to the source region 3 and the lower portion corresponds to the substrate region 1 corresponding to FIG. That is, in the situation like the point A in FIG.
As indicated by the solid line in 2, the drain region 2 has a low resistance, with the entire drain region 2 being in a high implantation level state.
【0037】なお、ここで濃度分布が表面で高く基板領
域に近づくにしたがって低くなっているのは、基板領域
1の方が僅かに電位が高いためである。しかし、ドレイ
ン電位が上昇してきて図11中の点Cのような状況とな
ると、ドレイン領域2中の正孔分布は図12中の破線で
示したような分布となり、基板領域1に近いドレイン領
域には高注入水準状態でない領域が現われる。この伝導
度変調されていない領域はドレイン電位の上昇とともに
ドレイン領域を広がるので、ドレイン電位の上昇ととも
に素子の抵抗が上昇することになる。なお、このような
縦型デバイスのドレイン領域が全域空乏化され、バイポ
ーラトランジスタのベース領域が活性状態となって電流
値が飽和するのは、さらにドレイン電位の高い領域であ
り、図11の点Cのような領域は「疑似飽和領域」と呼
ばれている。The concentration distribution is high on the surface and decreases as it approaches the substrate region because the substrate region 1 has a slightly higher potential. However, when the drain potential rises and a situation like the point C in FIG. 11 is reached, the hole distribution in the drain region 2 becomes the distribution shown by the broken line in FIG. 12, and the drain region close to the substrate region 1 Shows a region that is not in a high injection level state. Since the region where the conductivity is not modulated expands the drain region as the drain potential increases, the resistance of the device increases as the drain potential increases. It is to be noted that the drain region of such a vertical device is entirely depleted, the base region of the bipolar transistor is activated, and the current value is saturated in a region having a higher drain potential, which is indicated by point C in FIG. Such a region is called "pseudo saturation region".
【0038】さらに、この素子のターンオフ時のことを
考えると、この素子を導通状態から遮断状態へ転じる為
には、前記注入電極18すなわちp型インジェクタ領域
8の電位を負に転じる。するとp型インジェクタ領域8
からの正孔注入が止むばかりか、ドレイン領域内の過剰
正孔がp型インジェクタ領域8へと流れ出して行くが、
この過剰正孔密度がある程度下がるまでは主電流が流れ
続ける。すなわちこの時間は蓄積時間と呼ばれているも
のであり、図中点Aのような動作点ではこれが長くな
り、迅速なスイッチングが出来なくなる。よって、素子
が低損失で主電流を流すことと迅速なスイッチングの両
方を考えると、このデバイスの動作点は図11中の点B
のような処で使用するのが望ましい。ところで図11中
の点Aのような、低いドレイン電位で大きな主電流を流
す状況ではドレイン領域内の正孔分布は図12中の実線
のように前記ドレイン領域2の前記基板領域との境界付
近まで高水準に存在している。ということは、このよう
な状況ではインジェクタ領域と基板領域との間も順バイ
アス状態になるということである。よって、ドレイン電
位が上昇してもこのような条件であり続けるためには、
その時のインジェクタ領域8の電位も高くなければなら
ない。しかし、この注入電流は、ドレイン領域2内を通
ってたとえば図1または図3中の実線矢印bに沿うよう
に流れるよりは、実線矢印aに沿うように表面のチャネ
ル領域7に沿って流れる。この傾向はドレイン電位が高
くなるほど強くなる。従来例である図7のような構造で
は、この2つの電流経路の長さはほぼ同じか、実線矢印
aの方が短かった。すなわち、電流はより表面側を流れ
ていた。よって、インジェクタ領域8の電位を高くして
しまうと注入される電流値も増えてしまうが、本実施の
形態においては、インジェクタ領域8とソース領域3の
間の最短距離よりも、固定電位絶縁電極6に沿った長さ
の方が1.4倍長くなっているので、インジェクタ領域
8からソース領域3へ電流が流れる際の抵抗成分は上昇
し、注入された正孔はより有効にドレイン領域2内へ拡
散する。すなわち注入電流量が同じであるとき、前記図
11中の電流曲線が直線領域から疑似飽和領域へ移行す
る点Bはドレイン領域2の高い方へ移行し、直線領域は
広がり、結果的に大きな主電流を低損失で流すことが出
来る。また、図2においては、インジェクタ領域8と固
定電位絶縁電極6の側壁とのなす角を45゜としたが、
直角以外の角度ならインジェクタ領域8と固定電位絶縁
電極6に沿った長さは最短距離よりも長くなるので効果
がある。Further, considering the turn-off of this element, the potential of the injection electrode 18, that is, the p-type injector region 8 is changed to negative in order to change this element from the conductive state to the cutoff state. Then, p-type injector region 8
In addition to stopping the injection of holes from the drain region, excess holes in the drain region flow out to the p-type injector region 8.
The main current continues to flow until the excess hole density decreases to some extent. That is, this time is called an accumulation time, and at an operating point such as point A in the figure, this becomes long and quick switching cannot be performed. Therefore, considering both the main current flowing with low loss and quick switching, the operating point of this device is point B in FIG.
It is desirable to use it in places such as. By the way, in a situation where a large main current flows at a low drain potential, such as point A in FIG. 11, the hole distribution in the drain region is near the boundary between the drain region 2 and the substrate region as shown by the solid line in FIG. Exists at a high level. This means that in such a situation, the injector region and the substrate region are also in the forward bias state. Therefore, in order to continue such a condition even if the drain potential rises,
The potential of the injector region 8 at that time must also be high. However, the injection current flows through the drain region 2 along the surface channel region 7 along the solid line arrow a rather than along the solid line arrow b in FIG. 1 or 3, for example. This tendency becomes stronger as the drain potential becomes higher. In the structure shown in FIG. 7 which is a conventional example, the lengths of the two current paths are substantially the same or the solid arrow a is shorter. That is, the electric current was flowing more to the surface side. Therefore, if the potential of the injector region 8 is increased, the injected current value also increases, but in the present embodiment, the fixed potential insulating electrode is longer than the shortest distance between the injector region 8 and the source region 3. Since the length along 6 is 1.4 times longer, the resistance component when current flows from the injector region 8 to the source region 3 rises, and the injected holes are more effective in the drain region 2. Diffuse inward. That is, when the amount of injected current is the same, the point B where the current curve in FIG. 11 shifts from the linear region to the pseudo saturation region shifts to the higher side of the drain region 2 and the linear region widens, resulting in a large main area. Current can be passed with low loss. Further, in FIG. 2, the angle formed between the injector region 8 and the side wall of the fixed potential insulated electrode 6 is 45 °,
If the angle is other than a right angle, the length along the injector region 8 and the fixed potential insulated electrode 6 becomes longer than the shortest distance, which is effective.
【0039】さらに、これは前記請求項4に対応する点
であるが、本構造においてたとえば図3の線分B−B'
に沿った前記固定電位絶縁電極6の側面をたとえばシリ
コンの(110)面と揃えると、次のような効果があ
る。すなわち、本構造のオン状態においては、ドレイン
領域2にもチャネル領域7にも高い濃度で正孔が存在
し、それらの領域の伝導度は高くなっている。しかし、
一度ターンオフとなってインジェクタ領域8に負電位が
印加されると、インジェクタ領域8からの正孔の供給が
止み、逆に過剰な少数キャリアはインジェクタ領域8へ
と流れ込む。この瞬間には、チャネル領域7にあった過
剰キャリアはすべて絶縁膜界面へと移動して反転層を形
成するが、その反転層はインジェクタ領域8と同じ負電
位となるので周囲のドレイン領域2に存在する過剰キャ
リアも、やはり絶縁膜界面へと吸い寄せられてやがてイ
ンジェクタ領域8を通って素子外へ流れ去る。すなわち
この時、絶縁膜界面に形成される反転層にとって移動度
の高い結晶面方位を選んでやることにより、素子のター
ンオフ時間は短縮されるのである。Furthermore, this is the point corresponding to the above-mentioned claim 4, and in the present structure, for example, the line segment BB ′ in FIG. 3 is used.
Aligning the side surface of the fixed potential insulated electrode 6 along with the (110) plane of silicon has the following effects. That is, in the ON state of this structure, holes are present at a high concentration in both the drain region 2 and the channel region 7, and the conductivity of these regions is high. But,
Once turned off and a negative potential is applied to the injector region 8, the supply of holes from the injector region 8 is stopped, and conversely, excess minority carriers flow into the injector region 8. At this moment, all the excess carriers in the channel region 7 move to the interface of the insulating film to form an inversion layer. Since the inversion layer has the same negative potential as that of the injector region 8, the drain region 2 in the surroundings is affected. The existing excess carriers are also attracted to the interface of the insulating film, and eventually flow out of the element through the injector region 8. That is, at this time, the turn-off time of the device is shortened by selecting a crystal plane orientation having high mobility for the inversion layer formed at the interface of the insulating film.
【0040】次に、図5は本発明の第2の実施の形態を
示す平面図であり、前記図3に対応する平面図である。
なお、これは前記請求項3に対応するものである。本実
施の形態においては、正孔の導通路となるチャネル領域
7の形状が、蛇行しながらインジェクタ領域8からソー
ス領域3へとつながっているので、前記第1の実施の形
態よりもさらに正孔電流に対する抵抗が高くなる。ま
た、蛇行の回数を増やすことで、第一の実施の形態より
も自由に正孔の通路の長さを調節できる。また、ここで
蛇行の幅についてであるが、図5のソース領域3の密度
は図2の密度よりも小さくなっている。しかし、このよ
うな点状のソース領域3の場合、ソース領域3は図2に
示すように各チャネル領域7ごとに存在する必要はな
く、ソース領域3から基板領域1までの距離をDとする
と、表面領域においても距離2Dの間隔ごとに存在すれ
ば、殆どオン抵抗には影響しないことが数値計算と実験
によって確かめられている。よって、これに併せて蛇行
の振幅は片幅D以内であればよい。Next, FIG. 5 is a plan view showing a second embodiment of the present invention, which is a plan view corresponding to FIG.
This corresponds to claim 3 above. In the present embodiment, since the shape of the channel region 7 serving as a hole conduction path is connected from the injector region 8 to the source region 3 while meandering, the hole region is further formed as compared with the first embodiment. Higher resistance to current. Further, by increasing the number of meandering, the length of the hole passage can be adjusted more freely than in the first embodiment. Further, here, regarding the width of the meandering, the density of the source regions 3 in FIG. 5 is smaller than the density in FIG. However, in the case of such a dot-shaped source region 3, the source region 3 does not need to exist for each channel region 7 as shown in FIG. 2, and if the distance from the source region 3 to the substrate region 1 is D. It has been confirmed by numerical calculation and experiments that the ON resistance is hardly affected if the surface region exists at intervals of 2D. Therefore, along with this, the amplitude of the meandering may be within the width D.
【0041】次に図6は別の実施の形態である。これ
は、固定電位絶縁電極6に沿ったチャネル領域7の形状
を渦巻き状にしたものである。インジェクタ領域8から
ソース領域3までの距離には、ドレイン領域2を効果的
に伝導度変調するために最適値がある。その値が上記の
深さ方向にソース領域3から基板領域1までの距離Dよ
り長い場合には、このような方向に蛇行もしくは渦巻き
状に固定電位絶縁電極6を形成した方が、正孔の導通路
を長く取れる。さらに、上記図5、図6においても、固
定電位絶縁電極6の側壁の面方位を、反転層にとって移
動度の高い面に選んでやることにより、前記第一の実施
の形態同様に迅速なターンオフが可能となる。Next, FIG. 6 shows another embodiment. This is a spiral shape of the channel region 7 along the fixed potential insulated electrode 6. The distance from the injector region 8 to the source region 3 has an optimum value for effectively conductivity-modulating the drain region 2. When the value is longer than the distance D from the source region 3 to the substrate region 1 in the depth direction, it is better to form the fixed potential insulating electrode 6 in a meandering or spiral shape in such a direction. A long conduction path can be taken. Further, also in FIGS. 5 and 6 described above, by selecting the plane orientation of the side wall of the fixed potential insulating electrode 6 to be a plane having high mobility for the inversion layer, the turn-off can be performed quickly as in the first embodiment. Is possible.
【0042】[0042]
【発明の効果】以上説明したように本発明によれば、従
来の半導体装置の構造に較べて少ない制御電流で、大き
な主電流を制御することができる。さらに、前記請求項
4においては、迅速なターンオフが可能となる。As described above, according to the present invention, a large main current can be controlled with a smaller control current as compared with the structure of the conventional semiconductor device. Further, according to the fourth aspect, it is possible to quickly turn off.
【図面の簡単な説明】[Brief description of drawings]
【図1】本発明の第1の実施の形態の素子の斜視図。FIG. 1 is a perspective view of an element according to a first embodiment of the present invention.
【図2】本発明の第1の実施の形態の素子の断面図。FIG. 2 is a sectional view of the element according to the first embodiment of the present invention.
【図3】本発明の第1の実施の形態の素子の平面図。FIG. 3 is a plan view of the element according to the first embodiment of the present invention.
【図4】本発明の第1の実施の形態の素子の別の断面
図。FIG. 4 is another cross-sectional view of the element according to the first embodiment of the present invention.
【図5】本発明の第2の実施の形態を示す素子の平面
図。FIG. 5 is a plan view of an element showing a second embodiment of the present invention.
【図6】本発明の第2の実施の形態を示す他の平面図。FIG. 6 is another plan view showing the second embodiment of the present invention.
【図7】従来例の斜視図。FIG. 7 is a perspective view of a conventional example.
【図8】従来例の断面図。FIG. 8 is a sectional view of a conventional example.
【図9】従来例における表面構造を示す平面図。FIG. 9 is a plan view showing a surface structure in a conventional example.
【図10】従来例の他の角度から見た断面図。FIG. 10 is a sectional view of the conventional example seen from another angle.
【図11】従来例の半導体装置の電流・電圧特性図。FIG. 11 is a current / voltage characteristic diagram of a semiconductor device of a conventional example.
【図12】従来例の半導体装置における導通状態のドレ
イン領域の正孔分布を示す特性図。FIG. 12 is a characteristic diagram showing a hole distribution in a drain region in a conductive state in a semiconductor device of a conventional example.
1…n+型基板領域 7…チャネル
領域
2…n型ドレイン領域 8…p型イン
ジェクタ領域
3…n+ソース領域 9…層間絶縁
膜
4…MOS型電極 11…ドレイン
電極
5…絶縁膜 13…ソース電
極
6…固定電位絶縁電極 18…注入電極
a…固定電位絶縁電極6の界面に沿ったp型インジェク
タ領域8からn+ソース領域3までの距離
b…p型インジェクタ領域8とn+ソース領域3との最
短距離1 ... N + type substrate region 7 ... Channel region 2 ... N type drain region 8 ... P type injector region 3 ... N + source region 9 ... Interlayer insulating film 4 ... MOS type electrode 11 ... Drain electrode 5 ... Insulating film 13 ... Source Electrode 6 ... Fixed potential insulating electrode 18 ... Injection electrode a ... Distance from p type injector region 8 to n + source region 3 along the interface of fixed potential insulating electrode 6 ... P type injector region 8 and n + source region 3 Shortest distance to
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H01L 29/78 H01L 21/336 ─────────────────────────────────────────────────── ─── Continuation of front page (58) Fields surveyed (Int.Cl. 7 , DB name) H01L 29/78 H01L 21/336
Claims (4)
の一主面に接して、島状の同一導電型のソース領域を一
個または複数個有し、 前記主面に前記ソース領域を挟んで、溝を一個または複
数個有し、 前記溝の内部には絶縁膜によって前記ドレイン領域と絶
縁され、かつ、前記ソース領域と同電位に保たれた固定
電位絶縁電極を有し、 前記固定電位絶縁電極は、前記絶縁膜を介して隣接する
前記ドレイン領域に空乏領域を形成するような仕事関数
の導電性材料から成り、 前記ソース領域に接する前記ドレイン領域の一部であっ
て、前記固定電位絶縁電極によって挟み込まれたチャネ
ル領域を有し、 前記チャネル領域には前記固定電位絶縁電極の周囲に形
成された前記空乏領域によって前記ソース領域と中性の
前記ドレイン領域との間の多数キャリアの移動を阻止す
るポテンシャル障壁が形成されていて、 さらに、前記固定電位絶縁電極を取り囲む前記絶縁膜の
界面に少数キャリアを導入して反転層を形成し、前記固
定電位絶縁電極から前記ドレイン領域への電界を遮蔽し
て前記チャネル領域に形成されたポテンシャル障壁を減
少もしくは消滅させてチャネルを開くべく、前記絶縁膜
ならびに前記ドレイン領域に接して、前記ソース領域に
は接しない、反対導電型のインジェクタ領域を有する半
導体装置において、前記半導体基体表面の前記チャネル領域方向 に沿った、
前記ソース領域から前記インジェクタ領域までの長さ
を、前記ソース領域と前記インジェクタ領域の最短距離
よりも長くした、 ことを特徴とする半導体装置。1. One or more island-shaped source regions of the same conductivity type are provided in contact with one main surface of a one conductivity type semiconductor substrate that is a drain region, and the source region is sandwiched between the main surfaces. A fixed potential insulating electrode insulated from the drain region by an insulating film and kept at the same potential as the source region, the fixed potential insulating electrode having one or a plurality of trenches. The electrode is made of a conductive material having a work function so as to form a depletion region in the drain region adjacent to the drain region through the insulating film, and is a part of the drain region in contact with the source region, and the fixed potential insulation A channel region sandwiched by electrodes, and the channel region has a multi-region between the source region and the neutral drain region due to the depletion region formed around the fixed potential insulated electrode. A potential barrier for preventing the movement of carriers is formed, and further, minority carriers are introduced into the interface of the insulating film surrounding the fixed potential insulating electrode to form an inversion layer, and the fixed potential insulating electrode is connected to the drain region. Of the opposite conductivity type in contact with the insulating film and the drain region but not with the source region in order to shield the electric field to and reduce or eliminate the potential barrier formed in the channel region to open the channel. In a semiconductor device having an injector region, along the channel region direction of the semiconductor substrate surface ,
The semiconductor device, wherein the length from the source region to the injector region is longer than the shortest distance between the source region and the injector region.
と、これと並行して配置された帯状の前記ソース領域と
を有し、前記インジェクタ領域から前記ソース領域に至
るまでの、前記固定電位絶縁電極の側壁が直線をなして
おり、かつ、前記帯状のインジェクタ領域と直角以外の
角度で接することを特徴とする請求項1に記載の半導体
装置。2. The fixed potential insulated electrode having the strip-shaped injector region and the strip-shaped source region arranged in parallel with the injector region and extending from the injector region to the source region. 2. The semiconductor device according to claim 1, wherein the side wall of the semiconductor device is linear and is in contact with the belt-shaped injector region at an angle other than a right angle.
側を前記固定電位絶縁電極に挟まれ、前記ソース領域か
ら前記インジェクタ領域へとつながる前記チャネル領域
が、湾曲もしくは蛇行もしくは渦巻きの形状をなすこと
を特徴とする、前記請求項1に記載の半導体装置。3. The channel region, which is sandwiched between the fixed potential insulating electrodes on both sides in the length direction when viewed from the surface of the semiconductor substrate , and which connects the source region to the injector region, is curved or meandering. Alternatively, the semiconductor device according to claim 1, wherein the semiconductor device has a spiral shape.
を、前記インジェクタ領域から導入された少数キャリア
によって形成される前記反転層にとって移動度の高い結
晶面方位で形成したことを特徴とする、前記請求項1乃
至請求項3の何れかに記載の半導体装置。4. The side wall of the groove having the interface of the insulating film is formed with a crystal plane orientation having a high mobility for the inversion layer formed by the minority carriers introduced from the injector region. The semiconductor device according to any one of claims 1 to 3.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26725395A JP3387291B2 (en) | 1995-10-16 | 1995-10-16 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26725395A JP3387291B2 (en) | 1995-10-16 | 1995-10-16 | Semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09116139A JPH09116139A (en) | 1997-05-02 |
| JP3387291B2 true JP3387291B2 (en) | 2003-03-17 |
Family
ID=17442273
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26725395A Expired - Lifetime JP3387291B2 (en) | 1995-10-16 | 1995-10-16 | Semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3387291B2 (en) |
-
1995
- 1995-10-16 JP JP26725395A patent/JP3387291B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09116139A (en) | 1997-05-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6462377B2 (en) | Insulated gate field effect device | |
| US10930647B2 (en) | Semiconductor device including trenches formed in transistor or diode portions | |
| US6452231B1 (en) | Semiconductor device | |
| JP5340961B2 (en) | Semiconductor device | |
| KR100577950B1 (en) | Semiconductor devices | |
| JPH10209432A (en) | Improvement of semiconductor device | |
| US5387805A (en) | Field controlled thyristor | |
| JP7772122B2 (en) | Semiconductor Devices | |
| JP2590863B2 (en) | Conduction modulation type MOSFET | |
| JPH098301A (en) | Power semiconductor device | |
| US6084254A (en) | Lateral bipolar mode field effect transistor | |
| JP3387291B2 (en) | Semiconductor device | |
| JP3977518B2 (en) | Static induction semiconductor device | |
| JPH0612823B2 (en) | Bidirectional power high speed MOSFET device | |
| US20050116283A1 (en) | Semiconductor device | |
| JP2004055968A (en) | Semiconductor device | |
| JP3473271B2 (en) | Semiconductor device | |
| JP3189543B2 (en) | Semiconductor device | |
| JP3399218B2 (en) | Semiconductor device | |
| JP3533925B2 (en) | Semiconductor device | |
| JP3539367B2 (en) | Semiconductor device | |
| US20260129957A1 (en) | Silicon carbide semiconductor device | |
| JP3692808B2 (en) | Semiconductor device | |
| RU2056674C1 (en) | Powerful bipolar transistor | |
| JP3528393B2 (en) | Semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090110 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100110 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110110 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120110 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130110 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130110 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140110 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term |