JP3390889B2 - Manufacturing method of optical aperture - Google Patents
Manufacturing method of optical apertureInfo
- Publication number
- JP3390889B2 JP3390889B2 JP21552494A JP21552494A JP3390889B2 JP 3390889 B2 JP3390889 B2 JP 3390889B2 JP 21552494 A JP21552494 A JP 21552494A JP 21552494 A JP21552494 A JP 21552494A JP 3390889 B2 JP3390889 B2 JP 3390889B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- slit
- array
- optical aperture
- slits
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Optical Elements Other Than Lenses (AREA)
- Solid State Image Pick-Up Elements (AREA)
Description
【0001】[0001]
【産業上の利用分野】本発明は光学開口の製造方法に関
し、特に、光センサーへの光入射角度の制御を高精度に
行うための微細立体構造を有する光学開口の製造方法に
関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing an optical aperture, and more particularly to a method for manufacturing an optical aperture having a fine three-dimensional structure for controlling the incident angle of light on an optical sensor with high accuracy.
【0002】[0002]
【従来の技術】従来、アレー状の受光要素を備えた光セ
ンサー、例えば固体撮像素子への光入射角度を制御し
て、視野外の光や迷光の侵入を抑え、感度を向上させる
ために各種の光学開口が採用されていた。2. Description of the Related Art Conventionally, various types of photosensors having an array of light-receiving elements, such as a solid-state image sensor, are controlled to control the angle of incidence of light to prevent intrusion of light or stray light outside the field of view and to improve sensitivity. The optical aperture of was adopted.
【0003】近年、この様な光学開口の精度を向上する
ために、光学開口の母材として単結晶半導体ウェハを用
い、且つ、その加工のために半導体分野の微細加工技術
を応用することが提案されており、図5は、この様な単
結晶半導体ウェハを用いた光学開口の製造工程を説明す
る図である。In recent years, in order to improve the precision of such an optical aperture, it has been proposed to use a single crystal semiconductor wafer as a base material of the optical aperture and to apply a fine processing technique in the semiconductor field for its processing. FIG. 5 is a diagram illustrating a manufacturing process of an optical aperture using such a single crystal semiconductor wafer.
【0004】図5(a)参照
先ず、(110)面を主面とする第1のシリコン半導体
ウェハ2の一方の主面に光学開口を形成するためのアレ
ー状のスリット3に対応するパターンを有するフォトレ
ジスト4を設け、このフォトレジスト4をマスクとし
て、例えばKOH水溶液を用いた湿式の異方性エッチン
グにより、所定の深さまでエッチングを行い、アレー状
のスリット3を形成する。なお、図は3本のアレー状の
スリットを表している。First, a pattern corresponding to an array-shaped slit 3 for forming an optical aperture is formed on one main surface of a first silicon semiconductor wafer 2 having a (110) surface as a main surface. The photoresist 4 is provided, and using the photoresist 4 as a mask, etching is performed to a predetermined depth by wet anisotropic etching using, for example, a KOH aqueous solution to form the array-shaped slits 3. The drawing shows three array-shaped slits.
【0005】図5(b)参照
次いで、反対側の主面から周辺部を保護した状態で等方
性エッチングを行うことにより、周辺部を壁とする大き
な凹部5を形成してアレー状のスリット3の高さを制御
して、スリット基板1を形成する。Next, as shown in FIG. 5 (b), isotropic etching is performed with the peripheral portion protected from the opposite main surface to form a large concave portion 5 having the peripheral portion as a wall to form an array slit. The slit substrate 1 is formed by controlling the height of the slit substrate 3.
【0006】図5(c)参照
次いで、同じく(110)面を主面とする第2のシリコ
ン半導体ウェハ6を異方性エッチングすることにより、
ウェハを貫通し且つアレー状のスリット3に対応するス
トライプ状の溝7を形成したストライプ溝基板8と、ス
リット基板1とを位置合わせし、エポキシ樹脂等の接着
剤9で接着固定したのちダイシングして個々のアレー状
のスリットに分割する。Next, as shown in FIG. 5 (c), the second silicon semiconductor wafer 6 having the (110) plane as the main surface is anisotropically etched.
The slit groove substrate 8 which penetrates the wafer and has the stripe-shaped grooves 7 corresponding to the array-shaped slits 3 is aligned with the slit substrate 1, and the slit substrate 1 is bonded and fixed with an adhesive 9 such as an epoxy resin and then diced. And divide it into individual array slits.
【0007】図5(d)参照
図5(d)はこの様にして製造されたアレー状のスリッ
ト3を備えた光学開口の斜視図であり、図における幅w
は、図5(c)の幅wに対応している。また、アレー状
のスリットを構成する個々のスリットは光センサーの各
々の受光要素に対応しており、従来の金属板を用いたス
リットに比べて高精度の光学開口が得られる。FIG. 5 (d) is a perspective view of the optical aperture provided with the array-shaped slits 3 manufactured in this manner, and the width w in the figure is shown.
Corresponds to the width w in FIG. 5 (c). Further, the individual slits forming the arrayed slit correspond to the respective light receiving elements of the optical sensor, and a highly accurate optical aperture can be obtained as compared with the conventional slit using a metal plate.
【0008】[0008]
【発明が解決しようとする課題】しかし、上記の従来の
光学開口の製造方法では、等方性エッチングによりスリ
ットの高さを制御しているための大きな凹部をシリコン
半導体ウェハに形成する際に、凹部の深さがウェハの前
面にわたって均一な深さにはならず、したがって、スリ
ットの高さが必ずしも均一に形成されないと言う問題が
あった。However, in the above-mentioned conventional method for manufacturing an optical aperture, when forming a large recess for controlling the height of the slit by isotropic etching, a large recess is formed in the silicon semiconductor wafer. There is a problem that the depth of the concave portion does not become a uniform depth over the front surface of the wafer, and therefore the height of the slit is not always uniform.
【0009】また、スリット基板の中央部は周辺部に比
べてかなり薄くなっており、機械的強度が弱くなるの
で、ストライプ溝基板との位置合わせにおけるハンドリ
ングの際に、歪み・撓みが生じ、ウェハハンドリングが
困難であるという問題も生じていた。Further, since the central portion of the slit substrate is much thinner than the peripheral portion and the mechanical strength is weakened, distortion and bending occur during handling during alignment with the stripe groove substrate, and There was also a problem that handling was difficult.
【0010】したがって、本発明は、アレー状のスリッ
トを備えた光学開口のスリットの高さを高精度に制御す
ると共に、製造工程におけるウェハハンドリングを容易
にすることを目的とする。Therefore, it is an object of the present invention to control the height of the slit of an optical aperture provided with an array of slits with high accuracy and to facilitate wafer handling in the manufacturing process.
【0011】[0011]
【課題を解決するための手段】本発明は、光学開口の製
造方法において、アレー状のスリット(図1の3)を設
けたスリット基板(図1の1)と、前記アレー状のスリ
ットに対応するストライプ溝(図1の7)を設けたスト
ライプ溝基板(図1の8)とを位置合わせした状態で接
着して複合基板を形成する工程、この複合基板のストラ
イプ溝基板の側を研削用支持基板(図1の11)に接着
する工程、及び、この複合基板のスリット基板の側を研
削してスリット基板の厚さを制御する工程を有すること
を特徴とする。The present invention is applicable to a slit substrate (1 in FIG. 1) provided with an array slit (3 in FIG. 1) and the array slit in a method for manufacturing an optical aperture. Forming a composite substrate by adhering the stripe groove substrate (7 in FIG. 1) provided with the stripe groove substrate (8 in FIG. 1) in alignment with each other, and for grinding the stripe groove substrate side of the composite substrate. The method is characterized by including a step of adhering to a support substrate (11 in FIG. 1) and a step of controlling the thickness of the slit substrate by grinding the slit substrate side of this composite substrate.
【0012】また、本発明は、スリット基板として表面
にエピタキシャル層或いは拡散層を設けた半導体ウェハ
を用い、前記エピタキシャル層或いは拡散層の厚さによ
り上記スリットのエッチングの深さを制御することを特
徴とする。Further, the present invention is characterized in that a semiconductor wafer having an epitaxial layer or a diffusion layer provided on the surface as a slit substrate is used, and the etching depth of the slit is controlled by the thickness of the epitaxial layer or the diffusion layer. And
【0013】また、本発明は、スリット基板に設ける上
記アレー状のスリットを、湿式の異方性エッチングによ
り形成したことを特徴とする。The present invention is also characterized in that the array-shaped slits provided on the slit substrate are formed by wet anisotropic etching.
【0014】また、本発明は、複合基板を形成する工程
において、接着剤としてエポキシ樹脂を用いると共に、
上記アレー状のスリットの底部にも前記エポキシ樹脂を
充填することを特徴とする。The present invention uses an epoxy resin as an adhesive in the step of forming a composite substrate, and
The epoxy resin is filled in the bottom of the array-shaped slits.
【0015】また、本発明は、複合基板を形成する工程
において、陽極接合を用いることを特徴とする。Further, the present invention is characterized in that anodic bonding is used in the step of forming the composite substrate.
【0016】また、本発明は、複合基板を支持基板に接
着する工程において、接着剤としてワックスを用いると
共に、ワックスをストライプ溝及びアレー状のスリット
内部にも充填することを特徴とする。Further, the present invention is characterized in that, in the step of adhering the composite substrate to the supporting substrate, wax is used as an adhesive, and the wax is filled also in the stripe grooves and the array-shaped slits.
【0017】[0017]
【作用】スリット基板のアレー状のスリットを設けてい
ない側の面を研削することにより、スリット基板の厚
さ、即ち、スリットの高さを制御しているので、スリッ
ト基板全面にわたって均一な高さのスリットからなるア
レー状のスリットが得られる。The thickness of the slit substrate, that is, the height of the slit is controlled by grinding the surface of the slit substrate on the side where the arrayed slits are not provided. An array-shaped slit composed of the slits is obtained.
【0018】また、スリット基板として表面にエピタキ
シャル層或いは拡散層を設けた半導体ウェハを用いるこ
とにより、基板とエピタキシャル層或いは拡散層とのエ
ッチングレートの差を利用して、スリットの深さを安定
性良く制御することができる。Further, by using a semiconductor wafer having an epitaxial layer or a diffusion layer on the surface as the slit substrate, the slit depth can be stabilized by utilizing the difference in etching rate between the substrate and the epitaxial layer or the diffusion layer. You can control it well.
【0019】また、アレー状のスリットを形成する際
に、湿式の異方性エッチングを用いることにより、高精
度のスリットを生産性高く形成することができる。By using wet anisotropic etching when forming the array-shaped slits, highly accurate slits can be formed with high productivity.
【0020】また、複合基板を形成する際に、接着剤と
してのエポキシ樹脂をアレー状のスリットの底部にも充
填することによりスリットの機械的強度が強化され、研
削工程におけるスリットの破損が防止でき、さらに、複
合基板を形成する工程において、陽極接合を用いること
により、室温での接合が可能になる。Further, when the composite substrate is formed, the mechanical strength of the slits is enhanced by filling the bottom of the array-shaped slits with an epoxy resin as an adhesive agent, and the slits can be prevented from being damaged during the grinding process. Furthermore, by using anodic bonding in the step of forming the composite substrate, bonding at room temperature becomes possible.
【0021】また、複合基板を支持基板に接着する工程
において、接着剤としてワックスを用いると共に、ワッ
クスをストライプ溝及びアレー状のスリット内部にも充
填することにより、スリット及びストライプ溝の機械的
強度が強化され、研削工程におけるスリット及びストラ
イプ溝の破損が防止できる。Further, in the step of adhering the composite substrate to the supporting substrate, the mechanical strength of the slits and stripe grooves is improved by using wax as an adhesive and filling the inside of the stripe grooves and the array-shaped slits with wax. Since it is reinforced, damage to the slits and stripe grooves in the grinding process can be prevented.
【0022】[0022]
【実施例】図1及び図2は、本発明の実施例である一次
元アレー状のスリットを備えた光学開口の製造工程を説
明する図である。
図1(a)参照
先ず、表面にエピタキシャル層10を設けた(110)
面を主面とする第1のシリコン半導体ウェハ2の一方の
主面に光学開口を形成するためのアレー状のスリット3
に対応するパターンを有するフォトレジスト4を設け、
このフォトレジスト4をマスクとして、例えばKOH水
溶液を用いた異方性エッチングにより、所定の深さまで
エッチングを行い、アレー状のスリット3を形成して、
スリット基板1を構成する。この場合、不純物の濃度に
差を設ける等によって、半導体ウェハ本体とその表面に
設けるエピタキシャル層10とのエッチングレートに差
を設けることにより、所定深さのアレー状のスリット3
を安定して形成することができる。なお、図は3本のア
レー状のスリットを表している。1 and 2 are views for explaining a manufacturing process of an optical aperture provided with a slit of a one-dimensional array which is an embodiment of the present invention. First, see FIG. 1A. An epitaxial layer 10 was provided on the surface (110).
Array-shaped slits 3 for forming an optical aperture on one main surface of the first silicon semiconductor wafer 2 whose main surface is the main surface
A photoresist 4 having a pattern corresponding to
Using this photoresist 4 as a mask, etching is performed to a predetermined depth by anisotropic etching using, for example, a KOH aqueous solution to form array-shaped slits 3,
The slit substrate 1 is configured. In this case, by providing a difference in the etching rate between the semiconductor wafer body and the epitaxial layer 10 provided on the surface thereof by providing a difference in the concentration of impurities, the array-shaped slits 3 having a predetermined depth are formed.
Can be stably formed. The drawing shows three array-shaped slits.
【0023】図1(b)参照
次いで、同じく(110)面を主面とする第2のシリコ
ン半導体ウェハ6を異方性エッチングすることにより、
ウェハを貫通し且つアレー状のスリット3に対応するス
トライプ状の溝7を形成してストライプ溝基板8を構成
する。なお、スリット基板1とストライプ溝基板8のど
ちらを先に形成しても良いことは当然である。Next, as shown in FIG. 1B, the second silicon semiconductor wafer 6 also having the (110) plane as the main surface is anisotropically etched to obtain
A stripe groove substrate 7 is formed by penetrating the wafer and forming stripe grooves 7 corresponding to the array slits 3. Of course, either the slit substrate 1 or the stripe groove substrate 8 may be formed first.
【0024】図1(c)参照
次いで、スリット基板1とストライプ溝基板8とを位置
合わせし、スリット基板1のアレー状のスリット3を設
けた側の面が接着されるように、エポキシ樹脂の接着剤
9で接着して複合基板を形成する。この際、エポキシ樹
脂9の厚さに応じてアレー状のスリット3の底部にもエ
ポキシ樹脂が充填される。Next, referring to FIG. 1 (c), the slit substrate 1 and the stripe groove substrate 8 are aligned, and an epoxy resin is used so that the surface of the slit substrate 1 on which the array-shaped slits 3 are provided is bonded. Adhesive 9 is used to form a composite substrate. At this time, the epoxy resin is also filled in the bottom of the array-shaped slits 3 according to the thickness of the epoxy resin 9.
【0025】図1(d)参照
次いで、この複合基板のストライプ溝基板8側の面をガ
ラス基板等からなる研削用支持基板11上にワックス1
2によって接着する。この際に、ストライプ溝基板8の
ストライプ状の溝7及びスリット基板1のアレー状のス
リット3の内部にも意図的にワックスを充填する。Next, referring to FIG. 1 (d), the surface of the composite substrate on the side of the stripe groove substrate 8 is placed on a supporting substrate 11 for grinding made of a glass substrate or the like and the wax 1
Glue with 2. At this time, wax is intentionally filled also in the stripe-shaped grooves 7 of the stripe groove substrate 8 and the array-shaped slits 3 of the slit substrate 1.
【0026】図2(e)参照
次いで、複合基板の研削用支持基板に固着されていない
側の面、即ち、スリット基板1を研削してアレー状のス
リット3が十分露出するまで複合基板の厚さを測定しな
がら研削する。この場合、アレー状のスリットの底部に
エポキシ樹脂が充填され、且つ、アレー状のスリット及
びストライプ溝の内部にもワックスが充填されているの
で、スリットの機械的強度が高くなり、且つ、研削の厚
み制御によってエポキシ樹脂充填領域のみ研削され、研
削時におけるスリットの破損がなくなる。2E, the surface of the composite substrate on the side not fixed to the grinding support substrate, that is, the slit substrate 1 is ground until the array-shaped slits 3 are sufficiently exposed. Grind while measuring the height. In this case, the bottom of the array-shaped slits is filled with epoxy resin, and the interior of the array-shaped slits and stripe grooves is also filled with wax, so that the mechanical strength of the slits is increased, and By controlling the thickness, only the epoxy resin filled area is ground, and the slit is not damaged during grinding.
【0027】図2(f)参照
次いで、ワックス12を溶融して研削された複合基板を
研削用支持基板11から分離した後、分離した複合基板
を有機溶剤によって洗浄処理することにより付着してい
る残存ワックスを除去する。Next, referring to FIG. 2 (f), after the composite substrate ground by melting the wax 12 is separated from the grinding support substrate 11, the separated composite substrate is washed by an organic solvent to be attached. Remove residual wax.
【0028】図2(g)参照
最後に、複合基板をダイシングすることによって、個々
のチップに分割して光学開口を完成する。ここで得られ
た光学開口の構造自体は、図5(d)に示す構造と同様
である。Finally, as shown in FIG. 2G, the composite substrate is diced to divide it into individual chips to complete the optical aperture. The structure itself of the optical aperture obtained here is the same as the structure shown in FIG.
【0029】上記実施例においては、アレー状のスリッ
トは一次元アレー状のスリットであるものの、目的によ
っては、図3に示すような二次元アレー状のスリットで
も良いものであり、この場合には、細長いアレー状のス
リット14を形成したスリット基板1と、細長いストラ
イプ溝7を形成したストライプ溝基板8とを、アレー状
のスリットとストライプ溝とが互いに直交するように位
置合わせしてエポキシ樹脂9により接着したのち、研削
することによって形成する。なお、図は、ダイシング後
の光学開口を示すものである。Although the array-shaped slits are one-dimensional array-shaped slits in the above embodiment, they may be two-dimensional array-shaped slits as shown in FIG. 3 depending on the purpose. The slit substrate 1 having the elongated array slits 14 and the stripe groove substrate 8 having the elongated stripe grooves 7 are aligned so that the array slits and the stripe grooves are orthogonal to each other, and the epoxy resin 9 is formed. It is formed by grinding and then bonding. The figure shows the optical aperture after dicing.
【0030】また、上記実施例においては、アレー状の
スリット形成の際に、エッチングを安定に行うためにエ
ピタキシャル層を利用しているが、これを均一な拡散層
に置き換えても良いものである。即ち、表面に半導体ウ
ェハ本体とエッチングレートの異なる層があれば良いも
のである。Further, in the above embodiment, the epitaxial layer is used for stable etching when forming the array-shaped slits, but this may be replaced with a uniform diffusion layer. . That is, it suffices if a layer having a different etching rate from the semiconductor wafer body is provided on the surface.
【0031】また、上記実施例においては、複合基板の
形成の際に、エポキシ樹脂を用いているが、ポリイミド
樹脂でも良く、更に、陽極接合を用いても良いものであ
る。Further, in the above embodiment, the epoxy resin is used when forming the composite substrate, but a polyimide resin may be used or anodic bonding may be used.
【0032】図4参照
この陽極接合は、スリット基板1とストライプ溝基板8
に導電性を持たせて一方の基板、例えば、スリット基板
1の接合面に低温でも粘性の小さな低融点ガラス薄膜1
3をRFスパッタリングにより1〜5μmの厚さに形成
したのち、両基板の間に電圧を印加して接合を行うもの
であり、室温での接合が可能になる。Referring to FIG. 4, this anodic bonding is performed by the slit substrate 1 and the stripe groove substrate 8
To have a low melting point glass thin film 1 having a low viscosity even at a low temperature on the bonding surface of one substrate, for example, the slit substrate 1.
3 is formed to a thickness of 1 to 5 μm by RF sputtering, and then a voltage is applied between both substrates to perform bonding, which enables bonding at room temperature.
【0033】また、上記実施例においては、生産性を重
視して、アレー状のスリットの形成の際に、湿式の異方
性エッチングを用いているが、より精度が要求される時
には、生産性を犠牲にして乾式の異方性エッチングを用
いても良いものである。Further, in the above-mentioned embodiment, the wet anisotropic etching is used for forming the array-shaped slits with emphasis on the productivity, but when higher accuracy is required, the productivity is increased. Alternatively, dry anisotropic etching may be used at the expense of.
【0034】また、上記実施例においては、研削用基板
への固着に際してはワックスを用いているが、ワックス
に限られるものではなく、他の接着剤でも良いものであ
り、更に、スリット基板及びストライプ溝基板としては
同じシリコン半導体を用いているが、GaAsのような
III-V族化合物半導体等の他の半導体でも良いことは当
然であり、且つ、スリット基板及びストライプ溝基板を
互いに異なった半導体で構成しても良いものである。Further, in the above embodiment, wax is used for fixing to the grinding substrate, but it is not limited to wax, other adhesives may be used, and further, the slit substrate and the stripe may be used. The same silicon semiconductor is used as the groove substrate, but like GaAs
Of course, other semiconductors such as III-V compound semiconductors may be used, and the slit substrate and the stripe groove substrate may be made of different semiconductors.
【0035】[0035]
【発明の効果】本発明によれば、研削技術を用いること
により、微細なアレー状のスリットの高さを容易に高精
度に制御でき、その均一性を向上することができると共
に、製造工程におけるウェハハンドリングが容易にな
り、ウェハハンドリングにおけるスリットの破損等が防
止できる。According to the present invention, by using the grinding technique, the height of the fine array-shaped slits can be easily controlled with high accuracy, the uniformity thereof can be improved, and in the manufacturing process. Wafer handling is facilitated, and damage to slits in wafer handling can be prevented.
【図面の簡単な説明】[Brief description of drawings]
【図1】本発明の実施例である一次元アレー状のスリッ
トを備えた光学開口の途中までの製造工程を説明する図
である。FIG. 1 is a diagram illustrating a manufacturing process up to the middle of an optical aperture having a slit in a one-dimensional array according to an embodiment of the present invention.
【図2】本発明の実施例である一次元アレー状のスリッ
トを備えた光学開口の図1以降の製造工程を説明する図
である。FIG. 2 is a diagram for explaining the manufacturing process of FIG. 1 and subsequent figures for an optical aperture provided with a slit in a one-dimensional array, which is an embodiment of the present invention.
【図3】本発明の他の実施例である二次元アレー状のス
リットを備えた光学開口の製造工程を説明する図であ
る。FIG. 3 is a diagram illustrating a manufacturing process of an optical aperture having slits of a two-dimensional array which is another embodiment of the present invention.
【図4】本発明の複合基板を形成する際の、陽極接合法
を説明する図である。FIG. 4 is a diagram illustrating an anodic bonding method when forming the composite substrate of the present invention.
【図5】従来の一次元アレー状のスリットを備えた光学
開口の製造工程を説明する図である。FIG. 5 is a diagram illustrating a manufacturing process of a conventional optical aperture having slits in the shape of a one-dimensional array.
1 スリット基板 2 第1のシリコン半導体ウェハ 3 アレー状のスリット 4 フォトレジスト 5 凹部 6 第2のシリコン半導体ウェハ 7 ストライプ溝 8 ストライプ溝基板 9 エポキシ樹脂 10 エピタキシャル層 11 研削用支持基板 12 ワックス 13 低融点ガラス薄膜 14 細長いスリット 1 slit board 2 First silicon semiconductor wafer 3 array-shaped slits 4 photoresist 5 recess 6 Second silicon semiconductor wafer 7 stripe groove 8 stripe groove substrate 9 Epoxy resin 10 Epitaxial layer 11 Grinding support substrate 12 wax 13 Low melting point glass thin film 14 long and narrow slits
Claims (7)
板と、前記アレー状のスリットに対応するストライプ溝
を設けたストライプ溝基板とを位置合わせした状態で接
着して複合基板を形成する工程、前記複合基板の前記ス
トライプ溝基板の側を研削用支持基板に接着する工程、
及び、前記複合基板の前記スリット基板の側を研削して
前記スリット基板の厚さを制御する研削工程を有するこ
とを特徴とする光学開口の製造方法。1. A step of forming a composite substrate by adhering a slit substrate provided with array-shaped slits and a stripe groove substrate provided with stripe grooves corresponding to the array-shaped slits in alignment with each other, Bonding the striped groove substrate side of the composite substrate to a supporting substrate for grinding,
And a grinding step of grinding the slit substrate side of the composite substrate to control the thickness of the slit substrate.
シャル層或いは拡散層を設けた半導体ウェハを用い、前
記エピタキシャル層或いは拡散層の厚さにより上記スリ
ットのエッチングの深さを制御することを特徴とする請
求項1記載の光学開口の製造方法。2. A semiconductor wafer having an epitaxial layer or a diffusion layer on the surface thereof is used as the slit substrate, and the etching depth of the slit is controlled by the thickness of the epitaxial layer or the diffusion layer. Item 2. A method of manufacturing an optical aperture according to item 1.
のスリットを、湿式の異方性エッチングにより形成した
ことを特徴とする請求項2記載の光学開口の製造方法。3. The method of manufacturing an optical aperture according to claim 2, wherein the array-shaped slits provided on the slit substrate are formed by wet anisotropic etching.
接着剤としてエポキシ樹脂を用いると共に、上記アレー
状のスリットの底部にも前記エポキシ樹脂を充填するこ
とを特徴とする請求項1乃至3のいずれか1項に記載の
光学開口の製造方法。4. In the step of forming the composite substrate,
4. The method of manufacturing an optical aperture according to claim 1, wherein an epoxy resin is used as an adhesive and the bottom of the array-shaped slit is also filled with the epoxy resin.
陽極接合を用いることを特徴とする請求項1乃至3のい
ずれか1項に記載の光学開口の製造方法。5. In the step of forming the composite substrate,
The method of manufacturing an optical aperture according to claim 1, wherein anodic bonding is used.
工程において、接着剤としてワックスを用いると共に、
前記ワックスを上記ストライプ溝及び上記アレー状のス
リット内部にも充填することを特徴とする請求項1乃至
5のいずれか1項に記載の光学開口の製造方法。6. A wax is used as an adhesive in the step of adhering the composite substrate to the supporting substrate, and
6. The method of manufacturing an optical aperture according to claim 1, wherein the wax is also filled in the stripe grooves and the array-shaped slits.
記支持基板から外し、ダイシングすることにより、前記
複合基板を個々のアレー状のスリットに分割することを
特徴とする請求項1乃至6のいずれか1項に記載の光学
開口の製造方法。7. The composite substrate is divided into individual array slits by removing the composite substrate from the support substrate and dicing after the grinding step. The method for manufacturing an optical aperture according to any one of items.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21552494A JP3390889B2 (en) | 1994-09-09 | 1994-09-09 | Manufacturing method of optical aperture |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21552494A JP3390889B2 (en) | 1994-09-09 | 1994-09-09 | Manufacturing method of optical aperture |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0875907A JPH0875907A (en) | 1996-03-22 |
| JP3390889B2 true JP3390889B2 (en) | 2003-03-31 |
Family
ID=16673852
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21552494A Expired - Lifetime JP3390889B2 (en) | 1994-09-09 | 1994-09-09 | Manufacturing method of optical aperture |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3390889B2 (en) |
-
1994
- 1994-09-09 JP JP21552494A patent/JP3390889B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0875907A (en) | 1996-03-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0682661A (en) | Automatic matching optical part | |
| US9412620B2 (en) | Three-dimensional integrated circuit device fabrication including wafer scale membrane | |
| US5589083A (en) | Method of manufacturing microstructure by the anisotropic etching and bonding of substrates | |
| TW202145494A (en) | Integrated chip, method for bonding wafers, and method for forming mark on wafer | |
| WO2002027363A2 (en) | Method of bonding wafers with controlled height and associated structures | |
| CN100541766C (en) | Collective manufacturing process of microstructures consisting of stacked elements | |
| JP2001523046A (en) | Method for thinning a semiconductor wafer with circuits and wafer made by the method | |
| US10131535B2 (en) | Monolithic fabrication of thermally isolated microelectromechanical system (MEMS) devices | |
| KR100763115B1 (en) | Fiber alignment structures | |
| JP3390889B2 (en) | Manufacturing method of optical aperture | |
| KR100919964B1 (en) | Color image sensor on transparent substrate and method for making same | |
| US20080050561A1 (en) | Micromechanical Component With Active Elements and Method Producing a Component of This Type | |
| JPH06283663A (en) | Method for aligning semiconductor chips | |
| JP2790109B2 (en) | Sample preparation method for component analysis from the back side | |
| KR100892066B1 (en) | Micro Mirror and Manufacturing Method | |
| JPH0595123A (en) | Light receiving module | |
| JPH038947B2 (en) | ||
| JP2000258704A (en) | Optical switch and manufacturing method thereof | |
| US5707537A (en) | Bulk removal, transport and storage fixture for small batch-fabricated devices | |
| JP2000055758A (en) | Manufacturing method of semiconductor pressure sensor | |
| JP2000243727A (en) | Method for manufacturing semiconductor device | |
| JPH07113708A (en) | Method of manufacturing semiconductor absolute pressure sensor | |
| US20240110786A1 (en) | Method for manufacturing vibrator | |
| US6821812B1 (en) | Structure and method for mounting a small sample in an opening in a larger substrate | |
| JPH08332674A (en) | Thin film forming method and jig used therefor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20021126 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080124 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090124 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100124 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110124 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110124 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120124 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130124 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130124 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140124 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term |