Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP3392682B2 - Mixer circuit - Google Patents
[go: Go Back, main page]

JP3392682B2 - Mixer circuit - Google Patents

Mixer circuit

Info

Publication number
JP3392682B2
JP3392682B2 JP03811197A JP3811197A JP3392682B2 JP 3392682 B2 JP3392682 B2 JP 3392682B2 JP 03811197 A JP03811197 A JP 03811197A JP 3811197 A JP3811197 A JP 3811197A JP 3392682 B2 JP3392682 B2 JP 3392682B2
Authority
JP
Japan
Prior art keywords
differential
signal
input terminal
signal input
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP03811197A
Other languages
Japanese (ja)
Other versions
JPH10242764A (en
Inventor
泰徳 宮原
慎一郎 石塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP03811197A priority Critical patent/JP3392682B2/en
Publication of JPH10242764A publication Critical patent/JPH10242764A/en
Application granted granted Critical
Publication of JP3392682B2 publication Critical patent/JP3392682B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Amplifiers (AREA)

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】この発明は、アナログ信号の
変調あるいは復調を行うときに必要となる、ミキサー回
路に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a mixer circuit required when modulating or demodulating an analog signal.

【0002】[0002]

【従来の技術】放送や通信の分野において、信号の周波
数変換は不可欠な技術である。図5は、従来より一般的
に用いられているダブルバランス型ミキサーである。こ
の形式のミキサーは、次のように動作する。すなわち、
差動入力端子in1から入力される信号は、エミッタ結
合トランジスタペアQ1,Q2のベースに加えられ、ト
ランジスタペアQ1とQ2のコレクタに電流信号となっ
て現れ、この電流がそれぞれエミッタ結合トランジスタ
ペアQ3,Q4およびQ5,Q6のエミッタ電流になっ
ている。
2. Description of the Related Art Frequency conversion of signals is an indispensable technology in the fields of broadcasting and communication. FIG. 5 shows a double balance type mixer which has been generally used conventionally. This type of mixer works as follows. That is,
A signal input from the differential input terminal in1 is added to the bases of the emitter-coupled transistor pair Q1 and Q2, and appears as a current signal in the collectors of the transistor pair Q1 and Q2. It is the emitter current of Q4 and Q5, Q6.

【0003】一方、エミッタ結合トランジスタペアQ
3,Q4およびQ5,Q6のベースには、差動入力端子
in2から入力される信号を加えられるので、エミッタ
結合トランジスタペアQ3,Q4およびQ5,Q6のコ
レクタに差動入力端子in1から入力される信号と差動
入力端子in2から入力される信号を掛け算した電流が
現れ、負荷抵抗R1とR2によって電圧変換して出力し
ている。
On the other hand, the emitter-coupled transistor pair Q
A signal input from the differential input terminal in2 is applied to the bases of Q3, Q4, Q5, and Q6, so that the collectors of the emitter-coupled transistor pairs Q3, Q4, Q5, and Q6 are input from the differential input terminal in1. A current obtained by multiplying the signal by the signal input from the differential input terminal in2 appears, and the voltage is converted by the load resistors R1 and R2 and output.

【0004】しかしながら、従来のダブルバランス型の
ミキサー回路は、直流電流源I1の電圧降下と、トラン
ジスタのベース・エミッタ間電圧2段と、さらに負荷抵
抗の電圧降下が直列にかかるので、信号の振幅を十分に
確保し、良好な歪特性を得るには、高い電源電圧が必要
になるという問題があった。
However, in the conventional double-balance type mixer circuit, the voltage drop of the DC current source I1, the two stages of the base-emitter voltage of the transistor, and the voltage drop of the load resistance are applied in series, so that the amplitude of the signal is increased. There is a problem that a high power supply voltage is required in order to sufficiently secure the above and obtain a good distortion characteristic.

【0005】[0005]

【発明が解決しようとする課題】上記のように、従来の
ミキサー回路では、高い電源電圧が必要であり、低電源
電圧を有する回路においては、信号の振幅を大きくする
と歪が大きくなり、歪を小さくしようとすると、これに
従い信号振幅も小さくする必要がある、という問題があ
った。
As described above, the conventional mixer circuit requires a high power supply voltage, and in a circuit having a low power supply voltage, the distortion increases as the signal amplitude increases, and the distortion increases. There is a problem that if it is attempted to reduce the signal amplitude, the signal amplitude needs to be reduced accordingly.

【0006】この発明の目的は、低電源電圧において
も、扱える信号の振幅を大きくし、十分な歪特性を得る
ことにある。
An object of the present invention is to increase the amplitude of a signal that can be handled and obtain a sufficient distortion characteristic even at a low power supply voltage.

【0007】[0007]

【課題を解決するための手段】上記した課題を解決する
ために、この発明のミキサー回路では、第1および第2
の差動信号入力端子と、差動信号出力端子と、前記第1
の差動信号入力端子から入力される差動信号の正相信号
と前記第2の差動信号入力端子から入力される差動信号
の正相信号を加算し、第1の加算信号を得る手段と、前
記第1の差動信号入力端子から入力される差動信号の正
相信号と前記第2の差動信号入力端子から入力される差
動信号の逆相信号を加算し、第2の加算信号を得る手段
と、前記第1の差動信号入力端子から入力される差動信
号の逆相信号と前記第2の差動信号入力端子から入力さ
れる差動信号の正相信号を加算し、第3の加算信号を得
る手段と、前記第1の差動信号入力端子から入力される
差動信号の逆相信号と前記第2の差動信号入力端子から
入力される差動信号の逆相信号を加算し、第4の加算信
号を得る手段と、前記第1の加算信号から前記第2の加
算信号を引いた信号を増幅する第1の差動増幅回路と、
前記第4の加算信号から前記第3の加算信号を引いた信
号を増幅する第2の差動増幅回路と、前記第1および前
記第2の差動増幅回路の出力を加算し、前記差動出力端
子に取り出す回路とを備えたことを特徴とする。
In order to solve the above-mentioned problems, in the mixer circuit of the present invention, the first and second
A differential signal input terminal, a differential signal output terminal, and
Means for adding a positive phase signal of the differential signal input from the differential signal input terminal of the above and a positive phase signal of the differential signal input from the second differential signal input terminal to obtain a first added signal And adding a positive phase signal of the differential signal input from the first differential signal input terminal and a negative phase signal of the differential signal input from the second differential signal input terminal, Means for obtaining a summed signal, and a sum of the negative phase signal of the differential signal input from the first differential signal input terminal and the positive phase signal of the differential signal input from the second differential signal input terminal And a means for obtaining a third addition signal, a reverse-phase signal of the differential signal input from the first differential signal input terminal, and a differential signal input from the second differential signal input terminal. Means for adding a negative phase signal to obtain a fourth added signal, and a signal obtained by subtracting the second added signal from the first added signal A first differential amplifier circuit for amplifying a,
A second differential amplifier circuit that amplifies a signal obtained by subtracting the third added signal from the fourth added signal, and outputs of the first and second differential amplifier circuits are added, and the differential signal is added. And a circuit for taking out to an output terminal.

【0008】[0008]

【0009】上記した手段により、第1の差動入力信号
により第1および第2の差動増幅回路の信号入力点と低
電位側の電流合流点との間の同相電位差を変化させ、第
2の差動入力信号を第1および第2の差動増幅回路に差
動信号として入力するようにしたので、第1および第2
の差動増幅回路の同相電流を変化させる回路を第1およ
び第2の差動増幅回路と電源電圧方向に直列接続する必
要がなくなり、低電源電圧で動作が可能となる。
By the above-mentioned means, the common-mode potential difference between the signal input points of the first and second differential amplifier circuits and the current merging point on the low potential side is changed by the first differential input signal, and the second differential input signal is changed. Since the differential input signal is input to the first and second differential amplifier circuits as a differential signal,
The circuit for changing the in-phase current of the differential amplifier circuit is not required to be connected in series with the first and second differential amplifier circuits in the power supply voltage direction, and it is possible to operate at a low power supply voltage.

【0010】[0010]

【発明の実施の形態】以下、この発明の実施の形態につ
いて、図面を参照しながら詳細に説明する。図1は、こ
の発明の第1の実施の形態について説明するための回路
図である。差動入力端子in1の正相入力+は、エミッ
タが抵抗R1を介して接地されたトランジスタQ1のコ
レクタに接続する。差動入力端子in1の逆相入力−
は、エミッタが抵抗R2を介して接地されたトランジス
タQ2のコレクタに接続する。トランジスタQ1のベー
スは、抵抗R3を介してトランジスタQ1のコレクタに
接続するとともに、抵抗R5,R6の一方に接続する。
抵抗R5の他方はトランジスタQ3のベースに接続する
とともに、コンデンサC1を介して差動入力端子in2
の正相入力+に接続する。抵抗R6の他方はトランジス
タQ4のベースに接続するとともに、コンデンサC3を
介して差動入力端子in2の正相入力+に接続する。ト
ランジスタQ2のベースは、抵抗R4を介してトランジ
スタQ2のコレクタに接続するとともに、抵抗R7,R
8の一方に接続する。抵抗R7の他方はトランジスタQ
5のベースに接続するとともに、コンデンサC2を介し
て差動入力端子in2の正相入力+に接続する。抵抗R
8の他方はトランジスタQ6のベースに接続するととも
に、コンデンサC4を介して差動入力端子in2の正相
入力−に接続する。トランジスタQ3,Q4とQ5,Q
6はそれぞれエミッタ結合トランジスタペアを構成す
る。
BEST MODE FOR CARRYING OUT THE INVENTION Embodiments of the present invention will be described in detail below with reference to the drawings. FIG. 1 is a circuit diagram for explaining the first embodiment of the present invention. The positive phase input + of the differential input terminal in1 is connected to the collector of the transistor Q1 whose emitter is grounded via the resistor R1. Reverse phase input of differential input terminal in1 −
Is connected to the collector of a transistor Q2 whose emitter is grounded via a resistor R2. The base of the transistor Q1 is connected to the collector of the transistor Q1 via the resistor R3 and also to one of the resistors R5 and R6.
The other side of the resistor R5 is connected to the base of the transistor Q3, and the differential input terminal in2 is connected via the capacitor C1.
Connect to the positive phase input + of. The other end of the resistor R6 is connected to the base of the transistor Q4 and is also connected to the positive phase input + of the differential input terminal in2 via the capacitor C3. The base of the transistor Q2 is connected to the collector of the transistor Q2 via the resistor R4, and the resistors R7, R
8 to one side. The other side of the resistor R7 is a transistor Q
5 and the positive-phase input + of the differential input terminal in2 via the capacitor C2. Resistance R
The other of 8 is connected to the base of the transistor Q6, and is also connected to the positive phase input − of the differential input terminal in2 via the capacitor C4. Transistors Q3, Q4 and Q5, Q
Each 6 constitutes an emitter-coupled transistor pair.

【0011】トランジスタQ3のコクレタは、抵抗R9
を介して、トランジスタQ4のコクレタは抵抗R12を
介してそれぞれ電源Vccに接続する。トランジスタQ
3,Q4の各コレクタを差動出力端子Outに接続す
る。トランジスタQ3のエミッタは抵抗R10を介して
接地し、トランジスタQ4のエミッタは抵抗R13を介
して接地する。トランジスタQ3,Q4のエミッタ間に
は抵抗R11を挿入接続する。トランジスタQ5,Q6
のコレクタは、差動出力端子Outに接続し、トランジ
スタQ5のエミッタは抵抗R14を介して接地し、トラ
ンジスタQ6のエミッタは抵抗R16を介して接地す
る。トランジスタQ5,Q6のエミッタ間には抵抗R1
5を挿入接続する。
The collector of the transistor Q3 is a resistor R9.
Through the resistor R12 to the power supply Vcc via the resistor R12. Transistor Q
The collectors of Q3 and Q4 are connected to the differential output terminal Out. The emitter of the transistor Q3 is grounded via the resistor R10, and the emitter of the transistor Q4 is grounded via the resistor R13. A resistor R11 is inserted and connected between the emitters of the transistors Q3 and Q4. Transistors Q5, Q6
Is connected to the differential output terminal Out, the emitter of the transistor Q5 is grounded via the resistor R14, and the emitter of the transistor Q6 is grounded via the resistor R16. A resistor R1 is placed between the emitters of the transistors Q5 and Q6.
Insert and connect 5.

【0012】このように構成された回路の動作は次のよ
うになる。すなわち、差動入力端子in1の正相入力+
から入力された信号は、カレントミラーによってトラン
ジスタQ3,Q4の両コレクタに同相成分として現れ、
このエミッタ結合トランジスタペアのエミッタ電流を変
化させる。同様に、差動入力端子in1の逆相入力−か
ら入力された信号は、カレントミラーによってトランジ
スタQ5,Q6の両コレクタに同相成分として現れ、こ
のエミッタ結合トランジスタペアのエミッタ電流を変化
させる。
The operation of the circuit thus constructed is as follows. That is, the positive phase input of the differential input terminal in1 +
The signal inputted from appears as an in-phase component in both collectors of the transistors Q3 and Q4 by the current mirror,
The emitter current of this emitter-coupled transistor pair is changed. Similarly, a signal input from the negative-phase input − of the differential input terminal in1 appears as a common-mode component in both collectors of the transistors Q5 and Q6 by the current mirror, and changes the emitter current of this emitter-coupled transistor pair.

【0013】これにより、トランジスタを電源方向に2
段直列接続せずに、差動入力端子in1から入力された
信号でエミッタ結合ペアであるトランジスタQ3,Q4
およびQ5,Q6のエミッタ電流をそれぞれ変化させる
ことができたことになる。
As a result, the transistors are connected in the power supply direction by 2
Transistors Q3 and Q4 which are emitter-coupled pairs by the signal input from the differential input terminal in1 without being connected in series
This means that the emitter currents of Q5 and Q6 can be changed.

【0014】一方、差動信号入力端子in2から入力さ
れた信号は、結合容量C1〜C4を通じてエミッタ結合
ペアのトランジスタQ3,Q4およびQ5,Q6のそれ
ぞれベースに差動成分として現れる。トランジスタQ
3,Q4およびQ5,Q6のコレクタと負荷抵抗は、従
来のダブルバランスミキサーと同様の回路となってお
り、これによりこのシステムはミキサーとして動作でき
る。
On the other hand, the signal input from the differential signal input terminal in2 appears as a differential component on the bases of the transistors Q3, Q4 and Q5, Q6 of the emitter coupled pair through the coupling capacitors C1 to C4. Transistor Q
The collectors and load resistors of 3, Q4 and Q5, Q6 have the same circuit as a conventional double balance mixer, which allows the system to operate as a mixer.

【0015】図2は、この発明の第2の実施の形態につ
いて説明するための回路図である。この実施の形態は、
入力端子in21の正相入力+は、コレクタが電源Vc
cに、エミッタが抵抗R24を介して接地されたトラン
ジスタQ21のベースに接続する。入力端子in21の
正相入力−は、コレクタが電源Vccに、エミッタが抵
抗R29を介して接地されたトランジスタQ22のベー
スに接続する。
FIG. 2 is a circuit diagram for explaining the second embodiment of the present invention. In this embodiment,
For the positive phase input + of the input terminal in21, the collector is the power supply Vc.
At c, the emitter is connected to the base of a transistor Q21 whose ground is connected via a resistor R24. The positive-phase input − of the input terminal in21 is connected to the power supply Vcc at the collector and to the base of the transistor Q22 whose emitter is grounded via the resistor R29.

【0016】差動入力端子in22の正相入力+は、コ
レクタが抵抗R1を介して電源Vccに、エミッタが抵
抗R22を介してトランジスタQ21のエミッタと抵抗
R24の接続点に接続されたトランジスタQ23のベー
スに接続するとともに、トランジスタQ26のベースに
接続する。入力端子in22の正相入力−は、コレクタ
が抵抗R25を介して電源Vccに、エミッタが抵抗R
26を介してトランジスタQ21のエミッタと抵抗R2
4の接続点に接続されたトランジスタQ24のベースに
接続するとともに、トランジスタQ25のベースに接続
する。トランジスタQ25のエミッタは抵抗R7を介し
てトランジスタQ22のエミッタと抵抗R29の接続点
に接続し、トランジスタQ26のエミッタは抵抗R30
を介してトランジスタQ22のエミッタと抵抗R29の
接続点に接続する。
The positive phase input + of the differential input terminal in22 has a collector connected to the power supply Vcc via the resistor R1 and an emitter connected to the connection point between the emitter of the transistor Q21 and the resistor R24 via the resistor R22. It is connected to the base and also to the base of the transistor Q26. The positive-phase input − of the input terminal in22 has a collector connected to the power supply Vcc via the resistor R25 and an emitter connected to the resistor R25.
26 through the emitter of transistor Q21 and resistor R2
The transistor Q24 is connected to the base of the transistor Q25 and the base of the transistor Q25. The emitter of the transistor Q25 is connected to the connection point of the emitter of the transistor Q22 and the resistor R29 via the resistor R7, and the emitter of the transistor Q26 is connected to the resistor R30.
Is connected to the connection point between the emitter of the transistor Q22 and the resistor R29.

【0017】トランジスタQ23,Q24のエミッタ間
には抵抗R23を挿入接続する。トランジスタQ25,
Q26のエミッタ間には抵抗R28を挿入接続する。ま
た、トランジスタQ23,Q25のコレクタとトランジ
スタQ24,Q26のコレクタは差動出力端子Outに
接続する。トランジスタQ21,Q22はエミッタフォ
ロアのペアとなっており、トランジスタQ23,Q24
とQ25,Q26はエミッタ結合のペアとなっている。
A resistor R23 is inserted and connected between the emitters of the transistors Q23 and Q24. Transistor Q25,
A resistor R28 is inserted and connected between the emitters of Q26. The collectors of the transistors Q23 and Q25 and the collectors of the transistors Q24 and Q26 are connected to the differential output terminal Out. The transistors Q21 and Q22 form a pair of emitter followers, and the transistors Q23 and Q24
And Q25 and Q26 are a pair of emitter-coupled.

【0018】この回路の動作は次のようになる。すなわ
ち、差動入力端子in21の入力端子から入力された信
号は、トランジスタQ21およびQ22を通してインピ
ーダンス変換されて、抵抗R24およびR29の非接地
側端子に電圧として現れ、トランジスタペアQ23,Q
24とQ25,Q26に流れる同相電流を変化させる。
一方、差動入力端子in22の入力端子から入力された
信号は、トランジスタペアQ23,Q24およびQ2
5,Q26のベースに加えられ、差動電流を変化させ
る。トランジスタペアQ23,Q24とQ25,Q26
のコレクタと負荷抵抗は、従来のダブルバランスミキサ
ーと同形式の回路を構成しており、これによりこのシス
テムはミキサーとして動作する。
The operation of this circuit is as follows. That is, the signal input from the input terminal of the differential input terminal in21 is impedance-converted through the transistors Q21 and Q22, appears as a voltage at the non-ground side terminals of the resistors R24 and R29, and the transistor pair Q23, Q23.
The common mode current flowing through 24, Q25 and Q26 is changed.
On the other hand, the signal input from the input terminal of the differential input terminal in22 is the transistor pair Q23, Q24 and Q2.
5, applied to the base of Q26 to change the differential current. Transistor pair Q23, Q24 and Q25, Q26
The collector and load resistance of the device form a circuit of the same type as a conventional double balance mixer, which allows the system to operate as a mixer.

【0019】なお、差動入力端子in21を駆動する信
号源の出力インピーダンスが低い場合は、エミッタフォ
ロアトランジスタペアQ21,Q22は不要である。
If the output impedance of the signal source driving the differential input terminal in21 is low, the emitter follower transistor pair Q21, Q22 is unnecessary.

【0020】この実施の形態でも、電源電圧方向にトラ
ンジスタを2段直列接続せずに、エミッタ結合トランジ
スタペアの電流を制御していることから、低電源電圧で
の動作が可能となる図3は、この発明の第3の実施の形
態について説明するための回路図である。この実施の形
態は、図1のミキサー回路の差動入力端子部分に、差動
増幅回路を付加した場合の例であり、図1と同一の構成
部分には同一の符号を付して説明する。
Also in this embodiment, since the current of the emitter-coupled transistor pair is controlled without connecting two transistors in series in the power supply voltage direction, operation at a low power supply voltage is possible. FIG. 7 is a circuit diagram for explaining a third embodiment of the present invention. This embodiment is an example in which a differential amplifier circuit is added to the differential input terminal portion of the mixer circuit of FIG. 1, and the same components as those in FIG. .

【0021】まず、図1の構成と異なる構成の部分につ
いて説明する。差動信号入力端子in1の正相入力+
は、トランジスタQ31,Q32および抵抗R31,R
32により構成する差動増幅エミッタ結合回路のトラン
ジスタQ31のベースに接続する。差動信号入力端子i
n1の正相入力+は、差動増幅エミッタ結合回路のトラ
ンジスタQ32のベースに接続する。トランジスタQ3
1,Q32の各エミッタは、電流源I31を介して接地
する。トランジスタQ31のコレクタは、抵抗31を介
して電源Vccに接続し、トランジスタQ32のコレク
タは、抵抗32を介して電源Vccに接続する。トラン
ジスタQ31のコレクタと抵抗31の接続点にベースが
接続されたトランジスタQ33は、エミッタをトランジ
スタQ1のコレクタに接続するとともに、そのコレクタ
を電源Vccに接続する。トランジスタQ32のコレク
タと抵抗32の接続点にベースが接続されたトランジス
タQ34は、エミッタをトランジスタQ2のコレクタに
接続するとともに、そのコレクタを電源Vccに接続す
る。
First, the part of the configuration different from that of FIG. 1 will be described. Positive phase input of differential signal input terminal in1 +
Are transistors Q31, Q32 and resistors R31, R
It is connected to the base of the transistor Q31 of the differential amplification emitter coupling circuit constituted by 32. Differential signal input terminal i
The positive phase input + of n1 is connected to the base of the transistor Q32 of the differential amplification emitter coupling circuit. Transistor Q3
The emitters of 1 and Q32 are grounded via the current source I31. The collector of the transistor Q31 is connected to the power supply Vcc via the resistor 31, and the collector of the transistor Q32 is connected to the power supply Vcc via the resistor 32. A transistor Q33 having a base connected to a connection point between the collector of the transistor Q31 and the resistor 31 has an emitter connected to the collector of the transistor Q1 and a collector connected to the power supply Vcc. The transistor Q34, whose base is connected to the connection point between the collector of the transistor Q32 and the resistor 32, has its emitter connected to the collector of the transistor Q2 and its collector connected to the power supply Vcc.

【0022】このように構成されたシステムの動作につ
いて説明する。差動信号入力端子in1より入力された
信号を、差動増幅エミッタ結合回路を構成する、トラン
ジスタQ31,Q32、抵抗R31およびR32により
増幅し、増幅された信号をさらにトランジスタQ33,
抵抗R1およびQ34,抵抗R2により電流に変換して
いる。これ以降の動作は、図1の場合と同様である。
The operation of the system thus configured will be described. The signal input from the differential signal input terminal in1 is amplified by the transistors Q31 and Q32 and the resistors R31 and R32 that form the differential amplification emitter coupling circuit, and the amplified signal is further added to the transistor Q33.
It is converted into a current by the resistors R1 and Q34 and the resistor R2. The subsequent operation is the same as in the case of FIG.

【0023】この実施の形態では、トランジスタが電源
電圧方向に2段直列接続しているが、差動入力端子in
1に局部発振器の出力を入れて変調あるいは復調をさせ
る場合、この信号の歪は通常問題にならないので、抵抗
R31とR32の電圧降下分を低く設定できる。従っ
て、従来のダブルバランスミキサーより低電源電圧で使
用できる。
In this embodiment, the transistors are connected in series in two stages in the power supply voltage direction, but the differential input terminal in
When the output of the local oscillator is put in 1 for modulation or demodulation, the distortion of this signal does not usually cause a problem, so that the voltage drop of the resistors R31 and R32 can be set low. Therefore, it can be used with a lower power supply voltage than the conventional double balance mixer.

【0024】図4は、この発明の第4の実施の形態につ
いて説明するための回路図である。この実施の形態は、
図1の回路のエミッタ結合トランジスタペアのエミッタ
に直流電流を流し込む回路を付加した例であり、図1の
構成と同一部分には同一の符号を付して説明する。
FIG. 4 is a circuit diagram for explaining the fourth embodiment of the present invention. In this embodiment,
This is an example in which a circuit for injecting a direct current into the emitter of the emitter-coupled transistor pair of the circuit of FIG. 1 is added, and the same parts as those of the configuration of FIG.

【0025】この実施の形態は、電源Vccとトランジ
スタQ3〜Q6のエミッタ間にそれぞれ電流源I41〜
I44を接続した構成部分が図1と異なる。なお、電流
源I41〜I44は記号であらわしたが、エミッタ結合
トランジスタペアのエミッタ電位と電源電位との間には
少なくともトランジスタのベースエミッタ間電圧以上の
電位差があるので、pnp型トランジスタを使うことに
より、容易に電流源を実現できる。
In this embodiment, current sources I41 to I41 are connected between the power supply Vcc and the emitters of the transistors Q3 to Q6, respectively.
The component part to which I44 is connected is different from that in FIG. Although the current sources I41 to I44 are represented by symbols, since there is a potential difference of at least the base-emitter voltage of the transistors or more between the emitter potential of the emitter-coupled transistor pair and the power supply potential, it is possible to use a pnp-type transistor. , A current source can be easily realized.

【0026】この実施の形態では、トランジスタQ3〜
Q6の各エミッタにそれぞれ直流電流を流し込むことに
よって、エミッタ結合トランジスタペアのトランジスタ
に流れる電流が減少し、カレントミラーのミラー比が上
昇する。このことにより、ミキサーの変換利得を大きく
させることができる。
In this embodiment, the transistors Q3 ...
By injecting a direct current into each emitter of Q6, the current flowing through the transistors of the emitter-coupled transistor pair is reduced and the mirror ratio of the current mirror is increased. As a result, the conversion gain of the mixer can be increased.

【0027】[0027]

【発明の効果】以上説明したようにこの発明によれば、
エミッタ結合トランジスタペアを電源方向に2段直列に
接続せずに、入力端子から入力した差動信号でエミッタ
結合トランジスタペアのエミッタ電流を変化させるよう
にしたので、低電源でも大振幅かつ低歪特性を得ること
ができる。
As described above, according to the present invention,
Since the emitter current of the emitter-coupled transistor pair is changed by the differential signal input from the input terminal without connecting the emitter-coupled transistor pair in series in two stages in the power supply direction, a large amplitude and low distortion characteristics can be obtained even with a low power supply. Can be obtained.

【図面の簡単な説明】[Brief description of drawings]

【図1】この発明の第1の実施の形態について説明する
ための回路図。
FIG. 1 is a circuit diagram for explaining a first embodiment of the present invention.

【図2】この発明の第2の実施の形態について説明する
ための回路図。
FIG. 2 is a circuit diagram for explaining a second embodiment of the present invention.

【図3】この発明の第3の実施の形態について説明する
ための回路図。
FIG. 3 is a circuit diagram for explaining a third embodiment of the present invention.

【図4】この発明の第4の実施の形態について説明する
ための回路図。
FIG. 4 is a circuit diagram for explaining a fourth embodiment of the present invention.

【図5】従来例のミキサー回路について説明するための
回路図。
FIG. 5 is a circuit diagram for explaining a conventional mixer circuit.

【符号の説明】[Explanation of symbols]

Q1〜Q6,Q21〜Q26…トランジスタ、R1〜R
16,R21〜R30…抵抗、in1,in2,in2
1,in22…差動入力端子、Vcc…電源、Out…
差動出力端子。
Q1-Q6, Q21-Q26 ... Transistors, R1-R
16, R21 to R30 ... Resistance, in1, in2, in2
1, in22 ... Differential input terminal, Vcc ... Power supply, Out ...
Differential output terminal.

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平8−222960(JP,A) 特開 昭62−194709(JP,A) 特開 平9−260956(JP,A) 特開 平9−46138(JP,A) 国際公開96/41295(WO,A1) (58)調査した分野(Int.Cl.7,DB名) H03D 7/14 ─────────────────────────────────────────────────── ─── Continuation of the front page (56) Reference JP-A-8-222960 (JP, A) JP-A-62-194709 (JP, A) JP-A-9-260956 (JP, A) JP-A-9- 46138 (JP, A) International publication 96/41295 (WO, A1) (58) Fields investigated (Int.Cl. 7 , DB name) H03D 7/14

Claims (2)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 第1および第2の差動信号入力端子と、 差動信号出力端子と、 前記第1の差動信号入力端子から入力される差動信号の
正相信号と前記第2の差動信号入力端子から入力される
差動信号の正相信号を加算し、第1の加算信号を得る手
段と、 前記第1の差動信号入力端子から入力される差動信号の
正相信号と前記第2の差動信号入力端子から入力される
差動信号の逆相信号を加算し、第2の加算信号を得る手
段と、 前記第1の差動信号入力端子から入力される差動信号の
逆相信号と前記第2の差動信号入力端子から入力される
差動信号の正相信号を加算し、第3の加算信号を得る手
段と、 前記第1の差動信号入力端子から入力される差動信号の
逆相信号と前記第2の差動信号入力端子から入力される
差動信号の逆相信号を加算し、第4の加算信号を得る手
段と、 前記第1の加算信号から前記第2の加算信号を引いた信
号を増幅する第1の差動増幅回路と、 前記第4の加算信号から前記第3の加算信号を引いた信
号を増幅する第2の差動増幅回路と、 前記第1および前記第2の差動増幅回路の出力を加算
し、前記差動出力端子に取り出す回路とを備えたことを
特徴とするミキサー回路。
1. A first differential signal input terminal, a second differential signal input terminal, a differential signal output terminal, a positive phase signal of a differential signal input from the first differential signal input terminal, and the second differential signal input terminal. Means for adding a positive phase signal of the differential signal input from the differential signal input terminal to obtain a first addition signal; and a positive phase signal of the differential signal input from the first differential signal input terminal And a means for adding a negative phase signal of the differential signal input from the second differential signal input terminal to obtain a second added signal, and a differential input from the first differential signal input terminal. Means for adding a negative-phase signal of the signal and a positive-phase signal of the differential signal input from the second differential signal input terminal to obtain a third added signal, and from the first differential signal input terminal The opposite phase signal of the differential signal input and the opposite phase signal of the differential signal input from the second differential signal input terminal are added. Means for obtaining a fourth addition signal; a first differential amplifier circuit for amplifying a signal obtained by subtracting the second addition signal from the first addition signal; and a third differential signal from the fourth addition signal. A second differential amplifier circuit for amplifying a signal obtained by subtracting the addition signal, and a circuit for adding outputs of the first and second differential amplifier circuits and taking out to the differential output terminal are provided. Characteristic mixer circuit.
【請求項2】 請求項1記載のミキサー回路であって、 前記第1および第2の差動増幅回路のエミッタ端子に直
流電流を流して、前記エミッタ端子のバイアス電圧を変
化させることにより、変換利得を増大させたことを特徴
とするミキサー回路。
2. The mixer circuit according to claim 1, wherein a direct current is caused to flow through the emitter terminals of the first and second differential amplifier circuits to change the bias voltage at the emitter terminals, thereby performing conversion. A mixer circuit characterized by increased gain.
JP03811197A 1997-02-21 1997-02-21 Mixer circuit Expired - Fee Related JP3392682B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP03811197A JP3392682B2 (en) 1997-02-21 1997-02-21 Mixer circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP03811197A JP3392682B2 (en) 1997-02-21 1997-02-21 Mixer circuit

Publications (2)

Publication Number Publication Date
JPH10242764A JPH10242764A (en) 1998-09-11
JP3392682B2 true JP3392682B2 (en) 2003-03-31

Family

ID=12516374

Family Applications (1)

Application Number Title Priority Date Filing Date
JP03811197A Expired - Fee Related JP3392682B2 (en) 1997-02-21 1997-02-21 Mixer circuit

Country Status (1)

Country Link
JP (1) JP3392682B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009104055A1 (en) * 2008-02-18 2009-08-27 Freescale Semiconductor, Inc. Mixer circuit
JP5056533B2 (en) * 2008-03-28 2012-10-24 富士通株式会社 Mixer circuit
JP6771852B2 (en) * 2018-06-20 2020-10-21 三菱電機株式会社 Frequency converter

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1996041295A1 (en) 1995-06-07 1996-12-19 Pacific Communication Sciences, Inc. Bipolar analog multipliers for low voltage applications

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1996041295A1 (en) 1995-06-07 1996-12-19 Pacific Communication Sciences, Inc. Bipolar analog multipliers for low voltage applications

Also Published As

Publication number Publication date
JPH10242764A (en) 1998-09-11

Similar Documents

Publication Publication Date Title
JP3575898B2 (en) Amplifier circuit
US4480337A (en) Transistor mixer and amplifier input stage
JPH0143486B2 (en)
US5307024A (en) Linearized level-shifting amplifier
US4758796A (en) Bridge amplifier operating from an asymmetrical power supply
US5392002A (en) Low voltage bipolar negative impedance converter
JP3382128B2 (en) Differential amplifier
US5389894A (en) Power amplifier having high output voltage swing and high output drive current
JP2622321B2 (en) High frequency cross junction folded cascode circuit
EP0475507B1 (en) Amplifier arrangement
JP3392682B2 (en) Mixer circuit
JP3204565B2 (en) Phase shift circuit
RU2053592C1 (en) Amplifier
JP3080488B2 (en) Differential amplifier
JP2569497B2 (en) Multiplier
JP3152715B2 (en) Multiplication circuit
JP2684837B2 (en) Differential amplifier circuit
JPS6123852Y2 (en)
JPH0346407A (en) Variable gain amplifier
JPS6259926B2 (en)
JP2600648B2 (en) Differential amplifier circuit
JP3406813B2 (en) Semiconductor integrated circuit having nonlinear distortion correction function
JP2759156B2 (en) Amplifier circuit
JP3221452B2 (en) Voltage / current conversion circuit
JP3352104B2 (en) Current mirror circuit

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20030107

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080124

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090124

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100124

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110124

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120124

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130124

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees