Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP3393440B2 - Semiconductor device and bump forming method - Google Patents
[go: Go Back, main page]

JP3393440B2 - Semiconductor device and bump forming method - Google Patents

Semiconductor device and bump forming method

Info

Publication number
JP3393440B2
JP3393440B2 JP16745694A JP16745694A JP3393440B2 JP 3393440 B2 JP3393440 B2 JP 3393440B2 JP 16745694 A JP16745694 A JP 16745694A JP 16745694 A JP16745694 A JP 16745694A JP 3393440 B2 JP3393440 B2 JP 3393440B2
Authority
JP
Japan
Prior art keywords
substrate
resin
gap
bumps
facing surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP16745694A
Other languages
Japanese (ja)
Other versions
JPH0817840A (en
Inventor
明彦 奥洞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP16745694A priority Critical patent/JP3393440B2/en
Publication of JPH0817840A publication Critical patent/JPH0817840A/en
Application granted granted Critical
Publication of JP3393440B2 publication Critical patent/JP3393440B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/20Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • H10W72/072Connecting or disconnecting of bump connectors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • H10W72/072Connecting or disconnecting of bump connectors
    • H10W72/07251Connecting or disconnecting of bump connectors characterised by changes in properties of the bump connectors during connecting
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • H10W72/073Connecting or disconnecting of die-attach connectors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00Encapsulations, e.g. protective coatings
    • H10W74/10Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/15Encapsulations, e.g. protective coatings characterised by their shape or disposition on active surfaces of flip-chip devices, e.g. underfills
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/724Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/734Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Wire Bonding (AREA)

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【目次】以下の順序で本発明を説明する。 産業上の利用分野 従来の技術(図6〜図8) 発明が解決しようとする課題(図7〜図8) 課題を解決するための手段(図1〜図5) 作用(図1〜図5) 実施例 (1)第1実施例(図1) (2)第2実施例(図1及び図2) (3)第3実施例(図1〜図3) (4)第4実施例(図1〜図4) (5)他の実施例(図1〜図5) 発明の効果[Table of Contents] The present invention will be described in the following order. Industrial applications Conventional technology (Figs. 6 to 8) Problems to be Solved by the Invention (FIGS. 7 to 8) Means for Solving the Problems (FIGS. 1 to 5) Action (Figs. 1-5) Example (1) First embodiment (FIG. 1) (2) Second embodiment (FIGS. 1 and 2) (3) Third embodiment (FIGS. 1 to 3) (4) Fourth embodiment (FIGS. 1 to 4) (5) Other embodiments (FIGS. 1 to 5) The invention's effect

【0002】[0002]

【産業上の利用分野】本発明は半導体装置及びバンプの
形成方法に関し、特にフリツプチツプ型の半導体チツプ
と、半導体チツプ及び基板間においてこれら半導体チツ
プ及び基板を接合するバンプの形成方法とに適用して好
適なものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device and a bump forming method, and more particularly to a flip chip type semiconductor chip and a bump forming method for joining the semiconductor chip and the substrate between the semiconductor chip and the substrate. It is suitable.

【0003】[0003]

【従来の技術】従来、パツケージングされていないベア
の半導体チツプ(フリツプチツプ)のパツド上にバンプ
を形成する技術として、はんだめつきによる方法や、メ
タルマスクを用いて蒸着法より形成する方法、及びワイ
ヤボンデイング技術を用いてAu 等の金属を形成するス
タツドバンプ法などがある。この種の半導体チツプを基
板上に実装する方法の1つであるフリツプチツプ法は、
上述のような方法により半導体チツプの各パツド上に形
成された各バンプを、それぞれ基板上の対応するパツド
又は当該パツド上に形成されたバンプと接合させること
により行われ、この方法により高速性に優れた高密度な
半導体チツプの実装が実現されている。
2. Description of the Related Art Conventionally, as a technique for forming a bump on a pad of a bare semiconductor chip (flip chip) which has not been packaged, a soldering method or a vapor deposition method using a metal mask, Also, there is a stud bump method in which a metal such as Au is formed by using a wire bonding technique. The flip-chip method, which is one of the methods for mounting this type of semiconductor chip on a substrate,
It is carried out by bonding each bump formed on each pad of the semiconductor chip by the method as described above to the corresponding pad on the substrate or the bump formed on the pad, and by this method, high speed is achieved. Excellent high-density mounting of semiconductor chips has been realized.

【0004】この場合この種の実装方法によつて基板上
に実装された半導体チツプのヒートサイクル等の信頼性
に関する特性は、半導体チツプと基板との間の熱膨張係
数差に強く依存する。例えばフリツプチツプ法を用いて
半導体チツプ(Si )を熱膨張係数差の大きなガラスエ
ポキシ基板に実装する場合、半導体チツプが熱膨張係数
差から生じるストレスを吸収するのに最低限必要なバン
プの高さは約80〔μm 〕であり、バンプの高さがこれ以
下になると上述のストレスによつて半導体チツプやバン
プ及びガラスエポキシ基板に応力や歪みが発生するた
め、半導体チツプ及びバンプが破損するおそれがある。
In this case, the characteristics relating to the reliability of the semiconductor chip mounted on the substrate by this type of mounting method such as the heat cycle strongly depend on the difference in the coefficient of thermal expansion between the semiconductor chip and the substrate. For example, when a semiconductor chip (Si) is mounted on a glass epoxy substrate having a large difference in thermal expansion coefficient using the flip chip method, the minimum bump height required for the semiconductor chip to absorb the stress caused by the difference in thermal expansion coefficient is It is about 80 (μm), and if the height of the bump is less than this, stress or strain will occur in the semiconductor chip or bump and the glass epoxy substrate due to the above-mentioned stress, so the semiconductor chip and bump may be damaged. .

【0005】このため、この種の方法による半導体チツ
プの基板への実装作業では、通常、バンプの高さを80
〔μm 〕以上に設定しており、これにより実装後の半導
体チツプの熱に対する信頼性を高めている。また基板上
に実装された半導体チツプの熱に対する信頼性を高める
他の方法として、図6に示すように、半導体チツプ1の
熱応力中心から離れるほどバンプ2A、2Bの径を大き
くし、応力の低減を図ることにより熱膨張係数差から生
じるストレスを半導体チツプ1に吸収させる方法も提案
されている(特開昭62-51742号公報)。
Therefore, when mounting a semiconductor chip on a substrate by this type of method, the bump height is usually set to 80 mm.
The thickness is set to [μm] or more, which improves the reliability of the semiconductor chip after mounting against heat. Further, as another method for improving the reliability of the semiconductor chip mounted on the substrate against heat, as shown in FIG. 6, the diameters of the bumps 2A and 2B are increased as the distance from the center of the thermal stress of the semiconductor chip 1 is increased to reduce the stress. A method has also been proposed in which the semiconductor chip 1 is made to absorb the stress caused by the difference in the coefficient of thermal expansion by the reduction (Japanese Patent Laid-Open No. 62-51742).

【0006】一方半導体チツプをフリツプチツプ法等に
より基板上に実装する場合、半導体チツプの熱ストレス
が基板との接続部へ集中することを避けるためには半導
体チツプ及び基板間の隙間に均一に樹脂を封入するよう
にして樹脂コート層を形成することが不可欠である。こ
のため、従来はこの樹脂コート層を形成する方法とし
て、図7のように基板3上にバンプ4を介して実装され
た半導体チツプ5と当該基板3との間の隙間6に注射針
7等を用いて直接樹脂8を注入したり(以下、これを第
1の樹脂コート層形成方法と呼ぶ)、又は図8のように
半導体チツプ3の中央部に向けて基板11に孔(以下、
この孔を樹脂注入孔と呼ぶ)11Aを設け、当該樹脂注
入孔11Aを介して樹脂8を半導体チツプ5及び基板1
1間の隙間6に注入する(以下、これを第2の樹脂コー
ト層形成方法と呼ぶ)ようにしていた。
On the other hand, when the semiconductor chip is mounted on the substrate by the flip chip method or the like, in order to prevent the thermal stress of the semiconductor chip from concentrating on the connecting portion with the substrate, a resin is uniformly applied to the gap between the semiconductor chip and the substrate. It is indispensable to form the resin coat layer so as to be encapsulated. Therefore, conventionally, as a method of forming this resin coat layer, an injection needle 7 or the like is provided in a gap 6 between the semiconductor chip 5 mounted on the substrate 3 via the bump 4 and the substrate 3 as shown in FIG. To directly inject the resin 8 (hereinafter referred to as a first resin coat layer forming method), or as shown in FIG.
This hole is called a resin injection hole) 11A, and the resin 8 is transferred through the resin injection hole 11A to the semiconductor chip 5 and the substrate 1.
It is arranged to inject into the gap 6 between the two (hereinafter, referred to as the second resin coat layer forming method).

【0007】[0007]

【発明が解決しようとする課題】ところが、上述の第1
の樹脂コート層形成方法では、通常、半導体チツプ5の
基板3との対向面5Aと、基板3との間に働く樹脂8の
表面張力を利用して樹脂8の注入を行つているために、
基板3と半導体チツプ5との間の隙間6全体に樹脂8が
均一に行き渡るのに多くの時間を必要とする。このため
このような半導体チツプ5と基板3との間の隙間6に樹
脂8を封入する工程(以下、この工程を樹脂封止工程と
呼ぶ)の作業効率が悪く(スループツトが低く)、結果
的にこの樹脂封止工程に多くのコストを必要とするなど
の問題があつた。
However, the above-mentioned first problem
In the method for forming a resin coat layer, the resin 8 is usually injected by utilizing the surface tension of the resin 8 acting between the surface 3A of the semiconductor chip 5 facing the substrate 3 and the substrate 3.
It takes a long time for the resin 8 to uniformly spread over the entire gap 6 between the substrate 3 and the semiconductor chip 5. Therefore, the work efficiency of the step of filling the resin 8 in the gap 6 between the semiconductor chip 5 and the substrate 3 (hereinafter, this step is referred to as a resin sealing step) is low (the throughput is low), and the result is low. In addition, there is a problem in that this resin encapsulation process requires a lot of cost.

【0008】一方第2の樹脂コート層形成方法では、基
板11に設けた樹脂注入孔11Aから樹脂8に与えられ
る背圧が原動力であり、このため短時間でこの工程を行
おうとすると、半導体チツプ5及び基板11間の隙間6
内に歩留り原因となる空隙(ボイド)が発生し易いな
ど、信頼性が低い問題があつた。
On the other hand, in the second method for forming a resin coat layer, the back pressure applied to the resin 8 from the resin injection hole 11A provided in the substrate 11 is the driving force, and therefore, if this step is attempted in a short time, the semiconductor chip 5 and the gap 6 between the substrate 11
There was a problem of low reliability, such as voids that are likely to cause yield in the interior.

【0009】本発明は以上の点を考慮してなされたもの
で、基板上に実装された半導体装置及び当該基板間の隙
間に短時間でかつ信頼性高く樹脂を封入することのでき
る半導体装置及びバンプの形成方法を提案しようとする
ものである。
The present invention has been made in consideration of the above points, and a semiconductor device mounted on a substrate and a semiconductor device capable of sealing a resin in a gap between the substrates in a short time and with high reliability, and It is intended to propose a bump forming method.

【0010】[0010]

【課題を解決するための手段】かかる課題を解決するた
め第1の発明においては、基板(41)との対向面(4
0A)上に形成された複数のバンプ(43)をそれぞれ
基板(41)上に形成された対応する接合部(44)に
接合する第1の工程と、対向面(40A)及び基板(4
1)間の隙間(45)内に樹脂を封入する第2の工程と
を順次経て基板(41)上に装着される半導体装置(4
0)において、樹脂を、隙間(45)の一周端部から隙
間(45)内に注入し、バンプ(43)を、隙間(4
5)に注入される樹脂の注入方向(矢印c)と平行な対
向面(40A)の辺に沿つて樹脂の注入位置から遠ざか
る方向に延びる単数又は複数の列(L20〜L23)を
形成するように、かつ当該列(L20〜L23)を形成
するバンプ(43)間のピツチが対向面(40A)の残
りの辺に沿つて配列されたバンプ(43)間のピツチよ
りも狭くなるように、対向面(40A)上に配列するよ
うにした。また第2の発明においては、基板(61)と
の対向面(60A)上に形成された複数のバンプ(6
3)をそれぞれ基板(61)上に形成された対応する接
合部(64)に接合する第1の工程と、対向面(60
A)及び基板(61)間の隙間(65)内に樹脂を封入
する第2の工程とを順次経て基板(61)上に装着され
る半導体装置(60)において、樹脂を、基板(61)
に貫設された隙間(65)と連通する貫通孔(61A)
を介して隙間(65)内に注入し、バンプ(63)を、
貫通孔(61A)と最も近い対向面(60A)の辺に沿
つて樹脂の注入位置から遠ざかる方向に延びる単数又は
複数の列(L40〜L43)を形成するように、かつ列
(L40〜L43)を形成するバンプ(63)間のピツ
チが対向面(60A)の残りの辺に沿つて配列されたバ
ンプ(63)間のピツチよりも狭くなるように、対向面
(60A)上に配列するようにした。さらに第3の発明
においては、基板(31)、(41)、(51)との対
向面(30A)、(40A)、(50A)上に形成され
た複数のバンプ(33)、(43)、(53)をそれぞ
れ基板(31)、(41)、(51)上に形成された対
応する接合部(34)、(44)、(54)に接合する
第1の工程と、対向面(30A)、(40A)、(50
A)及び基板(31)、(41)、(51)間の隙間
(35)、(45)、(55)内に樹脂を封入する第2
の工程とを順次経て基板(31)、(41)、(51)
上に装着される半導体装置(30)、(40)、(5
0)において、第2の工程時に隙間(35)、(4
5)、(55)内に注入される樹脂の注入位置に対応さ
せて、バンプ(33)、(43)、(53)が注入位置
から遠ざかる方向に延びる単数又は複数の列(L10〜
L13)、(L20〜L23)、(L30〜L33)を
形成するようにバンプ(33)、(43)、(53)を
対向面(30A)、(40A)、(50A)上に配列す
ると共に、列(L10〜L13)、(L20〜L2
3)、(L30〜L33)を形成する各バンプ(3
3)、(43)、(53)間の配列ピツチを、各バンプ
(33)、(43)、(53)が注入位置に近づくなる
ほど狭くなるようにした。
In order to solve such a problem, in the first invention, a surface (4) facing the substrate (41) is provided.
0A), a plurality of bumps (43) formed on the substrate (41) are joined to corresponding joints (44) formed on the substrate (41), and the opposing surface (40A) and the substrate (4).
1) The semiconductor device (4) mounted on the substrate (41) through a second step of encapsulating the resin in the gap (45) between them.
0), the resin is injected into the gap (45) from one end of the gap (45), and the bump (43) is filled with the gap (4).
5) To form a single row or a plurality of rows (L20 to L23) extending in the direction away from the resin injection position along the side of the facing surface (40A) parallel to the injection direction (arrow c) of the resin injected. In addition, the pitch between the bumps (43) forming the row (L20 to L23) is smaller than the pitch between the bumps (43) arranged along the remaining side of the facing surface (40A). It was arranged on the facing surface (40A). In the second invention, a plurality of bumps (6) formed on the surface (60A) facing the substrate (61).
3) is bonded to the corresponding bonding portions (64) formed on the substrate (61), respectively, and the facing surface (60).
A) and the semiconductor device (60) mounted on the substrate (61) through the second step of encapsulating the resin in the gap (65) between the substrate (61) and the resin in the substrate (61).
Through-hole (61A) communicating with the gap (65) formed through
Is injected into the gap (65) through the bump (63),
A row (L40 to L43) is formed so as to form a single row or a plurality of rows (L40 to L43) extending in a direction away from the injection position of the resin along the side of the facing surface (60A) closest to the through hole (61A). So that the pitches between the bumps (63) forming the gaps are narrower than the pitches between the bumps (63) arranged along the remaining sides of the facing surface (60A). I chose Furthermore, in the third invention, a plurality of bumps (33), (43) formed on the surfaces (30A), (40A), (50A) facing the substrates (31), (41), (51). , (53) to the corresponding joints (34), (44) and (54) formed on the substrates (31), (41) and (51), respectively, and the facing surface ( 30A), (40A), (50
Second, in which the resin is sealed in the gaps (35), (45), (55) between (A) and the substrates (31), (41), (51).
Substrate (31), (41), (51)
Semiconductor devices (30), (40), (5) mounted on top
0) in the second step, the gaps (35), (4)
5), a single or a plurality of rows (L10) extending in the direction in which the bumps (33), (43), (53) extend away from the injection position, corresponding to the injection position of the resin injected into the (55).
The bumps (33), (43) and (53) are arranged on the facing surfaces (30A), (40A) and (50A) so as to form L13), (L20 to L23) and (L30 to L33). , Columns (L10 to L13), (L20 to L2)
3), each bump (3) forming (L30 to L33)
The array pitches between 3), (43) and (53) are made narrower as the bumps (33), (43) and (53) are closer to the injection position.

【0011】さらに第4の発明においては、基板(4
1)との対向面(40A)上に形成された複数のバンプ
(43)をそれぞれ基板(41)上に形成された対応す
る接合部(44)に接合する第1の工程と、対向面(4
0A)及び基板(41)間の隙間(45)内に樹脂を封
入する第2の工程とを順次経て基板(41)上に装着さ
れる半導体装置(40)のバンプ(43)の形成方法に
おいて、樹脂を、隙間(45)の一周端部から隙間(4
5)内に注入し、バンプ(43)を、隙間(45)に注
入される樹脂の注入方向(矢印c)と平行な対向面(4
0A)の辺に沿つて樹脂の注入位置から遠ざかる方向に
延びる単数又は複数の列(L20〜L23)を形成する
ように、かつ当該列(L20〜L23)を形成するバン
プ(43)間のピツチが対向面(40A)の残りの辺に
沿つて配列されたバンプ(43)間のピツチよりも狭く
なるように、対向面(40A)上に配列するようにし
た。さらに第5の発明においては、基板(61)との対
向面(60A)上に形成された複数のバンプ(63)を
それぞれ基板(61)上に形成された対応する接合部
(64)に接合する第1の工程と、対向面(60A)及
び基板(61)間の隙間(65)内に樹脂を封入する第
2の工程とを順次経て基板(61)上に装着される半導
体装置(60)のバンプ(63)の形成方法において、
樹脂を、基板(61)に貫設された隙間(65)と連通
する貫通孔(61A)を介して隙間(65)内に注入
し、バンプ(63)を、貫通孔(61A)と最も近い対
向面(60A)の辺に沿つて樹脂の注入位置から遠ざか
る方向に延びる単数又は複数の列(L40〜L43)を
形成するように、かつ列(L40〜L43)を形成する
バンプ(63)間のピツチが対向面(60A)の残りの
辺に沿つて配列されたバンプ(63)間のピツチよりも
狭くなるように、対向面(60A)上に配列するように
した。さらに第6の発明においては、基板(31)、
(41)、(51)との対向面(30A)、(40
A)、(50A)上に形成された複数のバンプ(3
3)、(43)、(53)をそれぞれ基板(31)、
(41)、(51)上に形成された対応する接合部(3
4)、(44)、(54)に接合する第1の工程と、対
向面(30A)、(40A)、(50A)及び基板(3
1)、(41)、(51)間の隙間(35)、(4
5)、(55)内に樹脂を封入する第2の工程とを順次
経て基板(31)、(41)、(51)上に装着される
半導体装置(30)、(40)、(50)のバンプ(3
3)、(43)、(53)の形成方法において、第2の
工程時に隙間(35)、(45)、(55)内に注入さ
れる樹脂の注入位置に対応させて、バンプ(33)、
(43)、(53)が注入位置から遠ざかる方向に延び
る単数又は複数の列(L10〜L13)、(L20〜L
23)、(L30〜L33)を形成するようにバンプ
(33)、(43)、(53)を対向面(30A)、
(40A)、(50A)上に配列すると共に、列(L1
0〜L13)、(L20〜L23)、(L30〜L3
3)を形成する各バンプ(33)、(43)、(53)
間の配列ピツチが、各バンプ(33)、(43)、(5
3)が注入位置に近づくなるほど狭くなるようにした。
Further, in the fourth invention, the substrate (4
1) a first step of bonding a plurality of bumps (43) formed on the facing surface (40A) to the corresponding bonding portions (44) formed on the substrate (41); Four
0A) and a second step of encapsulating resin in the gap (45) between the substrate (41) and the bump (43) of the semiconductor device (40) mounted on the substrate (41) in sequence. , Resin from the circumferential end of the gap (45) to the gap (4
5), the bumps (43) are injected into the gaps (45) and the opposite surface (4) parallel to the injection direction (arrow c) of the resin injected.
Pitches between the bumps (43) that form one or a plurality of rows (L20 to L23) extending in the direction away from the injection position of the resin along the side of 0A) and that form the rows (L20 to L23). Are arranged on the facing surface (40A) so that the width is smaller than the pitch between the bumps (43) arranged along the remaining side of the facing surface (40A). Further, in the fifth invention, the plurality of bumps (63) formed on the surface (60A) facing the substrate (61) are respectively joined to the corresponding joint portions (64) formed on the substrate (61). The semiconductor device (60) mounted on the substrate (61) through the first step and the second step of encapsulating the resin in the gap (65) between the facing surface (60A) and the substrate (61) sequentially. ), The method of forming the bump (63),
Resin is injected into the gap (65) through the through hole (61A) communicating with the gap (65) provided in the substrate (61), and the bump (63) is closest to the through hole (61A). Between the bumps (63) forming one or more rows (L40 to L43) extending in the direction away from the injection position of the resin along the side of the facing surface (60A) and forming the rows (L40 to L43) Are arranged on the facing surface (60A) so as to be narrower than the pitch between the bumps (63) arranged along the remaining side of the facing surface (60A). Further, in the sixth invention, the substrate (31),
Faces (30A) and (40) facing (41) and (51)
A), a plurality of bumps (3) formed on (50A)
3), (43), and (53) on the substrate (31),
Corresponding joints (3) formed on (41) and (51)
4), (44), and the first step of bonding to (54), and the facing surfaces (30A), (40A), (50A), and the substrate (3).
1), (41), (51) gaps (35), (4)
5) and the semiconductor device (30), (40), (50) mounted on the substrates (31), (41), (51) through the second step of encapsulating the resin in (55) in sequence. Bump of (3
3), (43), and (53), the bump (33) is made to correspond to the injection position of the resin injected into the gaps (35), (45), and (55) in the second step. ,
(43) and (53) are single or plural rows (L10 to L13) and (L20 to L) extending in the direction away from the injection position.
23) and (L30 to L33), bumps (33), (43) and (53) are formed on opposing surfaces (30A),
It is arranged on (40A) and (50A), and at the same time (L1
0-L13), (L20-L23), (L30-L3)
Each bump (33), (43), (53) forming 3)
The array pitches between the bumps are the bumps (33), (43), (5).
3) was so narrowed as it approached the injection position.

【0012】[0012]

【作用】第1又は第4の発明においては、樹脂を、隙間
(45)の一周端部から隙間(45)内に注入し、バン
プ(43)を、隙間(45)に注入する樹脂の注入方向
(矢印c)と平行な対向面(40A)の辺に沿つて樹脂
の注入位置から遠ざかる方向に延びる単数又は複数の列
(L20〜L23)を形成するように、かつ当該列(L
20〜L23)を形成するバンプ(43)間のピツチが
対向面(40A)の残りの辺に沿つて配列されたバンプ
(43)間のピツチよりも狭くなるように、対向面(4
0A)上に配列するようにしたことにより、当該隙間
(45)に注入された樹脂を当該隙間(45)全体に迅
速かつ均一に浸透させることができる。また第2又は第
5の発明においては、樹脂を、基板(61)に貫設され
た隙間(65)と連通する貫通孔(61A)を介して隙
間(65)内に注入し、バンプ(63)を、貫通孔(6
1A)と最も近い対向面(60A)の辺に沿つて樹脂の
注入位置から遠ざかる方向に延びる単数又は複数の列
(L40〜L43)を形成するように、かつ列(L40
〜L43)を形成するバンプ(63)間のピツチが対向
面(60A)の残りの辺に沿つて配列されたバンプ(6
3)間のピツチよりも狭くなるように、対向面(60
A)上に配列するようにしたことにより、当該隙間(6
5)に注入された樹脂を当該隙間(65)全体に迅速か
つ均一に浸透させることができる。さらに第3又は第6
の発明においては、バンプ(33)、(43)、(5
3)が注入位置から遠ざかる方向に延びる単数又は複数
の列(L10〜L13)、(L20〜L23)、(L3
0〜L33)を形成するようにバンプ(33)、(4
3)、(53)を対向面(30A)、(40A)、(5
0A)上に配列すると共に、列(L10〜L13)、
(L20〜L23)、(L30〜L33)を形成する各
バンプ(33)、(43)、(53)間の配列ピツチ
が、各バンプ(33)、(43)、(53)が注入位置
に近づくなるほど狭くなるようにしたことにより、当該
隙間(35)、(45)、(55)に注入された樹脂を
当該隙間(35)、(45)、(55)全体により迅速
かつ均一に浸透させることができる。
In the first or fourth aspect of the invention, the resin is injected into the gap (45) from one end of the gap (45) and the bump (43) is injected into the gap (45). A single or a plurality of rows (L20 to L23) extending in the direction away from the resin injection position is formed along the side of the facing surface (40A) parallel to the direction (arrow c), and the row (L
20-L23), so that the pitch between the bumps (43) forming the bumps (43) is narrower than the pitch between the bumps (43) arranged along the remaining side of the facing surface (40A).
By arranging the resin on the 0A), the resin injected into the gap (45) can quickly and uniformly permeate the entire gap (45). In the second or fifth aspect of the invention, the resin is injected into the gap (65) through the through hole (61A) communicating with the gap (65) penetrating the substrate (61), and the bump (63) is formed. ) Through hole (6
1A) along a side of the facing surface (60A) closest to 1A) so as to form one or a plurality of rows (L40 to L43) extending in a direction away from the injection position of the resin, and the row (L40
To L43), the pitch between the bumps (63) is arranged along the remaining side of the facing surface (60A) (6).
3) The facing surface (60
By arranging on top of A), the gap (6
The resin injected into 5) can quickly and uniformly permeate the entire gap (65). Furthermore, the third or sixth
In the present invention, the bumps (33), (43), (5
3) Single or plural rows (L10 to L13), (L20 to L23), (L3) extending in a direction away from the injection position.
0-L33) to form bumps (33), (4
3) and (53) to the facing surfaces (30A), (40A), (5
0A) and arranged in rows (L10 to L13),
The arrangement pitches between the bumps (33), (43), and (53) forming (L20 to L23) and (L30 to L33) are at the injection positions of the bumps (33), (43), and (53). The resin is injected into the gaps (35), (45), (55) so that the resin is injected into the gaps (35), (45), (55) as a whole quickly and evenly. be able to.

【0013】[0013]

【実施例】以下図面について、本発明の一実施例を詳述
する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described in detail below with reference to the drawings.

【0014】(1)第1実施例 図1(A)及び図1(B)において、20は本発明を適
用した半導体チツプを示し、ガラスエポキシ基板21と
の対向面20A上に当該半導体チツプ20とガラスエポ
キシ基板21とを接合するはんだバンプ23が、樹脂封
止工程において樹脂が注入される注入位置から遠ざかる
方向に延びる複数の列L1、L2、L3、L4を形成す
るように設けられている。すなわちこの半導体チツプ2
0では、その対向面20Aにはんだバンプ23がはんだ
中へのパツドメタルの相互拡散を防止するBLM(Ball
Limiting Metal)22を介して複数設けられ、これら
各はんだバンプ23をガラスエポキシ基板21上に設け
られた対応するパツド24にそれぞれ接合することによ
りガラスエポキシ基板21上に実装し得るようになされ
ている。
(1) First Embodiment In FIGS. 1 (A) and 1 (B), 20 is a semiconductor chip to which the present invention is applied, and the semiconductor chip 20 is provided on the surface 20A facing the glass epoxy substrate 21. Solder bumps 23 for joining the glass epoxy substrate 21 with the glass epoxy substrate 21 are provided so as to form a plurality of rows L1, L2, L3, L4 extending in a direction away from the injection position where the resin is injected in the resin sealing step. . That is, this semiconductor chip 2
At 0, the solder bumps 23 on the facing surface 20A prevent the mutual diffusion of the pad metal into the solder.
A plurality of solder bumps 23 are provided via the Limiting Metal 22. The solder bumps 23 can be mounted on the glass epoxy substrate 21 by bonding them to corresponding pads 24 provided on the glass epoxy substrate 21. .

【0015】この場合はんだバンプ23(及びBLM2
2)は、半導体チツプ20をガラスエポキシ基板21上
に実装した後に行われる樹脂封止工程において半導体チ
ツプ20とガラスエポキシ基板21との間の隙間25内
に注入される樹脂の注入方向(矢印a)と平行な複数の
列L1〜L4を形成し、かつ当該同じ列L1〜L4内で
隣接するもの同士のピツチが当該列L1〜L4同士の間
隔よりも密になるように対向面20A上に配列されてい
る。これによりこの半導体チツプ20では、ガラスエポ
キシ基板21上に実装したときに当該半導体チツプ20
及びガラスエポキシ基板21間に介在するはんだバンプ
24の配列を、上述のように(すなわち樹脂の注入方向
と平行な複数の列L1〜L4を形成し、かつ当該同じ列
L1〜L4内で隣接するもの同士のピツチが当該列L1
〜L4同士の間隔よりも密になるように)することがで
きるようになされている。
In this case, the solder bump 23 (and BLM2
2) is the injection direction (arrow a) of the resin injected into the gap 25 between the semiconductor chip 20 and the glass epoxy substrate 21 in the resin sealing step performed after the semiconductor chip 20 is mounted on the glass epoxy substrate 21. ) Parallel rows L1 to L4 are formed on the facing surface 20A such that the pitches of adjacent rows in the same row L1 to L4 are closer than the spacing between the rows L1 to L4. It is arranged. As a result, the semiconductor chip 20 is mounted on the glass epoxy substrate 21.
And the arrangement of the solder bumps 24 interposed between the glass epoxy substrates 21 are formed as described above (that is, a plurality of rows L1 to L4 parallel to the resin injection direction are formed and adjacent in the same row L1 to L4). The pitch between objects is the row L1.
~ L4 is closer to each other).

【0016】以上の構成において、樹脂封止工程におい
て半導体チツプ20及びガラスエポキシ基板21間の隙
間25内に注入された樹脂は、各はんだバンプ23の存
在によりその表面張力が助長され、樹脂の注入方向と平
行に形成されたはんだバンプ23の各列L1〜L4に沿
つて隣接するはんだバンプ23を順次伝つて迅速に当該
隙間25全体に亘つて浸透する。従つて半導体チツプ2
0のガラスエポキシ基板21との対向面20Aにはんだ
バンプ23をこのように配列することによつて、樹脂封
止工程を短時間で行うことができる。
In the above structure, the resin injected into the gap 25 between the semiconductor chip 20 and the glass epoxy substrate 21 in the resin encapsulation step has its surface tension promoted by the presence of the solder bumps 23, so that the resin is injected. The solder bumps 23 that are adjacent to each other along the rows L1 to L4 of the solder bumps 23 formed in parallel with the direction are sequentially transmitted to quickly penetrate the entire gap 25. Therefore, semiconductor chip 2
By arranging the solder bumps 23 on the surface 20A facing the glass epoxy substrate 21 of No. 0 in this way, the resin sealing step can be performed in a short time.

【0017】またこの場合、樹脂は半導体チツプ20及
びガラスエポキシ基板21間の隙間25を各はんだバン
プ23の回りを順次覆うようにはんだバンプ23の各列
L1〜L4に沿つて順次浸透して行くため、当該隙間2
5に封入された樹脂内部に空隙(ボイド)が発生し難
く、従つて樹脂コート不良による歩留りを低減させるこ
とができる。
Further, in this case, the resin sequentially penetrates along the rows L1 to L4 of the solder bumps 23 so as to cover the gaps 25 between the semiconductor chip 20 and the glass epoxy substrate 21 around the solder bumps 23 in order. Therefore, the gap 2
Voids are less likely to occur inside the resin sealed in 5, and thus the yield due to defective resin coating can be reduced.

【0018】以上の構成によれば、半導体チツプ20の
ガラスエポキシ基板21との対向面20Aに、樹脂の注
入方向と平行な複数の列L1〜L4を形成し、かつ当該
同じ列L1〜L4内で隣接するもの同士のピツチが当該
列L1〜L4同士の間隔よりも密になるようにはんだバ
ンプ23を形成するようにしたことにより、当該半導体
チツプ20をガラスエポキシ基板21に実装した後行わ
れる樹脂封止工程において当該半導体チツプ20及びガ
ラスエポキシ基板21間の隙間25内に注入された樹脂
を当該隙間25全体に迅速かつ均一に(ボイドを発生さ
せることなく)浸透させることができ、かくして基板上
に実装された半導体チツプと当該基板と間の隙間内に短
時間でかつ信頼性高く樹脂を封入することのできる半導
体チツプ及びはんだバンプの形成方法を実現できる。
According to the above construction, a plurality of rows L1 to L4 parallel to the resin injection direction are formed on the surface 20A of the semiconductor chip 20 facing the glass epoxy substrate 21, and within the same row L1 to L4. The solder bumps 23 are formed so that the pitches of the adjacent ones are closer than the spacing between the rows L1 to L4. This is performed after the semiconductor chips 20 are mounted on the glass epoxy substrate 21. In the resin sealing step, the resin injected into the gap 25 between the semiconductor chip 20 and the glass epoxy substrate 21 can be quickly and uniformly penetrated into the entire gap 25 (without generating voids), and thus the substrate A semiconductor chip and a solder capable of encapsulating resin in the gap between the semiconductor chip mounted on the substrate and the substrate in a short time and with high reliability. It is possible to realize a method of forming a bump.

【0019】(2)第2実施例 図2は本発明を適用した第2実施例の半導体チツプ30
を示し、ガラスエポキシ基板31との対向面30AにB
LM32を介してはんだバンプ33が複数設けられてい
る。かくしてこの半導体チツプ30は、各はんだバンプ
33をガラスエポキシ基板31上に設けられた対応する
パツド34にそれぞれ接合することによりガラスエポキ
シ基板31上に実装し得るようになされている。
(2) Second Embodiment FIG. 2 shows a semiconductor chip 30 of the second embodiment to which the present invention is applied.
On the surface 30A facing the glass epoxy substrate 31
A plurality of solder bumps 33 are provided via the LM 32. Thus, the semiconductor chip 30 can be mounted on the glass epoxy substrate 31 by bonding the solder bumps 33 to the corresponding pads 34 provided on the glass epoxy substrate 31.

【0020】この場合はんだバンプ33(及びBLM3
2)は、半導体チツプ30の中央部を中心として放射状
に複数の列L10、L11、L12、L13を形成する
ように半導体チツプ30の対向面30Aに配列されてい
る。これによりこの半導体チツプ30は、ガラスエポキ
シ基板31上に実装したときに、当該半導体チツプ30
及びガラスエポキシ基板31間に介在するはんだバンプ
33の配列を、上述のように(すなわち半導体チツプ3
0の中央部を中心として放射状に複数の列L10〜L1
3を形成するように)することができるようになされて
いる。
In this case, the solder bump 33 (and BLM3
2) are arranged on the facing surface 30A of the semiconductor chip 30 so as to radially form a plurality of rows L10, L11, L12, and L13 around the center of the semiconductor chip 30. As a result, when the semiconductor chip 30 is mounted on the glass epoxy substrate 31, the semiconductor chip 30 is mounted.
The arrangement of the solder bumps 33 interposed between the glass epoxy substrate 31 and the glass epoxy substrate 31 is as described above (that is, the semiconductor chip 3).
A plurality of rows L10 to L1 are radially arranged with the center of 0 as the center.
3 to form).

【0021】またガラスエポキシ基板31の半導体チツ
プ30の中央部と対向する部分には樹脂注入孔31Aが
設けられており、樹脂封止工程では当該樹脂注入孔31
Aを介して半導体チツプ30及びガラスエポキシ基板3
1間の隙間35に樹脂を注入するようになされている。
A resin injection hole 31A is provided in a portion of the glass epoxy substrate 31 facing the central portion of the semiconductor chip 30, and the resin injection hole 31A is provided in the resin sealing step.
Semiconductor chip 30 and glass epoxy substrate 3 via A
Resin is injected into the gap 35 between the two.

【0022】以上の構成において、樹脂封止工程におい
てガラスエポキシ基板31の樹脂注入孔31Aを介して
半導体チツプ30及びガラスエポキシ基板31間の隙間
35内に注入された樹脂は、各はんだバンプ33によつ
て表面張力が助長されることによりはんだバンプ33の
各列L10〜L13に沿つて各はんだバンプ33を順次
伝いながら迅速かつ均一に半導体チツプ30及びガラス
エポキシ基板31間の隙間35全体に浸透する。
In the above structure, the resin injected into the gap 35 between the semiconductor chip 30 and the glass epoxy substrate 31 through the resin injection hole 31A of the glass epoxy substrate 31 in the resin sealing step is applied to each solder bump 33. Therefore, the surface tension is promoted so that the solder bumps 33 are quickly and evenly penetrated into the entire gap 35 between the semiconductor chip 30 and the glass epoxy substrate 31 while being sequentially transmitted through the solder bumps 33 along the rows L10 to L13 of the solder bumps 33. .

【0023】従つて半導体チツプ30のガラスエポキシ
基板31との対向面30Aにはんだバンプ33をこのよ
うに配列することによつて、樹脂封止工程を短時間で行
うことができる。またこの場合、樹脂は半導体チツプ3
0及びガラスエポキシ基板31間の隙間35を各はんだ
バンプ33の回りを順次覆うように各列L10〜L13
に沿つて順次浸透して行くため、当該隙間35に封入さ
れた樹脂内部にボイドが発生し難く、従つて樹脂コート
不良による歩留りを低減させることができる。
Therefore, by arranging the solder bumps 33 on the surface 30A of the semiconductor chip 30 facing the glass epoxy substrate 31 in this way, the resin sealing step can be performed in a short time. In this case, the resin is semiconductor chip 3
0 and the glass epoxy substrate 31 so as to cover the gap 35 between the solder bumps 33 in sequence and in each row L10 to L13.
Since it gradually infiltrates along with the above, voids are unlikely to occur inside the resin sealed in the gap 35, and accordingly, the yield due to defective resin coating can be reduced.

【0024】以上の構成によれば、半導体チツプ30の
ガラスエポキシ基板31との対向面30Aに、当該半導
体チツプ30の中央部を中心として放射状に複数の列L
10〜L13を形成するようにはんだバンプ33を配列
し、樹脂封止工程ではガラスエポキシ基板31の半導体
チツプ30の中央部と対向する位置に設けられた樹脂注
入孔31Aを介して半導体チツプ30とガラスエポキシ
基板31との間の隙間35に樹脂を注入するようにした
ことにより、当該隙間35に注入された樹脂を当該隙間
35全体に迅速かつ均一に浸透させることができ、かく
して基板上に実装された半導体チツプと当該基板と間の
隙間内に短時間でかつ信頼性高く樹脂を封入することの
できる半導体チツプ及びはんだバンプの形成方法を実現
できる。
According to the above structure, a plurality of rows L are formed on the surface 30A of the semiconductor chip 30 facing the glass epoxy substrate 31 in a radial pattern with the center of the semiconductor chip 30 as the center.
The solder bumps 33 are arranged so as to form 10 to L13, and in the resin sealing step, the semiconductor chips 30 are connected to each other via the resin injection hole 31A provided at a position facing the central portion of the semiconductor chip 30 of the glass epoxy substrate 31. By injecting the resin into the gap 35 between the glass epoxy substrate 31 and the glass epoxy substrate 31, the resin injected into the gap 35 can quickly and uniformly permeate the entire gap 35, and thus is mounted on the substrate. It is possible to realize a method for forming a semiconductor chip and a solder bump, which enables a resin to be sealed in a gap between the formed semiconductor chip and the substrate in a short time and with high reliability.

【0025】(3)第3実施例 図3は本発明を適用した第3実施例の半導体チツプ40
を示し、ガラスエポキシ基板41との対向面40AにB
LM42を介してはんだバンプ43が複数設けられてい
る。かくしてこの半導体チツプ40は、各はんだバンプ
43をガラスエポキシ基板41上に設けられた対応する
パツド44にそれぞれ接合することによりガラスエポキ
シ基板41上に実装し得るようになされている。
(3) Third Embodiment FIG. 3 shows a semiconductor chip 40 of a third embodiment to which the present invention is applied.
On the surface 40A facing the glass epoxy substrate 41.
A plurality of solder bumps 43 are provided via the LM 42. Thus, the semiconductor chip 40 can be mounted on the glass epoxy substrate 41 by bonding the solder bumps 43 to the corresponding pads 44 provided on the glass epoxy substrate 41.

【0026】この場合はんだバンプ43は、半導体チツ
プ40の対向面40Aの周端部において当該対向面40
Aの各辺に沿つて列L20、L21、L22、L23を
形成し、かつ半導体チツプ40をガラスエポキシ基板4
1上に実装した後に行われる樹脂封止工程において半導
体チツプ40とガラスエポキシ基板41との間の隙間4
5内に注入される樹脂の注入方向(矢印c)と平行な2
列L21、L23内のはんだバンプ43間の配列ピツチ
が他の2列L20、L22内のはんだバンプ43間の配
列ピツチよりも狭くなるように配列されている。
In this case, the solder bumps 43 are provided at the peripheral surface of the facing surface 40A of the semiconductor chip 40 at the facing surface 40A.
Rows L20, L21, L22, and L23 are formed along each side of A, and the semiconductor chip 40 is attached to the glass epoxy substrate 4.
In the resin encapsulation process performed after mounting on the semiconductor chip 1, the gap 4 between the semiconductor chip 40 and the glass epoxy substrate 41 is formed.
2 parallel to the injection direction (arrow c) of the resin injected into 5
The array pitch between the solder bumps 43 in the rows L21 and L23 is arranged to be narrower than the array pitch between the solder bumps 43 in the other two rows L20 and L22.

【0027】これによりこの半導体チツプ40では、ガ
ラスエポキシ基板41上に実装したときに当該半導体チ
ツプ40及びガラスエポキシ基板41間に介在するはん
だバンプ43の配列を、上述のように(すなわち半導体
チツプ40の対向面40Aの周端部において当該対向面
40Aの各辺に沿つて列L20〜L23を形成し、かつ
樹脂の注入方向と平行な2列L21、L23内のはんだ
バンプ43同士の配列ピツチが他の2列L20、L22
内のはんだバンプ43間の配列ピツチよりも狭くなるよ
うに)することができるようになされている。
As a result, in this semiconductor chip 40, the arrangement of the solder bumps 43 interposed between the semiconductor chip 40 and the glass epoxy substrate 41 when mounted on the glass epoxy substrate 41 is as described above (that is, the semiconductor chip 40). The rows L20 to L23 are formed along each side of the facing surface 40A at the peripheral end of the facing surface 40A, and the array pitch of the solder bumps 43 in the two rows L21 and L23 parallel to the resin injection direction is. The other two rows L20, L22
The solder bumps 43 in the inside are narrower than the arrangement pitch between the solder bumps 43).

【0028】以上の構成において、樹脂封止工程におい
て半導体チツプ40及び基板41間の隙間45内に注入
された樹脂は、半導体チツプ40の対向面40Aに形成
されたはんだバンプ43の各列L20〜L23のうち、
樹脂の注入方向と平行なはんだバンプ43間の列L2
1、L23に沿つて各はんだバンプ43を伝いながら迅
速かつ均一に当該隙間45全体に浸透して行く。従つて
半導体チツプ40のガラスエポキシ基板41との対向面
40Aにはんだバンプ43をこのように配列することに
よつて、樹脂封止工程を短時間でかつ信頼性高く行うこ
とができる。
In the above structure, the resin injected into the gap 45 between the semiconductor chip 40 and the substrate 41 in the resin encapsulation process has the rows L20 to L20 of the solder bumps 43 formed on the facing surface 40A of the semiconductor chip 40. Of L23,
Row L2 between solder bumps 43 parallel to the resin injection direction
1, along the solder bumps 43 along the solder bumps L23, quickly and uniformly permeate the entire gap 45. Therefore, by arranging the solder bumps 43 on the surface 40A of the semiconductor chip 40 facing the glass epoxy substrate 41 in this way, the resin sealing step can be performed in a short time and with high reliability.

【0029】以上の構成によれば、半導体チツプ40の
ガラスエポキシ基板41との対向面40Aに、当該対向
面40Aの各辺に沿つて列L20〜L23を形成し、か
つ樹脂の注入方向と平行な2列L21、L23を形成す
るはんだバンプ43間の配列ピツチが他の2列L20、
L22を形成するはんだバンプ43間の配列ピツチより
も密になるようにはんだバンプ43を形成するようにし
たことにより、半導体チツプ40及びガラスエポキシ基
板41間の隙間45内に注入された樹脂を当該隙間45
全体に迅速かつ均一に浸透させることができ、かくして
基板上に実装された半導体チツプと当該基板と間の隙間
内に短時間でかつ信頼性高く樹脂を封入することのでき
る半導体チツプ及びはんだバンプの形成方法を実現でき
る。
According to the above structure, the rows L20 to L23 are formed on the surface 40A of the semiconductor chip 40 facing the glass epoxy substrate 41 along each side of the surface 40A, and are parallel to the resin injection direction. The arrangement pitch between the solder bumps 43 forming the two rows L21 and L23 is the other two rows L20,
Since the solder bumps 43 are formed so as to be denser than the array pitch between the solder bumps 43 forming the L22, the resin injected into the gap 45 between the semiconductor chip 40 and the glass epoxy substrate 41 is concerned. Gap 45
The semiconductor chips and solder bumps that can be quickly and uniformly penetrated into the whole and thus can seal the resin in the gap between the semiconductor chip mounted on the substrate and the substrate in a short time and with high reliability. The forming method can be realized.

【0030】(4)第4実施例 図4は本発明を適用した第4実施例の半導体チツプ50
を示し、ガラスエポキシ基板51との対向面50AにB
LM52を介してはんだバンプ53が複数設けられてい
る。かくしてこの半導体チツプ50は、各はんだバンプ
53をガラスエポキシ基板51上に設けられた対応する
パツド54にそれぞれ接合することによりガラスエポキ
シ基板51上に実装し得るようになされている。
(4) Fourth Embodiment FIG. 4 shows a semiconductor chip 50 of a fourth embodiment to which the present invention is applied.
On the surface 50A facing the glass epoxy substrate 51.
Plural solder bumps 53 are provided via the LM 52. Thus, the semiconductor chip 50 can be mounted on the glass epoxy substrate 51 by bonding the solder bumps 53 to the corresponding pads 54 provided on the glass epoxy substrate 51.

【0031】この場合はんだバンプ53(及びBLM5
2)は、半導体チツプ50をガラスエポキシ基板51上
に実装した後に行われる樹脂封止工程において半導体チ
ツプ50とガラスエポキシ基板51との間の隙間55内
に注入される樹脂の注入方向(矢印d)と平行な複数の
列L30、L31、L32、L33を形成し、かつ当該
同じ列L30〜L33内で隣接するもの同士のピツチが
当該列L30〜L33同士の間隔よりも密になるよう
に、及び各列L30〜L33内のはんだバンプ53(及
び各BLM52)同士のピツチが樹脂が封入される側に
行くに従つて徐々により密になるように半導体チツプ5
0の対向面50Aに配列されている。
In this case, the solder bump 53 (and BLM5
2) is the injection direction (arrow d) of the resin injected into the gap 55 between the semiconductor chip 50 and the glass epoxy substrate 51 in the resin sealing step performed after the semiconductor chip 50 is mounted on the glass epoxy substrate 51. ) Parallel rows L30, L31, L32, L33 are formed, and the pitches of adjacent ones in the same row L30 to L33 are closer than the spacing between the rows L30 to L33. And the semiconductor chips 5 so that the pitch between the solder bumps 53 (and each BLM 52) in each row L30 to L33 becomes gradually denser as it goes to the side where the resin is filled.
0 facing surfaces 50A.

【0032】これによりこの半導体チツプ50では、ガ
ラスエポキシ基板51上に実装したときに当該半導体チ
ツプ50及びガラスエポキシ基板51間に介在するはん
だバンプ53の配列を、上述のように(すなわち樹脂の
注入方向と平行な複数の列L30〜L33を形成し、か
つ当該同じ列L30〜L33内で隣接するもの同士のピ
ツチが当該列L30〜L33同士の間隔よりも密になる
ように、及び各列L30〜L33内のはんだバンプ53
同士のピツチが樹脂が封入される側に行くに従つて徐々
により密になるように)することができるようになされ
ている。
As a result, in the semiconductor chip 50, the arrangement of the solder bumps 53 interposed between the semiconductor chip 50 and the glass epoxy substrate 51 when mounted on the glass epoxy substrate 51 is as described above (that is, resin injection). A plurality of rows L30 to L33 that are parallel to the direction are formed, and the pitches of adjacent rows in the same row L30 to L33 are closer than the spacing between the rows L30 to L33, and each row L30. ~ Solder bump 53 in L33
The pitch of each other becomes gradually denser as it goes to the side where the resin is encapsulated).

【0033】以上の構成において、この半導体チツプ5
0をガラスエポキシ基板51上に実装した場合、はんだ
バンプ53間の配列ピツチが密な所では、はんだバンプ
53間の配列ピツチが粗な所に比べて樹脂の表面張力が
より強く助長されるため、その分速く樹脂が半導体チツ
プ50及びガラスエポキシ基板51間の隙間55内を浸
透する。従つて半導体チツプ50のガラスエポキシ基板
51との対向面50Aにはんだバンプをこのように配列
することによつて、第1実施例の場合と比べて樹脂をよ
り迅速かつ均一に隙間55全体に亘つて浸透させること
ができる。
In the above structure, the semiconductor chip 5
When 0 is mounted on the glass epoxy substrate 51, the surface tension of the resin is more strongly promoted where the array pitch between the solder bumps 53 is denser than where the array pitch between the solder bumps 53 is coarse. Therefore, the resin permeates the gap 55 between the semiconductor chip 50 and the glass epoxy substrate 51 faster. Therefore, by arranging the solder bumps on the surface 50A of the semiconductor chip 50 facing the glass epoxy substrate 51 in this manner, the resin can be spread over the entire gap 55 more quickly and uniformly than in the case of the first embodiment. Can be penetrated.

【0034】以上の構成によれば、半導体チツプ50の
ガラスエポキシ基板51との対向面50Aに、樹脂の注
入方向と平行な複数の列L30〜L33を形成し、かつ
同じ列L30〜L33内で隣接するもの同士の配列ピツ
チが当該列L30〜L33同士の間隔よりも密になるよ
うに、及び各列L30〜L33内のはんだバンプ53同
士の配列ピツチが樹脂が封入される側に行くに従つて徐
々により密になるようにはんだバンプ53を配列するよ
うにしたことにより、第1実施例の場合と比べて樹脂を
より迅速にかつ均一に半導体チツプ50及びガラスエポ
キシ基板51間の隙間55内に浸透させることができ、
かくして基板上に実装された半導体チツプと当該基板と
間の隙間内に短時間でかつ信頼性高く樹脂を封入するこ
とのできる半導体チツプ及びはんだバンプの形成方法を
実現できる。
According to the above construction, a plurality of rows L30 to L33 parallel to the resin injection direction are formed on the surface 50A of the semiconductor chip 50 facing the glass epoxy substrate 51, and within the same row L30 to L33. As the arrangement pitch of the adjacent ones becomes closer than the space between the rows L30 to L33, and as the arrangement pitch of the solder bumps 53 in each row L30 to L33 goes to the side where the resin is filled. By arranging the solder bumps 53 so that the solder bumps 53 become gradually denser, the resin can be more quickly and uniformly in the gap 55 between the semiconductor chip 50 and the glass epoxy substrate 51 than in the case of the first embodiment. Can be penetrated into
Thus, it is possible to realize a method for forming a semiconductor chip and a solder bump, which allows a resin to be sealed in a gap between the semiconductor chip mounted on the substrate and the substrate in a short time and with high reliability.

【0035】(5)他の実施例 なお上述の第1〜第4実施例においては、バンプ23、
33、43、53の材質としてはんだを用いるようにし
た場合について述べたが、本発明はこれに限らず、例え
ばAu やIn 又はV等の他の材質を適用するようにして
も良い。
(5) Other Embodiments In the above first to fourth embodiments, the bumps 23,
Although the case where solder is used as the material of 33, 43 and 53 has been described, the present invention is not limited to this, and other materials such as Au, In or V may be applied.

【0036】また上述の第1〜第4実施例においては、
半導体チツプ20、30、40、50を実装する基板が
ガラスエポキシ基板21、31、41、51である場合
について述べたが、本発明はこれに限らず、アラミド基
板やCEL基板又はBT(ビスマレイドトリアジン)レ
ジン等他の有機基板に半導体チツプを実装する場合にも
本発明を適用することができると共に、アルミナ、AI
N(アルミニウムナイトライド)、ガラスセラミツク又
はムライトなどのセラミツク系の基板やSi Wafer など
からなる基板に対して半導体チツプを実装する場合にも
本発明を適用することができる。
Further, in the above-mentioned first to fourth embodiments,
The case where the substrate on which the semiconductor chips 20, 30, 40, 50 are mounted is the glass epoxy substrates 21, 31, 41, 51 has been described, but the present invention is not limited to this, and an aramid substrate, a CEL substrate, or a BT (bismaleide). The present invention can be applied to the case where the semiconductor chip is mounted on another organic substrate such as triazine) resin and also alumina, AI
The present invention can also be applied to the case where the semiconductor chip is mounted on a ceramic substrate such as N (aluminum nitride), glass ceramic or mullite, or a substrate made of Si Wafer.

【0037】さらに上述の第2実施例においては、半導
体チツプ30及び基板31間の隙間35内に基板31に
設けられた樹脂注入孔31Aを介して樹脂を封入する半
導体チツプ30の基板31との対向面30Aに各はんだ
バンプ33を図2のように形成するようにした場合につ
いて述べたが、本発明はこれに限らず、例えばはんだバ
ンプを図5のように半導体チツプ60の基板61との対
向面60Aに形成するようにしても良い。すなわち図5
では、はんだバンプ62(及びBLM63)を半導体チ
ツプ60の対向面60Aの周端部に当該対向面60Aの
各辺に沿つてそれぞれ列L40、L41、L42、L4
3を形成すると共に、この際これら各列L40〜L43
のうち、基板61の樹脂注入孔61Aに最も近い列L4
1、L43を形成するはんだバンプ62間の配列ピツチ
が他の列L40、L42を形成するはんだバンプ62間
の配列ピツチよりも狭く形成されている。
Further, in the above-described second embodiment, the gap between the semiconductor chip 30 and the substrate 31 and the substrate 31 of the semiconductor chip 30 in which the resin is sealed through the resin injection hole 31A provided in the substrate 31. The case where the solder bumps 33 are formed on the facing surface 30A as shown in FIG. 2 has been described, but the present invention is not limited to this, and the solder bumps may be formed on the substrate 61 of the semiconductor chip 60 as shown in FIG. 5, for example. It may be formed on the facing surface 60A. That is, FIG.
Then, the solder bumps 62 (and the BLM 63) are provided at the peripheral end portion of the facing surface 60A of the semiconductor chip 60 along the respective sides of the facing surface 60A in the rows L40, L41, L42, L4.
3 is formed, and at this time, each of these rows L40 to L43
Of the rows L4 closest to the resin injection hole 61A of the substrate 61
The arrangement pitch between the solder bumps 62 forming 1 and L43 is formed narrower than the arrangement pitch between the solder bumps 62 forming the other rows L40 and L42.

【0038】はんだバンプ62を半導体チツプ60の基
板61との対向面60Aにこのように形成した場合、こ
の半導体チツプ60を基板61上に実装したときに基板
61の樹脂注入孔61Aから半導体チツプ60及び基板
61間の隙間64内に封入された樹脂が各はんだバンプ
62の列L40〜L43のうち、最も近いL41、L4
3を伝つて迅速かつ均一に当該隙間64全体に浸透して
行くことにより樹脂封止工程を短時間でかつ信用性高く
行うことができる。
When the solder bumps 62 are thus formed on the surface 60A of the semiconductor chip 60 facing the substrate 61, when the semiconductor chip 60 is mounted on the substrate 61, the semiconductor chips 60 are injected from the resin injection holes 61A of the substrate 61. The resin sealed in the gap 64 between the board 61 and the board 61 is the closest among the rows L40 to L43 of the solder bumps 62, L41 and L4.
The resin sealing step can be carried out in a short time and with high reliability by promptly and uniformly penetrating into the entire gap 64 through the route 3.

【0039】さらに上述の第4実施例においては、ガラ
スエポキシ基板51との対向面50Aに、樹脂の注入方
向と平行な複数の列L30〜L33を形成し、かつ当該
同じ列L30〜L33内で隣接するもの同士のピツチが
当該列L30〜L33同士の間隔よりも密になるように
はんだバンプ53が配列された半導体チツプ50に対し
て、各列L30〜L33内のはんだバンプ53同士のピ
ツチが樹脂が封入される側に行くに従つて徐々により密
になるようにはんだバンプ53を配列するようにした場
合について述べたが、本発明はこれに限らず、第2実施
例や第3実施例の場合にも同じ列L10〜L13、L2
0〜L23内において隣接するはんだバンプ33、43
間の配列ピツチを樹脂の注入位置側に行くに従つて徐々
に密になるようにはんだバンプ33、43を配列するよ
うにしても良い。
Further, in the above-described fourth embodiment, a plurality of rows L30 to L33 parallel to the resin injection direction are formed on the surface 50A facing the glass epoxy substrate 51, and within the same row L30 to L33. For the semiconductor chip 50 in which the solder bumps 53 are arranged so that the pitches of the adjacent ones are closer than the spacing between the rows L30 to L33, the pitches of the solder bumps 53 in the rows L30 to L33 are the same. The case where the solder bumps 53 are arranged so that the solder bumps 53 become gradually denser as they go to the side where the resin is sealed has been described, but the present invention is not limited to this, and the second and third embodiments are also provided. Also in the same row L10 to L13, L2
Adjacent solder bumps 33, 43 in 0 to L23
The solder bumps 33 and 43 may be arranged so as to become denser as the arrangement pitches between them go toward the resin injection position side.

【0040】さらには複数のはんだバンプがこの他のパ
ターンで配列された半導体チツプに対しても同様に各は
んだバンプを配列するようにしても良く、このようには
んだバンプを配列することによつて、より迅速に樹脂を
半導体チツプ及び基板間に封入(注入)することができ
るようになる。
Furthermore, each solder bump may be arranged in the same manner for a semiconductor chip in which a plurality of solder bumps are arranged in other patterns. By arranging the solder bumps in this way, As a result, the resin can be more quickly sealed (injected) between the semiconductor chip and the substrate.

【0041】さらに上述の第1〜第4実施例において
は、半導体チツプ20、30、40、50のガラスエポ
キシ基板21、31、41、51との対向面20A、3
0A、40A、50Aにはんだバンプ23、33、4
3、53を図1〜図4のように配列するようにした場合
について述べたが、本発明はこれに限らず、要は、樹脂
封止工程時に半導体チツプ及び基板間の隙間内に注入す
る樹脂の注入位置に対応させて、バンプが当該注入位置
から遠ざかる方向に延びる単数又は複数の列を形成する
ようにバンプを半導体チツプの対向面に形成するのであ
ればその配列パターンとしては、この他種々の配列パタ
ーンを適用できる。
Further, in the above-described first to fourth embodiments, the facing surfaces 20A, 3 of the semiconductor chips 20, 30, 40, 50 facing the glass epoxy substrates 21, 31, 41, 51.
Solder bumps 23, 33, 4 on 0A, 40A, 50A
Although the case where 3 and 53 are arranged as shown in FIGS. 1 to 4 has been described, the present invention is not limited to this, and the point is that they are injected into the gap between the semiconductor chip and the substrate during the resin sealing step. If the bumps are formed on the facing surface of the semiconductor chip so as to form one or a plurality of rows extending in the direction away from the injection position, corresponding to the injection position of the resin, the arrangement pattern may be other than this. Various arrangement patterns can be applied.

【0042】[0042]

【発明の効果】上述のように第1又は第4の発明によれ
ば、基板との対向面上に形成された複数のバンプをそれ
ぞれ基板上に形成された対応する接合部に接合する第1
の工程と、対向面及び基板間の隙間内に樹脂を封入する
第2の工程とを順次経て基板上に装着される半導体装置
又は当該半導体装置のバンプの形成方法において、樹脂
を、隙間の一周端部から隙間内に注入し、バンプを、隙
間に注入される樹脂の注入方向と平行な対向面の辺に沿
つて樹脂の注入位置から遠ざかる方向に延びる単数又は
複数の列を形成するように、かつ当該列を形成するバン
プ間のピツチが対向面の残りの辺に沿つて配列されたバ
ンプ間のピツチよりも狭くなるように、対向面上に配列
するようにしたことにより、当該隙間に注入された樹脂
を当該隙間全体に迅速かつ均一に浸透させることがで
き、かくして基板上に実装された半導体装置及び当該基
板間の隙間に短時間でかつ信頼性高く樹脂を封入するこ
とのできる半導体装置又は半導体装置のバンプの形成方
法を実現できる。また第2又は第5の発明によれば、基
板との対向面上に形成された複数のバンプをそれぞれ基
板上に形成された対応する接合部に接合する第1の工程
と、対向面及び基板間の隙間内に樹脂を封入する第2の
工程とを順次経て基板上に装着される半導体装置又は当
該半導体装置のバンプの形成方法において、樹脂を、基
板に貫設された隙間と連通する貫通孔を介して隙間内に
注入し、バンプを、貫通孔と最も近い対向面の辺に沿つ
て樹脂の注入位置から遠ざかる方向に延びる単数又は複
数の列を形成するように、かつ列を形成するバンプ間の
ピツチが対向面の残りの辺に沿つて配列されたバンプ間
のピツチよりも狭くなるように、対向面上に配列するよ
うにしたことにより、当該隙間に注入された樹脂を当該
隙間全体に迅速かつ均一に浸透させることができ、かく
して基板上に実装された半導体装置及び当該基板間の隙
間に短時間でかつ信頼性高く樹脂を封入することのでき
る半導体装置又は半導体装置のバンプの形成方法を実現
できる。さらに第3又は第6の発明によれば、バンプが
注入位置から遠ざかる方向に延びる単数又は複数の列を
形成するようにバンプを対向面上に配列すると共に、列
を形成する各バンプ間の配列ピツチが、各バンプが注入
位置に近づくなるほど狭くなるようにしたことにより、
当該隙間に注入された樹脂を当該隙間全体により迅速か
つ均一に浸透させることができ、かくして基板上に実装
された半導体装置及び当該基板間の隙間に短時間でかつ
信頼性高く樹脂を封入することのできる半導体装置又は
半導体装置のバンプの形成方法を実現できる。
As described above, according to the first or fourth aspect of the invention, the plurality of bumps formed on the surface facing the substrate are respectively joined to the corresponding joint portions formed on the substrate.
In the method of forming a semiconductor device mounted on a substrate or a bump of the semiconductor device through a step of sequentially filling the gap between the facing surface and the substrate with a second step, The bumps are injected into the gap from the end portion so that the bumps form one or more rows extending in the direction away from the injection position of the resin along the side of the facing surface parallel to the injection direction of the resin injected into the gap. , And the pitch between the bumps forming the row is narrower than the pitch between the bumps arranged along the remaining side of the facing surface. The injected resin can quickly and uniformly permeate the entire gap, and thus the semiconductor device mounted on the substrate and the semiconductor in which the gap can be reliably filled with the resin in a short time Dress Or it can be realized a method of forming a bump of a semiconductor device. According to the second or fifth aspect of the invention, the first step of bonding the plurality of bumps formed on the surface facing the substrate to the corresponding bonding portions formed on the substrate, and the facing surface and the substrate In a method of forming a semiconductor device mounted on a substrate or a bump of the semiconductor device through a second step of encapsulating a resin in a gap between the resin and the resin, a through hole that allows the resin to communicate with the gap formed in the substrate. The bumps are injected into the gap through the holes, and the bumps are formed so as to form one or a plurality of rows extending in the direction away from the injection position of the resin along the side of the facing surface closest to the through hole. Since the pitch between the bumps is smaller than the pitch between the bumps arranged along the remaining sides of the facing surface, the resin injected into the corresponding gap is filled with the resin injected into the corresponding gap. Quickly and uniformly penetrate the whole It can thus be realized a method of forming a bump of a semiconductor device or a semiconductor device capable of enclosing a short time and reliable resin into the gap between the semiconductor device and the substrate mounted on the substrate. Further, according to the third or sixth invention, the bumps are arranged on the facing surface so as to form one or a plurality of rows in which the bumps extend in a direction away from the implantation position, and an arrangement between the bumps forming the rows. By making the pitch narrower as each bump approaches the injection position,
The resin injected into the gap can more quickly and uniformly permeate into the entire gap, and thus the resin can be sealed in the gap between the semiconductor device mounted on the substrate and the substrate in a short time and with high reliability. It is possible to realize a semiconductor device or a bump forming method for a semiconductor device that can be realized.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明を適用した第1実施例の半導体チツプ及
び当該半導体チツプの基板との対向面に形成されたはん
だバンプの配列パターンを示す略線図である。
FIG. 1 is a schematic diagram showing a semiconductor chip of a first embodiment to which the present invention is applied and an array pattern of solder bumps formed on a surface of the semiconductor chip facing a substrate.

【図2】本発明を適用した第2実施例の半導体チツプ及
び当該半導体チツプの基板との対向面に形成されたはん
だバンプの配列パターンを示す略線図である。
FIG. 2 is a schematic diagram showing a semiconductor chip of a second embodiment to which the present invention is applied and an array pattern of solder bumps formed on a surface of the semiconductor chip facing a substrate.

【図3】本発明を適用した第3実施例の半導体チツプ及
び当該半導体チツプの基板との対向面に形成されたはん
だバンプの配列パターンを示す略線図である。
FIG. 3 is a schematic diagram showing a semiconductor chip of a third embodiment to which the present invention is applied and an array pattern of solder bumps formed on a surface of the semiconductor chip facing a substrate.

【図4】本発明を適用した第4実施例の半導体チツプ及
び当該半導体チツプの基板との対向面に形成されたはん
だバンプの配列パターンを示す略線図である。
FIG. 4 is a schematic diagram showing a semiconductor chip of a fourth embodiment to which the present invention is applied and an array pattern of solder bumps formed on a surface of the semiconductor chip facing a substrate.

【図5】本発明を適用した他の実施例の半導体チツプ及
び当該半導体チツプの基板との対向面に形成されたはん
だバンプの配列パターンを示す略線図である。
FIG. 5 is a schematic diagram showing a semiconductor chip of another embodiment to which the present invention is applied and an array pattern of solder bumps formed on a surface of the semiconductor chip facing a substrate.

【図6】従来提案されているはんだバンプの形成方法の
説明に供する平面図である。
FIG. 6 is a plan view for explaining a conventionally proposed method of forming a solder bump.

【図7】フリツプチツプ法によつて基板上に実装された
半導体チツプと当該基板との間に樹脂を封入する方法の
説明に供する略線的な側面図である。
FIG. 7 is a schematic side view for explaining a method of encapsulating a resin between a semiconductor chip mounted on a substrate and the substrate by a flip chip method.

【図8】フリツプチツプ法によつて基板上に実装された
半導体チツプと当該基板との間に樹脂を封入する方法の
説明に供する略線的な側面図である。
FIG. 8 is a schematic side view for explaining a method of encapsulating a resin between a semiconductor chip mounted on a substrate and the substrate by a flip chip method.

【符号の説明】[Explanation of symbols]

20、30、40、50、60……半導体チツプ、20
A、30A、40A、50A、60A……対向面、2
1、31、41、51、61……ガラスエポキシ基板
(基板)、23、33、43、53、62……はんだバ
ンプ、25、35、45、55、64……隙間、31
A、61A……樹脂注入孔、L1〜L4、L10〜L1
3、L20〜L23、L30〜L33、L40〜L43
……列。
20, 30, 40, 50, 60 ... Semiconductor chip, 20
A, 30A, 40A, 50A, 60A ... Opposing surface, 2
1, 31, 41, 51, 61 ... Glass epoxy substrate (substrate), 23, 33, 43, 53, 62 ... Solder bumps, 25, 35, 45, 55, 64 ... Gap, 31
A, 61A ... Resin injection hole, L1 to L4, L10 to L1
3, L20 to L23, L30 to L33, L40 to L43
…… Row.

Claims (6)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】基板との対向面上に形成された複数のバン
プをそれぞれ上記基板上に形成された対応する接合部に
接合する第1の工程と、上記対向面及び上記基板間の隙
間内に樹脂を封入する第2の工程とを順次経て上記基板
上に装着される半導体装置において、上記樹脂は、上記隙間の一周端部から上記隙間内に注入
され、 上記バンプは、上記隙間に注入される上記樹脂の注入方
向と平行な上記対向面の辺に沿つて上記樹脂の注入位置
から遠ざかる方向に延びる単数又は複数の列を形成する
ように、かつ当該列を形成する上記バンプ間のピツチが
上記対向面の残りの辺に沿つて配列された上記バンプ間
のピツチよりも狭くなるように、上記対向面上に配列さ
れた ことを特徴とする半導体装置。
1. A plurality of vans formed on a surface facing a substrate.
To each corresponding joint formed on the substrate.
The first step of bonding and the gap between the facing surface and the substrate
The second step of encapsulating the resin in the space
In the semiconductor device mounted on theThe resin is injected into the gap from one end of the gap.
Is The bump is a method of injecting the resin to be injected into the gap.
Position of the resin injection along the side of the facing surface parallel to the direction
Form a row or rows extending away from
And the pitch between the bumps forming the row is
Between the bumps arranged along the remaining side of the facing surface
Arranged on the facing surface so that it is narrower than the pitch of
Was A semiconductor device characterized by the above.
【請求項2】基板との対向面上に形成された複数のバン
プをそれぞれ上記基板上に形成された対応する接合部に
接合する第1の工程と、上記対向面及び上記基板間の隙
間内に樹脂を封入する第2の工程とを順次経て上記基板
上に装着される半導体装置において、 上記樹脂は、上記基板に貫設された上記隙間と連通する
貫通孔を介して上記隙間内に注入され、 上記バンプは、上記貫通孔と最も近い上記対向面の辺に
沿つて上記樹脂の注入位置から遠ざかる方向に延びる単
数又は複数の列を形成するように、かつ上記列を形成す
る上記バンプ間のピツチが上記対向面の残りの辺に沿つ
て配列された上記バンプ間のピツチよりも狭くなるよう
に、上記対向面上に配列された ことを特徴とする半導体
装置。
2.Multiple vans formed on the surface facing the substrate
To each corresponding joint formed on the substrate.
The first step of bonding and the gap between the facing surface and the substrate
The second step of encapsulating the resin in the space
In the semiconductor device mounted on the The resin communicates with the gap provided in the substrate.
Injected into the gap through the through hole, The bump is located on the side of the facing surface closest to the through hole
Along with the resin that extends in the direction away from the resin injection position.
To form a number or a plurality of rows and to form said rows
The pitch between the bumps along the remaining side of the facing surface
To be narrower than the pitch between the above bumps
Arranged on the facing surface Semiconductor characterized by
apparatus.
【請求項3】基板との対向面上に形成された複数のバン
プをそれぞれ上記基板上に形成された対応する接合部に
接合する第1の工程と、上記対向面及び上記基板間の隙
間内に樹脂を封入する第2の工程とを順次経て上記基板
上に装着される半導体装置に おいて、 上記第2の工程時に上記隙間内に注入される上記樹脂の
注入位置に対応させて、上記バンプが上記注入位置から
遠ざかる方向に延びる単数又は複数の列を形成するよう
に上記バンプを上記対向面上に配列すると共に、上記列
を形成する各上記バンプ間の配列ピツチが、各上記バン
プが上記注入位置に近づくなるほど狭くなるようにした
ことを特徴とする半導体装置。
3.Multiple vans formed on the surface facing the substrate
To each corresponding joint formed on the substrate.
The first step of bonding and the gap between the facing surface and the substrate
The second step of encapsulating the resin in the space
For semiconductor devices mounted on top Be careful Of the resin injected into the gap during the second step
Corresponding to the injection position, the bumps from the injection position
To form a row or rows that extend in a direction away from one another
The bumps on the opposite surface, and
The array pitch between the bumps that form the
So that it becomes narrower toward the injection position above
A semiconductor device characterized by the above.
【請求項4】基板との対向面上に形成された複数のバン
プをそれぞれ上記基板上に形成された対応する接合部に
接合する第1の工程と、上記対向面及び上記基板間の隙
間内に樹脂を封入する第2の工程とを順次経て上記基板
上に装着される半導体装置の上記バンプの形成方法にお
いて、 上記樹脂は、上記隙間の一周端部から上記隙間内に注入
され、 上記バンプは、上記隙間に注入される上記樹脂の注入方
向と平行な上記対向面の辺に沿つて上記樹脂の注入位置
から遠ざかる方向に延びる単数又は複数の列を形成する
ように、かつ当該列を形成する上記バンプ間のピツチが
上記対向面の残りの辺に沿つて配列された上記バンプ間
のピツチよりも狭くなるように、上記対向面上に配列さ
れた ことを特徴とするバンプの形成方法。
4.Multiple vans formed on the surface facing the substrate
To each corresponding joint formed on the substrate.
The first step of bonding and the gap between the facing surface and the substrate
The second step of encapsulating the resin in the space
In the method of forming the bumps of the semiconductor device mounted on the above
And The resin is injected into the gap from one end of the gap.
Is The bump is a method of injecting the resin to be injected into the gap.
Position of the resin injection along the side of the facing surface parallel to the direction
Form a row or rows extending away from
And the pitch between the bumps forming the row is
Between the bumps arranged along the remaining side of the facing surface
Arranged on the facing surface so that it is narrower than the pitch of
Was A method of forming a bump, which is characterized by the above.
【請求項5】基板との対向面上に形成された複数のバン
プをそれぞれ上記基板上に形成された対応する接合部に
接合する第1の工程と、上記対向面及び上記基板間の隙
間内に樹脂を封入する第2の工程とを順次経て上記基板
上に装着される半導体装置の上記バンプの形成方法にお
いて、 上記樹脂は、上記基板に貫設された上記隙間と連通する
貫通孔を介して上記隙間内に注入され、 上記バンプは、上記貫通孔と最も近い上記対向面の辺に
沿つて上記樹脂の注入位置から遠ざかる方向に延びる単
数又は複数の列を形成するように、かつ上記列を形成す
る上記バンプ間のピツチが上記対向面の残りの辺に沿つ
て配列された上 記バンプ間のピツチよりも狭くなるよう
に、上記対向面上に配列された ことを特徴とするバンプ
の形成方法。
5.Multiple vans formed on the surface facing the substrate
To each corresponding joint formed on the substrate.
The first step of bonding and the gap between the facing surface and the substrate
The second step of encapsulating the resin in the space
In the method of forming the bumps of the semiconductor device mounted on the above
And The resin communicates with the gap provided in the substrate.
Injected into the gap through the through hole, The bump is located on the side of the facing surface closest to the through hole
Along with the resin that extends in the direction away from the resin injection position.
To form a number or a plurality of rows and to form said rows
The pitch between the bumps along the remaining side of the facing surface
Arranged on It should be narrower than the pitch between bumps.
Arranged on the facing surface Bump characterized by
Forming method.
【請求項6】基板との対向面上に形成された複数のバン
プをそれぞれ上記基板上に形成された対応する接合部に
接合する第1の工程と、上記対向面及び上記基板間の隙
間内に樹脂を封入する第2の工程とを順次経て上記基板
上に装着される半導体装置の上記バンプの形成方法にお
いて、 上記第2の工程時に上記隙間内に注入される上記樹脂の
注入位置に対応させて、上記バンプが上記注入位置から
遠ざかる方向に延びる単数又は複数の列を形成するよう
に上記バンプを上記対向面上に配列すると共に、上記列
を形成する各上記バンプ間の配列ピツチが、各上記バン
プが上記注入位置に近づくなるほど狭くなるようにした
ことを特徴とするバンプの形成方法。
6.Multiple vans formed on the surface facing the substrate
To each corresponding joint formed on the substrate.
The first step of bonding and the gap between the facing surface and the substrate
The second step of encapsulating the resin in the space
In the method of forming the bumps of the semiconductor device mounted on the above
And Of the resin injected into the gap during the second step
Corresponding to the injection position, the bumps from the injection position
To form a row or rows that extend in a direction away from one another
The bumps on the opposite surface, and
The array pitch between the bumps that form the
So that it becomes narrower toward the injection position above
A method of forming a bump, which is characterized by the above.
JP16745694A 1994-06-27 1994-06-27 Semiconductor device and bump forming method Expired - Fee Related JP3393440B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16745694A JP3393440B2 (en) 1994-06-27 1994-06-27 Semiconductor device and bump forming method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16745694A JP3393440B2 (en) 1994-06-27 1994-06-27 Semiconductor device and bump forming method

Publications (2)

Publication Number Publication Date
JPH0817840A JPH0817840A (en) 1996-01-19
JP3393440B2 true JP3393440B2 (en) 2003-04-07

Family

ID=15850026

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16745694A Expired - Fee Related JP3393440B2 (en) 1994-06-27 1994-06-27 Semiconductor device and bump forming method

Country Status (1)

Country Link
JP (1) JP3393440B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4280907B2 (en) * 2003-05-26 2009-06-17 セイコーエプソン株式会社 Semiconductor device and manufacturing method thereof
JP2018160526A (en) * 2017-03-22 2018-10-11 株式会社デンソー Electronic device and manufacturing method thereof

Also Published As

Publication number Publication date
JPH0817840A (en) 1996-01-19

Similar Documents

Publication Publication Date Title
US6214642B1 (en) Area array stud bump flip chip device and assembly process
KR100443484B1 (en) Semiconductor device and method for fabricating the same
US5196371A (en) Flip chip bonding method using electrically conductive polymer bumps
US5637916A (en) Carrier based IC packaging arrangement
JP3376203B2 (en) Semiconductor device, method of manufacturing the same, mounting structure using the semiconductor device, and method of manufacturing the same
US5973930A (en) Mounting structure for one or more semiconductor devices
US5567656A (en) Process for packaging semiconductor device
US6262473B1 (en) Film carrier tape and semiconductor device, method of making the same and circuit board
US20020140069A1 (en) Structure and manufactruing method of chip scale package
KR100412156B1 (en) Semiconductor device and manufacturing method
US20020074637A1 (en) Stacked flip chip assemblies
JP3277997B2 (en) Ball grid array package and manufacturing method thereof
US20030042618A1 (en) Semiconductor device and a method of manufacturing the same
JP2003273279A (en) Semiconductor device and manufacturing method thereof
JP3393440B2 (en) Semiconductor device and bump forming method
JP3565092B2 (en) Method for manufacturing semiconductor device
JP2002280401A (en) Semiconductor device and method of manufacturing the same
US7368322B2 (en) Method for mounting a chip on a base and arrangement produced by this method
US20060207086A1 (en) Method for laminating chips and method for manufacturing semiconductor device using the same
JPH0371649A (en) Semiconductor integrated circuit and manufacture thereof
US20020081771A1 (en) Flip chip process
JPH0243748A (en) Packaging of integrated circuit chip
JPH07273146A (en) Semiconductor device mounting method
JP2001127244A (en) Multi-chip semiconductor device and method of manufacturing the same
JPH06104311A (en) Flip chip and flip chip sealing method

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees