Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP3396983B2 - Memory backup circuit - Google Patents
[go: Go Back, main page]

JP3396983B2 - Memory backup circuit - Google Patents

Memory backup circuit

Info

Publication number
JP3396983B2
JP3396983B2 JP00946195A JP946195A JP3396983B2 JP 3396983 B2 JP3396983 B2 JP 3396983B2 JP 00946195 A JP00946195 A JP 00946195A JP 946195 A JP946195 A JP 946195A JP 3396983 B2 JP3396983 B2 JP 3396983B2
Authority
JP
Japan
Prior art keywords
power supply
memory
backup
circuit
main
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP00946195A
Other languages
Japanese (ja)
Other versions
JPH08202632A (en
Inventor
秀幸 宮沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP00946195A priority Critical patent/JP3396983B2/en
Publication of JPH08202632A publication Critical patent/JPH08202632A/en
Application granted granted Critical
Publication of JP3396983B2 publication Critical patent/JP3396983B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02DCLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Power Sources (AREA)
  • Static Random-Access Memory (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、ファクシミリ装置、プ
リンタ装置、およびコピー装置等のメモリバックアップ
回路に関し、特に消費電流が大きく、かつ2次電池を使
用したDRAMバックアップ回路に対して、充放電サイ
クルを少なくして、電池の寿命を延ばすことが可能なメ
モリバックアップ回路に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a memory backup circuit for a facsimile apparatus, a printer apparatus, a copying apparatus, etc., and particularly for a DRAM backup circuit using a secondary battery, which consumes a large amount of current and has a charge / discharge cycle. The present invention relates to a memory backup circuit capable of extending the life of a battery by reducing the battery life.

【0002】[0002]

【従来の技術】従来のメモリバックアップ回路では、メ
イン電源回路からの電源によりメイン制御回路およびメ
モリを駆動していた。そして、メイン電源回路からの電
源により二次電池を充電し、メイン電源をオフした場合
には、二次電池によりメモリのバックアップを行ってい
た。図4は、従来のメモリバックアップ回路のブロック
図である。メイン電源13からメイン制御回路11に電
源供給するとともに、ダイオードD1を通して電圧検出
回路12およびメモリ10に電源供給している。さら
に、抵抗R1およびスイッチSW1を通して二次電池B
ATを充電する。なお、ツェナーダイオードZD1は、
抵抗R1とともに二次電池BATを定電圧充電するため
の定電圧回路を形成している。電圧検出回路12は、入
力電圧を監視して一定電圧以上であればスイッチSW1
をオンし、一定電圧以下であればスイッチSW1をオフ
する。通常、メイン電源13がオンしている場合には、
メモリ10はダイオードD1を通して電源供給されて動
作する。しかし、メイン電源13がオフすると、二次電
池BATからスイッチSW1、抵抗R1を通してメモリ
10に電源供給され、メモリ10はバックアップされ
る。二次電池BATが放電により一定電圧以下になる
と、電圧検出回路12によりスイッチSW1はオフされ
て、バックアップは中止される。これにより、二次電池
BATの過放電を抑制することができる。別の従来例と
して、例えば特開平2−53352号公報に記載された
多機能電話機があるが、これによれば、電源オフまたは
瞬断時に二次電池から電源供給を行う方法が用いられて
いる。すなわち、商用電源から回路部に電源を供給する
ときには、同時に二次電池に対しても供給することによ
り充電動作を行わせておき、商用電源の整流装置の動作
状態を監視して、停止または瞬断状態が起ったときに
は、電源切替回路を切り替えることにより二次電池を放
電させる。
2. Description of the Related Art In a conventional memory backup circuit, a main control circuit and a memory are driven by a power supply from a main power supply circuit. Then, the secondary battery is charged by the power source from the main power source circuit, and when the main power source is turned off, the memory is backed up by the secondary battery. FIG. 4 is a block diagram of a conventional memory backup circuit. The main power supply 13 supplies power to the main control circuit 11 and also supplies power to the voltage detection circuit 12 and the memory 10 through the diode D1. Further, the secondary battery B is connected through the resistor R1 and the switch SW1.
Charge the AT. The Zener diode ZD1 is
A constant voltage circuit for charging the secondary battery BAT with a constant voltage is formed together with the resistor R1. The voltage detection circuit 12 monitors the input voltage, and if it is equal to or higher than a certain voltage, the switch SW1.
Is turned on, and the switch SW1 is turned off if the voltage is below a certain voltage. Normally, when the main power supply 13 is on,
The memory 10 operates by being supplied with power through the diode D1. However, when the main power supply 13 is turned off, power is supplied from the secondary battery BAT to the memory 10 through the switch SW1 and the resistor R1, and the memory 10 is backed up. When the secondary battery BAT is discharged below a certain voltage, the voltage detection circuit 12 turns off the switch SW1 and the backup is stopped. Thereby, over-discharge of the secondary battery BAT can be suppressed. As another conventional example, there is a multifunction telephone described in, for example, Japanese Patent Application Laid-Open No. 2-53352. According to this, a method of supplying power from a secondary battery at the time of power off or momentary interruption is used. . That is, when power is supplied to the circuit section from the commercial power source, the charging operation is performed by simultaneously supplying power to the secondary battery, and the operating state of the rectifier of the commercial power source is monitored to stop or instantaneously When the disconnection occurs, the secondary battery is discharged by switching the power supply switching circuit.

【0003】[0003]

【発明が解決しようとする課題】ところで、二次電池の
寿命は、充放電サイクルに大きく依存しており、充放電
回数が多い場合には寿命が短くなるという問題がある。
特に最近のファクシミリ装置では、常時、バックアップ
しておきたい情報が多くなってきているため、充放電サ
イクルが多くなっており、そのために二次電池の寿命が
短くなるという問題も生じている。一方、待機時の消費
電力を小さくするという省エネルギモードについても、
最近はクローズアップされ、要求度が大きくなってきて
いる。本発明の第1の目的は、これらの課題を解決し、
省エネルギモードを利用することにより、二次電池の消
費電力を小さくすることが可能なメモリバックアップ回
路を提供することにある。また、本発明の第2の目的
は、二次電池の寿命を延ばすとともに、メモリがバック
アップされているか否かを検出することが可能なメモリ
バックアップ回路を提供することにある。さらに、本発
明の第3の目的は、二次電池のコストダウンを図るとと
もに、二次電池の寿命を延ばすことが可能なメモリバッ
クアップ回路を提供することにある。
By the way, the life of the secondary battery largely depends on the charging / discharging cycle, and there is a problem that the life becomes short when the number of times of charging / discharging is large.
Particularly in recent facsimile machines, since the amount of information that is desired to be backed up is constantly increasing, the number of charge / discharge cycles is increased, which causes a problem that the life of the secondary battery is shortened. On the other hand, for the energy saving mode that reduces power consumption during standby,
Recently, it has been close-up and the demand is increasing. The first object of the present invention is to solve these problems,
An object of the present invention is to provide a memory backup circuit that can reduce the power consumption of a secondary battery by using the energy saving mode. A second object of the present invention is to provide a memory backup circuit capable of extending the life of the secondary battery and detecting whether or not the memory is backed up. Further, a third object of the present invention is to provide a memory backup circuit capable of reducing the cost of the secondary battery and extending the life of the secondary battery.

【0004】[0004]

【課題を解決するための手段】上記目的を達成するた
め、本発明のメモリバックアップ回路は、メイン電源
(13)と、該メイン電源(13)から電源供給を受け
るメイン制御回路(11)およびメモリ(10)と、該
メモリ(10)をバックアップするバックアップ電源
(BAT)とを具備するメモリバックアップ回路におい
て、該メイン電源(13)から常時上記メモリ(10)
に電源供給するとともに、該メイン電源(13)がオフ
の時には該バックアップ電源(BAT)から上記メモリ
(10)に電源供給するための電源供給経路と、充電可
能な二次電池のバックアップ電源(BAT)から上記メ
モリに電源供給するための電源供給経路をオン/オフす
る第1のスイッチ(SW1)と、該第1のスイッチ(S
W1)のオン/オフを制御する電圧検出回路(12)
と、該メイン電源(13)とメイン制御回路(11)と
の間に設置され、装置の電源をオン/オフする第2のス
イッチ(SW2)とを具備したことを特徴としている。
また、メイン電源(13)から常時上記メモリ(1
0)に電源供給するとともに、該メイン電源(13)が
オフの時には該バックアップ電源(BAT)から上記メ
モリ(10)に電源供給するための電源供給経路と、充
電可能な二次電池のバックアップ電源(BAT)から上
記メモリに電源供給するための電源供給経路をオン/オ
フする第1のスイッチ(SW1)と、該第1のスイッチ
(SW1)のオン/オフを制御する電圧検出回路(1
2)と、該メイン電源(13)とメイン制御回路(1
1)との間に設置され、装置の電源をオン/オフする第
2のスイッチ(SW2)と、該メイン電源(13)から
直接電源が供給され、外部からの入力信号に応じて上記
第2のスイッチ(SW2)のオン/オフを制御するとと
もに、該メイン電源(13)のオン/オフを検出して上
記メイン制御回路(11)に該メイン電源(13)の状
態を知らせる電源制御回路(14)とを具備したことも
特徴としている。さらに、メイン電源(13)から常
時上記メモリ(10)に電源供給する第1の電源供給経
路と、該メイン電源(13)がオフの時には、該バック
アップ電源(BAT)から第3のオン/オフスイッチ
(SW3)を介し、DC−DCコンバータ(15)によ
り昇圧して上記メモリ(10)に電源供給するための第
2の電源供給経路と、該第3のスイッチ(SW3)のオ
ン/オフを制御する電圧検出回路(12)と、該メイン
電源(13)とメイン制御回路(11)との間に設置さ
れ、装置の電源をオン/オフする第2のスイッチ(SW
2)と、該メイン電源(13)から直接電源が供給さ
れ、外部からの入力信号に応じて上記第2のスイッチ
(SW2)のオン/オフを制御するとともに、該メイン
電源(13)のオン/オフを検出して上記メイン制御回
路(11)に該メイン電源(13)の状態を知らせる電
源制御回路(14)とを具備したことも特徴としてい
る。
To achieve the above object, a memory backup circuit of the present invention comprises a main power supply (13), a main control circuit (11) supplied with power from the main power supply (13), and a memory. (10) and a backup power supply (BAT) for backing up the memory (10), in a memory backup circuit, the memory (10) is always operated from the main power supply (13).
In addition to the power supply, the main power (13) of said backup power supply (BAT) and a power supply path for supplying power to said memory (10) from a backup power supply (BAT rechargeable secondary battery in the off ) To turn on / off a power supply path for supplying power to the memory from the above), and the first switch (S1).
Voltage detection circuit (12) for controlling on / off of W1)
And a second switch (SW2) installed between the main power supply (13) and the main control circuit (11) to turn on / off the power supply of the apparatus.
In addition, from the main power source (13), the memory (1
0) and a power supply path for supplying power from the backup power supply (BAT) to the memory (10) when the main power supply (13) is off, and a backup power supply for a rechargeable secondary battery. A first switch (SW1) for turning on / off a power supply path for supplying power from (BAT) to the memory, and a voltage detection circuit (1) for controlling on / off of the first switch (SW1).
2), the main power supply (13) and the main control circuit (1
1) a second switch (SW2) installed between the main power supply (13) and the second switch (SW2) for turning on / off the power supply of the apparatus, and the second switch (SW2) according to an external input signal. A power control circuit for controlling the on / off of the switch (SW2) of the power supply and detecting the on / off of the main power supply (13) to inform the main control circuit (11) of the state of the main power supply (13). 14) is also provided. Further, a first power supply path for constantly supplying power to the memory (10) from the main power supply (13), and a third on / off switch from the backup power supply (BAT) when the main power supply (13) is off. A second power supply path for boosting power by the DC-DC converter (15) to supply power to the memory (10) via the switch (SW3) and turning on / off of the third switch (SW3). A second switch (SW) installed between the voltage detection circuit (12) for controlling and the main power supply (13) and the main control circuit (11) for turning on / off the power supply of the device.
2) and power is directly supplied from the main power supply (13) to control the on / off of the second switch (SW2) according to an input signal from the outside, and the main power supply (13) is turned on. It is also characterized in that the main control circuit (11) is provided with a power supply control circuit (14) for detecting the ON / OFF state and notifying the main power supply (13) of the state.

【0005】[0005]

【作用】本発明においては、省エネルギモードの構成
を利用することにより、メイン電源オン時にはメイン電
源よりメモリに電源供給を行い、それにより二次電池の
消費電力を小さくする。また、 メイン電源オフ時にバックアップを行うか否かを選択
して、二次電池の寿命を延ばすとともに、バックアップ
回路の電圧を監視することにより、メモリがバックアッ
プされているか否かを検出する。また、 バックアップ電源回路にDC−DCコンバータを使用
し、二次電池の放電電圧を下げることによってコストダ
ウンを図り、かつ二次電池の電圧を検出してバックアッ
プのオン/オフを決定することにより、二次電池の寿命
を延ばす。これにより、メイン電源オン時には、電池か
らの電源供給を受けずにメモリのバックアップを行うの
で、充放電サイクルが少なくなり、その結果、電池の寿
命が延びる。また、メイン電源がオフの時のバックアッ
プを行うか否かをメイン制御回路が選択するとともに、
メイン制御回路がオンの時にメモリバックアップが行わ
れていたか否かが認識できるので、重要なデータがメモ
リに存在する場合と存在しない場合でバックアップのレ
ベルを選択することができ、その結果、電池の寿命を延
ばすことができる。さらに、DC−DCコンバータを使
用して昇圧を行っているので、定格電圧の低い電池が使
用でき、充電回路も簡単になるため、コストダウンを図
ることができる。また、電池の電圧を監視してバックア
ップを中止しているため、過放電による電池の寿命劣化
も生じない。
In the present invention, by utilizing the energy-saving mode configuration, the power is supplied from the main power source to the memory when the main power source is turned on, thereby reducing the power consumption of the secondary battery. Further, when the main power supply is turned off, it is selected whether or not the backup is performed to extend the life of the secondary battery, and the voltage of the backup circuit is monitored to detect whether or not the memory is backed up. Further, by using a DC-DC converter for the backup power supply circuit, the discharge voltage of the secondary battery is lowered to reduce the cost, and the voltage of the secondary battery is detected to determine whether the backup is turned on or off. Extend the life of the secondary battery. As a result, when the main power is turned on, the memory is backed up without being supplied with power from the battery, so the number of charge / discharge cycles is reduced, and as a result, the life of the battery is extended. In addition, the main control circuit selects whether to perform backup when the main power is off,
Since it is possible to recognize whether or not the memory backup has been performed when the main control circuit is on, the backup level can be selected depending on whether important data exists in the memory or not, and as a result, the battery level The life can be extended. Furthermore, since the DC-DC converter is used to boost the voltage, a battery with a low rated voltage can be used and the charging circuit can be simplified, so that the cost can be reduced. Further, since the battery voltage is monitored and backup is stopped, deterioration of the battery life due to over-discharge does not occur.

【0006】[0006]

【実施例】以下、本発明の実施例を、図面により詳細に
説明する。図1は、本発明の第1の実施例を示すメモリ
バックアップ回路の構成図である。図1においては、図
4に示した従来のメモリバックアップ回路に比較する
と、メイン電源13とメイン制御回路11の間にスイッ
チSW2を新たに設置した点が異なっている。すなわ
ち、従来のバックアップ回路では、メイン電源をオン/
オフすることにより、装置の電源オン/オフを行ってい
たのに対して、本実施例では、メイン電源は常時オンの
状態にしておき、スイッチSW2をオン/オフすること
により装置の電源オン/オフを行う。スイッチSW2が
オフの時には、メイン制御回路11には電流が流れない
ため、メモリ10も動作せず、単に二次電池BATに対
してメモリバックアップ用として充電電流が流れるだけ
である。従って、消費電流は非常に小さく、またメモリ
10が非動作であるため、二次電池BATの放電も起ら
ない。停電等によりメイン電源13がオフになった時に
のみ、つまりスイッチSW2がオンの時に停電等でメイ
ン電源13がオフになるときだけ、二次電池BATから
メモリ10に放電電流を流し、バックアップを行う。
Embodiments of the present invention will now be described in detail with reference to the drawings. FIG. 1 is a configuration diagram of a memory backup circuit showing a first embodiment of the present invention. 1 is different from the conventional memory backup circuit shown in FIG. 4 in that a switch SW2 is newly installed between the main power supply 13 and the main control circuit 11. That is, in the conventional backup circuit, the main power is turned on /
While the power supply of the device is turned on / off by turning it off, in the present embodiment, the main power supply is always kept on and the power supply of the device is turned on / off by turning on / off the switch SW2. Do off. When the switch SW2 is off, no current flows in the main control circuit 11, so the memory 10 does not operate, and only a charging current flows for memory backup to the secondary battery BAT. Therefore, the current consumption is very small, and since the memory 10 is inactive, the secondary battery BAT is not discharged. Only when the main power supply 13 is turned off due to a power failure, that is, when the switch SW2 is on and the main power supply 13 is turned off due to a power failure or the like, a discharge current is supplied from the secondary battery BAT to the memory 10 to perform backup. .

【0007】図2は、本発明の第2の実施例を示すメモ
リバックアップ回路の構成図である。図2では、さらに
ファクシミリ装置の省エネルギモード等による自動電源
立ち上げ回路(電源制御回路)14を組み込んでおり、
電源制御回路14はリンギング信号等を検出することに
よりメイン制御回路11を立ち上げる。通常動作時に
は、電源制御回路14からの信号によりスイッチSW2
がオンし、メイン制御回路11に電源が供給されて装置
が動作する。メイン制御回路11からの信号によりスイ
ッチSW1もオンして、二次電池BATに充電電流が流
れる。一方、待機時には、省エネルギモードと指定され
た場合で、かつメモリに重要な情報が入力されていない
場合、メイン制御回路11からの信号によりスイッチS
W1がオフし、スイッチSW2は電源制御回路14から
の信号によりオフする。この時、メイン電源13はオン
しているため、二次電池BATは放電しないが、メイン
電源13→ダイオードD1→メモリ10の経路で電流が
流れるため、メモリ10はバックアップされている。ま
た、メイン制御回路内にあるバックアップ回路の電圧監
視回路も電池有りを検出している。この状態で、リンギ
ング信号、その他の信号が入力されると、電源制御回路
14はスイッチSW2をオンする。メイン制御回路11
は内蔵しているバックアップ回路の電圧監視回路の情報
によって、メモリ10の内容がバックアップされている
ことを認識する。
FIG. 2 is a block diagram of a memory backup circuit showing a second embodiment of the present invention. In FIG. 2, an automatic power supply start-up circuit (power supply control circuit) 14 for the energy saving mode of the facsimile apparatus is further incorporated.
The power supply control circuit 14 activates the main control circuit 11 by detecting a ringing signal or the like. During normal operation, the switch SW2 is activated by a signal from the power supply control circuit 14.
Is turned on, power is supplied to the main control circuit 11, and the apparatus operates. The switch SW1 is also turned on by the signal from the main control circuit 11, and the charging current flows in the secondary battery BAT. On the other hand, in the standby mode, when the energy saving mode is designated and important information is not input to the memory, the switch S is activated by the signal from the main control circuit 11.
W1 is turned off, and the switch SW2 is turned off by a signal from the power supply control circuit 14. At this time, since the main power supply 13 is on, the secondary battery BAT is not discharged, but a current flows through the path of the main power supply 13 → diode D1 → memory 10, so the memory 10 is backed up. The voltage monitoring circuit of the backup circuit in the main control circuit also detects the presence of the battery. In this state, when the ringing signal and other signals are input, the power supply control circuit 14 turns on the switch SW2. Main control circuit 11
Recognizes that the contents of the memory 10 are backed up by the information of the voltage monitoring circuit of the built-in backup circuit.

【0008】図2において、停電等によりメイン電源1
3が一旦オフした後、再度オンすると、電源制御回路1
4はスイッチSW2をオンするとともに、メモリ制御回
路11にメイン電源オンによりスイッチSW2がオンし
たことを通知する。メイン制御回路11は、これによっ
てメモリ10の内容がバックアップされていないことを
認識する。次に、待機時には、省エネルギモードと指定
された場合で、メモリ10に重要な情報が入力されてい
る場合、メイン制御回路11からの信号と電圧検出回路
12からの信号によりスイッチSW1はオンし、スイッ
チSW2は電源制御回路14からの信号によりオフす
る。メイン電源13がオンしている期間中は、二次電池
BATは放電せずにメモリ10はバックアップされてい
る。この状態で、リンギング信号、その他の信号が入力
された場合には、前述と同じ動作、つまり電源制御回路
14はスイッチSW2をオンするとともに、メイン制御
回路11に対してスイッチSW2がオンしたことを通知
する。これにより、メイン制御回路11は、メモリ10
の内容がバックアップされていると認識する。一方、停
電等によりメイン電源13がオフすると、スイッチSW
1がオンしているため、メモリ10は二次電池BATよ
り電源供給されてバックアップされる。二次電池BAT
が放電して一定電圧以下になると、電圧検出回路12に
よりスイッSW1はオフして、バックアップは中止され
る。メイン電源13がオンした時に、電圧検出回路12
の出力はメイン制御回路11で読み取られるため、メモ
リ10の内容がバックアップされているか否かをメイン
制御回路11により認識される。
In FIG. 2, the main power source 1 is caused by a power failure or the like.
3 is turned off and then turned on again, the power supply control circuit 1
Reference numeral 4 turns on the switch SW2 and also notifies the memory control circuit 11 that the switch SW2 is turned on by turning on the main power. The main control circuit 11 thereby recognizes that the contents of the memory 10 have not been backed up. Next, in the standby mode, when the energy saving mode is designated and important information is input to the memory 10, the switch SW1 is turned on by the signal from the main control circuit 11 and the signal from the voltage detection circuit 12. The switch SW2 is turned off by a signal from the power supply control circuit 14. While the main power supply 13 is on, the secondary battery BAT is not discharged and the memory 10 is backed up. In this state, when the ringing signal and other signals are input, the same operation as described above is performed, that is, the power supply control circuit 14 turns on the switch SW2 and the switch SW2 is turned on to the main control circuit 11. Notice. As a result, the main control circuit 11 causes the memory 10
Recognize that the contents of are backed up. On the other hand, when the main power supply 13 is turned off due to a power failure or the like, the switch SW
Since 1 is on, the memory 10 is backed up by being supplied with power from the secondary battery BAT. Secondary battery BAT
Is discharged to a voltage below a certain voltage, the switch SW1 is turned off by the voltage detection circuit 12, and the backup is stopped. When the main power supply 13 is turned on, the voltage detection circuit 12
Since the output of is read by the main control circuit 11, the main control circuit 11 recognizes whether or not the contents of the memory 10 are backed up.

【0009】図3は、本発明の第3の実施例を示すメモ
リバックアップ回路の構成図である。図3の回路と図2
の回路との相違点は、図2におけるスイッチSW1が取
り除かれていること、その代りにメイン電源13とメモ
リ10の間にスイッチSW3が設けられたこと、および
メイン電源13とメモリ10の間に新たにDC−DCコ
ンバータ15が接続されたこと、さらにスイッチSW2
の前部からメモリ10の間にダイオードD2を介して経
路が接続されたこと、の4点である。なお、スイッチS
W3の制御入力は電圧検出回路12からの出力と、メイ
ン制御回路11からの出力である。すなわち、図2の実
施例では、メイン電源13によるバックアップ経路と二
次電池BATによるバックアップ経路とは同一経路であ
ったが、本実施例ではこれを別個の経路にしている。ま
た、スイッチSW3は、二次電池BATの放電経路に設
置されている。このように、第3の実施例では、バック
アップ回路にDC−DCコンバータ15を使用し、低電
圧の電池を使用可能にしている。すなわち、充放電電圧
3Vの電池を使用して、DC−DCコンバータ15によ
り5Vに昇圧する。また、このために二次電池BATの
電圧を直接監視することにより過放電を防止している。
この回路の動作は、図2の場合と殆んど同じである。通
常動作時には、DC−DCコンバータ15の出力電流を
小さくするため、ダイオードD2より電源供給を行って
いる。すなわち、装置電源のオン/オフはスイッチSW
2のオン/オフにより行われ、装置電源がオフ時にはメ
イン電源13からダイオードD2を介してメモリ10の
内容をバックアップする。停電等によりメイン電源13
がオフの時点で、二次電池BATの放電電流がオンとな
ったスイッチSW3を介してDC−DCコンバータ15
により昇圧された電圧がメモリ10に供給される。
FIG. 3 is a block diagram of a memory backup circuit showing a third embodiment of the present invention. Circuit of FIG. 3 and FIG.
2 is different from that of FIG. 2 in that the switch SW1 in FIG. 2 is removed, a switch SW3 is provided between the main power supply 13 and the memory 10 instead, and that a switch SW3 is provided between the main power supply 13 and the memory 10. The DC-DC converter 15 is newly connected, and the switch SW2
The point is that the path is connected from the front part of to the memory 10 via the diode D2. The switch S
The control inputs of W3 are the output from the voltage detection circuit 12 and the output from the main control circuit 11. That is, in the embodiment of FIG. 2, the backup path by the main power supply 13 and the backup path by the secondary battery BAT are the same path, but in this embodiment, they are separate paths. Further, the switch SW3 is installed in the discharge path of the secondary battery BAT. As described above, in the third embodiment, the DC-DC converter 15 is used for the backup circuit, and the low voltage battery can be used. That is, a DC / DC converter 15 boosts the voltage to 5V using a battery having a charging / discharging voltage of 3V. Further, for this reason, the overdischarge is prevented by directly monitoring the voltage of the secondary battery BAT.
The operation of this circuit is almost the same as in the case of FIG. During normal operation, power is supplied from the diode D2 in order to reduce the output current of the DC-DC converter 15. That is, the switch SW turns on / off the device power
2 is turned on / off, and when the device power is off, the contents of the memory 10 are backed up from the main power supply 13 via the diode D2. Main power supply 13 due to power failure
Is off, the discharge current of the secondary battery BAT is turned on, and the DC-DC converter 15 is turned on via the switch SW3.
The voltage boosted by is supplied to the memory 10.

【0010】[0010]

【発明の効果】以上説明したように、本発明によれば、
メイン電源オン時には電池から電源供給せずにメモリの
バックアップを行うので、充放電サイクルが少なくな
り、その結果、電池の寿命が延びる。また、メイン制御
回路によりメイン電源オフ時のバックアップを行うか否
かを選択でき、かつメモリバックアップされていたか否
かを認識できるので、重要なデータの有無によりバック
アップのレベルを選択することができ、その結果、電池
の寿命を延ばすことができる。さらに、DC−DCコン
バータにより昇圧しているので、定格電圧の低い電池を
使用することができ、充電回路も簡単になるため、コス
トダウンを図ることができる。また、電池の電圧を監視
して、バックアップを中止するので、過放電による電池
の寿命劣化は生じない。
As described above, according to the present invention,
Since the memory is backed up without supplying power from the battery when the main power is turned on, the number of charge / discharge cycles is reduced, and as a result, the life of the battery is extended. In addition, the main control circuit can select whether or not to perform backup when the main power is off, and can recognize whether or not memory backup has been performed, so the backup level can be selected depending on the presence or absence of important data. As a result, the life of the battery can be extended. Furthermore, since the voltage is boosted by the DC-DC converter, a battery with a low rated voltage can be used, and the charging circuit can be simplified, so that the cost can be reduced. Further, since the battery voltage is monitored and the backup is stopped, deterioration of the battery life due to over-discharge does not occur.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の第1の実施例を示すメモリバックアッ
プ回路の構成図である。
FIG. 1 is a configuration diagram of a memory backup circuit showing a first embodiment of the present invention.

【図2】本発明の第2の実施例を示すメモリバックアッ
プ回路の構成図である。
FIG. 2 is a configuration diagram of a memory backup circuit showing a second embodiment of the present invention.

【図3】本発明の第3の実施例を示すメモリバックアッ
プ回路の構成図である。
FIG. 3 is a configuration diagram of a memory backup circuit showing a third embodiment of the present invention.

【図4】従来のメモリバックアップ回路のブロック構成
図である。
FIG. 4 is a block diagram of a conventional memory backup circuit.

【符号の説明】[Explanation of symbols]

10…メモリ、11…メイン制御回路、12…電圧検出
回路、13…メイン電源、14…電源制御回路、15…
DC−DCコンバータ、SW1,2,3…スイッチ、D
1,D2…ダイオード、R1…抵抗、ZD…ツエナダイ
オード、BAT…二次電池、
10 ... Memory, 11 ... Main control circuit, 12 ... Voltage detection circuit, 13 ... Main power supply, 14 ... Power supply control circuit, 15 ...
DC-DC converter, SW1, 2, 3 ... Switch, D
1, D2 ... Diode, R1 ... Resistor, ZD ... Zener diode, BAT ... Secondary battery,

Claims (3)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】メイン電源と、該メイン電源から電源供給
を受けるメイン制御回路およびメモリと、該メモリをバ
ックアップするバックアップ電源とを具備するメモリバ
ックアップ回路において、 該メイン電源から常時上記メモリに電源供給するととも
に、該メイン電源がオフの時には該バックアップ電源か
ら上記メモリに電源供給するための電源供給経路と、 充電可能な二次電池のバックアップ電源から上記メモリ
に電源供給するための電源供給経路をオン/オフする第
1のスイッチと、上記メモリへの入力電圧を検出して前記 第1のスイッチ
のオン/オフを制御する電圧検出回路と、 該メイン電源とメイン制御回路との間に設置され、装置
の電源をオン/オフする第2のスイッチとを具備したこ
とを特徴とするメモリバックアップ回路。
1. A memory backup circuit comprising a main power supply, a main control circuit and a memory receiving power from the main power supply, and a backup power supply for backing up the memory, wherein power is constantly supplied from the main power supply to the memory. In addition, when the main power supply is off, a power supply path for supplying power to the memory from the backup power supply and a power supply path for supplying power to the memory from the backup power supply of a rechargeable secondary battery are turned on. A first switch that turns on / off, a voltage detection circuit that detects an input voltage to the memory and controls on / off of the first switch, and is installed between the main power supply and the main control circuit. A memory backup circuit comprising a second switch for turning on / off the power supply of the device.
【請求項2】メイン電源と、該メイン電源から電源供給
を受けるメイン制御回路およびメモリと、該メモリをバ
ックアップするバックアップ電源とを具備するメモリバ
ックアップ回路において、 該メイン電源から常時上記メモリに電源供給するととも
に、該メイン電源がオフの時には該バックアップ電源か
ら上記メモリに電源供給するための電源供給経路と、 充電可能な二次電池のバックアップ電源から上記メモリ
に電源供給するための電源供給経路をオン/オフする第
1のスイッチと、上記メモリへの入力電圧を検出して前記 第1のスイッチ
のオン/オフを制御する電圧検出回路と、 該メイン電源とメイン制御回路との間に設置され、装置
の電源をオン/オフする第2のスイッチと、 該メイン電源から直接電源が供給され、外部からの入力
信号に応じて上記第2のスイッチのオン/オフを制御す
る電源制御回路と、 該バックアップ回路から電源供給され、該バックアップ
回路の電圧を監視する電源監視回路とを、 上記メイン制御回路に具備したことを特徴とするメモリ
バックアップ回路。
2. A memory backup circuit comprising a main power supply, a main control circuit and a memory receiving power from the main power supply, and a backup power supply for backing up the memory, wherein power is constantly supplied to the memory from the main power supply. In addition, when the main power supply is off, a power supply path for supplying power to the memory from the backup power supply and a power supply path for supplying power to the memory from the backup power supply of a rechargeable secondary battery are turned on. A first switch that turns on / off, a voltage detection circuit that detects an input voltage to the memory and controls on / off of the first switch, and is installed between the main power supply and the main control circuit. A second switch for turning on / off the power of the device, and power supplied directly from the main power source The main control circuit includes a power supply control circuit that controls ON / OFF of the second switch according to a power signal, and a power supply monitoring circuit that is supplied with power from the backup circuit and monitors the voltage of the backup circuit. A memory backup circuit characterized by the above.
【請求項3】メイン電源と、該メイン電源から電源供給
を受けるメイン制御回路およびメモリと、該メモリをバ
ックアップするバックアップ電源とを具備するメモリバ
ックアップ回路において、 該メイン電源から常時上記メモリに電源供給する第1の
電源供給経路と、 該メイン電源がオフの時には、該バックアップ電源から
第3のオン/オフスイッチを介し、DC−DCコンバー
タにより昇圧して上記メモリに電源供給するための第2
の電源供給経路と、上記メモリへの入力電圧を検出して前記 第3のオン/オ
スイッチのオン/オフを制御する電圧検出回路と、 該メイン電源とメイン制御回路との間に設置され、装置
の電源をオン/オフする第2のスイッチと、 該メイン電源から直接電源が供給され、外部からの入力
信号に応じて上記第2のスイッチのオン/オフを制御す
る電源制御回路と、 該バックアップ回路から電源供給され、該バックアップ
回路の電圧を監視する電源監視回路とを、 上記メイン制御回路内に具備したことを特徴とするメモ
リバックアップ回路。
3. A memory backup circuit comprising a main power supply, a main control circuit and a memory receiving power from the main power supply, and a backup power supply for backing up the memory, wherein the main power supply always supplies power to the memory. And a second power supply path for supplying power to the memory when the main power supply is off and the backup power supply is stepped up by a DC-DC converter via a third on / off switch.
Of the third ON / OFF by detecting the power supply path of the
A voltage detection circuit for controlling a full on / off switch, is installed between the main power supply and the main control circuit, a second switch for turning on / off the device, power is supplied directly from the main power And a power supply control circuit for controlling ON / OFF of the second switch according to an input signal from the outside, and a power supply monitoring circuit for supplying power from the backup circuit and monitoring the voltage of the backup circuit. A memory backup circuit provided in the main control circuit.
JP00946195A 1995-01-25 1995-01-25 Memory backup circuit Expired - Fee Related JP3396983B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP00946195A JP3396983B2 (en) 1995-01-25 1995-01-25 Memory backup circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP00946195A JP3396983B2 (en) 1995-01-25 1995-01-25 Memory backup circuit

Publications (2)

Publication Number Publication Date
JPH08202632A JPH08202632A (en) 1996-08-09
JP3396983B2 true JP3396983B2 (en) 2003-04-14

Family

ID=11720929

Family Applications (1)

Application Number Title Priority Date Filing Date
JP00946195A Expired - Fee Related JP3396983B2 (en) 1995-01-25 1995-01-25 Memory backup circuit

Country Status (1)

Country Link
JP (1) JP3396983B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6516630B2 (en) * 2015-08-26 2019-05-22 キヤノン株式会社 Memory control circuit and control method thereof

Also Published As

Publication number Publication date
JPH08202632A (en) 1996-08-09

Similar Documents

Publication Publication Date Title
US5898234A (en) Power supply unit with simplified circuitry
US7639963B2 (en) Image forming apparatus and method with charge switching to effect power supply control
US6333862B1 (en) Switched mode power supply and controlling method thereof
JPH06332579A (en) Power supply system and device having the power supply system
JP3946155B2 (en) Uninterruptible power system
US8063510B2 (en) Charging control apparatus and method for controlling the same
JP2000116029A (en) Backup power supply device
US6771047B1 (en) Automatic battery discharging and charging technique to increase battery life
JP3396983B2 (en) Memory backup circuit
EP1191660B1 (en) Power circuit, power supply method, and electronic device
JP3552586B2 (en) Uninterruptible power system
US6420860B1 (en) Power supply switching apparatus for facsimile machine
KR100377201B1 (en) Mobile communication terminal with back-up battery and its power control method
JP2000267741A (en) Power supply and electronic equipment
JP2002199619A (en) Uninterruptible power supply device
JPH06133471A (en) Battery control system
JP2001352694A (en) Backup power unit
KR0154711B1 (en) Power saving device of printer by power off mode
JP2004107013A (en) Voice annunciator for elevator
JPH10174286A (en) Battery power supply controller
JP2500592B2 (en) Uninterruptible power system
JP2566937B2 (en) Power supply for private branch exchange
JP4731995B2 (en) Electronic device apparatus and processing method thereof
KR200276819Y1 (en) Uninterruptible Power Supply Apparatus for Computer System
JP4168467B2 (en) Power supply

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080214

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090214

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100214

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110214

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120214

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130214

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130214

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140214

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees