Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP3399768B2 - Signal transmission equipment - Google Patents
[go: Go Back, main page]

JP3399768B2 - Signal transmission equipment - Google Patents

Signal transmission equipment

Info

Publication number
JP3399768B2
JP3399768B2 JP03674997A JP3674997A JP3399768B2 JP 3399768 B2 JP3399768 B2 JP 3399768B2 JP 03674997 A JP03674997 A JP 03674997A JP 3674997 A JP3674997 A JP 3674997A JP 3399768 B2 JP3399768 B2 JP 3399768B2
Authority
JP
Japan
Prior art keywords
signal
transmission
digital signal
digital
clock
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP03674997A
Other languages
Japanese (ja)
Other versions
JPH10233687A (en
Inventor
行憲 猪塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP03674997A priority Critical patent/JP3399768B2/en
Publication of JPH10233687A publication Critical patent/JPH10233687A/en
Application granted granted Critical
Publication of JP3399768B2 publication Critical patent/JP3399768B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Time-Division Multiplex Systems (AREA)

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、デルタシグマ変調
等によって得られる1ビット符号化方式によるデジタル
信号を、効率的に伝送する信号伝送装置に関するもので
ある。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a signal transmission device for efficiently transmitting a digital signal according to a 1-bit encoding method obtained by delta sigma modulation or the like.

【0002】[0002]

【従来の技術】従来より、デジタル機器間でデジタル信
号を伝送する際には、様々な伝送方法が用いられてい
る。広く使われている伝送方法としては、例えば、各系
統のデジタル信号を、それぞれ別の伝送系で伝送するパ
ラレル伝送方法や、1つの伝送系を時分割することによ
り複数系統のデジタル信号を伝送するシリアル伝送方法
が挙げられる。
2. Description of the Related Art Conventionally, various transmission methods have been used when transmitting digital signals between digital devices. Widely used transmission methods include, for example, a parallel transmission method in which digital signals of each system are transmitted by different transmission systems, or a digital signal of a plurality of systems is transmitted by time-sharing one transmission system. A serial transmission method can be used.

【0003】前記シリアル伝送方法は、1つの伝送系を
時分割し、分割された時間毎に対応する系統のデジタル
信号を伝送する方法である。この方法においては、伝送
系を伝送されるデジタル信号がどの系統のデジタル信号
に対応しているかを受信部が判断する必要があり、その
ための特別なフォーマットを行う。そのため、送信部お
よび受信部における処理が複雑になる。さらに、当該判
断に必要な情報を前記伝送系で伝送する場合は、該情報
とデジタル信号とを区別する必要があるため、送信部お
よび受信部における処理が更に複雑になる。
The serial transmission method is a method in which one transmission system is time-divided and a digital signal of a corresponding system is transmitted for each divided time. In this method, the receiving unit needs to determine which system of digital signals the digital signals transmitted through the transmission system correspond to, and special formatting is performed for that purpose. Therefore, the processing in the transmitter and the receiver becomes complicated. Furthermore, when the information necessary for the determination is transmitted by the transmission system, it is necessary to distinguish the information from the digital signal, which further complicates the processing in the transmitter and the receiver.

【0004】したがって、送信部および受信部の構成を
簡略化したい場合には、各系統のデジタル信号にそれぞ
れ専用の伝送系を割り当て、そのまま伝送するパラレル
伝送方法が用いられることが多い。また、複数系統のデ
ジタル信号を数ビットに符号化したそのビット数分の伝
送系でパラレルに伝送するデジタル信号伝送方法も行わ
れている。
Therefore, in order to simplify the structures of the transmitting unit and the receiving unit, a parallel transmission method is often used in which dedicated transmission systems are assigned to the digital signals of the respective systems and the signals are transmitted as they are. In addition, a digital signal transmission method is also used in which digital signals of a plurality of systems are encoded into several bits and are transmitted in parallel by a transmission system for the number of bits.

【0005】[0005]

【発明が解決しようとする課題】しかしながら、従来の
パラレル伝送方法によるデジタル信号伝送方法において
は、デジタル信号の系統の数だけの伝送系、あるいは、
符号化したビット数分の伝送系を必要とする。さらに、
各系統のデジタル信号がデータクロックに同期している
場合には、当該データクロックを別の伝送系で伝送する
必要がある。したがって、伝送系の数を減らすことが困
難である。各伝送系は、送信部、受信部、および伝送線
などを備えているため、このような伝送系の増加は、伝
送手段全体の構成の複雑化や大型化を招来するという問
題点を有している。
However, in the digital signal transmission method according to the conventional parallel transmission method, there are as many transmission systems as the number of digital signal systems, or
Transmission systems for the number of encoded bits are required. further,
When the digital signal of each system is synchronized with the data clock, the data clock must be transmitted by another transmission system. Therefore, it is difficult to reduce the number of transmission systems. Since each transmission system includes a transmission unit, a reception unit, a transmission line, and the like, such an increase in the transmission system has a problem in that the configuration of the entire transmission means becomes complicated and large. ing.

【0006】一方、シリアル伝送系においては、時分割
されたデジタル信号がそれぞれどの系統のデジタル信号
かを受信部で判断するために、該デジタル信号に対して
特別なフォーマットを行う必要があり、送信部および受
信部の構成が複雑になるという問題点を有している。
On the other hand, in the serial transmission system, it is necessary to perform a special format on the digital signal in order for the receiving unit to judge which system the time-division digital signal belongs to. There is a problem in that the configurations of the receiver and the receiver become complicated.

【0007】[0007]

【課題を解決するための手段】上記の課題を解決するた
め、請求項1記載の信号伝送装置は、複数系統のデジタ
ル信号を送受信する信号伝送装置において、送信側で
は、複数系統の入力信号を1ビットデジタル信号に変換
する信号変換部と、“L”の区間と“H”の区間とが同
じである同期信号を生成する同期信号生成部と、上記1
ビットデジタル信号と上記同期信号とを、1系統の伝送
用デジタル信号に多重して送信する多重部とを有し、受
信側では、受信した上記伝送用デジタル信号から上記同
期信号を検出する同期信号検出部と、上記同期信号か
ら、上記伝送用デジタル信号に同期したクロックを生成
するクロック生成部と、上記クロックに基づき、上記伝
送用デジタル信号を、上記入力信号の各系統に応じたタ
イミングでそれぞれ復調する1ビット復調部とを有する
ことを特徴としている。
In order to solve the above-mentioned problems, a signal transmission device according to claim 1 is a signal transmission device for transmitting and receiving digital signals of a plurality of systems, wherein a transmitting side receives input signals of a plurality of systems. The signal conversion unit for converting into a 1-bit digital signal has the same "L" section and "H" section.
A synchronization signal generator for generating a synchronization signal is Flip, the 1
A synchronization signal that has a multiplexing unit that multiplexes and transmits a bit digital signal and the synchronization signal into a transmission digital signal of one system, and a receiving side includes a synchronization signal that detects the synchronization signal from the received transmission digital signal. A detection unit, a clock generation unit that generates a clock that is synchronized with the transmission digital signal from the synchronization signal, and the transmission digital signal based on the clock, at timings corresponding to the respective systems of the input signal. It is characterized by having a 1-bit demodulation unit for demodulation.

【0008】上記の構成により、送信側に、複数系統の
アナログ信号が入力された場合、ΔΣ変調回路のような
信号変換部により、それぞれ1ビットデジタル信号に変
換される。そして、その複数系統の1ビットデジタル信
号は、簡易な回路で生成される同期信号と時分割多重さ
れて、1系統の伝送用デジタル信号として送信される。
With the above structure, when a plurality of analog signals are input to the transmission side, each of them is converted into a 1-bit digital signal by a signal conversion section such as a ΔΣ modulation circuit. Then, the plurality of systems of 1-bit digital signals are time-division-multiplexed with a synchronization signal generated by a simple circuit and transmitted as one system of transmission digital signals.

【0009】受信側では、上記伝送用デジタル信号から
上記同期信号を簡易な回路で検出し、検出した上記同期
信号に基づき、上記伝送用デジタル信号を、上記各系統
に応じたタイミングでそれぞれ復調する。
On the receiving side, the synchronizing signal is detected from the transmitting digital signal by a simple circuit, and based on the detected synchronizing signal, the transmitting digital signal is demodulated at a timing corresponding to each system. .

【0010】すなわち例えば、上記同期信号をもとに、
伝送用デジタル信号に同期するとともに伝送用デジタル
信号と同一の周波数を持つデータクロックを生成する。
そして、そのデータクロックの整数倍の周波数の高速ク
ロックを生成する。この高速クロックに基づき、上記伝
送用デジタル信号を、上記各系統に応じたタイミングで
それぞれ復調する。
That is, for example, based on the above synchronization signal,
A data clock is generated in synchronization with the transmission digital signal and having the same frequency as the transmission digital signal.
Then, a high-speed clock having a frequency that is an integral multiple of the data clock is generated. Based on this high-speed clock, the digital signal for transmission is demodulated at a timing corresponding to each system.

【0011】復調された信号をローパスフィルタでアナ
ログ信号に変換することにより、受信側でアナログ出力
信号が取り出せる。そして、上記伝送用デジタル信号
は、そのままローパスフィルタに入力すると、同期信号
は“L”の区間と“H”の区間とが同じであるため、0
ボルトの電位を持つものとされ、同期信号以外の1ビッ
トデジタル信号と平均化されて、モノラル信号として出
力される。
By converting the demodulated signal into an analog signal with a low-pass filter, an analog output signal can be taken out on the receiving side. And the digital signal for transmission
Is input to the low pass filter as it is, the sync signal
Is 0 because the "L" section and the "H" section are the same.
It is assumed that it has a potential of 1 volt, and it is 1 bit
Output as a monaural signal after being averaged with the digital signal.
I will be forced.

【0012】送信側に、複数系統のマルチビットのデジ
タル信号が入力された場合にも同様に、上記信号変換部
によりそれぞれ1ビットデジタル信号に変換される。
Similarly, when a plurality of systems of multi-bit digital signals are input to the transmitting side, each of them is converted into a 1-bit digital signal by the signal converting section.

【0013】そのため、従来のパラレル伝送方法による
デジタル信号伝送方法と異なり、伝送系は1系統でよ
く、デジタル信号の系統の数だけの伝送系あるいは符号
化したビット数分の伝送系が不要である。また、データ
クロックを別の伝送系で伝送する必要もない。したがっ
て、伝送系の数を減らすことが可能である。各伝送系
は、送信部、受信部、および伝送線などを備えているた
め、このような伝送系の増加を抑制することにより、伝
送手段全体の構成を簡素化し、大型化を防止することが
できる。
Therefore, unlike the conventional digital signal transmission method based on the parallel transmission method, only one transmission system is required, and transmission systems corresponding to the number of digital signal systems or transmission systems corresponding to the number of encoded bits are unnecessary. . Further, it is not necessary to transmit the data clock by another transmission system. Therefore, it is possible to reduce the number of transmission systems. Since each transmission system includes a transmission unit, a reception unit, a transmission line, etc., by suppressing an increase in such a transmission system, it is possible to simplify the overall configuration of the transmission means and prevent an increase in size. it can.

【0014】一方、従来のシリアル伝送系と異なり、時
分割されたデジタル信号がそれぞれどの系統のデジタル
信号かを受信側で判断するうえで、そのデジタル信号に
対して特別なフォーマットを行う必要がなく、簡易な構
成で送受信ができる。
On the other hand, unlike the conventional serial transmission system, there is no need to perform a special format on the digital signal in order for the receiving side to judge which system the time-divided digital signal is. , It is possible to send and receive with a simple configuration.

【0015】したがって、1系統のデジタル信号を用い
て、しかも簡易な回路構成で複数系統の信号を伝送する
ことができる。それゆえ、信号伝送装置全体の構成を簡
易にし、経済性を向上させることができる。
Therefore, it is possible to transmit a plurality of systems of signals using a single system of digital signals and with a simple circuit configuration. Therefore, the configuration of the entire signal transmission device can be simplified and the economical efficiency can be improved.

【0016】請求項2記載の信号伝送装置は、複数系統
のデジタル信号を送受信する信号伝送装置において、送
信側では、複数系統の入力信号を1ビットデジタル信号
に変換する信号変換部と、同期信号を生成する同期信号
生成部と、上記1ビットデジタル信号と上記同期信号と
を、1系統の伝送用デジタル信号に多重して送信する多
重部とを有し、受信側では、受信した上記伝送用デジタ
ル信号から上記同期信号を検出する同期信号検出部と、
上記同期信号から、上記伝送用デジタル信号に同期した
クロックを生成するクロック生成部と、上記クロックに
基づき、上記伝送用デジタル信号を、上記入力信号の各
系統に応じたタイミングでそれぞれ復調する1ビット復
調部と、受信した上記伝送用デジタル信号から上記入力
信号の各系統のデジタル信号を分離せずに、上記伝送用
デジタル信号がそのまま入力されるローパスフィルタ
を有することを特徴としている。
The signal transmission device according to claim 2 has a plurality of systems.
In a signal transmission device that transmits and receives digital signals of
On the receiving side, input signals of multiple systems are converted into 1-bit digital signals.
A signal converter that converts to a sync signal and a sync signal that generates a sync signal
A generator, the 1-bit digital signal, and the synchronization signal
Multiplex transmission to one system of digital signal for transmission
And the receiving side has a digital part for transmission.
A sync signal detection unit for detecting the sync signal from the sync signal,
Synchronized from the sync signal to the digital signal for transmission
A clock generator that generates a clock and the above clock
Based on the digital signal for transmission,
1-bit recovery that demodulates at each timing according to the system
A contrast portion, without separating the digital signal of each path of the input signal from the transmission digital signal received, characterized by having a <br/> pass filter in which the transmission digital signal is directly input There is.

【0017】上記の構成により、上記伝送用デジタル信
号に上記ローパスフィルタを通過させると、同期信号は
“L”の区間と“H”の区間とが同じであるため、0ボ
ルトの電位を持つものとされる。したがって、同期信号
以外の1ビットデジタル信号と平均化される。それゆ
え、モノラル信号の出力を得ることができる。
With the above structure, when the digital signal for transmission is passed through the low-pass filter, the synchronizing signal has the same "L" section and "H" section, and therefore has a potential of 0 volt. It is said that Therefore, it is averaged with the 1-bit digital signal other than the synchronization signal. Therefore, a monaural signal output can be obtained.

【0018】[0018]

【発明の実施の形態】本発明の実施の一形態について図
1および図2に基づいて説明すれば、以下の通りであ
る。ここでは2系統のアナログ信号を伝送する。本実施
の形態に係る信号伝送装置は、図1に示すように、送信
装置14および受信装置27を有している。
BEST MODE FOR CARRYING OUT THE INVENTION The following will describe one embodiment of the present invention in reference to FIG. 1 and FIG. Here, two analog signals are transmitted. The signal transmission device according to the present embodiment has a transmission device 14 and a reception device 27, as shown in FIG.

【0019】送信装置14は、ΔΣ(デルタシグマ)変
調回路(信号変換部)11、同期信号生成回路(同期信
号生成部)12および多重回路(多重部)13を有す
る。ΔΣ変調回路11は、アナログ信号を1ビットデジ
タル信号に変換して出力するものである。同期信号生成
回路12はこの1ビットデジタル信号のデータクロック
の3倍のクロックC11を生成するものである。多重回
路13は、1ビットデジタル信号とクロックC11とを
多重するものである。
The transmitter 14 has a ΔΣ (delta sigma) modulation circuit (signal conversion section) 11, a synchronization signal generation circuit (synchronization signal generation section) 12, and a multiplexing circuit (multiplexing section) 13. The ΔΣ modulation circuit 11 converts an analog signal into a 1-bit digital signal and outputs it. The synchronization signal generation circuit 12 generates a clock C11 which is three times as high as the data clock of the 1-bit digital signal. The multiplexing circuit 13 multiplexes the 1-bit digital signal and the clock C11.

【0020】受信装置27は、同期信号検出回路(同期
信号検出部)21、PLL回路(クロック生成部)2
4、1ビット復調回路(1ビット復調部)25、ローパ
スフィルタ26を有する。同期信号検出回路21は、入
力信号から後述のように同期信号を検出するものであ
る。PLL回路24は、入力されるクロックの整数倍
(ここでは8倍)の高速なクロックC22を発振させる
PLL発振部22と、入力されるクロックC22の立ち
がりでカウントするカウンタ23とを有し、カウンタ
23からクロックC24を出力するものである。1ビッ
ト復調回路25は、入力されるクロックC24の立ち上
がりまたは立ち下がりで入力デジタル信号から1ビット
デジタル信号を復調して出力するものである。
The receiving device 27 includes a synchronization signal detection circuit (synchronization signal detection unit) 21 and a PLL circuit (clock generation unit) 2.
4, a 1-bit demodulation circuit (1-bit demodulation unit) 25 and a low-pass filter 26. The sync signal detection circuit 21 detects a sync signal from the input signal as described later. The PLL circuit 24 includes a PLL oscillator 22 that oscillates a high-speed clock C22 that is an integral multiple (here, eight times) of the input clock, and the input clock C22.
And a counter 23 for counting on rising, and outputs a clock C24 from the counter 23. The 1-bit demodulation circuit 25 demodulates and outputs a 1-bit digital signal from an input digital signal at the rising or falling edge of the input clock C24.

【0021】まず、送信装置14に、2系統のアナログ
信号すなわちA1、A2をそれぞれ入力する。すると、
アナログ信号がΔΣ変調回路11で1ビットデジタル信
号D11、D12に変換され、多重回路13に入力され
る。ここで、伝送後に受信装置27で1ビットデジタル
信号D11、D12が入れ代わって出力されることのな
いように、同期信号生成回路12で、1ビットデジタル
信号のデータクロックの3倍のクロックC11を生成
し、多重回路13で1ビットデジタル信号D11、D1
2と多重されることによって、同期信号となる。このよ
うにして、多重化デジタル信号D21(伝送用デジタル
信号)を得る。
First, two types of analog signals, that is, A1 and A2, are input to the transmitter 14. Then,
The analog signal is converted by the ΔΣ modulation circuit 11 into 1-bit digital signals D11 and D12 and input to the multiplexing circuit 13. Here, in order to prevent the 1-bit digital signals D11 and D12 from being alternately output by the receiving device 27 after transmission, the synchronization signal generation circuit 12 generates a clock C11 which is three times the data clock of the 1-bit digital signal. 1-bit digital signals D11 and D1 generated by the multiplexing circuit 13
By being multiplexed with 2, it becomes a synchronization signal. In this way, the multiplexed digital signal D21 (digital signal for transmission) is obtained.

【0022】多重化デジタル信号D21は、受信装置2
7に入力され、同期信号検出回路21で、最小“H”区
間、つまり同期信号の“H”区間を検出して、同期信号
の立ち下がり毎に異なる2値をとる、クロックC21を
生成する。
The multiplexed digital signal D21 is received by the receiver 2
7, the sync signal detection circuit 21 detects the minimum "H" section, that is, the "H" section of the sync signal, and generates a clock C21 that takes two different values at each falling edge of the sync signal.

【0023】PLL回路24は、PLL発振部22によ
りクロックC21の8倍のクロックC22を発振させ
る。そして、入力クロックの立ちがりでカウントする
カウンタ23でクロックC24を得る。このクロックC
24と多重化デジタル信号D21とを1ビット復調回路
25に入力し、クロックC24の立ち上がりで多重化デ
ジタル信号D21を読み取り、1ビットデジタル信号D
11’を出力する。出力されたD11’をクロックC2
4の立ち下がりでもう一度読み取り、1ビットデジタル
信号D11”を出力する。
The PLL circuit 24 causes the PLL oscillating unit 22 to oscillate the clock C22 which is eight times the clock C21. Then, obtain a clock C24 in counter 23 for counting on the rising of the input clock. This clock C
24 and the multiplexed digital signal D21 are input to the 1-bit demodulation circuit 25, the multiplexed digital signal D21 is read at the rising edge of the clock C24, and the 1-bit digital signal D is read.
11 'is output. Output D11 'as clock C2
It reads again at the trailing edge of 4 and outputs a 1-bit digital signal D11 ″.

【0024】また、多重化デジタル信号D21を、クロ
ックC24の立ち下がりで読み取り、1ビットデジタル
信号D12”を出力する。
The multiplexed digital signal D21 is read at the falling edge of the clock C24 and a 1-bit digital signal D12 "is output.

【0025】したがって、前記1ビット復調回路25に
よって、送信装置14のΔΣ変調回路11の出力D1
1、D12とほぼ同等の1ビットデジタル信号D1
1”、D12”を復調することができる。
Therefore, the 1-bit demodulation circuit 25 causes the output D1 of the ΔΣ modulation circuit 11 of the transmitter 14 to be output.
1-bit digital signal D1 which is almost the same as D1
1 ″ and D12 ″ can be demodulated.

【0026】そして、1ビット復調回路25によって得
られる1ビットデジタル信号D11”、D12”を、ロ
ーパスフィルタ26に通過させ、アナログ信号A11、
A12を復調する。
Then, the 1-bit digital signals D11 "and D12" obtained by the 1-bit demodulation circuit 25 are passed through the low-pass filter 26, and the analog signal A11,
Demodulate A12.

【0027】本発明の伝送信号として扱う多重化デジタ
ル信号D21は、そのままローパスフィルタ26に入力
すると、同期信号は“L”の区間と“H”の区間とが同
じであるため、0ボルトの電位を持つものとされ、同期
信号以外の1ビットデジタル信号と平均化されて、モノ
ラル信号として出力される(a21)。
When the multiplexed digital signal D21 treated as the transmission signal of the present invention is directly input to the low-pass filter 26, since the synchronizing signal has the same "L" section and "H" section, the potential of 0 volt. And is averaged with the 1-bit digital signal other than the synchronization signal and output as a monaural signal (a21).

【0028】なお、特開平6−66138号公報、特開
平6−85683号公報に開示された技術はいずれも1
ビット信号の多重の方法について述べているが、伝送後
の処理方法については述べていない。本発明は、多重し
て伝送した後に、どの系統の入力信号(例えば、ステレ
オオーディオ信号Lch、Rch)かを判断し、復調す
る際に、この判断が簡易な回路でできるようにするた
め、同期信号を以上述べたように多重している。
The techniques disclosed in JP-A-6-66138 and JP-A-6-85683 are all 1
The method of multiplexing bit signals is described, but the processing method after transmission is not described. The present invention determines which system input signal (for example, stereo audio signals Lch and Rch) is transmitted after being multiplexed, and when performing demodulation, this determination can be performed by a simple circuit. The signals are multiplexed as described above.

【0029】[0029]

【発明の効果】以上のように、本発明の請求項1記載の
信号伝送装置は、複数系統のデジタル信号を送受信する
信号伝送装置において、送信側では、複数系統の入力信
号を1ビットデジタル信号に変換する信号変換部と、
“L”の区間と“H”の区間とが同じである同期信号を
生成する同期信号生成部と、上記1ビットデジタル信号
と上記同期信号とを、1系統の伝送用デジタル信号に多
重して送信する多重部とを有し、受信側では、受信した
上記伝送用デジタル信号から上記同期信号を検出する同
期信号検出部と、上記同期信号から、上記伝送用デジタ
ル信号に同期したクロックを生成するクロック生成部
と、上記クロックに基づき、上記伝送用デジタル信号
を、上記入力信号の各系統に応じたタイミングでそれぞ
れ復調する1ビット復調部とを有する構成である。
As described above, the signal transmission device according to claim 1 of the present invention is a signal transmission device for transmitting and receiving digital signals of a plurality of systems, and at the transmission side, an input signal of a plurality of systems is a 1-bit digital signal. A signal conversion unit for converting to
A synchronization signal generation unit for generating a synchronization signal having the same "L" section and "H" section, and the 1-bit digital signal and the synchronization signal are multiplexed into a single transmission digital signal. And a synchronization signal detection unit for detecting the synchronization signal from the received transmission digital signal, and a clock synchronized with the transmission digital signal from the synchronization signal on the reception side. The clock generation unit and the 1-bit demodulation unit that demodulates the transmission digital signal based on the clock at a timing corresponding to each system of the input signal.

【0030】それゆえ、信号伝送装置全体の構成を簡易
にし、経済性を向上させることができるという効果を奏
する。また、上記伝送用デジタル信号は、そのままロー
パスフィルタに入力すると、同期信号は“L”の区間と
“H”の区間とが同じであるため、0ボルトの電位を持
つものとされ、同期信号以外の1ビットデジタル信号と
平均化され、モノラル信号の出力を得ることができると
いう効果を奏する。
Therefore, there is an effect that the overall structure of the signal transmission device can be simplified and the economical efficiency can be improved. In addition, the above digital signal for transmission is low as it is.
When input to the pass filter, the sync signal is
Since it is the same as the "H" section, it has a potential of 0 volt.
And a 1-bit digital signal other than the sync signal
It is possible to obtain the output of a monaural signal which is averaged
Has the effect.

【0031】本発明の請求項2記載の信号伝送装置は、
複数系統のデジタル信号を送受信する信号伝送装置にお
いて、送信側では、複数系統の入力信号を1ビットデジ
タル信号に変換する信号変換部と、同期信号を生成する
同期信号生成部と、上記1ビットデジタル信号と上記同
期信号とを、1系統の伝送用デジタル信号に多重して送
信する多重部とを有し、受信側では、受信した上記伝送
用デジタル信号から上記同期信号を検出する同期信号検
出部と、上記同期信号から、上記伝送用デジタル信号に
同期したクロックを生成するクロック生成部と、上記ク
ロックに基づき、上記伝送用デジタル信号を、上記入力
信号の各系統に応じたタイミングでそれぞれ復調する1
ビット復調部と、受信した上記伝送用デジタル信号から
上記入力信号の各系統のデジタル信号を分離せずに、上
記伝送用デジタル信号がそのまま入力されるローパスフ
ィルタを有する構成である。
A signal transmission device according to claim 2 of the present invention is
For signal transmission equipment that transmits and receives digital signals of multiple systems
On the transmitting side, the input signals of multiple systems are
Signal converter that converts to a digital signal, and generates a sync signal
The same as the sync signal generator and the 1-bit digital signal.
The transmission signal and the digital signal for transmission of one system are multiplexed and sent.
It has a multiplex part that receives the
Sync signal detection to detect the above sync signal from the digital signal for
From the output part and the synchronization signal to the digital signal for transmission
A clock generator that generates a synchronized clock and the clock
Based on the lock, input the above digital signal for transmission to the above
Demodulate at each timing according to each signal system 1
A bit demodulation unit and a low-pass filter to which the digital signal for transmission is directly input without separating the digital signal of each system of the input signal from the received digital signal for transmission.

【0032】それゆえ、信号伝送装置全体の構成を簡易
にし、経済性を向上させることができるという効果を奏
する。また、上記効果に加えて、モノラル信号の出力を
得ることができるという効果を奏する。
Therefore, the structure of the entire signal transmission device is simplified.
And has the effect of improving economic efficiency.
To do. In addition to the above effects, an effect that a monaural signal output can be obtained is obtained.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明に係る信号伝送装置の一構成例を示すブ
ロック図である。
FIG. 1 is a block diagram showing a configuration example of a signal transmission device according to the present invention.

【図2】図1の構成で扱われる信号のタイミング図であ
る。
FIG. 2 is a timing chart of signals handled by the configuration of FIG.

【符号の説明】[Explanation of symbols]

11 ΔΣ変調回路(信号変換部) 12 同期信号生成回路(同期信号生成部) 13 多重回路(多重部) 14 送信装置 21 同期信号検出回路(同期信号検出部) 22 PLL発振部 23 カウンタ 24 PLL回路(クロック生成部) 25 1ビット復調回路(1ビット復調部) 26 ローパスフィルタ 27 受信装置 A1、A2、A11、A12、a21 アナログ信号 C11、C21、C22、C24 クロック D11、D12、D11”、D11’、D12” 1
ビットデジタル信号 D21 多重化デジタル信号(伝送用デジタル信号)
Reference Signs List 11 ΔΣ modulation circuit (signal conversion unit) 12 synchronization signal generation circuit (synchronization signal generation unit) 13 multiplex circuit (multiplexing unit) 14 transmitter 21 synchronization signal detection circuit (synchronization signal detection unit) 22 PLL oscillation unit 23 counter 24 PLL circuit (Clock generation unit) 25 1-bit demodulation circuit (1-bit demodulation unit) 26 Low-pass filter 27 Receiver A1, A2, A11, A12, a21 Analog signals C11, C21, C22, C24 Clocks D11, D12, D11 ", D11 ' , D12 "1
Bit digital signal D21 Multiplexed digital signal (Transmission digital signal)

Claims (2)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】複数系統のデジタル信号を送受信する信号
伝送装置において、 送信側では、複数系統の入力信号を1ビットデジタル信
号に変換する信号変換部と、“L”の区間と“H”の区間とが同じである 同期信号を
生成する同期信号生成部と、 上記1ビットデジタル信号と上記同期信号とを、1系統
の伝送用デジタル信号に多重して送信する多重部とを有
し、 受信側では、受信した上記伝送用デジタル信号から上記
同期信号を検出する同期信号検出部と、 上記同期信号から、上記伝送用デジタル信号に同期した
クロックを生成するクロック生成部と、 上記クロックに基づき、上記伝送用デジタル信号を、上
記入力信号の各系統に応じたタイミングでそれぞれ復調
する1ビット復調部とを有することを特徴とする信号伝
送装置。
1. In a signal transmission device for transmitting and receiving digital signals of a plurality of systems, on the transmission side, a signal conversion section for converting an input signal of a plurality of systems into a 1-bit digital signal, and a section of "L" and "H". The receiving section includes a synchronization signal generation unit that generates a synchronization signal having the same section, and a multiplexing unit that multiplexes the 1-bit digital signal and the synchronization signal into a transmission digital signal of one system and transmits the multiplexed signal. On the side, a synchronization signal detection unit that detects the synchronization signal from the received transmission digital signal, a clock generation unit that generates a clock synchronized with the transmission digital signal from the synchronization signal, and based on the clock, A signal transmission device, comprising: a 1-bit demodulation unit that demodulates the transmission digital signal at a timing corresponding to each system of the input signal.
【請求項2】複数系統のデジタル信号を送受信する信号
伝送装置において、 送信側では、複数系統の入力信号を1ビットデジタル信
号に変換する信号変換部と、 同期信号を生成する同期信号生成部と、 上記1ビットデジタル信号と上記同期信号とを、1系統
の伝送用デジタル信号に多重して送信する多重部とを有
し、 受信側では、受信した上記伝送用デジタル信号から上記
同期信号を検出する同期信号検出部と、 上記同期信号から、上記伝送用デジタル信号に同期した
クロックを生成するクロック生成部と、 上記クロックに基づき、上記伝送用デジタル信号を、上
記入力信号の各系統に応じたタイミングでそれぞれ復調
する1ビット復調部と、 受信 した上記伝送用デジタル信号から上記入力信号の各
系統のデジタル信号を分離せずに、上記伝送用デジタル
信号がそのまま入力されるローパスフィルタを有する
ことを特徴とする信号伝送装置。
2. A signal for transmitting and receiving digital signals of a plurality of systems
In the transmission device, on the transmission side, input signals of multiple systems are sent as 1-bit digital signals.
Signal conversion unit for converting into a signal, a synchronization signal generation unit for generating a synchronization signal, the 1-bit digital signal and the synchronization signal in one system
Of the digital signal for transmission of
Then, on the receiving side, the above from the received digital signal for transmission
A sync signal detection unit for detecting a sync signal, and the above-mentioned sync signal are synchronized with the above digital signal for transmission.
A clock generator that generates a clock, and the digital signal for transmission above
Demodulate at the timing according to each input signal system
A 1-bit demodulator, from the transmission digital signal received without separating digital signals of each path of the input signal, and having a low-pass filter in which the transmission digital signal is directly input Signal transmission equipment.
JP03674997A 1997-02-20 1997-02-20 Signal transmission equipment Expired - Fee Related JP3399768B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP03674997A JP3399768B2 (en) 1997-02-20 1997-02-20 Signal transmission equipment

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP03674997A JP3399768B2 (en) 1997-02-20 1997-02-20 Signal transmission equipment

Publications (2)

Publication Number Publication Date
JPH10233687A JPH10233687A (en) 1998-09-02
JP3399768B2 true JP3399768B2 (en) 2003-04-21

Family

ID=12478391

Family Applications (1)

Application Number Title Priority Date Filing Date
JP03674997A Expired - Fee Related JP3399768B2 (en) 1997-02-20 1997-02-20 Signal transmission equipment

Country Status (1)

Country Link
JP (1) JP3399768B2 (en)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002043945A (en) * 2000-07-19 2002-02-08 Sony Corp Digital signal encoding apparatus and method, digital signal decoding apparatus and method, and digital signal transmission system
JP2002176395A (en) * 2000-12-07 2002-06-21 Sakai Yasue Analog filter
US7085799B2 (en) 2000-12-07 2006-08-01 Yasue Sakai Analog filter suitable for smoothing a ΔΣ-modulated signal
JP3842269B2 (en) * 2002-02-14 2006-11-08 シャープ株式会社 Receiving device, communication system using the same, and sampling rate conversion means
US7528755B2 (en) 2007-09-06 2009-05-05 Infineon Technologies Ag Sigma-delta modulator for operating sensors
JP2010273307A (en) * 2009-05-25 2010-12-02 Canon Inc Signal transmission device
US11329743B2 (en) 2019-05-23 2022-05-10 Asahi Kasei Microdevices Corporation Transmission system, transmitting apparatus, receiving apparatus, and program

Also Published As

Publication number Publication date
JPH10233687A (en) 1998-09-02

Similar Documents

Publication Publication Date Title
US7123306B1 (en) Data transmitter and data receiver
US5450450A (en) Asynchronous data transmitting and receiving system
US6850584B2 (en) Clock regeneration circuit and optical signal receiver using the same
JP3399768B2 (en) Signal transmission equipment
US5444744A (en) Phase locked loop for synchronizing with carrier wave
EP1530841B1 (en) Communication system for sending and receiving data onto and from a network at a network frame rate synchronizing clocks generated from the network frame rate
JPH0235498B2 (en)
JP2848229B2 (en) Receiver circuit
JP2005160042A5 (en)
JPH08154084A (en) Digital transmission / reception method and apparatus
JPH0758721A (en) Multiple transmission system
JP2502712B2 (en) Data transmission equipment
EP1732280A1 (en) Network system
JP2708303B2 (en) FM multiplex broadcast receiving circuit
JPH05292069A (en) Method and device for transmitting inter-device signal
JPH02112342A (en) Frame superimposing clock distributor
JPS59190753A (en) Two-way communication system
JPH07177103A (en) Audio signal processor
JPH0394547A (en) Synchronous detection system
JPH0653916A (en) Time-division multiplex data transmission system
JPH09275576A (en) Digital signal transmission system
JPS61281654A (en) Modulating system for time division multiplexing signal
JPS62181556A (en) Digital modulating/demodulating circuit
JPH098859A (en) Delay detection circuit
JPH0537514A (en) Binary base band transmitter

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080221

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090221

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100221

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100221

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110221

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120221

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees