JP3401563B2 - 高感度光検出回路 - Google Patents
高感度光検出回路Info
- Publication number
- JP3401563B2 JP3401563B2 JP2000167328A JP2000167328A JP3401563B2 JP 3401563 B2 JP3401563 B2 JP 3401563B2 JP 2000167328 A JP2000167328 A JP 2000167328A JP 2000167328 A JP2000167328 A JP 2000167328A JP 3401563 B2 JP3401563 B2 JP 3401563B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor laser
- type
- laser structure
- structure element
- sensitivity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Light Receiving Elements (AREA)
- Optical Communication System (AREA)
- Photometry And Measurement Of Optical Pulse Characteristics (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Semiconductor Lasers (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、ＣＭＯＳトランジ
スタを直接駆動することができる高感度光受信系に関
し、特にこの実現により高速での駆動が可能となり、シ
リコン集積回路間を高速で結ぶ光回線が実現できる高感
度光検出回路に関する。
スタを直接駆動することができる高感度光受信系に関
し、特にこの実現により高速での駆動が可能となり、シ
リコン集積回路間を高速で結ぶ光回線が実現できる高感
度光検出回路に関する。
【０００２】
【従来の技術】高感度光受信系を実現するため、本発明
者らは、先にＣＭＯＳトランジスタと直結して駆動する
光受信回路の特許出願を行った（特願２０００−１１９
３９４号）。
者らは、先にＣＭＯＳトランジスタと直結して駆動する
光受信回路の特許出願を行った（特願２０００−１１９
３９４号）。
【０００３】この先願発明は、２以上に分割された電極
を有する分割電極横接合半導体レーザを用いた光変調回
路において、２つの分割電極横接合半導体レーザと、こ
れら分割電極横接合半導体レーザの各々の光出力を制御
する駆動用ＣＭＯＳトランジスタとを備え、この駆動用
ＣＭＯＳトランジスタの出力は、一つの分割電極横接合
半導体レーザのＮ電極と他の分割電極横接合半導体レー
ザのＰ電極とに接続されているとしたので、駆動回路を
必要とせず、直接、分割電極横接合半導体レーザを駆動
することが可能となる。
を有する分割電極横接合半導体レーザを用いた光変調回
路において、２つの分割電極横接合半導体レーザと、こ
れら分割電極横接合半導体レーザの各々の光出力を制御
する駆動用ＣＭＯＳトランジスタとを備え、この駆動用
ＣＭＯＳトランジスタの出力は、一つの分割電極横接合
半導体レーザのＮ電極と他の分割電極横接合半導体レー
ザのＰ電極とに接続されているとしたので、駆動回路を
必要とせず、直接、分割電極横接合半導体レーザを駆動
することが可能となる。
【０００４】また、この先願発明は、横接合半導体レー
ザを光検出器として用いた光復調回路において、２つの
分割電極横接合半導体レーザと、これら分割電極横接合
半導体レーザの光殿両うを電圧に変換する変換用ＣＭＯ
Ｓトランジスタとを備え、この変換用ＣＭＯＳトランジ
スタの入力は、一つの分割電極横接合半導体レーザのＮ
電極と他の分割電極横接合半導体レーザのＰ電極とに接
続されているとしたので、駆動回路を必要とせず、直
接、変換用ＣＭＯＳトランジスタを駆動することが可能
となる。
ザを光検出器として用いた光復調回路において、２つの
分割電極横接合半導体レーザと、これら分割電極横接合
半導体レーザの光殿両うを電圧に変換する変換用ＣＭＯ
Ｓトランジスタとを備え、この変換用ＣＭＯＳトランジ
スタの入力は、一つの分割電極横接合半導体レーザのＮ
電極と他の分割電極横接合半導体レーザのＰ電極とに接
続されているとしたので、駆動回路を必要とせず、直
接、変換用ＣＭＯＳトランジスタを駆動することが可能
となる。
【０００５】
【発明が解決しようとする課題】しかしながら、上記の
先願発明では、入力光信号の電力が小さい場合、それに
ともなって光電流も小さくなり、ＣＭＯＳトランジスタ
の入力ゲートの電位の変化に時間がかかり、結果的に応
答時間が長くなる。このように、先願発明では、光電流
の変換効率が大きくとれないので、高速動作に支障があ
るという、更に解決すべき課題があった。
先願発明では、入力光信号の電力が小さい場合、それに
ともなって光電流も小さくなり、ＣＭＯＳトランジスタ
の入力ゲートの電位の変化に時間がかかり、結果的に応
答時間が長くなる。このように、先願発明では、光電流
の変換効率が大きくとれないので、高速動作に支障があ
るという、更に解決すべき課題があった。
【０００６】本発明は、上記の点に鑑みて成されたもの
で、その目的は、入力光信号を増幅する機能を光検出器
に集積することにより、ＣＭＯＳトランジスタを高速で
駆動でき、ＣＭＯＳトランジスタＬＳＩ間を高速で結ぶ
光インターコネクションを実現可能にした高感度光検出
回路を提供することにある。
で、その目的は、入力光信号を増幅する機能を光検出器
に集積することにより、ＣＭＯＳトランジスタを高速で
駆動でき、ＣＭＯＳトランジスタＬＳＩ間を高速で結ぶ
光インターコネクションを実現可能にした高感度光検出
回路を提供することにある。
【０００７】
【課題を解決するための手段】上記目的を達成するた
め、請求項１の発明は、複数に分割された電極を有する
フローティング型半導体レーザ構造素子を２つ用い、各
々の前記半導体レーザ構造素子の一組のダイオードに順
方向バイアスを加えて光増幅器とし、各々の前記半導体
レーザ構造素子の他の一組のダイオードにバイアスを加
えて光検出器として用いるように結線し、さらにこの２
つの光検出器相互を差動型検出器として機能するように
結線し、前記差動型検出器の出力をＣＭＯＳトランジス
タの入力ゲートに結線したことを特徴とする。
め、請求項１の発明は、複数に分割された電極を有する
フローティング型半導体レーザ構造素子を２つ用い、各
々の前記半導体レーザ構造素子の一組のダイオードに順
方向バイアスを加えて光増幅器とし、各々の前記半導体
レーザ構造素子の他の一組のダイオードにバイアスを加
えて光検出器として用いるように結線し、さらにこの２
つの光検出器相互を差動型検出器として機能するように
結線し、前記差動型検出器の出力をＣＭＯＳトランジス
タの入力ゲートに結線したことを特徴とする。
【０００８】ここで、さらに前記半導体レーザ構造素子
の一部に高吸収領域を設けて前記光増幅器に大きい電流
を流してもレーザ発振を起こさない構造としたことを特
徴とすることができる。
の一部に高吸収領域を設けて前記光増幅器に大きい電流
を流してもレーザ発振を起こさない構造としたことを特
徴とすることができる。
【０００９】また、前記フローティング型半導体レーザ
構造素子を横接合型半導体レーザ構造素子としたことを
特徴とすることができる。
構造素子を横接合型半導体レーザ構造素子としたことを
特徴とすることができる。
【００１０】本発明では、上記構成により、入力光信号
を増幅する機能を光検出器に集積するようにしたので、
ＣＭＯＳトランジスタを高速で駆動できる。
を増幅する機能を光検出器に集積するようにしたので、
ＣＭＯＳトランジスタを高速で駆動できる。
【００１１】
【発明の実施の形態】以下、図面を参照して本発明の実
施形態を詳細に説明する。
施形態を詳細に説明する。
【００１２】図１は、本発明の一実施形態における高感
度光検出回路の概略構成を示し、図２はその電気的等価
回路を示す。
度光検出回路の概略構成を示し、図２はその電気的等価
回路を示す。
【００１３】本発明では、半絶縁性基板１１の上に複数
に分割された電極を有するフローティング型半導体レー
ザ構造素子を２つ製作し、それらの結線を図１に示すよ
うに行うことで、ＣＭＯＳトランジスタ駆動用の高感度
光検出回路１０を形成する。
に分割された電極を有するフローティング型半導体レー
ザ構造素子を２つ製作し、それらの結線を図１に示すよ
うに行うことで、ＣＭＯＳトランジスタ駆動用の高感度
光検出回路１０を形成する。
【００１４】各々の半導体レーザ構造素子において、光
信号１、２が入射する側の一組のダイオード２１、３１
及び２３、３３は、順方向にバイアスを加えて第１、第
２光増幅器３、４として働くように結線する。一方、後
方の他の一組のダイオード２２、３２および２４、３４
は逆方向にバイアスを加えて第１、第２光検出器７、８
として働くように結線する。
信号１、２が入射する側の一組のダイオード２１、３１
及び２３、３３は、順方向にバイアスを加えて第１、第
２光増幅器３、４として働くように結線する。一方、後
方の他の一組のダイオード２２、３２および２４、３４
は逆方向にバイアスを加えて第１、第２光検出器７、８
として働くように結線する。
【００１５】更に、この光検出器７、８は、図２の等価
回路に示されるように、２つの光検出器相互を差動型検
出器として機能するように結線し、その出力をＣＭＯＳ
トランジスタ９の入力ゲートに結線しているので、この
結線されたＣＭＯＳトランジスタ９を直接駆動すること
ができる。
回路に示されるように、２つの光検出器相互を差動型検
出器として機能するように結線し、その出力をＣＭＯＳ
トランジスタ９の入力ゲートに結線しているので、この
結線されたＣＭＯＳトランジスタ９を直接駆動すること
ができる。
【００１６】光増幅器３、４に入射された光信号１、２
は、リブ型導波路のうちＧａＡｓ活性層１３を主として
伝搬し増幅される。電極２１と２２および２３と２４の
間はプロトン照射により高抵抗化される。さらに、光増
幅器３、４に大きい電流を流して、この光増幅器３、４
の増幅度をあげた場合にも、半導体レーザ構造素子がレ
ーザ発振を起こさない様に、図１の３５の領域にプロト
ン照射を行い、光吸収領域を設けている。
は、リブ型導波路のうちＧａＡｓ活性層１３を主として
伝搬し増幅される。電極２１と２２および２３と２４の
間はプロトン照射により高抵抗化される。さらに、光増
幅器３、４に大きい電流を流して、この光増幅器３、４
の増幅度をあげた場合にも、半導体レーザ構造素子がレ
ーザ発振を起こさない様に、図１の３５の領域にプロト
ン照射を行い、光吸収領域を設けている。
【００１７】以上の構成により、入射する光信号１、２
が微弱光信号の場合にも、光検出器７、８の検出光電流
を大きくとることができ、これによりＣＭＯＳトランジ
スタ９を高速で駆動することができる。
が微弱光信号の場合にも、光検出器７、８の検出光電流
を大きくとることができ、これによりＣＭＯＳトランジ
スタ９を高速で駆動することができる。
【００１８】上述した本発明の実施形態では、複数に分
割された電極を有するフローティング型半導体レーザ構
造素子を２つ用いた場合を説明したが、本発明はこれに
限らず、横接合型半導体レーザ構造素子を２つ用いた場
合にも同様に適用できる。
割された電極を有するフローティング型半導体レーザ構
造素子を２つ用いた場合を説明したが、本発明はこれに
限らず、横接合型半導体レーザ構造素子を２つ用いた場
合にも同様に適用できる。
【００１９】
【実施例】次に、図１の高感度光検出回路１０の実現例
を説明する。
を説明する。
【００２０】半絶縁性基板１１は、ＧａＡｓにＣｒをド
ープしたものである。本実施形態の高感度光検出回路１
０は、半絶縁性基板１１に結晶成長させて形成されたＡ
ｌＧａＡｓ系半導体レーザの例であり、以下詳細に説明
されるようにダブルへテロ接合（double heterojunctio
n）を形成され、電気的に不活性化された領域によって
複数の半導体レーザ素子を集積化可能な構造とされる。
ープしたものである。本実施形態の高感度光検出回路１
０は、半絶縁性基板１１に結晶成長させて形成されたＡ
ｌＧａＡｓ系半導体レーザの例であり、以下詳細に説明
されるようにダブルへテロ接合（double heterojunctio
n）を形成され、電気的に不活性化された領域によって
複数の半導体レーザ素子を集積化可能な構造とされる。
【００２１】まず、結晶成長により、半絶縁性基板１１
上にＡｌＧａＡｓクラッド層１２を成長させる。ＡｌＧ
ａＡｓクラッド層１２には不純物をドープしない。次
に、ＡｌＧａＡｓクラッド層１２上面を覆うように、結
晶成長によりｎ型ＧａＡｓ活性層１３を成長させる。次
に、ｎ型ＧａＡｓ活性層１３上面を覆うように、同様に
結晶成長により、ｎ型と逆の導電型のｐ型ＡｌＧａＡｓ
クラッド層１４を成長させる。さらに、ｐ型ＡｌＧａＡ
ｓクラッド層１４上面を覆うように、同様に結晶成長に
よりｐ型ＧａＡｓキャッピング層１５を成長させる。こ
の時点では、ｐ型ＧａＡｓキャッピング層１５によって
平坦な上面全体を覆っている（図示せず）。
上にＡｌＧａＡｓクラッド層１２を成長させる。ＡｌＧ
ａＡｓクラッド層１２には不純物をドープしない。次
に、ＡｌＧａＡｓクラッド層１２上面を覆うように、結
晶成長によりｎ型ＧａＡｓ活性層１３を成長させる。次
に、ｎ型ＧａＡｓ活性層１３上面を覆うように、同様に
結晶成長により、ｎ型と逆の導電型のｐ型ＡｌＧａＡｓ
クラッド層１４を成長させる。さらに、ｐ型ＡｌＧａＡ
ｓクラッド層１４上面を覆うように、同様に結晶成長に
よりｐ型ＧａＡｓキャッピング層１５を成長させる。こ
の時点では、ｐ型ＧａＡｓキャッピング層１５によって
平坦な上面全体を覆っている（図示せず）。
【００２２】この上面の複数の所定位置に、光信号１、
２の入射方向に長手方向を有する短冊状のマスク材料を
互いに略平行に分離して複数配置する。そして、ｐ型Ａ
ｌＧａＡｓクラッド層１４とｎ型ＧａＡｓ活性層１３に
対するエッチング速度の違いによる選択エッチングを利
用して、ｐ型ＡｌＧａＡｓクラッド層１４およびｐ型Ｇ
ａＡｓキャッピング層１５をメサ（Mesa）状に、すなわ
ち光信号１、２の入射方向に長手方向を有する略直方体
形状にする。ここでは２個の略直方体形状のみを図示し
たが、ｎ型ＧａＡｓ活性層１３上にはより多くの略直方
体形状を形成することができる（図示せず）。この時点
で、ｐ型ＡｌＧａＡｓクラッド層１４の下部は、その上
部よりも幅方向寸法が小さくなっている。ｐ型ＡｌＧａ
Ａｓクラッド層１４の両側側壁（side wall）にＳｉ
Ｏ2，ポリイミド等の保護膜（passivation film）１６
を形成して、略直方体形状を光信号１、２の入射方向に
見た断面形状を略長方形とする。
２の入射方向に長手方向を有する短冊状のマスク材料を
互いに略平行に分離して複数配置する。そして、ｐ型Ａ
ｌＧａＡｓクラッド層１４とｎ型ＧａＡｓ活性層１３に
対するエッチング速度の違いによる選択エッチングを利
用して、ｐ型ＡｌＧａＡｓクラッド層１４およびｐ型Ｇ
ａＡｓキャッピング層１５をメサ（Mesa）状に、すなわ
ち光信号１、２の入射方向に長手方向を有する略直方体
形状にする。ここでは２個の略直方体形状のみを図示し
たが、ｎ型ＧａＡｓ活性層１３上にはより多くの略直方
体形状を形成することができる（図示せず）。この時点
で、ｐ型ＡｌＧａＡｓクラッド層１４の下部は、その上
部よりも幅方向寸法が小さくなっている。ｐ型ＡｌＧａ
Ａｓクラッド層１４の両側側壁（side wall）にＳｉ
Ｏ2，ポリイミド等の保護膜（passivation film）１６
を形成して、略直方体形状を光信号１、２の入射方向に
見た断面形状を略長方形とする。
【００２３】続いて、リフトオフ法（lift-off techniq
ue）を用いて、ｐ型電極２１、２２、２３、２４，およ
び、各ｐ型電極にそれぞれｎ型電極３１、３２、３３、
３４を対応させて形成する。すなわち、レジストを用い
て、図示した電極形状となる部分を除いた形状のマスク
パターンを形成し、上面から金属膜を蒸着させる。電極
となる金属膜には、例えば、ｐ型にはＡｕＧｅ／Ｎｉ／
Ａｕを、ｎ型にはＣｒ／Ａｕを使用することが考えられ
る。そして、マスクパターンと、マスクパターン上の金
属膜とを剥離して除去することで、図示した形状に分離
された各電極を形成する。電極形成に続いて、合金法
（alloying）を用いて各電極より下部のオーミックコン
タクト（ohmic contact）をとり、低抵抗と、線形な電
流−電圧特性を実現する。
ue）を用いて、ｐ型電極２１、２２、２３、２４，およ
び、各ｐ型電極にそれぞれｎ型電極３１、３２、３３、
３４を対応させて形成する。すなわち、レジストを用い
て、図示した電極形状となる部分を除いた形状のマスク
パターンを形成し、上面から金属膜を蒸着させる。電極
となる金属膜には、例えば、ｐ型にはＡｕＧｅ／Ｎｉ／
Ａｕを、ｎ型にはＣｒ／Ａｕを使用することが考えられ
る。そして、マスクパターンと、マスクパターン上の金
属膜とを剥離して除去することで、図示した形状に分離
された各電極を形成する。電極形成に続いて、合金法
（alloying）を用いて各電極より下部のオーミックコン
タクト（ohmic contact）をとり、低抵抗と、線形な電
流−電圧特性を実現する。
【００２４】続いて、オーミックコンタクトが得られた
各電極部分を覆って保護するようにパターンニングし
た、４μｍ以上の厚いレジストパターンを形成した後、
高抵抗領域をｐ型ＡｌＧａＡｓクラッド層１４内および
ｐ型ＧａＡｓキャッピング層１５内に形成するためのプ
ロトン照射を上面全体から行う。プロトン（Ｈ+）を半
導体領域にイオン注入することにより、半導体レーザ装
置のプロトン照射面から１．５μｍ程度の深さまで結晶
格子を破壊し、ドーパントを破壊して、その導電性を失
わせて高抵抗化することができる。図１においてｐ型Ａ
ｌＧａＡｓクラッド層１４の高さは１μｍであり、参照
符号１８を付したプロトン照射を受けた部分が、ほぼ破
線で示した領域まで高抵抗化される。
各電極部分を覆って保護するようにパターンニングし
た、４μｍ以上の厚いレジストパターンを形成した後、
高抵抗領域をｐ型ＡｌＧａＡｓクラッド層１４内および
ｐ型ＧａＡｓキャッピング層１５内に形成するためのプ
ロトン照射を上面全体から行う。プロトン（Ｈ+）を半
導体領域にイオン注入することにより、半導体レーザ装
置のプロトン照射面から１．５μｍ程度の深さまで結晶
格子を破壊し、ドーパントを破壊して、その導電性を失
わせて高抵抗化することができる。図１においてｐ型Ａ
ｌＧａＡｓクラッド層１４の高さは１μｍであり、参照
符号１８を付したプロトン照射を受けた部分が、ほぼ破
線で示した領域まで高抵抗化される。
【００２５】素子間分離のために所望の領域を高抵抗化
すると、レジストパターンを剥離して除去する。
すると、レジストパターンを剥離して除去する。
【００２６】このようにして得られた本実施形態に係る
半導体レーザ装置はリブ型導波路構造を備え、プロトン
照射により高抵抗化された領域（電気的に不活性化され
た領域）によって、一つの半絶縁性基板１１上で複数半
導体レーザ素子間のアイソレーション特性を良好とし、
かつ各半導体レーザ素子それぞれの複数の電極間のアイ
ソレーション特性も良好としたフローティング特性を実
現することができ、高集積化に好適であり、各半導体レ
ーザ素子間の配線を自由に行うことができる。また、各
電極より下のオーミックコンタクトを確保できるととも
に、プロトン照射工程で保護されたレーザ動作に重要な
部分の結晶性を維持し、半導体レーザとしての動作を確
実に行うことができることは勿論である。
半導体レーザ装置はリブ型導波路構造を備え、プロトン
照射により高抵抗化された領域（電気的に不活性化され
た領域）によって、一つの半絶縁性基板１１上で複数半
導体レーザ素子間のアイソレーション特性を良好とし、
かつ各半導体レーザ素子それぞれの複数の電極間のアイ
ソレーション特性も良好としたフローティング特性を実
現することができ、高集積化に好適であり、各半導体レ
ーザ素子間の配線を自由に行うことができる。また、各
電極より下のオーミックコンタクトを確保できるととも
に、プロトン照射工程で保護されたレーザ動作に重要な
部分の結晶性を維持し、半導体レーザとしての動作を確
実に行うことができることは勿論である。
【００２７】なお、上記実施形態ではＧａＡｓ活性層１
３をｎ型とし、その直上のクラッド層１４を逆のｐ型と
したが、ＡｌＧａＡｓクラッド層１２をｐ型としても良
い。また、上記と全く逆の導電型の半導体レーザ装置を
構成できることは言うまでもなく、ＧａＡｓ活性層１３
をｐ型とし、その直上のクラッド層１４を逆のｎ型とす
ること、および、これに加えてさらにＡｌＧａＡｓクラ
ッド層１２をｎ型とすることができる。
３をｎ型とし、その直上のクラッド層１４を逆のｐ型と
したが、ＡｌＧａＡｓクラッド層１２をｐ型としても良
い。また、上記と全く逆の導電型の半導体レーザ装置を
構成できることは言うまでもなく、ＧａＡｓ活性層１３
をｐ型とし、その直上のクラッド層１４を逆のｎ型とす
ること、および、これに加えてさらにＡｌＧａＡｓクラ
ッド層１２をｎ型とすることができる。
【００２８】また、上記実施形態は半導体材料としてＧ
ａＡｓ系のものを用いた例であるが、例えばＩｎＰ系
等、その他の半導体材料を用いて同様の構造を実現して
も、本実施形態と同様の効果を得ることができる。
ａＡｓ系のものを用いた例であるが、例えばＩｎＰ系
等、その他の半導体材料を用いて同様の構造を実現して
も、本実施形態と同様の効果を得ることができる。
【００２９】また、プロトン照射工程における前処理に
おいて、保護膜としてのレジスト材としてＡＺＰ４３３
０（商品名、Ｈｏｅｃｈｓｔ製）を用いることができ
る。
おいて、保護膜としてのレジスト材としてＡＺＰ４３３
０（商品名、Ｈｏｅｃｈｓｔ製）を用いることができ
る。
【００３０】また、本発明の高感度光検出回路は、本発
明者らが特許を取得した特許第２７７２０００号の「電
極分離型半導体レーザ装置」に開示した発明を利用して
も実現することができる。この特許発明は、横接合型埋
め込み半導体レーザ装置において、キャリア注入クラッ
ド層を島状に埋め込み各キャリア注入クラッド層相互間
を高抵抗層で分離したことを特徴とするものである。
明者らが特許を取得した特許第２７７２０００号の「電
極分離型半導体レーザ装置」に開示した発明を利用して
も実現することができる。この特許発明は、横接合型埋
め込み半導体レーザ装置において、キャリア注入クラッ
ド層を島状に埋め込み各キャリア注入クラッド層相互間
を高抵抗層で分離したことを特徴とするものである。
【００３１】複数に分割された電極を有するこのような
横接合型半導体レーザ構造素子を２つ用いて、各々の半
導体レーザ構造素子の一組のダイオードに順方向バイア
スを加えて光増幅器とし、各々の半導体レーザ構造素子
の他の一組のダイオードにバイアスを加えて光検出器と
して用いるように結線し、さらにこの２つの光検出器相
互を差動型検出器として機能するように結線し、差動型
検出器の出力をＣＭＯＳトランジスタの入力ゲートに結
線することによっても、本発明の高感度光検出回路を実
現することができる。
横接合型半導体レーザ構造素子を２つ用いて、各々の半
導体レーザ構造素子の一組のダイオードに順方向バイア
スを加えて光増幅器とし、各々の半導体レーザ構造素子
の他の一組のダイオードにバイアスを加えて光検出器と
して用いるように結線し、さらにこの２つの光検出器相
互を差動型検出器として機能するように結線し、差動型
検出器の出力をＣＭＯＳトランジスタの入力ゲートに結
線することによっても、本発明の高感度光検出回路を実
現することができる。
【００３２】
【発明の効果】以上説明したように、本発明によれば、
入力光信号を増幅する機能を光検出器に集積するように
したので、ＣＭＯＳトランジスタを高速で駆動でき、Ｃ
ＭＯＳトランジスタＬＳＩ間を高速で結ぶ光インターコ
ネクションを実現できる。
入力光信号を増幅する機能を光検出器に集積するように
したので、ＣＭＯＳトランジスタを高速で駆動でき、Ｃ
ＭＯＳトランジスタＬＳＩ間を高速で結ぶ光インターコ
ネクションを実現できる。
【図１】本発明の一実施形態におけるフローティング型
半導体レーザを用いた高感度光検出回路の概略構成を示
す斜視図である。
半導体レーザを用いた高感度光検出回路の概略構成を示
す斜視図である。
【図２】図１の回路の電気的等価回路と光信号を模式的
に表わした模式図である。
に表わした模式図である。
１、２ 光信号
３、４ 光増幅器
５、６ 光信号
７、８ 光検出器
９ ＣＭＯＳ型トランジスタ
１０ 高感度光検出回路
１１ 半絶縁性基板
１２ ＡｌＧａＡｓクラッド層（第１クラッド層）
１３ ＧａＡｓ活性層
１４ ＡｌＧａＡｓクラッド層（第２クラッド層）
１５ ＧａＡｓキャッピング層
１８ 高抵抗化された領域
２１、２２、２３、２４、３１、３２、３３、３４ ダ
イオード ３５ 光吸収領域
イオード ３５ 光吸収領域
─────────────────────────────────────────────────────
フロントページの続き
(51)Int.Cl.7 識別記号 ＦＩ
Ｈ０１Ｓ 5/026 Ｈ０１Ｌ 31/10 Ａ
5/22 ６１０ 27/14 Ｚ
Ｈ０４Ｂ 10/04 31/10 Ｇ
10/06 Ｈ０４Ｂ 9/00 Ｙ
10/14
10/26
10/28
(56)参考文献 特開 平５−183237（ＪＰ，Ａ)
特開 平２−144981（ＪＰ，Ａ)
特開 平２−201990（ＪＰ，Ａ)
特開 平２−201989（ＪＰ，Ａ)
特開 平２−194687（ＪＰ，Ａ)
特開2001−326424（ＪＰ，Ａ)
特開2001−308468（ＪＰ，Ａ)
特表 平５−507175（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 31/00 - 31/0392
H01L 31/08 - 31/119
H01S 5/00 - 5/50
H04B 10/00 - 10/28
H01L 27/14 - 27/15
G01J 1/44
Claims (3)
- 【請求項１】 複数に分割された電極を有するフローテ
ィング型半導体レーザ構造素子を２つ用い、 各々の前記半導体レーザ構造素子の一組のダイオードに
順方向バイアスを加えて光増幅器とし、 各々の前記半導体レーザ構造素子の他の一組のダイオー
ドにバイアスを加えて光検出器として用いるように結線
し、さらにこの２つの光検出器相互を差動型検出器とし
て機能するように結線し、 前記差動型検出器の出力をＣＭＯＳトランジスタの入力
ゲートに結線したことを特徴とする高感度光検出回路。 - 【請求項２】 さらに前記半導体レーザ構造素子の一部
に高吸収領域を設けて前記光増幅器に大きい電流を流し
てもレーザ発振を起こさない構造としたことを特徴とす
る請求項１に記載の高感度光検出回路。 - 【請求項３】 前記フローティング型半導体レーザ構造
素子を横接合型半導体レーザ構造素子としたことを特徴
とする請求項１または２に記載の高感度光検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000167328A JP3401563B2 (ja) | 2000-06-05 | 2000-06-05 | 高感度光検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000167328A JP3401563B2 (ja) | 2000-06-05 | 2000-06-05 | 高感度光検出回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001352095A JP2001352095A (ja) | 2001-12-21 |
| JP3401563B2 true JP3401563B2 (ja) | 2003-04-28 |
Family
ID=18670499
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000167328A Expired - Lifetime JP3401563B2 (ja) | 2000-06-05 | 2000-06-05 | 高感度光検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3401563B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4934271B2 (ja) * | 2004-06-11 | 2012-05-16 | 日本オプネクスト株式会社 | 単一電源駆動光集積装置 |
| JP2012015266A (ja) | 2010-06-30 | 2012-01-19 | Sony Corp | 半導体光増幅器 |
| JP5623159B2 (ja) * | 2010-06-30 | 2014-11-12 | ソニー株式会社 | 半導体光増幅器の位置合わせ方法及び光出力装置 |
| JP6080798B2 (ja) * | 2014-05-01 | 2017-02-15 | ソニー株式会社 | 半導体光増幅器及び半導体レーザ装置組立体並びに半導体光増幅器の位置調整方法 |
| JP7328868B2 (ja) | 2019-10-30 | 2023-08-17 | 株式会社東芝 | 光検出器、光検出システム、ライダー装置、及び車 |
| JP2021150359A (ja) | 2020-03-17 | 2021-09-27 | 株式会社東芝 | 光検出素子、光検出システム、ライダー装置、および移動体 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001308468A (ja) | 2000-04-20 | 2001-11-02 | Natl Inst Of Advanced Industrial Science & Technology Meti | 光変調回路および光復調回路 |
| JP2001326424A (ja) | 2000-05-12 | 2001-11-22 | Natl Inst Of Advanced Industrial Science & Technology Meti | 半導体レーザ装置 |
-
2000
- 2000-06-05 JP JP2000167328A patent/JP3401563B2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001308468A (ja) | 2000-04-20 | 2001-11-02 | Natl Inst Of Advanced Industrial Science & Technology Meti | 光変調回路および光復調回路 |
| JP2001326424A (ja) | 2000-05-12 | 2001-11-22 | Natl Inst Of Advanced Industrial Science & Technology Meti | 半導体レーザ装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001352095A (ja) | 2001-12-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR940005454B1 (ko) | 화합물반도체장치 | |
| US6841795B2 (en) | Semiconductor devices employing at least one modulation doped quantum well structure and one or more etch stop layers for accurate contact formation | |
| US6555890B2 (en) | Method for combined fabrication of indium gallium arsenide/indium phosphide avalanche photodiodes and p-i-n photodiodes | |
| Bar-Chaim et al. | GaAs integrated optoelectronics | |
| US5185272A (en) | Method of producing semiconductor device having light receiving element with capacitance | |
| JP2599131B2 (ja) | 集積光検出器−増幅器装置 | |
| JP3401563B2 (ja) | 高感度光検出回路 | |
| US7556976B2 (en) | Method of fabricating semiconductor devices employing at least one modulation doped quantum well structure and one or more etch stop layers for accurate contact formation | |
| Bar-Chalm et al. | Solid state: Integrated optoelectronics: The marriage of lasers, detectors, and transistors in a single monolithic package promises fact, reliable data transmission | |
| US4969152A (en) | Photo-lasertransistor | |
| KR940027201A (ko) | 광전자 집적회로 | |
| US7015120B2 (en) | Method of fabricating semiconductor devices employing at least one modulation doped quantum well structure and one or more etch stop layers for accurate contact formation | |
| US5247193A (en) | Semiconductor insulated gate device with four electrodes | |
| US7776753B2 (en) | Method of fabricating semiconductor devices employing at least one modulation doped quantum well structure and one or more etch stop layers for accurate contact formation | |
| JP2670553B2 (ja) | 半導体受光・増幅装置 | |
| JP2570424B2 (ja) | 半導体受光素子 | |
| JP2813217B2 (ja) | 半導体装置 | |
| JPS6126278A (ja) | 光電子集積回路 | |
| JPS6244827B2 (ja) | ||
| JPH0637292A (ja) | 受光素子及び光電子集積回路 | |
| JP2757319B2 (ja) | Ｆｅｔ構造光検出器 | |
| WO2026034008A1 (ja) | 半導体受光素子 | |
| JPH01196182A (ja) | フォトダイオード | |
| JPH06132511A (ja) | 受光集積素子 | |
| JPH04296054A (ja) | フォトダイオード |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3401563 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term |