JP3402966B2 - Power supply - Google Patents
Power supplyInfo
- Publication number
- JP3402966B2 JP3402966B2 JP30509496A JP30509496A JP3402966B2 JP 3402966 B2 JP3402966 B2 JP 3402966B2 JP 30509496 A JP30509496 A JP 30509496A JP 30509496 A JP30509496 A JP 30509496A JP 3402966 B2 JP3402966 B2 JP 3402966B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- switching element
- circuit
- power supply
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000003990 capacitor Substances 0.000 description 139
- 238000009499 grossing Methods 0.000 description 28
- 238000010586 diagram Methods 0.000 description 17
- 230000010355 oscillation Effects 0.000 description 10
- 230000003071 parasitic effect Effects 0.000 description 7
- 230000007423 decrease Effects 0.000 description 5
- 238000007599 discharging Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 239000004575 stone Substances 0.000 description 3
- 230000007257 malfunction Effects 0.000 description 2
- 230000005070 ripening Effects 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 1
- 244000145845 chattering Species 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 229910052573 porcelain Inorganic materials 0.000 description 1
Landscapes
- Circuit Arrangements For Discharge Lamps (AREA)
- Rectifiers (AREA)
- Power Conversion In General (AREA)
- Inverter Devices (AREA)
Description
【0001】[0001]
【発明の属する技術分野】本発明は、交流電源をインバ
ータ回路にて高周波電圧に変換し、負荷に供給する電源
装置に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a power supply device which converts an AC power supply into a high frequency voltage by an inverter circuit and supplies it to a load.
【0002】[0002]
【従来の技術】従来より、図11に示すような電圧共振
型一石インバータ回路を備えた電源装置があった。この
電源装置では、直流電源VDCをトランジスタQ2 でスイ
ッチングして、負荷に高周波電源を供給している。トラ
ンジスタQ2 のスイッチング損失を低減するために、制
御回路3は、トランジスタQ2 の両端電圧VQ2が0Vに
なると、トランジスタQ2 に逆並列接続されたフライホ
イルダイオードD13に電流が流れている期間にトランジ
スタQ2 をオンしていた(所謂、ゼロボルトスイッチン
グ)。2. Description of the Related Art Conventionally, there has been a power supply device having a voltage resonance type single-stone inverter circuit as shown in FIG. In this power supply device, a DC power supply V DC is switched by a transistor Q 2 to supply a high frequency power supply to a load. To reduce the switching loss of the transistor Q 2, the control circuit 3, the voltage across V Q2 of the transistor Q 2 becomes to 0V, and a current flows to the flywheel diode D 13 which are connected in anti-parallel to the transistor Q 2 The transistor Q 2 was turned on during the period (so-called zero volt switching).
【0003】ところで、両端電圧VQ2が0Vになってか
ら、制御回路3がトランジスタQ2をオンさせるまでの
間に、回路上の遅れ時間dt3 が発生するので、実際に
は、図12に示すように、トランジスタQ2 の両端電圧
VQ2が所定の閾値V1 (V1 >0V)を下回ると、遅れ
時間dt3 の後に制御回路3がトランジスタQ2 にオン信
号を出力し、フライホイルダイオードD13に電流ID が
流れている間に、トランジスタQ2 をオンさせる。ここ
で、両端電圧VQ2が0Vとなった直後にトランジスタQ
2 がオンされるように、遅れ時間dt3 は設定されてい
る。By the way, since a delay time dt 3 on the circuit occurs between the time when the voltage V Q2 becomes 0 V and the time when the control circuit 3 turns on the transistor Q 2 , a delay time dt 3 on the circuit actually occurs. As shown, when the voltage V Q2 across the transistor Q 2 falls below a predetermined threshold value V 1 (V 1 > 0V), the control circuit 3 outputs an ON signal to the transistor Q 2 after a delay time dt 3 and the flywheel The transistor Q 2 is turned on while the current I D is flowing through the diode D 13 . Here, immediately after the voltage V Q2 between both ends becomes 0V, the transistor Q
The delay time dt 3 is set so that 2 is turned on.
【0004】ところで、直流電源VDCは略一定電圧とな
っているので、トランジスタQ2 の両端電圧VQ2のピー
ク値も略一定となる。したがって、両端電圧VQ2が閾値
V1を下回ってから0Vとなるまでの時間も略一定とな
るので、遅れ時間dt3 を上述のように設計すれば、安定
した発振動作を行なうことができる。一方、図13に示
すように、直流電源VDCのかわりに、全波整流器DB1
の整流電圧をチョッパ回路で平滑化した直流電源を用い
たものもある。この電源装置では、チョッパ用インダク
タL2 とトランジスタQ3 と充電可能な直流電源VDCと
からチョッパ回路を構成し、トランジスタQ3 とトラン
ジスタQ3 のオン・オフを制御する制御回路3とからイ
ンバータ回路を構成しており、チョッパ回路とインバー
タ回路とでトランジスタQ3 を共用している。そして、
上述した電源装置と同様に、トランジスタQ3 の両端電
圧VQ3が0Vになると、一定の遅れ時間の後に、制御回
路3がトランジスタQ3 をオンする(特開平4−271
号公報参照)。By the way, since the DC power supply V DC has a substantially constant voltage, the peak value of the voltage V Q2 across the transistor Q 2 also becomes substantially constant. Therefore, the time from when the voltage V Q2 between both ends falls below the threshold value V 1 to when it becomes 0 V is substantially constant, so that if the delay time dt 3 is designed as described above, stable oscillation operation can be performed. On the other hand, as shown in FIG. 13, instead of the DC power supply V DC , the full-wave rectifier DB 1
There is also one that uses a DC power supply that smoothes the rectified voltage of with a chopper circuit. In this power supply device, a chopper circuit is composed of a chopper inductor L 2 , a transistor Q 3 and a rechargeable DC power supply V DC, and an inverter is composed of a transistor Q 3 and a control circuit 3 for controlling ON / OFF of the transistor Q 3. The circuit is configured, and the transistor Q 3 is shared by the chopper circuit and the inverter circuit. And
Similar to the power supply device described above, when the voltage V Q3 across the transistor Q 3 becomes 0 V, the control circuit 3 turns on the transistor Q 3 after a certain delay time (Japanese Patent Laid-Open No. 4-271).
(See the official gazette).
【0005】[0005]
【発明が解決しようとする課題】上述した後者の電源装
置では、全波整流回路DBが交流電源ACを全波整流
し、チョッパ回路が全波整流回路DBの整流電圧を平滑
化しているので、図14(a)に示すように、交流電源
ACの山部では、トランジスタQ3 の両端電圧VQ3のピ
ーク値が、交流電源ACの谷部に比べて大きくなってい
る。したがって、両端電圧VQ3のピーク値に応じて、チ
ョッパ用インダクタL2 に蓄積されるエネルギーが変化
し、共振回路系の共振条件も変化する。In the latter power supply device described above, the full-wave rectification circuit DB performs full-wave rectification of the AC power supply AC, and the chopper circuit smooths the rectified voltage of the full-wave rectification circuit DB. As shown in FIG. 14A, in the peak portion of the AC power supply AC, the peak value of the voltage V Q3 across the transistor Q 3 is larger than in the valley portion of the AC power supply AC. Therefore, the energy stored in the chopper inductor L 2 changes according to the peak value of the voltage V Q3 across the voltage, and the resonance condition of the resonance circuit system also changes.
【0006】図14(b)(c)に、交流電源ACの山
部と谷部におけるトランジスタQ3の両端電圧VQ3、ト
ランジスタQ3 のオン信号、トランジスタQ3 に流れる
電流IQ3、フライホイルダイオードD13に流れる電流I
D をそれぞれ示す。交流電源ACの山部では、交流電源
ACの谷部に比べて、トランジスタQ3 の両端電圧VQ3
のピーク値が大きくなるので、トランジスタQ3 の両端
電圧VQ3が所定の閾値V1 を下回ってから0Vになるま
での時間t1 は、交流電源ACの谷部における時間t2
よりも短くなる。[0006] FIG. 14 (b) (c), the AC power supply voltage across V Q3 of the transistor Q 3 in the crest and valleys of the AC, on signal of the transistor Q 3, a current I Q3 flowing through the transistor Q 3, a flywheel Current I flowing through diode D 13
D is shown respectively. In the peak portion of the AC power supply AC, the voltage V Q3 across the transistor Q 3 is higher than in the valley portion of the AC power supply AC.
, The time t 1 from when the voltage V Q3 across the transistor Q 3 falls below the predetermined threshold V 1 to when it reaches 0 V is t 2 at the valley of the AC power supply AC.
Will be shorter than.
【0007】したがって、トランジスタQ3 の両端電圧
VQ3が所定の閾値V1 を下回ってから、制御回路3がト
ランジスタQ3 をオンするまでの遅れ時間dt4 を一定と
した場合、交流電源ACの山部では、図14(b)に示
すように、トランジスタQ3の両端電圧VQ3が0Vとな
ってから、フライホイルダイオードD13に電流が流れる
期間に、制御回路3はトランジスタQ3 をオンしている
が(t1 <dt4 )、交流電源ACの谷部では、図14
(c)に示すように、トランジスタQ3 の両端電圧VQ3
が0Vとなるまえに、トランジスタQ3 をオンするため
(t2 >dt4 )、トランジスタQ3 にラッシュ電流が流
れ、トランジスタQ3 にストレスがかかるという問題が
あった。Therefore, when the delay time dt 4 from when the voltage V Q3 across the transistor Q 3 falls below the predetermined threshold value V 1 until the control circuit 3 turns on the transistor Q 3 is constant, the AC power supply AC In the mountain portion, as shown in FIG. 14B, the control circuit 3 turns on the transistor Q 3 in a period in which a current flows through the flywheel diode D 13 after the voltage V Q3 across the transistor Q 3 becomes 0V. Although it has to (t 1 <dt 4), in the valleys alternating current power source AC, 14
As shown in (c), the voltage V Q3 across the transistor Q 3
There before becoming 0V, to turn on the transistor Q 3 (t 2> dt 4 ), rush current flows through the transistor Q 3, there is a problem that stress is applied to the transistor Q 3.
【0008】本発明は上記問題点に鑑みて為されたもの
であり、請求項1乃至10の発明の目的は、入力電圧の
電圧リップルの影響を受けず、安定な発振動作を行う電
源装置を提供することにある。The present invention has been made in view of the above problems, and an object of the present invention is to provide a power supply device capable of performing stable oscillation operation without being affected by the voltage ripple of the input voltage. To provide.
【0009】[0009]
【課題を解決するための手段】請求項1の発明では、上
記目的を達成するために、交流電源を整流する整流回路
と、整流回路の出力端子間に接続されたチョッパ用イン
ダクタとスイッチング素子の直列回路からなるチョッパ
回路と、スイッチング素子に逆並列接続されるフライホ
イルダイオードと、スイッチング素子に並列接続される
負荷と、スイッチング素子を高周波でオン/オフさせる
制御回路とを備え、スイッチング素子と制御回路とでイ
ンバータ回路を構成し、スイッチング素子の両端電圧が
所定の閾値を下回ると、フライホイルダイオードに電流
が流れている間に、制御回路がスイッチング素子をオン
するとともに、スイッチング素子の両端電圧が閾値を下
回ってから、制御回路がスイッチング素子をオンするま
での遅れ時間を、スイッチング素子の両端電圧のピーク
値に応じて変化させているので、スイッチング素子のオ
ン時にラッシュ電流が発生するのを防ぐことができる。In order to achieve the above object, a rectifier circuit for rectifying an AC power supply, a chopper inductor connected between output terminals of the rectifier circuit, and a switching element are provided. A chopper circuit composed of a series circuit, a flywheel diode connected in anti-parallel to a switching element, a load connected in parallel to the switching element, and a control circuit for turning on / off the switching element at a high frequency are provided. When the voltage across the switching element falls below a specified threshold value, the control circuit turns on the switching element while the current flows through the flywheel diode.
The voltage across the switching element drops below the threshold.
After turning, the control circuit turns on the switching element.
The delay time at the peak of the voltage across the switching element.
Since it is changed according to the value, it is possible to prevent a rush current from being generated when the switching element is turned on.
【0010】請求項2の発明では、交流電源を整流する
整流回路と、整流回路の出力端子間に接続されたチョッ
パ用インダクタとスイッチング素子の直列回路からなる
チョッパ回路と、スイッチング素子に逆並列接続される
フライホイルダイオードと、スイッチング素子に並列接
続される負荷と、スイッチング素子を高周波でオン/オ
フさせる制御回路とを備え、スイッチング素子と制御回
路とでインバータ回路を構成し、スイッチング素子の両
端電圧が所定の閾値を下回ると、フライホイルダイオー
ドに電流が流れている間に、制御回路がスイッチング素
子をオンするとともに、閾値をスイッチング素子の両端
電圧のピーク値に応じて変化させ、請求項3の発明で
は、スイッチング素子の両端電圧のピーク値が所定の値
よりも大きい時は、閾値を高くするとともに、スイッチ
ング素子の両端電圧のピーク値が所定の値よりも小さい
時は、閾値を低くしているので、スイッチング素子のオ
ン時にラッシュ電流が発生するのを防ぐことができる。According to the second aspect of the invention, the AC power supply is rectified.
A rectifier circuit and a choke connected between the output terminals of the rectifier circuit.
It consists of a series circuit of a power inductor and a switching element.
Connected in reverse parallel to the chopper circuit and switching element
Flywheel diode and switching element connected in parallel
The load to be continued and the switching element are turned on / off at high frequency.
A switching element and a control circuit.
The inverter circuit is composed of the
If the end voltage falls below a specified threshold, the flywheel diode will
While the current is flowing through the
When the child is turned on, the threshold value is changed according to the peak value of the voltage across the switching element. According to the invention of claim 3 , the threshold value is increased when the peak value of the voltage across the switching element is larger than a predetermined value. to together, when the peak value of the voltage across the switching element is smaller than a predetermined value, since the lower threshold, the on time of the rush current of the switching element can be prevented from occurring.
【0011】請求項4の発明では、交流電源を整流する
整流回路と、整流回路の出力端子間に接続されたチョッ
パ用インダクタとスイッチング素子の直列回路からなる
チョッパ回路と、スイッチング素子に逆並列接続される
フライホイルダイオードと、スイッチング素子に並列接
続される負荷と、スイッチング素子を高周波でオン/オ
フさせる制御回路とを備え、スイッチング素子と制御回
路とでインバータ回路を構成し、スイッチング素子の両
端電圧が所定の閾値を下回ると、フライホイルダイオー
ドに電流が流れている間に、制御回路がスイッチング素
子をオンするとともに、スイッチング素子の両端電圧の
ピーク値に応じて、インバータ回路の電圧共振の強弱を
変化させ、請求項5の発明では、電圧共振の強弱の変化
を周波数変調制御により行っており、請求項6の発明で
は、スイッチング素子の両端電圧のピーク値が所定の値
よりも大きい場合は、スイッチング周波数を高く制御
し、スイッチング素子の両端電圧のピーク値が所定の値
よりも小さい時は、スイッチング周波数を低く制御して
いるので、スイッチング素子の両端電圧のリップルを低
減することができる。According to the invention of claim 4 , the AC power supply is rectified.
A rectifier circuit and a choke connected between the output terminals of the rectifier circuit.
It consists of a series circuit of a power inductor and a switching element.
Connected in reverse parallel to the chopper circuit and switching element
Flywheel diode and switching element connected in parallel
The load to be continued and the switching element are turned on / off at high frequency.
A switching element and a control circuit.
The inverter circuit is composed of the
If the end voltage falls below a specified threshold, the flywheel diode will
While the current is flowing through the
When the child is turned on, the strength of voltage resonance of the inverter circuit is changed according to the peak value of the voltage across the switching element. In the invention of claim 5 , the strength of voltage resonance is changed by frequency modulation control. According to the invention of claim 6 , when the peak value of the voltage across the switching element is larger than a predetermined value, the switching frequency is controlled to be high, and when the peak value of the voltage across the switching element is smaller than the predetermined value. Since the switching frequency is controlled to be low, the ripple of the voltage across the switching element can be reduced.
【0012】[0012]
【0013】[0013]
【0014】請求項7の発明では負荷が照明負荷から構
成されているので、照明負荷を安定的に点灯させること
ができる。According to the invention of claim 7 , since the load is composed of the lighting load, the lighting load can be stably turned on.
【0015】[0015]
【発明の実施の形態】本発明の実施の形態を図面を参照
して説明する。
(実施形態1)本実施形態の電源装置を用いる放電灯点
灯装置の回路図を図1に示す。全波整流回路DBはブリ
ッジ接続された4個のダイオードD1 〜D4 より構成さ
れ、その入力端子間には交流電源ACが接続され、出力
端子間にはチョッパ用インダクタL1 と共振用インダク
タL2 と平滑用コンデンサC1 とからなる直列回路が接
続される。インダクタL1 ,L2 の接続点と、平滑用コ
ンデンサC1 及び全波整流回路DBの接続点との間に
は、共振用コンデンサC2 と、スイッチング素子として
のMOS型電界効果トランジスタ(以下、FETと略
す)Q1 とが夫々並列に接続される。また、FETQ1
と並列に安定器用インダクタL3 と負荷2と直流カット
用コンデンサC4 からなる直列回路が接続されている。
そして、チョッパ用インダクタL1 とFETQ1 と平滑
用コンデンサC1 とからチョッパ回路が構成される。ま
た、制御回路3はFETQ1 のオン・オフを制御してお
り、FETQ1 と制御回路3とからインバータ回路が構
成され、チョッパ回路とインバータ回路とでFETQ1
を共用している。尚、FETQ1 の寄生ダイオード(図
示せず)がフライホイルダイオードとして機能する。BEST MODE FOR CARRYING OUT THE INVENTION Embodiments of the present invention will be described with reference to the drawings. (Embodiment 1) FIG. 1 shows a circuit diagram of a discharge lamp lighting device using the power supply device of this embodiment. The full-wave rectifier circuit DB is composed of four diodes D 1 to D 4 that are bridge-connected, an AC power supply AC is connected between the input terminals, and a chopper inductor L 1 and a resonance inductor between the output terminals. A series circuit composed of L 2 and the smoothing capacitor C 1 is connected. Between the connection point of the inductors L 1 and L 2 and the connection point of the smoothing capacitor C 1 and the full-wave rectification circuit DB, a resonance capacitor C 2 and a MOS field effect transistor (hereinafter, referred to as a switching element) Q 1 (abbreviated as FET) is connected in parallel. In addition, FETQ 1
A series circuit including a ballast inductor L 3 , a load 2 and a direct current cut capacitor C 4 is connected in parallel with.
A chopper circuit is composed of the chopper inductor L 1 , the FET Q 1 and the smoothing capacitor C 1 . Further, the control circuit 3 is to control the on and off FETs Q 1, inverter circuit is constituted by FETs Q 1 and a control circuit 3 which, FETs Q 1 in the chopper circuit and an inverter circuit
Are shared. The parasitic diode (not shown) of the FET Q 1 functions as a flywheel diode.
【0016】負荷2は、フィラメントを有する蛍光灯の
ような放電灯Laと、放電灯Laの両フィラメントの非
電源側端間に接続された予熱用コンデンサC3 とから構
成される。放電灯Laの両フィラメントの電源側の一端
は、安定器用インダクタL3を介してインダクタL1 ,
L2 の接続点に接続され、両フィラメントの電源側の他
端は直流カット用コンデンサC4 を介してFETQ1 と
全波整流回路DBとの接続点に接続される。The load 2 is composed of a discharge lamp La such as a fluorescent lamp having a filament, and a preheating capacitor C 3 connected between the ends of both filaments of the discharge lamp La on the non-power source side. Power side end of both filaments of the discharge lamp La, the inductor L 1 through the stable dexterity inductor L 3,
The other ends of the filaments on the power source side are connected to the connection point of L 2 and the connection point of the FET Q 1 and the full-wave rectifier circuit DB via the DC cutting capacitor C 4 .
【0017】この回路の動作について説明する。この回
路はFETQ1 と共振用コンデンサC2 の動作によって
基本的には4つの動作モードで動作する。FETQ1 が
オンすると、共振用コンデンサC2 の両端間は短絡され
て機能せず、平滑用コンデンサC1 から共振用インダク
タL2 に電流が流れるとともに、コンデンサC4 から放
電灯La(予熟用コンデンサC3 )と安定器用インダク
タL3 との直列回路に電流が流れ、共振用インダクタL
2 と安定器用インダクタL 3 とに磁気エネルギが蓄積さ
れる。また、全波整流回路DBからチョッパ用インダク
タL1 に電流が流れ、チョッパ用インダクタL1 にも磁
気エネルギが蓄積される。全波整流器DBの出力電圧は
交流電源ACの電圧の絶対値に略等しいから、チョッパ
用インダクタL1 に流れる電流は交流電源ACの電圧の
絶対値に比例した値になる。The operation of this circuit will be described. This time
The road is FETQ1And resonance capacitor C2By the action of
Basically, it operates in four operation modes. FETQ1But
When turned on, the resonance capacitor C2Both ends of are short-circuited
Does not function, smoothing capacitor C1From resonance for inductor
L2Current flows to the capacitor CFourReleased from
Electric lamp La (pre-ripening capacitor C3) And ballast inductor
L3Current flows in the series circuit with
2And ballast inductor L 3And magnetic energy is stored in
Be done. In addition, the full-wave rectifier circuit DB to the inductor for the chopper
L1Current flows into the inductor, and the inductor for the chopper L1Also porcelain
Air energy is stored. The output voltage of full-wave rectifier DB is
Since it is approximately equal to the absolute value of the voltage of the AC power supply AC, the chopper
Inductor L1The current flowing in the
The value is proportional to the absolute value.
【0018】次に、FETQ1 がオフになった直後で
は、共振用インダクタL2 と安定器用インダクタL3 と
に蓄積された磁気エネルギが放出されるから、共振用イ
ンダクタL2 および安定器用インダクタL3 には、FE
TQ1 のオン時と同じ方向に電流が流れ続け、共振用コ
ンデンサC2 が充電される。したがって、共振用コンデ
ンサC2 の両端電圧(FETQ1 のドレイン・ソース間
電圧)が上昇する。また、チョッパ用インダクタL1 の
磁気エネルギが放出されるから、チョッパ用インダクタ
L1 にもFETQ1 のオン時と同じ方向に電流が流れ続
ける。ここで、チョッパ用インダクタL1 に流れる電流
の大きさはチョッパ用インダクタL1 に蓄積された磁気
エネルギ、すなわち交流電源ACの電圧の絶対値に比例
する。Immediately after the FET Q 1 is turned off, the magnetic energy stored in the resonance inductor L 2 and the ballast inductor L 3 is released, so that the resonance inductor L 2 and the ballast inductor L 3 are discharged. FE to 3
Current continues to flow in the same direction as when TQ 1 is on, and the resonance capacitor C 2 is charged. Therefore, the voltage across the resonance capacitor C 2 (the drain-source voltage of the FET Q 1 ) rises. Further, since the magnetic energy of the chopper inductor L 1 is released, the current continues to flow in the chopper inductor L 1 in the same direction as when the FET Q 1 is turned on. Here, the magnitude of the current flowing through the chopper inductor L 1 is proportional to the absolute value of the magnetic energy, i.e. the AC power source AC voltage stored in the chopper inductor L 1.
【0019】その後、共振用インダクタL2 と安定器用
インダクタL3 との磁気エネルギが放出されてしまう
と、共振用コンデンサC2 が放電を開始する。このとき
の放電電流は共振用インダクタL2 を通して平滑用コン
デンサC1 への充電電流になる。このとき同時に、安定
器用インダクタL3 と放電灯La(予熟用コンデンサC
3 )との直列回路を通してコンデンサC4 に充電電流が
流れる。また、チョッパ用インダクタL1 は磁気エネル
ギを放出し続けるから、チョッパ用インダクタL 1 を流
れる電流は共振用インダクタL2 を通して平滑用コンデ
ンサC1 への充電電流になる。After that, the resonance inductor L2And for ballast
Inductor L3And the magnetic energy with
And capacitor C for resonance2Starts to discharge. At this time
Discharge current of the resonance inductor L2For smoothing through
Densa C1It becomes the charging current to. At the same time, stable
Inductor L3And discharge lamp La (pre-ripening capacitor C
3) Through a series circuit with a capacitor CFourThe charging current is
Flowing. Also, the inductor L for the chopper1Is magnetic energy
Chopper inductor L 1Flow
The generated current is the resonance inductor L2Through smoothing conde
Sensor C1It becomes the charging current to.
【0020】共振用コンデンサC2 の放電が終了する
と、共振用インダクタL2 と安定器用インダクタL3 と
の磁気エネルギによって、FETQ1 のドレイン電圧が
ソース電圧よりも下がり、FETQ1 の寄生ダイオード
が導通する。その結果、共振用インダクタL2 は、共振
用コンデンサC2 の放電開始時と同じ方向に平滑用コン
デンサC1 への充電電流を流し続け、安定器用インダク
BR>タL3 はコンデンサC4への充電電流を流し続ける。
また、チョッパ用インダクタL1 を流れる電流も、共振
用コンデンサC2 の放電開始時と同様に平滑用コンデン
サC1 およびコンデンサC4 を充電し続ける。ここで、
チョッパ用インダクタL1 のインダクタンスによって
は、チョッパ用インダクタL1 に流れる電流には休止期
間が生じることもある。When the resonance capacitor C 2 is discharged, the drain voltage of the FET Q 1 becomes lower than the source voltage due to the magnetic energy of the resonance inductor L 2 and the ballast inductor L 3, and the parasitic diode of the FET Q 1 becomes conductive. To do. As a result, the resonance inductor L 2 continues to flow the charging current to the smoothing capacitor C 1 in the same direction as when the resonance capacitor C 2 starts to discharge, and the inductor for the ballast inductor
BR> data L 3 continues to flow the charging current to the capacitor C 4 .
Also, the current flowing through the chopper inductor L 1 continues to charge the smoothing capacitor C 1 and the capacitor C 4 as when the resonance capacitor C 2 is discharged. here,
The inductance of the chopper inductor L 1, the current flowing through the chopper inductor L 1 is also that the idle period occurs.
【0021】ところで、制御回路3は、一対の抵抗
R1 ,R2 の直列回路をFETQ1 に並列接続すること
により、FETQ1 の両端電圧(ドレイン・ソース間電
圧)に比例する電圧を検出し、抵抗R2 に並列接続した
コンデンサC5 を用いてFETQ 1 の両端電圧に比例す
る電圧を積分する。コンデンサC5 の両端電圧bは、反
転回路IC1 により波形整形された後に、コンデンサC
6 および抵抗R7 よりなる微分回路を通り、反転回路I
C2 で波形整形される。この反転回路IC2 の出力信号
は、汎用のタイマ用集積回路(例えば、NEC社製のμ
PC1555)IC 4 を主構成要素とする単安定マルチ
バイブレータにトリガ信号として入力される。この単安
定マルチバイブレータは、抵抗R4 とコンデンサC8 と
で時定数が決定される。また、電源投入直後の誤動作防
止用にコンデンサC7 を備える。一方、電源投入直後に
FETQ1 を起動するために、図示しない別の制御電源
VDD(交流電源ACから得る)の両端に接続された抵抗
R6 とコンデンサC9 との直列回路と、抵抗R6 とコン
デンサC9 との接続点に接続された反転回路IC3 とを
備える。また、ダイオードD7 ,D8 は半波整流回路4
を構成し、半波整流回路4の出力は抵抗R8 を介して抵
抗R4 とコンデンサC5 との接続点に接続される。上述
した単安定マルチバイブレータと反転回路IC3 との出
力は、それぞれワイヤードオアを構成するダイオードD
5 ,D6 および抵抗R3 を通してFETQ 1 のゲートに
接続される。また、ダイオードD5 ,D6 のカソードに
はプルダウン抵抗R5 も接続される。By the way, the control circuit 3 includes a pair of resistors.
R1, R2The series circuit of FETQ1Be connected in parallel
FETQ1Voltage between both ends (voltage between drain and source)
Voltage) and detects resistance R2Connected in parallel to
Capacitor CFiveFETQ 1Proportional to the voltage across
Voltage is integrated. Capacitor CFiveThe voltage b across
Circuit IC1After the waveform is shaped by
6And resistance R7Through the differentiating circuit, and the inverting circuit I
C2The waveform is shaped with. This inversion circuit IC2Output signal of
Is a general-purpose timer integrated circuit (eg NEC μ
PC1555) IC FourIs a monostable multi
It is input as a trigger signal to the vibrator. This simple price
The constant multivibrator has a resistance RFourAnd capacitor C8When
Determines the time constant. It also prevents malfunctions immediately after the power is turned on.
Capacitor C for stopping7Equipped with. On the other hand, immediately after turning on the power
FETQ1Another control power supply (not shown)
VDDResistors connected across (obtained from AC power supply AC)
R6And capacitor C9And a series circuit with a resistor R6And con
Densa C9Inversion circuit IC connected to the connection point with3And
Prepare Also, the diode D7, D8Is a half-wave rectifier circuit 4
And the output of the half-wave rectifier circuit 4 is a resistor R8Through
Anti-RFourAnd capacitor CFiveIt is connected to the connection point with. Above
Monostable multivibrator and inverting circuit IC3Out
Each force is a diode D that constitutes a wired OR.
Five, D6And resistance R3Through FETQ 1At the gate of
Connected. Also, the diode DFive, D6On the cathode of
Is a pull-down resistor RFiveIs also connected.
【0022】次に、制御回路3の動作について図2
(a)(b)を参照して説明する。図2(a)は交流電
源ACの山部における各部の波形を示し、図2(b)は
交流電源ACの谷部における各部の波形を示している。
また、図2(a)(b)中のa〜e,g〜jは夫々図1
のa〜e,g〜jの電圧波形を示し、IQ1,ILaは夫々
FETQ1 、放電灯Laを流れる電流(図中、矢印の方
向を正とする)の電流波形を示す。この制御回路3は、
抵抗R1 ,R2 によって分圧されたFETQ1 の両端電
圧が略0Vになると、FETQ1 を一定期間オンにする
ように駆動信号を出力し、所謂ゼロボルトスイッチング
を行なう。Next, the operation of the control circuit 3 will be described with reference to FIG.
A description will be given with reference to (a) and (b). FIG. 2A shows the waveform of each part in the peak part of the AC power supply AC, and FIG. 2B shows the waveform of each part in the valley part of the AC power supply AC.
Further, a to e and g to j in FIGS. 2A and 2B are respectively shown in FIG.
Of the voltage waveforms a to e and g to j, and I Q1 and I La respectively represent current waveforms of currents flowing through the FET Q 1 and the discharge lamp La (the arrow direction in the drawing is positive). This control circuit 3
When the voltage across the FET Q 1 divided by the resistors R 1 and R 2 becomes approximately 0 V, a drive signal is output to turn on the FET Q 1 for a certain period of time, and so-called zero volt switching is performed.
【0023】まず、電源を投入した時点では、反転回路
IC3 の入力kはローレベルであり、その出力lはハイ
レベルであるから、ダイオードD6 と抵抗R3 とを介し
てFETQ1 のゲートにハイレベルの信号jが入力され
て、FETQ1 がオンする。その後、制御電源VDDから
抵抗R6 を介してコンデンサC9 が充電されると、一定
時間後に反転回路IC3 の入力kがしきい値に達して、
反転回路IC3 の出力lがハイレベルからローレベルに
変化し、FETQ1 がオフになるのである。First, when the power is turned on, the input k of the inverting circuit IC 3 is at a low level and the output l thereof is at a high level, so that the gate of the FET Q 1 is connected via the diode D 6 and the resistor R 3. The high-level signal j is input to the FET Q 1 and the FET Q 1 is turned on. After that, when the capacitor C 9 is charged from the control power supply V DD via the resistor R 6 , the input k of the inverting circuit IC 3 reaches the threshold value after a certain period of time,
The output l of the inverting circuit IC 3 changes from the high level to the low level, and the FET Q 1 is turned off.
【0024】上述のような起動時の制御により回路が動
作を開始する。すなわち、共振用インダクタL2 、共振
用コンデンサC2 及びFETQ1 から構成される電圧共
振スイッチにより、FETQ1 のドレイン電圧aが上昇
する〔図2(a)(b)のa〕。その後、共振用インダ
クタL2 と共振用コンデンサC2 とによる直列共振回路
の共振動作によってFETQ1 のドレイン電圧aが略0
Vになると、抵抗R1,R2 によって分圧された電圧b
も略0Vになる〔図2(a)(b)のb〕。ここで、反
転回路IC1 の入力端にはコンデンサC5 を接続してい
るから、FETQ1 のドレイン電圧aの変化は遅延さ
れ、チャタリングによる誤動作が防止される。反転回路
IC1 の入力bが所定の閾値Vth(例えば、反転回路I
C1 の電源電圧の略2分の1の電圧)以下になると、反
転回路IC1 の出力cはHレベルになる〔図2(a)
(b)のc〕。反転回路IC1 の出力cが立ち上がる
と、コンデンサC6 及び抵抗R7 から構成される微分回
路を通して反転回路IC2 の入力dが短時間だけHレベ
ルになり〔図2(a)(b)のd〕、反転回路IC2 か
らは短時間だけLレベルになる出力eが発生する〔図2
(a)(b)のe〕。The circuit starts operating under the control at the time of startup as described above. That is, [a in FIG. 2 (a) (b)] to resonant inductor L 2, the voltage resonance switch composed of resonant capacitor C 2 and FETs Q 1, the drain voltage a of FETs Q 1 is increased. After that, the drain voltage a of the FET Q 1 is substantially 0 due to the resonance operation of the series resonance circuit by the resonance inductor L 2 and the resonance capacitor C 2.
When it becomes V, the voltage b divided by the resistors R 1 and R 2
Also becomes approximately 0 V [b in FIGS. 2 (a) and 2 (b)]. Here, since the capacitor C 5 is connected to the input terminal of the inverting circuit IC 1 , the change in the drain voltage a of the FET Q 1 is delayed, and malfunction due to chattering is prevented. The input b of the inverting circuit IC 1 is a predetermined threshold value Vth (for example, the inverting circuit I
The output c of the inverting circuit IC 1 becomes the H level when the voltage becomes equal to or lower than the voltage of the power source voltage of C 1 ) (FIG. 2 (a)).
C in (b)]. When the output c of the inverting circuit IC 1 rises, the input d of the inverting circuit IC 2 goes to the H level for a short time through the differentiating circuit composed of the capacitor C 6 and the resistor R 7 (see FIGS. 2A and 2B). d], the inversion circuit IC 2 generates an output e which becomes L level for a short time [FIG.
(E) of (a) and (b)].
【0025】このようにして得られた反転回路IC2 の
出力eにより単安定マルチバイブレータがトリガされ、
時定数を決める抵抗R4 とコンデンサC8 との接続点の
電位gが上昇する〔図2(a)(b)のg〕。タイマ用
集積回路IC4 では、抵抗R 4 とコンデンサC8 との接
続点の電位gが、制御電圧VDDの略3分の2に達すると
コンデンサC8 を急速に放電させる。ここで、コンデン
サC8 の充電中にはタイマ用集積回路IC4 の出力hは
ハイレベルであって〔図2(a)(b)のh〕、ダイオ
ードD5 及び抵抗R3 を介してFETQ1 のゲートにハ
イレベルの信号jが印加され〔図2(a)(b)の
j〕、FETQ1 がオンに制御される。つまり、FET
Q1 のドレイン電圧aが略0Vになり、電圧bが所定の
閾値Vthを下回ると、FETQ1 は一定時間(電位gが
制御電圧VDDの略3分の2に達するまでの間)だけオン
になる。Inversion circuit IC thus obtained2of
The output e triggers the monostable multivibrator,
Resistance R that determines the time constantFourAnd capacitor C8Connection point with
The potential g rises [g in FIGS. 2 (a) and 2 (b)]. For timer
Integrated circuit ICFourThen the resistance R FourAnd capacitor C8Contact with
The potential g at the continuation point is the control voltage VDDReaching about two-thirds of
Capacitor C8To discharge rapidly. Where conden
SA C8Integrated circuit IC for timer while chargingFourOutput h of
High level [h in FIGS. 2 (a) and 2 (b)], dio
Mode DFiveAnd resistance R3Through FETQ1At the gate of
A level j signal j is applied [see FIGS. 2 (a) and 2 (b).
j], FETQ1Is turned on. In other words, FET
Q1Has a drain voltage a of about 0 V and a voltage b of a predetermined value.
When it falls below the threshold value Vth, FETQ1For a certain time (potential g
Control voltage VDDON until it reaches approximately two-thirds of
become.
【0026】一方、タイマ用集積回路IC4 のうちコン
デンサC7 が接続されている端子の電位fは、タイマ用
集積回路IC4 の内部の抵抗とコンデンサC7 とにより
決定される時定数で、電源投入後から除々に上昇し、こ
の電位fが所定値以下の期間にはタイマ用集積回路IC
4 の出力hはローレベルに保たれる。したがって、FE
TQ1 のオン時間は抵抗R4 とコンデンサC8 とによっ
て設定され、オフ時間はFETQ1 のドレイン電圧aが
0Vに戻るまでの時間で決定される。すなわち、FET
Q1 を含む回路の状態によってオフ時間が調節されるこ
とになる。On the other hand, the potential f of the terminal of the timer integrated circuit IC 4 to which the capacitor C 7 is connected is a time constant determined by the internal resistance of the timer integrated circuit IC 4 and the capacitor C 7 . After the power is turned on, the voltage gradually rises, and when the potential f is below a predetermined value, the timer integrated circuit IC
The output h of 4 is kept low. Therefore, FE
The on-time of TQ 1 is set by the resistor R 4 and the capacitor C 8, and the off-time is determined by the time until the drain voltage a of the FET Q 1 returns to 0V. That is, FET
The off time will be adjusted depending on the state of the circuit including Q 1 .
【0027】共振インダクタL2 及び共振コンデンサC
2 のLC共振動作により、FETQ 1 のドレイン電圧a
が略0V近くまで低下すると、抵抗R1 ,R2 によって
分圧された電圧bも、電圧aに同期して略0Vまで低下
する。そして、電圧bが所定の閾値Vthを下回ると、上
述のように制御回路3はFETQ1 をオンさせる。とこ
ろで、タイマ用集積回路IC4 、抵抗R3 及びFETQ
1 の入力容量などの要因により、電圧bが閾値Vthを下
回るのを検出してから、FETQ1 がオンされるまでの
間に、遅れ時間(図2(a)(b)中のdt1 ,dt2 )が
発生するので、FETQ1 の寄生ダイオードに電流が流
れる期間に、FETQ1 をオンして、ゼロボルトスイッ
チングを行なえるように、遅れ時間dt1 ,dt2 を考慮し
て、閾値Vthを制御電圧VDDの略2分の1に設定してい
る。Resonant inductor L2And resonance capacitor C
2By the LC resonance operation of FETQ 1Drain voltage a
When the voltage drops to almost 0V, the resistance R1, R2By
The divided voltage b also drops to approximately 0V in synchronization with the voltage a.
To do. Then, when the voltage b falls below a predetermined threshold value Vth,
As described above, the control circuit 3 is FETQ1Turn on. Toko
By the way, integrated circuit IC for timerFour, Resistance R3And FETQ
1The voltage b falls below the threshold Vth due to factors such as the input capacitance of the
After detecting the turning, FETQ1Until is turned on
In the meantime, the delay time (dt in FIGS. 2A and 2B)1Dt2)But
FETQ1Current flows through the parasitic diode of
FETQ1Turn on the zero volt switch
Delay time dt1Dt2Consider
The threshold Vth to the control voltage VDDIs set to about half
It
【0028】ここで、ダイオードD7 ,D8 から構成さ
れる半波整流回路4は交流電源ACを半波整流してお
り、その出力は抵抗R8 を介して抵抗R4 とコンデンサ
C8 との接続点に接続される。そして、半波整流回路4
の出力がコンデンサC8 を充電することによって、抵抗
R4 及びコンデンサC8 から構成される時定数回路の時
定数、すなわち、FETQ1 のオン時間T1 ,T2 を、
交流電源ACの山部と谷部とに応じて変化させている。[0028] Here, half-wave rectifier circuit 4 composed of the diode D 7, D 8 are half-wave rectifying an alternating current power source AC, a resistor R 4 and the capacitor C 8 to its output through a resistor R 8 Connected to the connection point. And the half-wave rectifier circuit 4
By charging the capacitor C 8 with the output of, the time constant of the time constant circuit composed of the resistor R 4 and the capacitor C 8 , that is, the on-time T 1 , T 2 of the FET Q 1 ,
It is changed according to the peaks and valleys of the AC power supply AC.
【0029】交流電源ACの山部では、交流電源ACの
谷部に比べて、半波整流回路4から抵抗R8 を介してコ
ンデンサC8 を充電する充電電流が増加するため、コン
デンサC8 の電位gが制御電圧VDDの略3分の2まで上
昇する時間T1 が短くなる。この時間T1 によって、タ
イマ用集積回路IC4 の出力hがハイレベルとなる期
間、即ち、FETQ1 のオン時間が決まるので、FET
Q1 のオン時間が短くなり、スイッチング周波数が高く
なる。In the peak portion of the AC power supply AC, the charging current for charging the capacitor C 8 from the half-wave rectification circuit 4 via the resistor R 8 increases as compared with the valley portion of the AC power supply AC, so that the capacitor C 8 The time T 1 for the potential g to rise to approximately two-thirds of the control voltage V DD becomes shorter. This time T 1 determines the period during which the output h of the timer integrated circuit IC 4 is at a high level, that is, the ON time of the FET Q 1 ,
The on-time of Q 1 becomes shorter and the switching frequency becomes higher.
【0030】一方、交流電源ACの谷部では、半波整流
回路4から抵抗R8 を介してコンデンサC8 を充電する
充電電流はほとんどなく、コンデンサC8 及び抵抗R4
からなる時定数回路の時定数によって電位gが制御電圧
VDDの略3分の2まで上昇する時間T2 が決まり、時間
T2 は交流電源ACの山部における時間T1 よりも長く
なる。したがって、FETQ1 のオン時間が長くなり、
スイッチング周波数が低くなる。On the other hand, in the valley of the AC power supply AC, there is almost no charging current for charging the capacitor C 8 from the half-wave rectifier circuit 4 via the resistor R 8 , and the capacitor C 8 and the resistor R 4
Potential by the time constant of the time constant circuit consisting of g is determined the time T 2 which rises to 2 of approximately 3 minutes of the control voltage V DD, the time T 2 are longer than the time T 1 at the peak portion of the AC power source AC. Therefore, the ON time of FET Q 1 becomes long,
The switching frequency is low.
【0031】このように、FETQ1 のオン時間を、抵
抗R4 及びコンデンサC8 からなる時定数回路で設定す
るとともに、半波整流回路4の出力が抵抗R8 を介して
コンデンサC8 を充電しているので、コンデンサC8 の
充電電流が交流電源ACの電圧によって変化し、FET
Q1 のオン時間が交流電源ACの電圧に応じて変化す
る。Thus, the ON time of the FET Q 1 is set by the time constant circuit consisting of the resistor R 4 and the capacitor C 8, and the output of the half-wave rectifier circuit 4 charges the capacitor C 8 via the resistor R 8. Therefore, the charging current of the capacitor C 8 changes according to the voltage of the AC power supply AC, and the FET
The ON time of Q 1 changes according to the voltage of the AC power supply AC.
【0032】したがって、FETQ1 のオン時に蓄積さ
れるチョッパ回路のエネルギーの変化からFETQ1 の
オフ時間も調整でき、交流電源ACの山部、谷部におけ
るドレイン電圧aのピーク値のリップルが低減すること
から、フライホイルダイオードに電流が流れている期間
にFETQ1 を確実にオンして、安定な発振動作を行な
える。また、ドレイン電圧aのピーク値のリップルが低
減するので、交流電源ACの山部におけるドレイン電圧
aのピーク値が下がり、FETQ1 の耐圧を抑えること
ができ、FETQ1 の信頼性を向上させることができ
る。また、定格容量の小さいFETQ1 を用いてコスト
ダウンを図ることもできる。[0032] Thus, even off-time of FETs Q 1 from the change in the energy of the chopper circuit to be accumulated during the on-FETs Q 1 can be adjusted, crests of the AC power source AC, the ripple of the peak value of the drain voltage a in the valleys is reduced Therefore, the FET Q 1 can be reliably turned on during the period when current is flowing through the flywheel diode, and stable oscillation operation can be performed. Further, since the ripple of the peak value of the drain voltage a is reduced, the peak value of the drain voltage a in the peak portion of the AC power supply AC is lowered, the withstand voltage of the FET Q 1 can be suppressed, and the reliability of the FET Q 1 is improved. You can Further, the cost can be reduced by using the FET Q 1 having a small rated capacity.
【0033】尚、反転回路IC3 とタイマ用集積回路I
C4 がFETQ1 を駆動するために必要な電流を供給で
きない場合は、FETQ1 を駆動するための駆動回路を
追加してもよい。また、タイマ用集積回路IC4 のコン
トロール端子の電圧fは、内部抵抗とコンデンサC7 か
ら構成される積分回路により所定の時定数に設定されて
おり、所定の時間が経過すると、ローレベルからハイレ
ベルに論理が反転するが、電圧fがローレベルの期間、
タイマ用集積回路IC4 の出力はローレベルに固定され
る。The inverting circuit IC 3 and the timer integrated circuit I
If the C 4 can not supply the current required to drive the FETs Q 1, it may be added to the drive circuit for driving the FETs Q 1. Further, the voltage f at the control terminal of the timer integrated circuit IC 4 is set to a predetermined time constant by the integrating circuit composed of the internal resistance and the capacitor C 7 , and after a predetermined time elapses, it changes from low level to high level. The logic inverts to the level, but the voltage f is at the low level,
The output of the timer integrated circuit IC 4 is fixed at a low level.
【0034】本実施形態では、ダイオードD7 ,D8 か
らなる半端整流回路4を、全波整流回路DBの入力側に
接続しているが、全波整流回路DBの出力側に接続して
も良い。
(実施形態2)本実施形態の電源装置を用いる放電灯点
灯装置の回路図を図3に示す。In the present embodiment, the half-end rectification circuit 4 composed of the diodes D 7 and D 8 is connected to the input side of the full-wave rectification circuit DB, but it may be connected to the output side of the full-wave rectification circuit DB. good. (Embodiment 2) A circuit diagram of a discharge lamp lighting device using the power supply device of this embodiment is shown in FIG.
【0035】本実施形態では、実施形態1の放電灯点灯
装置において、ダイオードで構成した全波整流回路の代
わりに全波整流器DB1 を用い、チョッパ用インダクタ
L1と共振用コンデンサC2 との間に、インダクタL1
からコンデンサC2 に電流が流れる向きに逆流素子用の
ダイオードD9 を接続し、全波整流器DB1 の出力端子
間にコンデンサC11を接続し、インダクタL1 とダイオ
ードD9 の接続点とFETQ1 と全波整流器DB1 との
間にダイオードD10を逆並列に接続している。ここで、
コンデンサC11とダイオードD10は、チョッパ用インダ
クタL1 に発生する振動電圧を除去している。In the present embodiment, in the discharge lamp lighting device of the first embodiment, a full-wave rectifier DB 1 is used instead of the full-wave rectifier circuit composed of a diode, and a chopper inductor L 1 and a resonance capacitor C 2 are used. In between, inductor L 1
A diode D 9 for a reverse current element is connected in a direction in which a current flows from C to C 2 , a capacitor C 11 is connected between the output terminals of the full-wave rectifier DB 1 , and a connection point between the inductor L 1 and the diode D 9 and FETQ. A diode D 10 is connected in antiparallel between 1 and the full-wave rectifier DB 1 . here,
The capacitor C 11 and the diode D 10 remove the oscillating voltage generated in the chopper inductor L 1 .
【0036】また、制御回路3は、抵抗R9 〜R11とコ
ンデンサC10と制御用集積回路IC 5 とから構成され
る。抵抗R9 の一端は全波整流器DB1 の高電位側の出
力端に接続され、抵抗R9 の他端は抵抗R10の一端に接
続され、抵抗R10の他端はグランドに接続される。抵抗
R11の一端は、共振用インダクタL2 と平滑用コンデン
サC1 との接続点に接続され、抵抗R11の他端は、コン
デンサC10の一端に接続され、コンデンサC10の他端は
グランドに接続される。そして、抵抗R9 ,R10の接続
点と、抵抗R11及びコンデンサC10の接続点は制御用集
積回路IC5 の入力端子に夫々接続される。Further, the control circuit 3 includes a resistor R9~ R11And
Indexer CTenAnd control integrated circuit IC FiveConsists of and
It Resistance R9One end of is a full-wave rectifier DB1On the high potential side of
Connected to the force end, resistance R9The other end of the resistor RTenTouch one end of
Continued resistance RTenThe other end of is connected to ground. resistance
R11One end of the resonance inductor L2And smoothing conden
SA C1It is connected to the connection point with11The other end of
Densa CTenConnected to one end of the capacitor CTenThe other end of
Connected to ground. And the resistance R9, RTenConnection
Point and resistance R11And capacitor CTenIs the control point
Product circuit ICFiveAre connected to the input terminals of.
【0037】図4に各部の電圧波形を示す。図中A〜C
は、図3中の点A〜Cの電圧波形を示す。点Aの電圧は
平滑コンデンサC1 の両端電圧を分圧した電圧となり、
点Bの電圧は全波整流器DB1 の電圧を抵抗R9 ,R10
で分圧した電圧となる。そして、制御用集積回路IC5
には電圧Aと電圧Bが重畳された電圧Cが入力されてお
り、この電圧CからFETQ1 の両端電圧(ドレイン・
ソース間電圧)が0Vとなるのを検出している。FIG. 4 shows the voltage waveform of each part. A to C in the figure
Shows the voltage waveforms at points A to C in FIG. The voltage at point A is a voltage obtained by dividing the voltage across smoothing capacitor C 1 ,
The voltage at point B is the resistance of the voltage of the full-wave rectifier DB 1 R 9, R 10
The voltage is divided by. Then, the control integrated circuit IC 5
A voltage C, which is a superposition of the voltage A and the voltage B, is input to the input terminal. From this voltage C, the voltage across the FET Q 1 (drain
It is detected that the (source voltage) becomes 0V.
【0038】制御回路3は、電圧Cが所定の閾値を下回
ると、所定の遅れ時間の後にFETQ1 をオンしてい
る。交流電源ACの山部では電圧Bが大きくなるので、
電圧Cも大きくなり、交流電源ACの谷部では電圧Bが
小さくなるので、電圧Cも小さくなる。したがって、交
流電源ACの山部と谷部に応じて、電圧Cが閾値を下回
る時点が変化するので、FETQ1 の両端電圧が交流電
源ACの山部、谷部によるリップルを有していても、F
ETQ1 の両端電圧が0Vとなり、FETQ1 の寄生ダ
イオードに電流が流れる期間に、FETQ1 を確実にオ
ンすることができる。When the voltage C falls below a predetermined threshold value, the control circuit 3 turns on the FET Q 1 after a predetermined delay time. Since the voltage B becomes large in the mountain part of the AC power supply AC,
The voltage C also increases, and the voltage B decreases in the valley portion of the AC power supply AC, so the voltage C also decreases. Therefore, since the time when the voltage C falls below the threshold value changes depending on the peaks and valleys of the AC power supply AC, even if the voltage across the FET Q 1 has ripples due to the peaks and valleys of the AC power supply AC. , F
Voltage across 0V next ETQ 1, the period during which the current flows through the parasitic diode of FETs Q 1, can be turned on reliably FETs Q 1.
【0039】本実施形態では、電圧Cを交流電源ACの
山部と谷部に応じて変化させているが、閾値を交流電源
ACの山部と谷部に応じて変化させてもよい。すなわ
ち、交流電源ACの山部では閾値を高くして、FETQ
1 が0Vとなるのを検出する時点を早め、交流電源AC
の電源電圧の谷部では閾値を低くして、FETQ1 が0
Vとなるのを検出する時点を遅くしてもよい。また、F
ETQ1 の両端電圧が所定の閾値を下回ってから、制御
回路3がFETQ1 をオンするまでの遅れ時間を、交流
電源ACの山部では短く、交流電源ACの谷部では長く
してもよく、同様に、FETQ1 の両端電圧が0Vとな
り、FETQ1 の寄生ダイオードからなるフライホイル
ダイオードに電流が流れる期間に、FETQ1 を確実に
オンさせることができる。
(実施形態3)本実施形態では、実施形態1又は2の制
御回路3を、昇降圧チョッパ回路を構成したチョッパ兼
用の電圧共振型一石インバータ回路に適用している。In this embodiment, the voltage C is changed according to the peaks and troughs of the AC power supply AC, but the threshold value may be changed according to the peaks and troughs of the AC power supply AC. That is, the threshold value is increased in the mountain portion of the AC power supply AC, and the FETQ
Advance the time to detect when 1 becomes 0V, and use the AC power supply AC
And the lower the threshold value in the valleys of the power supply voltage, FETs Q 1 is 0
You may delay the time of detecting becoming V. Also, F
From the voltage across the ETQ 1 falls below the predetermined threshold value, the delay time until the control circuit 3 turns on the FETs Q 1, AC short in supply AC of ridges, may be long in the valleys of the AC power source AC Similarly, it is possible voltage across the FETs Q 1 is 0V and the period during which the current flows through the flywheel diode consisting of the parasitic diode of FETs Q 1, to reliably turn on the FETs Q 1. (Embodiment 3) In this embodiment, the control circuit 3 of Embodiment 1 or 2 is applied to a voltage resonance type single-stone inverter circuit which also serves as a chopper and constitutes a step-up / down chopper circuit.
【0040】本実施形態の電源装置を用いる放電灯点灯
装置は、図5に示すように、交流電源ACと、交流電源
ACを全波整流する全波整流器DB1 と、全波整流器D
B1の出力端子間に接続されたFETQ1 とチョッパ用
インダクタL1 からなる直列回路と、チョッパ用インダ
クタL1 と並列に接続されたダイオードD11と平滑コン
デンサC1 と、FETQ1 に並列接続された安定器用イ
ンダクタL3 と直流カット用コンデンサC4 と負荷2の
直列回路と、FETQ1 に並列接続された共振用コンデ
ンサC2 と、一端がFETQ1 と全波整流器DB1 の接
続点に接続され、他端がダイオードD11と平滑用コンデ
ンサC1 の接続点に接続された共振用インダクタL
2 と、交流電源ACと平滑用コンデンサC1 の電圧に基
づいてFETQ1 のオン・オフを制御する制御回路3と
から構成される。ここで、ダイオードD11は、インダク
タL1 からダイオードD11を介してコンデンサC1 に電
流が流れる向きに接続されている。As shown in FIG. 5, the discharge lamp lighting device using the power supply device of this embodiment has an AC power supply AC, a full-wave rectifier DB 1 for full-wave rectifying the AC power supply AC, and a full-wave rectifier D.
A series circuit including an FET Q 1 and a chopper inductor L 1 connected between the output terminals of B 1 , a diode D 11 and a smoothing capacitor C 1 connected in parallel with the chopper inductor L 1, and a parallel connection to the FET Q 1. A series circuit of the ballast inductor L 3 , the DC cut capacitor C 4, and the load 2, the resonance capacitor C 2 connected in parallel to the FET Q 1 , and one end of the connection point between the FET Q 1 and the full-wave rectifier DB 1. Resonance inductor L connected to the other end of the diode D 11 and smoothing capacitor C 1
2, and a control circuit 3 for controlling on / off of the FET Q 1 based on the voltage of the AC power supply AC and the smoothing capacitor C 1 . Here, the diode D 11 is connected in a direction in which a current flows from the inductor L 1 to the capacitor C 1 via the diode D 11 .
【0041】ところで、チョッパ用インダクタL1 、ダ
イオードD11、FETQ1 及びコンデンサC1 から昇降
圧チョッパ回路が構成されており、FETQ1 がオンす
ると、全波整流器DB1 からFETQ1 を介してインダ
クタL1 に電流が流れ、インダクタL1 にエネルギーが
蓄積される。次に、FETQ1 がオフすると、インダク
タL1 に蓄積されたエネルギーが、インダクタL1 →ダ
イオードD11→コンデンサC1 →インダクタL1 の経路
で放出して、平滑用コンデンサC1 を充電する。By the way, the chopper inductor L 1, diode D 11, FETs Q 1 and is constituted buck-boost chopper circuit from the capacitor C 1, the FETs Q 1 is turned on, the inductor via the FETs Q 1 from the full-wave rectifier DB 1 L current flows in 1, energy is stored in inductor L 1. Next, when the FETs Q 1 is turned off, the energy accumulated in the inductor L 1 is, the inductor L 1 → diode D 11 → to release the path of the capacitor C 1 → inductor L 1, charges the smoothing capacitor C 1.
【0042】制御回路3は、実施形態1又は2と同様
に、平滑用コンデンサC1 と交流電源ACの電圧に基づ
いて、FETQ1 の両端電圧VQ1が0Vになるのを検出
すると、FETQ1 の寄生ダイオードに電流が流れてい
る期間に、FETQ1 をオンさせることができ、ラッシ
ュ電流が発生することなく、安定した発振動作を行なう
ことができる。The control circuit 3, as in Embodiment 1 or 2, based on the capacitor C 1 and the AC power source AC voltage smoothing, when the voltage across V Q1 of FETs Q 1 is detected to become 0V, FETs Q 1 The FET Q 1 can be turned on while the current is flowing in the parasitic diode, and a stable oscillation operation can be performed without generating a rush current.
【0043】上述のように、チョッパ兼用の電圧共振一
石式インバータであれば、実施形態1又は2の制御回路
を設けることにより、安定した発振動作を行なうことが
できる。尚、負荷2及び制御回路3は、実施形態1又は
2と同様の構成となっているので、その説明は省略す
る。
(実施形態4)本実施形態の電源装置を用いる放電灯点
灯装置は、図6に示すように、交流電源ACを全波整流
する全波整流器DB1 と、全波整流器DB1 の出力端子
間に接続されたチョッパ用インダクタL1 及びFETQ
1 の直列回路と、FETQ1 のドレイン・ソース間に接
続されたコンデンサC2 と、FETQ1 のドレイン・ソ
ース間に接続された安定器用インダクタL3 と負荷2と
平滑用コンデンサC1 の直列回路と、平滑用コンデンサ
C1 と交流電源ACの電圧に基づいてFETQ1のオン
・オフを制御する制御回路3とから構成される。また、
負荷2は、フィラメントを有する蛍光灯のような放電灯
Laと、放電灯Laのフィラメントの非電源側端間に接
続された予熱用コンデンサC3 及び抵抗R12の並列回路
とから構成される。放電灯Laの両フィラメントの電源
側の一端は共振用インダクタL2 に接続され、その他端
は平滑用コンデンサC1 に接続される。As described above, in the case of the voltage resonance single-stone inverter that also serves as a chopper, by providing the control circuit of the first or second embodiment, stable oscillation operation can be performed. The load 2 and the control circuit 3 have the same configurations as those of the first or second embodiment, and thus the description thereof will be omitted. (Embodiment 4) A discharge lamp lighting device using the power supply device of this embodiment is, as shown in FIG. 6, between a full-wave rectifier DB 1 for full-wave rectifying an AC power supply AC and an output terminal of the full-wave rectifier DB 1. Chopper inductor L 1 and FET Q connected to
1 of a series circuit, a capacitor C 2 connected between the drain and source of the FETs Q 1, stable dexterity inductor L 3 and the load 2 and the smoothing series circuit of a capacitor C 1 connected between the drain and source of the FETs Q 1 And a control circuit 3 for controlling ON / OFF of the FET Q 1 based on the voltage of the smoothing capacitor C 1 and the AC power supply AC. Also,
The load 2 is composed of a discharge lamp La such as a fluorescent lamp having a filament, and a parallel circuit of a preheating capacitor C 3 and a resistor R 12 connected between the non-power source side ends of the filament of the discharge lamp La. One ends of both filaments of the discharge lamp La on the power supply side are connected to the resonance inductor L 2 , and the other ends are connected to the smoothing capacitor C 1 .
【0044】全波整流器DB1 の出力電圧の山部におい
て、FETQ1 がオンすると、全波整流器DB1 →イン
ダクタL1 →FETQ1 →全波整流器DB1 の経路で、
インダクタL1 に電流が流れて、インダクタL1 にエネ
ルギーが蓄積される。また、平滑用コンデンサC1 から
放電灯La→インダクタL3 →FETQ1 →平滑用コン
デンサC1 の経路で放電灯Laにランプ電流が流れる。
FETQ1 がオフすると、FETQ1 のオン時にインダ
クタL1 ,L3 に蓄積されたエネルギーが放出して、コ
ンデンサC2 が充電される。インダクタL1 ,L3 のエ
ネルギーの放出が終了すると、コンデンサC2 が、コン
デンサC2 →インダクタL3 →放電灯La→コンデンサ
C1 →コンデンサC2 の経路で放電して、コンデンサC
1 が充電される。コンデンサC1 の静電容量は、コンデ
ンサC2 に比べて十分大きいので、コンデンサC1 の電
圧は平滑化される。[0044] In the mountain part of the output voltage of the full-wave rectifier DB 1, the FETs Q 1 is turned on, the path of the full-wave rectifier DB 1 → inductor L 1 → FETQ 1 → the full-wave rectifier DB 1,
A current flows through the inductor L 1, the energy is accumulated in inductor L 1. Further, a lamp current flows from the smoothing capacitor C 1 to the discharge lamp La in the route of the discharge lamp La → the inductor L 3 → FETQ 1 → the smoothing capacitor C 1 .
When FETs Q 1 is turned off, the inductor L 1, the energy stored in L 3 when the ON FETs Q 1 is released, the capacitor C 2 is charged. When the release of the energy of the inductors L 1 and L 3 is completed, the capacitor C 2 discharges along the path of the capacitor C 2 → the inductor L 3 → the discharge lamp La → the capacitor C 1 → the capacitor C 2 and the capacitor C 2 is discharged.
1 is charged. Since the capacitance of the capacitor C 1 is sufficiently larger than that of the capacitor C 2 , the voltage of the capacitor C 1 is smoothed.
【0045】一方、全波整流器DB1 の出力電圧の谷部
では、平滑用コンデンサC1 がコンデンサC1 →放電灯
La→インダクタL3 →コンデンサC2 →コンデンサC
1 の経路で放電して、放電灯Laにランプ電流が流れ
る。したがって、全波整流器DB1 の出力電圧の谷部に
おいても、放電灯Laにランプ電流が流れるので、ラン
プ電流の休止期間がなく、放電灯Laの発光効率が高く
なっている。On the other hand, at the valley of the output voltage of the full-wave rectifier DB 1 , the smoothing capacitor C 1 is the capacitor C 1 → discharge lamp La → inductor L 3 → capacitor C 2 → capacitor C
The discharge is performed through the path 1 and the lamp current flows through the discharge lamp La. Therefore, since the lamp current flows through the discharge lamp La even in the valley portion of the output voltage of the full-wave rectifier DB 1 , there is no pause period of the lamp current and the luminous efficiency of the discharge lamp La is high.
【0046】ところで、本実施形態の放電灯点灯装置で
は、交流電源ACの電源電圧によって、FETQ1 の両
端電圧だけでなく、放電灯Laのランプ電流もリップル
を有しているが、制御回路3は、実施形態1又は2と同
様に、平滑用コンデンサC1と交流電源ACの電圧に基
づいて、FETQ1 のオン・オフを制御しているので、
安定な発振動作を行なうことができ、放電灯Laのラン
プ電流の電流リップルを低減することができる。By the way, in the discharge lamp lighting device of the present embodiment, not only the voltage across the FET Q 1 but also the lamp current of the discharge lamp La has ripples due to the power supply voltage of the AC power supply AC, but the control circuit 3 Controls ON / OFF of the FET Q 1 based on the voltage of the smoothing capacitor C 1 and the AC power supply AC as in the first or second embodiment.
A stable oscillation operation can be performed, and the current ripple of the lamp current of the discharge lamp La can be reduced.
【0047】また、本実施形態では、平滑用コンデンサ
C1 と全波整流器DB1 とを直接接続していないので、
電源投入時にラッシュ電流が平滑用コンデンサC1 に流
れ込むことがない。尚、制御回路3の構成は実施形態1
又は2と同様であるので、その説明は省略する。
(実施形態5)本実施形態の電源装置を用いる放電灯点
灯装置は、図7に示すように、交流電源ACを全波整流
する全波整流器DB1 と、全波整流器DB1 の出力端子
間に接続されたチョッパ用インダクタL1 とFETQ1
の直列回路とを備え、インダクタL2 及び平滑用コンデ
ンサC1 の直列回路と、安定器用インダクタL3 と直流
カット用コンデンサC4 と負荷2の直列回路と、コンデ
ンサC2 とがFETQ1のドレイン・ソース間に並列に
接続されている。また、負荷2は両フィラメントを有す
る蛍光灯のような放電灯Laと、放電灯Laの両フィラ
メントの非電源側端間に接続された予熱用コンデンサC
3 とから構成され、放電灯Laの両フィラメントの電源
側の一端は直流カット用コンデンサC4 に接続され、そ
の他端は平滑用コンデンサC1 に接続される。Further, in this embodiment, since the smoothing capacitor C 1 and the full-wave rectifier DB 1 are not directly connected,
The rush current does not flow into the smoothing capacitor C 1 when the power is turned on. The configuration of the control circuit 3 is the same as that of the first embodiment.
Or, since it is the same as that of 2, the description thereof is omitted. (Embodiment 5) As shown in FIG. 7, a discharge lamp lighting device using the power supply device of the present embodiment has a full-wave rectifier DB 1 for full-wave rectifying an AC power supply AC and an output terminal of the full-wave rectifier DB 1. Chopper inductor L 1 and FET Q 1 connected to
And a series circuit of an inductor L 2 and a smoothing capacitor C 1, a series circuit of a ballast inductor L 3 , a DC cut capacitor C 4 and a load 2, and a capacitor C 2 are the drain of the FET Q 1 . -Connected in parallel between sources. The load 2 is a discharge lamp La such as a fluorescent lamp having both filaments, and a preheating capacitor C connected between the non-power source side ends of both filaments of the discharge lamp La.
Is composed of three Prefecture, power side end of both filaments of the discharge lamp La is connected to the capacitor C 4 DC blocking, the other end thereof is connected to the smoothing capacitor C 1.
【0048】本実施形態では、共振に影響を与えるチョ
ッパ用インダクタL1 と共振用インダクタL2 の定数を
略等しくしているので(L1 ≒L2 )、共振条件によっ
て決まるFETQ1 の共振電圧の入力電圧による変動を
低減することができる。したがって、FETQ1 の両端
電圧の電圧リップルを低減することができるので、実施
形態1と同様に、FETQ1 の両端電圧が0Vとなって
から、FETQ1 の寄生ダイオードに電流が流れる期間
に、制御回路3がFETQ1 をオンするように、両端電
圧の閾値やFETQ1 をオンするまでの遅れ時間を設定
することができ、安定した発振動作を行なうことができ
る。In the present embodiment, since the constants of the chopper inductor L 1 and the resonance inductor L 2 which affect the resonance are made substantially equal (L 1 ≈L 2 ), the resonance voltage of the FET Q 1 determined by the resonance condition. Can be reduced due to the input voltage. Therefore, since the voltage ripple of the voltage across the FET Q 1 can be reduced, the control is performed during the period when the current flows through the parasitic diode of the FET Q 1 after the voltage across the FET Q 1 becomes 0 V, as in the first embodiment. It is possible to set the threshold voltage of both ends and the delay time until the FET Q 1 is turned on so that the circuit 3 turns on the FET Q 1 , and stable oscillation operation can be performed.
【0049】なお、制御回路3の構成は実施形態1又は
2と同様であるのでその説明は省略する。
(実施形態6)本実施形態の電源装置を用いる放電灯点
灯装置は、図8に示すように、商用交流電源ACを全波
整流する全波整流器DB1 と、全波整流器DB1 の出力
端子間に接続されたインダクタL1 とダイオードD12と
FETQ1 の直列回路と、ダイオードD12と並列に接続
された第1の共振コンデンサC12と、インダクタL1 及
びコンデンサC12の接続点とFETQ1 及び全波整流器
DB1 の接続点との間に接続された第2の共振コンデン
サC13と、FETQ1 のドレイン・ソース間に接続され
たインダクタL2 と平滑用コンデンサC1 の直列回路
と、同じくFETQ 1 のドレイン・ソース間に接続され
た安定器用インダクタL3 と直流カット用コンデンサC
4 と放電灯Laの直列回路と、放電灯Laの両フィラメ
ントの非電源側端間に接続された予熱用コンデンサC3
と、FETQ1 をオン・オフする制御回路3とから構成
される。The configuration of the control circuit 3 is the same as that of the first embodiment.
Since it is the same as that of 2, the description thereof is omitted.
(Embodiment 6) A discharge light spot using the power supply device of this embodiment
As shown in FIG. 8, the lighting device uses a full-wave commercial AC power supply AC.
Full-wave rectifier DB for rectification1And full-wave rectifier DB1Output
Inductor L connected between terminals1And diode D12When
FETQ1Series circuit and diode D12Connected in parallel with
First resonant capacitor C12And inductor L1Over
And capacitor C12Connection point and FETQ1And full-wave rectifier
DB1A second resonant capacitor connected between the
SA C13And FETQ1Connected between the drain and source of
Inductor L2And smoothing capacitor C1Series circuit of
And FETQ 1Connected between the drain and source of
Ballast inductor L3And DC cut capacitor C
FourAnd a series circuit of the discharge lamp La and both filaments of the discharge lamp La
Capacitor C for preheating connected between the non-power supply side ends3
And FETQ1Control circuit 3 that turns on and off
To be done.
【0050】この放電灯点灯装置の動作は、実施形態1
の放電灯点灯装置の動作と略同じであるが、FETQ1
のオフ時の第1及び第2の共振コンデンサの充放電動作
が異なっている。全波整流器DB1 の出力電圧の山部で
は、ダイオードD12がオンするので、主として第2の共
振コンデンサC13が充放電動作を行う。図9(a)に示
すように、コンデンサC13の充電時は、インダクタ
L1 ,L3 からコンデンサC13に電流が流れ(図中、矢
印イ)、コンデンサC13を充電する。また、コンデンサ
C13の放電時は、コンデンサC13からダイオードD12を
介してインダクタL2 ,L3 に電流が流れる(図中、矢
印ロ)。The operation of this discharge lamp lighting device is the same as in the first embodiment.
The operation of the discharge lamp lighting device is almost the same as that of FET Q 1
The charging and discharging operations of the first and second resonant capacitors when the switch is off are different. At the peak of the output voltage of the full-wave rectifier DB 1 , the diode D 12 is turned on, so that the second resonant capacitor C 13 mainly performs the charging / discharging operation. As shown in FIG. 9A, when the capacitor C 13 is charged, a current flows from the inductors L 1 and L 3 to the capacitor C 13 (arrow A in the figure) to charge the capacitor C 13 . When the capacitor C 13 is discharged, a current flows from the capacitor C 13 to the inductors L 2 and L 3 via the diode D 12 (indicated by arrow B in the figure).
【0051】一方、全波整流器DB1 の出力電圧の谷部
では、第1及び第2の共振コンデンサC12,C13の中点
の電圧が略0Vであるので第1の共振コンデンサC12が
主として充放電動作を行なう。図9(b)に示すよう
に、第1の共振コンデンサC12の充電時は、インダクタ
L2 ,L3 がエネルギを放出して、インダクタL2 ,L
3 から第1の共振コンデンサC12に電流が流れ(図中、
矢印ハ)、第1の共振コンデンサC12を充電する。ま
た、第1の共振コンデンサC12の放電時は、第1の共振
コンデンサC12がインダクタL3 を介して放電する(図
中、矢印ニ)。On the other hand, full-wave rectifier DB1Valley of the output voltage of
Then, the first and second resonant capacitors C12, C13Midpoint
The voltage of the first resonance capacitor C is about 0V.12But
Charging / discharging operation is mainly performed. As shown in Fig. 9 (b)
And the first resonance capacitor C12When charging the inductor
L2, L3Releases energy and inductor L2, L
3To the first resonant capacitor C12Current flows through (in the figure,
Arrow C), the first resonance capacitor C12To charge. Well
And the first resonance capacitor C12When discharging, the first resonance
Capacitor C12Is the inductor L3Discharge through (Fig.
Middle, arrow d).
【0052】したがって、第1及び第2の共振コンデン
サC12,C13の静電容量値を最適に設計することによ
り、全波整流器DB1 の出力電圧の山部と谷部とで、F
ETQ 1 の両端電圧に発生するリップルを低減すること
ができる。よって、全波整流器DB1 の出力電圧の山部
において、FETQ1 に印加される電圧を低減すること
ができ、FETQ1 の信頼性を向上させることができ
る。
(実施形態7)本実施形態では、図10に示すように、
実施形態1の電源装置において、放電灯Laとコンデン
サC4 の接続点とインダクタL2 とコンデンサC1 の接
続点との間に、コンデンサC4 側からコンデンサC1 側
に電流が流れる方向に、ダイオードD13を挿入してい
る。Therefore, the first and second resonant capacitors
SA C12, C13By optimally designing the capacitance value of
, Full-wave rectifier DB1The peak and valley of the output voltage of
ETQ 1To reduce the ripple generated in the voltage across
You can Therefore, full-wave rectifier DB1Output voltage peak
At FETQ1To reduce the voltage applied to the
FETQ1Can improve the reliability of
It
(Embodiment 7) In this embodiment, as shown in FIG.
In the power supply device of the first embodiment, the discharge lamp La and the condenser
SA CFourConnection point and inductor L2And capacitor C1Contact
Between the continuation point and the capacitor CFourCapacitor C from the side1~ side
In the direction of the current flowing through the diode D13Have inserted
It
【0053】この電源装置では、コンデンサC4 の両端
電圧が、略一定電圧である平滑用コンデンサC1 の両端
電圧にクランプされて略一定となる。したがって、コン
デンサC4 が電源となって、図中B点からA点に流れる
左向きのランプ電流も略一定となる。図中A点からB点
に流れる右向きのランプ電流は実施形態1と同様である
が、全体として放電灯Laに流れるランプ電流のクレス
トファクターを改善することができる。In this power supply device, the voltage across the capacitor C 4 is clamped to the voltage across the smoothing capacitor C 1 , which is a substantially constant voltage, and becomes substantially constant. Therefore, the capacitor C 4 serves as a power source, and the leftward lamp current flowing from the point B to the point A in the figure is also substantially constant. The rightward lamp current flowing from point A to point B in the figure is the same as that in the first embodiment, but the crest factor of the lamp current flowing through the discharge lamp La can be improved as a whole.
【0054】また従来の放電灯点灯装置では、放電灯の
寿命末期時に、片側のフィラメントのエミッタが減少し
てダイオード特性を示すことがあり、特に、図10のB
側のフィラメントのエミッタが減少して、B点からA点
に流れるランプ電流が減少すると、コンデンサC4 のC
側に充電される電荷が増加する。ここで、放電灯Laが
完全なダイオード特性を示すのであれば問題ないが、不
完全なダイオード特性を示す場合、時々、B点からA点
にランプ電流が流れて、コンデンサC4 に充電された電
荷が、インダクタL3 を介して一度に放出され、コンデ
ンサC1 を充電する。したがって、コンデンサC1 の両
端電圧、すなわち、FETQ1 の両端電圧が昇圧すると
いう問題があった。Further, in the conventional discharge lamp lighting device, at the end of the life of the discharge lamp, the emitter of the filament on one side may decrease to show the diode characteristic.
When the lamp current flowing from the point B to the point A decreases due to a decrease in the emitter of the side filament, C of the capacitor C 4
The charge charged to the side increases. Here, there is no problem if the discharge lamp La exhibits a perfect diode characteristic, but when the discharge lamp La exhibits an incomplete diode characteristic, a lamp current sometimes flows from the point B to the point A, and the capacitor C 4 is charged. charges are released at a time through the inductor L 3, to charge the capacitor C 1. Therefore, there is a problem that the voltage across the capacitor C 1 , that is, the voltage across the FET Q 1 is boosted.
【0055】本実施形態では、コンデンサC4 はダイオ
ードD13を介してコンデンサC1 に接続されており、コ
ンデンサC4 の両端電圧はコンデンサC1 の両端電圧に
クランプされる。コンデンサC1 の静電容量は、コンデ
ンサC4 の静電容量に対して十分大きい値に設定されて
いるので、コンデンサC4 からダイオードD13を介して
コンデンサC1 に電荷が流れても、コンデンサC4 の電
圧が一定電圧よりも昇圧することはない。したがって、
放電灯Laの寿命末期時においても、FETQ 1 の両端
電圧は、放電灯Laの正常時の電圧と略同じである。In this embodiment, the capacitor CFourIs a dio
Mode D13Through the capacitor C1Connected to
Indexer CFourThe voltage across the capacitor is capacitor C1To the voltage across
Clamped. Capacitor C1The capacitance of
Sensor CFourSet to a value large enough for the capacitance of
Capacitor CFourTo diode D13Through
Capacitor C1Even if electric charge flows to the capacitor CFourElectric power
The pressure never rises above a certain voltage. Therefore,
Even at the end of the life of the discharge lamp La, FETQ 1Both ends of
The voltage is substantially the same as the normal voltage of the discharge lamp La.
【0056】尚、ダイオードD13以外の構成は、実施形
態1と同様であるので、その説明は省略する。また、本
実施形態では、共振用コンデンサC2 をFETQ1 と並
列に接続しているが、共振用コンデンサC2 を共振用イ
ンダクタL2 と並列に接続して共振回路を構成してもよ
い。なお、実施形態1乃至7では、負荷として放電灯L
aを用いているが、高周波電流を通電する負荷であれ
ば、放電灯以外の負荷を用いてもよく、高周波電圧を直
流電圧に再変換する電源装置にも適用することができ
る。また、負荷は複数でも良く、負荷を並列あるいは直
列に接続した構成でも良い。Since the configuration other than the diode D 13 is the same as that of the first embodiment, its explanation is omitted. Further, in the present embodiment, the resonance capacitor C 2 is connected in parallel with the FET Q 1 , but the resonance capacitor C 2 may be connected in parallel with the resonance inductor L 2 to form a resonance circuit. In the first to seventh embodiments, the discharge lamp L is used as the load.
Although a is used, a load other than a discharge lamp may be used as long as it is a load that carries a high-frequency current, and it can be applied to a power supply device that reconverts a high-frequency voltage into a DC voltage. In addition, a plurality of loads may be used, and the loads may be connected in parallel or in series.
【0057】[0057]
【発明の効果】請求項1の発明は、上述のように、交流
電源を整流する整流回路と、整流回路の出力端子間に接
続されたチョッパ用インダクタとスイッチング素子の直
列回路からなるチョッパ回路と、スイッチング素子に逆
並列接続されるフライホイルダイオードと、スイッチン
グ素子に並列接続される負荷と、スイッチング素子を高
周波でオン/オフさせる制御回路とを備え、スイッチン
グ素子と制御回路とでインバータ回路を構成し、スイッ
チング素子の両端電圧が所定の閾値を下回ると、フライ
ホイルダイオードに電流が流れている間に、制御回路が
スイッチング素子をオンするとともに、スイッチング素
子の両端電圧が閾値を下回ってから、制御回路がスイッ
チング素子をオンするまでの遅れ時間を、スイッチング
素子の両端電圧のピーク値に応じて変化させているの
で、スイッチング素子のオン時にラッシュ電流が発生す
るのを防ぐことができ、安定した発振動作を行なえると
いう効果がある。As described above, the invention of claim 1 provides a rectifier circuit for rectifying an AC power source, a chopper circuit comprising a chopper inductor connected between output terminals of the rectifier circuit, and a series circuit of switching elements. A flywheel diode connected in anti-parallel to the switching element, a load connected in parallel to the switching element, and a control circuit for turning the switching element on and off at a high frequency, and the switching element and the control circuit form an inverter circuit. If the voltage across the switching element falls below a predetermined threshold, the control circuit turns on the switching element and the switching element turns on while the current flows through the flywheel diode.
After the voltage across the child drops below the threshold, the control circuit switches.
Switching the delay time before turning on the
It changes according to the peak value of the voltage across the element
Therefore, it is possible to prevent a rush current from being generated when the switching element is turned on, and it is possible to perform stable oscillation operation.
【0058】請求項2の発明は、交流電源を整流する整
流回路と、整流回路の出力端子間に接続されたチョッパ
用インダクタとスイッチング素子の直列回路からなるチ
ョッパ回路と、スイッチング素子に逆並列接続されるフ
ライホイルダイオードと、スイッチング素子に並列接続
される負荷と、スイッチング素子を高周波でオン/オフ
させる制御回路とを備え、スイッチング素子と制御回路
とでインバータ回路を構成し、スイッチング素子の両端
電圧が所定の閾値を下回ると、フライホイルダイオード
に電流が流れている間に、制御回路がスイッチング素子
をオンするとともに、閾値をスイッチング素子の両端電
圧のピーク値に応じて変化させ、請求項3の発明は、ス
イッチング素子の両端電圧のピーク値が所定の値よりも
大きい時は、閾値を高くするとともに、スイッチング素
子の両端電圧のピーク値が所定の値よりも小さい時は、
閾値を低くしているので、スイッチング素子のオン時に
ラッシュ電流が発生するのを防ぐことができ、安定した
発振動作を行なえるという効果がある。According to a second aspect of the present invention, there is provided an arrangement for rectifying an AC power supply.
Chopper connected between the current circuit and the output terminal of the rectifier circuit
Group consisting of a series circuit of inductor and switching element
The flipper circuit and the switch connected in anti-parallel with the switching element.
Parallel connection of lyfoil diode and switching element
Load and switching element on / off at high frequency
And a switching element and a control circuit
The inverter circuit is composed of and
When the voltage drops below a certain threshold, the flywheel diode
While the current is flowing through the control circuit, the control circuit
Is turned on and the threshold value is changed according to the peak value of the voltage across the switching element, and the invention of claim 3 raises the threshold value when the peak value of the voltage across the switching element is larger than a predetermined value. At the same time, when the peak value of the voltage across the switching element is smaller than the predetermined value,
Since lowering the threshold, the scan during on of switching element can rush current is prevented from occurring, there is an effect that enables stable oscillation operation.
【0059】請求項4の発明は、交流電源を整流する整
流回路と、整流回路の出力端子間に接続されたチョッパ
用インダクタとスイッチング素子の直列回路からなるチ
ョッパ回路と、スイッチング素子に逆並列接続されるフ
ライホイルダイオードと、スイッチング素子に並列接続
される負荷と、スイッチング素子を高周波でオン/オフ
させる制御回路とを備え、スイッチング素子と制御回路
とでインバータ回路を構成し、スイッチング素子の両端
電圧が所定の閾値を下回ると、フライホイルダイオード
に電流が流れている間に、制御回路がスイッチング素子
をオンするとともに、スイッチング素子の両端電圧のピ
ーク値に応じて、インバータ回路の電圧共振の強弱を変
化させ、請求項5の発明は、電圧共振の強弱の変化を周
波数変調制御により行っており、請求項6の発明は、ス
イッチング素子の両端電圧のピーク値が所定の値よりも
大きい場合は、スイッチング周波数を高く制御し、スイ
ッチング素子の両端電圧のピーク値が所定の値よりも小
さい時は、スイッチング周波数を低く制御しているの
で、スイッチング素子の両端電圧のリップルを低減する
ことができ、安定した発振動作を行なえるという効果が
ある。また、スイッチング素子にかかる電圧のピーク値
が低減されるので、スイッチング素子の耐圧を抑えるこ
とができ、スイッチング素子の信頼性を向上できるとい
う効果がある。また、スイッチング素子に定格の低い素
子を使用することにより、コストダウンが図れるという
効果もある。According to a fourth aspect of the present invention, there is provided an arrangement for rectifying an AC power supply.
Chopper connected between the current circuit and the output terminal of the rectifier circuit
Group consisting of a series circuit of inductor and switching element
The flipper circuit and the switch connected in anti-parallel with the switching element.
Parallel connection of lyfoil diode and switching element
Load and switching element on / off at high frequency
And a switching element and a control circuit
The inverter circuit is composed of and
When the voltage drops below a certain threshold, the flywheel diode
While the current is flowing through the control circuit, the control circuit
Is turned on and the strength of voltage resonance of the inverter circuit is changed according to the peak value of the voltage across the switching element, and the invention of claim 5 changes the strength of voltage resonance by frequency modulation control. In the invention of claim 6 , when the peak value of the voltage across the switching element is larger than a predetermined value, the switching frequency is controlled to be high, and when the peak value of the voltage across the switching element is smaller than the predetermined value, Since the switching frequency is controlled to be low, the ripple of the voltage across the switching element can be reduced, and stable oscillation operation can be performed. Further, since the peak value of the voltage applied to the switching element is reduced, the withstand voltage of the switching element can be suppressed, and the reliability of the switching element can be improved. Further, there is an effect that the cost can be reduced by using a low rating element as the switching element.
【0060】[0060]
【0061】[0061]
【0062】請求項7の発明は負荷が照明負荷から構成
されているので、照明負荷を安定的に点灯させることが
できるという効果がある。According to the invention of claim 7 , since the load is constituted by the lighting load, there is an effect that the lighting load can be stably turned on.
【図1】実施形態1の電源装置を示す回路図である。FIG. 1 is a circuit diagram showing a power supply device according to a first embodiment.
【図2】(a)同上の入力電圧の山部における各部の波
形を示す波形図である。
(b)同上の入力電圧の谷部における各部の波形を示す
波形図である。FIG. 2 (a) is a waveform diagram showing the waveform of each part in the peak portion of the input voltage of the same. (B) It is a waveform diagram which shows the waveform of each part in the valley part of the input voltage same as the above.
【図3】実施形態2の電源装置を示す回路図である。FIG. 3 is a circuit diagram showing a power supply device according to a second embodiment.
【図4】同上の各部の電圧を示す波形図である。FIG. 4 is a waveform diagram showing the voltage of each part of the above.
【図5】実施形態3の電源装置を示す回路図である。FIG. 5 is a circuit diagram showing a power supply device according to a third embodiment.
【図6】実施形態4の電源装置を示す回路図である。FIG. 6 is a circuit diagram showing a power supply device according to a fourth embodiment.
【図7】実施形態5の電源装置を示す回路図である。FIG. 7 is a circuit diagram showing a power supply device according to a fifth embodiment.
【図8】実施形態6の電源装置を示す回路図である。FIG. 8 is a circuit diagram showing a power supply device according to a sixth embodiment.
【図9】(a)同上の入力電圧の山部における電流の流
れを示す回路図である。
(b)同上の入力電圧の谷部における電流の流れを示す
回路図である。FIG. 9 (a) is a circuit diagram showing a current flow in the peak portion of the input voltage of the same. (B) It is a circuit diagram which shows the flow of the electric current in the valley part of the input voltage same as the above.
【図10】実施形態7の電源装置を示す回路図である。FIG. 10 is a circuit diagram showing a power supply device according to a seventh embodiment.
【図11】従来の電源装置を示す回路図である。FIG. 11 is a circuit diagram showing a conventional power supply device.
【図12】同上の各部の波形を示す波形図である。FIG. 12 is a waveform diagram showing the waveform of each part of the above.
【図13】従来の別の電源装置を示す回路図である。FIG. 13 is a circuit diagram showing another conventional power supply device.
【図14】(a)〜(c)は同上の各部の波形を示す波
形図である。14 (a) to (c) are waveform charts showing waveforms of respective portions of the same.
3 制御回路 AC 交流電源 DB 全波整流回路 L2 チョッパ用インダクタ Q1 FET R1 ,R2 抵抗 D7 ,D8 ダイオード3 Control circuit AC AC power supply DB Full-wave rectifier circuit L 2 Chopper inductor Q 1 FET R 1 , R 2 Resistance D 7 , D 8 Diode
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平9−113557(JP,A) 特開 平8−107682(JP,A) 特開 平8−115792(JP,A) 特開 平4−271(JP,A) (58)調査した分野(Int.Cl.7,DB名) H02M 7/48 H02M 1/08 H02M 7/06 H05B 41/24 ─────────────────────────────────────────────────── ─── Continuation of the front page (56) Reference JP-A-9-113557 (JP, A) JP-A-8-107682 (JP, A) JP-A-8-115792 (JP, A) JP-A-4- 271 (JP, A) (58) Fields investigated (Int.Cl. 7 , DB name) H02M 7/48 H02M 1/08 H02M 7/06 H05B 41/24
Claims (7)
回路の出力端子間に接続されたチョッパ用インダクタと
スイッチング素子の直列回路からなるチョッパ回路と、
前記スイッチング素子に逆並列接続されるフライホイル
ダイオードと、前記スイッチング素子に並列接続される
負荷と、前記スイッチング素子を高周波でオン/オフさ
せる制御回路とを備え、前記スイッチング素子と前記制
御回路とでインバータ回路を構成し、前記スイッチング
素子の両端電圧が所定の閾値を下回ると、前記フライホ
イルダイオードに電流が流れている間に、前記制御回路
が前記スイッチング素子をオンするとともに、前記スイ
ッチング素子の両端電圧が前記閾値を下回ってから、前
記制御回路が前記スイッチング素子をオンするまでの遅
れ時間を、前記スイッチング素子の両端電圧のピーク値
に応じて変化させることを特徴とする電源装置。1. A rectifier circuit for rectifying an AC power supply; a chopper circuit comprising a series circuit of a chopper inductor and a switching element connected between output terminals of the rectifier circuit;
A flywheel diode antiparallelly connected to the switching element, a load parallelly connected to the switching element, and a control circuit for turning on / off the switching element at a high frequency are provided, and the switching element and the control circuit are combined. constitute an inverter circuit, when the voltage across the switching element is below a predetermined threshold value, while the current is flowing in the flywheel diode, together with the control circuit turns on the switching element, the Sui
After the voltage across the switching element falls below the threshold,
The delay until the control circuit turns on the switching element
Is the peak value of the voltage across the switching element.
A power supply device characterized in that it is changed according to .
回路の出力端子間に接続されたチョッパ用インダクタと
スイッチング素子の直列回路からなるチョッパ回路と、
前記スイッチング素子に逆並列接続されるフライホイル
ダイオードと、前記スイッチング素子に並列接続される
負荷と、前記スイッチング素子を高周波でオン/オフさ
せる制御回路とを備え、前記スイッチング素子と前記制
御回路とでインバータ回路を構成し、前記スイッチング
素子の両端電圧が所定の閾値を下回ると、前記フライホ
イルダイオードに電流が流れている間に、前記制御回路
が前記スイッチング素子をオンするとともに、前記閾値
を前記スイッチング素子の両端電圧のピーク値に応じて
変化させることを特徴とする電源装置。2. A rectifier circuit for rectifying an AC power supply, and the rectifier
A chopper inductor connected between the output terminals of the circuit
A chopper circuit consisting of a series circuit of switching elements,
Flywheel connected in anti-parallel to the switching element
A diode and the switching element are connected in parallel.
The load and the switching element are turned on / off at high frequency.
And a control circuit for controlling the switching element and the control circuit.
The inverter circuit is composed of the control circuit and the switching
When the voltage across the device falls below a predetermined threshold, the flywheel
Control circuit while current flows through the diode.
Turns on the switching element, and
According to the peak value of the voltage across the switching element
A power supply device characterized by being changed .
値が所定の値よりも大きい時は、前記閾値を高くすると
ともに、前記スイッチング素子の両端電圧のピーク値が
所定の値よりも小さい時は、前記閾値を低くすることを
特徴とする請求項2記載の電源装置。3. The peak of the voltage across the switching element
If the value is larger than the predetermined value, increase the threshold value.
In both cases, the peak value of the voltage across the switching element is
If it is smaller than the specified value, lower the threshold value.
The power supply device according to claim 2 , wherein the power supply device is a power supply device.
回路の出力端子間に接続されたチョッパ用インダクタと
スイッチング素子の直列回路からなるチョッパ回路と、
前記スイッチング素子に逆並列接続されるフライホイル
ダイオードと、前記スイッチング素子に並列接続される
負荷と、前記スイッチング素子を高周 波でオン/オフさ
せる制御回路とを備え、前記スイッチング素子と前記制
御回路とでインバータ回路を構成し、前記スイッチング
素子の両端電圧が所定の閾値を下回ると、前記フライホ
イルダイオードに電流が流れている間に、前記制御回路
が前記スイッチング素子をオンするとともに、前記スイ
ッチング素子の両端電圧のピーク値に応じて、インバー
タ回路の電圧共振の強弱を変化させることを特徴とする
電源装置。4. A rectifier circuit for rectifying an AC power supply, and the rectifier
A chopper inductor connected between the output terminals of the circuit
A chopper circuit consisting of a series circuit of switching elements,
Flywheel connected in anti-parallel to the switching element
A diode and the switching element are connected in parallel.
Of on / off load and, the switching element at high frequencies
And a control circuit for controlling the switching element and the control circuit.
The inverter circuit is composed of the control circuit and the switching
When the voltage across the device falls below a predetermined threshold, the flywheel
Control circuit while current flows through the diode.
Turns on the switching element, and
Depending on the peak value of the voltage across the
A power supply device characterized in that the strength of voltage resonance of a power circuit is changed .
より行うことを特徴とする請求項4記載の電源装置。5. The frequency modulation control is based on the change in the strength of voltage resonance.
The power supply device according to claim 4, further comprising:
値が所定の値よりも大きい場合は、スイッチング周波数
を高く制御し、前記スイッチング素子の両端電圧のピー
ク値が所定の値よりも小さい時は、スイッチング周波数
を低く制御することを特徴とする請求項5記載の電源装
置。 6. The peak of the voltage across the switching element
If the value is greater than the given value, the switching frequency
To control the peak voltage of both ends of the switching element.
If the frequency value is less than the specified value, the switching frequency
6. The power supply device according to claim 5, wherein the power supply is controlled to be low .
特徴とする請求項1乃至請求項6の何れか1つに記載の
電源装置。 7. The load comprises a lighting load.
The power supply device according to claim 1 , wherein the power supply device is a power supply device .
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30509496A JP3402966B2 (en) | 1996-11-15 | 1996-11-15 | Power supply |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30509496A JP3402966B2 (en) | 1996-11-15 | 1996-11-15 | Power supply |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10150774A JPH10150774A (en) | 1998-06-02 |
| JP3402966B2 true JP3402966B2 (en) | 2003-05-06 |
Family
ID=17941038
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30509496A Expired - Fee Related JP3402966B2 (en) | 1996-11-15 | 1996-11-15 | Power supply |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3402966B2 (en) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002190640A (en) * | 2000-12-20 | 2002-07-05 | Amada Eng Center Co Ltd | Laser oscillator power supply by soft switching |
| JP6937431B2 (en) * | 2018-04-20 | 2021-09-22 | 日産自動車株式会社 | Control method for controlling the resonance type power conversion device and the resonance type power conversion device |
| JP7206452B2 (en) * | 2018-07-03 | 2023-01-18 | 国立大学法人千葉大学 | POWER CONVERSION DEVICE AND CONTROL METHOD FOR POWER CONVERSION DEVICE |
-
1996
- 1996-11-15 JP JP30509496A patent/JP3402966B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10150774A (en) | 1998-06-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3382012B2 (en) | Self-excited inverter device | |
| JP3475926B2 (en) | Switching power supply | |
| JP3402966B2 (en) | Power supply | |
| JP3703378B2 (en) | Switching power supply | |
| JP2001286130A (en) | Power-factor improving circuit | |
| JP3487387B2 (en) | Power supply device, discharge lamp lighting device and lighting device | |
| JPH06111978A (en) | Electric discharge lamp lighting device | |
| JPH10164859A (en) | Power-supply apparatus | |
| JP3332295B2 (en) | Power supply | |
| JP3394850B2 (en) | Power supply | |
| JP3562251B2 (en) | Power supply | |
| JP3400592B2 (en) | Power supply | |
| JP3215273B2 (en) | Switching power supply | |
| JP3404880B2 (en) | Inverter device | |
| JP3494036B2 (en) | Power supply | |
| JPH0729751Y2 (en) | Inverter device | |
| JP3649039B2 (en) | Power supply | |
| JP3332297B2 (en) | Power supply | |
| JP3394851B2 (en) | Power supply | |
| JP3553266B2 (en) | Power supply device, discharge lamp lighting device and lighting device | |
| JP2998987B2 (en) | Inverter device | |
| JPH10164853A (en) | Power supply | |
| JP2000308365A (en) | Power supply apparatus | |
| JP2001008445A (en) | Chopper dc-dc converter | |
| JPH0556659A (en) | Power supply |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20030212 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080229 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090228 Year of fee payment: 6 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090228 Year of fee payment: 6 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100228 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100228 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110228 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120229 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130228 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130228 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140228 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |