Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP3403243B2 - Network control circuit - Google Patents
[go: Go Back, main page]

JP3403243B2 - Network control circuit - Google Patents

Network control circuit

Info

Publication number
JP3403243B2
JP3403243B2 JP09863394A JP9863394A JP3403243B2 JP 3403243 B2 JP3403243 B2 JP 3403243B2 JP 09863394 A JP09863394 A JP 09863394A JP 9863394 A JP9863394 A JP 9863394A JP 3403243 B2 JP3403243 B2 JP 3403243B2
Authority
JP
Japan
Prior art keywords
relay
circuit
network control
line
mute
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP09863394A
Other languages
Japanese (ja)
Other versions
JPH07307784A (en
Inventor
公昭 小川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP09863394A priority Critical patent/JP3403243B2/en
Publication of JPH07307784A publication Critical patent/JPH07307784A/en
Application granted granted Critical
Publication of JP3403243B2 publication Critical patent/JP3403243B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】 【0001】 【産業上の利用分野】本発明は、網制御回路に関するも
のである。 【0002】 【従来の技術】従来、ダイヤルパルス方式によってダイ
ヤル発呼を行う網制御回路においては、直流保持回路に
ダイヤルパルスリレー(以下「DPリレー」という。)
を接続し、該DPリレーをオン・オフさせることによっ
てダイヤル信号を送出するようにしている。 【0003】図2は従来の網制御回路のブロック図であ
る。図において、11は回線であり、直流電源12及び
抵抗R1、R2から成る等価回路によって表すことがで
きる。また、14は網制御回路であり、端子L1、L2
を介して前記回線11に接続される。前記網制御回路1
4は、回線11からの電流の直流分をカットする直流カ
ットコンデンサ16、トランス17、特定国用回路1
9、整流ダイオード21、DPリレーRL2、ミュート
リレーRL3及び直流保持回路23から成る。 【0004】そして、前記直流カットコンデンサ16、
トランス17及び特定国用回路19から成る交流回路
と、整流ダイオード21、DPリレーRL2、ミュート
リレーRL3及び直流保持回路23から成る直流回路と
が点P1、P2において並列に接続される。前記DPリ
レーRL2はICによって構成され、DPリレーRL2
をオン・オフさせることによってダイヤルパルスを発生
させることができる。また、ミュートリレーRL3もI
Cによって構成され、DPリレーRL2をオン・オフさ
せる間オンにされ、前記直流保持回路23内の図示しな
いトランジスタ、抵抗、コンデンサ等によってダイヤル
パルスの波形が鈍(なま)るのを防止する。 【0005】前記網制御回路14は、一対の回線捕捉用
リレーRL1を介して前記端子L1、L2に接続され
る。前記回線捕捉用リレーRL1はメカ的に形成され
る。また、前記特定国用回路19は特定の国において配
設される回路であり、例えば課金パルス対策回路、ドロ
ップインレベル対策回路等から成る。前記課金パルス対
策回路はドイツ国において必要とされる回路であり、交
換機から一定時間ごとに出力される16〔kHz〕の課
金パルスを減衰させる。一方、ドロップインレベル対策
回路はスイス国において規格上必要とされる回路であ
り、12〔kHz〕のパルスに対してインピーダンスを
高くする。 【0006】前記回線11から網制御回路14に入力さ
れた電流の直流分は、前記直流カットコンデンサ16に
よってカットされ、交流分だけが前記交流回路に入力さ
れる。一方、直流分は前記直流回路に流れる。また、2
6は回線捕捉用リレーRL1をオン・オフさせるための
回線捕捉用リレー駆動回路、28は前記DPリレーRL
2をオン・オフさせるためのDPリレー駆動回路、29
は前記ミュートリレーRL3をオン・オフさせるための
ミュートリレー駆動回路である。 【0007】前記回線捕捉用リレー駆動回路26、DP
リレー駆動回路28及びミュートリレー駆動回路29
は、図示しないCPUのポートA〜Cにそれぞれ接続さ
れる。そして、前記網制御回路14において、ダイアル
発呼を行う場合、前記CPUのソフトによって前記ポー
トA〜Cを制御し、DPリレーRL2をオン・オフさせ
ることによって直流保持回路23によって保持された直
流を断続するようになっている。 【0008】図3は従来の網制御回路において各ポート
に出力される信号の波形図である。すなわち、タイミン
グt1においてポートAがハイレベルにされ、回線捕捉
用リレー駆動回路26(図2)が作動させられ回線捕捉
用リレーRL1をオンにする。また、タイミングt2に
おいてポートBに出力される信号がハイレベルにされ、
DPリレー駆動回路28が作動させられ、DPリレーR
L2をオンにする。そして、タイミングt3においてポ
ートCに出力される信号がハイレベルにされ、ミュート
リレー駆動回路29が作動させられ、ミュートリレーR
L3をオンにする。 【0009】続いて、タイミングt4、t5において、
ポートBに出力される信号が一定時間だけローレベルに
され、タイミングt6においてポートCに出力される信
号がローレベルにされる。このように、タイミングt
4、t5において、一定時間だけポートBに出力される
信号がローレベルにされることによって、ダイヤルパル
スを発生させることができる。この場合、ポートBに出
力される信号が2回ローレベルにされるので、ダイヤル
パルスとして“2”が発呼される。 【0010】 【発明が解決しようとする課題】しかしながら、前記従
来の網制御回路においては、前記直流カットコンデンサ
16のC成分及びトランス17のL成分によって直列共
振回路が構成されるだけでなく、前記特定国用回路19
は内部にインダクタとコンデンサとによる並列共振回路
を有しているので、これらの共振回路が前記直流回路に
対して並列に接続されることになる。 【0011】したがって、DPリレーRL2をオン・オ
フさせたときに、ダイヤル信号の立上がり及び立下がり
に遅れが発生するだけでなく、ダイヤルパルスに細かい
振動が発生してしまう。このように、前記DPリレーR
L2をオン・オフさせたときにダイヤルパルスの波形が
鈍ってしまい、交換機がダイヤル信号を誤検出してしま
う。 【0012】本発明は、前記従来の網制御回路の問題点
を解決して、ダイヤルパルスの波形が鈍ることがない網
制御回路を提供することを目的とする。 【0013】 【課題を解決するための手段】そのために、本発明の網
制御回路においては、回線捕捉用リレーを介して回線に
接続され、切替器リレーと、直流カットコンデンサと、
トランスとを備えた交流回路と、該交流回路と並列に接
続され、整流ダイオードと、DPリレーと、直流保持回
路と、ミュートリレーとを備えた直流回路と、前記DP
リレーをオン・オフさせてダイヤルパルスを発生させる
DPリレー駆動回路と、前記切替器リレーをオン・オフ
させて前記交流回路と回線との間を断続する切替器リレ
ー駆動回路とを有する。 【0014】そして、該切替器リレー駆動回路は、回線
捕捉用リレー駆動回路を作動させるための信号、及びミ
ュートリレー駆動回路を作動させるための信号を受け、
回線捕捉用リレーがオフであり、ミュートリレーがオン
であるときに、切替器リレーをオフにする。 【0015】 【作用】本発明によれば、前記のように網制御回路にお
いては、回線捕捉用リレーを介して回線に接続され、切
替器リレーと、直流カットコンデンサと、トランスとを
備えた交流回路と、該交流回路と並列に接続され、整流
ダイオードと、DPリレーと、直流保持回路と、ミュー
トリレーとを備えた直流回路と、前記DPリレーをオン
・オフさせてダイヤルパルスを発生させるDPリレー駆
動回路と、前記切替器リレーをオン・オフさせて前記交
流回路と回線との間を断続する切替器リレー駆動回路と
を有する。 【0016】そして、該切替器リレー駆動回路は、回線
捕捉用リレー駆動回路を作動させるための信号、及びミ
ュートリレー駆動回路を作動させるための信号を受け、
回線捕捉用リレーがオフであり、ミュートリレーがオン
であるときに、切替器リレーをオフにする。この場合、
ダイヤル発呼を行う場合、前記DPリレー駆動回路によ
ってDPリレーをオン・オフさせ、直流保持回路に保持
された直流を断続する。また、ダイヤル発呼を行う間は
切替器リレーがオフになるので、交流回路が回線から切
り離される。その結果、ダイヤルパルスは、直流カット
コンデンサのC成分及びトランスのL成分によって構成
される直列共振回路の影響を受けることがなくなる。 【0017】 【実施例】以下、本発明の実施例について図面を参照し
ながら詳細に説明する。図1は本発明の実施例における
網制御回路のブロック図、図4は本発明の実施例におけ
る切替器リレーの作動を示す図である。図において、1
1は回線であり、直流電源12及び抵抗R1、R2から
成る等価回路によって表すことができる。また、14は
網制御回路であり、端子L1、L2を介して前記回線1
1に接続される。前記網制御回路14は、切替器リレー
RL4、回線11からの電流の直流分をカットする直流
カットコンデンサ16、トランス17、特定国用回路1
9、整流ダイオード21、DPリレーRL2、ミュート
リレーRL3及び直流保持回路23から成る。 【0018】そして、前記切替器リレーRL4、直流カ
ットコンデンサ16、トランス17及び特定国用回路1
9から成る交流回路と、整流ダイオード21、DPリレ
ーRL2、ミュートリレーRL3及び直流保持回路23
から成る直流回路とが点P1、P2において並列に接続
される。前記切替器リレーRL4、直流カットコンデン
サ16、トランス17及び特定国用回路19は順に直列
に接続され、また、整流ダイオード21、DPリレーR
L2及び直流保持回路23も順に直列に接続され、前記
DPリレーRL2より直流保持回路23側においてミュ
ートリレーRL3が直流保持回路23と並列に接続され
る。 【0019】前記切替器リレーRL4はメカ的に形成さ
れ、点P1と直流カットコンデンサ16との間に配設さ
れて前記回線11と交流回路とを断続する。なお、切替
器リレーRL4は前記交流回路中のどこに配設してもよ
い。そして、前記DPリレーRL2はICによって構成
され、DPリレーRL2をオン・オフさせることによっ
てダイヤルパルスを発生させることができる。また、ミ
ュートリレーRL3もICによって構成され、DPリレ
ーRL2をオン・オフさせる間オンにされ、前記直流保
持回路23内の図示しないトランジスタ、抵抗、コンデ
ンサ等によってダイヤルパルスの波形が鈍るのを防止す
る。 【0020】前記網制御回路14は、一対の回線捕捉用
リレーRL1を介して前記端子L1、L2に接続され
る。前記回線捕捉用リレーRL1はメカ的に形成され
る。また、前記特定国用回路19は特定の国において配
設される回路であり、例えば課金パルス対策回路、ドロ
ップインレベル対策回路等から成る。前記課金パルス対
策回路はドイツ国において必要とされる回路であり、交
換機から一定時間ごとに出力される16〔kHz〕の課
金パルスを減衰させる。一方、ドロップインレベル対策
回路はスイス国において規格上必要とされる回路であ
り、12〔kHz〕のパルスに対してインピーダンスを
高くする。 【0021】前記回線11から網制御回路14に入力さ
れた電流の直流分は、前記直流カットコンデンサ16に
よってカットされ、交流分だけが前記交流回路に入力さ
れる。一方、直流分は前記直流回路に流れる。また、2
6は回線捕捉用リレーRL1をオン・オフさせるための
回線捕捉用リレー駆動回路、28は前記DPリレーRL
2をオン・オフさせるためのDPリレー駆動回路、29
は前記ミュートリレーRL3をオン・オフさせるための
ミュートリレー駆動回路、31は前記切替器リレーRL
4をオン・オフさせるための切替器リレー駆動回路であ
る。 【0022】前記回線捕捉用リレー駆動回路26、DP
リレー駆動回路28及びミュートリレー駆動回路29
は、図示しないCPUのポートA〜Cにそれぞれ接続さ
れ、前記切替器リレー駆動回路31はポートA、Cに接
続される。そして、前記網制御回路14において、ダイ
ヤル発呼を行う場合、前記CPUのソフトによって前記
ポートA〜Cを制御し、DPリレーRL2をオン・オフ
させることによって直流保持回路23によって保持され
た直流を断続するようになっている。 【0023】従来の網制御回路14(図2参照)と同様
に、図3に示すように、タイミングt1においてポート
Aがハイレベルにされ、回線捕捉用リレー駆動回路26
が作動させられ回線捕捉用リレーRL1をオンにする。
また、タイミングt2においてポートBに出力される信
号がハイレベルにされ、DPリレー駆動回路28が作動
させられ、DPリレーRL2をオンにする。そして、タ
イミングt3においてポートCに出力される信号がハイ
レベルにされ、ミュートリレー駆動回路29が作動させ
られ、ミュートリレーRL3をオンにする。 【0024】続いて、タイミングt4、t5において、
ポートBに出力される信号が一定時間だけローレベルに
され、タイミングt6においてポートCに出力される信
号がローレベルにされる。このように、タイミングt
4、t5において、一定時間だけポートBに出力される
信号がローレベルにされることによって、ダイヤルパル
スを発生させることができる。この場合、ポートBに出
力される信号が2回ローレベルにされるので、ダイヤル
パルスとして“2”が発呼される。 【0025】ここで、前記切替器リレーRL4は、図4
に示すように作動させられる。すなわち、ポートAに出
力される信号がローレベル(L)でポートCに出力され
る信号がローレベルである場合、切替器リレーRL4は
オフになり、ポートAに出力される信号がハイレベル
(H)でポートCに出力される信号がローレベルである
場合、切替器リレーRL4はオンになり、ポートAに出
力される信号がローレベルでポートCに出力される信号
がハイレベルである場合、切替器リレーRL4はオフに
なり、ポートAに出力される信号がハイレベルでポート
Cに出力される信号がハイレベルである場合、切替器リ
レーRL4はオフになる。 【0026】したがって、ダイヤル発呼を行う間は切替
器リレーRL4がオフになるので、交流回路が回線11
から切り離される。その結果、ダイヤルパルスは、直流
カットコンデンサ16のC成分及びトランス17のL成
分によって構成される直列共振回路、及びインダクタと
コンデンサとによる並列共振回路を有する特定国用回路
19の影響を受けることがなくなる。 【0027】そして、前記DPリレーRL2をオン・オ
フさせたときにダイヤルパルスの波形が鈍ることがな
く、交換機がダイヤル信号を誤検出するのを防止するこ
とができる。なお、本発明は前記実施例に限定されるも
のではなく、本発明の趣旨に基づいて種々変形させるこ
とが可能であり、それらを本発明の範囲から排除するも
のではない。 【0028】 【発明の効果】以上詳細に説明したように、本発明によ
れば、網制御回路においては、回線捕捉用リレーを介し
て回線に接続され、切替器リレーと、直流カットコンデ
ンサと、トランスとを備えた交流回路と、該交流回路と
並列に接続され、整流ダイオードと、DPリレーと、直
流保持回路と、ミュートリレーとを備えた直流回路と、
前記DPリレーをオン・オフさせてダイヤルパルスを発
生させるDPリレー駆動回路と、前記切替器リレーをオ
ン・オフさせて前記交流回路と回線との間を断続する切
替器リレー駆動回路とを有する。 【0029】そして、該切替器リレー駆動回路は、回線
捕捉用リレー駆動回路を作動させるための信号、及びミ
ュートリレー駆動回路を作動させるための信号を受け、
回線捕捉用リレーがオフであり、ミュートリレーがオン
であるときに、切替器リレーをオフにする。この場合、
ダイヤル発呼を行う場合、前記DPリレー駆動回路によ
ってDPリレーをオン・オフさせ、直流保持回路に保持
された直流を断続する。また、ダイヤル発呼を行う間は
切替器リレーがオフになるので、交流回路が回線から切
り離される。したがって、前記DPリレーをオン・オフ
させたときにダイヤルパルスの波形が鈍ることがなく、
交換機がダイヤル信号を誤検出するのを防止することが
できる。
Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a network control circuit. 2. Description of the Related Art Conventionally, in a network control circuit for making a dial call by a dial pulse method, a direct current holding circuit has a dial pulse relay (hereinafter referred to as a "DP relay").
And a dial signal is transmitted by turning on and off the DP relay. FIG. 2 is a block diagram of a conventional network control circuit. In the figure, reference numeral 11 denotes a line, which can be represented by an equivalent circuit including a DC power supply 12 and resistors R1 and R2. A network control circuit 14 has terminals L1 and L2.
Is connected to the line 11. The network control circuit 1
4 is a DC cut capacitor 16 for cutting the DC component of the current from the line 11, a transformer 17, and a circuit 1 for a specific country.
9, a rectifier diode 21, a DP relay RL2, a mute relay RL3, and a DC holding circuit 23. The DC cut capacitor 16,
An AC circuit including the transformer 17 and the specific country circuit 19 and a DC circuit including the rectifier diode 21, the DP relay RL2, the mute relay RL3, and the DC holding circuit 23 are connected in parallel at points P1 and P2. The DP relay RL2 is constituted by an IC, and the DP relay RL2
The dial pulse can be generated by turning on / off the. Also, the mute relay RL3 is
C, which is turned on while the DP relay RL2 is turned on and off, and prevents the waveform of the dial pulse from being dull by a transistor (not shown), a resistor, a capacitor and the like in the DC holding circuit 23. The network control circuit 14 is connected to the terminals L1 and L2 via a pair of line capture relays RL1. The line capture relay RL1 is mechanically formed. The specific country circuit 19 is a circuit provided in a specific country, and includes, for example, a charging pulse countermeasure circuit, a drop-in level countermeasure circuit, and the like. The charging pulse countermeasure circuit is a circuit required in Germany, and attenuates a charging pulse of 16 [kHz] output from the exchange at regular intervals. On the other hand, the drop-in level countermeasure circuit is a circuit required in the Swiss standard and increases the impedance with respect to a 12 [kHz] pulse. The DC component of the current input from the line 11 to the network control circuit 14 is cut by the DC cut capacitor 16, and only the AC component is input to the AC circuit. On the other hand, the DC component flows to the DC circuit. Also, 2
6 is a line capture relay drive circuit for turning on / off the line capture relay RL1, and 28 is the DP relay RL.
Relay drive circuit for turning on / off 2 29
Is a mute relay drive circuit for turning on / off the mute relay RL3. The line capture relay drive circuit 26, DP
Relay drive circuit 28 and mute relay drive circuit 29
Are connected to ports A to C of a CPU (not shown), respectively. When a dial call is made in the network control circuit 14, the ports A to C are controlled by the software of the CPU, and the DC held by the DC holding circuit 23 is turned on and off by turning on and off the DP relay RL2. It is intermittent. FIG. 3 is a waveform diagram of a signal output to each port in the conventional network control circuit. That is, at the timing t1, the port A is set to the high level, the line capture relay drive circuit 26 (FIG. 2) is operated, and the line capture relay RL1 is turned on. Further, the signal output to the port B at the timing t2 is set to the high level,
The DP relay drive circuit 28 is operated, and the DP relay R
Turn on L2. Then, at the timing t3, the signal output to the port C is set to the high level, the mute relay drive circuit 29 is operated, and the mute relay R
Turn on L3. Subsequently, at timings t4 and t5,
The signal output to port B is set to low level for a certain period of time, and the signal output to port C is set to low level at timing t6. Thus, the timing t
4. At t5, a dial pulse can be generated by setting the signal output to the port B to a low level for a certain period of time. In this case, since the signal output to the port B is set to the low level twice, "2" is called as a dial pulse. However, in the conventional network control circuit, not only the C component of the DC cut capacitor 16 and the L component of the transformer 17 constitute a series resonance circuit, but also Specific Country Circuit 19
Has a parallel resonance circuit including an inductor and a capacitor therein, and these resonance circuits are connected in parallel to the DC circuit. Therefore, when the DP relay RL2 is turned on / off, not only a delay occurs in the rise and fall of the dial signal, but also fine vibration occurs in the dial pulse. Thus, the DP relay R
When L2 is turned on and off, the waveform of the dial pulse becomes dull, and the exchange erroneously detects the dial signal. SUMMARY OF THE INVENTION It is an object of the present invention to provide a network control circuit which solves the problems of the conventional network control circuit and does not obscure the dial pulse waveform. For this purpose, the network control circuit of the present invention is connected to a line via a line capture relay, and includes a switch relay, a DC cut capacitor,
An AC circuit including a transformer, a DC circuit connected in parallel with the AC circuit, including a rectifier diode, a DP relay, a DC holding circuit, and a mute relay;
It has a DP relay drive circuit for turning on and off a relay to generate a dial pulse, and a switch relay drive circuit for turning on and off the switch relay to interrupt the connection between the AC circuit and the line. The switch relay drive circuit receives a signal for operating a line capture relay drive circuit and a signal for operating a mute relay drive circuit.
When the line capture relay is off and the mute relay is on, the switch relay is turned off. According to the present invention, as described above, the network control circuit is connected to the line via the line capture relay, and includes an AC relay having a switching relay, a DC cut capacitor, and a transformer. A rectifying diode, a DP relay, a DC holding circuit, and a DC circuit including a mute relay, and a DP for turning on and off the DP relay to generate a dial pulse. A relay drive circuit, and a switch relay drive circuit for turning on and off the switch relay to interrupt the connection between the AC circuit and a line. The switching device relay drive circuit receives a signal for operating the line capture relay drive circuit and a signal for operating the mute relay drive circuit,
When the line capture relay is off and the mute relay is on, the switch relay is turned off. in this case,
When making a dial call, the DP relay is turned on / off by the DP relay driving circuit, and the DC held in the DC holding circuit is interrupted. In addition, since the switch relay is turned off during dialing, the AC circuit is disconnected from the line. As a result, the dial pulse is not affected by the series resonance circuit constituted by the C component of the DC cut capacitor and the L component of the transformer. Embodiments of the present invention will be described below in detail with reference to the drawings. FIG. 1 is a block diagram of a network control circuit according to an embodiment of the present invention, and FIG. 4 is a diagram illustrating an operation of a switch relay in the embodiment of the present invention. In the figure, 1
Reference numeral 1 denotes a line, which can be represented by an equivalent circuit including a DC power supply 12 and resistors R1 and R2. Reference numeral 14 denotes a network control circuit, which controls the line 1 via terminals L1 and L2.
Connected to 1. The network control circuit 14 includes a switch relay RL4, a DC cut capacitor 16 for cutting a DC component of a current from the line 11, a transformer 17, and a circuit 1 for a specific country.
9, a rectifier diode 21, a DP relay RL2, a mute relay RL3, and a DC holding circuit 23. The switching relay RL4, the DC cut capacitor 16, the transformer 17, and the circuit 1 for a specific country
9, a rectifier diode 21, a DP relay RL2, a mute relay RL3, and a DC holding circuit 23.
Are connected in parallel at points P1 and P2. The switch relay RL4, the DC cut capacitor 16, the transformer 17, and the specific country circuit 19 are connected in series in this order.
L2 and the DC holding circuit 23 are also connected in series in order, and a mute relay RL3 is connected in parallel with the DC holding circuit 23 on the DC holding circuit 23 side from the DP relay RL2. The switch relay RL4 is mechanically formed, is disposed between the point P1 and the DC cut capacitor 16, and connects and disconnects the line 11 and the AC circuit. The switch relay RL4 may be provided anywhere in the AC circuit. The DP relay RL2 is formed of an IC, and can generate a dial pulse by turning on / off the DP relay RL2. Further, the mute relay RL3 is also formed of an IC, and is turned on while the DP relay RL2 is turned on and off, thereby preventing the waveform of the dial pulse from being dull due to a transistor, a resistor, a capacitor, etc., not shown in the DC holding circuit 23. . The network control circuit 14 is connected to the terminals L1 and L2 via a pair of line capture relays RL1. The line capture relay RL1 is mechanically formed. The specific country circuit 19 is a circuit provided in a specific country, and includes, for example, a charging pulse countermeasure circuit, a drop-in level countermeasure circuit, and the like. The charging pulse countermeasure circuit is a circuit required in Germany, and attenuates a charging pulse of 16 [kHz] output from the exchange at regular intervals. On the other hand, the drop-in level countermeasure circuit is a circuit required in the Swiss standard and increases the impedance with respect to a 12 [kHz] pulse. The DC component of the current input from the line 11 to the network control circuit 14 is cut by the DC cut capacitor 16, and only the AC component is input to the AC circuit. On the other hand, the DC component flows to the DC circuit. Also, 2
6 is a line capture relay drive circuit for turning on / off the line capture relay RL1, and 28 is the DP relay RL.
Relay drive circuit for turning on / off 2 29
Is a mute relay drive circuit for turning on and off the mute relay RL3, and 31 is the switch relay RL
4 is a switching device relay drive circuit for turning on / off the switch 4. The line capture relay drive circuit 26, DP
Relay drive circuit 28 and mute relay drive circuit 29
Are connected to ports A to C of a CPU (not shown), respectively, and the switch relay drive circuit 31 is connected to ports A and C. When making a dial call in the network control circuit 14, the ports A to C are controlled by software of the CPU, and the DC held by the DC holding circuit 23 is turned on and off by turning on and off the DP relay RL2. It is intermittent. As in the conventional network control circuit 14 (see FIG. 2), as shown in FIG. 3, the port A is set to the high level at the timing t1, and the line capture relay driving circuit 26
Is activated to turn on the line capture relay RL1.
At the timing t2, the signal output to the port B is set to the high level, the DP relay drive circuit 28 is operated, and the DP relay RL2 is turned on. Then, at the timing t3, the signal output to the port C is set to the high level, the mute relay drive circuit 29 is operated, and the mute relay RL3 is turned on. Subsequently, at timings t4 and t5,
The signal output to port B is set to low level for a certain period of time, and the signal output to port C is set to low level at timing t6. Thus, the timing t
4. At t5, a dial pulse can be generated by setting the signal output to the port B to a low level for a certain period of time. In this case, since the signal output to the port B is set to the low level twice, "2" is called as a dial pulse. Here, the switch relay RL4 is connected to the switch shown in FIG.
It is operated as shown in FIG. That is, when the signal output to the port A is low level (L) and the signal output to the port C is low level, the switch relay RL4 is turned off and the signal output to the port A is high level ( When the signal output to the port C is low in H), the switch relay RL4 is turned on, and the signal output to the port A is low and the signal output to the port C is high. When the signal output to port A is at a high level and the signal output to port C is at a high level, switch relay RL4 is turned off. Therefore, since the switch relay RL4 is turned off during dialing, the AC circuit is connected to the line 11.
Disconnected from As a result, the dial pulse is affected by the specific country circuit 19 having the series resonance circuit formed by the C component of the DC cut capacitor 16 and the L component of the transformer 17 and the parallel resonance circuit formed by the inductor and the capacitor. Disappears. When the DP relay RL2 is turned on / off, the waveform of the dial pulse does not become dull, so that it is possible to prevent the exchange from erroneously detecting the dial signal. It should be noted that the present invention is not limited to the above-described embodiments, but can be variously modified based on the gist of the present invention, and they are not excluded from the scope of the present invention. As described above in detail, according to the present invention, the network control circuit is connected to the line via the line capture relay, and includes a switch relay, a DC cut capacitor, An AC circuit including a transformer, a DC circuit connected in parallel with the AC circuit, and including a rectifier diode, a DP relay, a DC holding circuit, and a mute relay;
It has a DP relay drive circuit for turning on and off the DP relay to generate a dial pulse, and a switch relay drive circuit for turning on and off the switch relay to interrupt the connection between the AC circuit and the line. The switch relay drive circuit receives a signal for operating a line capture relay drive circuit and a signal for operating a mute relay drive circuit.
When the line capture relay is off and the mute relay is on, the switch relay is turned off. in this case,
When making a dial call, the DP relay is turned on / off by the DP relay driving circuit, and the DC held in the DC holding circuit is interrupted. In addition, since the switch relay is turned off during dialing, the AC circuit is disconnected from the line. Therefore, the waveform of the dial pulse does not become dull when the DP relay is turned on / off,
It is possible to prevent the exchange from erroneously detecting the dial signal.

【図面の簡単な説明】 【図1】本発明の実施例における網制御回路のブロック
図である。 【図2】従来の網制御回路のブロック図である。 【図3】従来の網制御回路において各ポートに出力され
る信号の波形図である。 【図4】本発明の実施例における切替器リレーの作動を
示す図である。 【符号の説明】 11 回線 14 網制御回路 16 直流カットコンデンサ 17 トランス 21 整流ダイオード 23 直流保持回路 28 DPリレー駆動回路 31 切替器リレー駆動回路 RL1 回線捕捉用リレー RL2 DPリレー RL3 ミュートリレー RL4 切替器リレー
BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a block diagram of a network control circuit according to an embodiment of the present invention. FIG. 2 is a block diagram of a conventional network control circuit. FIG. 3 is a waveform diagram of a signal output to each port in a conventional network control circuit. FIG. 4 is a diagram showing an operation of a switch relay in the embodiment of the present invention. [Description of Signs] 11 Line 14 Network control circuit 16 DC cut capacitor 17 Transformer 21 Rectifier diode 23 DC holding circuit 28 DP relay drive circuit 31 Switch relay drive circuit RL1 Line capture relay RL2 DP relay RL3 Mute relay RL4 Switch relay

Claims (1)

(57)【特許請求の範囲】 【請求項1】 回線捕捉用リレーを介して回線に接続さ
れた網制御回路において、 (a)切替器リレーと、直流カットコンデンサと、トラ
ンスとを備えた交流回路と、 (b)該交流回路と並列に接続され、整流ダイオード
と、DPリレーと、直流保持回路と、ミュートリレーと
を備えた直流回路と、 (c)前記DPリレーをオン・オフさせてダイヤルパル
スを発生させるDPリレー駆動回路と、 (d)前記切替器リレーをオン・オフさせて前記交流回
路と回線との間を断続する切替器リレー駆動回路とを有
するとともに、 (e)該切替器リレー駆動回路は、回線捕捉用リレー駆
動回路を作動させるための信号、及びミュートリレー駆
動回路を作動させるための信号を受け、回線捕捉用リレ
ーがオフであり、ミュートリレーがオンであるときに、
切替器リレーをオフにすることを特徴とする網制御回
路。
(57) [Claim 1] In a network control circuit connected to a line via a line capture relay, (a) an AC including a switch relay, a DC cut capacitor, and a transformer (B) a DC circuit connected in parallel with the AC circuit and including a rectifier diode, a DP relay, a DC holding circuit, and a mute relay; and (c) turning on and off the DP relay. A DP relay drive circuit for generating a dial pulse; and (d) a switch relay drive circuit for turning on and off the switch relay to intermittently connect between the AC circuit and a line. Relay drive circuit is a line capture relay drive.
Signal to activate the drive circuit, and mute relay drive
Signal to activate the circuit
Is off and the mute relay is on,
A network control circuit for turning off a switch relay.
JP09863394A 1994-05-12 1994-05-12 Network control circuit Expired - Fee Related JP3403243B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP09863394A JP3403243B2 (en) 1994-05-12 1994-05-12 Network control circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP09863394A JP3403243B2 (en) 1994-05-12 1994-05-12 Network control circuit

Publications (2)

Publication Number Publication Date
JPH07307784A JPH07307784A (en) 1995-11-21
JP3403243B2 true JP3403243B2 (en) 2003-05-06

Family

ID=14224916

Family Applications (1)

Application Number Title Priority Date Filing Date
JP09863394A Expired - Fee Related JP3403243B2 (en) 1994-05-12 1994-05-12 Network control circuit

Country Status (1)

Country Link
JP (1) JP3403243B2 (en)

Also Published As

Publication number Publication date
JPH07307784A (en) 1995-11-21

Similar Documents

Publication Publication Date Title
US5574632A (en) Power supply comprising a circuit for limiting inrush currents
US5034873A (en) Circuit configuration for a fixed-frequency blocking oscillator converter switching power supply
JPH02250670A (en) Switching power supply
EP0756413A1 (en) Ring trip circuit having a simple trip detecting circuit of a high response speed
JP3403243B2 (en) Network control circuit
JP2522486B2 (en) Relay drive circuit
JPH054362Y2 (en)
JPH084774Y2 (en) Ringer detector
JP2600401B2 (en) Diode switch
JP2539699Y2 (en) Inrush current suppression method for AC input power supply panel
JP3629912B2 (en) DC / DC converter and communication apparatus using the same
JP2977217B2 (en) Dial pulse signal detection circuit
KR870000058Y1 (en) Ring detection circuit of telephone using micom
KR950009006Y1 (en) Trunk Line Connection Circuit of Private Exchange
SU1171920A1 (en) Control unit of voltage converter
KR200147313Y1 (en) Wet food waste collecting box
JPS62122449A (en) Ringer sending circuit
KR910006310Y1 (en) Pop - noise removing circuit
JPS6314523Y2 (en)
EP0878944B1 (en) Network control unit
JPS63146594A (en) Electronic choke circuit
JP2682213B2 (en) Extension incoming response monitoring circuit of button telephone device and monitoring method thereof
JPS63105496A (en) Dimmer controller
EP0593115A2 (en) Electronic hook switch for a subscriber set
JPH0224063B2 (en)

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20030212

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090228

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090228

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100228

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110228

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110228

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120229

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees