JP3404438B2 - Semiconductor device and manufacturing method thereof - Google Patents
Semiconductor device and manufacturing method thereofInfo
- Publication number
- JP3404438B2 JP3404438B2 JP02209795A JP2209795A JP3404438B2 JP 3404438 B2 JP3404438 B2 JP 3404438B2 JP 02209795 A JP02209795 A JP 02209795A JP 2209795 A JP2209795 A JP 2209795A JP 3404438 B2 JP3404438 B2 JP 3404438B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- semiconductor chip
- resin
- chip
- molding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/551—Materials of bond wires
- H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
- H10W72/5522—Materials of bond wires comprising metals or metalloids, e.g. silver comprising gold [Au]
Landscapes
- Moulds For Moulding Plastics Or The Like (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Description
【0001】[0001]
【産業上の利用分野】本発明は、半導体プラスチックパ
ッケージの製造において、特に、BGAパッケージの構
成部品の固定支持方式及び製造方法に関するものであ
る。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a semiconductor plastic package, and more particularly to a method of fixing and supporting components of a BGA package and a method of manufacturing the same.
【0002】[0002]
【従来の技術】半導体パッケージの構造は、高密度実装
化を図るために小型・薄型化する方向に進んでいる。ま
た、1チップ当りの情報処理量も増大する傾向にあり、
1パッケージ当りの入出力用のピン数が増加する傾向に
ある。しかし、パッケージのサイズを余り大きくするこ
とはできないため、ピン数の増加に伴って、各リードピ
ン間隔が非常に狭くなる傾向にある。このため、回路基
板上に実装する上で高度な実装技術が求められているの
が現状である。この実装を容易にすべく、近年、パッケ
ージの外部接続形態が従来の構造とは違うPGA(ピン
グリッド アレイ)やBGA(ボール グリッド ア
レイ)といった外部接続構造をもつパッケージが見られ
るようになってきた。2. Description of the Related Art The structure of a semiconductor package is becoming smaller and thinner in order to achieve high-density packaging. Also, the amount of information processing per chip tends to increase,
The number of input / output pins per package tends to increase. However, since the package size cannot be made too large, the lead pin spacing tends to become very narrow as the number of pins increases. Therefore, under the present circumstances, a high level mounting technique is required for mounting on a circuit board. In order to facilitate this mounting, in recent years, packages having an external connection structure such as PGA (pin grid array) or BGA (ball grid array) whose external connection form is different from the conventional structure have come to be seen. .
【0003】このBGAパッケージには、フェースアッ
プタイプと、フェースダウンタイプとがある。The BGA package includes a face-up type and a face-down type.
【0004】フェースアップタイプのBGAパッケージ
の例として、米国特許5,216,278号に開示され
ているBGAの構造概略を図49〜図51を用いて説明
する。As an example of a face-up type BGA package, a schematic structure of the BGA disclosed in US Pat. No. 5,216,278 will be described with reference to FIGS. 49 to 51.
【0005】図49に、BGAパッケージの断面図を示
す。ICチップ1と基板2は、接着剤等により固定され
ている。この基板材質としては、有機物(例えばBTレ
ジン)を用いている。ICチップ1と基板上のパッド1
2とは、ワイヤボンディング13によって電気的に接続
されている。FIG. 49 shows a sectional view of the BGA package. The IC chip 1 and the substrate 2 are fixed with an adhesive or the like. An organic material (for example, BT resin) is used as the material of the substrate. IC chip 1 and pad 1 on the substrate
2 is electrically connected by wire bonding 13.
【0006】図50に、図49を上方より見たときの平
面図を示す。ワイヤボンディング13で接続された基板
上のパッド12からは、電極3と連絡するための配線1
05が設けられており、それぞれスルーホール106を
通じて基板裏面との導通している。FIG. 50 is a plan view of FIG. 49 seen from above. From the pad 12 on the substrate connected by the wire bonding 13, the wiring 1 for communicating with the electrode 3
05 are provided, and each is electrically connected to the back surface of the substrate through the through hole 106.
【0007】図51に、図49を下方より見たときの平
面図を示す。この電極3は、格子状に配置されておりこ
こへ金属バンプ4を接合し電気配線は完了する。この構
成品のICチップ1を搭載した基板面をレジン14で蓋
うことで保護しパッケージ形状の完成となっている。FIG. 51 shows a plan view of FIG. 49 seen from below. The electrodes 3 are arranged in a grid pattern, and the metal bumps 4 are bonded thereto to complete the electric wiring. The surface of the substrate on which the IC chip 1 of this component is mounted is covered with a resin 14 to protect it and the package shape is completed.
【0008】半導体パッケージを成形するときに生産性
の面から見ると成形金型内に複数個のキャビティを設置
してレジン充填を行うことが通常である。このため、こ
の構造では金型内での位置決めが困難になること、成形
品の取り出し工程が非常に複雑になる等の問題がある。
これら要因により生産コストの上昇が考えられ高額品と
なる問題がある。From the viewpoint of productivity when molding a semiconductor package, it is usual to install a plurality of cavities in a molding die to perform resin filling. Therefore, with this structure, there are problems that positioning in the mold becomes difficult, and the process of taking out the molded product becomes very complicated.
Due to these factors, the production cost is expected to rise and there is a problem that the product becomes expensive.
【0009】また、フェースダウンタイプのBGAパッ
ケージの例を、米国特許5,148,265号に開示さ
れているBGAの構造概略を、図52〜図53を用いて
説明する。An example of a face-down type BGA package will be described with reference to FIGS. 52 to 53, which is a schematic structure of the BGA disclosed in US Pat. No. 5,148,265.
【0010】図52に、BGAパッケージの斜視図を示
す。構成としては、ICチップ1の回路面上にシリコー
ンゴムなどの挿入物32を置きその上に配線パターンの
ある配線フィルム31を置いたものから構成されてい
る。ICチップ1と配線フィルム31はワイヤボンディ
ング13にて結線している。FIG. 52 shows a perspective view of the BGA package. The IC chip 1 has a structure in which an insert 32 such as silicone rubber is placed on the circuit surface of the IC chip 1 and a wiring film 31 having a wiring pattern is placed thereon. The IC chip 1 and the wiring film 31 are connected by wire bonding 13.
【0011】図53に、接続部の拡大断面図を示す。挿
入物32は、柔軟性のある例えばシリコーンレジン等を
用いている。この構成品のICチップ1と配線フィルム
上の電極33を除いた部分をシリコーンレジン等の柔軟
なレジン14で蓋うことで保護しパッケージ形状の完成
となっている。この時、先のフェースアップタイプで述
べたものと同様の問題点が考えられる。すなわち、生産
性の面から見てみると成形をするときに金型内に複数個
のキャビティを設置してレジン充填を行うことが通常で
ある。このため、この構造では金型内での位置決めが困
難になること、成形品の取り出し工程が非常に複雑にな
る等の問題がある。これらの要因により生産コストの上
昇も考えられ高額品となる問題がある。FIG. 53 shows an enlarged sectional view of the connecting portion. The insert 32 is made of a flexible material such as silicone resin. The IC chip 1 of this component and the portion of the wiring film excluding the electrodes 33 are covered with a flexible resin 14 such as a silicone resin to protect and protect the package. At this time, the same problems as those described in the face-up type may be considered. That is, from the viewpoint of productivity, it is usual to install a plurality of cavities in a mold and perform resin filling during molding. Therefore, with this structure, there are problems that positioning in the mold becomes difficult, and the process of taking out the molded product becomes very complicated. Due to these factors, the production cost may increase and there is a problem that the product becomes expensive.
【0012】一方、基板を含んだ形での成形方式につい
ては、通常、上型と下型の間に基板を設置しその間に設
けたキャビティ内にレジンを充填することが行われてい
る。このため、基板上にレジンを充填するための流路で
あるランナやゲート部を設けなければならず電気回路を
設計する上での制約となる。さらに、不必要となるラン
ナ、ゲートを除去する工程において、基板にダメージを
与えるなど信頼性の低下にもつながる恐れがある。On the other hand, regarding the molding method including the substrate, the substrate is usually placed between the upper mold and the lower mold, and the cavity is filled with the resin. Therefore, it is necessary to provide a runner, which is a flow path for filling the resin, and a gate portion on the substrate, which is a constraint in designing an electric circuit. Furthermore, in the process of removing unnecessary runners and gates, the substrate may be damaged and reliability may be reduced.
【0013】また、基板上にレジンを充填するための流
路であるランナやゲート部のない成形方式としては、特
公昭61−46049号公報、特開平4−184944
号公報他多数の例が見られる。特公昭61−46049
号公報では、キャビティ内にレジンを充填するための流
路であるランナやゲート部を成形金型に作り、キャビテ
ィ部分を別の板部品(キャビティプレートと称す)で作
り、基板とともに金型内に設置して成形する方式となっ
ている。この方式においては、基板の電気回路を設計す
る上での制約はないが、薄型の製品を作るときは、キャ
ビティプレートも薄くなるためプレート自体の変形や基
板上に発生するレジンバリの除去など別の問題が生じる
恐れがある。さらに、1回の成形毎にキャビティプレー
トを交換しなければならず成形工程の自動化が難しい等
の問題点がある。Further, as a molding method without a runner which is a flow path for filling a resin on a substrate and a gate portion, Japanese Patent Publication No. 61-46049 and JP-A-4-184944
Many examples can be found in the gazette and other publications. Japanese Patent Publication 61-46049
In the gazette, a runner or a gate part, which is a flow path for filling a resin into a cavity, is made in a molding die, and a cavity part is made by another plate component (referred to as a cavity plate). It is installed and molded. In this method, there are no restrictions in designing the electric circuit of the substrate, but when making a thin product, the cavity plate also becomes thin, so there is another problem such as deformation of the plate itself or removal of resin burr generated on the substrate. Problems can occur. Further, there is a problem that the cavity plate must be replaced every time molding is performed, and automation of the molding process is difficult.
【0014】特開平4−184944号公報では、レジ
ンを充填するための流路であるランナやゲート部を金型
内に組み込んでこの部分が金型を開いたときに摺動する
金型構造を記載している。しかしながら、摺動部上をレ
ジンが流動するためこの摺動部にレジンが流入しやす
く、レジンバリとなって摺動抵抗となり動作不良を起こ
しやすい欠点がある。また、この動作不良は生産上重大
な問題となり得る。In Japanese Patent Laid-Open No. 4-184944, a mold structure in which a runner, which is a flow path for filling a resin, and a gate part are incorporated into a mold and these parts slide when the mold is opened. It has been described. However, since the resin flows on the sliding portion, the resin easily flows into this sliding portion, which causes resin burrs to cause sliding resistance, which tends to cause malfunction. In addition, this malfunction can be a serious problem in production.
【0015】[0015]
【発明が解決しようとする課題】上記従来技術は、レジ
ン成形に用いる成形金型内での上記部品の位置決めが困
難である問題があった。また、成形工程が複雑になるな
ど自動化、省人化を図りにくいという問題があった。こ
れらの要因により、製品が高価格化するという問題があ
った。The above-mentioned prior art has a problem that it is difficult to position the above-mentioned parts within a molding die used for resin molding. Further, there is a problem that it is difficult to achieve automation and labor saving such as complicated molding process. Due to these factors, there is a problem that the price of the product becomes high.
【0016】基板を含む成形では、金型内のレジン流路
に摺動部がありこの部分にレジンが侵入してレジンバリ
となり動作不良を起こしやすく生産効率が低下するとい
う問題があった。そして、レジン流路であるランナやゲ
ート部を成形金型に作りキャビティ部分を別の板部品
(キャビティプレート)とし基板と共に金型内に設置し
て成形する方式では、薄型の製品を作るときは、キャビ
ティプレートも薄くなるためプレート自体が変形すると
いう問題があった。さらに、成形毎にキャビティプレー
トを交換する必要があり成形工程の自動化が難しく成形
効率が低下し製品が高価格化するという問題があった。In the molding including the substrate, there is a problem in that the resin flow path in the mold has a sliding portion, and the resin enters this portion to form a resin burr, which easily causes a malfunction and reduces the production efficiency. In addition, when the runner or gate part that is the resin flow path is made in the molding die and the cavity part is used as another plate component (cavity plate), it is installed in the mold together with the substrate and molded, when making a thin product However, since the cavity plate is also thin, there is a problem that the plate itself is deformed. Further, there is a problem in that the cavity plate needs to be replaced for each molding, making it difficult to automate the molding process, reducing the molding efficiency, and increasing the price of the product.
【0017】本発明は、上記欠点をなくし、生産性が高
く低価格となりえるBGAパッケージ構造並びに製造法
を提供することを目的とする。It is an object of the present invention to provide a BGA package structure and a manufacturing method which can eliminate the above-mentioned drawbacks and can be manufactured with high productivity and at low cost.
【0018】[0018]
【課題を解決するための手段】本発明は、上記目的を達
成するために、ICチップ、基板又は配線フィルムを固
定支持する支持フレームを用いたBGAパッケージ構造
とする。ICチップ、基板又は配線フィルムをレジンで
覆うBGAパッケージ構造とする。In order to achieve the above object, the present invention provides a BGA package structure using a supporting frame for fixing and supporting an IC chip, a substrate or a wiring film. A BGA package structure in which an IC chip, a substrate, or a wiring film is covered with a resin.
【0019】本発明のより具体的に述べれば以下のとお
りとなる。The following is a more specific description of the present invention.
【0020】本発明の第1の態様としては、ICチップ
とそれを搭載・接続する積層回路基板(以降、基板と略
す)あるいは絶縁性基材上に配線パターンを形成した配
線フィルム(以降、配線フィルムと略す)とそれらの電気
回路部品を外部と接続する電極部を設け、その電極部に
金属性バンプを形成してなる半導体装置において、前記
ICチップ、基板あるいは配線フィルムを固定支持する
支持フレームを有し、電極部以外の少なくとも一部を有
機物で封止したことを特徴とする半導体装置が提供され
る。As a first aspect of the present invention, an IC chip and a laminated circuit board (hereinafter abbreviated as a board) on which the IC chip is mounted and connected or a wiring film (hereinafter referred to as a wiring) having a wiring pattern formed on an insulating base material. (Hereinafter abbreviated as a film) and an electrode portion for connecting those electric circuit components to the outside, and a metal frame is formed on the electrode portion, in a semiconductor device, a supporting frame for fixing and supporting the IC chip, the substrate or the wiring film. And a semiconductor device having at least a portion other than the electrode portion sealed with an organic substance.
【0021】この場合、上記支持フレームを金属材料で
構成することが好ましい。In this case, it is preferable that the support frame is made of a metal material.
【0022】上記支持フレームは、ICチップ、基板又
は、配線フィルムのいずれかを固定支持することが好ま
しい。The support frame preferably fixedly supports either the IC chip, the substrate or the wiring film.
【0023】本発明の第2の態様としては、ICチップ
とそれを搭載・接続する積層回路基板(以降、基板と略
す)あるいは絶縁性基材上に配線パターンを形成した配
線フィルム(以降、配線フィルムと略す)とそれらの電気
回路部品を外部と接続する電極部を設け、その電極部に
金属性バンプを形成してなる半導体装置において、前記
ICチップ、基板あるいは配線フィルムを固定支持する
支持フレームを放熱板とすることを特徴とする半導体装
置が提供される。According to a second aspect of the present invention, an IC chip and a laminated circuit board (hereinafter abbreviated as a board) on which the IC chip is mounted and connected or a wiring film (hereinafter referred to as a wiring) having a wiring pattern formed on an insulating base material. (Hereinafter abbreviated as a film) and an electrode portion for connecting those electric circuit components to the outside, and a metal frame is formed on the electrode portion, in a semiconductor device, a supporting frame for fixing and supporting the IC chip, the substrate or the wiring film. There is provided a semiconductor device characterized in that
【0024】本発明の第3の態様としては、ICチップ
とそれを搭載・接続する積層回路基板(以降、基板と略
す)あるいは絶縁性基材上に配線パターンを形成した配
線フィルム(以降、配線フィルムと略す)とそれらの電気
回路部品を外部と接続する電極部を設け、その電極部に
金属性バンプを形成してなる半導体装置において、前記
ICチップ、基板あるいは配線フィルムを固定支持する
支持フレームの外枠を取外したことを特徴とした半導体
装置が提供される。According to a third aspect of the present invention, an IC chip and a laminated circuit board (hereinafter abbreviated as a board) on which the IC chip is mounted and connected or a wiring film (hereinafter referred to as wiring) having a wiring pattern formed on an insulating base material. (Hereinafter abbreviated as a film) and an electrode portion for connecting those electric circuit components to the outside, and a metal frame is formed on the electrode portion, in a semiconductor device, a supporting frame for fixing and supporting the IC chip, the substrate or the wiring film. There is provided a semiconductor device having the outer frame removed.
【0025】上記各態様においては、ICチップと基板
を固定支持し、ICチップと基板はボンディングワイヤ
で接続することが好ましい。In each of the above aspects, it is preferable that the IC chip and the substrate are fixedly supported and the IC chip and the substrate are connected by a bonding wire.
【0026】また、ICチップと配線フィルムを固定支
持し、ICチップと配線フィルムはボンディングワイ
ヤ、金属バンプでの接合あるいは導電性樹脂による接着
接合で接続することが好ましい。Further, it is preferable that the IC chip and the wiring film are fixedly supported, and the IC chip and the wiring film are connected by bonding wires, metal bumps or adhesive bonding with a conductive resin.
【0027】上記第1の態様においては、有機物で封止
する形態は、ICチップと基板をボンディングワイヤで
接続したチップ搭載面並びに基板上の外部と接続する電
極部を除く全ての構成部品を封止あるいはチップ搭載面
並びに基板側面までの封止あるいはチップ搭載面のみを
封止してもよい。In the first aspect, the organic substance is sealed in such a manner that all the components except the chip mounting surface where the IC chip and the substrate are connected by a bonding wire and the electrode portion connected to the outside on the substrate are sealed. Alternatively, the chip mounting surface and the side surface of the substrate may be sealed or only the chip mounting surface may be sealed.
【0028】上記第1の態様においては、有機物で封止
する形態は、ICチップと配線フィルムを金属接合ある
いは導電性樹脂で接続して構成したICチップと配線フ
ィルムの搭載面並びに配線フィルム上の外部電極部を除
いた部分の封止あるいはICチップと配線フィルムの接
合面までの封止あるいは構成品の全てを封止するもので
あってもよい。In the first aspect, the organic material is sealed in such a manner that the IC chip and the wiring film are connected by metal bonding or conductive resin, and the mounting surface of the IC chip and the wiring film and on the wiring film. It may be one that seals the portion excluding the external electrode portion, seals the joint surface between the IC chip and the wiring film, or seals all the components.
【0029】本発明の第4の態様としては、積層回路基
板(以降、”基板”と略す)または絶縁性基材上に配線
パターンを形成した配線フィルムと、ICチップと、を
支持フレーム上に搭載し、ICチップと、上記基板また
は配線フィルムと、を電気的に接続し、上記ICチップ
と、上記基板または上記配線フィルムと、上記支持フレ
ームと、のうちの少なくとも一つについて、少なくとも
その一部を有機材料で、充填封止し、その後、はんだバ
ンプを形成することを特徴とする半導体装置の製造方法
が提供される。According to a fourth aspect of the present invention, a laminated circuit board (hereinafter abbreviated as "substrate") or a wiring film having a wiring pattern formed on an insulating base material, and an IC chip are provided on a support frame. At least one of the IC chip, the substrate or the wiring film, and the support frame is mounted and at least one of them is electrically connected to the IC chip and the substrate or the wiring film. Provided is a method for manufacturing a semiconductor device, which comprises filling and sealing a portion with an organic material, and then forming a solder bump.
【0030】この場合、上記有機材料の充填封止は、成
形金型を用いて行うことが好ましい。In this case, it is preferable that the filling and sealing of the organic material be performed using a molding die.
【0031】さらには、上記成形金型は、上型と、上記
はんだバンプの形成位置に対応して設けられ、上記はん
だバンプを形成する部分の形状を成形するための突起物
を有する下型と、からなるものであって、上記有機材料
の充填封止は、上記互いに電気的に接続された、ICチ
ップと、基板または配線フィルムと、を搭載した支持フ
レームを、上記上型と上記下型との間に挟持し、該成形
金型内に樹脂を押圧することで行うものであってもよ
い。Further, the molding die includes an upper mold and a lower mold which is provided corresponding to the position where the solder bumps are formed and which has a protrusion for molding the shape of the portion where the solder bumps are formed. In the filling and sealing of the organic material, a supporting frame having the IC chip and the substrate or the wiring film electrically connected to each other is mounted on the upper die and the lower die. It may be carried out by sandwiching the resin between and and pressing the resin into the molding die.
【0032】本発明の第5の態様としては、半導体装置
の樹脂成形に用いられる成形金型において、上型と、キ
ャビティを備えた下型と、からなり、上記下型は、上記
半導体装置の外部に露出される電極部の配置パターンと
同一のパターンで配置された突起物を、上記キャビティ
に有するものであること、を特徴とする成形金型が提供
される。According to a fifth aspect of the present invention, a molding die used for resin molding of a semiconductor device comprises an upper mold and a lower mold having a cavity, wherein the lower mold is the semiconductor device. Provided is a molding die characterized in that the cavity has a protrusion arranged in the same pattern as the arrangement pattern of the electrode portion exposed to the outside.
【0033】この場合、上記下型は、上記突起物の設け
られた面に、エアベントを有することが好ましい。In this case, it is preferable that the lower die has an air vent on the surface provided with the protrusion.
【0034】上記エアベントは、上記突起物の設けられ
ている領域の略中央に設けられていることが好ましい。[0034] The air vent is preferably provided substantially at the center of the area provided on the Ki突 Okoshibutsu.
【0035】上記下型は、複数の部品から構成されたも
のであり、上記エアベントは、該部品と部品との境界に
おける隙間として形成されていることが好ましい。さら
には、一部の上記部品は、上記キャビティ内へ突き出し
可能に構成されていることが好ましい。The lower mold is composed of a plurality of parts, and the air vent is preferably formed as a gap at the boundary between the parts. Furthermore, it is preferable that a part of the components be configured to be able to protrude into the cavity.
【0036】また、上記突起物の登頂部を被覆した、弾
性を備えた柔軟物をさらに有することが好ましい。Further, it is preferable to further include a flexible object having elasticity, which covers the top of the protrusion.
【0037】上記柔軟物は、ゴム系樹脂であってもよ
い。The soft material may be a rubber resin.
【0038】上記柔軟物は、シリコンゴム系、または、
ポリ4フッ化エチレン系の、樹脂であってもよい。The above-mentioned flexible material is a silicone rubber type, or
It may be a resin of polytetrafluoroethylene type.
【0039】上記突起物の設けられている面は、上記キ
ャビティの底面であることが好ましい。The surface on which the protrusion is provided is preferably the bottom surface of the cavity.
【0040】本発明の第6の態様としては、積層回路基
板(以下、”基板”と略す)、または、絶縁性基材上に
配線パターンを形成した配線フィルムと、上記基板また
は上記配線フィルムと、電気的に接続されたICチップ
と、上記ICチップと、上記基板または配線フィルムと
を搭載した、支持フレームと、上記ICチップと、上記
基板または上記配線フィルムと、上記支持フレームとの
うちの少なくとも一つについて、少なくともその一部を
封止した封止材と、上記基板または配線フィルムを通じ
て、上記ICチップと電気的に接続され、且つ、外部に
露出した複数の電極部と、を有することを特徴とする半
導体装置が提供される。As a sixth aspect of the present invention, a laminated circuit board (hereinafter abbreviated as “substrate”) or a wiring film having a wiring pattern formed on an insulating base material, the above-mentioned substrate or wiring film, Of the electrically connected IC chip, the IC chip, the substrate or the wiring film, a supporting frame, the IC chip, the substrate or the wiring film, and the supporting frame. At least one has a sealing material that seals at least a part thereof, and a plurality of electrode portions that are electrically connected to the IC chip through the substrate or the wiring film and that are exposed to the outside. A semiconductor device is provided.
【0041】上記電極部は、格子状に配置されていても
よい。The electrode portions may be arranged in a grid pattern.
【0042】[0042]
【作用】上述の第1〜第3の態様について説明する。The above-mentioned first to third aspects will be described.
【0043】上記した手段を用いれば、成形金型キャビ
ティ内での位置決めが容易となり成形工程での多数個取
りができる。支持フレームに放熱板としての作用を持た
せること、基板強度を補強し反りを低減できる。また、
ICチップ、基板又は配線フィルムをレジンで封止する
ことによる耐湿信頼性の向上やBGAパッケージの反り
の低減が図れる。併せて、支持フレームを用いることで
各工程の自動化が容易となり生産性の効率向上ができ
る。If the above-mentioned means is used, positioning in the molding die cavity is facilitated, and a large number of pieces can be taken in the molding process. By giving the support frame a function as a heat dissipation plate, it is possible to reinforce the strength of the substrate and reduce the warp. Also,
By sealing the IC chip, the substrate or the wiring film with a resin, it is possible to improve the moisture resistance reliability and reduce the warpage of the BGA package. At the same time, the use of the support frame facilitates automation of each process and improves productivity efficiency.
【0044】第4、第5、第6の態様についてまとめて
説明する。The fourth, fifth and sixth aspects will be collectively described.
【0045】まず、基板または配線フィルムと、ICチ
ップと、を支持フレーム上に搭載し、電気的に接続す
る。そして、これらのうちの少なくとも一つについて、
少なくともその一部を有機材料で、充填封止する。該封
止は、ICチップ等を搭載した支持フレームを、成形金
型の上型と下型との間に挟持し、該成形金型内に樹脂を
押圧することで行う。First, the substrate or wiring film and the IC chip are mounted on a support frame and electrically connected. And for at least one of these,
At least a part thereof is filled and sealed with an organic material. The sealing is performed by sandwiching a support frame on which an IC chip or the like is mounted between an upper die and a lower die of a molding die and pressing a resin into the molding die.
【0046】この場合、上記有機材料の充填封止は、成
形金型(上型/下型)を用いて行う。製作しようとして
いる半導体装置がBGAタイプのものであるのならば、
下型のキャビティ底面には、半導体装置の電極部配置パ
ターンと同一のパターンで配置された突起物を設けてお
く。該突起物によって、電極パッド部の周辺の形状を形
作る。In this case, the filling and sealing of the organic material is performed using a molding die (upper die / lower die). If the semiconductor device you are trying to manufacture is a BGA type,
Protrusions arranged in the same pattern as the electrode portion arrangement pattern of the semiconductor device are provided on the bottom surface of the cavity of the lower mold. A shape around the electrode pad portion is formed by the protrusion.
【0047】このような突起物を設けると、下型のキャ
ビティ(特に、突起物が設けられている領域)では、上
型のキャビティに比べて有機材料の流れが悪くなり、該
突起物を設けている領域には空気(ボイド)が残りがち
となる。そのため、上記突起物の設けられた面にエアベ
ントを設けることで、このようなボイトの残留を防止す
る。該エアベントは、下型を構成する複数の部品間の隙
間として実現すれば、技術的に容易に実現可能である
(下型を一つの部品で構成し、これに単独の孔を設ける
ことで実現しても当然構わない)。BGAタイプでは、
半導体装置の下側面の全体に電極パッドが配置されるた
め、最終的には、ボイドも該下側面の中央に集まってく
る。従って、エアベントも、該下側面の中央(すなわ
ち、突起物の設けられている領域の略中央)とすること
で、最後まで確実に空気(ボイド)を排出できる。When such a protrusion is provided, the flow of the organic material in the lower mold cavity (particularly in the region where the protrusion is provided) becomes worse than that in the upper mold cavity, and the protrusion is provided. Air (voids) tends to remain in the area where it is present. Therefore, by providing an air vent on the surface on which the protrusion is provided, it is possible to prevent such a void from remaining. The air vent can be technically easily realized if it is realized as a gap between a plurality of parts constituting the lower mold (realized by forming the lower mold with one part and providing a single hole in this). Of course it does not matter). In BGA type,
Since the electrode pads are arranged on the entire lower surface of the semiconductor device, finally, the voids also gather at the center of the lower surface. Therefore, by setting the air vent also at the center of the lower side surface (that is, substantially the center of the region where the protrusion is provided), the air (void) can be reliably discharged to the end.
【0048】上述したとおり、有機材料の流れは、上型
のキャビティの方がよい。そのため、成形途中、支持フ
レーム等は、上型のキャビティを充填した有機材料によ
って、突起物の側に押された状態となる。これにより、
突起物の登頂部に設けた柔軟物(例えば、ゴム系樹脂、
特に、シリコンゴム系、ポリ4フッ化エチレン系)が弾
性変形し、電極パッド部と該突起物の登頂部との間の隙
間を埋める。これにより、該隙間でのバリの発生を防止
できる。As described above, the flow of the organic material is better in the upper mold cavity. Therefore, during molding, the support frame and the like are in a state of being pushed toward the protrusion by the organic material filling the cavity of the upper mold. This allows
A flexible object (for example, rubber-based resin,
In particular, silicon rubber type and polytetrafluoroethylene type) elastically deform to fill the gap between the electrode pad part and the climbing part of the protrusion. This can prevent the occurrence of burrs in the gap.
【0049】下型を構成する部品のうちの一部を、キャ
ビティ内へ突出可能にしておけば、成形品の離型を助け
る突出しピンの役割をも果たさせることができる。If a part of the parts forming the lower mold can be projected into the cavity, it can also serve as a projecting pin for assisting the mold release of the molded product.
【0050】以上の様に有機材料で封止した後、電極パ
ッド部にはんだバンプを形成することで、第6の態様と
して述べた半導体装置が完成する。After sealing with the organic material as described above, solder bumps are formed on the electrode pad portions to complete the semiconductor device described as the sixth aspect.
【0051】[0051]
【実施例】本発明の実施例を、図1〜図37を用いて説
明する。図1は、第1の実施例のBGAパッケージ構造
の概略を表す斜視図である。フェースアップタイプのB
GAパッケージの構成は、ICチップ1、積層回路基板
2、基板実装面上にある外部導通用の電極3とそれに接
合して外部の電極となる金属バンプ4及びそれらを固定
するための支持フレーム(i)5より成り立っている。
すなわち、支持フレーム(i)5は、外枠6と基板固定
用枠吊りリード7と基板固定用枠8とタブ吊りリード9
とタブ10より構成されている。このタブ10を中心と
してICチップ1並びに基板2が上下から接着剤などに
より固定された状態となる。基板2の基材としては絶縁
物であれば良い。配線は、ICチップ1のパッド11部
と基板2の配線パッド部12とは金線13等によるワイ
ヤボンディングにて電気的に接続されている。ワイヤボ
ンディングで接続された基板2表面のパッド12からは
基板2裏面にある電極3と導通を得るための配線(図示
せず)がされている。これら電気配線は絶縁物(図示せ
ず)で保護されていることは云うまでもない。基板2裏
面へと導通したものはそれぞれの電極3へと配線されて
いる。この状態で成形金型へ設置され基板2実装面にあ
る電極3を除いた部分全体をレジン14により封止して
保護しパッケージ形状の完成となる。レジン封止後、こ
の電極3へ金属バンプ例えばはんだボール等を接合し電
気配線が完了となり製品となる。EXAMPLE An example of the present invention will be described with reference to FIGS. FIG. 1 is a perspective view showing the outline of the BGA package structure of the first embodiment. Face-up type B
The structure of the GA package is as follows. The IC chip 1, the laminated circuit board 2, the electrodes 3 for external conduction on the board mounting surface, the metal bumps 4 to be bonded to the electrodes 3 to be external electrodes, and the supporting frame for fixing them ( i) It consists of 5.
That is, the support frame (i) 5 includes an outer frame 6, a board fixing frame suspension lead 7, a board fixing frame 8, and a tab suspension lead 9.
And a tab 10. The IC chip 1 and the substrate 2 are fixed from above and below with the tab 10 as the center by an adhesive or the like. The base material of the substrate 2 may be an insulator. The wiring is electrically connected to the pad 11 portion of the IC chip 1 and the wiring pad portion 12 of the substrate 2 by wire bonding with a gold wire 13 or the like. Wirings (not shown) for obtaining conduction with the electrodes 3 on the back surface of the substrate 2 are formed from the pads 12 on the front surface of the substrate 2 which are connected by wire bonding. It goes without saying that these electric wirings are protected by an insulator (not shown). Those that are electrically connected to the back surface of the substrate 2 are wired to the respective electrodes 3. In this state, the entire portion except the electrode 3 on the mounting surface of the substrate 2 installed in the molding die is sealed and protected by the resin 14 to complete the package shape. After resin encapsulation, metal bumps such as solder balls are joined to the electrodes 3 to complete electrical wiring and become a product.
【0052】図2〜図4に製造プロセスの概略とそれぞ
れの概略図を併せて示す。レジン成形は、多数個取りの
成形が通常行われており、この場合の製造プロセスにつ
いて以降説明する。図2は、構成部品であるICチップ
1、基板2、支持フレーム(i)5を組み立てるときの
工程の概略(a)を示したものである。すなわち、支持
フレーム(i)5は複数個の成形ができるように多連と
なり(c)に示すような構造となる。この多連支持フレ
ーム(i)5(c)上の各々のタブ10部にICチップ
1(b)を搭載し接着剤などにより固定する。次に、基
板2(d)を多連支持フレーム(i)5(c)裏側より
タブ10裏側並びに基板固定用枠8部へ接着剤などによ
り固定しタブ10部を間に挟んだ三層構造を製造する。
この多連支持フレーム(i)5(c)の外枠上には各製
造プロセスを自動的に行うためのガイド穴(図示せず)
を設けている。その後、ICチップ1上のパッド部(図
示せず)と基板2上のパット部(図示せず)を金線13
等によるワイヤボンディングを行い基板2との導通を取
りチップ/基板搭載多連支持フレーム15(e)を完成
する。2 to 4 show the outline of the manufacturing process and the respective schematic views. The resin molding is usually carried out by multi-cavity molding, and the manufacturing process in this case will be described below. FIG. 2 shows an outline (a) of a process of assembling the IC chip 1, the substrate 2, and the support frame (i) 5, which are the components. That is, the support frame (i) 5 has a multiple structure so that a plurality of moldings can be formed, and has a structure as shown in (c). The IC chip 1 (b) is mounted on each tab 10 portion on the multiple support frame (i) 5 (c) and fixed by an adhesive or the like. Next, the substrate 2 (d) is fixed from the back side of the multiple support frame (i) 5 (c) to the back side of the tab 10 and the board fixing frame 8 part with an adhesive or the like, and the tab 10 part is sandwiched therebetween. To manufacture.
Guide holes (not shown) for automatically performing each manufacturing process are provided on the outer frame of the multiple support frame (i) 5 (c).
Is provided. After that, a pad portion (not shown) on the IC chip 1 and a pad portion (not shown) on the substrate 2 are connected to the gold wire 13.
Wire bonding is performed by using the above method to establish continuity with the substrate 2 to complete the chip / substrate mounting multiple support frame 15 (e).
【0053】図3に、チップ/基板搭載多連支持フレー
ム15を用いてレジン成形する工程の概略(a)を示
す。ここでは、熱硬化型樹脂であるエポキシレジンを用
いてトランスファ成形する場合について説明する。成形
金型(i)16(c)内に設けられたキャビティ17内
にチップ/基板搭載多連支持フレーム15(b)を設置
する。この時、成形金型(i)16は、エポキシレジン
が硬化する温度に加熱した状態にある。次に、成型加工
されたレジンタブレット(図示せず)を金型内のポット
部(図示せず)に投入しプランジャ(図示せず)にて押
圧する。プランジャ(図示せず)にて押圧されたレジン
14は加熱溶融し金型内のランナ18→ゲート19を流
動しキャビティ17内へと流入し硬化反応により硬化し
成形品となる。キャビティ17内の状態を拡大図(d)
にて説明する。すなわち、上型20と下型21の間に多
連支持フレーム15を挟みキャビティ17内にチップ/
基板を搭載したタブ10部を設置する。この時、チップ
/基板搭載多連支持フレーム15の位置は、支持フレー
ム上に設けた位置決め穴(図示せず)と金型内の位置決
めピン(図示せず)によりキャビティ17内での位置決
めをすることは云うまでもない。このように、キャビテ
ィ17内に設置した状態でレジンを流入させ電極部以外
を全て蓋いレジン封止を完成する。この時、下型21の
キャビティ部に設けた突起部22により基板2実装面側
にある電極3部へのレジン14の侵入を阻止し電極3部
のみを露出した状態でレジン成形を完了する。FIG. 3 shows an outline (a) of a step of resin molding using the chip / substrate mounting multiple support frame 15. Here, a case of transfer molding using an epoxy resin which is a thermosetting resin will be described. A chip / substrate mounting multiple support frame 15 (b) is installed in a cavity 17 provided in a molding die (i) 16 (c). At this time, the molding die (i) 16 is in a state of being heated to a temperature at which the epoxy resin is cured. Next, the molded resin tablet (not shown) is put into a pot (not shown) in the mold and pressed by a plunger (not shown). The resin 14 pressed by a plunger (not shown) is heated and melted, flows through the runner 18 → gate 19 in the mold, flows into the cavity 17, and is cured by a curing reaction to become a molded product. Enlarged view of the inside of the cavity 17 (d)
Will be explained. That is, the multiple support frame 15 is sandwiched between the upper mold 20 and the lower mold 21, and chips /
10 tabs on which a board is mounted are installed. At this time, the chip / substrate mounting multiple support frame 15 is positioned in the cavity 17 by a positioning hole (not shown) provided on the support frame and a positioning pin (not shown) in the mold. Needless to say. In this way, the resin is made to flow in the state of being installed in the cavity 17, and the resin sealing is completed by covering all but the electrode portion. At this time, the resin molding is completed in a state where only the electrode 3 is exposed by preventing the resin 14 from entering the electrode 3 on the mounting surface side of the substrate 2 by the protrusion 22 provided in the cavity of the lower mold 21.
【0054】図4に、成形品〜完成品までの工程の概略
(a)を示す。レジン封止した成形品23(b)は、レ
ジン成形後不用となる支持フレーム外枠6部分並びにゲ
ート19、ランナ18部分は、切断金型24(c)にて
切断され成形品23から分離される。分離された切断成
形品25(d)は次に、外部電極部を形成するための工
程(e)へと進む。すなわち、先に露出させておいた基
板実装面の電極3部へ例えばボール状のはんだ4を供給
し加熱接合し最終的な外部電極部26を完成させて全て
の工程を完了しレジン封止型のBGAパッケージ(f)
を完成する。このように、チップ/基板搭載多連支持フ
レーム15を用いることでレジン封止工程は、現状行わ
れている一般的なトランスファ成形手法でできるため生
産コストの低減、生産効率の向上が図れる。また、チッ
プ/基板をレジン封止することで有機物で構成された基
板の場合は、基板からの吸湿も防止できるため大幅な耐
湿信頼性の向上が図れるものと考える。さらに、稼働時
にチップ発熱が多く冷却する必要がある製品の場合に
は、チップ下のタブ部並びに基板固定枠部分を通して放
熱効果が向上する特徴がある。さらに、高放熱性が必要
となる場合は、先に切断した支持フレーム外枠6部分を
切断せずに放熱板として用いることもできる特徴があ
る。FIG. 4 shows an outline (a) of the steps from the molded product to the finished product. The resin-molded molded product 23 (b) is separated from the molded product 23 by cutting the support frame outer frame 6 portion, the gate 19 and the runner 18 portion, which are unnecessary after resin molding, by the cutting die 24 (c). It The separated cut-molded product 25 (d) then proceeds to step (e) for forming the external electrode portion. That is, for example, a ball-shaped solder 4 is supplied to the electrode 3 portion of the substrate mounting surface that has been exposed previously, and heat bonding is performed to complete the final external electrode portion 26, and all steps are completed to complete the resin sealing type. BGA package (f)
To complete. As described above, by using the multiple chip / substrate mounting support frame 15, the resin sealing step can be performed by a general transfer molding method that is currently performed, so that the production cost can be reduced and the production efficiency can be improved. Further, in the case of a substrate made of an organic substance by sealing the chip / substrate with a resin, it is considered that moisture absorption from the substrate can be prevented and thus the reliability of moisture resistance can be greatly improved. Further, in the case of a product that needs to cool a lot of chip heat during operation, there is a feature that the heat radiation effect is improved through the tab portion under the chip and the substrate fixing frame portion. Further, when high heat dissipation is required, the previously cut support frame outer frame 6 portion can be used as a heat dissipation plate without cutting.
【0055】本発明の第2の実施例を図5に示す。図5
は、支持フレーム構成部の中でタブ吊りリード部及びタ
ブ部のない支持フレーム(ii)27で構成したBGAパ
ッケージ構造の斜視図である。すなわち、ICチップ1
と基板2を直接接着し支持フレーム(ii)27との接着
は、基板2と基板固定用枠8部分で行ったものである。
このような構造とするとパッケージ厚さを薄くできるな
どの効果がある。また、基板2上のパッド12の配置は
自由に設計できる特徴がある。さらに、チップと基板を
接続するワイヤボンディング工程も容易となる特徴があ
る。また、レジン成形は、図3の(c)、(d)に示す
成形金型16を図26に示す成形金型(ii)40構造の
物と入れ替えて行えば良い。また、図4の(c)に示す
切断金型24は成形品形状により入れ替えることは云う
までもない。A second embodiment of the present invention is shown in FIG. Figure 5
FIG. 9 is a perspective view of a BGA package structure including a tab suspension lead portion and a support frame (ii) 27 having no tab portion in the support frame constituent portion. That is, the IC chip 1
The substrate 2 is directly bonded to the supporting frame (ii) 27 by bonding the substrate 2 and the substrate fixing frame 8 portion.
Such a structure is effective in reducing the package thickness. Further, the arrangement of the pads 12 on the substrate 2 is characterized in that it can be freely designed. Further, there is a feature that the wire bonding process for connecting the chip and the substrate is also easy. Further, the resin molding may be carried out by replacing the molding die 16 shown in FIGS. 3C and 3D with a molding die (ii) 40 structure shown in FIG. Needless to say, the cutting die 24 shown in FIG. 4C may be replaced depending on the shape of the molded product.
【0056】本発明の第3の実施例を図6に示す。これ
は、基板固定用枠吊りリード7を曲げて基板固定用枠部
分8を基板2の電極3がある実装面側で固定接着する支
持フレーム(iii)28で構成したBGAパッケージ構
造の斜視図である。このような構造にすると基板2上の
パッド配置は自由となり数が多い場合でも対応ができる
特徴がある。さらに、チップと基板を接続するワイヤボ
ンディング工程も容易となる特徴がある。また、レジン
成形は、図3の(c)、(d)に示す成形金型16を図
27に示す成形金型(iii)41構造の物と入れ替えて
行えば良い。また、図4の(c)に示す切断金型24は
成形品形状により入れ替えることは云うまでもない。A third embodiment of the present invention is shown in FIG. This is a perspective view of a BGA package structure composed of a support frame (iii) 28 for bending the board fixing frame suspension lead 7 and fixing and adhering the board fixing frame portion 8 to the mounting surface side of the board 2 where the electrode 3 is located. is there. With such a structure, the pads on the substrate 2 can be freely arranged, and it is possible to cope with a large number of pads. Further, there is a feature that the wire bonding process for connecting the chip and the substrate is also easy. The resin molding may be performed by replacing the molding die 16 shown in FIGS. 3C and 3D with the molding die (iii) 41 structure shown in FIG. Needless to say, the cutting die 24 shown in FIG. 4C may be replaced depending on the shape of the molded product.
【0057】以上第1〜3の実施例は、基板2の電極3
部以外を全てレジンで封止した構造であり高い耐湿信頼
性を確保できる効果がある。この封止は、無機物による
密封方式を用いても同様の効果があることは云うまでも
ない。The first to third embodiments described above are the electrodes 3 of the substrate 2.
It has a structure in which all parts other than the parts are sealed with resin, which has the effect of ensuring high moisture resistance reliability. It goes without saying that this sealing has the same effect even if a sealing method using an inorganic material is used.
【0058】次に、基板側面までレジン封止したパッケ
ージ構造を説明する。この構造の第4の実施例を図7に
示す。支持フレームの構造は、第1の実施例と同様のも
のである。第5の実施例を図8に示す。支持フレーム構
造は、第2の実施例と同様なものである。Next, a package structure in which the side surface of the substrate is resin-sealed will be described. A fourth embodiment of this structure is shown in FIG. The structure of the support frame is similar to that of the first embodiment. A fifth embodiment is shown in FIG. The support frame structure is similar to that of the second embodiment.
【0059】第4、5の実施例は、基板の電極3数が多
くレジン封止が困難となる場合に容易に対応できる特徴
がある。レジン成形は、図3の(c)、(d)に示す成
形金型16を第4の実施例では図28に示す成形金型
(iv)42構造、第5の実施例では図29に示す成形金
型(v)43構造の物と入れ替えて行えば良い。また、
図4の(c)に示す切断金型24は成形品形状により入
れ替えることは云うまでもない。そして、成形金型のキ
ャビティ部の製作(下型キャビティ部の突起部不用)も
容易になり生産コストも低減できる特徴がある。The fourth and fifth embodiments are characterized in that they can be easily dealt with when the number of electrodes 3 on the substrate is large and resin sealing becomes difficult. The resin molding is performed by using the molding die 16 shown in FIGS. 3C and 3D as the molding die (iv) 42 structure shown in FIG. 28 in the fourth embodiment and shown in FIG. 29 in the fifth embodiment. The molding die (v) 43 may be replaced with the one having the structure. Also,
It goes without saying that the cutting die 24 shown in FIG. 4C may be replaced depending on the shape of the molded product. Further, there is a feature that the production of the cavity portion of the molding die (the projection portion of the lower die cavity portion is unnecessary) is facilitated and the production cost can be reduced.
【0060】次に、チップ/基板搭載面をレジン封止し
たパッケージ構造を説明する。この構造の第6の実施例
を図9に示す。支持フレームの構造は、第1の実施例と
同様のものである。第7の実施例を図10に示す。支持
フレーム構造は、第2の実施例と同様なものである。成
形金型の製作も容易になり生産コストも低減できる特徴
がある。Next, a package structure in which the chip / substrate mounting surface is resin-sealed will be described. A sixth embodiment of this structure is shown in FIG. The structure of the support frame is similar to that of the first embodiment. The seventh embodiment is shown in FIG. The support frame structure is similar to that of the second embodiment. There is a feature that the molding die can be easily manufactured and the production cost can be reduced.
【0061】第6、7の実施例は、基板の電極3数が多
くレジン封止が困難となる場合に容易に対応できる特徴
がある。レジン成形は、図3の(c)、(d)に示す成
形金型16を第6の実施例では図30に示す成形金型
(vi)46構造、第7の実施例では図31に示す成形金
型(vii)47構造の物と入れ替えて行えば良い。ま
た、図4の(c)に示す切断金型24は成形品形状によ
り入れ替えることは云うまでもない。そして、成形金型
のキャビティ部の製作(下型キャビティ部の突起部不
用)も容易になり生産コストも低減できる特徴がある。The sixth and seventh embodiments are characterized in that they can be easily dealt with when the number of electrodes 3 on the substrate is large and resin sealing is difficult. The resin molding is performed by using the molding die 16 shown in FIGS. 3 (c) and 3 (d) as a molding die (vi) 46 structure shown in FIG. 30 in the sixth embodiment and shown in FIG. 31 in the seventh embodiment. It may be replaced with a molding die (vii) 47 structure. Needless to say, the cutting die 24 shown in FIG. 4C may be replaced depending on the shape of the molded product. Further, there is a feature that the production of the cavity portion of the molding die (the projection portion of the lower die cavity portion is unnecessary) is facilitated and the production cost can be reduced.
【0062】以上述べた第1〜7の実施例で使用した基
板材質は有機物で構成されたものを中心に説明したが、
目的に応じて無機物を用いてもなんら支障のないことは
云うまでもない。さらに、第1〜7の実施例で共通して
いえることは、支持フレームを用いることで成形後不用
となるランナ、ゲートの切断時にも基板へのダメージを
なくすことができる。すなわち、レジン封止品は、支持
フレーム外枠とは基板固定用枠吊りリードのみでつなが
っているので切断時に基板に加わる応力をなくすことが
でき信頼性を向上できる効果がある。さらに、稼働時に
チップ発熱が多く高放熱性が必要となる場合は、先に切
断した支持フレーム外枠6部分を切断せずに放熱板とし
て用いることができる特徴がある。The substrate material used in the above-mentioned first to seventh embodiments has been mainly described as being made of an organic material.
It goes without saying that there is no problem even if an inorganic substance is used according to the purpose. Furthermore, what can be said in common to the first to seventh embodiments is that by using the support frame, damage to the substrate can be eliminated even when the runner and the gate, which are unnecessary after molding, are cut. That is, since the resin-sealed product is connected to the outer frame of the support frame only by the frame-fixing frame suspension leads, the stress applied to the substrate at the time of cutting can be eliminated and the reliability can be improved. Further, when the chip generates a lot of heat during operation and high heat dissipation is required, the previously cut support frame outer frame 6 portion can be used as a heat dissipation plate without cutting.
【0063】第1〜7の実施例で用いた支持フレームの
1成形品部分のパターンを図11〜図16に示す。図1
1は、第1、4、6の実施例に用いた支持フレームを示
したものである。外枠6と基板固定用枠8は、基板固定
用枠吊りリード7により連結され、タブ10は、タブ吊
りリード9により基板固定用枠8と連結された構造とな
っている。図12は、第2、5、7の実施例に用いた支
持フレームを示したものである。外枠6と基板固定用枠
8は、基板固定用枠吊りリード7により連結された構造
となっている。図13は、第3の実施例に用いた支持フ
レームを示したものである。外枠6と基板固定用枠8
は、基板固定用枠吊りリード7により連結された構造と
なっている。その基板固定用枠吊りリード7は折り曲げ
られ、基板固定用枠8は外枠6より下の位置にある構造
となっている。ここでは、各要素の連結を4ヶ所で行っ
たものについて述べたが必要に応じて連結するリード数
を増減しても良い。11 to 16 show patterns of one molded product portion of the support frame used in the first to seventh embodiments. Figure 1
Reference numeral 1 shows a support frame used in the first, fourth and sixth embodiments. The outer frame 6 and the substrate fixing frame 8 are connected by a substrate fixing frame suspension lead 7, and the tab 10 is connected by a tab suspending lead 9 to the substrate fixing frame 8. FIG. 12 shows a supporting frame used in the second, fifth and seventh embodiments. The outer frame 6 and the board fixing frame 8 are connected by a board fixing frame suspension lead 7. FIG. 13 shows a supporting frame used in the third embodiment. Outer frame 6 and board fixing frame 8
Has a structure in which they are connected by a frame fixing lead 7 for fixing a substrate. The board fixing frame suspension leads 7 are bent, and the board fixing frame 8 is located below the outer frame 6. Here, the connection of each element is described in four places, but the number of leads to be connected may be increased or decreased as necessary.
【0064】図14〜図16は、基板固定用枠8の形態
でなく4点で接着するような基板固定用リード30形状
としたときの支持フレームの1成形品部分を示したもの
である。このような支持フレームを用いても先に述べた
ことと同様の効果があることは云うまでもない。これら
図11〜図16の支持フレームは、例えば、Fe−Ni
合金、Cu合金等金属材料を用いても良い。また、各要
素の連結を4ヶ所で行ったものについて述べたが必要に
応じて連結するリード数を増減しても良い。FIGS. 14 to 16 show one molded product portion of the support frame when the substrate fixing frame 8 is formed in the shape of the substrate fixing leads 30 which are adhered at four points instead of the form of the substrate fixing frame 8. It goes without saying that the use of such a support frame has the same effect as described above. The support frame shown in FIGS. 11 to 16 is, for example, Fe-Ni.
A metal material such as an alloy or a Cu alloy may be used. Further, although the description has been given of the case where each element is connected at four places, the number of connected leads may be increased or decreased as necessary.
【0065】そして、図14〜図16で説明した支持フ
レームの外枠6には、各製造プロセスでの位置決めをす
るためのガイド穴29を設けた構造となっている。The outer frame 6 of the support frame described with reference to FIGS. 14 to 16 has a structure in which guide holes 29 are provided for positioning in each manufacturing process.
【0066】次に、本発明の第8の実施例であるフェー
スダウンタイプのBGAパッケージ構造の斜視図を図1
7に示す。BGAパッケージの構成は、ICチップ1、
耐熱絶縁性基材上に配線パターンを形成した配線フィル
ム31(以降、配線フィルムと略す)、絶縁性の挿入物
32、配線フィルム31上にある電極33とそれに接合
して外部への電極となる金属バンプ4及びそれらを固定
するための支持フレーム(iv)34より成り立ってい
る。すなわち、支持フレーム(iv)34は、外枠部6と
タブ吊りリード9部とタブ部10より構成されている。
このタブ部10にICチップ1の裏面側を接着剤などに
より固定する。配線は、ICチップ1のパッド部(図示
せず)と配線フィルム31の配線パッド部(図示せず)
を金属接合し電気的に接続されている。このフィルム3
1上のパッドから各々の外部電極33へと配線がつなが
っている。この状態で成形金型へ設置され外部電極33
部分、タブ10の裏面側を除いた部分をレジン14によ
り封止して保護しパッケージ形状の完成となる。レジン
封止後、この電極部33へ金属バンプ4例えばはんだボ
ール等を接合し電気配線が完了となり製品となる。Next, a perspective view of a face-down type BGA package structure according to an eighth embodiment of the present invention is shown in FIG.
7 shows. The structure of the BGA package is IC chip 1,
A wiring film 31 (hereinafter abbreviated as a wiring film) having a wiring pattern formed on a heat-resistant insulating base material, an insulating insert 32, an electrode 33 on the wiring film 31 and an electrode 33 connected to the electrode 33 to serve as an external electrode. It is composed of metal bumps 4 and a supporting frame (iv) 34 for fixing them. That is, the support frame (iv) 34 is composed of the outer frame portion 6, the tab suspension leads 9 and the tab portion 10.
The back surface side of the IC chip 1 is fixed to the tab portion 10 with an adhesive or the like. The wiring is a pad portion (not shown) of the IC chip 1 and a wiring pad portion (not shown) of the wiring film 31.
Are metal-bonded and electrically connected. This film 3
Wiring is connected from the pad on 1 to each external electrode 33. In this state, the external electrode 33 is installed in the molding die.
The portion except for the back surface side of the tab 10 is sealed and protected by the resin 14 to complete the package shape. After resin encapsulation, metal bumps 4 such as solder balls are joined to the electrode portions 33 to complete electrical wiring and become a product.
【0067】製造プロセスは、第1の実施例で説明した
ものと構成部材が異なるので図18にその概略を示す。
レジン成形は、多数個取りの成形が通常行われているの
でこの場合について説明する。図18は、構成部品であ
るICチップ1、配線フィルム31、挿入物32、支持
フレーム(iv)34を組み立てるときの工程の概略
(a)を示したものである。すなわち、支持フレーム
(iv)34は複数個の成形ができるように多連となり
(e)に示すような構造となる。この多連支持フレーム
(iv)34(e)上のタブ部10にICチップ1(d)
を搭載接着する。次に、ICチップ1のパッド部以外の
部分に絶縁性の挿入物32(c)を置き接着する。最後
に、配線フィルム31(b)のパッド部(図示せず)と
チップパッド部(図示せず)の位置合わせをし、挿入物
32(c)と接着する。この多連支持フレーム(iv)3
4(e)の外枠上には各製造プロセスを自動的に行うた
めのガイド穴(図示せず)を設けている。ICチップ1
と配線フィルム31の導通は、例えば、Au、はんだ合
金他の金属材料を加熱接合あるいは導電性樹脂例えば金
属粉入りのエポキシ樹脂他を用いて接着接合する。これ
により、チップ/配線フィルム搭載多連フレーム35
(f)の完成となる。その後は、第1の実施例で説明し
た図3〜図4で示す工程と同様の経過を経る。この工程
の中で、レジン成形は、図3の(c)、(d)に示す成
形金型16を図32に示す成形金型(viii)48の構造
の物と入れ替えて行えば良い。また、図4(c)に示す
切断金型24は成形品形状に合わせて入れ替えることは
云うまでもない。このような構造にするとタブ10裏面
が露出していることより高放熱性を得られる特徴があ
る。さらに、冷却フィン等の強制冷却機構を容易に取り
付けられる特徴がある。また、配線フィルム31上の外
部電極33以外はレジンで封止されるので耐湿信頼性が
向上する特徴がある。The manufacturing process is different from that described in the first embodiment in its constituent members, and therefore its outline is shown in FIG.
Since the resin molding is usually performed in a multi-cavity molding, this case will be described. FIG. 18 shows an outline (a) of a process of assembling the IC chip 1, the wiring film 31, the insert 32, and the support frame (iv) 34, which are the components. That is, the support frame (iv) 34 has multiple structures so that a plurality of moldings can be formed, and has a structure as shown in (e). The IC chip 1 (d) is attached to the tab portion 10 on the multiple support frame (iv) 34 (e).
Mounted and glued. Next, the insulative insert 32 (c) is placed and bonded to a portion of the IC chip 1 other than the pad portion. Finally, the pad portion (not shown) of the wiring film 31 (b) and the chip pad portion (not shown) are aligned and bonded to the insert 32 (c). This multiple support frame (iv) 3
Guide holes (not shown) for automatically performing each manufacturing process are provided on the outer frame 4 (e). IC chip 1
The wiring film 31 and the wiring film 31 are electrically connected to each other by, for example, heat bonding of a metal material such as Au or a solder alloy, or adhesive bonding using a conductive resin such as an epoxy resin containing metal powder. As a result, the chip / wiring film mounted multiple frames 35
(F) is completed. After that, the same process as the process shown in FIGS. 3 to 4 described in the first embodiment is performed. In this step, the resin molding may be performed by replacing the molding die 16 shown in FIGS. 3C and 3D with the structure of the molding die (viii) 48 shown in FIG. Further, it goes without saying that the cutting die 24 shown in FIG. 4 (c) is replaced according to the shape of the molded product. With such a structure, the back surface of the tab 10 is exposed, so that high heat dissipation can be obtained. Further, there is a feature that a forced cooling mechanism such as a cooling fin can be easily attached. Further, since the parts other than the external electrodes 33 on the wiring film 31 are sealed with a resin, the humidity resistance is improved.
【0068】次に、配線フィルム31上の外部電極33
以外は全てレジン14で封止した第9の実施例を図19
に示す。レジン成形は、図3の(c)、(d)に示す成
形金型16を図33に示す成形金型(ix)49の構造の
物と入れ替えて行えば良い。また、図4(c)に示す切
断金型24は成形品形状に合わせて入れ替えることは云
うまでもない。このような構造にすると高い耐湿信頼性
を要求されるものに適した特徴を有したものとなる。Next, the external electrodes 33 on the wiring film 31.
Other than the ninth embodiment, which is sealed with resin 14 except for FIG.
Shown in. The resin molding may be performed by replacing the molding die 16 shown in (c) and (d) of FIG. 3 with the structure of the molding die (ix) 49 shown in FIG. 33. Further, it goes without saying that the cutting die 24 shown in FIG. 4 (c) is replaced according to the shape of the molded product. With such a structure, the structure has characteristics suitable for those requiring high moisture resistance reliability.
【0069】次に、第10の実施例を図20に示す。こ
れは、チップ/配線フィルムパッド部接合部分のみレジ
ン封止したものである。レジン成形は、図3の(c)、
(d)に示す成形金型16を図34に示す成形金型
(x)50の構造の物と入れ替えて行えば良い。また、
図4(c)に示す切断金型24は成形品形状に合わせて
入れ替えることは云うまでもない。このような構造にす
るとパッケージの薄型化に適した特徴を有するものとな
る。Next, a tenth embodiment is shown in FIG. This is one in which only the chip / wiring film pad portion joint portion is resin-sealed. The resin molding is shown in FIG.
The molding die 16 shown in (d) may be replaced with the molding die (x) 50 shown in FIG. 34. Also,
It goes without saying that the cutting die 24 shown in FIG. 4 (c) is replaced according to the shape of the molded product. Such a structure has characteristics suitable for thinning the package.
【0070】本構造において、外部電極数が多くなりチ
ップサイズ内で配置しきれない場合のBGAパッケージ
構造を第11の実施例として図21に示す。支持フレー
ム(v)36は、タブ部10の4辺より拡張タブ37を
必要に応じて張り出させチップ外側電極設置用として用
いる。この拡張タブ37並びにタブ吊りリード9を折り
曲げることでICチップ1上に配される拡張配線フィル
ム38上の電極部39と同じ高さになるように予め高さ
調整をしておく。これにより、拡張配線フィルム38を
接着固定した時の平面度を保持するようにする。この状
態で、レジン封止を行いBGAパッケージとする。製造
プロセスは、図18で説明した各構成部品の組立て工程
を経て第1の実施例で説明した図3〜図4で示す工程と
同様の経過を経る。この工程の中で、レジン成形は、図
3(c)、(d)に示す成形金型16を図35に示す成
形金型(xi)51の構造の物と入れ替えて行えば良い。
また、図4(c)に示す切断金型24は成形品形状に合
わせて入れ替えることは云うまでもない。このように、
支持フレーム(v)36の拡張タブ部37の形状を変更
することで多数の電極数に容易に対応できる特徴があ
る。また、拡張配線フィルム38の平面度も容易に確保
できる特徴がある。そして、タブ部10は露出した状態
であるため、冷却機構を取付けも容易になる特徴があ
る。さらに、拡張タブ部37を通しての放熱効果が大き
い特徴もある。また、レジン封止による耐湿信頼性の向
上は云うまでもない。In this structure, the BGA package structure in the case where the number of external electrodes is too large to be arranged within the chip size is shown in FIG. 21 as an eleventh embodiment. The support frame (v) 36 is used for mounting the chip outer electrode by extending the extension tabs 37 from the four sides of the tab portion 10 as needed. By bending the expansion tab 37 and the tab suspension lead 9, the height is adjusted in advance so as to be the same height as the electrode portion 39 on the expansion wiring film 38 arranged on the IC chip 1. As a result, the flatness when the expansion wiring film 38 is adhesively fixed is maintained. In this state, resin sealing is performed to form a BGA package. The manufacturing process goes through the steps of assembling the constituent parts described with reference to FIG. 18 and the same steps as the steps shown in FIGS. 3 to 4 described in the first embodiment. In this step, the resin molding may be performed by replacing the molding die 16 shown in FIGS. 3C and 3D with the structure of the molding die (xi) 51 shown in FIG.
Further, it goes without saying that the cutting die 24 shown in FIG. 4 (c) is replaced according to the shape of the molded product. in this way,
There is a feature that a large number of electrodes can be easily accommodated by changing the shape of the expansion tab portion 37 of the support frame (v) 36. In addition, the flatness of the extended wiring film 38 can be easily ensured. Since the tab portion 10 is exposed, it is easy to attach the cooling mechanism. Further, there is a feature that the heat radiation effect through the expansion tab portion 37 is large. Needless to say, the moisture resistance reliability is improved by the resin sealing.
【0071】第12の実施例を図22に、第13の実施
例を図23に示す。これは、製品の必要度に応じてレジ
ン14封止部分を変えたものである。レジン成形は、図
3(c)、(d)に示す成形金型16を第12の実施例
では図36に示す成形金型(xii)52の構造の物と、
第13の実施例では図37に示す成形金型(Xiii)53
の構造の物と入れ替えて行えば良い。また、図4(c)
に示す切断金型24は成形品形状に合わせて入れ替える
ことは云うまでもない。これら、パッケージ構造も第1
1の実施例で述べたと同様の特徴を備えていることは云
うまでもない。A twelfth embodiment is shown in FIG. 22 and a thirteenth embodiment is shown in FIG. In this, the resin 14 sealing portion is changed according to the necessity of the product. The resin molding is performed by using the molding die 16 shown in FIGS. 3C and 3D and the structure of the molding die (xii) 52 shown in FIG. 36 in the twelfth embodiment.
In the thirteenth embodiment, the molding die (Xiii) 53 shown in FIG. 37 is used.
You can replace it with the one of the structure. In addition, FIG.
It goes without saying that the cutting die 24 shown in (4) is replaced according to the shape of the molded product. These are the first package structures
It goes without saying that it has the same features as those described in the first embodiment.
【0072】第8〜13の実施例で共通していえること
は、支持フレームを用いることで成形後不用となるラン
ナ、ゲートの切断時にも基板へのダメージをなくすこと
ができる。すなわち、レジン封止品は、支持フレーム外
枠とはタブ吊りリードのみでつながっているので切断時
にチップ,配線フィルムに加わる応力をなくすことがで
き信頼性を向上できる効果がある。さらに、稼働時にチ
ップ発熱が多く高放熱性が必要となる場合は、拡張タブ
部が放熱板となり冷却効率が高くなる特徴がある。そし
て、先に切断した支持フレーム外枠6部分を切断せずに
放熱板として用いることもできる特徴がある。What is common to the eighth to thirteenth embodiments is that by using the supporting frame, damage to the substrate can be eliminated even when the runner and the gate, which are unnecessary after molding, are cut. That is, since the resin-sealed product is connected to the outer frame of the support frame only by the tab suspension leads, the stress applied to the chip and the wiring film at the time of cutting can be eliminated and the reliability can be improved. Further, when the chip generates a large amount of heat during operation and high heat dissipation is required, the expansion tab portion serves as a heat dissipation plate, which has a characteristic of enhancing cooling efficiency. Further, there is a feature that the previously cut support frame outer frame 6 portion can be used as a heat dissipation plate without being cut.
【0073】第8〜13の実施例で用いた支持フレーム
の1成形品部分のパターンを図24、図25にまとめ
た。図24は、第8〜10の実施例に用いた支持フレー
ムを示したものである。外枠6とタブ10はタブ吊りリ
ード9で連結された構造となっている。図25は、第1
1〜13の実施例に用いた支持フレームを示したもので
ある。外枠6とタブ10はタブ吊りリード9で連結さ
れ、タブ10の4辺からは拡張タブ37が張り出した構
造となっている。その拡張タブ37とタブ吊りリード9
は折り曲げられ、拡張配線フィルム38上の電極部39
が全て同じ高さになるように予め高さ調整された構造と
なっている。ここでは、各要素の連結を4ヶ所で行った
ものについて述べたが必要に応じて連結するリードの数
を増減しても良い。また、図24、図25の支持フレー
ムは、例えば、Fe−Ni合金、Cu合金他の金属材料
を用いても良い。そして、図24、図25の支持フレー
ムはの外枠6には、各製造プロセスでの位置決めをする
ためのガイド穴29を設けた構造となっている。The patterns of one molded product portion of the support frame used in the eighth to thirteenth examples are summarized in FIGS. FIG. 24 shows a supporting frame used in the eighth to tenth embodiments. The outer frame 6 and the tab 10 are connected by a tab suspension lead 9. FIG. 25 shows the first
It is what shows the support frame used for the Examples 1-13. The outer frame 6 and the tab 10 are connected by a tab suspension lead 9, and the extension tabs 37 project from the four sides of the tab 10. The expansion tab 37 and the tab suspension lead 9
Is bent and the electrode portion 39 on the extended wiring film 38 is bent.
The height is adjusted in advance so that all of them have the same height. Here, the connection of each element was described at four places, but the number of leads to be connected may be increased or decreased as necessary. Further, the support frame in FIGS. 24 and 25 may be made of, for example, a metal material such as Fe—Ni alloy, Cu alloy or the like. The outer frame 6 of the supporting frame shown in FIGS. 24 and 25 has a structure in which a guide hole 29 is provided for positioning in each manufacturing process.
【0074】第1、2、3、8、9、11、12の実施
例を成形する上では、成形品にボイド等が発生する外
観不良をなくすこと、はんだバンプ等を接合する上で
基板電極表面にレジンバリの発生がないこと、の2つの
課題を解決することが必要である。そこで、以下におい
て、該2つの問題を解決する方法をそれぞれ説明する。In molding the first, second, third, eighth, ninth, eleventh, and twelfth embodiments, it is necessary to eliminate appearance defects such as voids in the molded product and to bond the solder bumps and the like to the substrate electrode. It is necessary to solve the two problems that no resin burr is generated on the surface. Therefore, methods for solving the two problems will be described below.
【0075】の問題を解決するための方法について説
明する。A method for solving the above problem will be described.
【0076】まず、上記実施例のパッケージを成形した
ときのレジン充填状態を、模式的に図38〜図40を用
いて説明する。これは、課題のボイド発生過程とそれ
を防ぐための方式を示したものである。First, the resin filled state when the package of the above embodiment is molded will be schematically described with reference to FIGS. 38 to 40. This shows the problem void generation process and the method for preventing it.
【0077】図38は、成形時のレジン充填状態を模式
的に表したものである。FIG. 38 schematically shows a resin filled state at the time of molding.
【0078】図38(a)はゲート19を通過したレジ
ン14がキャビティ内を充填する過程を示す。図38
(b)は、図38(a)のI−I線断面図である。図3
9(a)、図39(b)は、その後のレジン充填状態を
示したものである。FIG. 38A shows a process in which the resin 14 having passed through the gate 19 fills the inside of the cavity. Figure 38
38B is a sectional view taken along the line I-I of FIG. Figure 3
9 (a) and FIG. 39 (b) show the subsequent resin filling state.
【0079】実線54は上型キャビティ部のレジン流動
先端を、また、破線54は、同時刻の下型キャビティ部
のレジン流動先端を、模式的に示したものである。The solid line 54 schematically shows the resin flow front end of the upper mold cavity portion, and the broken line 54 shows the resin flow front end of the lower mold cavity portion at the same time.
【0080】図39からわかるように、上型キャビティ
56部と下型キャビティ57部とではレジン流路の形状
が大きく異なる。このため、レジン流動時には上型キャ
ビティ部56の方が下型キャビティ57部に比べ大幅に
早く充填が完了する。流路が複雑である下型キャビティ
57部は、これに遅れて充填される。上型キャビティ5
6部の充填が完了した後、下型キャビティ57部では、
4辺周囲より中央部に向かってレジンの充填が進んでい
く。このため、図39に示されているように、下型キャ
ビティ57部では、下型キャビティ内の空気(ボイド)
58が逃げ場を失い閉じ込められた状態となる。As can be seen from FIG. 39, the upper mold cavity 56 and the lower mold cavity 57 have greatly different resin flow channel shapes. For this reason, when the resin flows, the filling of the upper mold cavity portion 56 is completed much faster than the filling of the lower mold cavity portion 57. The lower die cavity 57, which has a complicated flow path, is filled later than this. Upper mold cavity 5
After filling 6 parts, in the lower mold cavity 57 parts,
The resin filling proceeds from the four sides toward the center. Therefore, as shown in FIG. 39, in the lower mold cavity 57, air (voids) in the lower mold cavity is generated.
58 loses his escape and becomes trapped.
【0081】そして、最終的にレジン充填が完了した状
態でも、図40に示すとおり、下型キャビティ57の中
央部に空気(ボイド)58が残ったままとなり、成形不
良となる。Even when the resin filling is finally completed, as shown in FIG. 40, the air (void) 58 remains in the center of the lower mold cavity 57, resulting in defective molding.
【0082】本発明では成形金型の下型キャビティ部に
エアベントを設けることで、ボイド58を無くして成形
不良を防いでいる。以下、該成形金型を、第14の実施
例として図41〜図42を用いて説明する。In the present invention, an air vent is provided in the lower mold cavity of the molding die to eliminate the void 58 and prevent defective molding. Hereinafter, the molding die will be described as a fourteenth embodiment with reference to FIGS.
【0083】図41は、下型キャビティ部57の中央部
分を拡大したものである。本実施例では、ボイドとなる
空気を逃がすための通路(以降、エアベントと呼ぶ)5
9を、下型キャビティ部57に設けている。FIG. 41 is an enlarged view of the central portion of the lower die cavity portion 57. In this embodiment, a passage (hereinafter, referred to as an air vent) 5 for letting out air that becomes a void is provided.
9 is provided in the lower mold cavity portion 57.
【0084】エアベントは、空気のみを逃し、レジンは
侵入できないような大きさとしなければならない。この
ような大きさの孔を直接形成することは技術的に困難で
あるため、本発明では、下型を複数の部品に分割し、こ
れら部品同士の境界においてエアベントを形成してい
る。具体的には、下型キャビティ部57にある程度の大
きさを孔を設け、該孔に、分割部品60を栓のごとく嵌
合させている。そして、両者の境界面61に所定のすき
まを残すことで、該すきまをエアベント59としてい
る。従って、ボイドは、該エアベント59をとおって、
下型キャビティ57の厚さ方向へと逃げることになる。The air vent must be sized so that only air escapes and no resin can enter. Since it is technically difficult to directly form a hole having such a size, in the present invention, the lower mold is divided into a plurality of parts, and the air vent is formed at the boundary between these parts. Specifically, the lower mold cavity portion 57 is provided with a hole having a certain size, and the split component 60 is fitted into the hole like a stopper. Then, by leaving a predetermined clearance on the boundary surface 61 between the two, the clearance serves as the air vent 59. Therefore, the void passes through the air vent 59,
It will escape in the thickness direction of the lower mold cavity 57.
【0085】下型キャビティ部57には、既に述べたと
おり、電極部を残すための突起部22が格子状に設けら
れている。分割部品60の上面にも、同様に、突起部2
2を設けている。As described above, the lower mold cavity portion 57 is provided with the projections 22 for leaving the electrode portions in a grid pattern. Similarly, on the upper surface of the split part 60, the protrusion 2
2 is provided.
【0086】さらに、本実施例では、この分割部品60
に突出しピンも兼ねさせている。つまり、該分割部品6
0を必要に応じてキャビティ57の内側方向へ突き出す
ようにすることで、成形品23の離型を助ける。該分割
部品60の突出し動作は、分割部品60の外側端部を、
上下方向に移動可能に構成された固定板63に取り付け
ることで実現している。これにより、固定板63の上下
方向への移動に伴って、分割部品60はキャビティ内へ
突出可能となっている。Further, in the present embodiment, this divided part 60
It also protrudes to double as a pin. That is, the divided parts 6
By projecting 0 toward the inside of the cavity 57 as necessary, the mold release of the molded product 23 is assisted. The protruding operation of the divided part 60 causes the outer end of the divided part 60 to
It is realized by attaching to a fixed plate 63 that is configured to be movable in the vertical direction. As a result, the split component 60 can project into the cavity as the fixing plate 63 moves in the vertical direction.
【0087】このような金型を用いた場合の一連の成形
工程を図42を用いて説明する。A series of molding steps using such a die will be described with reference to FIG.
【0088】図42(a)は、金型キャビティ内に設置
した支持フレーム5(ここでは、実施例1を例に取
る。)、基板2、ICチップ1のキャビティ中央部を拡
大した断面を示したものである。FIG. 42A shows an enlarged cross section of the support frame 5 installed in the mold cavity (here, the first embodiment is taken as an example), the substrate 2, and the central portion of the cavity of the IC chip 1. It is a thing.
【0089】図42(b)はレジン14の充填過程を示
したものである。閉じ込められたボイド58は、エアベ
ント59を通じて、下型キャビティの厚さ方向に流れ
て、キャビティの外へと排出される。図中、該ボイト5
8の流れを矢印で示した。FIG. 42B shows the filling process of the resin 14. The trapped void 58 flows through the air vent 59 in the thickness direction of the lower mold cavity and is discharged to the outside of the cavity. In the figure, the Voith 5
The flow of 8 is indicated by an arrow.
【0090】図42(c)は、レジン14の充填および
加熱硬化完了後に成形品を離型する際の様子を示したも
のである。固定板63を金型に接近するように移動させ
ると、分割部品60はキャビティ内部へ突出した状態と
なる。これにより成形品23は金型から離型される。ま
た、エアベント59にわずかにレジンが侵入することで
生じたレジンバリ64も、分割部品60の該摺動動作に
伴って剥がれ落ちる。従って、次の成形時にはエアベン
ト59は再び正常な状態に戻る。FIG. 42 (c) shows a state where the molded product is released from the mold after the resin 14 is filled and the heat curing is completed. When the fixing plate 63 is moved so as to approach the mold, the split component 60 is in a state of protruding inside the cavity. As a result, the molded product 23 is released from the mold. Further, the resin burr 64, which is generated when the resin slightly invades the air vent 59, also peels off along with the sliding operation of the divided component 60. Therefore, at the next molding, the air vent 59 returns to the normal state again.
【0091】ここでは下型キャビティ部を2分割した場
合について述べたが必要に応じて複数個の分割をしても
なんら差し支えないことは云うまでもない。Here, the case where the lower mold cavity portion is divided into two has been described, but it goes without saying that a plurality of divisions may be made if necessary.
【0092】さらに、分割部品60の形状は矩形であっ
たが他の形状(長方形、円形他)でもなんら差し支えな
いことは云うまでもない。Furthermore, although the shape of the divided part 60 is rectangular, it goes without saying that other shapes (rectangular, circular, etc.) may be used.
【0093】また、レジンバリの除去を容易にするため
の表面処理、例えば、ポリ4フッ化エチレンコーティン
グ他の処理を行ってもなんら差し支えないことは云うま
でもない。Further, it goes without saying that surface treatment for facilitating the removal of resin burrs, for example, polytetrafluoroethylene coating or other treatment may be performed.
【0094】このように下型キャビティ部にエアベント
を設けることによりボイドをなくすことができる。さら
に、エアベントを設けるための構成部品(ここでは、分
割部品60)に突出しピンを兼ねさせることで、エアベ
ント部に付着したレジンバリを自動的に除去できる。そ
のため、モールド工程の自動化が容易である。By providing the air vent in the lower mold cavity in this way, voids can be eliminated. Furthermore, the resin burr adhering to the air vent portion can be automatically removed by making the component for providing the air vent (here, the split component 60) also serve as the projecting pin. Therefore, automation of the molding process is easy.
【0095】次に、上記課題の基板電極表面上のレジ
ンバリ発生過程とそれを防ぐための方法を説明する。Next, the process for generating resin burrs on the surface of the substrate electrode which is the subject and the method for preventing it will be described.
【0096】その前に、レジンバリの発生過程について
図43を用いて説明する。Before that, the generation process of resin burr will be described with reference to FIG.
【0097】図43(a)は、基板電極部と下型キャビ
ティ突起部を拡大した断面を示したものである。FIG. 43 (a) shows an enlarged cross section of the substrate electrode portion and the lower mold cavity protrusion portion.
【0098】基板2の電極3の周辺や配線(図示せず)
は、絶縁物65で覆われている。キャビティ内では、基
板2の電極表面66と、下型キャビティの突起部22の
登頂部67と、が接した状態となっている。つまり、固
体表面同士が接している。該接触部分をさらに拡大し模
式的に描いたのが図43(b)である。電極表面66お
よび登頂部67は、共にその表面に微細な凹凸がある。
そのため、両者の接触部には、隙間68が存在する。こ
のような隙間68のある状態でレジン成形を行うと、図
43(c)のように、この隙間68へレジン14が侵入
し、レジンバリ64として電極表面66に残ることにな
る。Around the electrode 3 of the substrate 2 and wiring (not shown)
Are covered with an insulator 65. Inside the cavity, the electrode surface 66 of the substrate 2 and the climbing portion 67 of the protrusion 22 of the lower mold cavity are in contact with each other. That is, the solid surfaces are in contact with each other. FIG. 43 (b) is a diagram in which the contact portion is further enlarged and schematically drawn. Both the electrode surface 66 and the climbing portion 67 have fine irregularities on their surfaces.
Therefore, a gap 68 exists at the contact portion between the two. When resin molding is performed with such a gap 68, as shown in FIG. 43C, the resin 14 enters the gap 68 and remains on the electrode surface 66 as a resin burr 64.
【0099】さらに、基板全体から見ると、基板自体の
反り変形や厚さバラツキに起因したレジンバリの発生も
考えられる。Further, when viewed from the entire substrate, it is conceivable that resin burrs may be generated due to warp deformation and thickness variation of the substrate itself.
【0100】これら要因に起因したレジンバリの発生を
防止する方法としては、基板を下型キャビティの突起部
に強制的に押し付けることで隙間を無くす方法が考えら
れる。しかし、この方法では、押し付ける力によって基
板が損傷すること等が考えられる。そのため、本発明で
は、離型剤あるいはゴム系樹脂を用いてこの隙間を埋め
ることで、レジンバリを防ぐ方法を提案する。以下、離
型剤を用いる方法を第15の実施例として、また、ゴム
系樹脂を用いる方法を第16の実施例として説明する。As a method of preventing the occurrence of resin burr caused by these factors, a method of eliminating the gap by forcibly pressing the substrate against the protrusion of the lower mold cavity can be considered. However, in this method, the substrate may be damaged by the pressing force. Therefore, the present invention proposes a method of preventing the resin burr by filling the gap with a release agent or a rubber resin. Hereinafter, a method using a release agent will be described as a fifteenth example, and a method using a rubber resin will be described as a sixteenth example.
【0101】第15の実施例を図44〜図45を用いて
説明する。A fifteenth embodiment will be described with reference to FIGS.
【0102】まず、基板2の電極3と同一のパターンで
配置されたダミー突起物69を備えた、ダミーの型71
を用意する。そして、該ダミー突起物69の登頂部に離
型剤70を塗布する(図44(a)参照)。ダミー突起
物69への離型剤の塗布は、例えば、離型剤を塗布した
板等に、該ダミー突起物69を当てることで容易に可能
である。離型剤としては、例えば、溶剤に分散させた、
シリコーン樹脂系のものあるいはポリ4フッ化エチレン
樹脂系のものがよい。また、成形温度付近で液状に近い
状態となるものであれば、ワックス系のものでも良い。First, a dummy mold 71 having dummy protrusions 69 arranged in the same pattern as the electrodes 3 on the substrate 2 is formed.
To prepare. Then, the mold release agent 70 is applied to the top of the dummy protrusion 69 (see FIG. 44A). The release agent may be applied to the dummy protrusions 69, for example, by applying the release agent 69 to a plate or the like coated with the release agent. As the release agent, for example, dispersed in a solvent,
A silicone resin type or a polytetrafluoroethylene resin type is preferable. A wax type may be used as long as it is in a liquid state near the molding temperature.
【0103】次に、基板2を、ダミーの型71に乗せる
(図44(b)参照)。この場合、ダミー突起物69
と、電極3との位置あわせを行っておく。これにより、
電極3の表面(電極表面66)へ離型剤70を転写する
ことができる(図44(c)参照)。Next, the substrate 2 is placed on the dummy mold 71 (see FIG. 44B). In this case, the dummy protrusion 69
And the electrode 3 are aligned with each other. This allows
The release agent 70 can be transferred to the surface of the electrode 3 (electrode surface 66) (see FIG. 44 (c)).
【0104】このようにして電極表面66に離型剤70
を転写された基板2を、レジン成形用の金型にいれる。
すると、基板2の電極表面66と、下型キャビティの突
起部22の登頂部67とは、離型剤70を介して接触し
た状態となる(図45(a)参照)。In this way, the release agent 70 is applied to the electrode surface 66.
Substrate 2 on which is transferred is placed in a mold for resin molding.
Then, the electrode surface 66 of the substrate 2 and the climbing portion 67 of the protrusion 22 of the lower mold cavity are in contact with each other via the release agent 70 (see FIG. 45 (a)).
【0105】電極表面66と突起部22の表面との間の
隙間は、離型剤70によって埋めらる。これにより、成
形時に該隙間にレジンが侵入することは妨げられ、レジ
ンバリの発生を防ぐことができる(図45(b)参
照)。The gap between the electrode surface 66 and the surface of the protrusion 22 is filled with the release agent 70. As a result, the resin is prevented from entering the gap during molding, and resin burrs can be prevented from occurring (see FIG. 45 (b)).
【0106】成形後、電極表面66並びに登頂部67に
は離型剤70が付着している(図45(c)参照)。従
って、これを除去した後、電極表面66にはんだバンプ
他の外部電極を形成することで、パッケージが完成す
る。After molding, a release agent 70 is attached to the electrode surface 66 and the climbing portion 67 (see FIG. 45 (c)). Therefore, after this is removed, solder bumps and other external electrodes are formed on the electrode surface 66 to complete the package.
【0107】第16の実施例を図46〜図47を用いて
説明する。A sixteenth embodiment will be described with reference to FIGS. 46 to 47.
【0108】該方法では、予め特別の金型を準備してお
く必要がある。先ず、金型の準備段階を説明する。In this method, it is necessary to prepare a special mold in advance. First, the preparation stage of the mold will be described.
【0109】先ず、基板2の電極3に、熱硬化型のゴム
系樹脂72を塗布する(図46(a))。熱硬化型のゴ
ム系樹脂としては、例えば、シリコーン樹脂系やポリ4
フッ化エチレン系のものが良い。該ゴム系樹脂72の塗
布は、実施例15における離型剤の塗布方法と同様の方
法を適用可能である。First, a thermosetting rubber resin 72 is applied to the electrode 3 of the substrate 2 (FIG. 46 (a)). Examples of thermosetting rubber-based resins include silicone resin-based and poly-4
Fluorinated ethylene type is preferable. The rubber-based resin 72 can be applied by the same method as the method of applying the release agent in the fifteenth embodiment.
【0110】続いて、該基板2を成形用の金型に載せる
(図46(b)参照)ことで、下型キャビティの突起部
22にゴム系樹脂72を転写する(図46(c)参
照)。この後、所定の硬化条件にてゴム系樹脂72を硬
化させる。Then, the substrate 2 is placed on a molding die (see FIG. 46 (b)) to transfer the rubber resin 72 to the projection 22 of the lower die cavity (see FIG. 46 (c)). ). Then, the rubber resin 72 is cured under predetermined curing conditions.
【0111】このようにして突起部22にゴム系樹脂7
2を備えた金型を作製することができる。次に、この金
型を用いてのレジン成形の様子を図47を用いて説明す
る。In this way, the rubber resin 7 is applied to the protrusion 22.
It is possible to manufacture a mold provided with 2. Next, the manner of resin molding using this mold will be described with reference to FIG.
【0112】基板2を先の金型にいれると、基板2の電
極表面66と、下型キャビティの突起部22とは、ゴム
系樹脂硬化物73を介して接触した状態となる(図47
(a)参照))。先に述べたとおり、レジン成形時に
は、下型キャビティ部よりも早い時期に上型キャビティ
の方にレジンが充填される(図38〜図40参照)。従
って、下型キャビティ部へのレジン充填が起こっている
時、上型キャビティ部に充填されているレジンによっ
て、基板2は、下型キャビティの突起部22側へ押し付
けられている。このように基板2が下側に押しつけられ
ることで、電極表面66とゴム系樹脂硬化物73とは密
着する。さらに、これに伴って該ゴム系樹脂硬化物73
が突起物22の表面凹凸に倣って弾性変形することで、
電極表面66と、ゴム系樹脂硬化物73との隙間は埋め
られる(図47(b)参照)。これにより成形時に両者
の間にレジンが侵入し、レジンバリが発生するのを防ぐ
ことができる。When the substrate 2 is put into the former mold, the electrode surface 66 of the substrate 2 and the projection 22 of the lower mold cavity are in contact with each other through the rubber-based resin cured product 73 (FIG. 47).
(See (a))). As described above, during resin molding, the upper mold cavity is filled with the resin earlier than the lower mold cavity portion (see FIGS. 38 to 40). Therefore, when the lower die cavity is being filled with resin, the substrate 2 is pressed against the protrusion 22 side of the lower die cavity by the resin filled in the upper die cavity. By pressing the substrate 2 downward in this manner, the electrode surface 66 and the rubber-based resin cured product 73 are brought into close contact with each other. Further, along with this, the rubber-based resin cured product 73
Elastically deforms following the surface irregularities of the protrusions 22,
The gap between the electrode surface 66 and the rubber-based resin cured product 73 is filled (see FIG. 47 (b)). As a result, it is possible to prevent the resin from invading between the two during molding and causing resin burrs.
【0113】成形終了後に成形品23を離型すれば、弾
性変形していたゴム系樹脂硬化物73は元の状態に復元
する(図47(c)参照)。従って、該金型は、そのま
ま次回の成形に用いることができる。When the molded product 23 is released after the molding is completed, the elastically deformed rubber-based resin cured product 73 is restored to the original state (see FIG. 47 (c)). Therefore, the mold can be used for the next molding as it is.
【0114】この後、基板2の電極3上にはんだバンプ
他の外部電極を形成することで、パッケージは完成す
る。Thereafter, external electrodes such as solder bumps are formed on the electrodes 3 of the substrate 2 to complete the package.
【0115】第15の実施例および第16の実施例の効
果を説明する。The effects of the fifteenth embodiment and the sixteenth embodiment will be described.
【0116】電極表面66にレジンバリができている
と、当該電極表面にははんだバンプを形成することがで
きない。従って、ここでははんだバンプの形成時の歩留
まりに基づいて効果を検討する。はんだバンプ形成可能
率を図48に示した。ここに示したデータは、ここで
は、電極数が400ヶの場合の例である。If resin burrs are formed on the electrode surface 66, solder bumps cannot be formed on the electrode surface. Therefore, here, the effect is examined based on the yield at the time of forming the solder bumps. The solder bump formability is shown in FIG. The data shown here is an example when the number of electrodes is 400.
【0117】基板電極表面と金型突起部との間に柔軟物
がない方式においては、はんだバンプ形成率は、約50
%であった。これに対して柔軟物(上述の離型剤70あ
るいはゴム系樹脂硬化物72)を金型突起部に設けた第
15、16の実施例では、ほぼ100%の値となってい
た。従って、第15、16の実施例のように基板電極表
面と金型突起部との間に柔軟物を介在させることで、基
板の反りや厚さのバラツキを吸収し、また、両表面の密
着性も向上させて、レジンバリの発生を防止できる。In the system in which there is no flexible material between the substrate electrode surface and the mold protrusion, the solder bump formation rate is about 50.
%Met. On the other hand, in the fifteenth and sixteenth examples in which the soft material (the releasing agent 70 or the rubber-based resin cured material 72 described above) is provided on the mold protrusion, the value is almost 100%. Therefore, as in the fifteenth and sixteenth embodiments, by interposing a flexible object between the substrate electrode surface and the mold protrusion, it is possible to absorb the warp of the substrate and the variation in the thickness, and to adhere the both surfaces to each other. The property can be improved and the occurrence of resin burr can be prevented.
【0118】ここでは、離型剤、ゴム系硬化物について
述べたが成形温度にて変形する柔軟物であれば同様の効
果があることは云うまでもない。Here, the releasing agent and the rubber-based cured product are described, but it goes without saying that the same effect can be obtained as long as it is a flexible product which is deformable at the molding temperature.
【0119】[0119]
【発明の効果】本発明によれば、支持フレームを用いる
ことで生産性の向上、低価格化を図ることが容易とな
る。また、BGA素子をレジン封止することで耐湿信頼
性等の大幅な向上が図れる。また、第11〜13の実施
例のように電極数が多くチップ外側にも電極を配置する
ような構造においても、支持フレームの構造の中でタブ
の形状を変更した拡張タブ形状とすることで容易に対応
できる。これら、支持フレームを用いることで、通常行
われている成形手法を取り入れることで成形工程の自動
化、省人化が容易であり、生産効率の向上、安定生産が
可能となる。According to the present invention, by using the support frame, it is easy to improve the productivity and reduce the cost. Further, by sealing the BGA element with a resin, it is possible to greatly improve the moisture resistance reliability and the like. Further, even in the structure in which the number of electrodes is large and the electrodes are arranged on the outside of the chip as in the eleventh to thirteenth embodiments, by changing the shape of the tab in the structure of the support frame, the expanded tab shape can be obtained. It can be handled easily. By using these supporting frames, automation of the molding process and labor saving can be facilitated by incorporating a commonly used molding method, and production efficiency can be improved and stable production can be achieved.
【0120】レジン成形時に発生するボイドや基板電極
表面のレジンバリを防止する成形金型構造により生産効
率の向上、安定生産が可能となる。A molding die structure that prevents voids generated during resin molding and resin burrs on the surface of the substrate electrode can improve production efficiency and enable stable production.
【図1】第1の実施例のBGAパッケージ構造の斜視図
である。FIG. 1 is a perspective view of a BGA package structure according to a first embodiment.
【図2】チップ/基板搭載多連フレーム完成までの工程
図である。FIG. 2 is a process drawing until completion of a chip / board mounted multiple frame.
【図3】レジン成形するまでの工程図である。FIG. 3 is a process drawing up to resin molding.
【図4】成形品から完成までの工程図である。FIG. 4 is a process drawing from a molded product to completion.
【図5】第2の実施例のBGAパッケージ構造の斜視図
である。FIG. 5 is a perspective view of a BGA package structure according to a second embodiment.
【図6】第3の実施例のBGAパッケージ構造の斜視図
である。FIG. 6 is a perspective view of a BGA package structure according to a third embodiment.
【図7】第4の実施例のBGAパッケージ構造の斜視図
である。FIG. 7 is a perspective view of a BGA package structure according to a fourth embodiment.
【図8】第5の実施例のBGAパッケージ構造の斜視図
である。FIG. 8 is a perspective view of the BGA package structure of the fifth embodiment.
【図9】第6の実施例のBGAパッケージ構造の斜視図
である。FIG. 9 is a perspective view of a BGA package structure according to a sixth embodiment.
【図10】第7の実施例のBGAパッケージ構造の斜視
図である。FIG. 10 is a perspective view of a BGA package structure according to a seventh embodiment.
【図11】第1、4、6の実施例で用いた支持フレーム
の形状図である。FIG. 11 is a shape diagram of a support frame used in the first, fourth and sixth embodiments.
【図12】第2、5、7の実施例で用いた支持フレーム
の形状図である。FIG. 12 is a shape diagram of a support frame used in the second, fifth and seventh embodiments.
【図13】第3の実施例で用いた支持フレームの形状図
である。FIG. 13 is a shape diagram of a support frame used in a third embodiment.
【図14】支持フレームの形状を変えたときの形状図で
ある。FIG. 14 is a shape diagram when the shape of the support frame is changed.
【図15】支持フレームの形状を変えたときの形状図で
ある。FIG. 15 is a shape diagram when the shape of the support frame is changed.
【図16】支持フレームの形状を変えたときの形状図で
ある。FIG. 16 is a shape diagram when the shape of the support frame is changed.
【図17】第8の実施例のBGAパッケージ構造の斜視
図である。FIG. 17 is a perspective view of a BGA package structure according to an eighth embodiment.
【図18】チップ/配線フィルム搭載多連フレーム完成
までの工程図である。FIG. 18 is a process drawing up to the completion of a chip / wiring film mounted multiple frame.
【図19】第9の実施例のBGAパッケージ構造の斜視
図である。FIG. 19 is a perspective view of a BGA package structure according to a ninth embodiment.
【図20】第10の実施例のBGAパッケージ構造の斜
視図である。FIG. 20 is a perspective view of a BGA package structure according to a tenth embodiment.
【図21】第11の実施例のBGAパッケージ構造の斜
視図である。FIG. 21 is a perspective view of the BGA package structure of the eleventh embodiment.
【図22】第12の実施例のBGAパッケージ構造の斜
視図である。FIG. 22 is a perspective view of a BGA package structure according to a twelfth embodiment.
【図23】第13の実施例のBGAパッケージ構造の斜
視図である。FIG. 23 is a perspective view of a BGA package structure according to a thirteenth embodiment.
【図24】第8、9、10の実施例で用いた支持フレー
ムの形状図である。FIG. 24 is a shape view of a support frame used in eighth, ninth and tenth examples.
【図25】第11、12、13の実施例で用いた支持フ
レームの形状図である。FIG. 25 is a shape view of the support frame used in the eleventh, twelfth, and thirteenth embodiments.
【図26】第2の実施例を成形するときの成形金型の斜
視図である。FIG. 26 is a perspective view of a molding die when molding a second embodiment.
【図27】第3の実施例の成形するときの成形金型の斜
視図である。FIG. 27 is a perspective view of a molding die when molding according to a third embodiment.
【図28】第4の実施例の成形するときの成形金型の斜
視図である。FIG. 28 is a perspective view of a molding die when molding according to a fourth embodiment.
【図29】第5の実施例の成形するときの成形金型の斜
視図である。FIG. 29 is a perspective view of a molding die when molding according to a fifth embodiment.
【図30】第6の実施例の成形するときの成形金型の斜
視図である。FIG. 30 is a perspective view of a molding die when molding according to a sixth embodiment.
【図31】第7の実施例の成形するときの成形金型の斜
視図である。FIG. 31 is a perspective view of a molding die when molding according to a seventh embodiment.
【図32】第8の実施例の成形するときの成形金型の斜
視図である。FIG. 32 is a perspective view of a molding die when molding according to an eighth embodiment.
【図33】第9の実施例の成形するときの成形金型の斜
視図である。FIG. 33 is a perspective view of a molding die when molding is performed in the ninth embodiment.
【図34】第10の実施例の成形するときの成形金型の
斜視図である。FIG. 34 is a perspective view of a molding die when molding the tenth embodiment.
【図35】第11の実施例の成形するときの成形金型の
斜視図である。FIG. 35 is a perspective view of a molding die when molding the eleventh embodiment.
【図36】第12の実施例の成形するときの成形金型の
斜視図である。FIG. 36 is a perspective view of a molding die when molding in a twelfth embodiment.
【図37】第13の実施例の成形するときの成形金型の
斜視図である。FIG. 37 is a perspective view of a molding die when molding in a thirteenth embodiment.
【図38】レジン充填過程の状態模式図である。FIG. 38 is a schematic view showing the state of the resin filling process.
【図39】レジン充填過程の状態模式図である。FIG. 39 is a schematic view showing the state of the resin filling process.
【図40】レジン充填過程終了時の状態模式図である。FIG. 40 is a schematic view of the state at the end of the resin filling process.
【図41】本発明の実施例14の下型キャビティ中央部
の拡大図である。FIG. 41 is an enlarged view of the central portion of the lower mold cavity according to the fourteenth embodiment of the present invention.
【図42】本発明の実施例14の作用を示す金型キャビ
ティ中央部の模式図である。FIG. 42 is a schematic view of a mold cavity central portion showing the operation of Embodiment 14 of the present invention.
【図43】基板電極部と下型キャビティ突起部との接触
状態を模式的に示した図である。FIG. 43 is a diagram schematically showing a contact state between a substrate electrode portion and a lower mold cavity protrusion portion.
【図44】本発明の実施例15の基板電極表面に離型剤
を塗布する工程を示す図である。FIG. 44 is a diagram showing a step of applying a release agent to the surface of the substrate electrode according to Example 15 of the present invention.
【図45】離型剤付き基板の成形過程を表す図である。FIG. 45 is a diagram illustrating a molding process of a substrate with a release agent.
【図46】本発明の実施例16の突起物22に熱硬化型
ゴム系樹脂を付着させる工程を示す図である。FIG. 46 is a diagram showing a step of attaching a thermosetting rubber-based resin to the protrusions 22 of Example 16 of the present invention.
【図47】ゴム系樹脂硬化物73の付着された突起物2
2を備えた金型を用いて成形する過程を表す図である。FIG. 47 is a protrusion 2 to which a rubber-based resin cured product 73 is attached.
It is a figure showing the process of shape | molding using the metal mold provided with 2.
【図48】はんだバンプ形成率の比較図である。FIG. 48 is a comparison diagram of solder bump formation rates.
【図49】従来のフェースアップタイプのBGAパッケ
ージの断面図である。FIG. 49 is a cross-sectional view of a conventional face-up type BGA package.
【図50】図49を上側から見た平面図である。FIG. 50 is a plan view of FIG. 49 seen from the upper side.
【図51】図49を下側から見た平面図である。FIG. 51 is a plan view of FIG. 49 seen from the lower side.
【図52】従来のフェースダウンタイプのBGAパッケ
ージの斜視図である。FIG. 52 is a perspective view of a conventional face-down type BGA package.
【図53】図41の接続部分を拡大した断面図である。53 is an enlarged cross-sectional view of the connection portion of FIG. 41.
1・・・ICチップ、2・・・積層回路基板、4・・・
金属バンプ、5・・・支持フレーム(i)、7・・・基
板固定用枠、15・・・チップ/板搭載多連支持フレー
ム、27・・・支持フレーム(ii)、28・・・支持フ
レーム(iii)、29・・・ガイド穴、30・・・基板
固定用リード、31・・・配線フィルム、32・・・絶
縁性挿入物、34・・・支持フレーム(iv)、35・・
・チップ/配線フィルム搭載支持フレーム、36・・・
支持フレーム(v)、37・・・拡張タブ、38・・・
拡張配線フィルム、58・・・ボイド、60・・・分割
部品、62・・・突出しピン、64・・・レジンバリ、
66・・・電極表面、69・・・ダミー突起物、70・
・・離型剤、71・・・離型剤付き基板、72・・・熱
硬化型のゴム系樹脂、73・・・ゴム系樹脂硬化物1 ... IC chip, 2 ... laminated circuit board, 4 ...
Metal bumps, 5 ... Support frame (i), 7 ... Substrate fixing frame, 15 ... Chip / plate mounting multiple support frame, 27 ... Support frame (ii), 28 ... Support Frame (iii), 29 ... Guide hole, 30 ... Board fixing lead, 31 ... Wiring film, 32 ... Insulating insert, 34 ... Support frame (iv), 35 ...
・ Chip / wiring film mounting support frame, 36 ...
Support frame (v), 37 ... Expansion tab, 38 ...
Extended wiring film, 58 ... Void, 60 ... Divided parts, 62 ... Projection pin, 64 ... Resin burr,
66 ... Electrode surface, 69 ... Dummy protrusion, 70 ...
..Release agent, 71 ... Substrate with release agent, 72 ... Thermosetting rubber-based resin, 73 ... Rubber-based resin cured product
───────────────────────────────────────────────────── フロントページの続き (72)発明者 吉田 勇 神奈川県横浜市戸塚区吉田町292番地 株式会社 日立製作所 生産技術研究所 内 (72)発明者 大路 一也 神奈川県横浜市戸塚区吉田町292番地 株式会社 日立製作所 生産技術研究所 内 (72)発明者 本田 美智晴 神奈川県横浜市戸塚区吉田町292番地 株式会社 日立製作所 生産技術研究所 内 (72)発明者 北野 誠 茨城県土浦市神立町502番地 株式会社 日立製作所 機械研究所内 (72)発明者 米田 奈柄 茨城県土浦市神立町502番地 株式会社 日立製作所 機械研究所内 (72)発明者 江口 州志 茨城県日立市大みか町七丁目1番1号 株式会社 日立製作所 日立研究所内 (72)発明者 西 邦彦 東京都小平市上水本町五丁目20番1号 株式会社 日立製作所 半導体事業部内 (72)発明者 安生 一郎 東京都小平市上水本町五丁目20番1号 株式会社 日立製作所 半導体事業部内 (72)発明者 大塚 憲一 東京都小平市上水本町五丁目20番1号 株式会社 日立製作所 半導体事業部内 (56)参考文献 特開 昭61−222151(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01L 23/12 ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Isamu Yoshida 292 Yoshida-cho, Totsuka-ku, Yokohama, Kanagawa Pref., Institute of Industrial Science, Hitachi, Ltd. (72) Inventor Kazuya Ohji 292 Yoshida-cho, Totsuka-ku, Yokohama-shi, Kanagawa Address: Hitachi, Ltd., Production Technology Laboratory (72) Inventor Michiharu Honda, Yoshida-cho, Totsuka-ku, Yokohama, Kanagawa 292 Address: Hitachi, Ltd. Production Technology Laboratory (72) Inventor, Makoto Kitano Kamimachi, Tsuchiura City, Ibaraki Prefecture No. 502 Hitachi Co., Ltd., Mechanical Research Laboratory (72) Inventor, Nana Yoneda, Kamidate-cho, Tsuchiura City, Ibaraki Prefecture 502 No., Hitachi Co., Ltd., Mechanical Research Laboratory, (72) Inventor, Kashishi Eguchi, 7-1, Omika-cho, Ibaraki Prefecture No. 1 Hitachi Ltd. Hitachi Research Laboratory (72) Inventor Kunihiko Nishi 20-5, Kamimizuhonmachi, Kodaira-shi, Tokyo No. 1 Hitachi Ltd., Semiconductor Division (72) Inventor Ichiro Yasue 5-20-1, Josuihoncho, Kodaira-shi, Tokyo Hitachi Ltd. Semiconductor Division (72) Inventor Kenichi Otsuka, Josuihonmachi, Kodaira-shi, Tokyo 5-20-1 Hitachi Ltd. Semiconductor Division (56) Reference JP-A-61-222151 (JP, A) (58) Fields investigated (Int.Cl. 7 , DB name) H01L 23/12
Claims (15)
が搭載された面の裏面に金属バンプを有する積層回路基
板と、を有する半導体装置であって、 該半導体装置はさらに、 該積層回路基板を固定支持する支持フレームを有し、 少なくとも該積層回路基板の側面と該半導体チップは有
機物で封止されていることを特徴とする半導体装置。 1. A semiconductor chip and the semiconductor chip electrically connected to the semiconductor chip.
Laminated circuit board with metal bumps on the back side of the
A semiconductor device having a plate, the semiconductor device further having a support frame for fixedly supporting the laminated circuit board , and at least a side surface of the laminated circuit board and the semiconductor chip are provided.
A semiconductor device characterized by being sealed with an article.
が搭載された面の裏面に金属バンプを有する積層回路基
板と、を有する半導体装置であって、 該半導体装置はさらに、 該半導体チップと接し、かつ該積層回路基板とも接して
おり、その両方を固定支持する支持フレームを有し、 少なくとも該半導体チップは有機物で封止されているこ
とを特徴とする半導体装置。 2. A semiconductor chip and a semiconductor chip electrically connected to the semiconductor chip.
Laminated circuit board with metal bumps on the back side of the
A semiconductor device having a plate, the semiconductor device further in contact with the semiconductor chip and in contact with the laminated circuit board.
And has a supporting frame for fixedly supporting both of them, and at least the semiconductor chip is sealed with an organic substance.
And a semiconductor device.
て、 該支持フレームの外枠を取り除いたことを特徴とする半
導体装置。 3. The semiconductor device according to claim 1 or 2.
And the outer frame of the supporting frame is removed.
Conductor device.
の半導体装置であって、 該半導体チップと該金属バンプとは、 該積層回路基板の内部に設けられたスルーホールを介し
て電気的に接続されていることを特徴とする半導体装
置。 4. The method according to any one of claims 1 to 3.
The semiconductor device of claim 1, wherein the semiconductor chip and the metal bump are provided through a through hole provided inside the laminated circuit board.
Semiconductor device characterized by being electrically connected
Place
の半導体装置であって、 該半導体装置はさらに、 該積層回路基板の半導体チップが搭載された面、及び、
該搭載された面の裏面であってかつ該金属バンプの接続
する電極部を除く部分と、が有機物で封止されているこ
とを特徴とする半導体装置。 5. The method according to any one of claims 1 to 4.
The semiconductor device further includes a surface of the laminated circuit board on which a semiconductor chip is mounted, and
Connection of the metal bumps, which is the backside of the mounted surface and the metal bumps
The part except the electrode part to be used is sealed with an organic substance.
And a semiconductor device.
に対向する面の裏面に金属バンプを有する配線フィルム
とを有する半導体装置であって、 該半導体装置はさらに、 該半導体チップ又は該配線フィルムを固定支持する支持
フレームを有し、 少なくとも該半導体チップは有機物で封止されているこ
とを特徴とする半導体装置。 6. A semiconductor chip, the semiconductor chip electrically connected to the semiconductor chip, and the semiconductor chip.
Film having metal bumps on the back side of the surface facing the
A semiconductor device having bets, the semiconductor device further includes a support for fixing and supporting the semiconductor chip or the wiring film
It has a frame and at least the semiconductor chip is sealed with an organic substance.
And a semiconductor device.
に対向する面の裏面に金属バンプを有する配線フィルム
と、を有する半導体装置であって、 該半導体装置はさらに、 該半導体チップと接し、かつ該配線フィルムとも接して
おり、その両方を固定支持する支持フレームを有し、 少なくとも該半導体チップは有機物で封止されているこ
とを特徴とする半導体装置。 7. A semiconductor chip and the semiconductor chip electrically connected to the semiconductor chip.
Film having metal bumps on the back side of the surface facing the
And a semiconductor device further comprising: a semiconductor device that is in contact with the semiconductor chip and is also in contact with the wiring film.
And has a supporting frame for fixedly supporting both of them, and at least the semiconductor chip is sealed with an organic substance.
And a semiconductor device.
て、 該支持フレームの外枠を取り除いたことを特徴とする半
導体装置。 8. The semiconductor device according to claim 6 or 7.
And the outer frame of the supporting frame is removed.
Conductor device.
の半導体装置であって、 該半導体チップと該配線フィルムとは、ボンディングワ
イヤ、金属バンプでの接合又は導電性樹脂による接着接
合で電気的に接続されていることを特徴とする半導体装
置。 9. The method according to any one of claims 6 to 9.
The semiconductor device according to claim 1, wherein the semiconductor chip and the wiring film are bonded together.
Ear or metal bump bonding or adhesive bonding with conductive resin
Semiconductor device characterized by being electrically connected together
Place
と、 該積層回路基板を固定支持するように支持フレームに搭
載する工程と、 成形金型を用いたトランスファ成形により、少なくとも
該積層回路基板の側面と該半導体チップを有機物で封止
する工程と、 該積層回路基板の電極部に金属バンプを形成する工程
と、 を有することを特徴とする半導体装置の製造方法。 10. A method of manufacturing a semiconductor device, the method comprising electrically connecting a semiconductor chip and a laminated circuit board.
If, tower to the support frame to secure support laminated circuit board
At least by the mounting process and transfer molding using a molding die
The side surface of the laminated circuit board and the semiconductor chip are sealed with an organic substance.
And a step of forming a metal bump on the electrode portion of the laminated circuit board
And a method of manufacturing a semiconductor device.
ームに接するように支持フレームに搭載する工程と、 該半導体チップと該積層回路基板とを電気的に接続する
工程と、 成形金型を用いたトランスファ成形により、少なくとも
該半導体チップを有機物で封止する工程と、 該積層回路基板の電極部に金属バンプを形成する工程
と、 を有することを特徴とする半導体装置の製造方法。 11. A method of manufacturing a semiconductor device, wherein both a semiconductor chip and a laminated circuit board are supported by a supporting frame.
Mounting on a support frame so as to be in contact with the frame, and electrically connecting the semiconductor chip and the laminated circuit board
At least by the process and transfer molding using a molding die
Step of encapsulating the semiconductor chip with an organic material, and step of forming a metal bump on an electrode portion of the laminated circuit board
And a method of manufacturing a semiconductor device.
と、 該半導体チップ又は該配線フィルムとを固定支持するよ
うに支持フレームに搭載する工程と、 成形金型を用いたトランスファ成形により、少なくとも
該半導体チップを有機物で封止する工程と、 該配線フィルムの電極部に金属バンプを形成する工程
と、 を有する特徴とする半導体装置の製造方法。 12. A method of manufacturing a semiconductor device, comprising the step of electrically connecting a semiconductor chip and a wiring film.
And the semiconductor chip or the wiring film are fixedly supported.
At least by the step of mounting on the support frame and the transfer molding using the molding die.
A step of sealing the semiconductor chip with an organic material, and a step of forming a metal bump on an electrode portion of the wiring film
A method of manufacturing a semiconductor device, comprising:
と、 該半導体チップと該配線フィルムとを、その両方が支持
フレームに接するよう に支持フレームに搭載する工程
と、 成形金型を用いたトランスファ成形により、少なくとも
該半導体チップを有機物で封止する工程と、 該配線フィルムの電極部に金属バンプを形成する工程
と、 を有することを特徴とする半導体装置の製造方法。 13. A method of manufacturing a semiconductor device, comprising the step of electrically connecting a semiconductor chip and a wiring film.
And both supporting the semiconductor chip and the wiring film
The process of mounting on the support frame so that it contacts the frame
And by transfer molding using a molding die,
A step of sealing the semiconductor chip with an organic material, and a step of forming a metal bump on an electrode portion of the wiring film
And a method of manufacturing a semiconductor device.
に記載の半導体装置の製造方法であって、 該支持フレームは多連支持フレームであり、 該封止する工程では、トランスファ成形により半導体装
置を複数個一括で封止することを特徴とする半導体装置
の製造方法。 14. Any one of claims 10 to 13.
The method of manufacturing a semiconductor device according to claim 1, wherein the support frame is a multiple support frame, and in the step of sealing , the semiconductor device is formed by transfer molding.
Device for sealing a plurality of devices in a lump
Manufacturing method.
に記載の半導体装置の製造方法であって、 該成形金型は、 上型と、 該金属バンプの形成位置に対応して設けられ、該金属バ
ンプを形成する部分の形状を成形するための突起物を有
する下型とを有し、 該封止する工程は、該上型と該下型とで該支持フレーム
を挟持して行われることを特徴とする半導体装置の製造
方法。 15. Any one of claims 10 to 14.
The method of manufacturing a semiconductor device according to claim 1, wherein the molding die is provided corresponding to an upper die and a position where the metal bump is formed.
There is a protrusion for molding the shape of the part that forms the pump.
And a lower die for performing the sealing, the supporting frame is formed by the upper die and the lower die.
Of a semiconductor device characterized by being performed by sandwiching
Method.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02209795A JP3404438B2 (en) | 1994-02-10 | 1995-02-09 | Semiconductor device and manufacturing method thereof |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6-16105 | 1994-02-10 | ||
| JP1610594 | 1994-02-10 | ||
| JP02209795A JP3404438B2 (en) | 1994-02-10 | 1995-02-09 | Semiconductor device and manufacturing method thereof |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003005231A Division JP3839408B2 (en) | 1994-02-10 | 2003-01-14 | Semiconductor device and manufacturing method thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07273246A JPH07273246A (en) | 1995-10-20 |
| JP3404438B2 true JP3404438B2 (en) | 2003-05-06 |
Family
ID=26352357
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP02209795A Expired - Fee Related JP3404438B2 (en) | 1994-02-10 | 1995-02-09 | Semiconductor device and manufacturing method thereof |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3404438B2 (en) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2924840B2 (en) * | 1997-02-13 | 1999-07-26 | 日本電気株式会社 | Tape-BGA type semiconductor device |
| JP2000260795A (en) * | 1999-03-09 | 2000-09-22 | Nec Corp | Resin-sealed semiconductor device substrate and resin- sealing semiconductor device |
| JP2008218964A (en) * | 2007-02-07 | 2008-09-18 | Hitachi Chem Co Ltd | Transfer molding die for semiconductor package |
| JP6536356B2 (en) * | 2015-11-05 | 2019-07-03 | 株式会社デンソー | Method of manufacturing electronic device |
| CN113394201B (en) * | 2021-06-21 | 2022-08-09 | 深圳市好年华电子有限公司 | Multi-chip integrated circuit packaging structure |
-
1995
- 1995-02-09 JP JP02209795A patent/JP3404438B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07273246A (en) | 1995-10-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0169187B1 (en) | Semiconductor device and manufacturing method | |
| US5894108A (en) | Plastic package with exposed die | |
| US6720666B2 (en) | BOC BGA package for die with I-shaped bond pad layout | |
| US7102209B1 (en) | Substrate for use in semiconductor manufacturing and method of making same | |
| US6638790B2 (en) | Leadframe and method for manufacturing resin-molded semiconductor device | |
| US6326700B1 (en) | Low profile semiconductor package and process for making the same | |
| US6692987B2 (en) | BOC BGA package for die with I-shaped bond pad layout | |
| US20020058359A1 (en) | Method of attaching a semiconductor chip to a leadframe with a footprint of about the same size as the chip and packages formed thereby | |
| US20100041181A1 (en) | Heat dissipating package structure and method for fabricating the same | |
| JP2972096B2 (en) | Resin-sealed semiconductor device | |
| JP2008537332A (en) | Method for forming a semiconductor package without a substrate | |
| JP3173459B2 (en) | Method for manufacturing semiconductor device | |
| JP2001274316A (en) | Semiconductor device and manufacturing method thereof | |
| JP5227501B2 (en) | Stack die package and method of manufacturing the same | |
| JPH10200016A (en) | Printed circuit board for ball grid array semiconductor package and ball grid array semiconductor package molding method using the same | |
| JP2002110718A (en) | Method for manufacturing semiconductor device | |
| US20060091516A1 (en) | Flexible leaded stacked semiconductor package | |
| JP3404438B2 (en) | Semiconductor device and manufacturing method thereof | |
| US7572674B2 (en) | Method for manufacturing semiconductor device | |
| US6686226B1 (en) | Method of manufacturing a semiconductor device a ball grid array package structure using a supporting frame | |
| JP3839408B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP4313407B2 (en) | Manufacturing method of semiconductor device | |
| JP4065889B2 (en) | Manufacturing method of semiconductor device having BGA package structure | |
| JP3968321B2 (en) | Semiconductor device and manufacturing method thereof | |
| US20030214019A1 (en) | Packaging system for semiconductor devices |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080229 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090228 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090228 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100228 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110228 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110228 Year of fee payment: 8 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110228 Year of fee payment: 8 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110228 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120229 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130228 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140228 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |