JP3404562B2 - アクティブマトリクス型液晶表示装置 - Google Patents
アクティブマトリクス型液晶表示装置Info
- Publication number
- JP3404562B2 JP3404562B2 JP30639096A JP30639096A JP3404562B2 JP 3404562 B2 JP3404562 B2 JP 3404562B2 JP 30639096 A JP30639096 A JP 30639096A JP 30639096 A JP30639096 A JP 30639096A JP 3404562 B2 JP3404562 B2 JP 3404562B2
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- film
- metal film
- crystal display
- display device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/01—Manufacture or treatment
- H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
- H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
- H10D30/0312—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes
- H10D30/0316—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes of lateral bottom-gate TFTs comprising only a single gate
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
- C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
- C23C14/14—Metallic material, boron or silicon
- C23C14/18—Metallic material, boron or silicon on other inorganic substrates
- C23C14/185—Metallic material, boron or silicon on other inorganic substrates by cathodic sputtering
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/01—Manufacture or treatment
- H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
- H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
- H10D30/0321—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
- H10D30/6737—Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
- H10D30/6739—Conductor-insulator-semiconductor electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/01—Manufacture or treatment
- H10D64/013—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
- G02F1/136295—Materials; Compositions; Manufacture processes
Landscapes
- Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Optics & Photonics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Mathematical Physics (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Inorganic Chemistry (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Materials Engineering (AREA)
- Mechanical Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、アクティブマトリ
クス型液晶表示装置に係り、特に、薄膜トランジスタ
（ＴＦＴ）によって液晶を駆動するに好適なアクティブ
マトリクス型液晶表示装置に関する。
クス型液晶表示装置に係り、特に、薄膜トランジスタ
（ＴＦＴ）によって液晶を駆動するに好適なアクティブ
マトリクス型液晶表示装置に関する。
【０００２】
【従来の技術】アクティブマトリクス型液晶表示装置と
して、表示品質の高いＴＦＴ駆動方式のものが多く採用
さている。この種の液晶表示装置に対する最大の要求
は、低価格化であり、低価格化を実現するためには、ア
モルファスシリコンを適用したＴＦＴ−ＬＣＤ（Ｌｉｑ
ｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ）の製造プロ
セスコストの低減、製造工程数の削減、スループットお
よび歩留まりの向上を図ることが必須である。このた
め、近年、液晶表示装置の製造ラインでは、スループッ
トの向上を図ることを目的に、ガラス基板として、１
０．４インチパネルが４面とれるサイズ４７０ｍｍ×３
７０ｍｍのものや、１２．１インチパネルが６面とれる
サイズ６５０ｍｍ×５５０ｍｍのものが用いられてい
る。この場合、液晶表示装置の軽量化のため、従来、ガ
ラス基板としては、その厚さ１．１ｍｍのものが用いら
れていたが、サイズが大きくなっても０．７ｍｍかそれ
以下のものが用いられている。このように、サイズの大
きくなったガラス基板を用いた製造プロセスにおいて
は、ガラス基板を搬送する際に、ガラス基板自体に反り
が生じることがある。このガラス基板自体の反りは、配
線膜を初めとした薄膜の応力によるものが一つの要因と
なっている。
して、表示品質の高いＴＦＴ駆動方式のものが多く採用
さている。この種の液晶表示装置に対する最大の要求
は、低価格化であり、低価格化を実現するためには、ア
モルファスシリコンを適用したＴＦＴ−ＬＣＤ（Ｌｉｑ
ｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ）の製造プロ
セスコストの低減、製造工程数の削減、スループットお
よび歩留まりの向上を図ることが必須である。このた
め、近年、液晶表示装置の製造ラインでは、スループッ
トの向上を図ることを目的に、ガラス基板として、１
０．４インチパネルが４面とれるサイズ４７０ｍｍ×３
７０ｍｍのものや、１２．１インチパネルが６面とれる
サイズ６５０ｍｍ×５５０ｍｍのものが用いられてい
る。この場合、液晶表示装置の軽量化のため、従来、ガ
ラス基板としては、その厚さ１．１ｍｍのものが用いら
れていたが、サイズが大きくなっても０．７ｍｍかそれ
以下のものが用いられている。このように、サイズの大
きくなったガラス基板を用いた製造プロセスにおいて
は、ガラス基板を搬送する際に、ガラス基板自体に反り
が生じることがある。このガラス基板自体の反りは、配
線膜を初めとした薄膜の応力によるものが一つの要因と
なっている。
【０００３】また液晶表示装置においては、低価格化だ
けでなく、ディスプレイの高精細化、大画面化が進んで
いる。この場合、配線長の増大および配線幅の低減に伴
って配線抵抗が増大するとともに、配線交差部、配線に
接続されるトランジスタの数の増大に伴って配線容量も
増大する。配線抵抗と配線容量が増大した状態でディス
プレイを構成すると、配線抵抗と配線容量との積で定ま
る時定数が増大し、駆動パルスの波形なまりに起因して
画質が低下する。このため、ＴＦＴ−ＬＣＤ用配線には
低抵抗の金属材料が要求される。
けでなく、ディスプレイの高精細化、大画面化が進んで
いる。この場合、配線長の増大および配線幅の低減に伴
って配線抵抗が増大するとともに、配線交差部、配線に
接続されるトランジスタの数の増大に伴って配線容量も
増大する。配線抵抗と配線容量が増大した状態でディス
プレイを構成すると、配線抵抗と配線容量との積で定ま
る時定数が増大し、駆動パルスの波形なまりに起因して
画質が低下する。このため、ＴＦＴ−ＬＣＤ用配線には
低抵抗の金属材料が要求される。
【０００４】そこで、ＴＦＴ−ＬＣＤ用金属配線材料と
して、例えば、特開平６−３１７８１４号公報に記載さ
れているように、２０μΩｃｍ程度と低抵抗のＭｏ−Ｗ
系合金を用いたものが提案されている。この合金を配線
材料に用いると、ドライエッチング法によって配線端部
にテーパ部が形成され、配線端部にボイド等の突起が形
成されず、配線上に他の膜を形成するときのカバーレー
ジ性が向上する。
して、例えば、特開平６−３１７８１４号公報に記載さ
れているように、２０μΩｃｍ程度と低抵抗のＭｏ−Ｗ
系合金を用いたものが提案されている。この合金を配線
材料に用いると、ドライエッチング法によって配線端部
にテーパ部が形成され、配線端部にボイド等の突起が形
成されず、配線上に他の膜を形成するときのカバーレー
ジ性が向上する。
【０００５】
【発明が解決しようとする課題】しかし、従来技術で
は、配線材料としてＭｏ−Ｗ系合金薄膜を用いているた
め、この合金薄膜を形成するスパッタ法に用いるターゲ
ットの材料費が著しく高価であること、ドライエッチン
グ工程のスループットが低いこと、ドライエッチング装
置が高価であること等の問題点があり、液晶表示装置の
低価格化が困難である。
は、配線材料としてＭｏ−Ｗ系合金薄膜を用いているた
め、この合金薄膜を形成するスパッタ法に用いるターゲ
ットの材料費が著しく高価であること、ドライエッチン
グ工程のスループットが低いこと、ドライエッチング装
置が高価であること等の問題点があり、液晶表示装置の
低価格化が困難である。
【０００６】なお、ＡｌまたはＡｌ合金は低抵抗で、し
かも安価でスループットの高いウエットエッチング法で
加工できるので、配線材に用いることも考えられるが、
ＡｌまたはＡｌ合金を配線材として用いると、製造プロ
セス中に加わる熱によってヒロック（突起）が発生し、
配線間で短絡が発生することがある。このためＡｌまた
はＡｌ合金を配線材と用いるには膜を陽極酸化するかあ
るいは他の高融点金属と積層する等の対策が必要であ
り、工程数の増加に伴ってプロセスコストが増加する。
かも安価でスループットの高いウエットエッチング法で
加工できるので、配線材に用いることも考えられるが、
ＡｌまたはＡｌ合金を配線材として用いると、製造プロ
セス中に加わる熱によってヒロック（突起）が発生し、
配線間で短絡が発生することがある。このためＡｌまた
はＡｌ合金を配線材と用いるには膜を陽極酸化するかあ
るいは他の高融点金属と積層する等の対策が必要であ
り、工程数の増加に伴ってプロセスコストが増加する。
【０００７】一方、Ｃｒはウエットエッチングで加工可
能で、ヒロックが発生しない等の特長があり、しかも他
の膜との密着性、電気的コンタクト特性にも優れる等の
特徴があるところから、例えば、特開平５−１８８３９
７号公報に記載されているように、配線材として用いら
れている。しかし、Ｃｒは比抵抗が高いため、通常のス
パッタ条件の範囲ではどのようにしても膜応力が極めて
高いという問題点がある。このため、比抵抗を低くする
ために膜厚を大きくすると、膜厚の増加に伴って基板の
反りも大きくなり、基板搬送時に基板に欠陥が発生した
り、基板に傷があるときには基板が割れたりする。この
ためＣｒを単に配線材に用いたのでは、液晶表示装置の
高精細化、大画面化は困難である。なお、特開平６−６
７２１４号公報に記載されているように、スパッタ時に
不活性ガスのＮｅを用いることも考えられるが、Ｎｅを
単に用いても、比抵抗を小さくしたり、膜応力を小さく
したりすることは困難である。
能で、ヒロックが発生しない等の特長があり、しかも他
の膜との密着性、電気的コンタクト特性にも優れる等の
特徴があるところから、例えば、特開平５−１８８３９
７号公報に記載されているように、配線材として用いら
れている。しかし、Ｃｒは比抵抗が高いため、通常のス
パッタ条件の範囲ではどのようにしても膜応力が極めて
高いという問題点がある。このため、比抵抗を低くする
ために膜厚を大きくすると、膜厚の増加に伴って基板の
反りも大きくなり、基板搬送時に基板に欠陥が発生した
り、基板に傷があるときには基板が割れたりする。この
ためＣｒを単に配線材に用いたのでは、液晶表示装置の
高精細化、大画面化は困難である。なお、特開平６−６
７２１４号公報に記載されているように、スパッタ時に
不活性ガスのＮｅを用いることも考えられるが、Ｎｅを
単に用いても、比抵抗を小さくしたり、膜応力を小さく
したりすることは困難である。
【０００８】本発明の目的は、信号伝送路を構成する要
素の比抵抗および膜応力を小さくすることができるアク
ティブマトリクス型液晶表示装置およびこの装置の製造
方法を提供することにある。
素の比抵抗および膜応力を小さくすることができるアク
ティブマトリクス型液晶表示装置およびこの装置の製造
方法を提供することにある。
【０００９】
【課題を解決するための手段】前記目的を達成するため
に、本発明は、複数の画素を構成する液晶を含む液晶層
と、液晶層を間にして相対向して配置されて少なくとも
一方が透明な一対の絶縁基板と、一対の絶縁基板の一方
の絶縁基板に分散して配置された複数の走査線と、複数
の走査線とマトリクス状に交差するように配置された複
数のデータ信号線とを備えているとともに、複数の走査
線と複数のデータ信号線とにより囲まれた複数の表示領
域に、液晶駆動電圧が印加される補助電極と、走査線と
データ信号線に接続された画素駆動用半導体能動素子と
を備えているアクティブマトリクス型液晶表示装置にお
いて、前記画素駆動用半導体能動素子の駆動に関連する
電気信号を伝送するための信号伝送路を構成する要素が
Ｃｒ膜中にＮｅ原子を含む金属膜で構成され、この金属
膜の比抵抗が２２μΩｃｍ以下であり、且つ金属膜の膜
応力の絶対値が２００ＭＰａ以下であることを特徴とす
るアクティブマトリクス型液晶表示装置を構成したもの
である。
に、本発明は、複数の画素を構成する液晶を含む液晶層
と、液晶層を間にして相対向して配置されて少なくとも
一方が透明な一対の絶縁基板と、一対の絶縁基板の一方
の絶縁基板に分散して配置された複数の走査線と、複数
の走査線とマトリクス状に交差するように配置された複
数のデータ信号線とを備えているとともに、複数の走査
線と複数のデータ信号線とにより囲まれた複数の表示領
域に、液晶駆動電圧が印加される補助電極と、走査線と
データ信号線に接続された画素駆動用半導体能動素子と
を備えているアクティブマトリクス型液晶表示装置にお
いて、前記画素駆動用半導体能動素子の駆動に関連する
電気信号を伝送するための信号伝送路を構成する要素が
Ｃｒ膜中にＮｅ原子を含む金属膜で構成され、この金属
膜の比抵抗が２２μΩｃｍ以下であり、且つ金属膜の膜
応力の絶対値が２００ＭＰａ以下であることを特徴とす
るアクティブマトリクス型液晶表示装置を構成したもの
である。
【００１０】前記液晶表示装置を構成するに際しては、
信号伝送路を構成する要素として、走査線とデータ信号
線のうち少なくとも一方の線にも適用することができ
る。
信号伝送路を構成する要素として、走査線とデータ信号
線のうち少なくとも一方の線にも適用することができ
る。
【００１１】前記各液晶表示装置を構成するに際して
は、以下の要素を付加することができる。
は、以下の要素を付加することができる。
【００１２】（１）金属膜の端部には６０°以下のテー
パ部が形成されている。
パ部が形成されている。
【００１３】（２）金属膜の膜厚は２５０ｎｍ以上であ
ること。
ること。
【００１４】また、本発明は、複数の画素を構成する液
晶を含む液晶層と、液晶層を間にして相対向して配置さ
れて少なくとも一方が透明な一対の絶縁基板と、一対の
絶縁基板の一方の絶縁基板に分散して配置された複数の
走査線と、複数の走査線とマトリクス状に交差するよう
に配置された複数のデータ信号線とを備えているととも
に、複数の走査線と複数のデータ信号線とにより囲まれ
た複数の表示領域に、液晶駆動電圧が印加される補助電
極と、走査線とデータ信号線に接続された画素駆動用半
導体能動素子とを備えているアクティブマトリクス型液
晶表示装置の製造方法において、前記画素駆動用半導体
能動素子の駆動に関連する電気信号を伝送するための信
号伝送路を構成する要素の主材料にＣｒを用い、このＣ
ｒをカソードターゲットとして、不活性ガスのＮｅある
いはＡｒとＮｅとの混合ガスを含むスパッタガス中に挿
入し、直流マグネトロンスパッタ法により、Ｃｒ膜中に
Ｎｅ原子を含む金属膜として、この金属膜の比抵抗が２
２μΩｃｍ以下で且つ金属膜の膜応力の絶対値が２００
ＭＰａ以下のものを形成することを特徴とするアクティ
ブマトリクス型液晶表示装置の製造方法を採用したもの
である。
晶を含む液晶層と、液晶層を間にして相対向して配置さ
れて少なくとも一方が透明な一対の絶縁基板と、一対の
絶縁基板の一方の絶縁基板に分散して配置された複数の
走査線と、複数の走査線とマトリクス状に交差するよう
に配置された複数のデータ信号線とを備えているととも
に、複数の走査線と複数のデータ信号線とにより囲まれ
た複数の表示領域に、液晶駆動電圧が印加される補助電
極と、走査線とデータ信号線に接続された画素駆動用半
導体能動素子とを備えているアクティブマトリクス型液
晶表示装置の製造方法において、前記画素駆動用半導体
能動素子の駆動に関連する電気信号を伝送するための信
号伝送路を構成する要素の主材料にＣｒを用い、このＣ
ｒをカソードターゲットとして、不活性ガスのＮｅある
いはＡｒとＮｅとの混合ガスを含むスパッタガス中に挿
入し、直流マグネトロンスパッタ法により、Ｃｒ膜中に
Ｎｅ原子を含む金属膜として、この金属膜の比抵抗が２
２μΩｃｍ以下で且つ金属膜の膜応力の絶対値が２００
ＭＰａ以下のものを形成することを特徴とするアクティ
ブマトリクス型液晶表示装置の製造方法を採用したもの
である。
【００１５】前記製造方法を採用するに際しては、信号
伝送路を構成する要素として、走査線とテーパ信号線の
うち少なくとも一方の線にも適用することができる。
伝送路を構成する要素として、走査線とテーパ信号線の
うち少なくとも一方の線にも適用することができる。
【００１６】前記各製造方法を採用するに際しては、以
下の条件を付加することができる。
下の条件を付加することができる。
【００１７】到達真空度を１×１．０~ 4Ｐａ以下に、
スパッタガスのガス圧を０．４〜１．０Ｐａに、パワー
密度を１０Ｗ／ｃｍ 2以上にそれぞれ設定して金属膜を
堆積すること。
スパッタガスのガス圧を０．４〜１．０Ｐａに、パワー
密度を１０Ｗ／ｃｍ 2以上にそれぞれ設定して金属膜を
堆積すること。
【００１８】前記した手段によれば、信号伝送路、走査
線、データ線の要素を、Ｃｒ膜中にＮｅ原子を含む金属
膜として形成するときに、スパッタガスの圧力を最適に
調整することで、金属膜の比抵抗が２２μΩｃｍ以下で
且つ金属膜の膜応力の絶対値が２００ＭＰａ以下のもの
を形成するようにしたため、信号伝送路、走査線または
データ信号線の要素として比抵抗および膜応力が小さい
ものを形成することができる。これにより、基板の反り
を最小限にできるとともに基板製造の歩留まりを向上さ
せることができる。
線、データ線の要素を、Ｃｒ膜中にＮｅ原子を含む金属
膜として形成するときに、スパッタガスの圧力を最適に
調整することで、金属膜の比抵抗が２２μΩｃｍ以下で
且つ金属膜の膜応力の絶対値が２００ＭＰａ以下のもの
を形成するようにしたため、信号伝送路、走査線または
データ信号線の要素として比抵抗および膜応力が小さい
ものを形成することができる。これにより、基板の反り
を最小限にできるとともに基板製造の歩留まりを向上さ
せることができる。
【００１９】
【発明の実施の形態】以下、本発明の一実施形態を図面
に基づいて説明する。
に基づいて説明する。
【００２０】図１はアクティブマトリクス型液晶表示装
置に搭載されたＴＦＴ基板の中の１画素の構成を示す平
面模式図であり、図２は図１のII−II線沿う断面図であ
る。図１および図２において、ガラス基板１０上には複
数のゲート配線１２とドレイン配線１４とが絶縁部材を
介してマトリクス状に配列されている。これらの配線
は、パーソナルコンピュータに用いられるＶＧＡ（Ｖｉ
ｄｅｏ Ｇｒａｐｈｉｃｓ Ａｒｒａｙ）と呼ばれるタ
イプのディスプレイでは、４８０本のゲート配線１２が
縦方向に配列され、横方向には６４０×３（赤、緑、
青）本のドレイン配線１４が配列される。ゲート配線１
２とドレイン配線１４とで囲まれた表示領域には透明画
素電極１６が形成されている。また表示領域にはＴＦＴ
素子（画素駆動用半導体能動素子）が透明画素電極１６
と隣接してガラス基板１０上に形成されている。ＴＦＴ
素子は、ゲート電極１８、ドレイン電極２０、ソース電
極２２、半導体層２４等を備えており、ゲート電極１８
がガラス基板１０上に積層されている。ゲート電極１８
上にはゲート絶縁膜２６が積層されており、ゲート絶縁
膜２６上に半導体層２４、ｎ＋・ａ−Ｓｉ膜２８が積層
されている。半導体層２４を間にしてドレイン電極２０
とソース電極２２が形成されている。そしてこれらＴＦ
Ｔ素子上には保護膜３０が形成されている。保護膜３０
上には配向膜３２が形成されている。この配向膜３２に
相対向して配向膜３４が形成されており、配向膜３２と
３４との間には液晶層３６が挿入されている。配向膜３
４上には液晶駆動電圧が印加される対向電極（補助電
極）としての透明電極ＩＴＯ層３８が形成され、ＩＴＯ
層３８上には保護膜４０を介してカラーフィルタが形成
されている。カラーフィルタは青色４２、緑色４４、赤
色（図示省略）の要素を備えており、カラーフィルタに
は遮光用のブラックマトリクス４６が接合されている。
このブラックマトリクス４６上にはガラス基板４８が積
層されている。そして基板１０、４８の外側には偏向板
５０、５２が接合されている。ブラックマトリクス４６
としては、黒色樹脂によるもの、金属Ｃｒによるもの、
金属Ｃｒと酸化Ｃｒの積層膜によるものの３種類がある
が、いずれもホトリソグラフィによって作成される。ま
たカラーフィルタは、形成手段によって染色法、顔料分
散法、印刷法、電着法の４種類に分類される。
置に搭載されたＴＦＴ基板の中の１画素の構成を示す平
面模式図であり、図２は図１のII−II線沿う断面図であ
る。図１および図２において、ガラス基板１０上には複
数のゲート配線１２とドレイン配線１４とが絶縁部材を
介してマトリクス状に配列されている。これらの配線
は、パーソナルコンピュータに用いられるＶＧＡ（Ｖｉ
ｄｅｏ Ｇｒａｐｈｉｃｓ Ａｒｒａｙ）と呼ばれるタ
イプのディスプレイでは、４８０本のゲート配線１２が
縦方向に配列され、横方向には６４０×３（赤、緑、
青）本のドレイン配線１４が配列される。ゲート配線１
２とドレイン配線１４とで囲まれた表示領域には透明画
素電極１６が形成されている。また表示領域にはＴＦＴ
素子（画素駆動用半導体能動素子）が透明画素電極１６
と隣接してガラス基板１０上に形成されている。ＴＦＴ
素子は、ゲート電極１８、ドレイン電極２０、ソース電
極２２、半導体層２４等を備えており、ゲート電極１８
がガラス基板１０上に積層されている。ゲート電極１８
上にはゲート絶縁膜２６が積層されており、ゲート絶縁
膜２６上に半導体層２４、ｎ＋・ａ−Ｓｉ膜２８が積層
されている。半導体層２４を間にしてドレイン電極２０
とソース電極２２が形成されている。そしてこれらＴＦ
Ｔ素子上には保護膜３０が形成されている。保護膜３０
上には配向膜３２が形成されている。この配向膜３２に
相対向して配向膜３４が形成されており、配向膜３２と
３４との間には液晶層３６が挿入されている。配向膜３
４上には液晶駆動電圧が印加される対向電極（補助電
極）としての透明電極ＩＴＯ層３８が形成され、ＩＴＯ
層３８上には保護膜４０を介してカラーフィルタが形成
されている。カラーフィルタは青色４２、緑色４４、赤
色（図示省略）の要素を備えており、カラーフィルタに
は遮光用のブラックマトリクス４６が接合されている。
このブラックマトリクス４６上にはガラス基板４８が積
層されている。そして基板１０、４８の外側には偏向板
５０、５２が接合されている。ブラックマトリクス４６
としては、黒色樹脂によるもの、金属Ｃｒによるもの、
金属Ｃｒと酸化Ｃｒの積層膜によるものの３種類がある
が、いずれもホトリソグラフィによって作成される。ま
たカラーフィルタは、形成手段によって染色法、顔料分
散法、印刷法、電着法の４種類に分類される。
【００２１】ＬＣＤパネルを作成するに際しては、ガラ
ス基板１０側に配向膜３２まで積層し、ガラス基板４８
側には配向膜３４まで積層し、両者の基板を張り合わせ
る前に、両基板間の距離（セルギャップ）を一定にする
ために、スペーサを基板表面に均一に塗布する。その
後、両基板１０、４８をアライメントして張り合わせ
る。このとき、周囲をエポキシ系熱硬化型樹脂を用いて
接着する。次に、基板１０、４８を切断した後、配向膜
３２、３４間のセル内に液晶を注入する。この後注入口
はエポキシ系樹脂でシールされる。続いて、基板１０、
４８の周囲のゲート配線１２、ドレイン配線１４、共通
電極、駆動回路とを異方性導電膜等を用いて接続し、セ
ル表面に偏向板５０、５２を取付ける。この後、ＴＦＴ
基板の裏面側にバックライトユニットを設置することに
よって液晶表示装置が完成する。
ス基板１０側に配向膜３２まで積層し、ガラス基板４８
側には配向膜３４まで積層し、両者の基板を張り合わせ
る前に、両基板間の距離（セルギャップ）を一定にする
ために、スペーサを基板表面に均一に塗布する。その
後、両基板１０、４８をアライメントして張り合わせ
る。このとき、周囲をエポキシ系熱硬化型樹脂を用いて
接着する。次に、基板１０、４８を切断した後、配向膜
３２、３４間のセル内に液晶を注入する。この後注入口
はエポキシ系樹脂でシールされる。続いて、基板１０、
４８の周囲のゲート配線１２、ドレイン配線１４、共通
電極、駆動回路とを異方性導電膜等を用いて接続し、セ
ル表面に偏向板５０、５２を取付ける。この後、ＴＦＴ
基板の裏面側にバックライトユニットを設置することに
よって液晶表示装置が完成する。
【００２２】ここで、本発明は、ＴＦＴ素子（画素駆動
用半導体能動素子）の駆動に関連する電気信号を伝送す
るための信号伝送路を構成する要素として、例えば、ゲ
ート配線（走査線）１２、ドレイン配線（データ信号
線）１４をＣｒ膜中にＮｅ原子を含む金属膜で形成した
ことを特徴としており、この特徴点を抽出するための各
種の検討結果について以下に述べる。
用半導体能動素子）の駆動に関連する電気信号を伝送す
るための信号伝送路を構成する要素として、例えば、ゲ
ート配線（走査線）１２、ドレイン配線（データ信号
線）１４をＣｒ膜中にＮｅ原子を含む金属膜で形成した
ことを特徴としており、この特徴点を抽出するための各
種の検討結果について以下に述べる。
【００２３】まず、Ｃｒ膜の比抵抗に及ぼすスパッタ条
件の影響について説明する。
件の影響について説明する。
【００２４】膜堆積方法を用いるに際して、簡便で再現
性がよく、高いスループットも期待できる直流マグネト
ロンスパッタ装置を用いた。この装置においては、形成
しようとする材料（ターゲット：陰極）と基板１０（陽
極）とを相対向させた空間を真空に排気した後、この空
間内に不活性ガスを導入し、材料と基板の両者に直流電
圧を印加してプラズマを発生させ、生成した陽イオンに
よるターゲットのスパッタリング現象を利用して基板に
膜を堆積する方法を採用している。マグネトロンはプラ
ズマの密度を高め、堆積速度を向上させるものであっ
て、ターゲットの背面に設置されている。そしてここで
は、図３に示すように、ガラス基板１０として、５５０
ｍｍ×６５０ｍｍ、厚さ０．７ｍｍのものを用い、基板
１０上にＣｒ膜を堆積した。さらに高いスループットで
ガラス基板１０の処理が可能なように、図４に示すよう
な枚葉スパッタ装置を用いた。
性がよく、高いスループットも期待できる直流マグネト
ロンスパッタ装置を用いた。この装置においては、形成
しようとする材料（ターゲット：陰極）と基板１０（陽
極）とを相対向させた空間を真空に排気した後、この空
間内に不活性ガスを導入し、材料と基板の両者に直流電
圧を印加してプラズマを発生させ、生成した陽イオンに
よるターゲットのスパッタリング現象を利用して基板に
膜を堆積する方法を採用している。マグネトロンはプラ
ズマの密度を高め、堆積速度を向上させるものであっ
て、ターゲットの背面に設置されている。そしてここで
は、図３に示すように、ガラス基板１０として、５５０
ｍｍ×６５０ｍｍ、厚さ０．７ｍｍのものを用い、基板
１０上にＣｒ膜を堆積した。さらに高いスループットで
ガラス基板１０の処理が可能なように、図４に示すよう
な枚葉スパッタ装置を用いた。
【００２５】ガラス基板１０はＴＦＴ工程後の液晶工程
（後述）において、図３の破線に沿って切断され、画面
５４の対角が１２．１インチのサイズのパネルが６枚製
造される。そしてガラス基板１０は、製造ラインにおい
て、自動搬送ロボット６０によって移動されるカセット
６２内に複数枚収納される。このカセット６２はロボッ
ト６０の搬送によって移載ステージ６４に設置されたあ
と、移載ロボット６６によって第１仕込／取出室６８ま
たは第２仕込／取出室７０に搬送される。これらの室内
は真空状態に排気され、その後、この室内のガラス基板
１０は１枚ずつ加熱室７２に移動される。ガラス基板１
０は加熱室７２で所定の温度に加熱された後、第１成膜
室７４に搬送される。第１成膜室７４に搬送されたガラ
ス基板１０にはスパッタリングによりＣｒ膜が堆積され
る。このときスパッタリングの不活性ガスとして、従来
Ａｒが用いられたが、本実施形態では、Ｎｅが用いられ
る。
（後述）において、図３の破線に沿って切断され、画面
５４の対角が１２．１インチのサイズのパネルが６枚製
造される。そしてガラス基板１０は、製造ラインにおい
て、自動搬送ロボット６０によって移動されるカセット
６２内に複数枚収納される。このカセット６２はロボッ
ト６０の搬送によって移載ステージ６４に設置されたあ
と、移載ロボット６６によって第１仕込／取出室６８ま
たは第２仕込／取出室７０に搬送される。これらの室内
は真空状態に排気され、その後、この室内のガラス基板
１０は１枚ずつ加熱室７２に移動される。ガラス基板１
０は加熱室７２で所定の温度に加熱された後、第１成膜
室７４に搬送される。第１成膜室７４に搬送されたガラ
ス基板１０にはスパッタリングによりＣｒ膜が堆積され
る。このときスパッタリングの不活性ガスとして、従来
Ａｒが用いられたが、本実施形態では、Ｎｅが用いられ
る。
【００２６】スパッタリングが終了すると、ガラス基板
１０は加熱後第２成膜室７６に搬送され、スパッタリン
グによって膜が堆積される。このあと同様に第３成膜室
７８でもスパッタリングによって膜が堆積される。この
間の移動は真空搬送ロボット８０によって行なわれ、各
成膜室ごとに、ゲート配線１２、ドレイン配線１４、Ｔ
ＦＴ素子の電極等が成膜される。そして膜堆積後、基板
１０は第１仕込／取出室６８または第２仕込／取出室７
０に戻され、移載ロボット６６によって移載ステージ６
４に移動された後、自動搬送ロボット６０によって他の
工程に移動される。
１０は加熱後第２成膜室７６に搬送され、スパッタリン
グによって膜が堆積される。このあと同様に第３成膜室
７８でもスパッタリングによって膜が堆積される。この
間の移動は真空搬送ロボット８０によって行なわれ、各
成膜室ごとに、ゲート配線１２、ドレイン配線１４、Ｔ
ＦＴ素子の電極等が成膜される。そして膜堆積後、基板
１０は第１仕込／取出室６８または第２仕込／取出室７
０に戻され、移載ロボット６６によって移載ステージ６
４に移動された後、自動搬送ロボット６０によって他の
工程に移動される。
【００２７】図４に示す枚葉スパッタ装置を用いると、
複数種類のターゲットに対応するこができ、スループッ
トを高めることができるとともに、装置の占有面積を小
さくすることができるとともに、メンテナンスが容易と
なる。さらにターゲットの背面に設置したマグネットを
移動する構造であるため、従来のインライン型スパッタ
装置に比べて高いパワー密度を装置内に投入することが
できる。
複数種類のターゲットに対応するこができ、スループッ
トを高めることができるとともに、装置の占有面積を小
さくすることができるとともに、メンテナンスが容易と
なる。さらにターゲットの背面に設置したマグネットを
移動する構造であるため、従来のインライン型スパッタ
装置に比べて高いパワー密度を装置内に投入することが
できる。
【００２８】次に、スパッタリングによって堆積された
金属膜の膜応力と比抵抗を測定したところ、図５および
図６に示すような測定結果が得られた。この測定では、
電気抵抗（シート抵抗）を４端針式抵抗測定法によって
求め、膜をエッチングして形成した段差部の高さを測定
して得た膜厚によって比抵抗を換算した。また、５イン
チのシリコンウエハ（厚さ０．５５ｍｍ）を基板に用
い、その基板に膜が堆積された前後の反り量の差δを求
め、この値と膜応力σとの関係を表わす次式を用いて膜
応力を計算した。
金属膜の膜応力と比抵抗を測定したところ、図５および
図６に示すような測定結果が得られた。この測定では、
電気抵抗（シート抵抗）を４端針式抵抗測定法によって
求め、膜をエッチングして形成した段差部の高さを測定
して得た膜厚によって比抵抗を換算した。また、５イン
チのシリコンウエハ（厚さ０．５５ｍｍ）を基板に用
い、その基板に膜が堆積された前後の反り量の差δを求
め、この値と膜応力σとの関係を表わす次式を用いて膜
応力を計算した。
【００２９】
δ＝３（１−γ）ｌ2ｄσ／Ｅ・ｂ……（１）
ここで、Ｅ：ヤング率、γ：基板のポアソン比、ｌ：基
板の長さ、ｂ：基板の厚さ、ｄ：膜厚である。
板の長さ、ｂ：基板の厚さ、ｄ：膜厚である。
【００３０】スパッタリングの不活性ガスにＡｒを用い
た場合、Ｃｒの比抵抗を２２μΩｃｍ程度以下にはでき
るが、膜堆積条件をどのようにしても、膜には、最低で
も７００〜８００ＭＰａの引っ張り応力が発生し、それ
によってガラス基板が反り、ハンドリングに支障をきた
すことが分かった。最悪の場合、基板が割れ、歩留まり
の低下と稼働停止を引き起こす。また反り量が大きい基
板では、スパッタリング工程後の露光、現像工程でもパ
ターン精度が悪化する等の問題点が発生した。さらに膜
の乗り越えの多いソース／ドレインでは、応力が高いた
め、パターンニング後に断線不良が多発した。なお、図
５に示すように、スパッタガス圧の低下に伴い、膜応力
は低下するが、プラズマが発生する限界の０．２Ｐａま
でスパッタガス圧は約７００ＭＰａと高いことが分か
る。
た場合、Ｃｒの比抵抗を２２μΩｃｍ程度以下にはでき
るが、膜堆積条件をどのようにしても、膜には、最低で
も７００〜８００ＭＰａの引っ張り応力が発生し、それ
によってガラス基板が反り、ハンドリングに支障をきた
すことが分かった。最悪の場合、基板が割れ、歩留まり
の低下と稼働停止を引き起こす。また反り量が大きい基
板では、スパッタリング工程後の露光、現像工程でもパ
ターン精度が悪化する等の問題点が発生した。さらに膜
の乗り越えの多いソース／ドレインでは、応力が高いた
め、パターンニング後に断線不良が多発した。なお、図
５に示すように、スパッタガス圧の低下に伴い、膜応力
は低下するが、プラズマが発生する限界の０．２Ｐａま
でスパッタガス圧は約７００ＭＰａと高いことが分か
る。
【００３１】一方、スパッタガスにＮｅを用いたときの
検討結果として、膜特性に及ぼす大きなスパッタガス圧
をパラメータとした場合の結果を図５および図６に示し
た。なお、この際真空系およびマスフローコントローラ
はＮｅに感度が校正されたものを用いた。これらの結果
は、基板温度２００℃（スパッタリング開始直前の実測
値）、到達真空度１×１０~4Ｐａ以下、パワー密度１０
Ｗ／ｃｍ2で膜厚２００ｍｍに堆積したデータである。
検討結果として、膜特性に及ぼす大きなスパッタガス圧
をパラメータとした場合の結果を図５および図６に示し
た。なお、この際真空系およびマスフローコントローラ
はＮｅに感度が校正されたものを用いた。これらの結果
は、基板温度２００℃（スパッタリング開始直前の実測
値）、到達真空度１×１０~4Ｐａ以下、パワー密度１０
Ｗ／ｃｍ2で膜厚２００ｍｍに堆積したデータである。
【００３２】図６から、Ｃｒ膜の比抵抗は圧力を下げる
ことで、徐々に下がる傾向にあることが分かる。なお、
この実施範囲では、比抵抗の絶対値は全て約２０μΩｃ
ｍ以下と小さいが、この理由は、枚葉スパッタ装置を用
いてパワー密度を高くしたことおよび到達真空度を低く
制御したことによる。
ことで、徐々に下がる傾向にあることが分かる。なお、
この実施範囲では、比抵抗の絶対値は全て約２０μΩｃ
ｍ以下と小さいが、この理由は、枚葉スパッタ装置を用
いてパワー密度を高くしたことおよび到達真空度を低く
制御したことによる。
【００３３】一方、図５から、膜応力は圧力を下げると
低下することが分かる。その際、圧力が２００ＭＰａ以
下になると、スパッタガス圧力は０．９Ｐａ以下であ
り、０．５Ｐａにすると、応力はほとんど０に近づく。
また圧力に対する膜応力の変化が小さく、プロセスにお
ける制御性が高いこと、すなわち圧力が多少ずれても得
られる特性の変化が少ないことも分かる。なお、図６に
は示されていないが、圧力０．５Ｐａにおいて、基板温
度を調整すると、膜応力はあまり変化しないが、比抵抗
は低下すること、パワー密度を低下すると比抵抗および
膜応力ともに上昇することが判明した。またパワー密度
を１０Ｗ／ｃｍ2以上に制御すれば、ほぼ検討した全範
囲で後述する膜応力を、要求される２００ＭＰａ以下に
することができる。また到達真空度を上げると、応力は
ほとんど変化しないが、比抵抗が増加するので、真空到
達度は１×１０~ 4Ｐａ以下とすることが必要である。
なお、図には示されていないが、ＡｒとＮｅとの混合ガ
スを用いて、Ｎｅガスの濃度を上げると、同様に応力を
下げることができる。
低下することが分かる。その際、圧力が２００ＭＰａ以
下になると、スパッタガス圧力は０．９Ｐａ以下であ
り、０．５Ｐａにすると、応力はほとんど０に近づく。
また圧力に対する膜応力の変化が小さく、プロセスにお
ける制御性が高いこと、すなわち圧力が多少ずれても得
られる特性の変化が少ないことも分かる。なお、図６に
は示されていないが、圧力０．５Ｐａにおいて、基板温
度を調整すると、膜応力はあまり変化しないが、比抵抗
は低下すること、パワー密度を低下すると比抵抗および
膜応力ともに上昇することが判明した。またパワー密度
を１０Ｗ／ｃｍ2以上に制御すれば、ほぼ検討した全範
囲で後述する膜応力を、要求される２００ＭＰａ以下に
することができる。また到達真空度を上げると、応力は
ほとんど変化しないが、比抵抗が増加するので、真空到
達度は１×１０~ 4Ｐａ以下とすることが必要である。
なお、図には示されていないが、ＡｒとＮｅとの混合ガ
スを用いて、Ｎｅガスの濃度を上げると、同様に応力を
下げることができる。
【００３４】ここで、ガス圧力およびガス種を変えるこ
とにより、Ｃｒの膜応力が変化する理由は次のように考
えられる。スパッタガス圧力を下げることによって平均
自由工程が長くなり、スパッタ粒子（Ｃｒ）とスパッタ
ガス（ＡｒまたはＮｅ）との衝突回数が減少するため、
基板に入射するスパッタ粒子のエネルギが増大する。ま
た、スパッタガスをＡｒから軽元素であるＮｅガスにす
ることによって、スパッタ粒子（Ｃｒ）とスパッタガス
（Ｎｅ）との衝突時のエネルギ損失が減少し、その結
果、基板に到達するＣｒ粒子のエネルギが増大する。Ｃ
ｒ膜は本質的に大きな引っ張り応力を有しているのもの
であるが、基板に到達するＣｒ粒子のエネルギが増大す
ると、打ち込み効果により結晶が拡散するように作用す
る。すなわち圧縮応力が加わるように働き、引っ張り応
力が緩和されたものと考えられる。なお、この際、スパ
ッタガスであるＮｅ原子がＣｒ膜の堆積時に粒界中に取
り込まれる。またこのことは、軽元素で不活性のＨｅに
も効果があるが。Ｈｅは軽すぎるため、スパッタレート
が極端に遅いという問題点がある。
とにより、Ｃｒの膜応力が変化する理由は次のように考
えられる。スパッタガス圧力を下げることによって平均
自由工程が長くなり、スパッタ粒子（Ｃｒ）とスパッタ
ガス（ＡｒまたはＮｅ）との衝突回数が減少するため、
基板に入射するスパッタ粒子のエネルギが増大する。ま
た、スパッタガスをＡｒから軽元素であるＮｅガスにす
ることによって、スパッタ粒子（Ｃｒ）とスパッタガス
（Ｎｅ）との衝突時のエネルギ損失が減少し、その結
果、基板に到達するＣｒ粒子のエネルギが増大する。Ｃ
ｒ膜は本質的に大きな引っ張り応力を有しているのもの
であるが、基板に到達するＣｒ粒子のエネルギが増大す
ると、打ち込み効果により結晶が拡散するように作用す
る。すなわち圧縮応力が加わるように働き、引っ張り応
力が緩和されたものと考えられる。なお、この際、スパ
ッタガスであるＮｅ原子がＣｒ膜の堆積時に粒界中に取
り込まれる。またこのことは、軽元素で不活性のＨｅに
も効果があるが。Ｈｅは軽すぎるため、スパッタレート
が極端に遅いという問題点がある。
【００３５】Ｃｒ膜をＮｅガスを用いてスパッタした場
合、膜中にＮｅが含有されていることは、組成分析の１
種である分析法を用いれば容易に明らかにできる。
合、膜中にＮｅが含有されていることは、組成分析の１
種である分析法を用いれば容易に明らかにできる。
【００３６】例えば、昇温脱離ガス分析法（ＴＤＳ：Ｔ
ｈｅｒｍａｌ Ｄｅｓｏｒｐｔｉｏｎ Ｓｐｅｃｔｒｏ
ｓｃｏｐｙ）を用いれば、試料を高真空中で昇温加熱
（この場合には９００℃まで、最高は１０００℃）する
ことによって放出される脱離ガスの質量を分析すること
ができる。Ｘ線マイクロアナライザ（ＸＭＡ：Ｘ−ｒａ
ｙ Ｍｉｃｒｏｐｒｏｂｅ Ａｎａｌｙｚｅｒ）を用い
た場合には、試料に高エネルギの電子を衝突させ、固体
を構成する元素に特有なエネルギのオージェ電子と特性
Ｘ線が放射されたときに、特性Ｘ線の波長とその強度を
測定し、この測定結果からその元素を分析することがで
きる。また２次イオン質量分析計（ＳＩＭＳ：Ｓｅｃｏ
ｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔ
ｅｒ）を用いた場合には、試料にイオンビームを照射
し、イオンビームの照射に伴って放出される２次イオン
の質量を分析することができる。これらの分析の方法を
用いて組成を分析したところ、Ａｒスパッタでは、Ｃｒ
膜中のＡｒ量は成膜厚力が２Ｐａで０．０２原子％であ
り、成膜厚力を０．２Ｐにすると０．０３原子％になる
結果が得られた。
ｈｅｒｍａｌ Ｄｅｓｏｒｐｔｉｏｎ Ｓｐｅｃｔｒｏ
ｓｃｏｐｙ）を用いれば、試料を高真空中で昇温加熱
（この場合には９００℃まで、最高は１０００℃）する
ことによって放出される脱離ガスの質量を分析すること
ができる。Ｘ線マイクロアナライザ（ＸＭＡ：Ｘ−ｒａ
ｙ Ｍｉｃｒｏｐｒｏｂｅ Ａｎａｌｙｚｅｒ）を用い
た場合には、試料に高エネルギの電子を衝突させ、固体
を構成する元素に特有なエネルギのオージェ電子と特性
Ｘ線が放射されたときに、特性Ｘ線の波長とその強度を
測定し、この測定結果からその元素を分析することがで
きる。また２次イオン質量分析計（ＳＩＭＳ：Ｓｅｃｏ
ｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔ
ｅｒ）を用いた場合には、試料にイオンビームを照射
し、イオンビームの照射に伴って放出される２次イオン
の質量を分析することができる。これらの分析の方法を
用いて組成を分析したところ、Ａｒスパッタでは、Ｃｒ
膜中のＡｒ量は成膜厚力が２Ｐａで０．０２原子％であ
り、成膜厚力を０．２Ｐにすると０．０３原子％になる
結果が得られた。
【００３７】一方Ｎｅスパッタでは、成膜厚力が１Ｐａ
および０．５Ｐａの場合に、Ｎｅ量はそれぞれ０．２原
子％および０．８原子％の結果が得られた。これは、Ｃ
ｒ膜中にある量のＮｅ原子を含むと前述の膜応力になる
ことを示している。
および０．５Ｐａの場合に、Ｎｅ量はそれぞれ０．２原
子％および０．８原子％の結果が得られた。これは、Ｃ
ｒ膜中にある量のＮｅ原子を含むと前述の膜応力になる
ことを示している。
【００３８】次に、基板の反りと膜抵抗の関係について
説明する。
説明する。
【００３９】前述したように、ディスプレイの大画面
化、高精細化に伴って生じる信号遅延を抑制するために
は、配線の低抵抗化が必要になる。そこで、画面サイ
ズ：１４インチ、画素数：１０２４×７６８までのＴＦ
Ｔ−ＬＣＤを実現するのに必要なゲート配線抵抗をシミ
ュレーションによって求めた結果、配線のシート抵抗は
０．７Ω／□以下である必要があることが判明した。
化、高精細化に伴って生じる信号遅延を抑制するために
は、配線の低抵抗化が必要になる。そこで、画面サイ
ズ：１４インチ、画素数：１０２４×７６８までのＴＦ
Ｔ−ＬＣＤを実現するのに必要なゲート配線抵抗をシミ
ュレーションによって求めた結果、配線のシート抵抗は
０．７Ω／□以下である必要があることが判明した。
【００４０】ここで、最大１４インチサイズを考慮した
理由は、６５０ｍｍ×５５０ｍｍサイズの基板からは１
２インチパネルが６面取れるとともに、１４インチパネ
ルが４面取れることおよび１４インチパネルがＣＲＴモ
ニタの画面サイズ約１７インチに相当するもので、需要
が大きいからである。換言すれば、同一の製造ラインに
おいては、同一の基板サイズから複数のパネルを製造す
る必要があるが、全てのサイズを同じ材料、プロセスで
製造できることが効率の点から最も好ましく、その場
合、最大サイズとして、画面サイズ１４インチ（画素
数：１０２４×７６８）を考えておけば十分だからであ
る。
理由は、６５０ｍｍ×５５０ｍｍサイズの基板からは１
２インチパネルが６面取れるとともに、１４インチパネ
ルが４面取れることおよび１４インチパネルがＣＲＴモ
ニタの画面サイズ約１７インチに相当するもので、需要
が大きいからである。換言すれば、同一の製造ラインに
おいては、同一の基板サイズから複数のパネルを製造す
る必要があるが、全てのサイズを同じ材料、プロセスで
製造できることが効率の点から最も好ましく、その場
合、最大サイズとして、画面サイズ１４インチ（画素
数：１０２４×７６８）を考えておけば十分だからであ
る。
【００４１】次に、配線膜の比抵抗を変化した場合に、
シート抵抗を０．７Ω／□とできる膜厚ｄ＝０．７との
関係を図７に示す。図７から、比抵抗が低減すれば、シ
ート抵抗を０．７Ω／□とできる膜厚は薄くなることが
分かる。スパッタガスにＡｒを用いたときには、Ｃｒ膜
の比抵抗は３０μΩｃｍ以上と高かったため、０．７Ω
／□とするには、４００ｍｍ以上の膜厚となり、膜堆積
と膜のエッチングに時間を必要とし、スループットが低
下するとともに、膜応力に起因して基板の反りが増大す
る等の問題が生じ、到底実現できなかった。
シート抵抗を０．７Ω／□とできる膜厚ｄ＝０．７との
関係を図７に示す。図７から、比抵抗が低減すれば、シ
ート抵抗を０．７Ω／□とできる膜厚は薄くなることが
分かる。スパッタガスにＡｒを用いたときには、Ｃｒ膜
の比抵抗は３０μΩｃｍ以上と高かったため、０．７Ω
／□とするには、４００ｍｍ以上の膜厚となり、膜堆積
と膜のエッチングに時間を必要とし、スループットが低
下するとともに、膜応力に起因して基板の反りが増大す
る等の問題が生じ、到底実現できなかった。
【００４２】また、膜応力が一定な場合には、膜厚の増
大に伴って基板の反り量が増大するという問題点があ
る。実際には、膜厚が１５０ｎｍ以上では膜応力はほぼ
一定である。なお、膜厚、膜応力および基板の反り量の
間の関係は前述した（１）式から定量化できる。そして
実測によれば、搬送および露光、現像工程におけるトラ
ブルが増加し始める基板の反り量は約２ｍｍであること
が分かった。このことから、基板の反り量を２ｍｍ以下
の抑える応力値でなくてはならないといえる。
大に伴って基板の反り量が増大するという問題点があ
る。実際には、膜厚が１５０ｎｍ以上では膜応力はほぼ
一定である。なお、膜厚、膜応力および基板の反り量の
間の関係は前述した（１）式から定量化できる。そして
実測によれば、搬送および露光、現像工程におけるトラ
ブルが増加し始める基板の反り量は約２ｍｍであること
が分かった。このことから、基板の反り量を２ｍｍ以下
の抑える応力値でなくてはならないといえる。
【００４３】図７からは、例えば、比抵抗２２μΩｃｍ
の場合を考えると、シート抵抗０．７Ω／□を与える膜
厚は３１４ｎｍである。この場合、（１）式から膜応力
を約４００ＭＰａ以下に抑えないと、３７０ｍｍ×４７
０ｍｍ×０．７ｍｍサイズ（長尺の）基板の反りが２ｍ
ｍ以上となる。また５５０ｍｍ×６５０ｍｍ×０．７ｍ
ｍサイズの場合には、（１）式から、膜応力を２００Ｍ
Ｐａ以下にする必要がある。逆に、膜応力が３００ＭＰ
ａ程度に上昇しても、５５０ｍｍ×６５０ｍｍ×０．７
ｍｍサイズの場合には反り量を２ｍｍ以下にできる膜厚
は２５０ｎｍである。なお、基板の板厚は、厚くなれば
膜応力値が一定では板厚に逆比例して反り量は小さくな
る。実際、実験した範囲では、基板の厚さが１．０ｍｍ
以上になると、基板の反りによるトラブルは激減した。
の場合を考えると、シート抵抗０．７Ω／□を与える膜
厚は３１４ｎｍである。この場合、（１）式から膜応力
を約４００ＭＰａ以下に抑えないと、３７０ｍｍ×４７
０ｍｍ×０．７ｍｍサイズ（長尺の）基板の反りが２ｍ
ｍ以上となる。また５５０ｍｍ×６５０ｍｍ×０．７ｍ
ｍサイズの場合には、（１）式から、膜応力を２００Ｍ
Ｐａ以下にする必要がある。逆に、膜応力が３００ＭＰ
ａ程度に上昇しても、５５０ｍｍ×６５０ｍｍ×０．７
ｍｍサイズの場合には反り量を２ｍｍ以下にできる膜厚
は２５０ｎｍである。なお、基板の板厚は、厚くなれば
膜応力値が一定では板厚に逆比例して反り量は小さくな
る。実際、実験した範囲では、基板の厚さが１．０ｍｍ
以上になると、基板の反りによるトラブルは激減した。
【００４４】以上のことを考慮すると、膜堆積、膜のエ
ッチングの各工程のスループットから、必要とされるＣ
ｒ膜の膜厚は約３００ｎｍである。したがって、図７か
ら、比抵抗は２２μΩ程度以下である必要がある。さら
に、基板温度を上げたり、到達真空度を低圧力にする等
の方法によって低抵抗化が可能であるが、いずれの方法
もスループットは低下する方向なので、現実の製造プロ
セスでは約１８μΩｃｍが下限と考えられる。なお、Ｎ
ｅスパッタしたＣｒ膜のエッチング速度はＡｒスパッタ
したＣｒ膜とほぼ同等であることを確認した。すなわ
ち、膜のエッチング工程においてはスループットの低下
は生じなかった。
ッチングの各工程のスループットから、必要とされるＣ
ｒ膜の膜厚は約３００ｎｍである。したがって、図７か
ら、比抵抗は２２μΩ程度以下である必要がある。さら
に、基板温度を上げたり、到達真空度を低圧力にする等
の方法によって低抵抗化が可能であるが、いずれの方法
もスループットは低下する方向なので、現実の製造プロ
セスでは約１８μΩｃｍが下限と考えられる。なお、Ｎ
ｅスパッタしたＣｒ膜のエッチング速度はＡｒスパッタ
したＣｒ膜とほぼ同等であることを確認した。すなわ
ち、膜のエッチング工程においてはスループットの低下
は生じなかった。
【００４５】次に、上述した結果に基づいてＴＦＴ基板
を作成した結果について説明する。
を作成した結果について説明する。
【００４６】まず、直流マグネトロンスパッタ法によ
り、よく洗浄したガラス基板を２００℃に加熱してガラ
ス基板上にＣｒを堆積する。この堆積条件は前述した範
囲内とする。また膜厚は２５０ｎｍとし、そのシート抵
抗は０．８Ω／□である。Ｃｒ膜をホトエッチングによ
ってゲート配線１２に加工した。この際、エッチング
は、エッチャントとして、硝酸第２セリウムアンモニウ
ムと過塩素酸とを添加した水溶液に硝酸を添加したもの
を用いた。テーパ角は硝酸第２セリウムアンモニウム濃
度と硝酸添加量で制御できる。この場合、Ｃｒゲート電
極端部のテーパ角は４５°であった。このようなテーパ
角度にすることにより、基板上に積層する膜のカバレー
ジ性を良好にできる。なお、予備検討により、ゲート電
極のテーパ角とこの上に形成する絶縁膜（ＳｉＮ）のカ
バレージ性について調べた。具体的には、テーパ角を１
０〜８０°の範囲で調整し、それぞれこの上に、後述す
る方法でＳｉＮ膜、引き続きＣｒ膜を形成し、ＭＩＭ素
子を作成してＳｉＮ膜の絶縁耐圧を求めた。この結果、
テーパ角が６０°を越えると、絶縁耐圧が低い素子が増
加する傾向にある。またゲート配線１２は、他にもドラ
イエッチング法によって、Ｃｌ2Ｏ2との混合ガスでエッ
チングし、テーパ角はＣｌとＯ2との流量比で制御でき
る。
り、よく洗浄したガラス基板を２００℃に加熱してガラ
ス基板上にＣｒを堆積する。この堆積条件は前述した範
囲内とする。また膜厚は２５０ｎｍとし、そのシート抵
抗は０．８Ω／□である。Ｃｒ膜をホトエッチングによ
ってゲート配線１２に加工した。この際、エッチング
は、エッチャントとして、硝酸第２セリウムアンモニウ
ムと過塩素酸とを添加した水溶液に硝酸を添加したもの
を用いた。テーパ角は硝酸第２セリウムアンモニウム濃
度と硝酸添加量で制御できる。この場合、Ｃｒゲート電
極端部のテーパ角は４５°であった。このようなテーパ
角度にすることにより、基板上に積層する膜のカバレー
ジ性を良好にできる。なお、予備検討により、ゲート電
極のテーパ角とこの上に形成する絶縁膜（ＳｉＮ）のカ
バレージ性について調べた。具体的には、テーパ角を１
０〜８０°の範囲で調整し、それぞれこの上に、後述す
る方法でＳｉＮ膜、引き続きＣｒ膜を形成し、ＭＩＭ素
子を作成してＳｉＮ膜の絶縁耐圧を求めた。この結果、
テーパ角が６０°を越えると、絶縁耐圧が低い素子が増
加する傾向にある。またゲート配線１２は、他にもドラ
イエッチング法によって、Ｃｌ2Ｏ2との混合ガスでエッ
チングし、テーパ角はＣｌとＯ2との流量比で制御でき
る。
【００４７】次に、ゲート配線１２で加工した基板をＲ
ＦプラズマＣＶＤ装置に設置し、ゲート絶縁膜２６のS
ＳｉＮを形成した。基板温度は２８０°Ｃとして、Ｓｉ
Ｈ4で、ＮＨ3およびＮ2の混合ガスを原料ガスとして用
い、３００ｎｍの膜厚に作成した。次いで、ＲＦプラズ
マＣＶＤ装置内の別のチャンバで半導体層のａ−Ｓｉを
形成した。このとき基板温度は２５０℃とし、モノシラ
ンＳｉＨ4を原料ガスに用いて作成した。膜厚は２２０
ｎｍとした。引き続いて別チャンバに移し、この上にリ
ン（Ｐ）をドープしたｎ＋・ａ−Ｓｉ層２８を形成し
た。基板温度は２３０°Ｃとし、ＳｉＨ4、ＰＨ3および
Ｈ2の混合ガスを用い、５０ｎｍの膜厚に作成した。
ＦプラズマＣＶＤ装置に設置し、ゲート絶縁膜２６のS
ＳｉＮを形成した。基板温度は２８０°Ｃとして、Ｓｉ
Ｈ4で、ＮＨ3およびＮ2の混合ガスを原料ガスとして用
い、３００ｎｍの膜厚に作成した。次いで、ＲＦプラズ
マＣＶＤ装置内の別のチャンバで半導体層のａ−Ｓｉを
形成した。このとき基板温度は２５０℃とし、モノシラ
ンＳｉＨ4を原料ガスに用いて作成した。膜厚は２２０
ｎｍとした。引き続いて別チャンバに移し、この上にリ
ン（Ｐ）をドープしたｎ＋・ａ−Ｓｉ層２８を形成し
た。基板温度は２３０°Ｃとし、ＳｉＨ4、ＰＨ3および
Ｈ2の混合ガスを用い、５０ｎｍの膜厚に作成した。
【００４８】次に、ドライエッチング法によって、ｎ＋
・ａ−Ｓｉ層２８と半導体層２４のａ−ＳｉをＴＦＴ形
状にパターニングした。続いてゲート絶縁膜２６を同様
にドライエッチング法によって加工し、画素電極１６と
ゲート電極１８の端子取り出し部のためのスルーホール
を形成した。この上にゲート電極１８と同一の材料、装
置および条件において、Ｃｒ膜を堆積した。このＣｒ膜
を同様にホトエッチングによってドレイン配線１４を加
工した。引き続き、ドライエッチング法によって、ｎ＋
・ａ−Ｓｉ層２８を除去し、ＴＦＴのチャネルを形成し
た。なお、実際には、ドライエッチング法では、加工裕
度を考慮して、ｎ＋・ａ−Ｓｉ層２８を５０ｍｍのみで
なく、半導体層２４も約１００ｎｍオーバーエッチング
される。次に、直流マグネトロンスパッタリング法を用
い、基板温度２００℃で、透明電極陽ＩＴＯ膜を堆積
後、ホトエッチングによって画素電極１６をパターニン
グした。なお、図１は示されていないが、このパターニ
ングにおいては、同時にパネル周囲のゲート電極１８、
ソース電極２２、ドレイン電極２０もＩＴＯ膜で被覆し
ている。これは、パネル駆動回路（外部駆動回路）との
接続の信頼性を確保するためである。そしてこの上に、
保護膜３０のＳｉＮ膜をＲＦプラズマＣＤ法によって形
成した。また基板温度は２５０℃として、ＳｉＨ4、Ｎ
Ｈ3およびＨ2の混合ガスを原料ガスとして用い、３００
ｎｍの膜厚に作成した。その後、ドライエッチング法に
よって、パネル周囲の保護性絶縁膜ＳｉＮを除去し、電
極端子を露出させるとともに、画素電極部にスルーホー
ルを形成した。
・ａ−Ｓｉ層２８と半導体層２４のａ−ＳｉをＴＦＴ形
状にパターニングした。続いてゲート絶縁膜２６を同様
にドライエッチング法によって加工し、画素電極１６と
ゲート電極１８の端子取り出し部のためのスルーホール
を形成した。この上にゲート電極１８と同一の材料、装
置および条件において、Ｃｒ膜を堆積した。このＣｒ膜
を同様にホトエッチングによってドレイン配線１４を加
工した。引き続き、ドライエッチング法によって、ｎ＋
・ａ−Ｓｉ層２８を除去し、ＴＦＴのチャネルを形成し
た。なお、実際には、ドライエッチング法では、加工裕
度を考慮して、ｎ＋・ａ−Ｓｉ層２８を５０ｍｍのみで
なく、半導体層２４も約１００ｎｍオーバーエッチング
される。次に、直流マグネトロンスパッタリング法を用
い、基板温度２００℃で、透明電極陽ＩＴＯ膜を堆積
後、ホトエッチングによって画素電極１６をパターニン
グした。なお、図１は示されていないが、このパターニ
ングにおいては、同時にパネル周囲のゲート電極１８、
ソース電極２２、ドレイン電極２０もＩＴＯ膜で被覆し
ている。これは、パネル駆動回路（外部駆動回路）との
接続の信頼性を確保するためである。そしてこの上に、
保護膜３０のＳｉＮ膜をＲＦプラズマＣＤ法によって形
成した。また基板温度は２５０℃として、ＳｉＨ4、Ｎ
Ｈ3およびＨ2の混合ガスを原料ガスとして用い、３００
ｎｍの膜厚に作成した。その後、ドライエッチング法に
よって、パネル周囲の保護性絶縁膜ＳｉＮを除去し、電
極端子を露出させるとともに、画素電極部にスルーホー
ルを形成した。
【００４９】以上までの工程において、Ｎｅをスパッタ
ガスとして用い、Ｃｒ膜を作成した場合、基板割れ、膜
はがれを始めとした製造プロセス上の不具合は全く発生
しなかった。そして作成したＴＦＴ基板から一部を液晶
工程に投入し、ＬＣＤパネルを完成させた。そして表示
結果を調べたところ、画素欠陥は全く発生しないことを
確認した。このことは、ゲート配線１２、ドレイン配線
１４の断線不良、配線と透明電極ＩＴＯ膜とのコンタク
トも良好であることを示している。これに対して、スパ
ッタガスにＡｒを用いた従来方法では、ゲート配線膜堆
積工程ですでに搬送トラブルが発生したため、基板割れ
につながることを予想して後の工程を中止した。
ガスとして用い、Ｃｒ膜を作成した場合、基板割れ、膜
はがれを始めとした製造プロセス上の不具合は全く発生
しなかった。そして作成したＴＦＴ基板から一部を液晶
工程に投入し、ＬＣＤパネルを完成させた。そして表示
結果を調べたところ、画素欠陥は全く発生しないことを
確認した。このことは、ゲート配線１２、ドレイン配線
１４の断線不良、配線と透明電極ＩＴＯ膜とのコンタク
トも良好であることを示している。これに対して、スパ
ッタガスにＡｒを用いた従来方法では、ゲート配線膜堆
積工程ですでに搬送トラブルが発生したため、基板割れ
につながることを予想して後の工程を中止した。
【００５０】
【発明の効果】以上説明したように、本発明によれば、
信号伝送路、走査線またはデータ信号線をＣｒ膜中にＮ
ｅ原子を含む金属膜で形成するとともに、この金属膜の
比抵抗膜が２２μΩｃｍ以下で且つ膜力の絶対値が２０
０ＭＰａ以下であるようにしたため、信号を伝送する要
素の比抵抗および膜応力を小さくすることができ、歩留
まりの向上および信頼性の向上に寄与することができ
る。
信号伝送路、走査線またはデータ信号線をＣｒ膜中にＮ
ｅ原子を含む金属膜で形成するとともに、この金属膜の
比抵抗膜が２２μΩｃｍ以下で且つ膜力の絶対値が２０
０ＭＰａ以下であるようにしたため、信号を伝送する要
素の比抵抗および膜応力を小さくすることができ、歩留
まりの向上および信頼性の向上に寄与することができ
る。
【図１】本発明の一実施形態を示す液晶表示装置の１画
素分の構成を示す平面模式図である。
素分の構成を示す平面模式図である。
【図２】図１のII−II線に沿う断面図である。
【図３】ガラス基板の構成図である。
【図４】枚葉スパッタ装置の構成を示す斜視図である。
【図５】スパッタガス圧力と応力との関係を示す特性図
である。
である。
【図６】成膜圧力と比抵抗との関係を示す特性図であ
る。
る。
【図７】比抵抗とシート抵抗を与える膜厚との関係を示
す特性図である。
す特性図である。
１０ ガラス基板
１２ ゲート配線
１４ ドレイン配線
１６ 透明画素電極
１８ ゲート電極
２０ ドレイン電極
２２ ソース電極
３６ 液晶層
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 亀井 光浩
茨城県日立市国分町一丁目１番１号 株
式会社 日立製作所 国分工場内
(56)参考文献 特開 平６−317814（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
G02F 1/1368
H01L 29/786
Claims (7)
- 【請求項１】 複数の画素を構成する液晶を含む液晶層
と、液晶層を間にして相対向して配置されて少なくとも
一方が透明な一対の絶縁基板と、一対の絶縁基板の一方
の絶縁基板に分散して配置された複数の走査線と、複数
の走査線とマトリクス状に交差するように配置された複
数のデータ信号線とを備えているとともに、 複数の走査線と複数のデータ信号線とにより囲まれた複
数の表示領域に、 液晶駆動電圧が印加される補助電極と、走査線とデータ
信号線に接続された画素駆動用半導体能動素子とを備え
ているアクティブマトリクス型液晶表示装置において、 前記画素駆動用半導体能動素子の駆動に関連する電気信
号を伝送するための信号伝送路を構成する要素がＣｒ膜
中にＮｅ原子を含む金属膜で構成され、この金属膜の比
抵抗が２２μΩｃｍ以下であり、且つ金属膜の膜応力の
絶対値が２００ＭＰａ以下であることを特徴とするアク
ティブマトリクス型液晶表示装置。 - 【請求項２】 複数の画素を構成する液晶を含む液晶層
と、液晶層を間にして相対向して配置されて少なくとも
一方が透明な一対の絶縁基板と、一対の絶縁基板の一方
の絶縁基板に分散して配置された複数の走査線と、複数
の走査線とマトリクス状に交差するように配置された複
数のデータ信号線とを備えているとともに、 複数の走査線と複数のデータ信号線とにより囲まれた複
数の表示領域に、 液晶駆動電圧が印加される補助電極と、走査線とデータ
信号線に接続された画素駆動用半導体能動素子とを備え
ているアクティブマトリクス型液晶表示装置において、 前記走査線とデータ信号線のうち少なくも一方の線がＣ
ｒ膜中にＮｅ原子を含む金属膜で構成され、この金属膜
の比抵抗が２２μΩｃｍ以下であり、且つ金属膜の膜応
力の絶対値が２００ＭＰａ以下であることを特徴とする
アクティブマトリクス型液晶表示装置。 - 【請求項３】 金属膜の端部には６０°以下のテーパ部
が形成されていることを特徴とする請求項１または２記
載のアクティブマトリクス型液晶表示装置。 - 【請求項４】 金属膜の膜厚は２５０ｎｍ以上であるこ
とを特徴とする請求項１または２記載のアクティブマト
リクス型液晶表示装置。 - 【請求項５】 複数の画素を構成する液晶を含む液晶層
と、液晶層を間にして相対向して配置されて少なくとも
一方が透明な一対の絶縁基板と、一対の絶縁基板の一方
の絶縁基板に分散して配置された複数の走査線と、複数
の走査線とマトリクス状に交差するように配置された複
数のデータ信号線とを備えているとともに、 複数の走査線と複数のデータ信号線とにより囲まれた複
数の表示領域に、 液晶駆動電圧が印加される補助電極と、走査線とデータ
信号線に接続された画素駆動用半導体能動素子とを備え
ているアクティブマトリクス型液晶表示装置の製造方法
において、 前記画素駆動用半導体能動素子の駆動に関連する電気信
号を伝送するための信号伝送路を構成する要素の主材料
にＣｒを用い、このＣｒをカソードターゲットとして、
不活性ガスのＮｅあるいはＡｒとＮｅとの混合ガスを含
むスパッタガス中に挿入し、直流マグネトロンスパッタ
法により、Ｃｒ膜中にＮｅ原子を含む金属膜として、こ
の金属膜の比抵抗が２２μΩｃｍ以下で且つ金属膜の膜
応力の絶対値が２００ＭＰａ以下のものを形成すること
を特徴とするアクティブマトリクス型液晶表示装置の製
造方法。 - 【請求項６】 複数の画素を構成する液晶を含む液晶
層と、液晶層を間にして相対向して配置されて少なくと
も一方が透明な一対の絶縁基板と、一対の絶縁基板の一
方の絶縁基板に分散して配置された複数の走査線と、複
数の走査線とマトリクス状に交差するように配置された
複数のデータ信号線とを備えているとともに、 複数の走査線と複数のデータ信号線とにより囲まれた複
数の表示領域に、 液晶駆動電圧が印加される補助電極と、走査線とデータ
信号線に接続された画素駆動用半導体能動素子とを備え
ているアクティブマトリクス型液晶表示装置の製造方法
において、 前記走査線とデータ信号線のうち少なくも一方の線の主
材料にＣｒを用い、このＣｒをカソードターゲットとし
て、不活性ガスのＮｅあるいはＡｒとＮｅとの混合ガス
を含むスパッタガス中に挿入し、直流マグネトロンスパ
ッタ法により、Ｃｒ膜中にＮｅ原子を含む金属膜とし
て、この金属膜の比抵抗が２２μΩｃｍ以下で且つ金属
膜の膜応力の絶対値が２００ＭＰａ以下のものを形成す
ることを特徴とするアクティブマトリクス型液晶表示装
置の製造方法。 - 【請求項７】 到達真空度を１×１．０~ 4Ｐａ以下
に、スパッタガスのガス圧を０．４〜１．０Ｐａに、パ
ワー密度を１０Ｗ／ｃｍ 2以上にそれぞれ設定して金属
膜を堆積することを特徴とする請求項５または６記載の
アクティブマトリクス型液晶表示装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30639096A JP3404562B2 (ja) | 1996-11-18 | 1996-11-18 | アクティブマトリクス型液晶表示装置 |
| KR1019970060303A KR19980042473A (ko) | 1996-11-18 | 1997-11-15 | 액티브매트릭스형 액정표시장치 및 이 장치의 제조방법 |
| US08/972,199 US5999236A (en) | 1996-11-18 | 1997-11-18 | Active-matrix liquid crystal display unit in which gate and/or data lines are made of Cr containing Ne-atoms |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30639096A JP3404562B2 (ja) | 1996-11-18 | 1996-11-18 | アクティブマトリクス型液晶表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10148844A JPH10148844A (ja) | 1998-06-02 |
| JP3404562B2 true JP3404562B2 (ja) | 2003-05-12 |
Family
ID=17956446
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30639096A Expired - Lifetime JP3404562B2 (ja) | 1996-11-18 | 1996-11-18 | アクティブマトリクス型液晶表示装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5999236A (ja) |
| JP (1) | JP3404562B2 (ja) |
| KR (1) | KR19980042473A (ja) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6106351A (en) | 1998-09-02 | 2000-08-22 | Micron Technology, Inc. | Methods of manufacturing microelectronic substrate assemblies for use in planarization processes |
| KR100313950B1 (ko) * | 1998-11-19 | 2002-09-17 | 엘지.필립스 엘시디 주식회사 | 멀티도메인 액정표시소자 |
| US6654090B1 (en) | 1998-09-18 | 2003-11-25 | Lg. Philips Lcd Co., Ltd. | Multi-domain liquid crystal display device and method of manufacturing thereof |
| JP2000183346A (ja) * | 1998-12-15 | 2000-06-30 | Toshiba Corp | 半導体装置及びその製造方法 |
| JP4118484B2 (ja) * | 2000-03-06 | 2008-07-16 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| US6476415B1 (en) * | 2000-07-20 | 2002-11-05 | Three-Five Systems, Inc. | Wafer scale processing |
| JP3460706B2 (ja) * | 2000-08-07 | 2003-10-27 | セイコーエプソン株式会社 | 電気光学装置、電子機器、電気光学装置用基板および電気光学装置用基板の製造方法。 |
| GB0024294D0 (en) * | 2000-10-04 | 2000-11-15 | Univ Cambridge Tech | Solid state embossing of polymer devices |
| JP4831885B2 (ja) | 2001-04-27 | 2011-12-07 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| KR101125254B1 (ko) * | 2004-12-31 | 2012-03-21 | 엘지디스플레이 주식회사 | 프린지 필드 스위칭 타입의 박막 트랜지스터 기판 및 그제조 방법과, 그를 이용한 액정 패널 및 그 제조 방법 |
| JP5703148B2 (ja) * | 2011-07-04 | 2015-04-15 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP6226606B2 (ja) * | 2013-07-23 | 2017-11-08 | キヤノン株式会社 | カラーフィルタアレイ、固体撮像素子、撮像装置 |
| KR20150018728A (ko) * | 2013-08-09 | 2015-02-24 | 삼성디스플레이 주식회사 | 액정 표시 장치 및 이의 제조 방법 |
| US10147745B2 (en) * | 2015-04-01 | 2018-12-04 | Shanghai Tianma Micro-electronics Co., Ltd. | Array substrate, display panel and display device |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2621619B2 (ja) * | 1990-09-12 | 1997-06-18 | 三菱電機株式会社 | 薄膜トランジスタの製造方法 |
| JPH0756131A (ja) * | 1993-08-12 | 1995-03-03 | Tonen Chem Corp | 透明導電膜の製造方法 |
| JPH0772510A (ja) * | 1993-09-07 | 1995-03-17 | Hitachi Ltd | アクティブマトリクス型液晶表示装置 |
| TW321731B (ja) * | 1994-07-27 | 1997-12-01 | Hitachi Ltd | |
| JP3132310B2 (ja) * | 1994-11-18 | 2001-02-05 | 株式会社日立製作所 | アクティブマトリクス型液晶表示装置 |
| JP3225772B2 (ja) * | 1995-01-30 | 2001-11-05 | 株式会社日立製作所 | 液晶表示装置の製造方法 |
| WO1996025535A1 (en) * | 1995-02-16 | 1996-08-22 | Philips Electronics N.V. | Device having a switch comprising a chromium layer and method for depositing chromium layers by sputtering |
| US5831694A (en) * | 1995-06-14 | 1998-11-03 | Hitachi, Ltd. | TFT panel for high resolution- and large size- liquid crystal display |
-
1996
- 1996-11-18 JP JP30639096A patent/JP3404562B2/ja not_active Expired - Lifetime
-
1997
- 1997-11-15 KR KR1019970060303A patent/KR19980042473A/ko not_active Ceased
- 1997-11-18 US US08/972,199 patent/US5999236A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10148844A (ja) | 1998-06-02 |
| US5999236A (en) | 1999-12-07 |
| KR19980042473A (ko) | 1998-08-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3404562B2 (ja) | アクティブマトリクス型液晶表示装置 | |
| EP0125666B1 (en) | An improved method of manufacturing flat panel backplanes, display transistors and displays made thereby | |
| US6226060B1 (en) | Active matrix type liquid crystal display device having chromium alloy connecting portions at pixel electrode or near driving circuit terminals | |
| KR101085271B1 (ko) | 표시 디바이스용 Ａｌ 합금막, 표시 디바이스 및 스퍼터링 타깃 | |
| US4545112A (en) | Method of manufacturing thin film transistors and transistors made thereby | |
| CA2054935C (en) | Method of manufacturing flat panel backplanes including redundant gate lines and displays made thereby | |
| US5777702A (en) | Liquid crystal display device and method of fabricating the same by patterning semiconductor, insulator, and gatelines with single mask | |
| US4651185A (en) | Method of manufacturing thin film transistors and transistors made thereby | |
| US20100213463A1 (en) | Thin film transistor array substrate and method for manufacturing the same | |
| KR100426746B1 (ko) | 액티브매트릭스형액정표시장치 | |
| US4732873A (en) | Method of fabrication of non-linear control elements for a flat electrooptical display screen | |
| US20010009222A1 (en) | Sputtering method for forming an aluminum or aluminum alloy fine wiring pattern | |
| US5831694A (en) | TFT panel for high resolution- and large size- liquid crystal display | |
| US6317185B1 (en) | Liquid crystal display apparatus | |
| JPH0772510A (ja) | アクティブマトリクス型液晶表示装置 | |
| JP2000314897A (ja) | 液晶表示装置 | |
| US5123847A (en) | Method of manufacturing flat panel backplanes, display transistors | |
| JPH0572553A (ja) | 液晶表示装置およびその製造方法 | |
| JP3126903B2 (ja) | 高集積度大面積ｌｃｄディスプレイ用ｔｆｔパネルとその製造方法並びに液晶ディスプレイ装置 | |
| US7158206B2 (en) | Sputter for deposition of metal layer and fabricating method of liquid crystal display device using the same | |
| JPH10333177A (ja) | アクティブマトリクス型液晶表示装置 | |
| US20090200558A1 (en) | Method and apparatus of fabricating liquid crystal display device | |
| JPH0926598A (ja) | アクティブマトリクス型液晶ディスプレイ装置 | |
| JPH0961836A (ja) | 液晶ディスプレイ | |
| JPH09325354A (ja) | 液晶表示装置の製造方法及び液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090307 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090307 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100307 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100307 Year of fee payment: 7 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100307 Year of fee payment: 7 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110307 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110307 Year of fee payment: 8 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110307 Year of fee payment: 8 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110307 Year of fee payment: 8 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| S631 | Written request for registration of reclamation of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313631 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110307 Year of fee payment: 8 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110307 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120307 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120307 Year of fee payment: 9 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 Free format text: JAPANESE INTERMEDIATE CODE: R313121 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120307 Year of fee payment: 9 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120307 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130307 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130307 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140307 Year of fee payment: 11 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |