JP3405628B2 - 回路基板上の端子電極とその形成方法、並びに半導体装置の実装体 - Google Patents
回路基板上の端子電極とその形成方法、並びに半導体装置の実装体Info
- Publication number
- JP3405628B2 JP3405628B2 JP32025895A JP32025895A JP3405628B2 JP 3405628 B2 JP3405628 B2 JP 3405628B2 JP 32025895 A JP32025895 A JP 32025895A JP 32025895 A JP32025895 A JP 32025895A JP 3405628 B2 JP3405628 B2 JP 3405628B2
- Authority
- JP
- Japan
- Prior art keywords
- terminal electrode
- circuit board
- electrode
- semiconductor device
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/30—Die-attach connectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
- H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
- H10W74/15—Encapsulations, e.g. protective coatings characterised by their shape or disposition on active surfaces of flip-chip devices, e.g. underfills
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
- H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
- H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Manufacturing Of Printed Wiring (AREA)
- Wire Bonding (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、フェースダウン
（表面実装）で半導体装置を実装する際の回路基板上の
端子電極とその形成方法および回路基板、ならびにそれ
らを用いた半導体装置の実装体に関するものである。
（表面実装）で半導体装置を実装する際の回路基板上の
端子電極とその形成方法および回路基板、ならびにそれ
らを用いた半導体装置の実装体に関するものである。
【０００２】
【従来の技術】近年の電子機器の小型化や薄型化などに
伴い、ＬＳＩチップの高速化、高集積化、多ピン化と同
時に、ＬＳＩチップを高密度に回路基板に実装するため
の高密度実装技術が進んできている。そのため、ＬＳＩ
チップのパッケージもさまざまな形状や構造が提案され
ている（日経エレクトロニクス１９９３年８−２号ｎ
ｏ．５８７掲載『ＬＳＩパッケージ最前線高密度実装を
後押し』Ｐ９３〜９９）。フェ−スダウン（表面実装の
一種）による実装方法もそのうちの一つである。
伴い、ＬＳＩチップの高速化、高集積化、多ピン化と同
時に、ＬＳＩチップを高密度に回路基板に実装するため
の高密度実装技術が進んできている。そのため、ＬＳＩ
チップのパッケージもさまざまな形状や構造が提案され
ている（日経エレクトロニクス１９９３年８−２号ｎ
ｏ．５８７掲載『ＬＳＩパッケージ最前線高密度実装を
後押し』Ｐ９３〜９９）。フェ−スダウン（表面実装の
一種）による実装方法もそのうちの一つである。
【０００３】以下、従来のフェ−スダウン実装方法およ
び半導体装置の実装体の具体例について説明する。従来
のフェ−スダウン実装方法に用いられる回路基板として
は、たとえば図１７に示すようなものが考えられる。こ
の回路基板上に、半導体装置の突起電極を下向きに実装
するのが、フェ−スダウン実装方法であり、実際に回路
基板上に半導体装置を実装している実装体を示している
のが、図２０である。
び半導体装置の実装体の具体例について説明する。従来
のフェ−スダウン実装方法に用いられる回路基板として
は、たとえば図１７に示すようなものが考えられる。こ
の回路基板上に、半導体装置の突起電極を下向きに実装
するのが、フェ−スダウン実装方法であり、実際に回路
基板上に半導体装置を実装している実装体を示している
のが、図２０である。
【０００４】次に、フェ−スダウン実装方法において用
いられる回路基板の作成方法について説明する。通常、
プリント基板の端子電極の場合は、積層されたガラス・
エポキシ基板上に銅箔を貼り付け、その上に回路のパタ
ーンを抜いたレジスト膜を形成し、銅箔の露出部分をエ
ッチング液で溶かし、最後にレジストを剥離する。こう
することにより、銅の回路パターンのみがガラス・エポ
キシ基板上に形成される。このときの銅配線膜厚、つま
り銅箔の厚さは、通常１８μｍである。また、必要に応
じて、銅配線の上にニッケルメッキを行った後に金メッ
キを行うことにより、配線表面の酸化・腐食を抑え、安
定な配線を形成することができる。
いられる回路基板の作成方法について説明する。通常、
プリント基板の端子電極の場合は、積層されたガラス・
エポキシ基板上に銅箔を貼り付け、その上に回路のパタ
ーンを抜いたレジスト膜を形成し、銅箔の露出部分をエ
ッチング液で溶かし、最後にレジストを剥離する。こう
することにより、銅の回路パターンのみがガラス・エポ
キシ基板上に形成される。このときの銅配線膜厚、つま
り銅箔の厚さは、通常１８μｍである。また、必要に応
じて、銅配線の上にニッケルメッキを行った後に金メッ
キを行うことにより、配線表面の酸化・腐食を抑え、安
定な配線を形成することができる。
【０００５】セラミック基板の端子電極の場合は、グリ
ーンシート積層後、またはその焼成後にスクリーン印刷
によって配線導体を印刷し、その配線導体を６００〜１
０００℃で焼成することによって、配線を形成する。こ
のときの配線膜厚は銅で約１５μｍ、金で約５μｍであ
る。これはスクリーン版と印刷機の設定と導体ペースト
の粘度で決まる値である。ここでもさらにニッケルメッ
キを行った後に、金メッキを行うことができる。また、
配線ペーストの材料としてはＡｕ、Ｃｕ、Ａｇ、ＡｇＰ
ｄなどがある。
ーンシート積層後、またはその焼成後にスクリーン印刷
によって配線導体を印刷し、その配線導体を６００〜１
０００℃で焼成することによって、配線を形成する。こ
のときの配線膜厚は銅で約１５μｍ、金で約５μｍであ
る。これはスクリーン版と印刷機の設定と導体ペースト
の粘度で決まる値である。ここでもさらにニッケルメッ
キを行った後に、金メッキを行うことができる。また、
配線ペーストの材料としてはＡｕ、Ｃｕ、Ａｇ、ＡｇＰ
ｄなどがある。
【０００６】セラミック基板においても、プリント基板
と類似した配線形成方法がある。それは、セラミック基
板に無電解銅メッキを行った後、その上に回路のパター
ンを抜いたレジスト膜を形成し、銅メッキの露出部分を
エッチング液で溶かし、最後にレジストを剥離させる方
法である。この方法によれば、銅の回路パターンのみが
セラミック基板上に形成される。この場合も銅配線上に
ニッケルメッキした後に金メッキすることができる。
と類似した配線形成方法がある。それは、セラミック基
板に無電解銅メッキを行った後、その上に回路のパター
ンを抜いたレジスト膜を形成し、銅メッキの露出部分を
エッチング液で溶かし、最後にレジストを剥離させる方
法である。この方法によれば、銅の回路パターンのみが
セラミック基板上に形成される。この場合も銅配線上に
ニッケルメッキした後に金メッキすることができる。
【０００７】
【発明が解決しようとする課題】上記のような従来の回
路基板の端子電極は、図１６の断面図に示すような構造
であり、以下のような問題を有している。通常、フェー
スダウンで半導体装置を回路基板の端子電極に実装する
場合、半導体装置の突起電極と回路基板の端子電極との
接続信頼性を高めるために、封止樹脂を半導体装置と回
路基板との間隙に封入する。この封入の際、上記従来例
においては、回路基板の端子電極が、封止樹脂の封入方
向に対して垂直な壁になっているため、封止樹脂中の液
体成分のみが濡れ伝わりやすい。つまり固形分（充填
剤）は、はじめのうちは封止樹脂封入時の勢いで、端子
電極の垂直部分の高さを液体成分とともに濡れ伝わり運
ばれて乗り越えていくことができるが、半導体装置の封
止方向の長さが長くなるにつれて、封止樹脂の封入スピ
ードは低下し、封止樹脂の固形分（充填剤）は、回路基
板上の端子電極の垂直部分の手前に堆積してしまう。以
上のようなことが、各端子電極で発生していた。この状
況を具体的に示しているのが、図１８および図１９であ
る。各図面において、回路基板上の端子電極が封止樹脂
の封入方向に対して垂直な壁になっているため、充填材
は、その壁を乗り越えていくことができず、回路基板上
の端子電極手前で堆積している。
路基板の端子電極は、図１６の断面図に示すような構造
であり、以下のような問題を有している。通常、フェー
スダウンで半導体装置を回路基板の端子電極に実装する
場合、半導体装置の突起電極と回路基板の端子電極との
接続信頼性を高めるために、封止樹脂を半導体装置と回
路基板との間隙に封入する。この封入の際、上記従来例
においては、回路基板の端子電極が、封止樹脂の封入方
向に対して垂直な壁になっているため、封止樹脂中の液
体成分のみが濡れ伝わりやすい。つまり固形分（充填
剤）は、はじめのうちは封止樹脂封入時の勢いで、端子
電極の垂直部分の高さを液体成分とともに濡れ伝わり運
ばれて乗り越えていくことができるが、半導体装置の封
止方向の長さが長くなるにつれて、封止樹脂の封入スピ
ードは低下し、封止樹脂の固形分（充填剤）は、回路基
板上の端子電極の垂直部分の手前に堆積してしまう。以
上のようなことが、各端子電極で発生していた。この状
況を具体的に示しているのが、図１８および図１９であ
る。各図面において、回路基板上の端子電極が封止樹脂
の封入方向に対して垂直な壁になっているため、充填材
は、その壁を乗り越えていくことができず、回路基板上
の端子電極手前で堆積している。
【０００８】本発明はこのような問題を解決するために
なされたもので、封止樹脂の封入性を良くする回路基板
上の端子電極とその形成方法、および封止樹脂の封入性
を良くする回路基板、ならびにそれらを用いた半導体装
置の実装体を提供することを目的とする。
なされたもので、封止樹脂の封入性を良くする回路基板
上の端子電極とその形成方法、および封止樹脂の封入性
を良くする回路基板、ならびにそれらを用いた半導体装
置の実装体を提供することを目的とする。
【０００９】
【課題を解決するための手段】上記目的を達成するため
の本発明による回路基板上の端子電極は、階段状の段差
を備えており、この段差が封止樹脂中の充填剤の平均粒
径の半分以下の厚さであることを特徴とする。このよう
な構成により、封止樹脂中の固形分（充填剤）が、端子
電極面上を液体分とともに乗り越えていくことが容易と
なる。
の本発明による回路基板上の端子電極は、階段状の段差
を備えており、この段差が封止樹脂中の充填剤の平均粒
径の半分以下の厚さであることを特徴とする。このよう
な構成により、封止樹脂中の固形分（充填剤）が、端子
電極面上を液体分とともに乗り越えていくことが容易と
なる。
【００１０】また、本発明の別の回路基板上の端子電極
は、階段状の段差を備えており、回路基板上の端子電極
の階段状の段幅が、封止樹脂中の充填剤の平均粒径の半
分以上の寸法であることを特徴とする。この構成にする
ことにより、端子電極の段差に固形分（充填剤）が乗り
上げた場合、端子電極面上の固形分（充填剤）を樹脂分
が回路基板に対して水平方向に運ぶので、封入スピ−ド
を低下させることがない。
は、階段状の段差を備えており、回路基板上の端子電極
の階段状の段幅が、封止樹脂中の充填剤の平均粒径の半
分以上の寸法であることを特徴とする。この構成にする
ことにより、端子電極の段差に固形分（充填剤）が乗り
上げた場合、端子電極面上の固形分（充填剤）を樹脂分
が回路基板に対して水平方向に運ぶので、封入スピ−ド
を低下させることがない。
【００１１】本発明の半導体装置の実装体は、半導体装
置の電極パッド部上に形成された突起電極と、回路基板
上の端子電極とが、接合層を介して電気的に接続される
半導体装置の実装体であって、前記回路基板上の端子電
極が階段状の段差を備えていることを特徴とする。 ま
た、本発明の別の半導体装置の実装体は、半導体装置の
電極パッド部上に形成された突起電極と、回路基板上の
端子電極とが、接合層を介して電気的に接続される半導
体装置の実装体であって、前記回路基板上に前記封止樹
脂の封入性を向上させるための流動補助電極を備えたこ
とを特徴とする。この構成にすることにより、半導体装
置と回路基板との間隙界面に封止樹脂をより確実に濡れ
伝えることが容易となる。さらに好ましくは、流動補助
電極を封止樹脂の封入方向に対して、平行にまたは傾斜
方向に沿うように配置する。そうすることにより、封止
樹脂の封入性をさらに向上させることができる。また、
流動補助電極を、回路基板の他の端子電極と切り離して
電気的導通とは無関係な位置に配置することも好まし
い。
置の電極パッド部上に形成された突起電極と、回路基板
上の端子電極とが、接合層を介して電気的に接続される
半導体装置の実装体であって、前記回路基板上の端子電
極が階段状の段差を備えていることを特徴とする。 ま
た、本発明の別の半導体装置の実装体は、半導体装置の
電極パッド部上に形成された突起電極と、回路基板上の
端子電極とが、接合層を介して電気的に接続される半導
体装置の実装体であって、前記回路基板上に前記封止樹
脂の封入性を向上させるための流動補助電極を備えたこ
とを特徴とする。この構成にすることにより、半導体装
置と回路基板との間隙界面に封止樹脂をより確実に濡れ
伝えることが容易となる。さらに好ましくは、流動補助
電極を封止樹脂の封入方向に対して、平行にまたは傾斜
方向に沿うように配置する。そうすることにより、封止
樹脂の封入性をさらに向上させることができる。また、
流動補助電極を、回路基板の他の端子電極と切り離して
電気的導通とは無関係な位置に配置することも好まし
い。
【００１２】さらに、上述した端子電極の本発明による
形成方法には、メッキ法によるものとエッチング法によ
るものとがある。メッキ法によれば、まずはじめに回路
基板上に端子電極を形成すべき領域を除いてレジスト層
Ａを形成し、前記端子電極を形成すべき領域にメッキ法
により封止樹脂の充填剤の平均粒径の半分以下の厚さの
端子電極を析出させる。次に、形成された端子電極上に
その端子電極の外縁から封止樹脂の充填剤の平均粒径の
半分以上の寸法だけ内側に小さい領域を除いてレジスト
層Ｂを形成し、再びメッキ法により、前記端子電極上に
封止樹脂の充填剤の平均粒径の半分以下の厚さの端子電
極を析出させる。そして最後に、すべてのレジスト膜を
溶解または剥離することにより、２段階の階段状の段差
を有する端子電極を形成することができる。また、上記
工程を繰り返すことにより、３段階以上の階段状の段差
を有する端子電極も形成できる。
形成方法には、メッキ法によるものとエッチング法によ
るものとがある。メッキ法によれば、まずはじめに回路
基板上に端子電極を形成すべき領域を除いてレジスト層
Ａを形成し、前記端子電極を形成すべき領域にメッキ法
により封止樹脂の充填剤の平均粒径の半分以下の厚さの
端子電極を析出させる。次に、形成された端子電極上に
その端子電極の外縁から封止樹脂の充填剤の平均粒径の
半分以上の寸法だけ内側に小さい領域を除いてレジスト
層Ｂを形成し、再びメッキ法により、前記端子電極上に
封止樹脂の充填剤の平均粒径の半分以下の厚さの端子電
極を析出させる。そして最後に、すべてのレジスト膜を
溶解または剥離することにより、２段階の階段状の段差
を有する端子電極を形成することができる。また、上記
工程を繰り返すことにより、３段階以上の階段状の段差
を有する端子電極も形成できる。
【００１３】エッチング法によれば、まずはじめに回路
基板上の全面に導電体層を形成し、端子電極を形成すべ
き領域にレジスト層Ａを形成し、そのレジスト層Ａに覆
われていない領域の導電体層を除くようにエッチングを
行う。次に、レジスト層Ａを溶解または剥離して端子電
極を露出させ、その端子電極上に、電極の外縁から封止
樹脂の充填剤の平均粒径の半分以上の寸法だけ内側に小
さい領域にレジスト層Ｂを形成し、そのレジスト層Ｂが
形成されていない領域を所定の厚さの導電体層が残るよ
うにエッチングを行う。そして、レジスト層Ｂを溶解ま
たは剥離することにより、２段階の階段状の段差を有す
る端子電極を形成することができる。また、上記工程で
露出した電極上段面の外縁から封止樹脂の充填剤の平均
粒径の半分以上の寸法だけ内側に小さい領域および電極
下段面を含む領域にレジスト層Ｃを形成し、レジスト層
Ｃが形成されていない領域を所定の厚さの導電体層が残
るようにエッチングし、レジスト層Ｃを溶解または剥離
することにより、３段階の階段状の段差を有する端子電
極を形成することができる。この工程を繰り返すと、４
段階以上の階段状の段差を有する端子電極も形成でき
る。
基板上の全面に導電体層を形成し、端子電極を形成すべ
き領域にレジスト層Ａを形成し、そのレジスト層Ａに覆
われていない領域の導電体層を除くようにエッチングを
行う。次に、レジスト層Ａを溶解または剥離して端子電
極を露出させ、その端子電極上に、電極の外縁から封止
樹脂の充填剤の平均粒径の半分以上の寸法だけ内側に小
さい領域にレジスト層Ｂを形成し、そのレジスト層Ｂが
形成されていない領域を所定の厚さの導電体層が残るよ
うにエッチングを行う。そして、レジスト層Ｂを溶解ま
たは剥離することにより、２段階の階段状の段差を有す
る端子電極を形成することができる。また、上記工程で
露出した電極上段面の外縁から封止樹脂の充填剤の平均
粒径の半分以上の寸法だけ内側に小さい領域および電極
下段面を含む領域にレジスト層Ｃを形成し、レジスト層
Ｃが形成されていない領域を所定の厚さの導電体層が残
るようにエッチングし、レジスト層Ｃを溶解または剥離
することにより、３段階の階段状の段差を有する端子電
極を形成することができる。この工程を繰り返すと、４
段階以上の階段状の段差を有する端子電極も形成でき
る。
【００１４】これらの方法により、本発明に適した端子
電極を形成することができる。また、上述した回路基板
上の端子電極と半導体装置とをフェ−スダウン実装法に
より実装し、それらの間に封止樹脂を封入すれば、信頼
性の高い接続部を有する半導体装置の実装体を得ること
ができる。
電極を形成することができる。また、上述した回路基板
上の端子電極と半導体装置とをフェ−スダウン実装法に
より実装し、それらの間に封止樹脂を封入すれば、信頼
性の高い接続部を有する半導体装置の実装体を得ること
ができる。
【００１５】
【発明の実施の形態】以下、この発明の具体的な実施形
態を図面に基づいて説明する。まず、図８を用いて、本
実施形態における半導体装置の実装体を説明する。図８
（ａ）は、多層回路基板２上に半導体装置４が複数個実
装されているもの（マルチチップモジュール）の断面図
であり、図８（ｂ）は、回路基板上に半導体装置４が単
体で実装されているもの（チップサイズパッケージ）の
断面図である。図８（ａ）は、フェ−スダウンで複数の
半導体装置４が多層回路基板２上に実装されている。半
導体装置４と多層回路基板２との間隙部は、封止樹脂７
によって充填封止されている。図８（ｂ）は、フェ−ス
ダウンで単体の半導体装置４が回路基板２上に実装され
ている。半導体装置４と回路基板２との間隙部は、封止
樹脂７によって充填封止されている。なお、後述する他
の実施形態においても、半導体装置の実装体の全体構造
は、図８と同様である。
態を図面に基づいて説明する。まず、図８を用いて、本
実施形態における半導体装置の実装体を説明する。図８
（ａ）は、多層回路基板２上に半導体装置４が複数個実
装されているもの（マルチチップモジュール）の断面図
であり、図８（ｂ）は、回路基板上に半導体装置４が単
体で実装されているもの（チップサイズパッケージ）の
断面図である。図８（ａ）は、フェ−スダウンで複数の
半導体装置４が多層回路基板２上に実装されている。半
導体装置４と多層回路基板２との間隙部は、封止樹脂７
によって充填封止されている。図８（ｂ）は、フェ−ス
ダウンで単体の半導体装置４が回路基板２上に実装され
ている。半導体装置４と回路基板２との間隙部は、封止
樹脂７によって充填封止されている。なお、後述する他
の実施形態においても、半導体装置の実装体の全体構造
は、図８と同様である。
【００１６】図１は、この発明の第１の実施形態を示し
ている。図１の断面図に示すように、この第１の実施形
態の端子電極１は、回路基板２上に、階段状の段差を備
えている。この端子電極１の階段状の段差は、封止樹脂
の封入方向に対して備えられており、この段差を備えた
ことで、端子電極が垂直な壁とはならず、封止樹脂の封
入後の分散状態が良好となる。
ている。図１の断面図に示すように、この第１の実施形
態の端子電極１は、回路基板２上に、階段状の段差を備
えている。この端子電極１の階段状の段差は、封止樹脂
の封入方向に対して備えられており、この段差を備えた
ことで、端子電極が垂直な壁とはならず、封止樹脂の封
入後の分散状態が良好となる。
【００１７】次に、この第１の実施形態である端子電極
の形成方法を、図４に基づいて説明する。まず、図４
（ａ）に示すように、回路基板２上の端子電極を形成す
べき領域を除いた部分に、レジスト層Ａを形成させる。
次に、図４（ｂ）に示すように、回路基板２上の端子電
極を形成すべき領域に、メッキ法により封止樹脂の充填
剤の平均粒径の半分以下の厚さの端子電極を析出させ
る。これが端子電極１の１段目となる。次に、図４
（ｃ）に示すように、図４（ｂ）で形成された端子電極
１の１段目の上に、その端子電極の外縁から封止樹脂の
充填剤の平均粒径の半分以上の寸法だけ内側に小さい領
域を除いてレジスト層Ｂを形成させる。次に、図４
（ｄ）に示すように、端子電極１の１段目の上に、再び
メッキ法により、封止樹脂の充填剤の平均粒径の半分以
下の厚さの端子電極を析出させる。そして最後に、図４
（ｅ）に示すように、すべてのレジスト膜を溶解、また
は剥離して、回路基板２上に階段状の段差を有する端子
電極１を露出させ、必要な場合には回路基板２および端
子電極１を洗浄する。以上の方法により、２段階の階段
状の段差を有する端子電極を形成することができる。ま
た、上記方法において、図４（ｃ）および図４（ｄ）に
示される工程を繰り返し行うことにより、３段階以上の
階段状の段差を有する端子電極１を形成することができ
る。
の形成方法を、図４に基づいて説明する。まず、図４
（ａ）に示すように、回路基板２上の端子電極を形成す
べき領域を除いた部分に、レジスト層Ａを形成させる。
次に、図４（ｂ）に示すように、回路基板２上の端子電
極を形成すべき領域に、メッキ法により封止樹脂の充填
剤の平均粒径の半分以下の厚さの端子電極を析出させ
る。これが端子電極１の１段目となる。次に、図４
（ｃ）に示すように、図４（ｂ）で形成された端子電極
１の１段目の上に、その端子電極の外縁から封止樹脂の
充填剤の平均粒径の半分以上の寸法だけ内側に小さい領
域を除いてレジスト層Ｂを形成させる。次に、図４
（ｄ）に示すように、端子電極１の１段目の上に、再び
メッキ法により、封止樹脂の充填剤の平均粒径の半分以
下の厚さの端子電極を析出させる。そして最後に、図４
（ｅ）に示すように、すべてのレジスト膜を溶解、また
は剥離して、回路基板２上に階段状の段差を有する端子
電極１を露出させ、必要な場合には回路基板２および端
子電極１を洗浄する。以上の方法により、２段階の階段
状の段差を有する端子電極を形成することができる。ま
た、上記方法において、図４（ｃ）および図４（ｄ）に
示される工程を繰り返し行うことにより、３段階以上の
階段状の段差を有する端子電極１を形成することができ
る。
【００１８】この第１の実施形態である端子電極１へ、
突起電極５が二段突起形状である半導体装置４を実装し
た実装体の構造を示しているのが、図９である。これ
は、フェ−スダウンにより、半導体装置４の電極パッド
部１１上に形成された突起電極５と、回路基板２上の階
段状の段差を備えた端子電極１とが、接合層６を介して
電気的に接続されている。半導体装置４と回路基板２と
の間隙部は、封止樹脂７によって充填封止されている。
半導体装置４の突起電極５は、端子電極１との接続を安
定に行うために、ワイヤ−ボンディング法により二段突
起状に形成されている。図９において、７は封止樹脂、
８は充填剤の平均粒径、９は充填剤の最大粒径、１０は
充填剤の最小粒径である。また、矢印は封止樹脂の封入
方向を示している。
突起電極５が二段突起形状である半導体装置４を実装し
た実装体の構造を示しているのが、図９である。これ
は、フェ−スダウンにより、半導体装置４の電極パッド
部１１上に形成された突起電極５と、回路基板２上の階
段状の段差を備えた端子電極１とが、接合層６を介して
電気的に接続されている。半導体装置４と回路基板２と
の間隙部は、封止樹脂７によって充填封止されている。
半導体装置４の突起電極５は、端子電極１との接続を安
定に行うために、ワイヤ−ボンディング法により二段突
起状に形成されている。図９において、７は封止樹脂、
８は充填剤の平均粒径、９は充填剤の最大粒径、１０は
充填剤の最小粒径である。また、矢印は封止樹脂の封入
方向を示している。
【００１９】図２は、この発明の第２の実施形態を示し
ている。図２の断面図に示すように、この第２の実施形
態の端子電極１は、回路基板２上に階段状の段差を有
し、その段差は封止樹脂中の充填剤の平均粒径の半分以
下の厚さで構成されている。この端子電極１の階段状の
段差は、封止樹脂の封入方向に対して備えられており、
その厚さは、充填剤の平均粒径の半分以下であるので、
端子電極が垂直な壁とはならず、封止樹脂の封入後の分
散状態が良好となる。
ている。図２の断面図に示すように、この第２の実施形
態の端子電極１は、回路基板２上に階段状の段差を有
し、その段差は封止樹脂中の充填剤の平均粒径の半分以
下の厚さで構成されている。この端子電極１の階段状の
段差は、封止樹脂の封入方向に対して備えられており、
その厚さは、充填剤の平均粒径の半分以下であるので、
端子電極が垂直な壁とはならず、封止樹脂の封入後の分
散状態が良好となる。
【００２０】この第２の実施形態である端子電極１へ、
突起電極５が二段突起形状である半導体装置４を実装し
た実装体の構造を示しているのが、図１０である。これ
は、フェ−スダウンにより、半導体装置４の電極パッド
部１１上に形成された突起電極５と、回路基板２上の階
段状の段差を備えた端子電極１とが、接合層６を介して
電気的に接続されている。半導体装置４と回路基板２と
の間隙部は、封止樹脂７によって充填封止されている。
半導体装置４の突起電極５は、端子電極１との接続を安
定に行うために、ワイヤ−ボンディング法により二段突
起状に形成されている。
突起電極５が二段突起形状である半導体装置４を実装し
た実装体の構造を示しているのが、図１０である。これ
は、フェ−スダウンにより、半導体装置４の電極パッド
部１１上に形成された突起電極５と、回路基板２上の階
段状の段差を備えた端子電極１とが、接合層６を介して
電気的に接続されている。半導体装置４と回路基板２と
の間隙部は、封止樹脂７によって充填封止されている。
半導体装置４の突起電極５は、端子電極１との接続を安
定に行うために、ワイヤ−ボンディング法により二段突
起状に形成されている。
【００２１】図３は、この発明の第３の実施形態を示し
ている。図３の断面図に示すように、この第３の実施形
態の端子電極１は、回路基板２上に階段状の段差を有
し、その段差２ａは封止樹脂中の充填剤の平均粒径の半
分以下の厚さであり、その段幅２ｂは封止樹脂中の充填
剤の平均粒径の半分以上の寸法で構成されている。この
端子電極１の階段状の段差は、封止樹脂の封入方向に対
して上記の寸法で構成されているので、端子電極が垂直
な壁とはならず、封止樹脂の封入後の分散状態が良好と
なる。
ている。図３の断面図に示すように、この第３の実施形
態の端子電極１は、回路基板２上に階段状の段差を有
し、その段差２ａは封止樹脂中の充填剤の平均粒径の半
分以下の厚さであり、その段幅２ｂは封止樹脂中の充填
剤の平均粒径の半分以上の寸法で構成されている。この
端子電極１の階段状の段差は、封止樹脂の封入方向に対
して上記の寸法で構成されているので、端子電極が垂直
な壁とはならず、封止樹脂の封入後の分散状態が良好と
なる。
【００２２】次に、この第３の実施形態である端子電極
１の形成方法を、図５に基づいて説明する。まず、図５
（ａ）に示すように、回路基板２の全面に導電体層３を
形成する。次に、図５（ｂ）に示すように、端子電極を
形成すべき領域にレジスト層Ａを形成する。次に、図５
（ｃ）に示すように、レジスト層Ａに覆われていない領
域の導電体層３を除くようにエッチングを行う。次に、
図５（ｄ）に示すように、レジスト層Ａを溶解または剥
離して導電体層３を露出させる。次に、図５（ｅ）に示
すように、図５（ｄ）で形成された導電体層３の上に、
その電極の外縁から封止樹脂の充填剤の平均粒径の半分
以上の寸法だけ内側に小さい領域を形成するようにレジ
スト層Ｂを形成する。次に、図５（ｆ）に示すように、
導電体層３上のレジスト層Ｂが形成されていない領域に
おいて、封止樹脂の充填剤の平均粒径の半分以下の厚さ
の導電体層３が残るようにエッチングを行う。次に、図
５（ｇ）に示すように、レジスト層Ｂを溶解または剥離
する。ここまでの工程で２段階の階段状の段差を有する
端子電極を形成することができる。次に、図５（ｈ）に
示すように、図５（ｇ）で形成された端子電極上に、そ
の端子電極の外縁から封止樹脂の充填剤の平均粒径の半
分以上の寸法だけ内側に小さい領域および図５（ｆ）で
形成された端子電極にレジスト層Ｃを形成する。次に、
図５（ｉ）に示すように、端子電極上のレジスト層Ｃが
形成されていない領域において、図５（ｆ）で形成され
た端子電極の厚さに封止樹脂の充填剤の平均粒径の半分
以下の厚さを加えた寸法の厚さの端子電極が残るように
エッチングを行う。次に、図５（ｊ）に示すように、レ
ジスト層Ｃを溶解または剥離して回路基板２上に階段状
の段差を有する端子電極１を露出させる。以上の方法に
より、３段階の階段状の段差を備えた端子電極１を形成
することができる。さらに、前記方法の図５（ｈ）〜図
５（ｊ）に示される工程を繰り返し行うことにより、４
段階以上の階段状の段差を有する端子電極１を形成する
こともできる。また、必要な場合には回路基板２および
端子電極１を洗浄する。なお、はじめに回路基板２の全
面に形成する導電体層は、銅箔を貼り付ける物でも、無
電解銅メッキでもよく、あるいはその他の導体でもよ
い。
１の形成方法を、図５に基づいて説明する。まず、図５
（ａ）に示すように、回路基板２の全面に導電体層３を
形成する。次に、図５（ｂ）に示すように、端子電極を
形成すべき領域にレジスト層Ａを形成する。次に、図５
（ｃ）に示すように、レジスト層Ａに覆われていない領
域の導電体層３を除くようにエッチングを行う。次に、
図５（ｄ）に示すように、レジスト層Ａを溶解または剥
離して導電体層３を露出させる。次に、図５（ｅ）に示
すように、図５（ｄ）で形成された導電体層３の上に、
その電極の外縁から封止樹脂の充填剤の平均粒径の半分
以上の寸法だけ内側に小さい領域を形成するようにレジ
スト層Ｂを形成する。次に、図５（ｆ）に示すように、
導電体層３上のレジスト層Ｂが形成されていない領域に
おいて、封止樹脂の充填剤の平均粒径の半分以下の厚さ
の導電体層３が残るようにエッチングを行う。次に、図
５（ｇ）に示すように、レジスト層Ｂを溶解または剥離
する。ここまでの工程で２段階の階段状の段差を有する
端子電極を形成することができる。次に、図５（ｈ）に
示すように、図５（ｇ）で形成された端子電極上に、そ
の端子電極の外縁から封止樹脂の充填剤の平均粒径の半
分以上の寸法だけ内側に小さい領域および図５（ｆ）で
形成された端子電極にレジスト層Ｃを形成する。次に、
図５（ｉ）に示すように、端子電極上のレジスト層Ｃが
形成されていない領域において、図５（ｆ）で形成され
た端子電極の厚さに封止樹脂の充填剤の平均粒径の半分
以下の厚さを加えた寸法の厚さの端子電極が残るように
エッチングを行う。次に、図５（ｊ）に示すように、レ
ジスト層Ｃを溶解または剥離して回路基板２上に階段状
の段差を有する端子電極１を露出させる。以上の方法に
より、３段階の階段状の段差を備えた端子電極１を形成
することができる。さらに、前記方法の図５（ｈ）〜図
５（ｊ）に示される工程を繰り返し行うことにより、４
段階以上の階段状の段差を有する端子電極１を形成する
こともできる。また、必要な場合には回路基板２および
端子電極１を洗浄する。なお、はじめに回路基板２の全
面に形成する導電体層は、銅箔を貼り付ける物でも、無
電解銅メッキでもよく、あるいはその他の導体でもよ
い。
【００２３】この第３の実施形態である端子電極１へ、
突起電極５が二段突起形状である半導体装置４を実装し
た実装体の構造を示しているのが、図１２である。これ
は、フェ−スダウンにより、半導体装置４の電極パッド
部１１上に形成された突起電極５と、回路基板２上の階
段状の段差を備えた端子電極１とが、接合層６を介して
電気的に接続されている。半導体装置４と回路基板２と
の間隙部は、封止樹脂７によって充填封止されている。
半導体装置４の突起電極５は、端子電極１との接続を安
定に行うために、ワイヤ−ボンディング法により二段突
起状に形成されている。
突起電極５が二段突起形状である半導体装置４を実装し
た実装体の構造を示しているのが、図１２である。これ
は、フェ−スダウンにより、半導体装置４の電極パッド
部１１上に形成された突起電極５と、回路基板２上の階
段状の段差を備えた端子電極１とが、接合層６を介して
電気的に接続されている。半導体装置４と回路基板２と
の間隙部は、封止樹脂７によって充填封止されている。
半導体装置４の突起電極５は、端子電極１との接続を安
定に行うために、ワイヤ−ボンディング法により二段突
起状に形成されている。
【００２４】図６は、この発明の第４の実施形態を示し
ている。図６の平面図に示すように、この第４の実施形
態においては、回路基板２を真上から見て、流動補助電
極１ａが、回路基板２上に封入される封止樹脂７の封入
方向に対して、平行にまたは傾斜方向に沿って備えられ
ている。加えていうならば、流動補助電極１ａは、その
長手方向が、封止樹脂７の封入方向に対して平行にまた
は傾斜方向に沿うような形で配置されている。端子電極
１は、通常、回路基板２上に最適化されたものだけが構
成されるが、この第４の実施形態では、上述したとおり
封止樹脂の封入方向に対して平行または傾斜した形で、
流動補助電極１ａが加えられている。以上の構成にした
ことにより、封止樹脂が流動補助電極１ａに沿って流れ
るので、封止樹脂の封入後の分散状態が良好となる。こ
の流動補助電極１ａのライン幅と長さは、極端に太くし
ないか、または隣接間とショ−トの危険性がなければ、
特に制限しない。
ている。図６の平面図に示すように、この第４の実施形
態においては、回路基板２を真上から見て、流動補助電
極１ａが、回路基板２上に封入される封止樹脂７の封入
方向に対して、平行にまたは傾斜方向に沿って備えられ
ている。加えていうならば、流動補助電極１ａは、その
長手方向が、封止樹脂７の封入方向に対して平行にまた
は傾斜方向に沿うような形で配置されている。端子電極
１は、通常、回路基板２上に最適化されたものだけが構
成されるが、この第４の実施形態では、上述したとおり
封止樹脂の封入方向に対して平行または傾斜した形で、
流動補助電極１ａが加えられている。以上の構成にした
ことにより、封止樹脂が流動補助電極１ａに沿って流れ
るので、封止樹脂の封入後の分散状態が良好となる。こ
の流動補助電極１ａのライン幅と長さは、極端に太くし
ないか、または隣接間とショ−トの危険性がなければ、
特に制限しない。
【００２５】この第４の実施形態である流動補助電極１
ａを備えた回路基板２に、半導体装置４を実装した場合
の実装体の構造を示す平面図が、図１４である。これ
は、フェ−スダウンにより、半導体装置４の電極パッド
部１１上に形成された突起電極５と、回路基板２上の端
子電極１とが、接合層６を介して電気的に接続されてい
る。上述したように、端子電極１には、封止樹脂の封入
方向に対して平行または傾斜した流動補助電極１ａが、
さらに加えられており、半導体装置４と回路基板２との
間隙部は、封止樹脂７によって充填封止されている。
ａを備えた回路基板２に、半導体装置４を実装した場合
の実装体の構造を示す平面図が、図１４である。これ
は、フェ−スダウンにより、半導体装置４の電極パッド
部１１上に形成された突起電極５と、回路基板２上の端
子電極１とが、接合層６を介して電気的に接続されてい
る。上述したように、端子電極１には、封止樹脂の封入
方向に対して平行または傾斜した流動補助電極１ａが、
さらに加えられており、半導体装置４と回路基板２との
間隙部は、封止樹脂７によって充填封止されている。
【００２６】図７は、この発明の第５の実施形態を示し
ている。図７の平面図に示すように、この第５の実施形
態においては、回路基板を真上から見て、流動補助電極
１ｂが、通常の最適化された電気的導通に関係のある端
子電極１とは別に、電気的導通には全く無関係な箇所
に、封止樹脂の封入方向に対して平行にまたは傾斜方向
に沿って備えられている。以上の構成にしたことによ
り、封止樹脂が、流動補助電極１ｂに沿って流れるの
で、封止樹脂の封入性が良好となる。流動補助電極１ｂ
のライン幅と長さは、極端に太くしないか、または周辺
の電気的導通のある端子電極とのショ−トの危険性がな
ければ、特に制限しない。
ている。図７の平面図に示すように、この第５の実施形
態においては、回路基板を真上から見て、流動補助電極
１ｂが、通常の最適化された電気的導通に関係のある端
子電極１とは別に、電気的導通には全く無関係な箇所
に、封止樹脂の封入方向に対して平行にまたは傾斜方向
に沿って備えられている。以上の構成にしたことによ
り、封止樹脂が、流動補助電極１ｂに沿って流れるの
で、封止樹脂の封入性が良好となる。流動補助電極１ｂ
のライン幅と長さは、極端に太くしないか、または周辺
の電気的導通のある端子電極とのショ−トの危険性がな
ければ、特に制限しない。
【００２７】この第５の実施形態である流動補助電極１
ｂを備えた回路基板２に、半導体装置４を実装した場合
の実装体の構造を示す平面図が、図１５である。これ
は、フェ−スダウンにより、半導体装置４の電極パッド
部１１上に形成された突起電極５と、回路基板２上の端
子電極１とが、接合層６を介して電気的に接続されてい
る。上述したように、回路基板２上には、電気的導通に
は全く無関係な箇所に、封止樹脂の封入方向に対して平
行または傾斜して流動補助電極１ｂが加えられており、
半導体装置４と回路基板２との間隙部は、封止樹脂７に
よって充填封止されている。
ｂを備えた回路基板２に、半導体装置４を実装した場合
の実装体の構造を示す平面図が、図１５である。これ
は、フェ−スダウンにより、半導体装置４の電極パッド
部１１上に形成された突起電極５と、回路基板２上の端
子電極１とが、接合層６を介して電気的に接続されてい
る。上述したように、回路基板２上には、電気的導通に
は全く無関係な箇所に、封止樹脂の封入方向に対して平
行または傾斜して流動補助電極１ｂが加えられており、
半導体装置４と回路基板２との間隙部は、封止樹脂７に
よって充填封止されている。
【００２８】図１１は、この発明の第６の実施形態を示
している。図１１の断面図に示すように、これは、フェ
−スダウンにより、半導体装置４の電極パッド部１１上
に形成された突起電極５と、回路基板２上の階段状の段
差を備えた端子電極１とが、接合層６を介して電気的に
接続されている。また、半導体装置４と回路基板２との
間隙部は、封止樹脂７によって充填封止されている。さ
らに、半導体装置４の突起電極５は、メッキ法により形
成されている。
している。図１１の断面図に示すように、これは、フェ
−スダウンにより、半導体装置４の電極パッド部１１上
に形成された突起電極５と、回路基板２上の階段状の段
差を備えた端子電極１とが、接合層６を介して電気的に
接続されている。また、半導体装置４と回路基板２との
間隙部は、封止樹脂７によって充填封止されている。さ
らに、半導体装置４の突起電極５は、メッキ法により形
成されている。
【００２９】図１３は、この発明の第７の実施形態を示
している。図１３の断面図に示すように、この第７の実
施形態の端子電極１は、回路基板２上の封止樹脂の封入
方向に向かってのみ階段状の段差を有し、その段差２ａ
は封止樹脂中の充填剤の平均粒径の半分以下の厚さであ
り、その段幅２ｂは封止樹脂中の充填剤の平均粒径の半
分以上の寸法で構成されている。この端子電極１の階段
状の段差は、封止樹脂の封入方向に対してのみ以上のよ
うに構成されているので、端子電極が垂直な壁とはなら
ず、封止樹脂の封入後の分散状態が良好となる。半導体
装置４と回路基板２との間隙部は、封止樹脂７によって
充填封止されており、半導体装置４の突起電極５は、端
子電極との接続を安定に行うために、ワイヤ−ボンディ
ング法により二段突起状に形成されている。
している。図１３の断面図に示すように、この第７の実
施形態の端子電極１は、回路基板２上の封止樹脂の封入
方向に向かってのみ階段状の段差を有し、その段差２ａ
は封止樹脂中の充填剤の平均粒径の半分以下の厚さであ
り、その段幅２ｂは封止樹脂中の充填剤の平均粒径の半
分以上の寸法で構成されている。この端子電極１の階段
状の段差は、封止樹脂の封入方向に対してのみ以上のよ
うに構成されているので、端子電極が垂直な壁とはなら
ず、封止樹脂の封入後の分散状態が良好となる。半導体
装置４と回路基板２との間隙部は、封止樹脂７によって
充填封止されており、半導体装置４の突起電極５は、端
子電極との接続を安定に行うために、ワイヤ−ボンディ
ング法により二段突起状に形成されている。
【００３０】また、以上の各実施形態における端子電極
１の材質については特に限定はなく、たとえば、Ｃｕま
たはＮｉ等が考えられ、その形成方法としては、Ｃｕメ
ッキ、ＮｉメッキおよびＡｕメッキ等が考えられる。
１の材質については特に限定はなく、たとえば、Ｃｕま
たはＮｉ等が考えられ、その形成方法としては、Ｃｕメ
ッキ、ＮｉメッキおよびＡｕメッキ等が考えられる。
【００３１】さらに、半導体装置４の電極パッド部１１
上に形成された突起電極については、その形状として二
段突起形状等、その材質としてはＡｕ等が考えられる。
また、各実施形態においては、半導体装置４の電極パッ
ド部１１上に形成された突起電極と、回路基板２の端子
電極１とがフェ−スダウン（ワイヤレスボンディング）
により接合される方法について説明したが、本発明は、
これに限定されるものではなく、たとえばワイヤボンデ
ィング装置により形成する方法等も好ましい。
上に形成された突起電極については、その形状として二
段突起形状等、その材質としてはＡｕ等が考えられる。
また、各実施形態においては、半導体装置４の電極パッ
ド部１１上に形成された突起電極と、回路基板２の端子
電極１とがフェ−スダウン（ワイヤレスボンディング）
により接合される方法について説明したが、本発明は、
これに限定されるものではなく、たとえばワイヤボンデ
ィング装置により形成する方法等も好ましい。
【００３２】さらに、回路基板２上の端子電極１と、半
導体装置４の電極パッド部１１上に形成された突起電極
５とを接合する接合層については、導電性接着剤および
半田等が考えられる。
導体装置４の電極パッド部１１上に形成された突起電極
５とを接合する接合層については、導電性接着剤および
半田等が考えられる。
【００３３】
【発明の効果】本発明によれば、回路基板の端子電極に
階段状の段差を備えることにより、回路基板上の端子電
極が、封止樹脂の封入方向に対して垂直な壁とはなら
ず、封止樹脂の封入後の分散状態が良好となる。また、
回路基板に流動補助電極を備えることにより、封止樹脂
を、半導体装置と回路基板との間隙に封入スピードを低
下させることなく、また、固形分（充填剤）を沈降、堆
積するのを防ぎながら良好に封入することができる。さ
らに、以上に示した構成の端子電極や回路基板に半導体
装置を実装することにより、封止樹脂封入後の半導体装
置の実装部および端子電極周辺については、封止樹脂中
の液体分と固形分の分散が良くなり、信頼性の高い接続
が得られる。
階段状の段差を備えることにより、回路基板上の端子電
極が、封止樹脂の封入方向に対して垂直な壁とはなら
ず、封止樹脂の封入後の分散状態が良好となる。また、
回路基板に流動補助電極を備えることにより、封止樹脂
を、半導体装置と回路基板との間隙に封入スピードを低
下させることなく、また、固形分（充填剤）を沈降、堆
積するのを防ぎながら良好に封入することができる。さ
らに、以上に示した構成の端子電極や回路基板に半導体
装置を実装することにより、封止樹脂封入後の半導体装
置の実装部および端子電極周辺については、封止樹脂中
の液体分と固形分の分散が良くなり、信頼性の高い接続
が得られる。
【図１】本発明の第１の実施形態に係る回路基板上の端
子電極を示す概略断面図
子電極を示す概略断面図
【図２】本発明の第２の実施形態に係る回路基板上の端
子電極を示す概略断面図
子電極を示す概略断面図
【図３】本発明の第３の実施形態に係る回路基板上の端
子電極を示す概略断面図
子電極を示す概略断面図
【図４】図１の端子電極の形成方法を説明するための工
程図
程図
【図５】図３の端子電極の形成方法を説明するための工
程図
程図
【図６】本発明の第４の実施形態に係る回路基板を示す
概略平面図
概略平面図
【図７】本発明の第５の実施形態に係る回路基板を示す
概略平面図
概略平面図
【図８】本発明の各実施形態に係る実装体の全体構造を
示す断面図
示す断面図
【図９】図１の端子電極を有する回路基板に突起電極が
二段突起形状である半導体装置を実装した実装体の電極
接続部の構造を示す拡大断面図
二段突起形状である半導体装置を実装した実装体の電極
接続部の構造を示す拡大断面図
【図１０】図２の端子電極を有する回路基板に突起電極
が二段突起形状である半導体装置を実装した実装体の電
極接続部の構造を示す拡大断面図
が二段突起形状である半導体装置を実装した実装体の電
極接続部の構造を示す拡大断面図
【図１１】本発明の第６の実施形態に係る実装体の電極
接続部の構造を示す拡大断面図
接続部の構造を示す拡大断面図
【図１２】図３の端子電極を有する回路基板に突起電極
が二段突起形状である半導体装置を実装した実装体の電
極接続部の構造を示す拡大断面図
が二段突起形状である半導体装置を実装した実装体の電
極接続部の構造を示す拡大断面図
【図１３】本発明の第７の実施形態に係る実装体の電極
接続部の構造を示す拡大断面図
接続部の構造を示す拡大断面図
【図１４】図６の回路基板に半導体装置を実装した実装
体の概略平面図
体の概略平面図
【図１５】図７の回路基板に半導体装置を実装した実装
体の概略平面図
体の概略平面図
【図１６】従来例に係る回路基板上の端子電極を示す概
略断面図
略断面図
【図１７】従来例に係る回路基板を示す概略平面図
【図１８】従来例の端子電極を有する回路基板に突起電
極が二段突起形状である半導体装置を実装した実装体の
電極接続部の構造を示す拡大断面図
極が二段突起形状である半導体装置を実装した実装体の
電極接続部の構造を示す拡大断面図
【図１９】従来例の端子電極を有する回路基板に半導体
装置を実装した実装体の電極接続部の構造を示す拡大断
面図
装置を実装した実装体の電極接続部の構造を示す拡大断
面図
【図２０】従来例の回路基板に半導体装置を実装した実
装体の概略平面図
装体の概略平面図
１ 端子電極
１ａ 流動補助電極
１ｂ 電気的導通に無関係な流動補助電極
２ 回路基板
２ａ 端子電極段差
２ｂ 端子電極段幅
３ 導電体層
４ 半導体装置
５ 突起電極
６ 接合層
７ 封止樹脂
８ 充填剤（平均粒径）
９ 最大粒径
１０ 最小粒径
１１ 電極パッド部
フロントページの続き
(72)発明者 小野 正浩
大阪府門真市大字門真1006番地 松下電
器産業株式会社内
(56)参考文献 特開 平１−226161（ＪＰ，Ａ)
特開 平４−340240（ＪＰ，Ａ)
特開 平５−144816（ＪＰ，Ａ)
特開 平６−27477（ＪＰ，Ａ)
特開 平７−122827（ＪＰ，Ａ)
特開 平８−97313（ＪＰ，Ａ)
特開 平８−162497（ＪＰ，Ａ)
特開 平８−279535（ＪＰ，Ａ)
特開 平８−330359（ＪＰ，Ａ)
特開 平９−45731（ＪＰ，Ａ)
特開 昭63−293837（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 21/60
H01L 21/56
Claims (16)
- 【請求項１】 フェースダウンで半導体装置を実装する
回路基板上の端子電極であって、前記端子電極が階段状
の段差を備えており、前記段差が封止樹脂中の充填剤の
平均粒径の半分以下の厚さであることを特徴とする回路
基板上の端子電極。 - 【請求項２】 フェースダウンで半導体装置を実装する
回路基板上の端子電極であって、前記端子電極が階段状
の段差を備えており、前記端子電極の階段状の段幅が、
封止樹脂中の充填剤の平均粒径の半分以上の寸法である
ことを特徴とする回路基板上の端子電極。 - 【請求項３】 回路基板上の端子電極が、封止樹脂の注
入方向に向かって少なくとも２段以上の階段状の段差を
備えていることを特徴とする請求項１または２記載の回
路基板上の端子電極。 - 【請求項４】 半導体装置の電極パッド部上に形成され
た突起電極と、回路基板上の端子電極とが、接合層を介
して電気的に接続される半導体装置の実装体であって、 前記回路基板上の端子電極が階段状の段差を備えている
ことを特徴とする半導体装置の実装体。 - 【請求項５】 半導体装置の電極パッド部上に形成され
た突起電極と、回路基板上の端子電極とが、接合層を介
して電気的に接続される半導体装置の実装体であって、 前記回路基板上に前記封止樹脂の封入性を向上させるた
めの流動補助電極を備えたことを特徴とする半導体装置
の実装体。 - 【請求項６】 流動補助電極が、封止樹脂の封入方向に
対して平行にまたは傾斜方向に沿うように配置されてい
ることを特徴とする請求項５記載の半導体装置の実装
体。 - 【請求項７】 半導体装置の電極パッド部上に形成され
た突起電極が２段突起形状である請求項４または５記載
の半導体装置の実装体。 - 【請求項８】 半導体装置の電極パッド部上に形成され
た突起電極の材質がＡｕである請求項４または５記載の
半導体装置の実装体。 - 【請求項９】 半導体装置の電極パッド部上に形成され
た突起電極がワイヤボンディング装置により形成される
請求項４または５記載の半導体装置の実装体。 - 【請求項１０】 半導体装置の電極パッド部上に形成さ
れた突起電極がメッキ法により形成される請求項４また
は５記載の半導体装置の実装体。 - 【請求項１１】 接合層が導電性接着剤または半田から
なる請求項４または５記載の半導体装置の実装体。 - 【請求項１２】 フェースダウンで半導体装置を実装す
る回路基板上の端子電極の形成方法であって、前記回路
基板上に端子電極を形成すべき領域を除いてレジスト層
Ａを形成する工程ａと、前記端子電極を形成すべき領域
にメッキ法により封止樹脂の充填剤の平均粒径の半分以
下の厚さの端子電極を析出させる工程ｂと、その工程ｂ
で形成された端子電極上にその端子電極の外縁から封止
樹脂の充填剤の平均粒径の半分以上の寸法だけ内側に小
さい領域を除いてレジスト層Ｂを形成する工程ｃと、再
びメッキ法により、前記端子電極上に封止樹脂の充填剤
の平均粒径の半分以下の厚さの端子電極を析出させる工
程ｄと、すべてのレジスト膜を溶解または剥離する工程
ｅとからなる、２段階の階段状の段差を有する端子電極
を形成する回路基板上の端子電極の形成方法。 - 【請求項１３】 請求項１２記載の回路基板上の端子電
極の形成方法において、工程ｃおよび工程ｄを繰り返し
行い、最後に工程ｅを行うことからなる、３段階以上の
階段状の段差であって各段の厚さが封止樹脂の充填剤の
平均粒径の半分以下である段差を有する端子電極を形成
する回路基板上の端子電極の形成方法。 - 【請求項１４】 フェ−スダウンで半導体装置を実装す
る回路基板上の端子電極の形成方法であって、前記回路
基板上の全面に導電体層を形成する工程ａと前記端子電
極を形成すべき領域にレジスト層Ａを形成する工程ｂ
と、前記レジスト層Ａに覆われていない領域の導電体層
を除くようにエッチングする工程ｃと、前記レジスト層
Ａを溶解または剥離して端子電極を露出させる工程ｄ
と、前記端子電極上に、その電極の外縁から封止樹脂の
充填剤の平均粒径の半分以上の寸法だけ内側に小さい領
域にレジスト層Ｂを形成する工程ｅと、前記レジスト層
Ｂが形成されていない領域を所定の厚さの導電体層が残
るようにエッチングする工程ｆと、前記レジスト層Ｂを
溶解または剥離する工程ｇとからなる、２段階の階段状
の段差であって各段の厚さが封止樹脂の充填剤の平均粒
径の半分以下である段差を有する端子電極を形成する回
路基板上の端子電極の形成方法。 - 【請求項１５】 請求項１４記載の回路基板上の端子電
極の形成方法において、工程ｇで露出した電極上段面の
外縁から封止樹脂の充填剤の平均粒径の半分以上の寸法
だけ内側に小さい領域および電極下段面を含む領域にレ
ジスト層Ｃを形成する工程ｈと、前記レジスト層Ｃが形
成されていない領域を所定の厚さの導電体層が残るよう
にエッチングする工程ｉと、前記レジスト層Ｃを溶解ま
たは剥離する工程ｊとからなる、３段階の階段状の段差
であって各段の厚さが封止樹脂の充填剤の平均粒径の半
分以下である段差を有する端子電極を形成する回路基板
上の端子電極の形成方法。 - 【請求項１６】 請求項１５記載の回路基板上の端子電
極の形成方法において、工程ｈ〜ｊを繰り返すことから
なる、４段階以上の階段状の段差であって各段の厚さが
封止樹脂の充填剤の平均粒径の半分以下である段差を有
する端子電極を形成する回路基板上の端子電極の形成方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32025895A JP3405628B2 (ja) | 1995-12-08 | 1995-12-08 | 回路基板上の端子電極とその形成方法、並びに半導体装置の実装体 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32025895A JP3405628B2 (ja) | 1995-12-08 | 1995-12-08 | 回路基板上の端子電極とその形成方法、並びに半導体装置の実装体 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09162238A JPH09162238A (ja) | 1997-06-20 |
| JP3405628B2 true JP3405628B2 (ja) | 2003-05-12 |
Family
ID=18119501
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32025895A Expired - Fee Related JP3405628B2 (ja) | 1995-12-08 | 1995-12-08 | 回路基板上の端子電極とその形成方法、並びに半導体装置の実装体 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3405628B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4627480B2 (ja) * | 2005-10-25 | 2011-02-09 | アオイ電子株式会社 | 半導体装置 |
| JP2008205057A (ja) * | 2007-02-19 | 2008-09-04 | Matsushita Electric Ind Co Ltd | 半導体装置及び半導体装置の製造方法 |
| JP4803844B2 (ja) | 2008-10-21 | 2011-10-26 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 半導体パッケージ |
| JP5273749B2 (ja) * | 2011-03-09 | 2013-08-28 | インターナショナル・ビジネス・マシーンズ・コーポレーション | プリント配線板の製造方法 |
-
1995
- 1995-12-08 JP JP32025895A patent/JP3405628B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09162238A (ja) | 1997-06-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4400802B2 (ja) | リードフレーム及びその製造方法並びに半導体装置 | |
| US6350386B1 (en) | Method of making a support circuit with a tapered through-hole for a semiconductor chip assembly | |
| US6608374B1 (en) | Semiconductor chip assembly with bumped conductive trace | |
| JP4075306B2 (ja) | 配線基板、ｌｇａ型半導体装置、及び配線基板の製造方法 | |
| JP3258764B2 (ja) | 樹脂封止型半導体装置の製造方法ならびに外部引出用電極およびその製造方法 | |
| US6653742B1 (en) | Semiconductor chip assembly with interlocked conductive trace | |
| US6448108B1 (en) | Method of making a semiconductor chip assembly with a conductive trace subtractively formed before and after chip attachment | |
| JP2002343899A (ja) | 半導体パッケージ用基板、半導体パッケージ | |
| US6544813B1 (en) | Method of making a semiconductor chip assembly with a conductive trace subtractively formed before and after chip attachment | |
| US6596620B2 (en) | BGA substrate via structure | |
| US6402970B1 (en) | Method of making a support circuit for a semiconductor chip assembly | |
| US6020626A (en) | Semiconductor device | |
| US6403460B1 (en) | Method of making a semiconductor chip assembly | |
| US7015591B2 (en) | Exposed pad module integrating a passive device therein | |
| US11764130B2 (en) | Semiconductor device | |
| CN1490857A (zh) | 一种微距覆晶载板的结构及其制造方法 | |
| JP3405628B2 (ja) | 回路基板上の端子電極とその形成方法、並びに半導体装置の実装体 | |
| US6436734B1 (en) | Method of making a support circuit for a semiconductor chip assembly | |
| JPH07226456A (ja) | Ｉｃパッケージ及びその製造方法 | |
| JPH11163024A (ja) | 半導体装置とこれを組み立てるためのリードフレーム、及び半導体装置の製造方法 | |
| US6551861B1 (en) | Method of making a semiconductor chip assembly by joining the chip to a support circuit with an adhesive | |
| JP3912445B2 (ja) | 半導体装置 | |
| JP2722451B2 (ja) | 半導体装置 | |
| JP2784248B2 (ja) | 半導体装置の製造方法 | |
| CN1363952A (zh) | 晶圆级封装制作工艺及其晶片结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080307 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090307 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100307 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |