JP3405955B2

JP3405955B2 - 半導体回路

Info

Publication number: JP3405955B2
Application number: JP2000080984A
Authority: JP
Inventors: 徹高山; 保彦竹村
Original assignee: Semiconductor Energy Laboratory Co Ltd
Current assignee: Semiconductor Energy Laboratory Co Ltd
Priority date: 1993-03-22
Filing date: 2000-03-22
Publication date: 2003-05-12
Anticipated expiration: 2018-05-12
Also published as: JP2000294798A

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、薄膜トランジスタ
（ＴＦＴ）および薄膜ダイオード（ＴＦＤ）を有する半
導体回路（例えば、イメージセンサー）およびその作製
方法に関するものである。本発明によって作製される半
導体回路は、ガラス等の絶縁基板上、単結晶シリコン等
の半導体基板上、いずれにも形成される。特に本発明
は、熱アニールによる結晶化、活性化を経て作製される
ＴＦＴ、ＴＦＤを有する半導体回路に関する。

【０００２】

【従来の技術】薄膜トランジスタ、薄膜ダイオード等の
薄膜半導体素子は、使用されるシリコンの種類によっ
て、アモルファス系素子と結晶系素子に分かれている。
アモルファスシリコンは作製温度が低く、量産性に優れ
ていたが、電界効果移動度や導電率等の物性で結晶性シ
リコンに劣るので、高速動作特性を得るには結晶系の半
導体素子が求められていた。最近では、薄膜ダイオード
を用いた光センサーを、高速動作が可能な結晶系シリコ
ンを用いた薄膜トランジスタによって駆動する回路（例
えば、集積化イメージセンサー回路）が提唱されてい
る。

【０００３】

【発明が解決しようする課題】従来のＴＦＤとＴＦＴを
組み合わせた回路の作製手順の例を図４に示す。ガラス
基板４１上に下地絶縁膜４２を形成し、その上にアモル
ファスシリコン膜を形成して、これを６００℃以上の温
度で長時間アニールすることにより結晶化させ、パター
ニングして島状シリコン領域４３を得る。そして、ゲイ
ト絶縁膜４４を形成し、さらに、ゲイト電極４５Ｎ、４
５Ｐを形成する。（図４（Ａ））

【０００４】そして、公知のＣＭＯＳ作製技術を使用し
てＮ型不純物領域４６ＮとＰ型不純物領域４６Ｐを形成
する。この不純物導入工程においてはゲイト電極に対し
て自己整合的に不純物が導入される。不純物注入後は、
レーザーアニール、熱アニール等の手段で不純物の活性
化がおこなわれる。（図４（Ｂ））

【０００５】次に、第１の層間絶縁物４７を形成して、
これにコンタクトホールを形成し、ＴＦＴのソース、ド
レインに電極・配線４８ａ、４８ｂ、４８ｃおよびアモ
ルファスシリコンダイオードの電極４８ｄが形成され
る。（図４（Ｃ））次に、Ｐ型、Ｉ型（真性）、Ｎ型のアモルファスシリコ
ン膜４９Ｐ、４９Ｉ、４９Ｎを順次積層して、これをパ
ターニングし、ダイオードの接合部を形成する。（図４
（Ｄ））最後に、第２の層間絶縁物５０を形成し、これにコンタ
クトホールを形成して、アモルファスシリコンダイオー
ドの電極５１を形成して、回路が完成する。（図４
（Ｅ））

【０００６】このような手順を要する従来の方法では、
長時間の成膜が要求されるシリコン膜および層間絶縁物
がそれぞれ２層、それに加えてＮ層、Ｐ層の成膜も必要
であるので、スループットが低下するという問題点を抱
えていた。しかも、これらの成膜において使用されるプ
ラズマＣＶＤ法、減圧ＣＶＤ法では、メンテナンスのた
めの装置のデッドタイムが大きく、これらの工程が余分
に存在することは一層のスループット低下をもたらす。

【０００７】また、結晶シリコンＴＦＴに用いるシリコ
ン膜の結晶化をおこなうにも６００℃以上の温度が必要
であり、かつ、その結晶化に２４時間以上の長い時間が
必要であったので、実際に量産する場合には、結晶化装
置の設備がいくつも必要とされ、巨額の設備投資がコス
トに跳ね返ってくるという問題を抱えていた。本発明
は、結晶シリコンＴＦＴに用いるシリコン膜とＴＦＤに
用いるシリコン膜とを同時に形成し、かつ、層間絶縁物
も１層のみとすることによって、上記の問題点を克服
し、また、６００℃以下の温度で、かつ、実質的に問題
にならない程度の短時間でシリコン膜の結晶化をおこな
う技術を提供する。

【０００８】

【課題を解決するための手段】本発明者の研究の結果、
実質的にアモルファス状態のシリコン被膜に微量の触媒
材料を添加することによって結晶化を促進させ、結晶化
温度を低下させ、結晶化時間を短縮できることが明らか
になった。触媒元素としては、ニッケル（Ｎｉ）、鉄
（Ｆｅ）、コバルト（Ｃｏ）、白金（Ｐｔ）が適してい
る。具体的には、これらの触媒元素単体あるいは珪化物
等の化合物を有する膜、粒子、クラスター等をアモルフ
ァスシリコン膜の下、もしくは上に密着して形成し、あ
るいはイオン注入法等の方法によってアモルファスシリ
コン膜中にこれらの触媒元素を導入し、その後、これを
適当な温度、典型的には５８０℃以下の温度で熱アニー
ルすることによって結晶化させることができる。

【０００９】当然のことであるが、アニール温度が高い
ほど結晶化時間は短いという関係がある。また、触媒元
素の濃度が大きいほど結晶化温度が低く、結晶化時間が
短いという関係がある。本発明人の研究では、結晶化を
進行させるには、これらのうちの少なくとも１つの元素
の濃度が１×１０¹⁷ｃｍ^-3、好ましくは５×１０¹⁸ｃｍ
^-3以上存在することが必要であることがわかった。

【００１０】一方、上記触媒材料はいずれもシリコンに
とっては好ましくない材料であるので、できるだけその
濃度が低いことが望まれる。本発明人の研究では、特に
活性領域として利用する場合には、十分な信頼性および
特性を得るためにこれらの触媒材料の濃度は合計して２
×１０²⁰ｃｍ^-3を越えないことが望まれる。一方、ソー
ス、ドレイン等には比較的多量に存在しても、さして問
題とならないことが明らかになった。

【００１１】さらに、このような触媒元素はアニールの
間に拡散することによって、周囲を結晶化させる効果を
有する。例えば、５５０℃で４時間のアニールをおこな
うと、これらの触媒元素は１０〜２０μｍ周囲に拡散
し、周囲を結晶化させる。このため、ＴＦＴのゲイト電
極の幅が２０μｍ、好ましくは１０μｍ以下であれば、
Ｎ型もしくはＰ型の不純物を導入する前後に、同様に触
媒元素をソース、ドレインに導入し、これをアニールす
ることによって、結晶化が横方向に進行し、触媒元素の
導入されなかった活性領域（チャネル形成領域）も結晶
化させることができる。また、一般的に、この方法で
は、ソース、ドレインにおける触媒元素の濃度に比較し
て、活性領域の触媒元素の濃度は低い。この横方向の結
晶化は、アニール温度および時間、触媒元素の濃度に依
存する。したがって、これらを最適化することによっ
て、結晶シリコン領域とアモルファスシリコン領域を自
在に作ることができる。例えば、ＴＦＴのゲイト電極の
幅を５μｍのものと３０μｍのものの２種類を用意し、
５μｍのものを結晶シリコンＴＦＴに、３０μｍのもの
をアモルファスシリコンＴＦＴにすることも可能であ
る。

【００１２】本発明人は、この触媒元素の効果に着目
し、これを利用することによってより低温、短時間のア
ニールによって不純物領域の導電率を低下させることが
可能となった。本発明では、上記の触媒材料による結晶
化の特徴を生かして、不純物領域、およびＴＦＴの活性
領域、ＴＦＤの真性領域を従来より低い温度で結晶化、
活性化させ、問題点であるプロセスの簡略化、すなわ
ち、成膜工程の削減を可能とする方法を見出した。その
概要を以下に示す。アモルファスシリコン膜の成膜 ’触媒元素の導入（イオン注入もしくはイオンドーピ
ング法による）（触媒元素を有する物質のシリコン膜へ
の成膜によってもよい）絶縁被膜（ゲイト絶縁膜）の成膜ＴＦＴのゲイト電極、ＴＦＤのマスク材の形成ドーピング不純物の導入（イオン注入もしくはイオ
ンドーピング法による）ドーピング不純物の活性化（６００℃以下、８時間
以内）層間絶縁物の形成ＴＦＴのソース、ドレイン電極の形成

【００１３】あるいは、アモルファスシリコン膜の成膜絶縁被膜（ゲイト絶縁膜）の成膜ＴＦＴのゲイト電極、ＴＦＤのマスク材の形成ドーピング不純物の導入（イオン注入もしくはイオ
ンドーピング法による） ’触媒元素の導入（イオン注入もしくはイオンドーピ
ング法による）（触媒元素を有する物質のシリコン膜へ
の成膜によってもよい）ドーピング不純物の活性化（６００℃以下、８時間
以内）層間絶縁物の形成ＴＦＴのソース、ドレイン電極の形成

【００１４】これらの工程において、後者のおよび
’はその順序を逆転させることも可能である。触媒元
素の濃度を精密に制御するという意味からはイオン注入
法等の手段が望ましい。結晶化、活性化のためには、６
００℃以下、典型的には５５０℃以下の温度で十分であ
り、また、アニール時間も８時間以内、典型的には４時
間以内で十分である。特に、イオン注入法やイオンドー
ピング法によって最初から均等に触媒元素が分布してい
る場合には、極めて結晶化が進行しやすかった。

【００１５】本発明において、ＴＦＤの構造について簡
単に述べると、従来のＴＦＤが、層構造を有していたの
に対し、本発明のＴＦＤは平面上（プレーナー）構造を
有することを特徴とする。本発明においては、ＴＦＴの
活性領域とＴＦＤの真性領域は同じアモルファスシリコ
ン膜を出発点とする。このため、従来では、２層のシリ
コン膜の形成が必要とされていたのに対し、本発明では
１層のシリコン膜の成膜で足りてしまう。そして、従来
必要であった、Ｎ層、Ｐ層に関してはＴＦＴの不純物ド
ーピングの際に同時に平面的に形成することによって得
られる。すなわち、ＴＦＴにＮ型不純物を注入するとき
にＴＦＤのＮ型領域を形成し、ＴＦＴにＰ型不純物を注
入するときにＴＦＤのＰ型領域を形成する。この結果、
層間絶縁物も１層となる。

【００１６】このような平面的なＴＦＤは従来にない特
色を有する。従来のＴＦＤ（図４に示されるような形状
を有する）を例えば光センサーとして使用する場合に
は、半導体内部に発生する電界のかかる方向と光照射面
が垂直となり、光照射強度が電界のかかる方向で一様で
なく、効率よく電子・ホールを発生させ、外部に取り出
すことができなかった。また、層間のピンホール等によ
りＴＦＤがショートすることもあった。本発明において
は、ＴＦＤに生じる電界の方向が光照射面と平行である
ので、電界方向での光強度が一定となり、光電変換効率
が向上し、また、ショートも生じにくい。

【００１７】さらに、本発明においては、触媒元素の作
用のために、通常の熱アニールによっては結晶化しない
１００ｎｍ以下の薄いアモルファスシリコン膜も結晶化
する。ＴＦＴの段差部におけるゲイト絶縁膜のピンホー
ルや絶縁不良、ゲイト電極の断線等を防止する観点から
は、結晶シリコン膜の厚さは、１００ｎｍ以下、好まし
くは５０ｎｍ以下が要求されていた。従来はレーザー結
晶化以外の方法では実現できなかったが、本発明によっ
て低温においても熱アニールによって実現できた。この
ことが歩留りのさらなる向上に寄与することは言うまで
もない。加えて、ＴＦＤを光センサーとして使用するに
おいても、薄い半導体層を使用するとＳＮ比および光電
変換効率が向上する。以下に実施例を用いて、より詳細
に本発明を説明する。

【００１８】

【実施例】〔実施例１〕図１に本実施例の作製工程の
断面図を示す。まず、基板（コーニング７０５９）１０
上にスパッタリング法によって厚さ２００ｎｍの酸化珪
素の下地膜１１を形成した。さらに、プラズマＣＶＤ法
によって、厚さ５０〜１５０ｎｍ、例えば１５０ｎｍの
真性（Ｉ型）のアモルファスシリコン膜を堆積した。次
に得られたアモルファスシリコン膜にイオン注入法によ
ってニッケルイオンを注入した。ドーズ量は１×１０¹³
〜５×１０¹⁴ｃｍ^-2、例えば５×１０¹³ｃｍ^-2とした。
この結果、アモルファスシリコン膜中には、５×１０¹⁸
ｃｍ^-3程度の濃度でニッケルが注入された。（図１
（Ａ））

【００１９】次に、フォトリソグラフィー法によってパ
ターニングし、島状シリコン領域１２ａ（ＴＦＴ用）お
よび１２ｂ（ＴＦＤ用）を形成した。さらに、スパッタ
リング法によって厚さ１００ｎｍの酸化珪素膜１３をゲ
イト絶縁膜として堆積した。スパッタリングには、ター
ゲットとして酸化珪素を用い、スパッタリング時の基板
温度は２００〜４００℃、例えば２５０℃、スパッタリ
ング雰囲気は酸素とアルゴンで、アルゴン／酸素＝０〜
０．５、例えば０．１以下とした。引き続いて、減圧Ｃ
ＶＤ法によって、厚さ６００〜８００ｎｍ、例えば６０
０ｎｍのシリコン膜（０．１〜２％の燐を含む）を堆積
した。なお、この酸化珪素とシリコン膜の成膜工程は連
続的におこなうことが望ましい。そして、シリコン膜を
パターニングして、ＴＦＴのゲイト電極１４ａ、１４ｂ
およびＴＦＤのマスク材１４ｃを形成した。（図１
（Ｂ））

【００２０】次に、図１（Ｃ）に示すように、フォトレ
ジストのマスク１５ａを形成し、プラズマドーピング法
によって、シリコン領域にゲイト電極をマスクとして不
純物（燐）を注入した。ドーピングガスとして、フォス
フィン（ＰＨ₃）を用い、加速電圧を６０〜９０ｋＶ、
例えば８０ｋＶとした。ドーズ量は１×１０¹⁵〜８×１
０¹⁵ｃｍ^-2、例えば、２×１０¹⁵ｃｍ^-2とした。この結
果、ＴＦＴのＮ型の不純物領域１６ａ、ＴＦＤのＮ型の
不純物領域１７ｎが形成された。（図１（Ｃ））

【００２１】次に、図１（Ｄ）に示すように、フォトレ
ジストのマスク１５ｂを形成し、プラズマドーピング法
によって、シリコン領域にゲイト電極をマスクとして不
純物（ホウ素）を注入した。ドーピングガスとして、ジ
ボラン（Ｂ₂Ｈ₆）を用い、加速電圧を４０〜８０ｋ
Ｖ、例えば６５ｋＶとした。ドーズ量は１×１０¹⁵〜８
×１０¹⁵ｃｍ^-2、例えば、５×１０¹⁵とした。この結
果、ＴＦＴのＰ型の不純物領域１６ｂ、ＴＦＤのＰ型の
不純物領域１７ｐが形成された。ＴＦＤのＮ型領域１７
ｎおよびＰ型領域１７ｐの間には真性領域１７ｉが残さ
れる。（図１（Ｄ））

【００２２】その後、還元雰囲気中、５００℃で４時間
アニールすることによって、不純物を活性化させた。こ
のアニールによって結晶化が容易に進行し、ドーピング
不純物が活性化した。結晶化終了後、ＴＦＤのマスク材
１４ｃを除去した。（図１（Ｅ））

【００２３】続いて、厚さ６００ｎｍの酸化珪素膜１８
を層間絶縁物としてプラズマＣＶＤ法によって形成し、
これにコンタクトホールを形成して、金属材料、例え
ば、窒化チタンとアルミニウムの多層膜によってＴＦＴ
の電極・配線１９ａ、１９ｂ、１９ｃ、ＴＦＤの電極・
配線１９ｄ、１９ｅを形成した。最後に、１気圧の水素
雰囲気で３５０℃、３０分のアニールをおこなった。以
上の工程によって半導体回路が完成した。（図１
（Ｆ））

【００２４】本工程では、図から明らかなようにシリコ
ン膜、層間絶縁物を共に１層とすることができた。その
結果、成膜プロセスは大きく削減された。また、ＴＦＴ
の活性領域およびＴＦＤの真性領域のニッケルの濃度を
２次イオン質量分析（ＳＩＭＳ）法によって測定したと
ころ、共に１×１０¹⁸〜５×１０¹⁸ｃｍ^-3のニッケルが
検出された。

【００２５】本実施例の半導体回路のうち、ＴＦＤの部
分を図２（Ａ）に示す。このＴＦＤは光センサーとして
使用する場合には上方から光が入射される。このＴＦＤ
のＡ−Ａ’に沿ったエネルギーバンド図は、図２（Ｂ）
のように示される。一般に結晶シリコンは光感度が低い
ので、これを改良するためには、図２（Ｃ）に示すよう
に、ＴＦＤのマスク１４ｃを除去した後に、厚さ１００
〜８００ｎｍ、例えば３００ｎｍの水素化アモルファス
シリコン等の光感度の大きな半導体膜１７ａを真性領域
１７ｉに密着して形成してもよい。

【００２６】例えば、アモルファスシリコンを用いる場
合には、その下にある結晶シリコンの真性領域１７ｉよ
りも光の吸収係数が大きいため、上方からの光照射によ
って、キャリヤがアモルファスシリコン膜１７ａで多量
に発生した後、結晶シリコンの真性領域１７ｉにドリフ
トして、そこに印加されている電界によって分離され
る。

【００２７】図２（Ｃ）のような構成においては、アモ
ルファス半導体膜１７ａにおいてキャリヤが発生すると
同時に、結晶シリコン半導体膜１７ｉでもその光感度の
波長依存性に応じてキャリヤが発生している。そのた
め、より幅広い波長域の光を電気に変換することが可能
となる。アモルファス半導体膜１７ａとしてアモルファ
スシリコン膜を用いる場合には、これに炭素、窒素、酸
素等を添加して光感度の波長依存性を変えてもよい。

【００２８】アモルファス半導体膜１７ａのエネルギー
バンド幅が真性領域１７ｉに比べて広ければ、真性領域
１７ｉで発生したキャリヤがアモルファス半導体膜１７
ａにドリフトすることを防止し、かつ、アモルファス半
導体膜１７ａで発生したキャリヤはそのエネルギーバン
ドの勾配に沿って真性領域１７ｉに移動する。そのた
め、発生したキャリヤをより効率よく外部に取り出すこ
とができる。

【００２９】〔実施例２〕図３に本実施例の作製工程
の断面図を示す。基板（コーニング７０５９）３０上に
スパッタリング法によって厚さ２００ｎｍの酸化珪素の
下地膜３１、さらにプラズマＣＶＤ法によってアモルフ
ァスシリコン膜を形成した。そして、アモルファスシリ
コン膜をパターニングして、島状シリコン領域３２ａ
（ＴＦＴ用）および３２ｂ（ＴＦＤ用）を形成した。さ
らに、テトラ・エトキシ・シラン（Ｓｉ（ＯＣ₂Ｈ₅）
₄、ＴＥＯＳ）と酸素を原料として、プラズマＣＶＤ法
によってゲイト絶縁膜として、厚さ１００ｎｍの酸化珪
素３３を形成した。原料には、上記ガスに加えて、トリ
クロロエチレン（Ｃ₂ＨＣｌ₃）を用いた。成膜前にチ
ャンバーに酸素を４００ｍｌ／ｍｉｎ流し、基板温度３
００℃、全圧５Ｐａ、ＲＦパワー１５０Ｗでプラズマを
発生させ、この状態を１０分保った。その後、チャンバ
ーに酸素３００ｍｌ／ｍｉｎ、ＴＥＯＳを１５ｍｌ／ｍ
ｉｎ、トリクロロエチレンを２ｍｌ／ｍｉｎを導入し
て、酸化珪素膜の成膜をおこなった。基板温度、ＲＦパ
ワー、全圧は、それぞれ３００℃、７５Ｗ、５Ｐａであ
った。成膜完了後、チャンバーに１．３３×１０⁴Ｐａ
の水素を導入し、３５０℃で３５分の水素アニールをお
こなった。

【００３０】引き続いて、スパッタリング法によって、
厚さ６００〜８００ｎｍ、例えば６００ｎｍのタンタル
膜を堆積した。なお、この酸化珪素３３とタンタル膜の
成膜工程は連続的におこなうことが望ましい。タンタル
の代わりに、クロム、モリブテン、タングステン、チタ
ン等を用いてもよいが、いずれも後のアニール工程に耐
えられることが必要である。そして、タンタル膜をパタ
ーニングして、ＴＦＴのゲイト電極３４ａ、３４ｂ、Ｔ
ＦＤのマスク材３４ｃを形成した。このとき、ＴＦＴの
ゲイト電極の幅（＝チャネル長）は５〜１０μｍ、ＴＦ
Ｄのマスク材の幅は２０〜５０μｍとした。さらに、こ
のタンタル配線の表面を陽極酸化して、表面に酸化物層
を形成した。陽極酸化は、酒石酸の１〜５％エチレング
リコール溶液中でおこなった。得られた酸化物層の厚さ
は２００ｎｍであった。（図３（Ａ））

【００３１】次に、プラズマドーピング法によって、シ
リコン領域に不純物（燐）を注入した。ドーピングガス
として、フォスフィン（ＰＨ₃）を用い、加速電圧を６
０〜９０ｋＶ、例えば８０ｋＶとした。ドーズ量は１×
１０¹⁵〜８×１０¹⁵ｃｍ^-2、例えば、２×１０¹⁵ｃｍ^-2
とした。このようにしてＮ型の不純物領域３５を形成し
た。（図３（Ｂ））引き続き、イオン注入法によって、ニッケルイオンを注
入した。ドーズ量は１×１０¹³〜５×１０¹⁴ｃｍ^-2、例
えば５×１０¹³ｃｍ^-2とした。この結果、アモルファス
シリコン膜中には、５×１０¹⁸ｃｍ^-3程度の濃度でニッ
ケルが注入された。（図３（Ｃ））

【００３２】さらに、左側のＴＦＴ（Ｎチャネル型ＴＦ
Ｔ）およびＴＦＤの右側の領域（Ｎ型領域）をフォトレ
ジスト３６でマスクして、再び、プラズマドーピング法
で右側のＴＦＴ（ＰチャネルＴＦＴ）のシリコン領域お
よびＴＦＤの左側の領域（Ｐ型領域）に不純物（ホウ
素）を注入した。ドーピングガスとして、ジボラン（Ｂ
₂Ｈ₆）を用い、加速電圧を５０〜８０ｋＶ、例えば６
５ｋＶとした。ドーズ量は１×１０¹⁵〜８×１０¹⁵ｃｍ
^-2、例えば、先に注入された燐より多い５×１０ ¹⁵ｃｍ
^-2とした。この結果、ＴＦＴのＮ型の不純物領域３７
ａ、同Ｐ型領域３７ｂおよびＴＦＤのＮ型領域３８ｎ、
Ｐ型領域３８ｐを形成した。（図３（Ｄ））

【００３３】その後、０．１〜１気圧の水素還元雰囲気
中、５００℃で４時間アニールすることによって、不純
物を活性化させた。このとき、先にニッケルの注入され
た領域３７ａ、３７ｂおよび３８ｐ、３８ｎにはニッケ
ルが拡散しているので、このアニールによって結晶化が
容易に進行し、ドーピング不純物が活性化した。また、
ＴＦＴの活性領域にもニッケルが拡散し、結晶化が進行
した。一方、ＴＦＤの真性領域３８ｉの、特に中央部で
はシリコン中にはニッケルが存在せず、また、周囲から
の拡散もないので結晶化しなかった。すなわち、ＴＦＴ
は全域に渡って結晶化し、ＴＦＤでは不純物領域と、不
純物領域に接した真性領域の一部が結晶化し、真性領域
３８ｉの中央部はアモルファス状態であった。（図３
（Ｅ））

【００３４】続いて、厚さ２００ｎｍの酸化珪素膜３９
を層間絶縁物としてプラズマＣＶＤ法によって形成し、
これにコンタクトホールを形成して、金属材料、例え
ば、窒化チタンとアルミニウムの多層膜によってＴＦＴ
の電極・配線４０ａ、４０ｂ、４０ｃ、ＴＦＤの電極・
配線４０ｄ、４０ｅを形成した。最後に、１気圧の水素
雰囲気で３５０℃、３０分のアニールをおこなった。以
上の工程によって半導体回路が完成した。（図３
（Ｆ））

【００３５】本実施例では、ＴＦＤのマスク材３４ｃ
は、他のゲイト電極配線とは絶縁されており、浮遊電位
状態とした。しかし、この場合には何らかの電荷の蓄積
によってＴＦＤの動作が妨げられることがある。もし、
安定な動作が要求されるのであれば、ＴＦＤのＰ型領域
もしくはＮ型領域と同電位とするとよい。また、本実施
例では、真性領域３８ｉ上にはマスク材３４ｃが存在し
ているので、ＴＦＤを光センサーとして使用する場合に
は、基板側から光を入射させることが必要である。本実
施例の場合には、実施例１のバリエーションとして示さ
れた図２（Ｃ）のように光感度を向上させるためにアモ
ルファス半導体膜を真性領域に密着させることは困難で
あるが、実施例１とは異なって真性領域３８ｉには光感
度の良好なアモルファス状態の部分が残っているので問
題はない。

【００３６】

【発明の効果】本発明によって、結晶性シリコンＴＦＴ
とＴＦＤを有する半導体回路を作製するプロセスを削減
し、量産性を高めることができた。また、本発明は、例
えば、５００℃というような低温、かつ、４時間という
短時間でシリコンの結晶化をおこなうことによっても、
スループットを向上させることができる。加えて、従
来、６００℃以上のプロセスを採用した場合にはガラス
基板の縮みやソリが歩留り低下の原因として問題となっ
ていたが、本発明を利用することによってそのような問
題点は一気に解消してしまう。

【００３７】このことは、大面積の基板を一度に処理で
きることを意味するものである。すなわち、大面積基板
を処理することによって、１枚の基板から多くの集積回
路等を切りだすことによって単価を大幅に低下させるこ
とができる。このように本発明は工業上有益な発明であ
る。

【図面の簡単な説明】

【図１】実施例１の作製工程断面図を示す。

【図２】実施例１で得られたＴＦＤおよびそのバン
ド図を示す。

【図３】実施例２の作製工程断面図を示す。

【図４】従来の作製工程例（断面図）を示す。

【符号の説明】

１０・・・基板１１・・・下地絶縁膜（酸化珪素）１２・・・島状シリコン領域１３・・・ゲイト絶縁膜（酸化珪素）１４・・・ゲイト電極およびマスク材（燐ドープされた
シリコン）１５・・・ドーピングマスク（フォトレジスト）１６・・・ＴＦＴのソース、ドレイン領域１７・・・ＴＦＤの不純物領域・真性領域１８・・・層間絶縁物（酸化珪素）１９・・・金属配線・電極（窒化チタン／アルミニウ
ム）

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号ＦＩＨ０１Ｌ 27/092 Ｈ０１Ｌ 29/78 ６１３Ａ 27/146 ６１８Ｆ６２７Ｇ (56)参考文献特開平６−275808（ＪＰ，Ａ) 特開平４−119664（ＪＰ，Ａ) 特開平２−140915（ＪＰ，Ａ) 特開平４−206969（ＪＰ，Ａ) 特開昭60−154660（ＪＰ，Ａ) 特開昭57−194518（ＪＰ，Ａ) 特開昭58−23479（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H01L 29/786 H01L 21/336 H01L 21/8238 H01L 21/20 H01L 27/08 331 H01L 27/092 H01L 27/146

Claims

(57)【特許請求の範囲】

【請求項１】基板上に、第１のソース領域、第１のドレイン領域及び前記第１の
ソース領域と前記第１のドレイン領域との間に位置する
第１のチャネル形成領域を有するＰチャネル型ＴＦＴ
と、第２のソース領域、第２のドレイン領域及び前記第２の
ソース領域と前記第２のドレイン領域との間に位置する
第２のチャネル形成領域を有するＮチャネル型ＴＦＴ
と、Ｎ型領域、Ｐ型領域及び真性領域を有する薄膜ダイオー
ドと、を有する半導体回路であって、前記第１のソース領域、前記第１のドレイン領域、前記
第１のチャネル形成領域、前記第２のソース領域、前記
第２のドレイン領域及び前記第２のチャネル形成領域は
前記基板上の第１のシリコン膜に形成され、前記Ｎ型領域、前記Ｐ型領域及び前記真性領域は前記基
板上の第２のシリコン膜に形成され、前記第１のシリコン膜と前記第２のシリコン膜とは同じ
層であり、前記第１のソース領域、前記第１のドレイン領域、及び
前記Ｐ型領域はＰ型不純物を含み、前記第２のソース領域、前記第２のドレイン領域、及び
前記Ｎ型領域はＮ型不純物を含み、前記真性領域はアモルファスシリコンであり、前記第１のシリコン膜、前記Ｐ型領域、及び前記Ｎ型領
域は、アモルファスシリコンの結晶化を促進させる金属
元素を含む結晶性シリコンであり、前記第１のソース領域、前記第１のドレイン領域、前記
第２のソース領域、前記第２のドレイン領域、前記Ｐ型
領域及び前記Ｎ型領域は燐を含むことを特徴とする半導
体回路。
【請求項２】請求項１において、前記Ｐ型不純物はボ
ロンであることを特徴とする半導体回路。
【請求項３】請求項１乃至２のいずれか一において、
前記第１及び前記第２のチャネル形成領域は前記アモル
ファスシリコンの結晶化を促進させる金属元素を含むこ
とを特徴とする半導体回路。
【請求項４】請求項１乃至３のいずれか一において、
前記第１のソース領域、前記第１のドレイン領域、前記
第２のソース領域、及び前記第２のドレイン領域に含ま
れる前記アモルファスシリコンの結晶化を促進させる金
属元素の濃度は１×１０¹⁷ｃｍ^-3 以上２×１０²⁰ｃｍ^-3
未満であることを特徴とする半導体回路。
【請求項５】請求項１乃至４のいずれか一において、
前記アモルファスシリコンの結晶化を促進させる金属元
素は、ニッケル、鉄、コバルトまたは白金であることを
特徴とする半導体回路。