JP3408653B2 - Envelope signal generator - Google Patents
Envelope signal generatorInfo
- Publication number
- JP3408653B2 JP3408653B2 JP03935595A JP3935595A JP3408653B2 JP 3408653 B2 JP3408653 B2 JP 3408653B2 JP 03935595 A JP03935595 A JP 03935595A JP 3935595 A JP3935595 A JP 3935595A JP 3408653 B2 JP3408653 B2 JP 3408653B2
- Authority
- JP
- Japan
- Prior art keywords
- parameter
- envelope
- memory
- signal
- section
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Electrophonic Musical Instruments (AREA)
Description
【0001】[0001]
【産業上の利用分野】本発明は、例えば電子ピアノ、電
子オルガン等といった電子楽器において、楽音信号に強
弱を付加するためのエンベロープ信号を発生するエンベ
ロープ信号発生装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an envelope signal generator for generating an envelope signal for adding strength and weakness to a musical tone signal in an electronic musical instrument such as an electronic piano or an electronic organ.
【0002】[0002]
【従来の技術】電子楽器は、一般に、楽音信号発生装置
を内蔵している。楽音信号発生装置は、演奏者のパネル
操作や鍵盤操作に応じた音色、音高等を有する楽音信号
を発生する。楽音信号発生装置は、一般に、音色や音域
に応じた波形及び音高に応じた周波数を有する楽音波形
信号に、エンベロープ信号を付加することによって楽音
信号を発生する。2. Description of the Related Art Generally, an electronic musical instrument has a musical tone signal generator built therein. The musical tone signal generating device generates a musical tone signal having a tone color, pitch, etc. according to a player's panel operation or keyboard operation. A musical tone signal generating device generally generates a musical tone signal by adding an envelope signal to a musical tone waveform signal having a waveform corresponding to a tone color or a tone range and a frequency corresponding to a pitch.
【0003】エンベロープ信号は、アタック部、ディケ
イ部、リリース部等といった複数の区間(以下、「フェ
ーズ」という場合もある。)から成る。このエンベロー
プ信号は、楽音信号発生装置に設けられたエンベロープ
信号発生装置によって発生される。従来のエンベロープ
信号発生装置は、各フェーズのエンベロープ信号を発生
するに際し、その到達目標レベルを指定する「目標レベ
ルパラメータLV」と、目標レベルに到達するまでの時
間を指定する「エンベロープ速度パラメータSP」とを
用いている。即ち、エンベロープ速度パラメータSPに
応じた変位でエンベロープの現在値を順次更新しながら
目標レベルパラメータLVで指定されるレベルに到達す
るように制御されることにより、要求される形状のエン
ベロープ信号が作成されている。The envelope signal is composed of a plurality of sections such as an attack section, a decay section, a release section, etc. (hereinafter sometimes referred to as "phase"). This envelope signal is generated by an envelope signal generator provided in the tone signal generator. A conventional envelope signal generator, when generating envelope signals for each phase, has a "target level parameter LV" that specifies a target level to reach and an "envelope speed parameter SP" that specifies the time to reach the target level. And are used. That is, the envelope signal having the required shape is created by controlling the current value of the envelope to be sequentially updated with the displacement according to the envelope speed parameter SP so as to reach the level specified by the target level parameter LV. ing.
【0004】しかし、この方法によるエンベロープ信号
の作成においては、目標レベルが変われば波形生成時間
が変わり、また目標レベルが変わる度に目標レベルに到
達したかどうかを判定するための比較対象を変更しなけ
ればならない等の欠点があった。However, when the envelope signal is generated by this method, the waveform generation time changes if the target level changes, and the comparison target for determining whether or not the target level is reached is changed each time the target level changes. There were drawbacks such as having to do so.
【0005】そこで、本出願人は、かかる欠点を除去す
るために、正規化された時変数信号に基づいてエンベロ
ープ信号を発生するエンベロープ信号発生装置を発明
し、現在出願中である(特開平4−101197号公報
参照)。この発明によれば、エンベロープの現在値が、
現在のフェーズの目標レベルに漸近し、所定のレベルに
到達した場合に次のフェーズに遷移する。フェーズ遷移
は、時変数信号がフェーズ終了値として指定されたスレ
ッショルドレベル(固定値)に達した時に起こる。Therefore, the present inventor has invented an envelope signal generator for generating an envelope signal based on a normalized time variable signal in order to eliminate such a defect, and is currently applying for it (Japanese Patent Laid-Open No. Hei 4) -101197 gazette). According to the present invention, the current value of the envelope is
It approaches the target level of the current phase, and when it reaches a predetermined level, it transits to the next phase. The phase transition occurs when the time variable signal reaches the threshold level (fixed value) designated as the phase end value.
【0006】以下、特開平4−101197号公報に開
示された従来のエンベロープ信号発生装置と同等のエン
ベロープ信号発生装置について、図面を参照しながら説
明する。なお、ここで説明する従来のエンベロープ信号
発生装置は、正規化された時変数信号に基づきエンベロ
ープ信号を発生するという点では、特開平4−1011
97号公報に開示された従来のエンベロープ信号発生装
置と同じであるが、説明を簡単、且つ分かり易くするた
めに、簡単化して記載してある。An envelope signal generator equivalent to the conventional envelope signal generator disclosed in Japanese Patent Laid-Open No. 4-101197 will be described below with reference to the drawings. It should be noted that the conventional envelope signal generator described here is configured to generate an envelope signal on the basis of a normalized time variable signal.
This is the same as the conventional envelope signal generator disclosed in Japanese Patent Publication No. 97, but is simplified for the sake of simplicity and understanding.
【0007】この従来のエンベロープ信号発生装置は、
図7に示すように、インタフェース回路500、時変数
信号発生回路501、振幅レベル再生回路502及びフ
ェーズ遷移制御回路503から構成されている。This conventional envelope signal generator is
As shown in FIG. 7, it is composed of an interface circuit 500, a time variable signal generation circuit 501, an amplitude level reproduction circuit 502, and a phase transition control circuit 503.
【0008】インタフェース回路500は、エンベロー
プ信号発生装置と図示しない中央処理装置(以下、「C
PU」という。)との間における各種データの受け渡し
を制御する。具体的には、CPUから送られてきたパラ
メータτを時変数信号発生回路501に、パラメータL
を振幅レベル再生回路502に、ライト信号Wf及びク
リア信号Clfをフェーズ遷移制御回路503に、それ
ぞれ送る。また、フェーズ遷移制御回路503で生成さ
れた次フェーズパラメータ要求信号RQfをCPUに送
る。The interface circuit 500 includes an envelope signal generator and a central processing unit (not shown) (hereinafter "C").
PU ”. ) Controls the transfer of various data to and from. Specifically, the parameter τ sent from the CPU is sent to the time variable signal generation circuit 501 and the parameter L
To the amplitude level reproduction circuit 502, and the write signal Wf and the clear signal Clf to the phase transition control circuit 503. Also, the next phase parameter request signal RQf generated by the phase transition control circuit 503 is sent to the CPU.
【0009】ここで、上述した各パラメータ及び信号
は、以下のように定義されている。
パラメータτ:フェーズの時間、つまりフェーズ遷移
が発生してから次のフェーズ遷移が発生するまでの時間
を決定するために使用される。
パラメータL:このエンベロープ信号発生装置におい
ては、目標レベルを決定するために使用される。
ライト信号Wf:エンベロープ信号の形状を強制的に
変更する場合に、フェーズ遷移を要求するために使用さ
れる。
クリア信号CLf:リクエスト信号RQfのクリアを
指示するために使用される。
次フェーズパラメータ要求信号RQf:フェーズの切
換時に次のフェーズのパラメータをCPUに要求するた
めに使用される。Here, the above-mentioned parameters and signals are defined as follows. Parameter τ: Used to determine the time of a phase, that is, the time from the occurrence of a phase transition to the occurrence of the next phase transition. Parameter L: Used in this envelope signal generator to determine the target level. Write signal Wf: Used for requesting a phase transition when the shape of the envelope signal is forcibly changed. Clear signal CLf: Used to instruct to clear the request signal RQf. Next phase parameter request signal RQf: Used to request the parameter of the next phase from the CPU when switching the phase.
【0010】時変数信号発生回路501は、CPUから
インタフェース回路500を介して送られてきたパラメ
ータτに従って正規化された時変数信号αを生成する。
この時変数信号αは、振幅レベル再生回路502及びフ
ェーズ遷移制御回路503にそれぞれ供給される。この
時変数信号発生回路501の詳細は後述する。The time variable signal generation circuit 501 generates a time variable signal α normalized according to the parameter τ sent from the CPU via the interface circuit 500.
At this time, the variable signal α is supplied to the amplitude level reproduction circuit 502 and the phase transition control circuit 503, respectively. At this time, details of the variable signal generation circuit 501 will be described later.
【0011】振幅レベル再生回路502は、CPUから
インタフェース回路500を介して送られてきたパラメ
ータLと、上記時変数信号発生回路501から送られて
きた時変数信号αとからエンベロープの振幅レベルを再
生し、エンベロープ信号Ecを出力する。この振幅レベ
ル再生回路502の詳細は後述する。The amplitude level reproducing circuit 502 reproduces the amplitude level of the envelope from the parameter L sent from the CPU via the interface circuit 500 and the time variable signal α sent from the time variable signal generating circuit 501. Then, the envelope signal Ec is output. Details of the amplitude level reproducing circuit 502 will be described later.
【0012】フェーズ遷移制御回路503は、時変数信
号αがフェーズ終了値に達したことを検出し、その旨を
示す遷移信号trnと次フェーズパラメータ要求信号R
Qfを出力する。このフェーズ遷移制御回路503の詳
細についても後述する。The phase transition control circuit 503 detects that the time variable signal α has reached the phase end value, and the transition signal trn indicating that and the next phase parameter request signal R.
Output Qf. Details of the phase transition control circuit 503 will also be described later.
【0013】図8は時変数信号発生回路501の詳細な
回路図である。この時変数信号発生回路501は、後述
する本発明の実施例における時変数信号発生回路として
も使用される。図8において、αメモリ161は、発音
チャンネル数と同じ数の記憶位置を有するランダムアク
セスメモリ(以下、「RAM」という。)又は発音チャ
ンネル数と同じ数のステージを有するシフトレジスタで
構成されている。以下においては、このように構成され
た記憶手段を「時分割対応メモリ」という。このαメモ
リ161には、正規化された時変数信号の現在値αnが
発音チャンネル毎に記憶される。ここで、「n」はエン
ベロープを生成するための単位時間の回数である。単位
時間とは、αメモリ161から読み出されたデータが更
新されて再度書き込まれるまでに要する1サイクルの時
間をいう。図示した例では、時変数信号の現在値α
nは、
αn=αn-1−αn-1*τ・・・(1)
として算出される。FIG. 8 is a detailed circuit diagram of the time variable signal generation circuit 501. At this time, the time variable signal generating circuit 501 is also used as a time variable signal generating circuit in an embodiment of the present invention described later. In FIG. 8, the α memory 161 is composed of a random access memory (hereinafter, referred to as “RAM”) having the same number of storage positions as the number of tone generation channels or a shift register having the same number of stages as the number of tone generation channels. . In the following, the storage means configured in this way is referred to as a "time division compatible memory". The present value α n of the normalized time variable signal is stored in the α memory 161 for each sounding channel. Here, “n” is the number of times of unit time for generating the envelope. The unit time is one cycle time required for the data read from the α memory 161 to be updated and rewritten. In the illustrated example, the current value α of the time variable signal
n is calculated as α n = α n-1 −α n-1 * τ (1).
【0014】上記式(1)の演算過程を図8に照らして
説明する。先ず、遷移信号trnが「1」になると、セ
レクタ160によって選択された固定値「1」がαメモ
リ161に書き込まれる。これによって時変数信号αは
「1」に初期化される。このαメモリ161から読み出
された時変数信号αn-1は、減算器162及び乗算器1
63に供給される。乗算器163では、時変数信号α
n-1とパラメータτとが乗算され、減算器162に供給
される。減算器162では、時変数信号αn-1から乗算
器163の出力αn-1*τが減算され、次の単位時間の
時変数信号αnが生成される。この時変数信号αnは、本
エンベロープ信号発生装置の出力として外部に送出され
る一方、遷移信号trnが「0」であれば、セレクタ1
60を介してαメモリ161に書き込まれる。これによ
り、単位時間における時変数信号αの更新が完了する。
このようにして生成された時変数信号αは、例えば図1
1(A)に示すように、パラメータτの値に応じて、初
期値「1」から指数関数的にゼロに漸近する波形とな
る。なお、図11(A)においては、P=0は第1のフ
ェーズ(例えばアタックフェーズ)、P=1は第2のフ
ェーズ(例えば第1ディケイフェーズ)、P=2は第3
のフェーズ(例えば第2ディケイフェーズ)を、それぞ
れ示している。The calculation process of the above equation (1) will be described with reference to FIG. First, when the transition signal trn becomes “1”, the fixed value “1” selected by the selector 160 is written in the α memory 161. As a result, the time variable signal α is initialized to “1”. The time variable signal α n−1 read from the α memory 161 is used by the subtractor 162 and the multiplier 1
63. In the multiplier 163, the time variable signal α
n-1 and the parameter τ are multiplied and supplied to the subtractor 162. The subtracter 162 is subtracted output α n-1 * τ multiplier 163 from the variable signal alpha n-1 time, the variable signal alpha n at the next unit time is generated. At this time, the variable signal α n is sent to the outside as the output of the envelope signal generator, and if the transition signal trn is “0”, the selector 1
It is written in the α memory 161 via 60. This completes the update of the time variable signal α in the unit time.
The time variable signal α generated in this way is, for example, as shown in FIG.
As shown in FIG. 1 (A), the waveform has an exponential asymptotic approach to zero in accordance with the value of the parameter τ. In FIG. 11A, P = 0 is the first phase (for example, attack phase), P = 1 is the second phase (for example, the first decay phase), and P = 2 is the third phase.
2 (for example, the second decay phase) are shown.
【0015】τBメモリ164は時分割対応メモリであ
り、CPUから送られてきたパラメータτを一時的に記
憶するバッファメモリとして使用される。即ち、このτ
Bメモリ164には、CPU10からインタフェース回
路150を介して送られて来た次フェーズで使用するパ
ラメータτが、発音チャンネル毎に記憶される。このτ
Bメモリ164から読み出されたパラメータτは、セレ
クタ165を経由してτWメモリ166に供給される。The τB memory 164 is a time division compatible memory, and is used as a buffer memory for temporarily storing the parameter τ sent from the CPU. That is, this τ
In the B memory 164, the parameter τ used in the next phase sent from the CPU 10 via the interface circuit 150 is stored for each sound generation channel. This τ
The parameter τ read from the B memory 164 is supplied to the τW memory 166 via the selector 165.
【0016】τWメモリ166は時分割対応メモリであ
り、現在のフェーズで使用するパラメータτが発音チャ
ンネル毎に記憶される。上記τBメモリ164に記憶さ
れたパラメータτは、遷移信号trnが「1」になった
時にセレクタ165を経由してτWメモリ166に転送
される。そして、このτWメモリ166から読み出され
たパラメータτは、遷移信号trnが「0」であればセ
レクタ165を経由してτWメモリ166に再書き込み
が行われ、これによって元の値が保持される。また、τ
Wメモリ166から読み出されたパラメータτは乗算器
163に送られ、上述したように時変数信号αと乗算さ
れる。なお、τBメモリ164とτWメモリ166との
2段構成とすることにより、τWメモリ166に記憶さ
れている現在のフェーズのパラメータτを用いて時変数
信号αを生成すると同時に、次のフェーズのパラメータ
τをCPUから本エンベロープ信号発生装置に取り込む
という並行動作が可能となっている。The τW memory 166 is a time division compatible memory, and the parameter τ used in the current phase is stored for each tone generation channel. The parameter τ stored in the τB memory 164 is transferred to the τW memory 166 via the selector 165 when the transition signal trn becomes “1”. The parameter τ read from the τW memory 166 is rewritten to the τW memory 166 via the selector 165 if the transition signal trn is “0”, and the original value is retained. . Also, τ
The parameter τ read from the W memory 166 is sent to the multiplier 163 and is multiplied by the time variable signal α as described above. The two-stage configuration of the τB memory 164 and the τW memory 166 allows the time variable signal α to be generated using the parameter τ of the current phase stored in the τW memory 166, and at the same time the parameter of the next phase. A parallel operation is possible in which τ is fetched from the CPU into the envelope signal generator.
【0017】以上のようにして時変数信号発生回路50
1で発生された、正規化された時変数信号αは、上述し
たように、振幅レベル再生回路502及びフェーズ遷移
制御回路503に送られる。As described above, the time variable signal generation circuit 50
The normalized time variable signal α generated at 1 is sent to the amplitude level reproduction circuit 502 and the phase transition control circuit 503 as described above.
【0018】図9は、振幅レベル再生回路502の詳細
な回路図である。この振幅レベル再生回路502は、上
記時変数信号発生回路501における正規化により失わ
れた交流振幅レベル及び直流振幅レベルを再生し、エン
ベロープの現在値、つまりエンベロープ信号Ecを生成
する。なお、エンベロープ信号は、エンベロープの現在
値が時間的に連続したものであり、以下においては、何
れも符号「Ec」で表す。FIG. 9 is a detailed circuit diagram of the amplitude level reproducing circuit 502. The amplitude level reproducing circuit 502 reproduces the AC amplitude level and the DC amplitude level lost by the normalization in the time variable signal generating circuit 501, and generates the current envelope value, that is, the envelope signal Ec. It should be noted that the envelope signal is a current value of the envelope that is continuous in time, and in the following, all are represented by the symbol “Ec”.
【0019】図9において、Eiメモリ511は時分割
対応メモリであり、現在のフェーズにおけるエンベロー
プの初期値Eiを発音チャンネル毎に記憶している。エ
ンベロープの現在値Ecは、
Ec=(Ei−L)*α+L・・・(2)
として計算される。上記(Ei−L)が時変数信号αに
対する利得となる。In FIG. 9, an Ei memory 511 is a time division compatible memory, and stores an initial value Ei of the envelope in the current phase for each sounding channel. The current value Ec of the envelope is calculated as Ec = (Ei−L) * α + L (2). The above (Ei-L) is the gain for the time variable signal α.
【0020】上記式(2)の演算過程を図9に照らして
説明する。先ず、遷移信号trnが「1」になると、セ
レクタ510によって選択されたエンベロープの現在値
Ecが、次フェーズにおける新たなエンベロープの初期
値EiとしてEiメモリ511に書き込まれる。一方、
Eiメモリ511から読み出されたエンベロープの初期
値Eiは、遷移信号trnが「0」であれば、セレクタ
510を介してEiメモリ511に再書き込みが行わ
れ、これによって元の値が保持される。The calculation process of the above equation (2) will be described with reference to FIG. First, when the transition signal trn becomes “1”, the current value Ec of the envelope selected by the selector 510 is written in the Ei memory 511 as the initial value Ei of the new envelope in the next phase. on the other hand,
The initial value Ei of the envelope read from the Ei memory 511 is rewritten to the Ei memory 511 via the selector 510 if the transition signal trn is “0”, and the original value is retained. .
【0021】このEiメモリ511の出力は減算器51
2に供給され、後述するLWメモリ517から出力され
るパラメータLが減算される。そして、この減算器51
2の出力(Ei−L)が時変数信号αに対する利得とな
る。減算器512の出力は乗算器513において時変数
信号αが乗算される。この乗算器513の出力が、交流
振幅レベルが再生された信号である。この信号の一例を
図11(C)に示す。この乗算器513の出力は加算器
514に供給され、後述するLWメモリ517から出力
されるパラメータLとが加算される。この加算により直
流振幅レベルが再生され、図11(D)に示されるよう
な最終的なエンベロープ信号Ecとして出力される。The output of the Ei memory 511 is the subtractor 51.
2 and the parameter L output from the LW memory 517 described later is subtracted. And this subtractor 51
The output of 2 (Ei-L) is the gain for the time variable signal α. The output of the subtracter 512 is multiplied by the time variable signal α in the multiplier 513. The output of the multiplier 513 is a signal whose AC amplitude level is reproduced. An example of this signal is shown in FIG. The output of the multiplier 513 is supplied to the adder 514 and is added to the parameter L output from the LW memory 517 described later. The DC amplitude level is reproduced by this addition and is output as the final envelope signal Ec as shown in FIG.
【0022】LBメモリ515は時分割対応メモリであ
り、CPUから送られてきたパラメータLを一時的に記
憶するバッファメモリとして使用される。即ち、このL
Bメモリ515には、CPUからインタフェース回路5
00を介して送られて来た次フェーズで使用するパラメ
ータLが、発音チャンネル毎に記憶される。このLBメ
モリ515から読み出されたパラメータLは、セレクタ
516を経由してLWメモリ517に供給される。The LB memory 515 is a time division compatible memory, and is used as a buffer memory for temporarily storing the parameter L sent from the CPU. That is, this L
The B memory 515 includes the interface circuit 5 from the CPU.
The parameter L used in the next phase sent via 00 is stored for each sound generation channel. The parameter L read from the LB memory 515 is supplied to the LW memory 517 via the selector 516.
【0023】LWメモリ517は時分割対応メモリであ
り、現在のフェーズで使用するパラメータLを発音チャ
ンネル毎に記憶している。上記LBメモリ515から読
み出されたパラメータLは、遷移信号trnが「1」に
なった時にセレクタ516を経由してLWメモリ517
に転送される。そして、このLWメモリ517から読み
出されたパラメータLは、遷移信号trnが「0」であ
ればセレクタ516を経由してLWメモリ517に再書
き込みが行われ、これによって元の値が保持される。ま
た、LWメモリ517から読み出されたパラメータL
は、減算器512及び加算器514に供給され、上述し
た演算が行われる。この回路においては、パラメータL
は目標レベルとしてのみ使用される。なお、LBメモリ
515とLWメモリ517との2段構成とすることによ
り、LWメモリ517に記憶されている現在のフェーズ
のパラメータLを用いてエンベロープ信号Ecを生成す
ると同時に、次のフェーズのパラメータLをCPUから
本エンベロープ信号発生装置に取り込むという並行動作
が可能となっている。The LW memory 517 is a time division compatible memory, and stores the parameter L used in the current phase for each tone generation channel. The parameter L read from the LB memory 515 is passed through the selector 516 when the transition signal trn becomes “1” to the LW memory 517.
Transferred to. Then, the parameter L read from the LW memory 517 is rewritten to the LW memory 517 via the selector 516 if the transition signal trn is “0”, and the original value is retained. . In addition, the parameter L read from the LW memory 517
Is supplied to the subtracter 512 and the adder 514, and the above-mentioned calculation is performed. In this circuit, the parameter L
Is used only as a target level. The two-stage configuration of the LB memory 515 and the LW memory 517 allows the envelope signal Ec to be generated using the parameter L of the current phase stored in the LW memory 517, and at the same time the parameter L of the next phase. It is possible to carry out the parallel operation of taking in from the CPU to the envelope signal generator.
【0024】図10は、フェーズ遷移制御回路503の
詳細な回路図である。このフェーズ遷移制御回路503
は、主に、時変数信号αがフェーズ終了値(固定値)に
達した場合に、フェーズ遷移を指示する遷移信号trn
を発生すると共に、次フェーズパラメータ要求信号RQ
fを発生する。FIG. 10 is a detailed circuit diagram of the phase transition control circuit 503. This phase transition control circuit 503
Is mainly a transition signal trn for instructing phase transition when the time variable signal α reaches the phase end value (fixed value).
And the next phase parameter request signal RQ
generate f.
【0025】図10において、比較器520は、フェー
ズ終了値と時変数信号αとを比較し、フェーズ終了値が
時変数信号αより大きくなった、つまりA>Bになった
場合に「1」を出力する。この比較器520の出力はO
Rゲート521及び522に供給される。これにより、
ORゲート521からは遷移信号trnが出力されてフ
ェーズの遷移(切換)が行われる。また、ORゲート5
22及びANDゲート525を介してメモリ526に
「1」が書き込まれる。この際、CPUから強制的にフ
ェーズ遷移を指示するためのライト信号Wf及びリクエ
スト信号RQfをクリアするためのクリア信号Clfが
出力されていないことが条件となる。これにより、次フ
ェーズパラメータ要求信号RQfがCPUに出力され、
CPUは、この次フェーズパラメータ要求信号RQfに
応じて、次のフェーズのパラメータτ及びパラメータL
をそれぞれτBメモリ164及びLBメモリ515に転
送する。In FIG. 10, the comparator 520 compares the phase end value with the time variable signal α, and when the phase end value becomes larger than the time variable signal α, that is, A> B, becomes “1”. Is output. The output of this comparator 520 is O
It is supplied to R gates 521 and 522. This allows
A transition signal trn is output from the OR gate 521, and phase transition (switching) is performed. Also, the OR gate 5
“1” is written in the memory 526 through the 22 and the AND gate 525. At this time, the condition is that the write signal Wf for forcibly instructing the phase transition and the clear signal Clf for clearing the request signal RQf are not output from the CPU. As a result, the next phase parameter request signal RQf is output to the CPU,
The CPU responds to the next-phase parameter request signal RQf with the parameter τ and the parameter L of the next phase.
To the τB memory 164 and the LB memory 515, respectively.
【0026】メモリ526は、時分割対応メモリであ
り、次フェーズパラメータ要求信号RQfに対応するデ
ータを発音チャンネル毎に記憶している。このメモリ5
26から読み出されたリクエスト信号RQfは、ライト
信号Wf又はリクエスト信号RQfが供給されていなけ
れば、ORゲート522及びANDゲート525を経由
してメモリ526に再書き込みが行われ、これによって
元の値が保持される。なお、ライト信号WfがCPUか
ら送られて来た場合にも遷移信号trnが「1」にさ
れ、この場合も、上述した時変数信号αがフェーズ終了
値に到達した場合と同様に、フェーズ遷移が行われる。
これらの機能及び動作は本発明とは直接関係しないので
説明は省略する。詳細については、特開平4−1011
97号公報を参照されたい。The memory 526 is a time division compatible memory and stores data corresponding to the next phase parameter request signal RQf for each tone generation channel. This memory 5
If the write signal Wf or the request signal RQf is not supplied, the request signal RQf read from the memory 26 is rewritten to the memory 526 via the OR gate 522 and the AND gate 525, whereby the original value is obtained. Is retained. Even when the write signal Wf is sent from the CPU, the transition signal trn is set to “1”, and in this case, the phase transition is performed similarly to the case where the time variable signal α reaches the phase end value. Is done.
Since these functions and operations are not directly related to the present invention, description thereof will be omitted. For details, see JP-A-4-1011.
See the '97 publication.
【0027】[0027]
【発明が解決しようとする課題】上述した従来のエンベ
ロープ信号発生装置においては、フェーズ終了値が全て
のフェーズで同一値に固定されている。従って、図11
(A)に示したように、全てのフェーズP0〜P2にお
いて、時変数信号αがフェーズ終了値(スレッショルド
レベル)に達した時にフェーズ遷移が発生するようにな
っている。In the above-described conventional envelope signal generator, the phase end value is fixed to the same value in all phases. Therefore, FIG.
As shown in (A), in all the phases P0 to P2 , the phase transition occurs when the time variable signal α reaches the phase end value (threshold level).
【0028】ところが、このフェーズ終了値は1つの値
しかとることができないので、例えばアタックフェーズ
(P=0)から第1ディケイフェーズ(P=1)に遷移
する場合に最適となるように定められる。従って、第1
ディケイフェーズ(P=1)から第2ディケイフェーズ
(P=2)へ遷移する場合に必ずしも最適な値とは言え
ない。例えば、ピアノ等の減数音のエンベロープに必要
な2段階のディケイを実現する場合に、不自然な音にな
るという問題がある。However, since the phase end value can take only one value, it is determined to be optimal when the phase shifts from the attack phase ( P = 0 ) to the first decay phase ( P = 1 ), for example. . Therefore, the first
It is not always the optimum value when transitioning from the decay phase (P = 1) to the second decay phase ( P = 2 ). For example, there is a problem that an unnatural sound is generated when realizing the two-step decay necessary for the envelope of the diminished sound of a piano or the like.
【0029】図6(A)は、上記従来のエンベロープ信
号発生装置を用いて2段階のディケイ(第1ディケイ及
び第2ディケイ)を有するエンベロープ信号を作成する
場合の例を示す(図11の(D)に対応する)。FIG. 6A shows an example in which an envelope signal having two stages of decay (first decay and second decay) is created by using the above-mentioned conventional envelope signal generator (((in FIG. 11)). Corresponding to D)).
【0030】アタックフェーズにおいては、パラメータ
L1上の点Q1に向かって漸近するエンベロープ信号が、
フェーズ終了値が検出された点R1で次の第1ディケイ
フェーズに切り換えられる。そして、引き続き第1ディ
ケイフェーズのエンベロープ信号の生成が開始される。
この第1ディケイフェーズのエンベロープ信号は、パラ
メータL2上の点Q2に向かって漸近する信号であるが、
フェーズ終了値が検出された点R2で次の第2ディケイ
フェーズに切り換えられる。そして、引き続き第2ディ
ケイフェーズのエンベロープ信号の生成が開始される。In the attack phase, the envelope signal asymptotic to the point Q 1 on the parameter L 1 is
At the point R 1 where the phase end value is detected, the next decay phase is switched to. Then, the generation of the envelope signal in the first decay phase is subsequently started.
The envelope signal of the first decay phase is a signal that asymptotically approaches the point Q 2 on the parameter L 2 .
At the point R 2 at which the phase end value is detected, the second decay phase is switched to. Then, the generation of the envelope signal of the second decay phase is subsequently started.
【0031】ここで点R2の近傍のエンベロープの形状
に注目すると、第1ディケイフェーズのエンベロープ
は、点Q2に向かって漸近するために点R2近傍ではエン
ベロープ信号の減衰率が小さくなる。このエンベロープ
信号をピアノの波形に付加して発音させた楽音を実際に
耳で聴いてみると、減衰途中で音が持ち上がったような
感じになり、アコースティックピアノのようにスムーズ
に減衰する音が得られない。Here, paying attention to the shape of the envelope in the vicinity of the point R 2 , the envelope of the first decay phase asymptotically approaches the point Q 2 , so that the attenuation rate of the envelope signal becomes small in the vicinity of the point R 2 . When actually listening to the musical sound produced by adding this envelope signal to the waveform of the piano and hearing it, it feels like the sound rises during the decay, and a sound that decays smoothly like an acoustic piano is obtained. I can't.
【0032】本発明は、かかる問題を解消するためにな
されたもので、2段階のディケイで実現されるエンベロ
ープを有する楽音であっても、スムーズな減衰感の得ら
れる音を実現するエンベロープ信号を生成することので
きるエンベロープ信号発生装置を提供することを目的と
する。The present invention has been made in order to solve such a problem. Even if a musical tone has an envelope realized by two steps of decay, an envelope signal that realizes a sound with a smooth attenuation feeling is generated. It is an object of the present invention to provide an envelope signal generator capable of generating.
【0033】[0033]
【課題を解決するための手段】上記目的を達成するため
に、本発明のエンベロープ信号発生装置は、複数の区間
から成るエンベロープの各区間毎に、正規化された時変
数信号を発生する時変数信号発生手段と、該時変数信号
発生手段からの時変数信号に対して、当該区間のエンベ
ロープの目標レベルと当該区間より1つ前の区間のエン
ベロープの最終値との差を演算することにより、前記正
規化により失われた交流振幅レベルを再生する交流振幅
レベル再生手段と、該交流振幅レベル再生手段により再
生された信号に対して、更に当該区間のエンベロープの
目標レベルを演算することにより、前記正規化により失
われた直流振幅レベルを再生する直流振幅レベル再生手
段、を有するエンベロープ信号発生装置であって、前記
交流振幅レベル再生手段は、前記複数の区間中の所定区
間においてエンベロープの目標レベルをゼロとして交流
振幅レベルを再生する。In order to achieve the above object, the envelope signal generator of the present invention is a time variable for generating a normalized time variable signal for each section of an envelope composed of a plurality of sections. By calculating the difference between the target level of the envelope of the section and the final value of the envelope of the section immediately before the section with respect to the time variable signal from the signal generating section and the time variable signal generating section, The AC amplitude level reproducing means for reproducing the AC amplitude level lost by the normalization, and the signal reproduced by the AC amplitude level reproducing means, by further calculating the target level of the envelope of the section, An envelope signal generator having direct current amplitude level reproducing means for reproducing direct current amplitude level lost by normalization, wherein Means reproduces the AC amplitude level target level of the envelope as zero at a predetermined interval in said plurality of sections.
【0034】上記交流振幅レベル再生手段における演算
は乗算、直流振幅レベル再生手段における演算は加算と
することができる。また、時変数信号発生手段から発生
された時変数信号に対し、先ず直流振幅レベル再生手段
により直流振幅レベルを再生し、その後、直流振幅レベ
ルが再生された信号に対して、交流振幅レベル再生手段
で演算を施すことにより交流振幅レベルを再生すること
によりエンベロープ信号を再生するように構成すること
もできる。The calculation in the AC amplitude level reproducing means can be multiplication, and the calculation in the DC amplitude level reproducing means can be addition. Further, for the time variable signal generated from the time variable signal generating means, first the DC amplitude level reproducing means reproduces the DC amplitude level, and thereafter, for the signal for which the DC amplitude level is reproduced, the AC amplitude level reproducing means. It is also possible to reproduce the envelope signal by reproducing the AC amplitude level by performing the calculation in.
【0035】また、本発明のエンベロープ信号発生装置
の第1の実施態様は、前記交流振幅レベル再生手段は、
当該区間のエンベロープの目標レベルとして外部から与
えられた目標レベルパラメータを用いるかゼロを用いる
かを選択する選択手段を更に備えている。この場合、前
記選択手段における選択は、外部から与えられる選択パ
ラメータに応じて行われるように構成することができ
る。According to a first embodiment of the envelope signal generator of the present invention, the AC amplitude level reproducing means is
It further comprises selection means for selecting whether to use an externally provided target level parameter or zero as the target level of the envelope of the section. In this case, the selection in the selection means can be configured to be performed according to a selection parameter given from the outside.
【0036】また、本発明のエンベロープ信号発生装置
の第2の実施態様は、前記時変数発生手段で発生される
時変数信号の各区間の幅を、外部から与えられる区間パ
ラメータによって指定する区間幅指定手段を更に備えて
いる。この区間の幅は、例えば、スレッショルドレベル
を指定する区間パラメータを外部から与え、時変数信号
がスレッショルドレベルに到達したか否かによって制御
するように構成することができる。In the second embodiment of the envelope signal generator of the present invention, the width of each section of the time variable signal generated by the time variable generating means is specified by a section parameter given from the outside. It further comprises a designation means. The width of this section can be configured to be controlled by, for example, applying a section parameter designating a threshold level from the outside and depending on whether or not the time variable signal has reached the threshold level.
【0037】また、本発明のエンベロープ信号発生装置
の第3の実施態様は、前記区間幅指定手段は、予め定め
られた固定値又は外部から与えられる区間パラメータの
何れかを選択する選択手段で構成されている。この場
合、前記選択手段は、前記選択パラメータに応じて、予
め定められた固定値又は外部から与えられる区間パラメ
ータの何れかを選択して出力するように構成することが
できる。また、前記選択手段で選択される区間パラメー
タとして、前記目標レベルパラメータを用いることがで
きる。Further, in a third embodiment of the envelope signal generator of the present invention, the section width designating means is constituted by a selecting means for selecting either a predetermined fixed value or a section parameter given from the outside. Has been done. In this case, the selecting means may be configured to select and output either a predetermined fixed value or a section parameter given from the outside according to the selection parameter. The target level parameter can be used as the section parameter selected by the selecting means.
【0038】[0038]
【作用】本発明のエンベロープ信号発生装置において
は、時変数信号発生手段で発生された正規化された時変
数信号に対して、当該区間のエンベロープの目標レベル
と当該区間より1つ前の区間のエンベロープの最終値と
の差を例えば乗算することにより、前記正規化により失
われた交流振幅レベルを再生し、この交流振幅レベルが
再生された信号に対して、更に当該区間のエンベロープ
の目標レベルを例えば加算することにより、前記正規化
により失われた直流振幅レベルを再生して最終的なエン
ベロープ信号を発生する。この際、所定区間においては
エンベロープの目標レベルをゼロとして交流振幅レベル
を再生する。In the envelope signal generator of the present invention, the target level of the envelope of the section and the section immediately preceding the section with respect to the normalized time variable signal generated by the time variable signal generating means. The AC amplitude level lost by the normalization is reproduced by, for example, multiplying the difference from the final value of the envelope, and the target level of the envelope in the section is further added to the reproduced signal of this AC amplitude level. For example, by adding, the DC amplitude level lost by the normalization is reproduced to generate a final envelope signal. At this time, in the predetermined section, the AC amplitude level is reproduced by setting the target level of the envelope to zero.
【0039】これにより、交流振幅レベルの再生時にお
いては、当該区間のエンベロープの目標レベルと当該区
間より1つ前の区間のエンベロープの最終値との差は、
当該区間より1つ前の区間のエンベロープの最終値とな
り、更に、例えば加算すべき直流振幅レベルはゼロとな
る。従って、当該区間より1つ前の区間のエンベロープ
の最終値からゼロに向かって漸近するエンベロープ信号
が得られることになる。例えば、図6(B)に示す第1
ディケイ区間のエンベロープ信号の再生時においては、
アタック区間のエンベロープの最終値である点R1から
ゼロである点Q 2 に向かって漸近するエンベロープ信号
が得られる。従って、次の区間である第2ディケイ区間
のエンベロープ信号の再生を、第1ディケイ区間のエン
ベロープの最終値である点R2から開始すれば、図6
(A)に示すような第1ディケイ区間の終了点R2近傍
で減衰が緩やかになる事態が避けられ、2段階のディケ
イを有するエンベロープを有する楽音であってもスムー
ズな減衰感の得られる音を実現できる。As a result, during reproduction of the AC amplitude level, the difference between the target level of the envelope in the section and the final value of the envelope in the section immediately before the section is:
It becomes the final value of the envelope in the section immediately before that section, and further, for example, the DC amplitude level to be added becomes zero. Therefore, an envelope signal that asymptotically approaches zero from the final value of the envelope in the section immediately before the section is obtained. For example, the first shown in FIG.
During playback of the envelope signal in the decay section,
An envelope signal asymptotic from the point R 1 which is the final value of the envelope in the attack section to the point Q 2 which is zero is obtained. Therefore, if the reproduction of the envelope signal in the second decay section, which is the next section, is started from the point R 2 which is the final value of the envelope in the first decay section, FIG.
As shown in (A), it is possible to avoid a situation in which the attenuation becomes gentle in the vicinity of the end point R 2 of the first decay section, and it is possible to obtain a smooth attenuation feeling even for a musical tone having an envelope having two levels of decay. Can be realized.
【0040】なお、交流振幅レベル又は直流振幅レベル
の何れを先に再生するかは任意であり、エンベロープ信
号発生装置を実現する際の都合によって、必要に応じて
決定することができる。It should be noted that which of the AC amplitude level and the DC amplitude level is first reproduced is arbitrary, and it can be determined as necessary depending on the convenience of realizing the envelope signal generator.
【0041】また、本発明のエンベロープ信号発生装置
の第1の実施態様においては、当該区間のエンベロープ
の目標レベルに漸近するエンベロープ信号を発生する
か、又は、ゼロに漸近するエンベロープ信号を発生する
かを選択可能にしているので、従来のエンベロープ信号
発生装置と同様に当該区間のエンベロープの目標レベル
に漸近するエンベロープ信号を発生するか、又は、ゼロ
に漸近するエンベロープ信号を発生するかを選択でき
る。これにより、要求される楽音特性に好適なエンベロ
ープ信号を発生することができる。また、上記何れのエ
ンベロープ信号を発生するかは、外部から与えられる選
択パラメータによって指定することができるので、当該
エンベロープ信号発生装置を例えばコンピュータに接続
すれば、コンピュータから指示された選択パラメータに
よって異なるタイプのエンベロープ信号を発生すること
ができる。Further, in the first embodiment of the envelope signal generator of the present invention, whether the envelope signal which asymptotically approaches the target level of the envelope in the section or the envelope signal which asymptotically approaches zero is generated. Is selectable, it is possible to select whether to generate an envelope signal that asymptotically approaches the target level of the envelope in the section, or to generate an envelope signal that asymptotically approaches zero, as in the conventional envelope signal generator. This makes it possible to generate an envelope signal suitable for the required musical tone characteristics. Further, since which envelope signal is to be generated can be specified by a selection parameter given from the outside, if the envelope signal generator is connected to, for example, a computer, a different type depending on the selection parameter instructed by the computer. Can generate an envelope signal of
【0042】また、本発明のエンベロープ信号発生装置
の第2の実施態様においては、時変数信号発生手段で発
生される時変数信号の幅、つまりエンベロープの各区間
の幅を、外部から与えられる区間パラメータによって制
御できるようにしている。例えば、時変数信号が区間パ
ラメータによって指定されたスレッショルドレベルに到
達した場合に、次の区間の時変数信号の発生に移るよう
に制御することができる。このことは、区間パラメータ
の如何によって任意の区間幅を実現できることを意味す
る。Further, in the second embodiment of the envelope signal generator of the present invention, the width of the time variable signal generated by the time variable signal generating means, that is, the width of each section of the envelope is given from the outside. It can be controlled by parameters. For example, when the time variable signal reaches the threshold level specified by the section parameter, it is possible to perform control so as to shift to the generation of the time variable signal in the next section. This means that an arbitrary section width can be realized depending on the section parameter.
【0043】本発明のエンベロープ信号発生装置の第3
の実施態様においては、エンベロープの各区間の幅は、
予め定められた固定値又は外部から与えられる区間パラ
メータの何れかに基づいて決定するようにしているの
で、従来のエンベロープ信号発生装置と同様に時変数信
号が予め定められたスレッショルドレベル(固定値)に
到達した時、又は、区間パラメータで指定されたスレッ
ショルドレベル(可変)に到達した時の何れかの時点で
次の区間の時変数信号の発生に移ることを選択できる。
これにより、要求される楽音特性に好適な区間幅を有す
るエンベロープ信号を発生することができる。また、上
記何れのスレッショルドレベルに基づき区間幅を決定す
るかは、外部から与えられる選択パラメータによって指
定することができるので、当該エンベロープ信号発生装
置を例えばコンピュータに接続すれば、コンピュータか
ら指示された選択パラメータによって異なる区間幅を有
するエンベロープ信号を発生することができる。Third Embodiment of Envelope Signal Generator of the Present Invention
In the embodiment of, the width of each section of the envelope is
Since it is determined based on either a fixed value set in advance or a section parameter given from the outside, the time variable signal has a predetermined threshold level (fixed value) like the conventional envelope signal generator. It is possible to select to move to the generation of the time variable signal of the next section at any time when the threshold level (variable) designated by the section parameter is reached or when the threshold value (variable) specified by the section parameter is reached.
This makes it possible to generate an envelope signal having a section width suitable for the required musical tone characteristics. Further, which of the above threshold levels is used to determine the section width can be specified by an externally provided selection parameter. Therefore, if the envelope signal generator is connected to, for example, a computer, the selection specified by the computer is performed. An envelope signal having a different interval width can be generated depending on the parameters.
【0044】また、上記第1の実施態様において、ゼロ
に漸近するエンベロープ信号を発生する場合は当該区間
のエンベロープの目標レベルに漸近するエンベロープ信
号を発生させるために必要な目標レベルパラメータが不
要となる。従って、本第3の実施態様における選択パラ
メータと、上記第1の実施態様における選択パラメータ
とを共用すれば、外部から与えられる区間パラメータと
して上記目標レベルパラメータを用いることができ、パ
ラメータの数を減らすことができる。In the first embodiment, when the envelope signal that gradually approaches zero is generated, the target level parameter that is necessary to generate the envelope signal that gradually approaches the target level of the envelope in the section is unnecessary. . Therefore, if the selection parameter in the third embodiment and the selection parameter in the first embodiment are shared, the target level parameter can be used as a section parameter given from the outside, and the number of parameters can be reduced. be able to.
【0045】[0045]
【実施例】以下、図面を参照しながら本発明の実施例を
詳細に説明するが、本発明の理解を容易にするために、
実施例の説明に先立って、本発明のエンベロープ信号発
生装置が適用された電子楽器の一例を、図1を参照しな
がら説明する。Embodiments of the present invention will now be described in detail with reference to the drawings. In order to facilitate understanding of the present invention,
Prior to the description of the embodiments, an example of an electronic musical instrument to which the envelope signal generator of the present invention is applied will be described with reference to FIG.
【0046】(1)エンベロープ信号発生装置が適用さ
れた電子楽器の一例
本発明のエンベロープ信号発生装置が適用された電子楽
器は、図1に示すように、CPU10、リードオンリメ
モリ(以下、「ROM」という。)11、RAM12、
パネル回路13、鍵盤回路14、エンベロープ信号発生
装置15、波形発生回路16及びデジタルフィルタ回路
17がシステムバス30で相互に接続されて構成されて
いる。(1) Example of Electronic Musical Instrument to which Envelope Signal Generating Device is Applied As shown in FIG. 1, an electronic musical instrument to which the envelope signal generating device of the present invention is applied has a CPU 10 and a read-only memory (hereinafter referred to as “ROM”). 11), RAM 12,
A panel circuit 13, a keyboard circuit 14, an envelope signal generator 15, a waveform generator 16 and a digital filter circuit 17 are connected to each other via a system bus 30.
【0047】CPU10は電子楽器全体を制御するもの
であり、例えばマイクロプロセッサで構成することがで
きる。このCPU10は、ROM11に記憶されている
制御プログラムに従って動作する。例えば、このCPU
10は、エンベロープ信号発生装置15に対し、パラメ
ータτ、L、Zを送出する。また、押鍵・離鍵に応じた
発音処理、消音処理、パネル操作に応じた音色選択処
理、効果選択処理、音量設定処理等を行う。The CPU 10 controls the entire electronic musical instrument, and can be constituted by, for example, a microprocessor. The CPU 10 operates according to a control program stored in the ROM 11. For example, this CPU
10 sends parameters τ, L, Z to the envelope signal generator 15. In addition, sound generation processing according to key depression / key release, mute processing, tone color selection processing according to panel operation, effect selection processing, volume setting processing, etc. are performed.
【0048】ROM11は、CPU10を制御するため
の制御プログラムを記憶する他、音色パラメータ、その
他種々の固定データを記憶している。音色パラメータに
は、波形発生回路16で発生すべき波形を決定するため
のパラメータ、デジタルフィルタ回路17におけるフィ
ルタ特性を決定するためのパラメータ、エンベロープ信
号発生装置15が発生するエンベロープ信号の形状を決
定するためのパラメータ(パラメータτ、L、Z)等が
含まれている。The ROM 11 stores a control program for controlling the CPU 10, a tone color parameter, and various other fixed data. The timbre parameters are parameters for determining the waveform to be generated by the waveform generation circuit 16, parameters for determining the filter characteristics in the digital filter circuit 17, and the shape of the envelope signal generated by the envelope signal generator 15. Parameters (parameters τ, L, Z) and so on are included.
【0049】RAM12は、CPU10が一時的にデー
タを記憶するワークエリアとして使用される。このRA
M12には、例えばパネル回路13から取り込まれたパ
ネルデータ、鍵盤回路14から取り込まれたキーデータ
等も記憶される。The RAM 12 is used as a work area in which the CPU 10 temporarily stores data. This RA
The M12 also stores, for example, panel data fetched from the panel circuit 13, key data fetched from the keyboard circuit 14, and the like.
【0050】パネル回路13は、図示しない操作パネル
に搭載された音色選択スイッチ、効果選択スイッチ、音
量設定スイッチ等の設定状態を示す信号を取り込み、パ
ネルデータとして出力する。このパネル回路13から出
力されたパネルデータは、CPU10の制御の下に、シ
ステムバス30を介してRAM12に送られ、そして記
憶される。RAM12に記憶されたパネルデータは、所
定のタイミングでCPU10によって取り出され、音色
選択処理、効果選択処理、音量設定処理等に使用され
る。The panel circuit 13 takes in signals indicating the setting states of a tone color selection switch, an effect selection switch, a volume setting switch, etc. mounted on an operation panel (not shown) and outputs them as panel data. The panel data output from the panel circuit 13 is sent to the RAM 12 via the system bus 30 and stored therein under the control of the CPU 10. The panel data stored in the RAM 12 is taken out by the CPU 10 at a predetermined timing and used for tone color selection processing, effect selection processing, volume setting processing, and the like.
【0051】鍵盤回路14は、図示しない鍵盤の操作に
応じて発生されたキーデータを出力する。この鍵盤回路
14には、マトリックス回路、走査回路、イベント検出
回路、タッチ検出回路等が含まれている。マトリックス
回路は、鍵盤の各鍵に設けられた1又は2のキースイッ
チとダイオードとを一対としてマトリックの交点に配列
して構成されている。このマトリックス回路は、走査回
路によって行又は列単位で順次走査される。そして、各
行又は列に配置された各キーの状態(オン又はオフ)が
順次読み出される。マトリックス回路から読み出された
各キーの状態を示す信号はイベント検出回路に送られ、
各キーのイベントの有無を示すイベントデータが生成さ
れる。また、上記各キーの状態を示す信号はタッチ検出
回路に送られ、押鍵の強さを示すタッチデータが生成さ
れる。これらイベントデータ及びタッチデータは、キー
データとしてCPU10の制御の下に、システムバス3
0を介してRAM12に送られ、そして記憶される。R
AM12に記憶されたキーデータは、所定のタイミング
でCPU10によって取り出され、発音処理、消音処理
等に使用される。The keyboard circuit 14 outputs key data generated in response to an operation of a keyboard (not shown). The keyboard circuit 14 includes a matrix circuit, a scanning circuit, an event detection circuit, a touch detection circuit, and the like. The matrix circuit is configured by arranging one or two key switches provided on each key of the keyboard and a diode as a pair at the intersection of the matrix. This matrix circuit is sequentially scanned by the scanning circuit in units of rows or columns. Then, the state (on or off) of each key arranged in each row or column is sequentially read. The signal indicating the state of each key read from the matrix circuit is sent to the event detection circuit,
Event data indicating the presence or absence of an event for each key is generated. Further, a signal indicating the state of each key is sent to the touch detection circuit, and touch data indicating the strength of key depression is generated. These event data and touch data are used as key data under the control of the CPU 10 under the control of the system bus 3
Sent to RAM 12 via 0 and stored. R
The key data stored in the AM 12 is taken out by the CPU 10 at a predetermined timing and used for sound generation processing, mute processing, and the like.
【0052】波形発生回路16は、CPU10から送ら
れてくる音色パラメータに含まれる波形を決定するため
のパラメータに応じてデジタル楽音波形を発生する。こ
の波形発生回路16におけるデジタル楽音波形の発生
は、例えば図示しない波形メモリに記憶された波形デー
タを繰り返し読み出すことにより実現することができ
る。この波形発生回路16で発生されたデジタル楽音波
形は、デジタルフィルタ回路17に送られる。なお、こ
の波形発生回路16は時分割で動作する。即ち、本電子
楽器における1サイクル(処理の単位)は発音チャンネ
ル数に対応した数のタイムスロットに分割されており、
各タイムスロットで1つの発音チャンネルに対応する発
音又は消音処理が行われ、これが順次繰り返されること
により複数音の同時発音が可能となっている。The waveform generating circuit 16 generates a digital musical tone waveform according to the parameters for determining the waveform included in the tone color parameters sent from the CPU 10. The generation of the digital musical tone waveform in the waveform generating circuit 16 can be realized by repeatedly reading the waveform data stored in a waveform memory (not shown). The digital musical tone waveform generated by the waveform generating circuit 16 is sent to the digital filter circuit 17. The waveform generating circuit 16 operates in a time division manner. That is, one cycle (processing unit) in this electronic musical instrument is divided into a number of time slots corresponding to the number of sounding channels,
In each time slot, sounding or muffling processing corresponding to one sounding channel is performed, and by repeating this in sequence, a plurality of sounds can be simultaneously sounded.
【0053】デジタルフィルタ回路17は、CPU10
から送られてくる音色パラメータに含まれるフィルタ特
性を決定するためのパラメータに応じて、デジタル楽音
波形にフィルタリング処理を施す。このデジタルフィル
タ回路17から出力されたデジタル楽音波形は乗算器1
8に供給される。このデジタルフィルタ回路17は時分
割で動作する。The digital filter circuit 17 includes the CPU 10
The digital tone waveform is filtered according to the parameter for determining the filter characteristic included in the tone color parameter sent from the digital tone waveform. The digital tone waveform output from the digital filter circuit 17 is the multiplier 1
8 are supplied. This digital filter circuit 17 operates in a time division manner.
【0054】エンベロープ信号発生装置15は、本発明
のエンベロープ信号発生装置に相当する。このエンベロ
ープ信号発生装置15は、CPU10から送られてくる
音色パラメータに含まれるエンベロープの形状を決定す
るためのパラメータに応じて、エンベロープ信号を発生
する。このエンベロープ信号発生装置で発生されたエン
ベロープ信号は、乗算器18に送られる。このエンベロ
ープ信号発生装置15は、時分割で動作する。The envelope signal generator 15 corresponds to the envelope signal generator of the present invention. The envelope signal generator 15 generates an envelope signal according to a parameter for determining the shape of the envelope included in the tone color parameter sent from the CPU 10. The envelope signal generated by this envelope signal generator is sent to the multiplier 18. The envelope signal generator 15 operates in a time division manner.
【0055】乗算器18は、上記デジタルフィルタ回路
17から送られて来たデジタル楽音波形と上記エンベロ
ープ信号発生装置15から送られてきたエンベロープ信
号とを乗算する。この乗算によりエンベロープが付加さ
れたデジタル楽音波形が生成される。この乗算器のCP
U10は累算回路19に供給される。この乗算器18
は、時分割で動作する。The multiplier 18 multiplies the digital tone waveform sent from the digital filter circuit 17 and the envelope signal sent from the envelope signal generator 15. By this multiplication, a digital musical tone waveform with an envelope added is generated. CP of this multiplier
U10 is supplied to the accumulation circuit 19. This multiplier 18
Works in a time-sharing manner.
【0056】累算回路19は、乗算器18から時分割で
送られてきた楽音信号を累積加算する。即ち、この累算
回路19によって、全発音チャンネル分のデジタル楽音
波形が加算されて1つのデジタル楽音波形が生成され
る。この累算回路19の出力はD/A変換器20に供給
される。The accumulator circuit 19 cumulatively adds the musical tone signals sent from the multiplier 18 in a time division manner. That is, the accumulator circuit 19 adds the digital musical tone waveforms of all sounding channels to generate one digital musical tone waveform. The output of the accumulator circuit 19 is supplied to the D / A converter 20.
【0057】D/A変換器20は、入力されたデジタル
楽音波形をアナログ楽音波形に変換してサウンドシステ
ム21に供給する。そして、サウンドシステム21にお
いて楽音が放音されることになる。サウンドシステム2
1は、例えばアナログ楽音波形を増幅する増幅器、スピ
ーカ又はイヤホーン等で構成することができる。The D / A converter 20 converts the input digital musical tone waveform into an analog musical tone waveform and supplies it to the sound system 21. Then, the musical sound is emitted in the sound system 21. Sound system 2
1 can be constituted by, for example, an amplifier for amplifying an analog musical tone waveform, a speaker, an earphone, or the like.
【0058】(2)エンベロープ信号発生装置
図2は、エンベロープ信号発生装置15の構成を示すブ
ロック図である。このエンベロープ信号発生装置15
は、インタフェース回路150、時変数信号発生回路5
01、振幅レベル再生回路152及びフェーズ遷移制御
回路153から構成されている。(2) Envelope signal generator FIG. 2 is a block diagram showing the configuration of the envelope signal generator 15. This envelope signal generator 15
Is the interface circuit 150, the time variable signal generation circuit 5
01, an amplitude level reproduction circuit 152, and a phase transition control circuit 153.
【0059】インタフェース回路150は、図7を参照
して既に説明したインタフェース回路500に対応す
る。このインタフェース回路150は、エンベロープ信
号発生装置15とCPU10との間における各種データ
の受け渡しを制御する。即ち、CPU10から送られて
きたパラメータZを振幅レベル再生回路152に送る機
能が追加されている点で図7に示したインタフェース回
路500と相違する。このパラメータZは、本発明の選
択パラメータに相当する。このパラメータZは、目標レ
ベルとしてパラメータLを用いるか固定値「0」を用い
るかを選択するために使用される。また、パラメータZ
は、時変数信号αの発生の終了を決定するデータとして
フェーズ終了値(固定値)を用いるか、パラメータLを
用いるかを選択するために使用される。その他のパラメ
ータτ及びLは、それぞれ本発明の区間パラメータ及び
目標レベルパラメータに対応し、その内容は従来例で説
明したものと同じである。The interface circuit 150 corresponds to the interface circuit 500 already described with reference to FIG. The interface circuit 150 controls the transfer of various data between the envelope signal generator 15 and the CPU 10. That is, it differs from the interface circuit 500 shown in FIG. 7 in that a function of sending the parameter Z sent from the CPU 10 to the amplitude level reproducing circuit 152 is added. This parameter Z corresponds to the selection parameter of the present invention. This parameter Z is used to select whether to use the parameter L or the fixed value "0" as the target level. Also, the parameter Z
Is used to select whether to use the phase end value (fixed value) or the parameter L as data for determining the end of the generation of the time variable signal α. The other parameters τ and L correspond to the interval parameter and the target level parameter of the present invention, respectively, and their contents are the same as those described in the conventional example.
【0060】時変数信号発生回路501は、CPU10
からインタフェース回路150を介して送られてきたパ
ラメータτに従って正規化された時変数信号αを生成す
る。この時変数信号αは、振幅レベル再生回路152及
びフェーズ遷移制御回路153に供給される。この時変
数信号発生回路501は、従来の技術の欄で説明したも
のと同じである。The time variable signal generation circuit 501 includes the CPU 10
To generate a time variable signal α normalized according to the parameter τ sent from the interface circuit 150. At this time, the variable signal α is supplied to the amplitude level reproduction circuit 152 and the phase transition control circuit 153. At this time, the variable signal generating circuit 501 is the same as that described in the section of the related art.
【0061】振幅レベル再生回路152は、図7を参照
して既に説明した振幅レベル再生回路502に対応す
る。この振幅レベル再生回路152は、CPU10から
インタフェース回路150を介して送られてきたパラメ
ータL及びZと、上記時変数信号発生回路501から送
られてきた時変数信号αとからエンベロープの振幅レベ
ルを再生し、エンベロープ信号Ecを出力する。この
際、パラメータZによって、パラメータL又は「0」の
何れかが目標レベルとして選択される点で上述した振幅
レベル再生回路502と相違する。この振幅レベル再生
回路152の詳細は後述する。The amplitude level reproducing circuit 152 corresponds to the amplitude level reproducing circuit 502 already described with reference to FIG. The amplitude level reproducing circuit 152 reproduces the amplitude level of the envelope from the parameters L and Z sent from the CPU 10 via the interface circuit 150 and the time variable signal α sent from the time variable signal generating circuit 501. Then, the envelope signal Ec is output. At this time, the amplitude level reproducing circuit 502 is different from the above in that either the parameter L or “0” is selected as the target level by the parameter Z. Details of the amplitude level reproducing circuit 152 will be described later.
【0062】フェーズ遷移制御回路153は、図7を参
照して既に説明したフェーズ遷移制御回路503に相当
する。このフェーズ遷移制御回路153は、時変数信号
αがフェーズ終了値に達したことを検出し、遷移信号t
rnと次フェーズパラメータ要求信号RQfを出力す
る。この際、パラメータZによって、パラメータL又は
フェーズ終了値(固定値)の何れかがフェーズを遷移す
るスレッショルドレベルとして選択される点で、上述し
たフェーズ遷移制御回路503と相違する。このフェー
ズ遷移制御回路503の詳細についても後述する。The phase transition control circuit 153 corresponds to the phase transition control circuit 503 already described with reference to FIG. The phase transition control circuit 153 detects that the time variable signal α has reached the phase end value, and the transition signal t
rn and the next phase parameter request signal RQf are output. At this time, it differs from the phase transition control circuit 503 described above in that either the parameter L or the phase end value (fixed value) is selected as the threshold level at which the phase transits depending on the parameter Z. Details of the phase transition control circuit 503 will also be described later.
【0063】(2−1)振幅レベル再生回路
図3は振幅レベル再生回路152の詳細な回路図であ
る。この振幅レベル再生回路152は、図9に示した従
来の振幅レベル再生回路502に、更にセレクタ17
8、ZBメモリ179、セレクタ180及びZWメモリ
181が追加されている。なお、本振幅レベル再生回路
152のセレクタ170、Eiメモリ171、減算器1
72、乗算器173、加算器174、LBメモリ17
5、セレクタ176及びLWメモリ177は、それぞれ
図9に示したセレクタ510、Eiメモリ511、減算
器512、乗算器513、加算器514、LBメモリ5
15、セレクタ516及びLWメモリ517に対応し、
各々の機能も同じである。(2-1) Amplitude Level Reproducing Circuit FIG. 3 is a detailed circuit diagram of the amplitude level reproducing circuit 152. This amplitude level reproducing circuit 152 is the same as the conventional amplitude level reproducing circuit 502 shown in FIG.
8, a ZB memory 179, a selector 180 and a ZW memory 181 are added. It should be noted that the selector 170, the Ei memory 171, the subtractor 1 of the amplitude level reproducing circuit 152
72, multiplier 173, adder 174, LB memory 17
5, the selector 176 and the LW memory 177 are the selector 510, the Ei memory 511, the subtractor 512, the multiplier 513, the adder 514, and the LB memory 5 shown in FIG. 9, respectively.
15, corresponding to the selector 516 and the LW memory 517,
Each function is also the same.
【0064】ZBメモリ179は時分割対応メモリであ
り、CPU10から送られてきたパラメータZを一時的
に記憶するバッファメモリとして使用される。即ち、こ
のZBメモリ179には、CPU10からインタフェー
ス回路150を介して送られて来た次フェーズで使用す
るパラメータZが、発音チャンネル毎に記憶される。こ
のZBメモリ179から読み出されたパラメータZは、
セレクタ180を経由してZWメモリ181に供給され
る。The ZB memory 179 is a time division compatible memory, and is used as a buffer memory for temporarily storing the parameter Z sent from the CPU 10. That is, in the ZB memory 179, the parameter Z used in the next phase sent from the CPU 10 through the interface circuit 150 is stored for each sounding channel. The parameter Z read from this ZB memory 179 is
It is supplied to the ZW memory 181 via the selector 180.
【0065】ZWメモリ181は時分割対応メモリであ
り、現在のフェーズで使用するパラメータZを発音チャ
ンネル毎に記憶している。上記ZBメモリ179から読
み出されたパラメータZは、遷移信号trnが「1」に
なった時にセレクタ180を経由してZWメモリ181
に転送される。そして、このZWメモリ181から読み
出されたパラメータZは、遷移信号trnが「0」であ
ればセレクタ180を経由してZWメモリ181に再書
き込みが行われ、これによって元の値が保持される。ま
た、ZWメモリ181から読み出されたパラメータZ
は、セレクタ178及びセレクタ190(図4参照)に
供給され、選択信号として使用される。なお、上述した
ZBメモリ179とZWメモリ181との2段構成とす
ることにより、ZWメモリ181に記憶されている現在
のフェーズのパラメータZを用いてエンベロープ信号E
cを生成すると同時に、次のフェーズのパラメータZを
CPU10から本エンベロープ信号発生装置に取り込む
という並行動作が可能となっている。The ZW memory 181 is a time division compatible memory, and stores the parameter Z used in the current phase for each tone generation channel. The parameter Z read from the ZB memory 179 is sent to the ZW memory 181 via the selector 180 when the transition signal trn becomes “1”.
Transferred to. The parameter Z read from the ZW memory 181 is rewritten to the ZW memory 181 via the selector 180 if the transition signal trn is “0”, and the original value is retained. . In addition, the parameter Z read from the ZW memory 181
Is supplied to the selector 178 and the selector 190 (see FIG. 4) and used as a selection signal. The two-stage configuration of the ZB memory 179 and the ZW memory 181 described above allows the envelope signal E to be generated using the parameter Z of the current phase stored in the ZW memory 181.
At the same time as the generation of c, the parameter Z of the next phase can be fetched from the CPU 10 into the present envelope signal generator, which is a parallel operation.
【0066】セレクタ178は、本発明の選択手段に相
当する。このセレクタ178は、上記ZWメモリ181
からのパラメータZに応じて、現在のフェーズのエンベ
ロープの目標レベルとして、外部から与えられた目標レ
ベルパラメータ、つまりパラメータLを用いるかゼロを
用いるかを選択する。The selector 178 corresponds to the selecting means of the present invention. The selector 178 is provided in the ZW memory 181.
Depending on the parameter Z from, the external target level parameter, that is, the parameter L or zero is selected as the target level of the envelope of the current phase.
【0067】即ち、ZWメモリ181から読み出された
パラメータZが「0」であれば、セレクタ178におい
てはLWメモリ177から読み出されたパラメータLが
選択され、減算器172及び加算器174に供給され
る。この場合の動作は、図9を参照して既に説明した動
作と同じである。That is, if the parameter Z read from the ZW memory 181 is “0”, the selector 178 selects the parameter L read from the LW memory 177 and supplies it to the subtracter 172 and the adder 174. To be done. The operation in this case is the same as the operation already described with reference to FIG.
【0068】一方、ZWメモリ181から読み出された
パラメータZが「1」であれば、セレクタ178におい
て、「0」が選択され、減算器172及び加算器174
に供給される。従って、上記式(2)においてL=0と
なり、エンベロープの現在値Ecは、
Ec=Ei*α・・・(3)
として計算される。上記Eiが時変数信号αに対する利
得となる。換言すれば、現在のフェーズの1つ前のフェ
ーズの終了時におけるエンベロープの現在値Ecをエン
ベロープの初期値Eiとしてゼロに指数関数的に漸近す
るエンベロープ信号Ecが得られる。On the other hand, if the parameter Z read from the ZW memory 181 is "1", "0" is selected by the selector 178, and the subtractor 172 and the adder 174 are selected.
Is supplied to. Therefore, L = 0 in the above equation (2), and the current value Ec of the envelope is calculated as Ec = Ei * α (3). The Ei is the gain for the time variable signal α. In other words, an envelope signal Ec that exponentially approaches zero is obtained with the envelope current value Ec at the end of the immediately preceding phase of the current phase as the initial envelope value Ei.
【0069】上記式(3)の演算過程を図9に照らして
説明する。先ず、遷移信号trnが「1」になると、セ
レクタ170によって選択されたエンベロープの現在値
Ecが、次フェーズにおける新たなエンベロープの初期
値EiとしてEiメモリ171に書き込まれる。一方、
Eiメモリ171から読み出されたエンベロープの初期
値Eiは、遷移信号trnが「0」であれば、セレクタ
170を介してEiメモリ171に再書き込みが行わ
れ、これによって元の値が保持される。The calculation process of the above equation (3) will be described with reference to FIG. First, when the transition signal trn becomes “1”, the current value Ec of the envelope selected by the selector 170 is written in the Ei memory 171 as the initial value Ei of the new envelope in the next phase. on the other hand,
The initial value Ei of the envelope read from the Ei memory 171 is rewritten to the Ei memory 171 via the selector 170 when the transition signal trn is “0”, and the original value is held thereby. .
【0070】このEiメモリ171の出力は減算器17
2に供給され、セレクタ178から出力される「0」が
減算される。つまり、減算器172からはEiメモリ1
71の出力Eiがそのまま出力される。この減算器17
2の出力Eiが時変数信号αに対する利得となる。減算
器172の出力は乗算器173において時変数信号αが
乗算される。この乗算器513の出力Ei*αが、交流
振幅レベルが再生された信号である。この信号の一例を
図5(C)の第1ディケイフェーズ(P=1)に示す。
この乗算器173の出力は加算器174に供給され、セ
レクタ178から出力される「0」が加算される。つま
り、加算器174からは乗算器の出力Ei*αがそのま
ま出力される。この加算により直流振幅レベルが再生さ
れ、図5(D)に示されるような第1ディケイフェーズ
の最終的なエンベロープ信号Ecが出力される。第2デ
ィケイフェーズ(P=2)においても同様の処理を行う
ことにより、第1ディケイフェーズの終わりの部分の減
衰率が小さくなることを避けることができ、第1ディケ
イフェーズから第2ディケイフェーズへのスムーズな移
行が可能となっている。The output of the Ei memory 171 is the subtractor 17
The value "0" that is supplied to 2 and is output from the selector 178 is subtracted. That is, from the subtractor 172, the Ei memory 1
The output Ei of 71 is output as it is. This subtractor 17
The output Ei of 2 is the gain for the time variable signal α. The output of the subtractor 172 is multiplied by the time variable signal α in the multiplier 173. The output Ei * α of the multiplier 513 is a signal whose AC amplitude level is reproduced. An example of this signal is shown in the first decay phase (P = 1) of FIG.
The output of the multiplier 173 is supplied to the adder 174, and "0" output from the selector 178 is added. That is, the adder 174 outputs the output Ei * α of the multiplier as it is. The DC amplitude level is reproduced by this addition, and the final envelope signal Ec of the first decay phase as shown in FIG. 5D is output. By performing the same processing also in the second decay phase ( P = 2 ), it is possible to avoid a decrease in the attenuation rate at the end of the first decay phase, and to change from the first decay phase to the second decay phase. The smooth transition of is possible.
【0071】なお、パラメータZが「1」の場合は、L
Bメモリ175及びLWメモリ177の内容は、エンベ
ロープ信号Ecの再生(交流振幅レベル及び直流振幅レ
ベルの再生)には寄与しない。When the parameter Z is "1", L
The contents of the B memory 175 and the LW memory 177 do not contribute to the reproduction of the envelope signal Ec (reproduction of the AC amplitude level and the DC amplitude level).
【0072】なお、上記の振幅レベル再生回路152に
おいては、セレクタ178を設け、エンベロープの目標
レベルをパラメータLによって与えられる値にするか、
又は「0」にするかを選択可能にしたが、セレクタ17
8の出力に対応する信号をゼロに固定する構成としても
よい。これは、例えば減算器172及び加算器174を
取り除くことによって実現できる。In the above amplitude level reproducing circuit 152, a selector 178 is provided to set the target level of the envelope to a value given by the parameter L, or
Alternatively, it is possible to select "0", but the selector 17
The signal corresponding to the output of 8 may be fixed to zero. This can be achieved, for example, by removing subtractor 172 and adder 174.
【0073】(2−2)フェーズ遷移制御回路
図4はフェーズ遷移制御回路153の詳細な回路図であ
る。このフェーズ遷移制御回路153は、図10に示し
た従来のフェーズ遷移制御回路503に、セレクタ19
0が追加されている。なお、本フェーズ遷移制御回路1
53の比較器191、ORゲート192及び193、イ
ンバータ194及び195、ANDゲート196及びメ
モリ197は、それぞれ図10に示した比較器520、
ORゲート521及び522、インバータ523及び5
24、ANDゲート525及びメモリ526に対応し、
各々の機能も同じである。(2-2) Phase Transition Control Circuit FIG. 4 is a detailed circuit diagram of the phase transition control circuit 153. This phase transition control circuit 153 is similar to the conventional phase transition control circuit 503 shown in FIG.
0 is added. The phase transition control circuit 1
The comparator 191, the OR gates 192 and 193, the inverters 194 and 195, the AND gate 196, and the memory 197 of 53 are the comparators 520 and 520 shown in FIG.
OR gates 521 and 522, inverters 523 and 5
24, corresponding to the AND gate 525 and the memory 526,
Each function is also the same.
【0074】このフェーズ遷移制御回路153は、主
に、時変数信号αがフェーズ終了値(固定値)又はパラ
メータLで指定されたスレッショルドレベルに達した場
合に、フェーズ遷移を指示する遷移信号trnを発生す
ると共に、次フェーズパラメータ要求信号RQfを発生
する。The phase transition control circuit 153 mainly outputs the transition signal trn instructing the phase transition when the time variable signal α reaches the phase end value (fixed value) or the threshold level designated by the parameter L. At the same time, the next phase parameter request signal RQf is generated.
【0075】図4において、セレクタ190は本発明の
選択手段に相当するものであり、フェーズ終了のスレッ
ショルドレベルを、ZWメモリ181から読み出された
パラメータZに応じて、フェーズ終了値(固定値)とす
るか、LWメモリ177から読み出されたパラメータL
とするかを選択する。このセレクタ190の出力は、比
較器191のA入力端子に供給される。In FIG. 4, the selector 190 corresponds to the selecting means of the present invention, and the threshold level at the end of the phase is set to the phase end value (fixed value) according to the parameter Z read from the ZW memory 181. Or the parameter L read from the LW memory 177
Select whether or not. The output of the selector 190 is supplied to the A input terminal of the comparator 191.
【0076】ZWメモリ181から読み出されたパラメ
ータZが「0」の場合は、フェーズ終了値(固定値)が
比較器191に供給される。この場合の動作は、図10
を参照して既に説明した動作と同じになる。When the parameter Z read from the ZW memory 181 is “0”, the phase end value (fixed value) is supplied to the comparator 191. The operation in this case is as shown in FIG.
The operation is the same as that already described with reference to.
【0077】一方、ZWメモリ181から読み出された
パラメータZが「1」の場合は、LWメモリ177から
読み出されたパラメータLが比較器191に供給され
る。この場合、パラメータLは目標レベルを指定するた
めに使用されるのではなく、時変数信号αのフェーズ遷
移タイミングを指定するために使用される。即ち、パラ
メータZが「1」の場合は、セレクタ178においては
「1」入力端子側が選択されるので、LWメモリ177
に記憶されている目標レベルを指定するパラメータは不
要である。従って、この場合は、LWメモリ177に記
憶されているパラメータは目標レベルを指定するために
使用するのではなく、各フェーズの幅を指定するために
使用される。従って、LWメモリ177(LBメモリ1
75)が使用されないという状態はないので、メモリを
効率良く使用できるという利点がある。On the other hand, when the parameter Z read from the ZW memory 181 is “1”, the parameter L read from the LW memory 177 is supplied to the comparator 191. In this case, the parameter L is not used to specify the target level, but is used to specify the phase transition timing of the time variable signal α. That is, when the parameter Z is "1", the "1" input terminal side is selected in the selector 178, so that the LW memory 177 is selected.
No parameter is required to specify the target level stored in. Therefore, in this case, the parameters stored in the LW memory 177 are not used to specify the target level, but are used to specify the width of each phase. Therefore, the LW memory 177 (LB memory 1
Since there is no state that 75) is not used, there is an advantage that the memory can be used efficiently.
【0078】即ち、ZWメモリ181から読み出された
パラメータZが「1」の場合は、比較器191は、パラ
メータLと時変数信号αとを比較し、パラメータLが時
変数信号αより大きくなった、つまりA>Bになった場
合に「1」を出力する。この比較器191の出力はOR
ゲート192及び193に供給される。これにより、O
Rゲート192からは遷移信号trnが出力されてフェ
ーズの遷移(切換)が行われる。また、ORゲート19
3及びANDゲート196を介してメモリ197に
「1」が書き込まれる。この際、CPU10から強制的
にフェーズ遷移を指示するためのライト信号Wf及びリ
クエスト信号RQfをクリアするためのクリア信号Cl
fが出力されていないことが条件となる。これにより、
次フェーズパラメータ要求信号RQfがCPU10に出
力され、CPU10は、この次フェーズパラメータ要求
信号RQfに応じて、次のフェーズのパラメータτ、パ
ラメータL及びパラメータZをそれぞれτBメモリ16
4、LBメモリ175及びZBメモリ179に転送す
る。That is, when the parameter Z read from the ZW memory 181 is "1", the comparator 191 compares the parameter L with the time variable signal α, and the parameter L becomes larger than the time variable signal α. In other words, if A> B, "1" is output. The output of this comparator 191 is OR
It is supplied to the gates 192 and 193. This makes O
A transition signal trn is output from the R gate 192, and phase transition (switching) is performed. Also, the OR gate 19
“1” is written in the memory 197 through the 3 and the AND gate 196. At this time, the clear signal Cl for clearing the write signal Wf and the request signal RQf for forcibly instructing the phase transition from the CPU 10
The condition is that f is not output. This allows
The next phase parameter request signal RQf is output to the CPU 10, and the CPU 10 receives the parameter τ, the parameter L, and the parameter Z of the next phase in the τB memory 16 according to the next phase parameter request signal RQf.
4, transferred to the LB memory 175 and the ZB memory 179.
【0079】図5(A)は、第1ディケイフェーズ(P
=1)においてパラメータZを「1」とした場合を示し
ており、パラメータLをフェーズ終了値(固定値)より
大きくして第1ディケイフェーズを短くした例を示して
いる。パラメータLをフェーズ終了値(固定値)より小
さくすれば第1ディケイフェーズを長くすることもでき
る。このように、パラメータLの値を所望の値に設定す
ることにより、各フェーズの時間を調整することができ
る。FIG. 5A shows the first decay phase (P
= 1), the parameter Z is set to "1", and an example in which the parameter L is made larger than the phase end value (fixed value) to shorten the first decay phase is shown. If the parameter L is smaller than the phase end value (fixed value), the first decay phase can be lengthened. Thus, by setting the value of the parameter L to a desired value, the time of each phase can be adjusted.
【0080】この実施例の場合、ZWメモリ181(Z
Bメモリ179)の「0」が記憶されている位置に対応
するLWメモリ177(LBメモリ175)の記憶位置
に格納されるパラメータLは目標レベルを指定するデー
タとして使用され、「1」に対応するLWメモリ177
(LBメモリ175)の記憶位置に格納されるパラメー
タLは各フェーズの幅を指定するデータとして使用され
ることになる。従って、ZWメモリ181(ZBメモリ
179)及びLWメモリ177(LBメモリ175)に
記憶するデータを適宜定めることにより、各フェーズの
幅を任意に設定できると共に、エンベロープの目標レベ
ルをゼロ又は任意の値に設定できる。In the case of this embodiment, the ZW memory 181 (Z
The parameter L stored in the storage position of the LW memory 177 (LB memory 175) corresponding to the position where "0" is stored in the B memory 179) is used as data for designating the target level and corresponds to "1". LW memory 177
The parameter L stored in the storage location of the (LB memory 175) will be used as data designating the width of each phase. Therefore, by appropriately determining the data to be stored in the ZW memory 181 (ZB memory 179) and the LW memory 177 (LB memory 175), the width of each phase can be set arbitrarily and the target level of the envelope can be zero or any value. Can be set to.
【0081】なお、上記のフェーズ遷移制御回路153
においては、セレクタ190を設け、各フェーズの時間
をパラメータLによって与えられる値にするか、又は固
定値にするかを選択可能にしたが、セレクタ190を取
り除き、LWメモリ177の出力を直接比較器191の
A入力端子に供給するように構成することもできる。こ
の場合、各フェーズの幅はパラメータLによって与えら
れる値によってのみ決定される。この場合、LWメモリ
177(LBメモリ175)の内容は、各フェーズの幅
を決定するために用いられるので、エンベロープの目標
レベルを設定することができない。The phase transition control circuit 153 described above is used.
In the above, the selector 190 is provided, and it is possible to select whether the time of each phase is a value given by the parameter L or a fixed value. However, the selector 190 is removed and the output of the LW memory 177 is directly compared. It can also be configured to supply to the A input terminal of 191. In this case, the width of each phase is determined only by the value given by the parameter L. In this case, since the contents of the LW memory 177 (LB memory 175) are used to determine the width of each phase, the target level of the envelope cannot be set.
【0082】かかる不都合を回避するためには、LWメ
モリ177(LBメモリ175)は、エンベロープの目
標レベルを設定するために残しておき、各フェーズの幅
を決定するためのパラメータを記憶するメモリを新たに
設けても良い。In order to avoid such an inconvenience, the LW memory 177 (LB memory 175) is left for setting the target level of the envelope, and a memory for storing parameters for determining the width of each phase is used. It may be newly provided.
【0083】[0083]
【発明の効果】以上詳述したように、この発明によれ
ば、2段階のディケイで実現されるエンベロープを有す
る楽音であっても、スムーズな減衰感の得られる音を実
現するエンベロープ信号を生成することのできるエンベ
ロープ信号発生装置を提供できる。As described above in detail, according to the present invention, an envelope signal is generated that realizes a sound with a smooth attenuation even if it is a musical sound having an envelope realized by two-step decay. It is possible to provide an envelope signal generator capable of performing the above.
【図1】本発明のエンベロープ信号発生装置が適用され
た電子楽器の実施例の構成を示すブロック図である。FIG. 1 is a block diagram showing a configuration of an embodiment of an electronic musical instrument to which an envelope signal generator of the present invention is applied.
【図2】本発明のエンベロープ信号発生装置の構成を示
すブロック図である。FIG. 2 is a block diagram showing a configuration of an envelope signal generator of the present invention.
【図3】本発明のエンベロープ信号発生装置の実施例の
振幅レベル再生回路の回路図である。FIG. 3 is a circuit diagram of an amplitude level reproducing circuit of an embodiment of the envelope signal generator of the present invention.
【図4】本発明のエンベロープ信号発生装置の実施例の
フェーズ遷移制御回路の回路図である。FIG. 4 is a circuit diagram of a phase transition control circuit of an embodiment of the envelope signal generator of the present invention.
【図5】本発明のエンベロープ信号発生装置の実施例の
動作を説明するための波形図である。FIG. 5 is a waveform diagram for explaining the operation of the embodiment of the envelope signal generator of the present invention.
【図6】本発明のエンベロープ信号発生装置と従来のエ
ンベロープ信号発生装置の動作を比較して説明するため
の図である。FIG. 6 is a diagram for comparing and explaining the operations of the envelope signal generator of the present invention and the conventional envelope signal generator.
【図7】従来のエンベロープ信号発生装置の構成を示す
ブロック図である。FIG. 7 is a block diagram showing a configuration of a conventional envelope signal generator.
【図8】本発明のエンベロープ信号発生装置及び従来の
エンベロープ信号発生装置の時変数信号発生回路の回路
図である。FIG. 8 is a circuit diagram of a time variable signal generation circuit of the envelope signal generator of the present invention and the conventional envelope signal generator.
【図9】従来のエンベロープ信号発生装置の振幅レベル
再生回路の回路図である。FIG. 9 is a circuit diagram of an amplitude level reproducing circuit of a conventional envelope signal generator.
【図10】従来のエンベロープ信号発生装置のフェーズ
遷移制御回路の回路図である。FIG. 10 is a circuit diagram of a phase transition control circuit of a conventional envelope signal generator.
【図11】従来のエンベロープ信号発生装置の動作を説
明するための波形図である。FIG. 11 is a waveform diagram for explaining the operation of the conventional envelope signal generator.
15 エンベロープ信号発生装置
150 インタフェース回路
501 時変数信号発生回路
152 振幅レベル再生回路
153 フェーズ遷移制御回路
161、165、170、176、178、180、1
90 セレクタ
161 αメモリ
162、172 減算器
163、173 乗算器
164 τBメモリ
166 τWメモリ
171 Eiメモリ
174 加算器
175 LBメモリ
177 LWメモリ
179 ZBメモリ
181 ZWメモリ
191 比較器
192、193 ORゲート
194、195 インバータ
196 ANDゲート
197 メモリ15 Envelope signal generation device 150 Interface circuit 501 Time variable signal generation circuit 152 Amplitude level reproduction circuit 153 Phase transition control circuit 161, 165, 170, 176, 178, 180, 1
90 selector 161 α memory 162, 172 subtractor 163, 173 multiplier 164 τB memory 166 τW memory 171 Ei memory 174 adder 175 LB memory 177 LW memory 179 ZB memory 181 ZW memory 191 comparator 192, 193 OR gate 194, 195 Inverter 196 AND gate 197 Memory
Claims (7)
間毎に、入力されたパラメータに従ってレベルが漸減す
る時変数信号を発生する時変数信号発生手段と、 前記時変数信号発生手段からの時変数信号のレベルが所
定レベルより小さくなったときに区間の終わりを検出
し、該検出に応答して前記複数の区間を遷移させるよう
に制御する区間遷移制御手段と、 前記時変数信号に基づいて目標レベルに向かって変化す
るエンベロープ振幅レベルを再生する振幅レベル再生手
段であって、前記区間遷移制御手段によって次に遷移さ
れる区間が所定区間であれば、ゼロに向かって変化する
エンベロープ振幅レベルを再生する振幅レベル再生手
段、 とを備えたことを特徴とするエンベロープ信号発生装
置。1. A time variable signal generating means for generating a time variable signal whose level gradually decreases according to an input parameter for each section of an envelope consisting of a plurality of sections, and a time variable signal from said time variable signal generating means. When the level becomes lower than a predetermined level, the end of the section is detected, and section transition control means for controlling the plurality of sections to transit in response to the detection, and a target level based on the time variable signal. Change towards
A amplitude level reproduction means for reproducing that envelope amplitude level, long interval is changed to the next by the period transition control means is in a predetermined interval, the amplitude level reproduction for reproducing an envelope amplitude level varies towards zero An envelope signal generating device comprising:
ベルとして外部から与えられた目標レベルパラメータを
用いるかゼロを用いるかを選択する選択手段を更に備え
たことを特徴とする請求項1に記載のエンベロープ信号
発生装置。2. The amplitude level reproducing means further comprises a selecting means for selecting whether to use an externally provided target level parameter or zero as the target level. Envelope signal generator.
与えられる選択パラメータに応じて行われることを特徴
とする請求項2に記載のエンベロープ信号発生装置。3. The envelope signal generator according to claim 2, wherein the selection in said selection means is performed according to a selection parameter given from the outside.
変数信号の各区間の幅を、前記所定レベルを表す区間パ
ラメータによって指定する区間幅指定手段を更に備えた
ことを特徴とする請求項1〜請求項3の何れかに記載の
エンベロープ信号発生装置。4. The width of each section of that variable signal generated by the time variable signal onset generating means, and further comprising a section width designating means for designating the segment parameter representative of said predetermined level The envelope signal generator according to any one of claims 1 to 3.
固定値又は外部から与えられる区間パラメータの何れか
を選択する選択手段であることを特徴とする請求項1〜
請求項3の何れかに記載のエンベロープ信号発生装置。5. The section width designating means is a selecting means for selecting either a predetermined fixed value or a section parameter given from the outside.
The envelope signal generator according to claim 3.
応じて、予め定められた固定値又は外部から与えられる
区間パラメータの何れかを選択して出力することを特徴
とする請求項5に記載のエンベロープ信号発生装置。6. The selection unit according to claim 5, wherein the selection unit selects and outputs either a predetermined fixed value or an interval parameter given from the outside according to the selection parameter. Envelope signal generator.
タとして、前記目標レベルパラメータを用いたことを特
徴とする請求項6に記載のエンベロープ信号発生装置。7. The envelope signal generator according to claim 6, wherein the target level parameter is used as the section parameter selected by the selecting means.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03935595A JP3408653B2 (en) | 1995-02-03 | 1995-02-03 | Envelope signal generator |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03935595A JP3408653B2 (en) | 1995-02-03 | 1995-02-03 | Envelope signal generator |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08211870A JPH08211870A (en) | 1996-08-20 |
| JP3408653B2 true JP3408653B2 (en) | 2003-05-19 |
Family
ID=12550773
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03935595A Expired - Fee Related JP3408653B2 (en) | 1995-02-03 | 1995-02-03 | Envelope signal generator |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3408653B2 (en) |
-
1995
- 1995-02-03 JP JP03935595A patent/JP3408653B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08211870A (en) | 1996-08-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2567717B2 (en) | Musical sound generator | |
| JP3408653B2 (en) | Envelope signal generator | |
| US5522010A (en) | Pitch control apparatus for setting coefficients for cross-fading operation in accordance with intervals between write address and a number of read addresses in a sampling cycle | |
| JP3220396B2 (en) | Musical sound wave reproduction device | |
| US5284080A (en) | Tone generating apparatus utilizing preprogrammed fade-in and fade-out characteristics | |
| JP2640560B2 (en) | Envelope signal generator | |
| JP3928725B2 (en) | Music signal generator and legato processing program | |
| JP3504387B2 (en) | Electronic musical instrument | |
| JP3252296B2 (en) | Waveform data output device | |
| JP2782270B2 (en) | Envelope signal generator | |
| JP3221987B2 (en) | Delay time modulation effect device | |
| JP2727802B2 (en) | Digital signal processor | |
| JP2000293169A (en) | Musical sound generating device | |
| JP3448187B2 (en) | Electronic musical instrument | |
| JP2571559B2 (en) | Waveform signal processing method | |
| US5932826A (en) | Effect adder circuit with a coefficient smoothing circuit for an electronic musical instrument | |
| JP3371643B2 (en) | Signal processing device | |
| JP2626474B2 (en) | Tone generator | |
| JP2947525B2 (en) | Envelope generator | |
| US5817964A (en) | Electronic musical instrument and method for storing a plurality of waveform sampling data at a single address | |
| JP3344252B2 (en) | Waveform generator | |
| JP2779989B2 (en) | Electronic musical instrument | |
| JP3233948B2 (en) | Pitch control device | |
| JP3106051B2 (en) | Electronic musical instrument | |
| JP2939098B2 (en) | Electronic musical instrument |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20030304 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080314 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090314 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |