JP3416718B2 - Manufacturing method of liquid crystal display device - Google Patents
Manufacturing method of liquid crystal display deviceInfo
- Publication number
- JP3416718B2 JP3416718B2 JP04505798A JP4505798A JP3416718B2 JP 3416718 B2 JP3416718 B2 JP 3416718B2 JP 04505798 A JP04505798 A JP 04505798A JP 4505798 A JP4505798 A JP 4505798A JP 3416718 B2 JP3416718 B2 JP 3416718B2
- Authority
- JP
- Japan
- Prior art keywords
- conductive film
- film pattern
- pattern
- liquid crystal
- crystal display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
【0001】[0001]
【発明の属する技術分野】本発明は、液晶表示装置の製
造方法にかかわり、特には基板における有効エリアの外
側に形成すべき導電膜パターンの形成の技術、さらに詳
しくは導電膜パターンを介しての静電気不良の防止の技
術に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a liquid crystal display device, and more particularly, to a technique for forming a conductive film pattern to be formed outside an effective area on a substrate, and more specifically to a conductive film pattern. Related to technology for preventing static electricity defects.
【0002】[0002]
【従来の技術】近年、液晶表示装置はその用途として、
ノート型パーソナルコンピュータ、カーナビゲーション
装置、電子手帳やPHSなどの各種の携帯端末にとどま
らず、CRTに取って代わるテレビジョンディスプレイ
やディスプレイモニター用としても大きく期待されてい
る。ただし、CRTを代替するに当たっては、現在の液
晶表示装置の価格がかなり高いものであるため、コスト
削減のための対策が望まれており、製造の歩留まり(良
品数/投入数)の向上が課題となっている。2. Description of the Related Art In recent years, liquid crystal display devices have been used as
It is expected to be used not only for notebook personal computers, car navigation devices, various types of portable terminals such as electronic notebooks and PHSs, but also for television displays and display monitors that replace CRTs. However, when replacing the CRT, the price of the current liquid crystal display device is considerably high, and therefore measures for cost reduction are desired, and improvement of the manufacturing yield (the number of non-defective products / the number of input) is an issue. Has become.
【0003】とりわけアクティブマトリクス型の液晶表
示装置を製造する際のガラス基板のサイズが大型化して
おり、静電気破壊による歩留まりの低下が重要な問題と
なっている。In particular, the size of the glass substrate used for manufacturing an active matrix type liquid crystal display device is increasing, and a decrease in yield due to electrostatic breakdown is an important issue.
【0004】以下、従来の技術として、陽極酸化を用い
るアクティブマトリクス型液晶表示装置の製造方法を例
に挙げて説明する。図6は製造途中のアクティブマトリ
クス基板の概略を示す平面図である。ガラス基板11上
に、液晶をスイッチングする素子としてのTFT(薄膜
トランジスタ;図示せず)をマトリクス状に配置してな
る画像表示部12が形成されているとともに、外部より
駆動信号を入力させるためのゲート信号入力端子13お
よびデータ信号を入力させるためのソース信号入力端子
14が形成されている。VGA(Video Graphics Arra
y)の場合は、ゲート信号入力端子13の数は480
本、ソース信号入力端子14の数は640本、TFTの
数は480×640個であり、XGA(Extended Graph
ics Array)の場合は、ゲート信号入力端子13の数は
768本、ソース信号入力端子14の数は1024本、
TFTおよび絵素の数は768×1024個である。As a conventional technique, a method for manufacturing an active matrix type liquid crystal display device using anodic oxidation will be described below as an example. FIG. 6 is a plan view showing the outline of an active matrix substrate which is being manufactured. An image display unit 12 in which TFTs (thin film transistors; not shown) as switching elements for liquid crystals are arranged in a matrix is formed on a glass substrate 11, and a gate for inputting a drive signal from the outside is formed. A signal input terminal 13 and a source signal input terminal 14 for inputting a data signal are formed. VGA (Video Graphics Arra
In the case of y), the number of gate signal input terminals 13 is 480.
The number of source signal input terminals 14 is 640, and the number of TFTs is 480 × 640.
ics Array), the number of gate signal input terminals 13 is 768, the number of source signal input terminals 14 is 1024,
The number of TFTs and picture elements is 768 × 1024.
【0005】ガラス基板11は液晶表示セルの組み立て
後、液晶の封入前に二点鎖線で示す分離境界線15にお
いてカットされることになる。分離境界線15の内側の
領域がアクティブマトリクス基板としての有効エリア1
6である。主に分離境界線15の外側領域においてガラ
ス基板11上にTFTの陽極酸化を行うための一対のL
字形の導電膜パターン17が形成されている。この導電
膜パターン17の一端はゲート信号入力端子13に電気
的に接続されている。図7は導電膜パターン17上に層
間絶縁膜18が形成されている状態を示しているが、こ
の層間絶縁膜18はゲート信号入力端子13およびソー
ス信号入力端子14を除いてガラス基板11の全面に形
成されている。図6では層間絶縁膜18の図示を省略し
ている。After assembling the liquid crystal display cell, the glass substrate 11 is cut at the separation boundary line 15 shown by the chain double-dashed line before the liquid crystal is filled. The area inside the separation boundary line 15 is the effective area 1 as an active matrix substrate.
It is 6. A pair of L's for anodizing TFTs on the glass substrate 11 mainly in the region outside the separation boundary line 15.
A V-shaped conductive film pattern 17 is formed. One end of the conductive film pattern 17 is electrically connected to the gate signal input terminal 13. FIG. 7 shows a state in which an interlayer insulating film 18 is formed on the conductive film pattern 17, but this interlayer insulating film 18 covers the entire surface of the glass substrate 11 except the gate signal input terminal 13 and the source signal input terminal 14. Is formed in. The interlayer insulating film 18 is not shown in FIG.
【0006】TFT部の陽極酸化に際しては、2つの導
電膜パターン17においてガラス基板11の端縁付近の
部分に電極クリップを挟んだ状態で電解液中に浸漬し、
一方の導電膜パターン17から他方の導電膜パターン1
7に電流を流すことにより、ゲート信号ラインに電流を
流し、各TFT部のゲートの表面の一部を酸化させ絶縁
膜化する。これにより、TFT部においてゲートとソー
ス/ドレインとの間に絶縁が施される。陽極酸化は、非
常に多数のTFT部に対して均一な絶縁膜を比較的簡単
に形成できるのが利点である。At the time of anodic oxidation of the TFT portion, the two conductive film patterns 17 are immersed in an electrolytic solution with an electrode clip sandwiched between the portions near the edges of the glass substrate 11,
One conductive film pattern 17 to the other conductive film pattern 1
By passing a current through 7, a current is passed through the gate signal line and a part of the surface of the gate of each TFT section is oxidized to form an insulating film. As a result, insulation is provided between the gate and the source / drain in the TFT section. Anodizing has the advantage that a uniform insulating film can be formed relatively easily on a large number of TFT parts.
【0007】[0007]
【発明が解決しようとする課題】上記の従来の構造の場
合には静電気対策が施されておらず、ガラス基板11の
端部から導電膜パターン17を介して画像表示部12に
静電気が侵入したり、帯電したガラス基板から基板端部
の導電膜パターン17を通じて放電する現象が起こる可
能性がある。TFT部の製造工程では、製造ラインの性
質上、ガラス基板を吸着させる箇所やガラス基板の近傍
をロボットハンドが通る箇所が存在するため、基板の帯
電を完全に抑えることは不可能である。したがって、基
板端部から導電膜パターン17を介して画像表示部12
に静電気が侵入したり、または帯電した基板の端部から
放電する現象が発生することにより、TFT部のゲート
・ソース間の層間絶縁膜の破壊などの不良を引き起こ
し、歩留まりを減少させる要因となっていた。In the case of the above-mentioned conventional structure, no countermeasure against static electricity is taken, and static electricity enters the image display portion 12 from the end portion of the glass substrate 11 through the conductive film pattern 17. Alternatively, a phenomenon may occur in which a charged glass substrate is discharged through the conductive film pattern 17 at the edge of the substrate. In the manufacturing process of the TFT part, due to the nature of the manufacturing line, there are parts where the glass substrate is adsorbed and parts where the robot hand passes near the glass substrate, so it is impossible to completely suppress the charging of the substrate. Therefore, the image display portion 12 is formed from the end portion of the substrate through the conductive film pattern 17.
When static electricity enters the device or discharges from the charged edge of the substrate, it causes defects such as destruction of the interlayer insulating film between the gate and source of the TFT part, which is a factor that reduces the yield. Was there.
【0008】上記では、陽極酸化のための導電膜パター
ン17がガラス基板11の分離境界線15の外側の領域
に形成されている場合を例に挙げて説明したが、陽極酸
化のための導電膜パターンに限らず、任意の導電膜パタ
ーンが分離境界線の外側に形成されている場合に、上記
の問題が生じる。In the above description, the case where the conductive film pattern 17 for anodic oxidation is formed in the region outside the separation boundary line 15 of the glass substrate 11 has been described as an example. The above problem occurs not only when the pattern is formed but also when an arbitrary conductive film pattern is formed outside the separation boundary line.
【0009】特開平7−225393号公報には次のよ
うな静電気対策の技術が開示されている。図8、図9を
用いて説明する。ガラス基板21の有効エリア22内に
TFTをマトリクス状に配置してなる画像表示部23が
形成されているとともに、外部より駆動信号を入力させ
るためのゲート信号入力端子24およびデータ信号を入
力させるためのソース信号入力端子25が形成されてい
る。ガラス基板21において有効エリア22の外側に、
製造工程途中の静電気からTFT部の絶縁破壊を防止す
るためのショートパターン26がL字形に形成され、個
々のゲート信号入力端子24およびソース信号入力端子
25の端部がショートパターン26に対してジグザグ状
の抵抗パターン27a,27bを介して電気的に接続さ
れている。すべてのTFT部のゲートとソースとをショ
ートパターン26を介して電気的に同一電位に保つこと
により、静電気に起因してTFT部のゲート・ソース間
の層間絶縁膜が破壊されることを防止する。Japanese Unexamined Patent Publication No. 7-225393 discloses the following technique for countermeasures against static electricity. This will be described with reference to FIGS. 8 and 9. An image display unit 23 in which TFTs are arranged in a matrix is formed in the effective area 22 of the glass substrate 21, and a gate signal input terminal 24 for inputting a drive signal from the outside and a data signal are input. Source signal input terminal 25 is formed. Outside the effective area 22 on the glass substrate 21,
The short pattern 26 for preventing the dielectric breakdown of the TFT part from static electricity during the manufacturing process is formed in an L shape, and the end portions of the individual gate signal input terminals 24 and the source signal input terminals 25 are zigzag with respect to the short pattern 26. Are electrically connected via the resistance patterns 27a and 27b. By electrically keeping the gates and sources of all the TFT parts at the same electric potential through the short pattern 26, it is possible to prevent the interlayer insulating film between the gate and the source of the TFT parts from being destroyed due to static electricity. .
【0010】ガラス基板21は製造工程のある段階で分
離境界線28において切断され、有効エリア22が取り
出される。ジグザグ状の抵抗パターン27a,27bが
なく、単に、ゲート信号入力端子24やソース信号入力
端子25をそのままショートパターン26に接続してい
ると、切断面が基板端面に露出し、その切断端面面積が
比較的に大きいので、静電気の出入口となり、切断後の
静電気破壊の心配がある。ジグザグ状の抵抗パターン2
7a,27bは、この切断後の静電気破壊を防止するた
めのものである。なお、この点において、切断前の静電
気破壊の防止を主眼とする本発明とこの公報の技術とは
前提が相違している。垂直ジグザグ抵抗パターン27a
も平行ジグザグ抵抗パターン27bも、ゲート信号入力
端子24やソース信号入力端子25に比べて幅が充分に
細くなっている。ガラス基板21に対する切断線が所定
の分離境界線28から多少ずれたとしても、平行ジグザ
グ抵抗パターン27bはその要素である細幅ラインの1
本だけが垂直ジグザグ抵抗パターン27aにつながった
状態となり、その1本の切断端面面積は充分に小さくな
る。この切断端面は静電気の出入口になるが、面積が充
分に小さいので侵入や放電を抑制する。有効エリア22
内に残る垂直ジグザグ抵抗パターン27aは、断面積が
充分に小さく、長さも数倍に拡大されているので、抵抗
値が充分に大きなものとなっている(R=ρ・d/
S)。抵抗値の大きな垂直ジグザグ抵抗パターン27a
において、急峻な静電気の入出力波形を遅延させて鈍ら
せることと、過電流を抑制することと、電圧降下するこ
ととにより、切断後のガラス基板においてTFT部の静
電気破壊を防止する。The glass substrate 21 is cut at the separation boundary 28 at some stage of the manufacturing process, and the effective area 22 is taken out. If the gate signal input terminal 24 and the source signal input terminal 25 are simply connected to the short pattern 26 as they are without the zigzag resistance patterns 27a and 27b, the cut surface is exposed to the substrate end surface, and the cut end surface area is reduced. Since it is relatively large, it serves as an entrance and exit for static electricity, and there is a risk of electrostatic damage after cutting. Zigzag resistance pattern 2
7a and 27b are for preventing electrostatic breakdown after this cutting. In this respect, the premises of the present invention and the technology of this publication differ from those of the present invention, which mainly aims at prevention of electrostatic breakdown before cutting. Vertical zigzag resistance pattern 27a
The width of the parallel zigzag resistance pattern 27b is sufficiently smaller than that of the gate signal input terminal 24 and the source signal input terminal 25. Even if the cutting line with respect to the glass substrate 21 is slightly deviated from the predetermined separation boundary line 28, the parallel zigzag resistance pattern 27b is one of the narrow lines 1 of the elements.
Only the book is connected to the vertical zigzag resistance pattern 27a, and the area of the cut end surface of the book is sufficiently small. This cut end surface serves as an entrance / exit for static electricity, but since the area is sufficiently small, penetration and discharge are suppressed. Effective area 22
The vertical zigzag resistance pattern 27a remaining inside has a sufficiently small cross-sectional area and is enlarged several times in length, so that the resistance value is sufficiently large (R = ρ · d /
S). Vertical zigzag resistance pattern 27a with large resistance
In (1), by delaying and blunting the steep input / output waveform of static electricity, suppressing overcurrent, and lowering the voltage, electrostatic breakdown of the TFT section in the cut glass substrate is prevented.
【0011】しかしながら、垂直ジグザグ抵抗パターン
27aや残った平行ジグザグ抵抗パターン27bの1本
分の細幅ラインは断面積が小さすぎるために断線を生じ
やすく、歩留まりの低下につながる。垂直ジグザグ抵抗
パターン27aを連続した1本と見た場合は細いが、そ
の全体が占める範囲の幅は元のゲート信号入力端子24
やソース信号入力端子25の幅よりも大きくなり、隣接
間隔がW1からW2に減少するために、完成品の段階で
短絡を起こし、表示品質の低下をもたらすおそれがあ
る。また、大きな抵抗値のために信号遅延を生じること
も避けられない。さらに、ジグザグ状の抵抗パターン2
7a,27bの形成のための露光機はステッパーを用い
なければならず、縮小パターンの繰り返し焼き付けが必
要であるため、能率が悪い。However, the narrow width line of one of the vertical zigzag resistance pattern 27a and the remaining parallel zigzag resistance pattern 27b is apt to be broken because the cross-sectional area is too small, leading to a reduction in yield. Although the vertical zigzag resistance pattern 27a is thin when viewed as one continuous line, the width of the range occupied by the entire pattern is the original gate signal input terminal 24.
And the width of the source signal input terminal 25 is larger than the width of the source signal input terminal 25, and the adjoining interval is reduced from W1 to W2, which may cause a short circuit at the stage of a finished product, resulting in deterioration of display quality. Further, it is unavoidable that signal delay occurs due to the large resistance value. Furthermore, a zigzag resistance pattern 2
The exposure machine for forming 7a and 27b must use a stepper, and requires repeated printing of a reduced pattern, which is inefficient.
【0012】そして、繰り返しになるが、そもそも、上
記公報の技術におけるジグザグ状の抵抗パターン27
a,27bはガラス基板切断後の静電気破壊の防止にか
かわるものであって、切断前の静電気破壊の防止を主眼
とする本発明に適用しても意味をなさないといえる。And again, in the first place, the zigzag resistance pattern 27 in the technique of the above publication is originally.
It can be said that a and 27b are related to the prevention of electrostatic breakdown after cutting the glass substrate and are meaningless even if applied to the present invention whose main purpose is to prevent electrostatic breakdown before cutting.
【0013】本発明はこのような事情に鑑みて創案され
たものであって、有効エリアの外側において基板上にそ
の主部を形成する導電膜パターンが静電気の通路となっ
て画像表示部に対する静電気不良を引き起こすことを防
止することを目的としている。特に、アクティブマトリ
クス基板の場合に、それも静電気の通路となる導電膜パ
ターンを陽極酸化用の導電膜パターンとして形成する場
合に、TFTのゲートとソース/ドレインとの間の層間
絶縁膜の静電気破壊を防止することを目的としている。
そして、その結果として、とりわけ大型の液晶表示装置
を製造の歩留まりの向上を図り、コストダウンを進めよ
うとするものである。The present invention was devised in view of such circumstances, and the conductive film pattern forming the main part on the substrate on the outside of the effective area serves as a static electricity passage to serve as an electrostatic discharge for the image display portion. The purpose is to prevent causing defects. In particular, in the case of an active matrix substrate, when the conductive film pattern that also serves as a path for static electricity is formed as a conductive film pattern for anodization, electrostatic breakdown of the interlayer insulating film between the gate and source / drain of the TFT The purpose is to prevent.
As a result, the manufacturing yield of particularly large-sized liquid crystal display devices is improved and the cost is reduced.
【0014】[0014]
【課題を解決するための手段】本発明にかかわる請求項
1の液晶表示装置の製造方法は、次のような態様となっ
ている。すなわち、ガラス基板などの基板において単数
または複数の画像表示部を形成する。それらの画像表示
部は基板のうち最終的に製品となるべき有効エリアの内
側に形成する。製造工程の途中では例えば陽極酸化その
他の処理を行うために有効エリアの外側領域において基
板に導電膜パターンの主部を形成する。導電膜パターン
の一端は画像表示部に電気的に接続する。この導電膜パ
ターンが静電気の出入口となって画像表示部に静電気不
良を起こす可能性をもつのであるが、その可能性を確実
に抑制するために、この導電膜パターンを有効エリア外
に形成するに際して、この導電膜パターンを介しての画
像表示部に対する静電気不良を防止するに足る充分な抵
抗値を有する導電膜パターンを形成する。静電気の通路
となる導電膜パターンとして大きな抵抗値をもたせた導
電膜パターンを形成するので、その時定数は充分に大き
なものとなり、急峻な静電気の入出力波形を遅延させて
鈍らせ、また過電流を抑制し、電圧降下することによ
り、基板から有効エリアを切断する前の段階において、
例えば画面表示部におけるTFT部のゲートとソース/
ドレインとの間の絶縁破壊などの画像表示部に対する静
電気不良を確実に防止する。A method of manufacturing a liquid crystal display device according to a first aspect of the present invention has the following aspects. That is, one or more image display portions are formed on a substrate such as a glass substrate. These image display portions are formed inside the effective area of the substrate that is to be the final product. In the middle of the manufacturing process, the main part of the conductive film pattern is formed on the substrate in the area outside the effective area for performing, for example, anodic oxidation and other treatments. One end of the conductive film pattern is electrically connected to the image display unit. This conductive film pattern serves as an entrance / exit for static electricity, and there is a possibility of causing static electricity failure in the image display portion. To prevent this possibility reliably, when forming this conductive film pattern outside the effective area. Then, a conductive film pattern having a sufficient resistance value to prevent static electricity failure on the image display portion through the conductive film pattern is formed. Since a conductive film pattern having a large resistance value is formed as a conductive film pattern that serves as a path for static electricity, its time constant becomes sufficiently large to delay and steeply steep input / output waveforms of static electricity, and to prevent overcurrent. By suppressing and dropping the voltage, in the stage before cutting the effective area from the substrate,
For example, the gate and source of the TFT section in the screen display section /
It is possible to surely prevent static electricity failure on the image display unit such as dielectric breakdown with the drain.
【0015】さらに本発明にかかわる請求項1の液晶表
示装置の製造方法は、上記に加えて、導電膜パターンに
対向して層間絶縁膜を介して容量形成用の導電膜パター
ンを形成する。単に抵抗値だけで時定数を大きくするの
ではなく、静電容量をもたせて、抵抗値と静電容量とで
CR時定数をさらに充分に大きくし、画像表示部に対す
る静電気の防止をより確実なものとする。 Further, in the method for manufacturing a liquid crystal display device according to the first aspect of the present invention, in addition to the above , a conductive film pattern for capacitance formation is formed facing the conductive film pattern with an interlayer insulating film interposed. Rather than simply increasing the time constant by simply using the resistance value, by providing an electrostatic capacity, the CR time constant can be made sufficiently large by the resistance value and the electrostatic capacity, and the prevention of static electricity on the image display unit is more reliable. I shall.
【0016】本発明にかかわる請求項2の液晶表示装置
の製造方法は、上記請求項1において、容量形成用の導
電膜パターンとして透明導電膜を形成する。透明導電膜
は絵素電極の形成にも用いられるので、陽極酸化用の導
電膜パターンの形成を絵素電極の形成と同時に行える。A method for manufacturing a liquid crystal display device according to a second aspect of the present invention is the method according to the first aspect, wherein a transparent conductive film is formed as a conductive film pattern for forming a capacitance. Since the transparent conductive film is also used to form the pixel electrodes, the conductive film pattern for anodic oxidation can be formed simultaneously with the formation of the pixel electrodes.
【0017】[0017]
【0018】[0018]
【0019】[0019]
【発明の実施の形態】以下、本発明にかかわる液晶表示
装置の製造方法の実施の形態を図面に基づいて詳細に説
明する。BEST MODE FOR CARRYING OUT THE INVENTION Embodiments of a method for manufacturing a liquid crystal display device according to the present invention will be described below in detail with reference to the drawings.
【0020】図1は製造途中のアクティブマトリクス基
板の概略を示す平面図である。ガラス基板1上に、液晶
をスイッチングする素子としてのTFT(薄膜トランジ
スタ;図示せず)をマトリクス状に配置してなる画像表
示部2が形成されているとともに、外部より駆動信号を
入力させるための多数本のゲート信号入力端子3および
データ信号を入力させるための多数本のソース信号入力
端子4が形成されている。ガラス基板1は液晶表示セル
の組み立て後、液晶の封入前に二点鎖線で示す分離境界
線5においてカットされることになる。分離境界線5の
内側の領域がアクティブマトリクス基板としての有効エ
リア6である。主に分離境界線5の外側領域においてガ
ラス基板1上にTFTの陽極酸化を行うための一対の導
電膜パターン7が形成されている。この陽極酸化用の導
電膜パターン7は、ガラス基板1の下辺部近傍の電極ク
リップを留める端子部分7aと、ガラス基板1の縦辺に
沿ってほぼその全長範囲にわたって長く延在された破線
で示す第1の長尺パターン部分7bと、第1の長尺パタ
ーン部分7bの端部からUターンして第1の長尺パター
ン部分7bに平行に長く延在された同じく破線で示す第
2の長尺パターン部分7cと、第2の長尺パターン部分
7cの端部からL字形に延在してゲート信号入力端子3
に電気的に接続された接続パターン部分7dとからなっ
ている。一対の陽極酸化用の導電膜パターン7,7は左
右対称形に形成されている。図2は陽極酸化用の導電膜
パターン7(第1の長尺パターン部分7bと第2の長尺
パターン部分7c)の上に層間絶縁膜8が形成されてい
る状態を示しているが、この層間絶縁膜8はゲート信号
入力端子3およびソース信号入力端子4を除いてガラス
基板1の全面に形成され、TFT部のゲートとソース/
ドレインとの間に絶縁を施している。図1では層間絶縁
膜8の図示を省略している。陽極酸化用の導電膜パター
ン7のうち第1の長尺パターン部分7bと第2の長尺パ
ターン部分7cの上方において層間絶縁膜8上に容量形
成用の導電膜パターン9が形成されている。この導電膜
パターン9も左右対称に形成されている。容量形成用の
導電膜パターン9の材質については導電膜であれば特に
限定するものではないが、絵素電極としてITO(酸化
インジウム錫)などの透明導電膜を用いることから、同
じ材質の透明導電膜で容量形成用の導電膜パターン9を
形成すれば、絵素電極の形成と同時に形成することがで
きるため、製造工程の簡略化につながる。FIG. 1 is a plan view showing the outline of an active matrix substrate which is being manufactured. An image display unit 2 is formed on a glass substrate 1 by arranging TFTs (thin film transistors; not shown) as elements for switching liquid crystals in a matrix, and a large number for externally inputting drive signals. A gate signal input terminal 3 and a large number of source signal input terminals 4 for inputting data signals are formed. After assembling the liquid crystal display cell, the glass substrate 1 is cut at the separation boundary line 5 indicated by the chain double-dashed line before the liquid crystal is sealed. An area inside the separation boundary line 5 is an effective area 6 as an active matrix substrate. A pair of conductive film patterns 7 for anodizing TFTs is formed on the glass substrate 1 mainly in the region outside the separation boundary line 5. The conductive film pattern 7 for anodic oxidation is indicated by a terminal portion 7a for fastening an electrode clip in the vicinity of the lower side of the glass substrate 1 and a broken line extending substantially along the entire length along the vertical side of the glass substrate 1. A first long pattern portion 7b and a second length which is U-turned from the end of the first long pattern portion 7b and extends long in parallel to the first long pattern portion 7b and is also indicated by a broken line. The gate signal input terminal 3 extends in an L shape from the ends of the long pattern portion 7c and the second long pattern portion 7c.
And a connection pattern portion 7d electrically connected to. The pair of conductive film patterns 7, 7 for anodic oxidation are formed symmetrically. FIG. 2 shows a state in which the interlayer insulating film 8 is formed on the conductive film pattern 7 for anodization (the first long pattern portion 7b and the second long pattern portion 7c). The interlayer insulating film 8 is formed on the entire surface of the glass substrate 1 except for the gate signal input terminal 3 and the source signal input terminal 4, and the gate and the source /
Insulation is applied to the drain. In FIG. 1, the interlayer insulating film 8 is not shown. A conductive film pattern 9 for capacitance formation is formed on the interlayer insulating film 8 above the first long pattern portion 7b and the second long pattern portion 7c of the conductive film pattern 7 for anodic oxidation. This conductive film pattern 9 is also formed symmetrically. The material of the conductive film pattern 9 for forming the capacitance is not particularly limited as long as it is a conductive film, but since a transparent conductive film such as ITO (indium tin oxide) is used as the pixel electrode, the transparent conductive material of the same material is used. If the conductive film pattern 9 for forming a capacitance is formed of a film, it can be formed at the same time as the formation of the pixel electrode, which leads to simplification of the manufacturing process.
【0021】陽極酸化用の導電膜パターン7は、特にそ
の第1の長尺パターン部分7bがガラス基板1の縦辺の
ほぼ全長範囲にわたり、第2の長尺パターン部分7cが
ガラス基板1の縦辺の約80%の長さをもち、それ以外
に端子部分7aと接続パターン部分7dとがあるので、
導電膜パターン7の全長はガラス基板1の縦辺の200
%以上の長さを有することとなっている。また、導電膜
パターン7の幅としては、歩留まり低下の要因となる断
線を生じない範囲で充分に小さくしてある。その幅はガ
ラス基板1の縦辺の1〜2%である。これらのことによ
り、陽極酸化用の導電膜パターン7の抵抗値は充分に大
きなものとなっている(R=ρ・d/S)。そして、長
尺な第1の長尺パターン部分7bと第2の長尺パターン
部分7cの上に層間絶縁膜8を介して容量形成用の導電
膜パターン9を形成しているので、対向する両導電膜パ
ターン7,9の静電容量も充分大きな値をもっている
(C∝ε・S/d)。In the conductive film pattern 7 for anodic oxidation, the first long pattern portion 7b extends over substantially the entire length of the vertical side of the glass substrate 1, and the second long pattern portion 7c extends vertically in the glass substrate 1. Since it has a length of about 80% of the side and has the terminal portion 7a and the connection pattern portion 7d other than that,
The total length of the conductive film pattern 7 is 200 on the vertical side of the glass substrate 1.
% Or more. Further, the width of the conductive film pattern 7 is made sufficiently small within the range in which the disconnection that causes the reduction in yield does not occur. Its width is 1 to 2% of the vertical side of the glass substrate 1. As a result, the resistance value of the conductive film pattern 7 for anodic oxidation is sufficiently large (R = ρ · d / S). Since the conductive film pattern 9 for forming a capacitance is formed on the long first long pattern portion 7b and the second long pattern portion 7c with the interlayer insulating film 8 interposed therebetween, The capacitances of the conductive film patterns 7 and 9 also have sufficiently large values (C∝ε · S / d).
【0022】静電気の通路となる陽極酸化用の導電膜パ
ターン7は、上記のように大きな抵抗値と静電容量をも
っているため、そのCR時定数(τ=C・R)は充分に
大きなものとなり、急峻な静電気の入出力波形を遅延さ
せて鈍らせ、また過電流を抑制し、電圧降下することに
より、ガラス基板1を分離境界線5で切断する前の段階
において、静電気によるTFT部のゲートとソース/ド
レインとの間の絶縁破壊を確実に防止することができ
る。したがって、その結果として、とりわけ大型の液晶
表示装置を製造の歩留まりの向上を図り、コストダウン
を進めることができる。Since the conductive film pattern 7 for anodic oxidation, which serves as a passage for static electricity, has a large resistance value and electrostatic capacitance as described above, its CR time constant (τ = C · R) becomes sufficiently large. , The steep electrostatic input / output waveform is delayed and blunted, the overcurrent is suppressed, and the voltage is dropped, so that the gate of the TFT portion due to static electricity is generated at a stage before the glass substrate 1 is cut at the separation boundary line 5. It is possible to reliably prevent dielectric breakdown between the source and the drain. Therefore, as a result, it is possible to improve the production yield of particularly large-sized liquid crystal display devices and reduce the cost.
【0023】陽極酸化用の導電膜パターン7の第1の長
尺パターン部分7bと第2の長尺パターン部分7cとの
間隔は図面上では狭く見えるかもしれないが、従来の公
報の場合のゲート信号入力端子またはソース信号入力端
子の1本ずつの隣接間隔に比べれば非常に大きな間隔で
あり、短絡は全く生じない。The distance between the first long pattern portion 7b and the second long pattern portion 7c of the conductive film pattern 7 for anodic oxidation may seem narrow in the drawing, but the gate in the case of the prior art publications. The distance is very large as compared with the distance between adjacent signal input terminals or source signal input terminals one by one, and no short circuit occurs at all.
【0024】陽極酸化用の導電膜パターン7の形成のた
めの露光機としては、ステッパーを用いる必要はなく、
通常の一括露光できる大型の露光機で充分である。It is not necessary to use a stepper as an exposure device for forming the conductive film pattern 7 for anodization.
A large-scale exposure machine that can perform ordinary batch exposure is sufficient.
【0025】以上、1つの実施の形態について説明して
きたが、本発明は次のように構成したものも含むもので
ある。Although one embodiment has been described above, the present invention also includes the one configured as follows.
【0026】(1)上記の実施の形態では、陽極酸化用
の導電膜パターン7として、その長尺な主部が第1の長
尺パターン部分7bと第2の長尺パターン部分7cとの
1往復のUターン経路をとるものであったが、これに代
えて、2往復以上としてもよいし、端子部分7aをガラ
ス基板1の上辺近傍に配置して、1.5往復や2.5往
復などとしてもよい。いずれの場合も、その導電膜パタ
ーン7の主部に対して層間絶縁膜8を介して容量形成用
の導電膜パターン9を形成するものとする。図3は1.
5往復の場合の一例を示す。符号は図1の場合と同様で
ある。(1) In the above embodiment, the conductive film pattern 7 for anodic oxidation has a long main portion of the first long pattern portion 7b and the second long pattern portion 7c. Although the U-turn path is reciprocated, it may be reciprocated more than two times. Alternatively, the terminal portion 7a may be disposed near the upper side of the glass substrate 1 to reciprocate 1.5 or 2.5 reciprocations. It is also possible to In any case, the conductive film pattern 9 for forming a capacitance is formed on the main part of the conductive film pattern 7 with the interlayer insulating film 8 interposed therebetween. Figure 3 shows 1.
An example of five round trips is shown. The reference numerals are the same as in FIG.
【0027】(2)図1に示すガラス基板1のうち有効
エリア6の上側部分は空白領域となっているが、この領
域まで陽極酸化用の導電膜パターン7を延在させてもよ
い。この場合も、その導電膜パターン7の主部に対して
層間絶縁膜8を介して容量形成用の導電膜パターン9を
形成するものとする。図4にその一例を示す。符号は図
1の場合と同様である。(2) The upper part of the effective area 6 of the glass substrate 1 shown in FIG. 1 is a blank area, but the conductive film pattern 7 for anodization may be extended to this area. Also in this case, the conductive film pattern 9 for forming a capacitor is formed on the main part of the conductive film pattern 7 with the interlayer insulating film 8 interposed therebetween. FIG. 4 shows an example thereof. The reference numerals are the same as in FIG.
【0028】(3)上記の実施の形態では、陽極酸化用
の導電膜パターン7に対向して容量形成用の導電膜パタ
ーン9を形成しているが、これに代えて、容量形成用の
導電膜パターン9を形成しないでもよいものとする。こ
の点は、上記の(1),(2)にも当てはまるものとす
る。(3) In the above embodiment, the conductive film pattern 9 for capacitance formation is formed so as to face the conductive film pattern 7 for anodic oxidation, but instead of this, the conductive film pattern for capacitance formation is used. The film pattern 9 may not be formed. This point also applies to the above (1) and (2).
【0029】(4)上記の実施の形態では、静電気の通
路として陽極酸化用の導電膜パターン7を例に挙げた
が、陽極酸化用の導電膜パターンに限らず、任意の導電
膜パターンが分離境界線の外側に形成されている場合
に、その導電膜パターンに同様の対策を講じることによ
り、静電気破壊の問題を解消するようにしてもよい。(4) In the above embodiment, the conductive film pattern 7 for anodic oxidation was taken as an example of the static electricity passage, but the conductive film pattern is not limited to the conductive film pattern for anodic oxidation, and any conductive film pattern may be separated. When formed outside the boundary line, the problem of electrostatic breakdown may be solved by taking the same measure for the conductive film pattern.
【0030】(5)上記の実施の形態では、1枚のガラ
ス基板1から1枚のアクティブマトリクス基板を作製す
るものであったが、1枚のガラス基板から複数枚のアク
ティブマトリクス基板を作製するのでもよい。この場合
に、静電気の通路となる導電膜パターンとして、各アク
ティブマトリクス基板ごとに長尺な導電膜パターンを接
続してもよいし、すべてのあるいは複数のアクティブマ
トリクス基板に共通に長尺な導電膜パターンを接続して
もよい。図5にその一例を示す。符号は図1の場合と同
様である。(5) In the above embodiment, one active matrix substrate is produced from one glass substrate 1, but a plurality of active matrix substrates are produced from one glass substrate. May be In this case, a long conductive film pattern may be connected to each active matrix substrate as a conductive film pattern serving as a path of static electricity, or a long conductive film may be commonly used for all or a plurality of active matrix substrates. You may connect patterns. FIG. 5 shows an example thereof. The reference numerals are the same as in FIG.
【0031】(6)上記の実施の形態では、画像表示部
2のスイッチング素子としてTFTを例示したが、これ
に代えて、TFD(薄膜ダイオード)でもMIM(Meta
l Insulator Metal)やZnOバリスタなどの非線形抵
抗素子をスイッチング素子とするものでもよい。(6) In the above embodiment, the TFT is exemplified as the switching element of the image display section 2, but instead of this, a TFD (thin film diode) or an MIM (Meta) is used.
A non-linear resistance element such as an Insulator Metal) or a ZnO varistor may be used as the switching element.
【0032】(7)上記の実施の形態ではアクティブマ
トリクス基板を対象としたが、単純マトリクス基板に適
用してもよい。(7) In the above embodiments, the active matrix substrate is targeted, but it may be applied to a simple matrix substrate.
【0033】(8)冒頭でCRTに代替するテレビジョ
ンディスプレイやディスプレイモニター用としての液晶
表示装置という記述をしたが、もちろんこれに制約され
るものではなく、任意の形態の液晶表示装置に適用して
よい。(8) At the beginning, a description was given of a liquid crystal display device for a television display or a display monitor that replaces a CRT, but of course the present invention is not limited to this, and the present invention can be applied to any type of liquid crystal display device. You may
【0034】上記の(1)〜(8)は互いに独立した事
項であり、これらのうち任意の事項を任意数適当に組み
合わせてもよきものとする。The above items (1) to (8) are independent of each other, and any number of these items may be combined in an appropriate number.
【0035】[0035]
【発明の効果】液晶表示装置の製造方法についての請求
項1にかかわる発明によれば、画像表示部につながる状
態で静電気の通路となり得る導電膜パターンを有効エリ
ア外に形成するに際して静電気不良を防止するに足る充
分な抵抗値を有する導電膜パターンを形成するので、そ
の導電膜パターンの時定数を充分に大きなものとなし、
急峻な静電気の入出力波形を遅延させて鈍らせ、また過
電流を抑制し、電圧降下することとにより、基板から有
効エリアを切断する前の段階において、例えば画面表示
部におけるTFT部のゲートとソース/ドレインとの間
の絶縁破壊などの画像表示部に対する静電気不良を確実
に防止することができる。According to the first aspect of the invention of the method of manufacturing a liquid crystal display device, static electricity failure is prevented when a conductive film pattern that can serve as a static electricity passage in a state connected to the image display portion is formed outside the effective area. Since a conductive film pattern having a sufficient resistance value to be formed is formed, the time constant of the conductive film pattern is made sufficiently large,
By delaying and blunting the steep electrostatic input / output waveform, suppressing the overcurrent, and lowering the voltage, at the stage before cutting the effective area from the substrate, for example, with the gate of the TFT section in the screen display section. It is possible to reliably prevent static electricity failure on the image display unit such as dielectric breakdown between the source / drain.
【0036】さらに請求項1にかかわる発明によれば、
導電膜パターンに対向して層間絶縁膜を介して容量形成
用の導電膜パターンを形成するので、抵抗値と静電容量
とでCR時定数をさらに充分に大きくでき、画像表示部
に対する静電気不良をより確実に防止することができ
る。また、TFTのゲート絶縁膜として陽極酸化に適用
した場合においても、画像表示部に対する静電気不良を
防止することができる。 Further , according to the invention of claim 1 ,
Since the conductive film pattern for forming a capacitance is formed so as to face the conductive film pattern via the interlayer insulating film, the CR time constant can be further increased sufficiently by the resistance value and the electrostatic capacitance, and the static electricity defect to the image display unit can be prevented. It can be prevented more reliably. Also applied to anodic oxidation as a gate insulating film of TFT
Even if the
Can be prevented.
【0037】請求項2にかかわる発明によれば、容量形
成用の導電膜パターンとして絵素電極の形成にも用いら
れる透明導電膜を形成するので、これらの同時形成が可
能となり、製造工程を簡略化できる。According to the second aspect of the present invention, since the transparent conductive film which is also used for forming the pixel electrode is formed as the conductive film pattern for forming the capacitance, it is possible to form these simultaneously and simplify the manufacturing process. Can be converted.
【0038】[0038]
【0039】[0039]
【0040】本件にかかわる明細書(特に発明の詳細な
説明および特許請求の範囲)または図面においては、出
願当初に記載してある任意の事項(任意の要素または任
意の要素の結合関係・組み合わせ関係を含む)につい
て、その省略の可能性を留保する。さらに、特許請求の
範囲に記載していないが発明の詳細な説明または図面に
記載してある任意の事項について特許請求の範囲への追
加の可能性ならびにその追加に伴う説明の変更の可能性
を留保する。すなわち、そのような省略または追加・変
更が直接的かつ一義的に導かれるものとして取り扱うも
のとし、新規事項の追加でないことを宣言する。In the description (particularly the detailed description of the invention and the claims) or the drawings relating to the present case, any matters described in the beginning of the application (arbitrary elements or combinational / combinational relationships of arbitrary elements) are described. (Including), the possibility of omission is reserved. Further, regarding any matters not described in the claims but described in the detailed description of the invention or in the drawings, the possibility of addition to the claims and the possibility of modification of the description accompanying the addition are described. Withhold. That is, such omissions or additions / changes shall be treated as being directly and unambiguously guided, and it shall be declared that no new matter is added.
【図1】本発明の実施の形態にかかわる液晶表示装置の
製造方法によって製造されるアクティブマトリクス基板
の概略を示す平面図FIG. 1 is a plan view schematically showing an active matrix substrate manufactured by a method for manufacturing a liquid crystal display device according to an embodiment of the present invention.
【図2】実施の形態におけるアクティブマトリクス基板
の一部分の断面図FIG. 2 is a cross-sectional view of part of an active matrix substrate according to an embodiment.
【図3】変形の実施の形態におけるアクティブマトリク
ス基板の概略の平面図FIG. 3 is a schematic plan view of an active matrix substrate in a modified embodiment.
【図4】別の変形の実施の形態におけるアクティブマト
リクス基板の概略の平面図FIG. 4 is a schematic plan view of an active matrix substrate according to another modified embodiment.
【図5】さらに別の変形の実施の形態におけるアクティ
ブマトリクス基板の概略の平面図FIG. 5 is a schematic plan view of an active matrix substrate in still another modified embodiment.
【図6】従来の技術にかかわる液晶表示装置の製造方法
によって製造されるアクティブマトリクス基板の概略の
平面図FIG. 6 is a schematic plan view of an active matrix substrate manufactured by a method of manufacturing a liquid crystal display device according to a conventional technique.
【図7】従来の技術におけるアクティブマトリクス基板
の一部分の断面図FIG. 7 is a cross-sectional view of a part of an active matrix substrate in the related art.
【図8】公開特許公報に開示されているアクティブマト
リクス基板の概略の平面図FIG. 8 is a schematic plan view of an active matrix substrate disclosed in Japanese Unexamined Patent Publication.
【図9】上記の公報のアクティブマトリクス基板の主要
部を拡大した平面図FIG. 9 is an enlarged plan view of a main part of the active matrix substrate of the above publication.
1……ガラス基板 2……画像表
示部
3……ゲート信号入力端子 4……ソース
信号入力端子
5……分離境界線 6……有効エ
リア
7……陽極酸化用の導電膜パターン 7a…端子部
分
7b…第1の長尺パターン部分 7c…第2の
長尺パターン部分
7d…接続パターン部分 8……層間絶
縁膜
9……容量形成用の導電膜パターン1 ... Glass substrate 2 ... Image display unit 3 ... Gate signal input terminal 4 ... Source signal input terminal 5 ... Separation boundary line 6 ... Effective area 7 ... Anodizing conductive film pattern 7a ... Terminal portion 7b ... 1st long pattern part 7c ... 2nd long pattern part 7d ... Connection pattern part 8 ... Interlayer insulating film 9 ... Conductive film pattern for capacity formation
───────────────────────────────────────────────────── フロントページの続き (72)発明者 山下 俊弘 大阪府大阪市阿倍野区長池町22番22号 シャープ株式会社内 (56)参考文献 特開 平6−289430(JP,A) 特開 平6−317810(JP,A) 特開 平7−225393(JP,A) 特開 平8−321620(JP,A) 特開 平9−265110(JP,A) (58)調査した分野(Int.Cl.7,DB名) G02F 1/1345 G09F 9/00 ─────────────────────────────────────────────────── ─── Continuation of front page (72) Inventor Toshihiro Yamashita 22-22 Nagaike-cho, Abeno-ku, Osaka-shi, Osaka Inside Sharp Corporation (56) Reference JP-A-6-289430 (JP, A) JP-A-6- 317810 (JP, A) JP-A-7-225393 (JP, A) JP-A-8-321620 (JP, A) JP-A-9-265110 (JP, A) (58) Fields investigated (Int.Cl. 7 , DB name) G02F 1/1345 G09F 9/00
Claims (2)
外側領域に主部が形成され、一端をTFTのゲートに電
気的に接続することにより、このTFTのゲート絶縁膜
として陽極酸化を行うべき導電膜パターンを形成し、T
FTに対する静電気不良を防止するに足る抵抗値を有す
る導電膜パターンの上に、層間絶縁膜を介して容量形成
用の導電膜パターンを形成する液晶表示装置の製造方
法。1. A TFT which is an effective area on a substrate.
A main part is formed in the outer area, and one end is electrically connected to the gate of the TFT.
The gate insulation film of this TFT by connecting electrically
Forming a conductive film pattern to be anodized as
Has a resistance value sufficient to prevent static electricity failure for FT
Capacitor formation on the conductive film pattern via the interlayer insulating film
A method for manufacturing a liquid crystal display device for forming a conductive film pattern for a display.
導電膜を形成する請求項1に記載の液晶表示装置の製造
方法。 2. A transparent conductive film pattern for forming a capacitance.
A liquid crystal display device according to claim 1, wherein a conductive film is formed.
Method.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04505798A JP3416718B2 (en) | 1998-02-26 | 1998-02-26 | Manufacturing method of liquid crystal display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04505798A JP3416718B2 (en) | 1998-02-26 | 1998-02-26 | Manufacturing method of liquid crystal display device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11242235A JPH11242235A (en) | 1999-09-07 |
| JP3416718B2 true JP3416718B2 (en) | 2003-06-16 |
Family
ID=12708737
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP04505798A Expired - Fee Related JP3416718B2 (en) | 1998-02-26 | 1998-02-26 | Manufacturing method of liquid crystal display device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3416718B2 (en) |
-
1998
- 1998-02-26 JP JP04505798A patent/JP3416718B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11242235A (en) | 1999-09-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6570630B2 (en) | Display panel | |
| KR100361626B1 (en) | Active matrix liquid crystal display apparatus | |
| EP0766118A2 (en) | Active-matrix type liquid crystal display device and method of compensating for defective pixel | |
| JP3357699B2 (en) | Liquid crystal display | |
| JP2002040480A (en) | Liquid crystal display | |
| US6384878B1 (en) | Liquid crystal display having an electrostatic protection circuit | |
| KR100871501B1 (en) | Substrate for display device and display device provided with the same | |
| KR19990030141A (en) | Motherboards for displays and displays | |
| JP4058882B2 (en) | Liquid crystal display | |
| US6587161B1 (en) | Liquid crystal display device and method for producing the same | |
| CN108319062B (en) | Array substrate and liquid crystal display panel | |
| JP3209652B2 (en) | Liquid crystal display | |
| JP3416718B2 (en) | Manufacturing method of liquid crystal display device | |
| JP3752824B2 (en) | Method for manufacturing active matrix substrate device, active matrix substrate device, and electro-optical panel including the same | |
| JPH0827465B2 (en) | Plane display | |
| JP3380857B2 (en) | Liquid crystal display | |
| JP2002072232A (en) | Liquid crystal display device and method of manufacturing the liquid crystal display device | |
| JP3380855B2 (en) | Liquid crystal display | |
| JP2002116701A (en) | Image display device | |
| JP4089886B2 (en) | Display panel | |
| US20100033665A1 (en) | Liquid crystal display device | |
| CN114578624B (en) | Array substrate and display panel | |
| JP3744203B2 (en) | Liquid crystal display | |
| JP3380856B2 (en) | Liquid crystal display | |
| JP3418683B2 (en) | Active matrix type liquid crystal display |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080411 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090411 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090411 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100411 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100411 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110411 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120411 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120411 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130411 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130411 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |